欠陥検査装置及びその感度校正方法、欠陥検出感度校正用基板及びその製造方法
【課題】実際の半導体プロセスおいて発生する微小欠陥に対応した欠陥検出感度を十分に保証し、特に欠陥検査装置の照明手段の光源交換後の感度調整を判断する指標として製造管理に利用する。
【解決手段】パターン８と、サイズの異なるコーン欠陥であり、シリコン基板１上にランダムに形成された擬似欠陥部７とを備えた欠陥検出感度校正標準基板を用いて、欠陥検査装置の照明部２１におけるランプ２１ａの交換後の感度調整を判断する指標として製造管理に利用する。
【解決手段】パターン８と、サイズの異なるコーン欠陥であり、シリコン基板１上にランダムに形成された擬似欠陥部７とを備えた欠陥検出感度校正標準基板を用いて、欠陥検査装置の照明部２１におけるランプ２１ａの交換後の感度調整を判断する指標として製造管理に利用する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上の欠陥を検査する欠陥検査装置及びその感度校正方法、欠陥検出装置の検出感度を校正するために用いられる欠陥検出感度校正用基板及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造においては、半導体基板上に付着した異物や、各種のパターンを形成する工程中に異物に起因して基板がエッチングされてなる、いわゆるコーン欠陥等の欠陥発生を検査する必要がある。近年、システムＬＳＩ回路の微細化において、例えばデザインルールが６５ｎｍ〜９０ｎｍサイズの半導体デバイスを対象とした欠陥検査装置では、より微小な欠陥を検出するために照明光の短波長化が一層進み、真の感度最適化の見極めが困難になりつつあるという問題があった。従来では、異物検査を行う欠陥検査装置や外観検査装置の検出感度の良否の識別(判定)に使用するために、識判性が高い擬似異物部が規則的に形成された欠陥検出感度校正標準基板が提案されている。(特許文献１を参照)。
【０００３】
【特許文献１】特開平７−１２０４０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１のような欠陥検出感度校正標準基板では、高さが５０ｎｍ〜２００ｎｍの一定値に調節された規則正しいパターンとして擬似欠陥部が設けられている。これに対して、実際の半導体基板におけるチップ領域には、複雑でサイズも異なる半導体素子や配線パターンが密に形成されているため、欠陥検査時に特許文献１のような欠陥検出感度校正標準基板を用いて微小欠陥を多く検出したとしても、欠陥検査装置側に不測の変動が生じた場合に適宜の対応が困難となる。具体的には、実際の半導体プロセスでは、欠陥検査装置の照明手段における光源（レーザの光源やランプ等がある）を交換した際に、微小欠陥の検出個数に比較的大きな変動が生じるが、特許文献１のような欠陥検出感度校正標準基板を用いた欠陥検査では、欠陥検出感度を十分に保証することができないという問題がある。
【０００５】
本発明は、上記の課題に鑑みてなされたものであり、実際の半導体プロセスにおいて発生する微小欠陥に対応した欠陥検出感度を十分に保証し、特に欠陥検査装置の照明手段における光源交換後の感度調整を判断する指標として製造管理に利用することができる欠陥検査装置及びその感度校正方法、欠陥検出感度校正用基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の欠陥検出感度校正用基板は、デバイスに発生した欠陥部を検出する欠陥検出装置の検出感度を校正するために用いられる欠陥検出感度校正用基板であって、基板の表面に所定のパターンを有するパターン部と、前記基板の表面に形成された複数の擬似欠陥部とを含み、前記各擬似欠陥部は、各々の大きさが任意に形成されてなるものである。
【０００７】
本発明の欠陥検出感度校正用基板の製造方法は、デバイスに形成された欠陥部を検出する欠陥検出装置の検出感度を校正するために用いられる欠陥検出感度校正用基板の製造方法であって、表面に所定のパターンを形成するための材料膜を成膜する工程と、前記材料膜を加工して前記パターンを有するパターン部を形成するとともに、前記基板の表面に前記材料膜の一部が付着してなる任意の複数の塵芥をマスクとして用い、前記基板の表面を加工して、各々が任意の大きさの各擬似欠陥部を形成する工程とを含む。
【０００８】
本発明の欠陥検査装置の感度校正方法は、欠陥検出感度校正用基板を用いて、照明手段により前記欠陥検出感度校正用基板上を光照射し、その反射光を検出することにより欠陥検査を行う欠陥検査装置の感度校正方法であって、前記欠陥検出感度校正用基板は、基板の表面に所定のパターンを有するパターン部と、前記基板の表面に形成された、各々の大きさが任意に形成されてなる複数の擬似欠陥部とを含むものであり、前記光源が交換される前に、前記欠陥検出感度校正用基板を用いて前記擬似欠陥部を検出するステップと、前記光源が交換された後に、前記欠陥検出感度校正用基板を用いて前記擬似欠陥部を検出するステップと、前記光源の交換前における前記擬似欠陥部の検出数と前記光源の交換後における前記擬似欠陥部の検出数との差分を計算し、当該計算値を、前記光源の交換後における前記擬似欠陥部の検出数を前記光源の交換前における前記擬似欠陥部の検出数と同等とする調整作業に供するステップとを含む。
【０００９】
本発明の欠陥検査装置は、基板の表面に所定のパターンを有するパターン部と、前記基板の表面に形成された、各々の大きさが任意に形成されてなる複数の擬似欠陥部とを含む欠陥検出感度校正用基板と、光源を有し、前記欠陥検出感度校正用基板上を光照射する照明手段と、前記欠陥検出感度校正用基板からの反射光を検出する検出手段と、前記検出手段により検出された前記欠陥検出感度校正用基板の擬似欠陥部の検出数をカウントするカウント手段と、前記光源の交換前における前記擬似欠陥部の検出数と、前記光源の交換後における前記擬似欠陥部の検出数との差分を計算する計算手段とを含む。
【発明の効果】
【００１０】
本発明によれば、実際の半導体プロセスにおいて発生する微小欠陥に対応した欠陥検出感度を十分に保証し、特に欠陥検査装置の照明手段の光源交換後の感度調整を判断する指標として製造管理に利用することが可能となる。
【発明を実施するための最良の形態】
【００１１】
−本発明の基本骨子−
本発明者は、照明手段の光源交換後の感度調整を判断する指標を得るには、実際の半導体プロセスと同等に微小欠陥が形成された基板を欠陥検出用のサンプル基板として用いる必要があると考えた。そこで、実際の半導体プロセスを模倣し、サイズがランダムな微小擬似欠陥を形成した基板をサンプル基板として用い、照明手段の光源（ここではランプ）の交換前後における欠陥数を検出してみた。具体的には、後述するように、基板表面にサイズがそれぞれ任意となるように偶発的に形成された擬似欠陥部を有する基板をサンプル基板として用いた。
【００１２】
このサンプル基板を用いて欠陥検出を行った検出結果を図１に示す、図１では、横軸が検査日（ここでは相対値として示されており、１目盛が例えば２日間である）、縦軸が欠陥数を表している。ここでは、同一基板を用いて、基板全体（ウェハ単位）及び基板内の所定領域（セル単位）における欠陥数についてそれぞれ調べた。
【００１３】
図示のように、ランプ交換後には検出された欠陥数が大幅に減少していることが判る。これに対して、図示は省略するが、特許文献１のような欠陥検出感度校正標準基板を用い、ランプの交換前後における欠陥数を検出してみると、両者に差異は見られない。このことは、特許文献１のような欠陥検出感度校正標準基板を用いた場合では、ランプの交換に起因する欠陥検出装置の検出感度変動を認識することができないことを意味する。
【００１４】
ランプの交換による欠陥検査装置側の変化としては、交換前後で例えば照明手段の光軸等が変わることによる焦点（フォーカス）変化が考えられる。即ち、図２に示すように、実パターン（実際の配線パターン等）が形成されたシリコン基板１０２において、微小欠陥（主にコーン欠陥１０３）が発生した場合、ランプの交換前では、例えば高さが４００ｎｍ（０．４μｍ）以内のランダムなコーン欠陥１０３を検出することができるが、ランプの交換後では、フォーカスが上方に変動し、例えば高さが４００ｎｍ以下のコーン欠陥１０３を検出することができなくなる。
【００１５】
実際に、上記のサンプル基板を用い、ランプ交換によるフォーカス変動の校正を行った一例を図３に示す。フォーカス変動の校正は、光軸等の修正を含む装置調整作業（キャリブレーション）と、その後の微調整とからなる一連の作業である。図３では、先ず、ランプＡを用いて欠陥検出を行った。続いて、（１）ランプＡから新しい別のランプＢに交換した。このとき、検出欠陥数に大幅な減少が見られる。続いて、（２）キャリブレーションを行ったところ、検出欠陥数はランプＡによる元の値に近づいた。続いて、（３）ランプＢから再びランプＡに交換した。このとき、検出欠陥数に（１）と同程度の再び大幅な減少が見られる。続いて、キャリブレーションを行ったところ、検出欠陥数は（２）と同様にランプＡによる元の値に近づいた。そして、（５）微調整を行ったところ、ランプＢによる元の値と同等の検出欠陥数となった。これら一連の結果から、ランプの交換前後における検出欠陥数の変化は、ランプＡ，Ｂの劣化等を原因とする訳ではなく、ランプＡ，Ｂの光軸ずれ等に記載の起因するフォーカス変動を原因とするものであると結論付けることができる。
【００１６】
図３に示す一連の過程について、フォーカス・オフセット量と検出欠陥数との関係について調べた結果を図４に示す。ランプＡを用いて欠陥検出を行った状態と、上記（５）の微調整を行った状態とでは、両者のフォーカス・カーブがほぼ一致することが判る。ランプＡを用いて欠陥検出を行った状態のフォーカス・カーブにおけるフォーカス・オフセット量と検出欠陥数との関係を図５の表に示す。欠陥検出装置におけるレシピのフォーカス・オフセットの設定量は例えば−０．２μｍとされているところ、図４，５から、実際のフォーカス・オフセットのピークは０．０μｍ付近であることが判る。
【００１７】
以上の考察から、欠陥検出感度校正標準基板として、例えば実際の半導体プロセスと同等に、基板表面にサイズ（高さ等）の異なる複数の擬似欠陥部がランダムに形成されてなる基板を用いて欠陥検出を行うことにより、ランプの交換によるフォーカス・オフセットのずれ量を正確に認識することが可能となる。そして、このフォーカス・オフセットのずれ量に基づいて、フォーカス・オフセットを最適値に調整してランプ交換前後における欠陥検出数を可及的に同等とすべく、フォーカス変動の校正（キャリブレーション及び微調整）を的確に行うことができる。なお、実際の半導体プロセスで発生する欠陥では、いわゆるコーン欠陥が各種欠陥の総数の８０％程度を占めているため、欠陥検出感度校正標準基板に形成する擬似欠陥部をコーン欠陥として形成することで問題はない。
【００１８】
−本発明の具体的な実施形態−
以下、上述した本発明の基本骨子を踏まえ、本発明を適用した具体的な緒実施形態について、図面を参照しながら詳細に説明する。
【００１９】
（第１の実施形態）
図６は、第１の実施形態による欠陥検出感度校正標準基板の製造方法を工程順に示す概略断面図である。
先ず、図６（ａ）に示すように、半導体基板、例えばシリコン基板１の表面に、例えばＣＶＤ法や熱酸化法により膜厚１０ｎｍ〜５０ｎｍ程度のシリコン酸化膜２を形成する。次に、シリコン酸化膜２上に、例えばＣＶＤ法により膜厚１００ｎｍ〜２００ｎｍ程度のシリコン窒化膜３を形成する。次に、シリコン窒化膜３上に、例えばＣＶＤ法により膜厚１００ｎｍ〜２００ｎｍ程度の多結晶シリコン膜４を形成する。そして、多結晶シリコン膜４上にレジストを塗布し、このレジストをリソグラフィーで加工することにより、レジストパターン５を形成する。
【００２０】
続いて、図６（ｂ）に示すように、レジストパターン５をマスクとし、シリコン基板１をストッパーとして、多結晶シリコン膜４、シリコン窒化膜３及びシリコン酸化膜２をドライエッチングする。図示の例では、当該ドライエッチングにより、レジストパターン５がエッチングされて消失した様子を示している。このドライエッチングにより、レジストパターン５の形状に倣って多結晶シリコン膜４、シリコン窒化膜３及びシリコン酸化膜２がパターニングされるとともに、シリコン酸化膜２をエッチングした際に飛散したシリコン酸化物の一部が塵芥（パーティクル）６となって、露出したシリコン基板１の表面に付着する。パーティクル６は、偶発的にランダムに飛散するため、上記のパターニングされら構造物の疎密領域の双方に付着することになる。各パーティクル６はランダムに形成されるため、偶発的に任意のサイズとなる。ここで、パーティクル６として、そのサイズの大きい順に６ａ，６ｂ，６ｃを例示する。
【００２１】
続いて、図６（ｃ）に示すように、多結晶シリコン膜４をマスクとして用い、例えばシリコン窒化膜３をストッパーとして全面をドライエッチングする。このとき、多結晶シリコン膜４がエッチングされて消失するとともに、シリコン基板１の表面に付着した各パーティクル６がマスクとして機能して、シリコン基板１の表層もエッチングされる。この結果、シリコン酸化膜２上にシリコン窒化膜３が積層してなる線状（或いはブロック状）パターン８が形成されるとともに、各パーティクル６が付着したシリコン基板１には円錐状のコーン欠陥である擬似欠陥部７が形成され、本実施形態の欠陥検出感度校正標準基板１０が完成する。擬似欠陥部７としては、ランダムに形成された偶発的に任意のサイズのパーティクル６ａ，６ｂ，６ｃがマスクとなったエッチングにより、実際の半導体プロセスにおいてシリコン基板に発生する微小欠陥と同様に、偶発的に任意のサイズ（高さ）の擬似欠陥部７ａ，７ｂ，７ｃが形成される。
【００２２】
本実施形態では、欠陥検査装置で検査対象を考慮して、擬似欠陥部７のサイズが線状パターン８の寸法の１０倍以下の値、例えば８０ｎｍ〜２００ｎｍ程度の範囲内の任意値となるように、シリコン酸化膜２の膜厚やパターン８間の距離等を調節することが好ましい。ここで、擬似欠陥部７ｃについては、パーティクル６ｃが極めて微細であるために当該エッチング途中で消失してしまい、その後はマスクのない状態でパターニングされたため、擬似欠陥部７ａ，７ｂに比して小さいサイズとされている。
【００２３】
ここで、図７に示すように、線状パターン８をウェットエッチング等により除去しても良い。図７では、当該ウェットエッチング等によりパーティクル６ａ，６ｂも除去された様子を例示する。線状パターン８を除去することにより、シリコン基板１の表面に溝１ａが作り込まれた状態となり、当該溝１ａ内に擬似欠陥部７ａ〜７ｃのみが残存する。この基板は、当該基板表面の屈折率を一様とした欠陥検出感度校正標準基板となる。
【００２４】
図６の各工程を経て製造された欠陥検出感度校正標準基板の表面の一部の様子を、図８に顕微鏡写真として示す。ここで、破線の円内が擬似欠陥部７であり、パターン８の近傍に形成されている。実際の半導体プロセスにより所期の配線パターンや素子パターンを形成した場合に、例えば配線パターンの近傍にこのようなコーン欠陥が生じると、当該半導体素子にとって致命的ないわゆるキラー欠陥となる。
【００２５】
次に、本実施形態による欠陥検出装置の概略構成について、図９を用いて説明する。
この欠陥検出装置は、上述した欠陥検出感度校正標準基板１０と、光源であるランプ２１ａを備え、このランプ２１ａから欠陥検出感度校正標準基板１０の擬似欠陥部７を光照射する照明部２１と、擬似欠陥部７で反射（散乱）した反射（散乱）光を検出するディテクタ２２と、ディテクタ２２で認識した擬似欠陥部７の数（検出欠陥数）をカウントするカウンタ２３と、２つの数値を差分を計算する計算機２４とを備えて構成されている。
【００２６】
ここで、計算機２４は、光源部２１のランプ２１ａが交換される前にディテクタ２２で検出されカウンタ２３でカウントされた擬似欠陥部７の検出数（検出欠陥数）と、ランプ２１ａが交換された後にディテクタ２２で検出されカウンタ２３でカウントされた検出欠陥数との差分を計算し、光源部２１の交換前後による検出欠陥数の変動値として提供するものである。当該変動値は、ランプ２１ａの交換後における擬似欠陥部７の検出欠陥数をランプ２１ａの交換前における擬似欠陥部７の検出欠陥数と同等とする調整作業（上記したフォーカス変動の校正）に供されることになる。
【００２７】
ここで、計算機２４は、光源部２１のランプ２１ａが交換される前にディテクタ２２で逐次検出され、カウンタ２３でカウントされた複数の検出欠陥数を表示し、光源２１ａに劣化が生じていないと見なせる欠陥数の把握に供するようにしても良い。また、ランプ２１ａが交換される前における光源２１ａに劣化が生じていないと見なせる欠陥数を例えば計算機２４で算出するように構成しても好適である。
【００２８】
図９の欠陥検出装置において、その感度を校正する方法について、図１０を用いて説明する。
欠陥検出感度校正用基板１０を用いて定期的に欠陥検査を行うに際して、カウンタ２３により、ランプ２１ａを交換する前（例えば、交換直前の所定時）における欠陥検出感度校正用基板１０の検出欠陥数をカウントする（ステップＳ１）。ここで、ランプ２１ａを交換する前におけるカウンタ２３でカウントされた複数の検出欠陥数を表示し、光源２１ａに劣化が生じていないと見なせる欠陥数の把握に供するようにしても良い。また、光源２１ａに劣化が生じていないと見なせる欠陥数を計算機２４で算出するようにしても好適である。このように、光源２１ａに劣化が生じていないと見なせる欠陥数の把握しておけば、例えば光源２１ａの交換前に、複数の測定点にわたる検出欠陥数が、上記の劣化が生じていないと見なせる欠陥数よりもある程度低下した値であれば、光源２１ａに劣化が生じていると判断する指標にもなる。
【００２９】
続いて、カウンタ２３により、ランプ２１ａを交換した後（例えば、交換直後の所定時）における欠陥検出感度校正用基板１０の検出欠陥数をカウントする（ステップＳ２）。
【００３０】
続いて、計算機２４により、ランプ２１ａを交換する前における欠陥検出感度校正用基板１０の検出欠陥数と、ランプ２１ａを交換した後における欠陥検出感度校正用基板１０の検出欠陥数との差分を計算する（ステップＳ３）。ここで、ランプ２１ａを交換する前における光源２１ａに劣化が生じていないと見なせる欠陥数の把握した場合には、当該欠陥数と、ランプ２１ａを交換した後における欠陥検出感度校正用基板１０の検出欠陥数との差分を計算すれば良い。当該計算値は、ランプ２１ａの交換後における擬似欠陥部７の検出欠陥数をランプ２１ａの交換前における擬似欠陥部７の検出欠陥数と同等とする調整作業（上記したフォーカス変動の校正）に供されることになる。
【００３１】
上記の感度校正方法を用いて、実際に欠陥検出装置の感度校正を行った場合の検出欠陥数の変動の一例を図１１に、検出欠陥数の基板内分布と共に、ランプ交換直前とフォーカス変動の校正直後との欠陥検出感度校正用基板１０における欠陥検出の比較を図１２に、それぞれ示す。これらに併せて、上記の感度校正方法を用いて、実際に欠陥検出装置の感度校正を行った場合の、基板全体（ウェハ単位）及び基板内の所定領域（セル単位）における検出欠陥数の変動の一例を図１３に示す。
【００３２】
図１１では、横軸が欠陥検出の期間（図示の例では７日間）を、縦軸が検出欠陥数をそれぞれ表しており、矩形で囲む数値がランプ２１ａを交換し、フォーカス変動の校正を行った直後における検出欠陥数を示す。図１１及び図１２では、ランプ２１ａを交換する前における検出欠陥数が１７４６個、フォーカス変動の校正を行った直後における検出欠陥数が１７５７個であり、両者は略同等であると言える。また、図１３でも、ウェハ単位ではランプ２１ａを交換する前における検出欠陥数が１６９８個、フォーカス変動の校正を行った直後における検出欠陥数が１７０６個であり、セル単位ではランプ２１ａを交換する前における検出欠陥数が４８個、フォーカス変動の校正を行った直後における検出欠陥数が５１個であり、それぞれ両者は略同等であると言える。更に、図１１では、ランプ２１ａを交換する前後を通じた逐次の検出欠陥数は、規定された許容範囲（図中の上限値と下限値との間）におさまっている。従って、上記の感度校正方法を用いて、欠陥検出装置の感度校正を行うことにより、ランプ交換前後を通じて欠陥検出装置の高感度が保証される。
【００３３】
更に、サンプル基板を欠陥検出感度校正用基板１０から実際のゲートパターンが形成された基板に代えて、ランプ交換前後における検出欠陥数の変動について調べた。その結果を図１４及び図１５に示す。図１４では、ランプ交換前後における基板全体（ウェハ単位）及び基板内の所定領域（セル単位）における検出欠陥数の変動をそれぞれ示し、図１５では、検出欠陥数の基板内分布と共にランプ交換前後におけるウェハ単位及びセル単位を合算した検出欠陥数をそれぞれ示す。なお、ここで用いるサンプル基板は、コーン欠陥の影響がないものであり、検出欠陥数は比較的小さな値となる。
【００３４】
図１４では、ウェハ単位ではランプ２１ａを交換する前における検出欠陥数が１９８個、フォーカス変動の校正を行った直後における検出欠陥数が１９９個であり、セル単位ではランプ２１ａを交換する前における検出欠陥数が１０３個、フォーカス変動の校正を行った直後における検出欠陥数が１０４個であり、それぞれ両者は略同等であると言える。また、図１５のように両検出欠陥数の合算で考察しても同様である。
【００３５】
従って、上記の感度校正方法を用い、欠陥検出装置の感度校正を行うことにより、サンプル基板を代え、ゲートパターンに代表される種々のパターンが形成された基板を用いた場合であっても、ランプ交換前後を通じて欠陥検出装置の高感度が保証される。
【００３６】
更に、ランプ交換前と、ランプ交換後でフォーカス変動の校正を行う前とにおける検出欠陥数の変動について調べた。ここでは、サンプル基板として、いわゆるダマシン法によりＣｕ配線を形成する際のＣｕ材料のＣＭＰ処理後における基板を用いた。その結果を図１６及び図１７に示す。図１６では、ランプ交換前後における基板全体（ウェハ単位）及び基板内の所定領域（セル単位）における検出欠陥数の変動をそれぞれ示し、図１７では、ランプ交換前後における検出欠陥数の基板内分布と共にウェハ単位及びセル単位を合算した検出欠陥数をそれぞれ示す。なお、ここで用いるサンプル基板は、ＣＭＰ処理による微細な疵が基板表面に生じたものであり、検出欠陥数は比較的大きな値となる。
【００３７】
図１６では、ウェハ単位ではランプ２１ａを交換する前における検出欠陥数が１５００個、フォーカス変動の校正を行った直後における検出欠陥数が１２５９個であり、セル単位ではランプ２１ａを交換する前における検出欠陥数が１３６個、フォーカス変動の校正を行った直後における検出欠陥数が２４１個であり、それぞれ両者には変動が見られる。図１７のように両検出欠陥数の合算で考察しても同様である。これらの変動は、ランプ交換後のフォーカス変動の校正により、殆ど見られなくなることが確認された。
【００３８】
以上説明したように、本実施形態によれば、実際の半導体プロセスおいて発生する微小欠陥に対応した欠陥検出感度を十分に保証し、特に欠陥検査装置の照明部２１におけるランプ２１ａの交換後の感度調整を判断する指標として製造管理に利用することが可能となる。例えば、図１８に示すように、半導体基板上で活性領域１０１を確定するＳＴＩ素子分離構造１０２の絶縁物の一部に、８０ｎｍ〜２００ｎｍ程度のサイズのボイド１０３が発生した場合、従来の手法では当該欠陥を検出できないおそれがある。本実施形態では、ランプ２１ａを交換した後であっても、このような微細な欠陥（ボイド１０３はキラー欠陥となり得る）を取りこぼすことなく検出することができる。
【００３９】
上述した実施形態による欠陥検出装置を構成する各構成要素（図９の照明部２１及びディテクタ２２を除く、カウンタ２３及び計算機２４等）の機能は、コンピュータのＲＡＭやＲＯＭなどに記憶されたプログラムが動作することによって実現できる。同様に、欠陥検出方法の各ステップ（図１０のステップＳ１〜Ｓ３等）は、コンピュータのＲＡＭやＲＯＭなどに記憶されたプログラムが動作することによって実現できる。このプログラム及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本発明に含まれる。
【００４０】
具体的に、前記プログラムは、例えばＣＤ−ＲＯＭのような記録媒体に記録し、或いは各種伝送媒体を介し、コンピュータに提供される。前記プログラムを記録する記録媒体としては、ＣＤ−ＲＯＭ以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。他方、前記プログラムの伝送媒体としては、プログラム情報を搬送波として伝搬させて供給するためのコンピュータネットワークシステムにおける通信媒体を用いることができる。ここで、コンピュータネットワークとは、ＬＡＮ、インターネットの等のＷＡＮ、無線通信ネットワーク等であり、通信媒体とは、光ファイバ等の有線回線や無線回線等である。
【００４１】
また、本発明に含まれるプログラムとしては、供給されたプログラムをコンピュータが実行することにより上述の実施形態の機能が実現されるようなもののみではない。例えば、そのプログラムがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）或いは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合にも、かかるプログラムは本発明に含まれる。また、供給されたプログラムの処理の全て或いは一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて上述の実施形態の機能が実現される場合にも、かかるプログラムは本発明に含まれる。
【００４２】
例えば、図１９は、パーソナルユーザ端末装置の内部構成を示す模式図である。この図９において、１２００はＣＰＵ１２０１を備えたパーソナルコンピュータ（ＰＣ）である。ＰＣ１２００は、ＲＯＭ１２０２またはハードディスク（ＨＤ）１２１１に記憶された、又はフレキシブルディスクドライブ（ＦＤ）１２１２より供給されるデバイス制御ソフトウェアを実行する。このＰＣ１２００は、システムバス１２０４に接続される各デバイスを総括的に制御する。
【００４３】
ＰＣ１２００のＣＰＵ１２０１、ＲＯＭ１２０２またはハードディスク（ＨＤ）１２１１に記憶されたプログラムにより、実施形態の図１０におけるステップＳ１〜Ｓ３の手順等が実現される。
【００４４】
１２０３はＲＡＭであり、ＣＰＵ１２０１の主メモリ、ワークエリア等として機能する。１２０５はキーボードコントローラ（ＫＢＣ）であり、キーボード（ＫＢ）１２０９や不図示のデバイス等からの指示入力を制御する。
【００４５】
１２０６はＣＲＴコントローラ（ＣＲＴＣ）であり、ＣＲＴディスプレイ（ＣＲＴ）１２１０の表示を制御する。１２０７はディスクコントローラ（ＤＫＣ）である。ＤＫＣ１２０７は、ブートプログラム、複数のアプリケーション、編集ファイル、ユーザファイルそしてネットワーク管理プログラム等を記憶するハードディスク（ＨＤ）１２１１、及びフレキシブルディスク（ＦＤ）１２１２とのアクセスを制御する。ここで、ブートプログラムとは、起動プログラム：パソコンのハードやソフトの実行（動作）を開始するプログラムである。
【００４６】
１２０８はネットワーク・インターフェースカード（ＮＩＣ）で、ＬＡＮ１２２０を介して、ネットワークプリンタ、他のネットワーク機器、あるいは他のＰＣと双方向のデータのやり取りを行う。
【００４７】
（変形例）
ここで、第１の実施形態の変形例について説明する。
本例では、第１の実施形態とは欠陥検出感度校正標準基板の構成が若干異なる点で相違する。具体的には、擬似欠陥部の形成される部位である欠陥形成部がシリコン基板上ではなく、その上層膜とされる。
【００４８】
図２０は、第１の実施形態の変形例による欠陥検出感度校正標準基板の製造方法を工程順に示す概略断面図である。
先ず、図２０（ａ）に示すように、半導体基板、例えばシリコン基板１の上方に、層間絶縁膜３０等を介して、例えばＣＶＤ法により多結晶シリコン膜３１を形成する。次に、多結晶シリコン膜３１上に、例えばＣＶＤ法により膜厚１０ｎｍ〜５０ｎｍ程度のシリコン酸化膜３２を形成する。次に、シリコン酸化膜３２上に、例えばＣＶＤ法により膜厚１００ｎｍ〜２００ｎｍ程度のシリコン窒化膜３３を形成する。次に、シリコン窒化膜３３上に、例えばＣＶＤ法により膜厚１００ｎｍ〜２００ｎｍ程度の多結晶シリコン膜３４を形成する。そして、多結晶シリコン膜３４上にレジストを塗布し、このレジストをリソグラフィーで加工することにより、レジストパターン３５を形成する。
【００４９】
続いて、図２０（ｂ）に示すように、レジストパターン３５をマスクとし、多結晶シリコン膜３１をストッパーとして、多結晶シリコン膜３４、シリコン窒化膜３３及びシリコン酸化膜３２をドライエッチングする。図示の例では、当該ドライエッチングにより、レジストパターン３５がエッチングされて消失した様子を示している。このドライエッチングにより、レジストパターン３５の形状に倣って多結晶シリコン膜３４、シリコン窒化膜３３及びシリコン酸化膜３２がパターニングされるとともに、シリコン酸化膜３２をエッチングした際に飛散したシリコン酸化物の一部が塵芥（パーティクル）３６となって、露出した多結晶シリコン膜３１の表面に付着する。パーティクル３６は、偶発的にランダムに飛散するため、上記のパターニングされら構造物の疎密領域の双方に付着することになる。各パーティクル３６はランダムに形成されるため、偶発的に任意のサイズとなる。ここで、パーティクル３６として、そのサイズの大きい順に３６ａ，３６ｂ，３６ｃを例示する。
【００５０】
続いて、図２０（ｃ）に示すように、多結晶シリコン膜３４をマスクとして用い、例えばシリコン窒化膜３３をストッパーとして全面をドライエッチングする。このとき、多結晶シリコン膜３４がエッチングされて消失するとともに、多結晶シリコン膜３１の表面に付着した各パーティクル３６がマスクとして機能して、多結晶シリコン膜３１の表層もエッチングされる。この結果、シリコン酸化膜２上にシリコン窒化膜３３が積層してなる線状（或いはブロック状）パターン３８が形成されるとともに、各パーティクル３６が付着した多結晶シリコン膜３１には円錐状のコーン欠陥である擬似欠陥部７が形成され、本実施形態の欠陥検出感度校正標準基板４０が完成する。
【００５１】
擬似欠陥部３７としては、ランダムに形成された偶発的に任意のサイズのパーティクル３６ａ，３６ｂ，３６ｃがマスクとなったエッチングにより、実際の半導体プロセスにおいて多結晶シリコン膜に発生する微小欠陥と同様に、偶発的に任意のサイズ（高さ）の擬似欠陥部３７ａ，３７ｂ，３７ｃが形成される。
【００５２】
本例では、欠陥検査装置における検査対象とすることを考慮して、擬似欠陥部３７のサイズが線状パターン３８の寸法の１０倍以下の値、例えば８０ｎｍ〜２００ｎｍ程度の範囲内の任意値となるように、シリコン酸化膜３２の膜厚やパターン３８間の距離等を調節することが好ましい。ここで、擬似欠陥部３７ｃについては、パーティクル３６ｃが極めて微細であるために当該エッチング途中で消失してしまい、その後はマスクのない状態でパターニングされたため、擬似欠陥部３７ａ，３７ｂに比して小さいサイズとされている。
【００５３】
ここで、図２１に示すように、線状パターン３８をウェットエッチング等により除去しても良い。図２１では、当該ウェットエッチング等によりパーティクル３６ａ，３６ｂも除去された様子を例示する。線状パターン３８を除去することにより、多結晶シリコン膜３１の表面に溝３１ａが作り込まれた状態となり、当該溝３１ａ内に擬似欠陥部３７ａ〜３７ｃのみが残存する。この基板は、多結晶シリコン膜３１の表面の屈折率を一様とした欠陥検出感度校正標準基板となる。
【００５４】
なお、本例では、シリコン基板１の上方に形成された多結晶シリコン膜３１に擬似欠陥部３７ａ〜３７ｃを形成する場合について例示したが、例えばシリコン基板１の上方に形成された層間絶縁膜上に擬似欠陥部を形成しても良い。
【００５５】
本例によれば、第１の実施形態と同様に、実際の半導体プロセスおいて発生する微小欠陥に対応した欠陥検出感度を十分に保証し、特に欠陥検査装置の照明部２１におけるランプ２１ａの交換後の感度調整を判断する指標として製造管理に利用することが可能となる。
【００５６】
（第２の実施形態）
本実施形態では、第１の実施形態とは欠陥検出感度校正標準基板の構成が異なる点で相違する。
図２２は、第２の実施形態による欠陥検出感度校正標準基板を示す概略断面図である。
【００５７】
本実施形態では、半導体基板、例えばシリコン基板１の表面に、サイズが不均一な微粒子を散布する。これら微粒子が擬似欠陥部４１として機能する。ここで、微粒子の散布領域として、特に対象とする欠陥発生が多く見られる部分を選択することにより、効率良く感度校正を行うことができる。
【００５８】
擬似欠陥部４１となる微粒子は、例えばシリコン酸化物又はシリコン窒化物を材料として、これを粒子状に形成し、シリコン基板１の表面に散布される。本実施形態では、欠陥検査装置における検査対象とすることを考慮して、微粒子を、例えば８０ｎｍ〜２００ｎｍ程度の範囲内の任意のサイズとなるように形成する。
【００５９】
このように、表面にサイズが不均一な微粒子が散布されて擬似欠陥部４１が形成された状態のシリコン基板１を本実施形態の欠陥検出感度校正標準基板５０として用いる。
【００６０】
本実施形態によれば、極めて簡易な構成の欠陥検出感度校正標準基板５０を用いることにより、第１の実施形態と同等以上に、実際の半導体プロセスおいて発生する微小欠陥に対応した欠陥検出感度を十分に保証し、特に欠陥検査装置の照明部２１におけるランプ２１ａの交換後の感度調整を判断する指標として製造管理に利用することが可能となる。
【００６１】
（変形例）
ここで、第２の実施形態の緒変形例について説明する。これら緒変形例では、第２の実施形態とは欠陥検出感度校正標準基板の構成が若干異なる点で相違する。なお、第２の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
【００６２】
［変形例１］
本例では、擬似欠陥部の形成される部位である欠陥形成部がシリコン基板上ではなく、その上層膜とされる。
図２３は、第２の実施形態の変形例１による欠陥検出感度校正標準基板の製造方法を工程順に示す概略断面図である。
【００６３】
先ず、図２３（ａ）に示すように、半導体基板、例えばシリコン基板１の表面、特に対象とする欠陥発生が多く見られる部分に、層間絶縁膜４２等を介して、例えばＣＶＤ法によりシリコン酸化膜を堆積し、絶縁膜４３を形成する。
【００６４】
続いて、図２３（ｂ）に示すように、第２の実施形態と同様の手法により、絶縁膜４３の表面に、サイズが不均一な微粒子を散布する。これら微粒子が擬似欠陥部４１として機能する。ここで、微粒子の散布領域として、特に対象とする欠陥発生が多く見られる部分を選択することにより、効率良く感度校正を行うことができる。
【００６５】
このように、絶縁膜４３の表面にサイズが不均一な微粒子が散布されて擬似欠陥部４１が形成された状態のシリコン基板１を本実施形態の欠陥検出感度校正標準基板６０として用いる。
【００６６】
なお、本例では、シリコン基板１の上方に形成された絶縁膜３４に擬似欠陥部３７ａ〜３７ｃを形成する場合について例示したが、例えばシリコン基板１の上方に形成された多結晶シリコン膜上に擬似欠陥部を形成しても良い。
【００６７】
本実施形態によれば、極めて簡易な構成の欠陥検出感度校正標準基板６０を用いることにより、第１の実施形態と同等以上に、実際の半導体プロセスおいて発生する微小欠陥に対応した欠陥検出感度を十分に保証し、特に欠陥検査装置の照明部２１におけるランプ２１ａの交換後の感度調整を判断する指標として製造管理に利用することが可能となる。
【００６８】
［変形例２］
本例では、擬似欠陥部の形成される部位である欠陥形成部が、シリコン基板及びシリコン基板の上方に形成された少なくとも１層の上層膜から選ばれた少なくとも２つとされる。
図２４は、第２の実施形態の変形例２による欠陥検出感度校正標準基板の製造方法を工程順に示す概略断面図である。
【００６９】
先ず、図２４（ａ）に示すように、半導体基板、例えばシリコン基板１の表面、特に対象とする欠陥発生が多く見られる部分に、層間絶縁膜４２等を介して、照明部２１におけるランプ２１ａの照明光に対して透明な材料、例えばＣＶＤ法によりシリコン酸化膜を堆積し、絶縁膜４４を形成する。
【００７０】
続いて、図２４（ｂ）に示すように、第２の実施形態と同様の手法により、絶縁膜４４の表面に、サイズが不均一な微粒子を散布する。これら微粒子が擬似欠陥部４５として機能する。ここで、微粒子の散布領域として、特に対象とする欠陥発生が多く見られる部分を選択することにより、効率良く感度校正を行うことができる。
【００７１】
続いて、図２４（ｃ）に示すように、擬似欠陥部４５を覆うように、絶縁膜４４上に、同様に照明部２１におけるランプ２１ａの照明光に対して透明な材料、例えばＣＶＤ法によりシリコン酸化膜を堆積し、絶縁膜４６を形成する。次に、同様に照明部２１におけるランプ２１ａの照明光に対して透明な材料、例えばＣＶＤ法によりシリコン酸化膜を絶縁膜４６上に堆積し、絶縁膜４７を形成する。ここで、絶縁膜４７は、後述するように膜厚が調節されている。
【００７２】
続いて、図２４（ｄ）に示すように、第２の実施形態と同様の手法により、絶縁膜４７の表面に、サイズが不均一な微粒子を散布する。これら微粒子が擬似欠陥部４８として機能する。ここで、微粒子の散布領域として、特に対象とする欠陥発生が多く見られる部分を選択することにより、効率良く感度校正を行うことができる。
【００７３】
このように、絶縁膜４４、４７の表面にサイズが不均一な微粒子が散布されて擬似欠陥部４５、４８が形成された状態のシリコン基板１を本実施形態の欠陥検出感度校正標準基板７０として用いる。
【００７４】
本例では、照明部２１におけるランプ２１ａから照射された照明光が、擬似欠陥部４８で反射（散乱）した反射（散乱）光と、当該照明光が絶縁膜４７（及び絶縁膜４６の上部）を通過して擬似欠陥部４７で反射（散乱）した反射（散乱）光との光路差に基づいて、これら２種の照明光が強め合う、又は打ち消し合うための条件を満たすように、絶縁膜４７（及び絶縁膜４６の上部）の厚みが調節されている。これにより、フォーカス変動の校正を正確且つ確実に行うことができる。
【００７５】
本実施形態によれば、極めて簡易な構成の欠陥検出感度校正標準基板７０を用いることにより、第１の実施形態と同等以上に、実際の半導体プロセスおいて発生する微小欠陥に対応した欠陥検出感度を十分に保証し、特に欠陥検査装置の照明部２１におけるランプ２１ａの交換後の感度調整を判断する指標として製造管理に利用することが可能となる。
【００７６】
以下、本発明の諸態様を付記としてまとめて記載する。
【００７７】
（付記１）デバイスに発生した欠陥部を検出する欠陥検出装置の検出感度を校正するために用いられる欠陥検出感度校正用基板であって、
欠陥形成部と、
前記欠陥形成部の表面に形成された複数の擬似欠陥部を含み、
前記各擬似欠陥部は、各々の大きさが任意に形成されてなるものであることを特徴とする欠陥検出感度校正用基板。
【００７８】
（付記２）前記各擬似欠陥部は、前記欠陥形成部の表面に付着した任意の複数の塵芥をマスクとして前記欠陥形成部の表面が加工されて形成されてなる突起状構造体であることを特徴とする付記１に記載の欠陥検出感度校正用基板。
【００７９】
（付記３）前記欠陥形成部の表面に所定のパターンを有するパターン部を更に含み、
前記塵芥は、前記パターンの加工形成時に前記パターンの材料の一部が前記基板の表面上に付着してなるものであることを特徴とする付記２に記載の欠陥検出感度校正用基板。
【００８０】
（付記４）前記各擬似欠陥部は、それぞれ高さが前記パターンの寸法の１０倍以下の値であることを特徴とする付記３に記載の欠陥検出感度校正用基板。
【００８１】
（付記５）前記擬似欠陥部は、円錐形状であることを特徴とする付記３又は４に記載の欠陥検出感度校正用基板。
【００８２】
（付記６）前記各擬似欠陥部は、前記欠陥形成部の表面に散布された、各々の大きさが任意に形成されてなる微粒子であることを特徴とする付記１に記載の欠陥検出感度校正用基板。
【００８３】
（付記７）前記欠陥形成部は基板であることを特徴とする付記１〜６のいずれか１項に記載の欠陥検出感度校正用基板。
【００８４】
（付記８）前記欠陥形成部は、基板の上方に形成された薄膜であることを特徴とする付記１〜６のいずれか１項に記載の欠陥検出感度校正用基板。
【００８５】
（付記９）前記欠陥形成部は、基板及び前記基板の上方に形成された少なくとも１層の薄膜から選ばれた少なくとも２つであることを特徴とする付記６に記載の欠陥検出感度校正用基板。
【００８６】
（付記１０）デバイスに形成された欠陥部を検出する欠陥検出装置の検出感度を校正するために用いられる欠陥検出感度校正用基板の製造方法であって、
欠陥形成部の表面に所定のパターンを形成するための材料膜を成膜する工程と、
前記材料膜を加工して前記パターンを有するパターン部を形成するとともに、前記基板の表面に前記材料膜の一部が付着してなる任意の複数の塵芥をマスクとして用い、前記基板の表面を加工して、各々が任意の大きさの各擬似欠陥部を形成する工程と
を含むことを特徴とする欠陥検出感度校正用基板の製造方法。
【００８７】
（付記１１）前記各擬似欠陥部を形成する工程の後、
前記材料膜からなる前記パターンを除去する工程を更に含むことを特徴とする付記１０に記載の欠陥検出感度校正用基板の製造方法。
【００８８】
（付記１２）前記欠陥形成部が基板であることを特徴とする付記１０又は１１に記載の欠陥検出感度校正用基板の製造方法。
【００８９】
（付記１３）前記欠陥形成部は、基板の上方に形成された薄膜であることを特徴とする付記１０又は１１に記載の欠陥検出感度校正用基板の製造方法。
【００９０】
（付記１４）デバイスに形成された欠陥部を検出する欠陥検出装置の検出感度を校正するために用いられる欠陥検出感度校正用基板の製造方法であって、
欠陥形成部の表面に、各々が任意の大きさの微粒子を散布し、各擬似欠陥部を形成することを特徴とする欠陥検出感度校正用基板の製造方法。
【００９１】
（付記１５）前記欠陥形成部は基板であることを特徴とする付記１４に記載の欠陥検出感度校正用基板の製造方法。
【００９２】
（付記１６）前記欠陥形成部は、基板の上方に形成された薄膜であることを特徴とする付記１４に記載の欠陥検出感度校正用基板の製造方法。
【００９３】
（付記１７）前記欠陥形成部は、基板及び前記基板の上方に形成された少なくとも１層の薄膜から選ばれた少なくとも２つであることを特徴とする付記１４に記載の欠陥検出感度校正用基板の製造方法。
【００９４】
（付記１８）欠陥検出感度校正用基板を用いて、照明手段により前記欠陥検出感度校正用基板上を光照射し、その反射光を検出することにより欠陥検査を行う欠陥検査装置の感度校正方法であって、
前記欠陥検出感度校正用基板は、
欠陥形成部と、
前記欠陥形成部の表面に形成された、各々の大きさが任意に形成されてなる複数の擬似欠陥部と
を含むものであり、
前記光源が交換される前に、前記欠陥検出感度校正用基板を用いて前記擬似欠陥部を検出するステップと、
前記光源が交換された後に、前記欠陥検出感度校正用基板を用いて前記擬似欠陥部を検出するステップと、
前記光源の交換前における前記擬似欠陥部の検出数と前記光源の交換後における前記擬似欠陥部の検出数との差分を計算し、当該計算値を、前記光源の交換後における前記擬似欠陥部の検出数を前記光源の交換前における前記擬似欠陥部の検出数と同等とする調整作業に供するステップと
を含むことを特徴とする欠陥検査装置の感度校正方法。
【００９５】
（付記１９）前記各擬似欠陥部は、前記欠陥形成部の表面に付着した任意の複数の塵芥をマスクとして前記欠陥形成部の表面が加工されて形成されてなる突起状構造体であることを特徴とする付記１８に記載の欠陥検査装置の感度校正方法。
【００９６】
（付記２０）前記欠陥形成部の表面に所定のパターンを有するパターン部を更に含み、
前記塵芥は、前記パターンの加工形成時に前記パターンの材料の一部が前記基板の表面上に付着してなるものであることを特徴とする付記１８又は１９に記載の欠陥検査装置の感度校正方法。
【００９７】
（付記２１）前記各擬似欠陥部は、前記欠陥形成部の表面に散布された、各々の大きさが任意に形成されてなる微粒子であることを特徴とする付記１８に記載の欠陥検査装置の感度校正方法。
【００９８】
（付記２２）前記欠陥形成部は基板であることを特徴とする付記１８〜２１のいずれか１項に記載の欠陥検査装置の感度校正方法。
【００９９】
（付記２３）前記欠陥形成部は、基板の上方に形成された薄膜であることを特徴とする付記１８〜２１のいずれか１項に記載の欠陥検査装置の感度校正方法。
【０１００】
（付記２４）前記欠陥形成部は、基板及び前記基板の上方に形成された少なくとも１層の薄膜から選ばれた少なくとも２つであることを特徴とする付記２１に記載の欠陥検査装置の感度校正方法。
【０１０１】
（付記２５）欠陥形成部と、前記欠陥形成部の表面に形成された、各々の大きさが任意に形成されてなる複数の擬似欠陥部とを含む欠陥検出感度校正用基板と、
光源を有し、前記欠陥検出感度校正用基板上を光照射する照明手段と、
前記欠陥検出感度校正用基板からの反射光を検出する検出手段と、
前記検出手段により検出された前記欠陥検出感度校正用基板の擬似欠陥部の検出数をカウントするカウント手段と、
前記光源の交換前における前記擬似欠陥部の検出数と、前記光源の交換後における前記擬似欠陥部の検出数との差分を計算する計算手段と
を含むことを特徴とする欠陥検査装置。
【０１０２】
（付記２６）前記各擬似欠陥部は、前記欠陥形成部の表面に付着した任意の複数の塵芥をマスクとして前記欠陥形成部の表面が加工されて形成されてなる突起状構造体であることを特徴とする付記２５に記載の欠陥検査装置。
【０１０３】
（付記２７）前記欠陥形成部の表面に所定のパターンを有するパターン部を更に含み、
前記塵芥は、前記パターンの加工形成時に前記パターンの材料の一部が前記基板の表面上に付着してなるものであることを特徴とする付記２５又は２６に記載の欠陥検査装置。
【０１０４】
（付記２８）前記各擬似欠陥部は、前記欠陥形成部の表面に散布された、各々の大きさが任意に形成されてなる微粒子であることを特徴とする付記２５に記載の欠陥検査装置。
【０１０５】
（付記２９）前記欠陥形成部は基板であることを特徴とする付記２５〜２８のいずれか１項に記載の欠陥検査装置。
【０１０６】
（付記３０）前記欠陥形成部は、基板の上方に形成された薄膜であることを特徴とする付記２５〜２８のいずれか１項に記載の欠陥検査装置。
【０１０７】
（付記３１）前記欠陥形成部は、基板及び前記基板の上方に形成された少なくとも１層の薄膜から選ばれた少なくとも２つであることを特徴とする付記２８に記載の欠陥検査装置。
【図面の簡単な説明】
【０１０８】
【図１】サイズがランダムな微小擬似欠陥を形成した基板をサンプル基板として用い、ランプの交換前後における欠陥数を検出した結果を示す特性図である。
【図２】ランプの交換前後における焦点（フォーカス）変化を説明するための概略断面図である。
【図３】ランプ交換によるフォーカス変動の校正を行った一例を示す説明図である。
【図４】フォーカス・オフセット量と検出欠陥数との関係について調べた結果を示す特性図である。
【図５】フォーカス・カーブにおけるフォーカス・オフセット量と検出欠陥数との関係を示す特性図である。
【図６】第１の実施形態による欠陥検出感度校正標準基板の製造方法を工程順に示す概略断面図である。
【図７】第１の実施形態による欠陥検出感度校正標準基板の他の例を示す概略断面図である。
【図８】欠陥検出感度校正標準基板の表面の一部の様子の顕微鏡写真を示す図である。
【図９】第１の実施形態による欠陥検出装置の概略構成を示す模式図である。
【図１０】欠陥検出装置の感度を校正する方法を示すフロー図である。
【図１１】実際に欠陥検出装置の感度校正を行った場合の検出欠陥数の変動の一例を示す特性図である。
【図１２】検出欠陥数の基板内分布と共に、ランプ交換直前とフォーカス変動の校正直後との欠陥検出感度校正用基板における欠陥検出の比較を示す概略平面図である。
【図１３】基板全体（ウェハ単位）及び基板内の所定領域（セル単位）における検出欠陥数の変動の一例を示す特性図である。
【図１４】ゲートパターンが形成された基板を用い、実際に欠陥検出装置の感度校正を行った場合の検出欠陥数の変動の一例を示す特性図である。
【図１５】ゲートパターンが形成された基板を用い、検出欠陥数の基板内分布と共にランプ交換前後におけるウェハ単位及びセル単位を合算した検出欠陥数をそれぞれ示す概略平面図である。
【図１６】ランプ交換前後における基板全体（ウェハ単位）及び基板内の所定領域（セル単位）における検出欠陥数の変動をそれぞれ示す特性図である。
【図１７】ランプ交換前後における検出欠陥数の基板内分布と共にウェハ単位及びセル単位を合算した検出欠陥数をそれぞれ示す概略平面図である。
【図１８】ＳＴＩ素子分離構造の絶縁物の一部にボイドが発生した様子を示す概略平面図である。
【図１９】パーソナルユーザ端末装置の内部構成を示す模式図である。
【図２０】第１の実施形態の変形例による欠陥検出感度校正標準基板の製造方法を工程順に示す概略断面図である。
【図２１】第１の実施形態の変形例による欠陥検出感度校正標準基板の他の例を示す概略断面図である。
【図２２】第２の実施形態による欠陥検出感度校正標準基板を示す概略断面図である。
【図２３】第２の実施形態の変形例１による欠陥検出感度校正標準基板の製造方法を工程順に示す概略断面図である。
【図２４】第２の実施形態の変形例２による欠陥検出感度校正標準基板の製造方法を工程順に示す概略断面図である。
【符号の説明】
【０１０９】
１ シリコン基板
２ シリコン酸化膜
３ シリコン窒化膜
４ 多結晶シリコン膜
５ レジストパターン
６ パーティクル
７ 擬似欠陥部
８ パターン
２１ 照明部
２１ａ ランプ
２２ ディテクタ
２３ カウンタ
２４ 計算機
【技術分野】
【０００１】
本発明は、基板上の欠陥を検査する欠陥検査装置及びその感度校正方法、欠陥検出装置の検出感度を校正するために用いられる欠陥検出感度校正用基板及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造においては、半導体基板上に付着した異物や、各種のパターンを形成する工程中に異物に起因して基板がエッチングされてなる、いわゆるコーン欠陥等の欠陥発生を検査する必要がある。近年、システムＬＳＩ回路の微細化において、例えばデザインルールが６５ｎｍ〜９０ｎｍサイズの半導体デバイスを対象とした欠陥検査装置では、より微小な欠陥を検出するために照明光の短波長化が一層進み、真の感度最適化の見極めが困難になりつつあるという問題があった。従来では、異物検査を行う欠陥検査装置や外観検査装置の検出感度の良否の識別(判定)に使用するために、識判性が高い擬似異物部が規則的に形成された欠陥検出感度校正標準基板が提案されている。(特許文献１を参照)。
【０００３】
【特許文献１】特開平７−１２０４０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１のような欠陥検出感度校正標準基板では、高さが５０ｎｍ〜２００ｎｍの一定値に調節された規則正しいパターンとして擬似欠陥部が設けられている。これに対して、実際の半導体基板におけるチップ領域には、複雑でサイズも異なる半導体素子や配線パターンが密に形成されているため、欠陥検査時に特許文献１のような欠陥検出感度校正標準基板を用いて微小欠陥を多く検出したとしても、欠陥検査装置側に不測の変動が生じた場合に適宜の対応が困難となる。具体的には、実際の半導体プロセスでは、欠陥検査装置の照明手段における光源（レーザの光源やランプ等がある）を交換した際に、微小欠陥の検出個数に比較的大きな変動が生じるが、特許文献１のような欠陥検出感度校正標準基板を用いた欠陥検査では、欠陥検出感度を十分に保証することができないという問題がある。
【０００５】
本発明は、上記の課題に鑑みてなされたものであり、実際の半導体プロセスにおいて発生する微小欠陥に対応した欠陥検出感度を十分に保証し、特に欠陥検査装置の照明手段における光源交換後の感度調整を判断する指標として製造管理に利用することができる欠陥検査装置及びその感度校正方法、欠陥検出感度校正用基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の欠陥検出感度校正用基板は、デバイスに発生した欠陥部を検出する欠陥検出装置の検出感度を校正するために用いられる欠陥検出感度校正用基板であって、基板の表面に所定のパターンを有するパターン部と、前記基板の表面に形成された複数の擬似欠陥部とを含み、前記各擬似欠陥部は、各々の大きさが任意に形成されてなるものである。
【０００７】
本発明の欠陥検出感度校正用基板の製造方法は、デバイスに形成された欠陥部を検出する欠陥検出装置の検出感度を校正するために用いられる欠陥検出感度校正用基板の製造方法であって、表面に所定のパターンを形成するための材料膜を成膜する工程と、前記材料膜を加工して前記パターンを有するパターン部を形成するとともに、前記基板の表面に前記材料膜の一部が付着してなる任意の複数の塵芥をマスクとして用い、前記基板の表面を加工して、各々が任意の大きさの各擬似欠陥部を形成する工程とを含む。
【０００８】
本発明の欠陥検査装置の感度校正方法は、欠陥検出感度校正用基板を用いて、照明手段により前記欠陥検出感度校正用基板上を光照射し、その反射光を検出することにより欠陥検査を行う欠陥検査装置の感度校正方法であって、前記欠陥検出感度校正用基板は、基板の表面に所定のパターンを有するパターン部と、前記基板の表面に形成された、各々の大きさが任意に形成されてなる複数の擬似欠陥部とを含むものであり、前記光源が交換される前に、前記欠陥検出感度校正用基板を用いて前記擬似欠陥部を検出するステップと、前記光源が交換された後に、前記欠陥検出感度校正用基板を用いて前記擬似欠陥部を検出するステップと、前記光源の交換前における前記擬似欠陥部の検出数と前記光源の交換後における前記擬似欠陥部の検出数との差分を計算し、当該計算値を、前記光源の交換後における前記擬似欠陥部の検出数を前記光源の交換前における前記擬似欠陥部の検出数と同等とする調整作業に供するステップとを含む。
【０００９】
本発明の欠陥検査装置は、基板の表面に所定のパターンを有するパターン部と、前記基板の表面に形成された、各々の大きさが任意に形成されてなる複数の擬似欠陥部とを含む欠陥検出感度校正用基板と、光源を有し、前記欠陥検出感度校正用基板上を光照射する照明手段と、前記欠陥検出感度校正用基板からの反射光を検出する検出手段と、前記検出手段により検出された前記欠陥検出感度校正用基板の擬似欠陥部の検出数をカウントするカウント手段と、前記光源の交換前における前記擬似欠陥部の検出数と、前記光源の交換後における前記擬似欠陥部の検出数との差分を計算する計算手段とを含む。
【発明の効果】
【００１０】
本発明によれば、実際の半導体プロセスにおいて発生する微小欠陥に対応した欠陥検出感度を十分に保証し、特に欠陥検査装置の照明手段の光源交換後の感度調整を判断する指標として製造管理に利用することが可能となる。
【発明を実施するための最良の形態】
【００１１】
−本発明の基本骨子−
本発明者は、照明手段の光源交換後の感度調整を判断する指標を得るには、実際の半導体プロセスと同等に微小欠陥が形成された基板を欠陥検出用のサンプル基板として用いる必要があると考えた。そこで、実際の半導体プロセスを模倣し、サイズがランダムな微小擬似欠陥を形成した基板をサンプル基板として用い、照明手段の光源（ここではランプ）の交換前後における欠陥数を検出してみた。具体的には、後述するように、基板表面にサイズがそれぞれ任意となるように偶発的に形成された擬似欠陥部を有する基板をサンプル基板として用いた。
【００１２】
このサンプル基板を用いて欠陥検出を行った検出結果を図１に示す、図１では、横軸が検査日（ここでは相対値として示されており、１目盛が例えば２日間である）、縦軸が欠陥数を表している。ここでは、同一基板を用いて、基板全体（ウェハ単位）及び基板内の所定領域（セル単位）における欠陥数についてそれぞれ調べた。
【００１３】
図示のように、ランプ交換後には検出された欠陥数が大幅に減少していることが判る。これに対して、図示は省略するが、特許文献１のような欠陥検出感度校正標準基板を用い、ランプの交換前後における欠陥数を検出してみると、両者に差異は見られない。このことは、特許文献１のような欠陥検出感度校正標準基板を用いた場合では、ランプの交換に起因する欠陥検出装置の検出感度変動を認識することができないことを意味する。
【００１４】
ランプの交換による欠陥検査装置側の変化としては、交換前後で例えば照明手段の光軸等が変わることによる焦点（フォーカス）変化が考えられる。即ち、図２に示すように、実パターン（実際の配線パターン等）が形成されたシリコン基板１０２において、微小欠陥（主にコーン欠陥１０３）が発生した場合、ランプの交換前では、例えば高さが４００ｎｍ（０．４μｍ）以内のランダムなコーン欠陥１０３を検出することができるが、ランプの交換後では、フォーカスが上方に変動し、例えば高さが４００ｎｍ以下のコーン欠陥１０３を検出することができなくなる。
【００１５】
実際に、上記のサンプル基板を用い、ランプ交換によるフォーカス変動の校正を行った一例を図３に示す。フォーカス変動の校正は、光軸等の修正を含む装置調整作業（キャリブレーション）と、その後の微調整とからなる一連の作業である。図３では、先ず、ランプＡを用いて欠陥検出を行った。続いて、（１）ランプＡから新しい別のランプＢに交換した。このとき、検出欠陥数に大幅な減少が見られる。続いて、（２）キャリブレーションを行ったところ、検出欠陥数はランプＡによる元の値に近づいた。続いて、（３）ランプＢから再びランプＡに交換した。このとき、検出欠陥数に（１）と同程度の再び大幅な減少が見られる。続いて、キャリブレーションを行ったところ、検出欠陥数は（２）と同様にランプＡによる元の値に近づいた。そして、（５）微調整を行ったところ、ランプＢによる元の値と同等の検出欠陥数となった。これら一連の結果から、ランプの交換前後における検出欠陥数の変化は、ランプＡ，Ｂの劣化等を原因とする訳ではなく、ランプＡ，Ｂの光軸ずれ等に記載の起因するフォーカス変動を原因とするものであると結論付けることができる。
【００１６】
図３に示す一連の過程について、フォーカス・オフセット量と検出欠陥数との関係について調べた結果を図４に示す。ランプＡを用いて欠陥検出を行った状態と、上記（５）の微調整を行った状態とでは、両者のフォーカス・カーブがほぼ一致することが判る。ランプＡを用いて欠陥検出を行った状態のフォーカス・カーブにおけるフォーカス・オフセット量と検出欠陥数との関係を図５の表に示す。欠陥検出装置におけるレシピのフォーカス・オフセットの設定量は例えば−０．２μｍとされているところ、図４，５から、実際のフォーカス・オフセットのピークは０．０μｍ付近であることが判る。
【００１７】
以上の考察から、欠陥検出感度校正標準基板として、例えば実際の半導体プロセスと同等に、基板表面にサイズ（高さ等）の異なる複数の擬似欠陥部がランダムに形成されてなる基板を用いて欠陥検出を行うことにより、ランプの交換によるフォーカス・オフセットのずれ量を正確に認識することが可能となる。そして、このフォーカス・オフセットのずれ量に基づいて、フォーカス・オフセットを最適値に調整してランプ交換前後における欠陥検出数を可及的に同等とすべく、フォーカス変動の校正（キャリブレーション及び微調整）を的確に行うことができる。なお、実際の半導体プロセスで発生する欠陥では、いわゆるコーン欠陥が各種欠陥の総数の８０％程度を占めているため、欠陥検出感度校正標準基板に形成する擬似欠陥部をコーン欠陥として形成することで問題はない。
【００１８】
−本発明の具体的な実施形態−
以下、上述した本発明の基本骨子を踏まえ、本発明を適用した具体的な緒実施形態について、図面を参照しながら詳細に説明する。
【００１９】
（第１の実施形態）
図６は、第１の実施形態による欠陥検出感度校正標準基板の製造方法を工程順に示す概略断面図である。
先ず、図６（ａ）に示すように、半導体基板、例えばシリコン基板１の表面に、例えばＣＶＤ法や熱酸化法により膜厚１０ｎｍ〜５０ｎｍ程度のシリコン酸化膜２を形成する。次に、シリコン酸化膜２上に、例えばＣＶＤ法により膜厚１００ｎｍ〜２００ｎｍ程度のシリコン窒化膜３を形成する。次に、シリコン窒化膜３上に、例えばＣＶＤ法により膜厚１００ｎｍ〜２００ｎｍ程度の多結晶シリコン膜４を形成する。そして、多結晶シリコン膜４上にレジストを塗布し、このレジストをリソグラフィーで加工することにより、レジストパターン５を形成する。
【００２０】
続いて、図６（ｂ）に示すように、レジストパターン５をマスクとし、シリコン基板１をストッパーとして、多結晶シリコン膜４、シリコン窒化膜３及びシリコン酸化膜２をドライエッチングする。図示の例では、当該ドライエッチングにより、レジストパターン５がエッチングされて消失した様子を示している。このドライエッチングにより、レジストパターン５の形状に倣って多結晶シリコン膜４、シリコン窒化膜３及びシリコン酸化膜２がパターニングされるとともに、シリコン酸化膜２をエッチングした際に飛散したシリコン酸化物の一部が塵芥（パーティクル）６となって、露出したシリコン基板１の表面に付着する。パーティクル６は、偶発的にランダムに飛散するため、上記のパターニングされら構造物の疎密領域の双方に付着することになる。各パーティクル６はランダムに形成されるため、偶発的に任意のサイズとなる。ここで、パーティクル６として、そのサイズの大きい順に６ａ，６ｂ，６ｃを例示する。
【００２１】
続いて、図６（ｃ）に示すように、多結晶シリコン膜４をマスクとして用い、例えばシリコン窒化膜３をストッパーとして全面をドライエッチングする。このとき、多結晶シリコン膜４がエッチングされて消失するとともに、シリコン基板１の表面に付着した各パーティクル６がマスクとして機能して、シリコン基板１の表層もエッチングされる。この結果、シリコン酸化膜２上にシリコン窒化膜３が積層してなる線状（或いはブロック状）パターン８が形成されるとともに、各パーティクル６が付着したシリコン基板１には円錐状のコーン欠陥である擬似欠陥部７が形成され、本実施形態の欠陥検出感度校正標準基板１０が完成する。擬似欠陥部７としては、ランダムに形成された偶発的に任意のサイズのパーティクル６ａ，６ｂ，６ｃがマスクとなったエッチングにより、実際の半導体プロセスにおいてシリコン基板に発生する微小欠陥と同様に、偶発的に任意のサイズ（高さ）の擬似欠陥部７ａ，７ｂ，７ｃが形成される。
【００２２】
本実施形態では、欠陥検査装置で検査対象を考慮して、擬似欠陥部７のサイズが線状パターン８の寸法の１０倍以下の値、例えば８０ｎｍ〜２００ｎｍ程度の範囲内の任意値となるように、シリコン酸化膜２の膜厚やパターン８間の距離等を調節することが好ましい。ここで、擬似欠陥部７ｃについては、パーティクル６ｃが極めて微細であるために当該エッチング途中で消失してしまい、その後はマスクのない状態でパターニングされたため、擬似欠陥部７ａ，７ｂに比して小さいサイズとされている。
【００２３】
ここで、図７に示すように、線状パターン８をウェットエッチング等により除去しても良い。図７では、当該ウェットエッチング等によりパーティクル６ａ，６ｂも除去された様子を例示する。線状パターン８を除去することにより、シリコン基板１の表面に溝１ａが作り込まれた状態となり、当該溝１ａ内に擬似欠陥部７ａ〜７ｃのみが残存する。この基板は、当該基板表面の屈折率を一様とした欠陥検出感度校正標準基板となる。
【００２４】
図６の各工程を経て製造された欠陥検出感度校正標準基板の表面の一部の様子を、図８に顕微鏡写真として示す。ここで、破線の円内が擬似欠陥部７であり、パターン８の近傍に形成されている。実際の半導体プロセスにより所期の配線パターンや素子パターンを形成した場合に、例えば配線パターンの近傍にこのようなコーン欠陥が生じると、当該半導体素子にとって致命的ないわゆるキラー欠陥となる。
【００２５】
次に、本実施形態による欠陥検出装置の概略構成について、図９を用いて説明する。
この欠陥検出装置は、上述した欠陥検出感度校正標準基板１０と、光源であるランプ２１ａを備え、このランプ２１ａから欠陥検出感度校正標準基板１０の擬似欠陥部７を光照射する照明部２１と、擬似欠陥部７で反射（散乱）した反射（散乱）光を検出するディテクタ２２と、ディテクタ２２で認識した擬似欠陥部７の数（検出欠陥数）をカウントするカウンタ２３と、２つの数値を差分を計算する計算機２４とを備えて構成されている。
【００２６】
ここで、計算機２４は、光源部２１のランプ２１ａが交換される前にディテクタ２２で検出されカウンタ２３でカウントされた擬似欠陥部７の検出数（検出欠陥数）と、ランプ２１ａが交換された後にディテクタ２２で検出されカウンタ２３でカウントされた検出欠陥数との差分を計算し、光源部２１の交換前後による検出欠陥数の変動値として提供するものである。当該変動値は、ランプ２１ａの交換後における擬似欠陥部７の検出欠陥数をランプ２１ａの交換前における擬似欠陥部７の検出欠陥数と同等とする調整作業（上記したフォーカス変動の校正）に供されることになる。
【００２７】
ここで、計算機２４は、光源部２１のランプ２１ａが交換される前にディテクタ２２で逐次検出され、カウンタ２３でカウントされた複数の検出欠陥数を表示し、光源２１ａに劣化が生じていないと見なせる欠陥数の把握に供するようにしても良い。また、ランプ２１ａが交換される前における光源２１ａに劣化が生じていないと見なせる欠陥数を例えば計算機２４で算出するように構成しても好適である。
【００２８】
図９の欠陥検出装置において、その感度を校正する方法について、図１０を用いて説明する。
欠陥検出感度校正用基板１０を用いて定期的に欠陥検査を行うに際して、カウンタ２３により、ランプ２１ａを交換する前（例えば、交換直前の所定時）における欠陥検出感度校正用基板１０の検出欠陥数をカウントする（ステップＳ１）。ここで、ランプ２１ａを交換する前におけるカウンタ２３でカウントされた複数の検出欠陥数を表示し、光源２１ａに劣化が生じていないと見なせる欠陥数の把握に供するようにしても良い。また、光源２１ａに劣化が生じていないと見なせる欠陥数を計算機２４で算出するようにしても好適である。このように、光源２１ａに劣化が生じていないと見なせる欠陥数の把握しておけば、例えば光源２１ａの交換前に、複数の測定点にわたる検出欠陥数が、上記の劣化が生じていないと見なせる欠陥数よりもある程度低下した値であれば、光源２１ａに劣化が生じていると判断する指標にもなる。
【００２９】
続いて、カウンタ２３により、ランプ２１ａを交換した後（例えば、交換直後の所定時）における欠陥検出感度校正用基板１０の検出欠陥数をカウントする（ステップＳ２）。
【００３０】
続いて、計算機２４により、ランプ２１ａを交換する前における欠陥検出感度校正用基板１０の検出欠陥数と、ランプ２１ａを交換した後における欠陥検出感度校正用基板１０の検出欠陥数との差分を計算する（ステップＳ３）。ここで、ランプ２１ａを交換する前における光源２１ａに劣化が生じていないと見なせる欠陥数の把握した場合には、当該欠陥数と、ランプ２１ａを交換した後における欠陥検出感度校正用基板１０の検出欠陥数との差分を計算すれば良い。当該計算値は、ランプ２１ａの交換後における擬似欠陥部７の検出欠陥数をランプ２１ａの交換前における擬似欠陥部７の検出欠陥数と同等とする調整作業（上記したフォーカス変動の校正）に供されることになる。
【００３１】
上記の感度校正方法を用いて、実際に欠陥検出装置の感度校正を行った場合の検出欠陥数の変動の一例を図１１に、検出欠陥数の基板内分布と共に、ランプ交換直前とフォーカス変動の校正直後との欠陥検出感度校正用基板１０における欠陥検出の比較を図１２に、それぞれ示す。これらに併せて、上記の感度校正方法を用いて、実際に欠陥検出装置の感度校正を行った場合の、基板全体（ウェハ単位）及び基板内の所定領域（セル単位）における検出欠陥数の変動の一例を図１３に示す。
【００３２】
図１１では、横軸が欠陥検出の期間（図示の例では７日間）を、縦軸が検出欠陥数をそれぞれ表しており、矩形で囲む数値がランプ２１ａを交換し、フォーカス変動の校正を行った直後における検出欠陥数を示す。図１１及び図１２では、ランプ２１ａを交換する前における検出欠陥数が１７４６個、フォーカス変動の校正を行った直後における検出欠陥数が１７５７個であり、両者は略同等であると言える。また、図１３でも、ウェハ単位ではランプ２１ａを交換する前における検出欠陥数が１６９８個、フォーカス変動の校正を行った直後における検出欠陥数が１７０６個であり、セル単位ではランプ２１ａを交換する前における検出欠陥数が４８個、フォーカス変動の校正を行った直後における検出欠陥数が５１個であり、それぞれ両者は略同等であると言える。更に、図１１では、ランプ２１ａを交換する前後を通じた逐次の検出欠陥数は、規定された許容範囲（図中の上限値と下限値との間）におさまっている。従って、上記の感度校正方法を用いて、欠陥検出装置の感度校正を行うことにより、ランプ交換前後を通じて欠陥検出装置の高感度が保証される。
【００３３】
更に、サンプル基板を欠陥検出感度校正用基板１０から実際のゲートパターンが形成された基板に代えて、ランプ交換前後における検出欠陥数の変動について調べた。その結果を図１４及び図１５に示す。図１４では、ランプ交換前後における基板全体（ウェハ単位）及び基板内の所定領域（セル単位）における検出欠陥数の変動をそれぞれ示し、図１５では、検出欠陥数の基板内分布と共にランプ交換前後におけるウェハ単位及びセル単位を合算した検出欠陥数をそれぞれ示す。なお、ここで用いるサンプル基板は、コーン欠陥の影響がないものであり、検出欠陥数は比較的小さな値となる。
【００３４】
図１４では、ウェハ単位ではランプ２１ａを交換する前における検出欠陥数が１９８個、フォーカス変動の校正を行った直後における検出欠陥数が１９９個であり、セル単位ではランプ２１ａを交換する前における検出欠陥数が１０３個、フォーカス変動の校正を行った直後における検出欠陥数が１０４個であり、それぞれ両者は略同等であると言える。また、図１５のように両検出欠陥数の合算で考察しても同様である。
【００３５】
従って、上記の感度校正方法を用い、欠陥検出装置の感度校正を行うことにより、サンプル基板を代え、ゲートパターンに代表される種々のパターンが形成された基板を用いた場合であっても、ランプ交換前後を通じて欠陥検出装置の高感度が保証される。
【００３６】
更に、ランプ交換前と、ランプ交換後でフォーカス変動の校正を行う前とにおける検出欠陥数の変動について調べた。ここでは、サンプル基板として、いわゆるダマシン法によりＣｕ配線を形成する際のＣｕ材料のＣＭＰ処理後における基板を用いた。その結果を図１６及び図１７に示す。図１６では、ランプ交換前後における基板全体（ウェハ単位）及び基板内の所定領域（セル単位）における検出欠陥数の変動をそれぞれ示し、図１７では、ランプ交換前後における検出欠陥数の基板内分布と共にウェハ単位及びセル単位を合算した検出欠陥数をそれぞれ示す。なお、ここで用いるサンプル基板は、ＣＭＰ処理による微細な疵が基板表面に生じたものであり、検出欠陥数は比較的大きな値となる。
【００３７】
図１６では、ウェハ単位ではランプ２１ａを交換する前における検出欠陥数が１５００個、フォーカス変動の校正を行った直後における検出欠陥数が１２５９個であり、セル単位ではランプ２１ａを交換する前における検出欠陥数が１３６個、フォーカス変動の校正を行った直後における検出欠陥数が２４１個であり、それぞれ両者には変動が見られる。図１７のように両検出欠陥数の合算で考察しても同様である。これらの変動は、ランプ交換後のフォーカス変動の校正により、殆ど見られなくなることが確認された。
【００３８】
以上説明したように、本実施形態によれば、実際の半導体プロセスおいて発生する微小欠陥に対応した欠陥検出感度を十分に保証し、特に欠陥検査装置の照明部２１におけるランプ２１ａの交換後の感度調整を判断する指標として製造管理に利用することが可能となる。例えば、図１８に示すように、半導体基板上で活性領域１０１を確定するＳＴＩ素子分離構造１０２の絶縁物の一部に、８０ｎｍ〜２００ｎｍ程度のサイズのボイド１０３が発生した場合、従来の手法では当該欠陥を検出できないおそれがある。本実施形態では、ランプ２１ａを交換した後であっても、このような微細な欠陥（ボイド１０３はキラー欠陥となり得る）を取りこぼすことなく検出することができる。
【００３９】
上述した実施形態による欠陥検出装置を構成する各構成要素（図９の照明部２１及びディテクタ２２を除く、カウンタ２３及び計算機２４等）の機能は、コンピュータのＲＡＭやＲＯＭなどに記憶されたプログラムが動作することによって実現できる。同様に、欠陥検出方法の各ステップ（図１０のステップＳ１〜Ｓ３等）は、コンピュータのＲＡＭやＲＯＭなどに記憶されたプログラムが動作することによって実現できる。このプログラム及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本発明に含まれる。
【００４０】
具体的に、前記プログラムは、例えばＣＤ−ＲＯＭのような記録媒体に記録し、或いは各種伝送媒体を介し、コンピュータに提供される。前記プログラムを記録する記録媒体としては、ＣＤ−ＲＯＭ以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。他方、前記プログラムの伝送媒体としては、プログラム情報を搬送波として伝搬させて供給するためのコンピュータネットワークシステムにおける通信媒体を用いることができる。ここで、コンピュータネットワークとは、ＬＡＮ、インターネットの等のＷＡＮ、無線通信ネットワーク等であり、通信媒体とは、光ファイバ等の有線回線や無線回線等である。
【００４１】
また、本発明に含まれるプログラムとしては、供給されたプログラムをコンピュータが実行することにより上述の実施形態の機能が実現されるようなもののみではない。例えば、そのプログラムがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）或いは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合にも、かかるプログラムは本発明に含まれる。また、供給されたプログラムの処理の全て或いは一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて上述の実施形態の機能が実現される場合にも、かかるプログラムは本発明に含まれる。
【００４２】
例えば、図１９は、パーソナルユーザ端末装置の内部構成を示す模式図である。この図９において、１２００はＣＰＵ１２０１を備えたパーソナルコンピュータ（ＰＣ）である。ＰＣ１２００は、ＲＯＭ１２０２またはハードディスク（ＨＤ）１２１１に記憶された、又はフレキシブルディスクドライブ（ＦＤ）１２１２より供給されるデバイス制御ソフトウェアを実行する。このＰＣ１２００は、システムバス１２０４に接続される各デバイスを総括的に制御する。
【００４３】
ＰＣ１２００のＣＰＵ１２０１、ＲＯＭ１２０２またはハードディスク（ＨＤ）１２１１に記憶されたプログラムにより、実施形態の図１０におけるステップＳ１〜Ｓ３の手順等が実現される。
【００４４】
１２０３はＲＡＭであり、ＣＰＵ１２０１の主メモリ、ワークエリア等として機能する。１２０５はキーボードコントローラ（ＫＢＣ）であり、キーボード（ＫＢ）１２０９や不図示のデバイス等からの指示入力を制御する。
【００４５】
１２０６はＣＲＴコントローラ（ＣＲＴＣ）であり、ＣＲＴディスプレイ（ＣＲＴ）１２１０の表示を制御する。１２０７はディスクコントローラ（ＤＫＣ）である。ＤＫＣ１２０７は、ブートプログラム、複数のアプリケーション、編集ファイル、ユーザファイルそしてネットワーク管理プログラム等を記憶するハードディスク（ＨＤ）１２１１、及びフレキシブルディスク（ＦＤ）１２１２とのアクセスを制御する。ここで、ブートプログラムとは、起動プログラム：パソコンのハードやソフトの実行（動作）を開始するプログラムである。
【００４６】
１２０８はネットワーク・インターフェースカード（ＮＩＣ）で、ＬＡＮ１２２０を介して、ネットワークプリンタ、他のネットワーク機器、あるいは他のＰＣと双方向のデータのやり取りを行う。
【００４７】
（変形例）
ここで、第１の実施形態の変形例について説明する。
本例では、第１の実施形態とは欠陥検出感度校正標準基板の構成が若干異なる点で相違する。具体的には、擬似欠陥部の形成される部位である欠陥形成部がシリコン基板上ではなく、その上層膜とされる。
【００４８】
図２０は、第１の実施形態の変形例による欠陥検出感度校正標準基板の製造方法を工程順に示す概略断面図である。
先ず、図２０（ａ）に示すように、半導体基板、例えばシリコン基板１の上方に、層間絶縁膜３０等を介して、例えばＣＶＤ法により多結晶シリコン膜３１を形成する。次に、多結晶シリコン膜３１上に、例えばＣＶＤ法により膜厚１０ｎｍ〜５０ｎｍ程度のシリコン酸化膜３２を形成する。次に、シリコン酸化膜３２上に、例えばＣＶＤ法により膜厚１００ｎｍ〜２００ｎｍ程度のシリコン窒化膜３３を形成する。次に、シリコン窒化膜３３上に、例えばＣＶＤ法により膜厚１００ｎｍ〜２００ｎｍ程度の多結晶シリコン膜３４を形成する。そして、多結晶シリコン膜３４上にレジストを塗布し、このレジストをリソグラフィーで加工することにより、レジストパターン３５を形成する。
【００４９】
続いて、図２０（ｂ）に示すように、レジストパターン３５をマスクとし、多結晶シリコン膜３１をストッパーとして、多結晶シリコン膜３４、シリコン窒化膜３３及びシリコン酸化膜３２をドライエッチングする。図示の例では、当該ドライエッチングにより、レジストパターン３５がエッチングされて消失した様子を示している。このドライエッチングにより、レジストパターン３５の形状に倣って多結晶シリコン膜３４、シリコン窒化膜３３及びシリコン酸化膜３２がパターニングされるとともに、シリコン酸化膜３２をエッチングした際に飛散したシリコン酸化物の一部が塵芥（パーティクル）３６となって、露出した多結晶シリコン膜３１の表面に付着する。パーティクル３６は、偶発的にランダムに飛散するため、上記のパターニングされら構造物の疎密領域の双方に付着することになる。各パーティクル３６はランダムに形成されるため、偶発的に任意のサイズとなる。ここで、パーティクル３６として、そのサイズの大きい順に３６ａ，３６ｂ，３６ｃを例示する。
【００５０】
続いて、図２０（ｃ）に示すように、多結晶シリコン膜３４をマスクとして用い、例えばシリコン窒化膜３３をストッパーとして全面をドライエッチングする。このとき、多結晶シリコン膜３４がエッチングされて消失するとともに、多結晶シリコン膜３１の表面に付着した各パーティクル３６がマスクとして機能して、多結晶シリコン膜３１の表層もエッチングされる。この結果、シリコン酸化膜２上にシリコン窒化膜３３が積層してなる線状（或いはブロック状）パターン３８が形成されるとともに、各パーティクル３６が付着した多結晶シリコン膜３１には円錐状のコーン欠陥である擬似欠陥部７が形成され、本実施形態の欠陥検出感度校正標準基板４０が完成する。
【００５１】
擬似欠陥部３７としては、ランダムに形成された偶発的に任意のサイズのパーティクル３６ａ，３６ｂ，３６ｃがマスクとなったエッチングにより、実際の半導体プロセスにおいて多結晶シリコン膜に発生する微小欠陥と同様に、偶発的に任意のサイズ（高さ）の擬似欠陥部３７ａ，３７ｂ，３７ｃが形成される。
【００５２】
本例では、欠陥検査装置における検査対象とすることを考慮して、擬似欠陥部３７のサイズが線状パターン３８の寸法の１０倍以下の値、例えば８０ｎｍ〜２００ｎｍ程度の範囲内の任意値となるように、シリコン酸化膜３２の膜厚やパターン３８間の距離等を調節することが好ましい。ここで、擬似欠陥部３７ｃについては、パーティクル３６ｃが極めて微細であるために当該エッチング途中で消失してしまい、その後はマスクのない状態でパターニングされたため、擬似欠陥部３７ａ，３７ｂに比して小さいサイズとされている。
【００５３】
ここで、図２１に示すように、線状パターン３８をウェットエッチング等により除去しても良い。図２１では、当該ウェットエッチング等によりパーティクル３６ａ，３６ｂも除去された様子を例示する。線状パターン３８を除去することにより、多結晶シリコン膜３１の表面に溝３１ａが作り込まれた状態となり、当該溝３１ａ内に擬似欠陥部３７ａ〜３７ｃのみが残存する。この基板は、多結晶シリコン膜３１の表面の屈折率を一様とした欠陥検出感度校正標準基板となる。
【００５４】
なお、本例では、シリコン基板１の上方に形成された多結晶シリコン膜３１に擬似欠陥部３７ａ〜３７ｃを形成する場合について例示したが、例えばシリコン基板１の上方に形成された層間絶縁膜上に擬似欠陥部を形成しても良い。
【００５５】
本例によれば、第１の実施形態と同様に、実際の半導体プロセスおいて発生する微小欠陥に対応した欠陥検出感度を十分に保証し、特に欠陥検査装置の照明部２１におけるランプ２１ａの交換後の感度調整を判断する指標として製造管理に利用することが可能となる。
【００５６】
（第２の実施形態）
本実施形態では、第１の実施形態とは欠陥検出感度校正標準基板の構成が異なる点で相違する。
図２２は、第２の実施形態による欠陥検出感度校正標準基板を示す概略断面図である。
【００５７】
本実施形態では、半導体基板、例えばシリコン基板１の表面に、サイズが不均一な微粒子を散布する。これら微粒子が擬似欠陥部４１として機能する。ここで、微粒子の散布領域として、特に対象とする欠陥発生が多く見られる部分を選択することにより、効率良く感度校正を行うことができる。
【００５８】
擬似欠陥部４１となる微粒子は、例えばシリコン酸化物又はシリコン窒化物を材料として、これを粒子状に形成し、シリコン基板１の表面に散布される。本実施形態では、欠陥検査装置における検査対象とすることを考慮して、微粒子を、例えば８０ｎｍ〜２００ｎｍ程度の範囲内の任意のサイズとなるように形成する。
【００５９】
このように、表面にサイズが不均一な微粒子が散布されて擬似欠陥部４１が形成された状態のシリコン基板１を本実施形態の欠陥検出感度校正標準基板５０として用いる。
【００６０】
本実施形態によれば、極めて簡易な構成の欠陥検出感度校正標準基板５０を用いることにより、第１の実施形態と同等以上に、実際の半導体プロセスおいて発生する微小欠陥に対応した欠陥検出感度を十分に保証し、特に欠陥検査装置の照明部２１におけるランプ２１ａの交換後の感度調整を判断する指標として製造管理に利用することが可能となる。
【００６１】
（変形例）
ここで、第２の実施形態の緒変形例について説明する。これら緒変形例では、第２の実施形態とは欠陥検出感度校正標準基板の構成が若干異なる点で相違する。なお、第２の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
【００６２】
［変形例１］
本例では、擬似欠陥部の形成される部位である欠陥形成部がシリコン基板上ではなく、その上層膜とされる。
図２３は、第２の実施形態の変形例１による欠陥検出感度校正標準基板の製造方法を工程順に示す概略断面図である。
【００６３】
先ず、図２３（ａ）に示すように、半導体基板、例えばシリコン基板１の表面、特に対象とする欠陥発生が多く見られる部分に、層間絶縁膜４２等を介して、例えばＣＶＤ法によりシリコン酸化膜を堆積し、絶縁膜４３を形成する。
【００６４】
続いて、図２３（ｂ）に示すように、第２の実施形態と同様の手法により、絶縁膜４３の表面に、サイズが不均一な微粒子を散布する。これら微粒子が擬似欠陥部４１として機能する。ここで、微粒子の散布領域として、特に対象とする欠陥発生が多く見られる部分を選択することにより、効率良く感度校正を行うことができる。
【００６５】
このように、絶縁膜４３の表面にサイズが不均一な微粒子が散布されて擬似欠陥部４１が形成された状態のシリコン基板１を本実施形態の欠陥検出感度校正標準基板６０として用いる。
【００６６】
なお、本例では、シリコン基板１の上方に形成された絶縁膜３４に擬似欠陥部３７ａ〜３７ｃを形成する場合について例示したが、例えばシリコン基板１の上方に形成された多結晶シリコン膜上に擬似欠陥部を形成しても良い。
【００６７】
本実施形態によれば、極めて簡易な構成の欠陥検出感度校正標準基板６０を用いることにより、第１の実施形態と同等以上に、実際の半導体プロセスおいて発生する微小欠陥に対応した欠陥検出感度を十分に保証し、特に欠陥検査装置の照明部２１におけるランプ２１ａの交換後の感度調整を判断する指標として製造管理に利用することが可能となる。
【００６８】
［変形例２］
本例では、擬似欠陥部の形成される部位である欠陥形成部が、シリコン基板及びシリコン基板の上方に形成された少なくとも１層の上層膜から選ばれた少なくとも２つとされる。
図２４は、第２の実施形態の変形例２による欠陥検出感度校正標準基板の製造方法を工程順に示す概略断面図である。
【００６９】
先ず、図２４（ａ）に示すように、半導体基板、例えばシリコン基板１の表面、特に対象とする欠陥発生が多く見られる部分に、層間絶縁膜４２等を介して、照明部２１におけるランプ２１ａの照明光に対して透明な材料、例えばＣＶＤ法によりシリコン酸化膜を堆積し、絶縁膜４４を形成する。
【００７０】
続いて、図２４（ｂ）に示すように、第２の実施形態と同様の手法により、絶縁膜４４の表面に、サイズが不均一な微粒子を散布する。これら微粒子が擬似欠陥部４５として機能する。ここで、微粒子の散布領域として、特に対象とする欠陥発生が多く見られる部分を選択することにより、効率良く感度校正を行うことができる。
【００７１】
続いて、図２４（ｃ）に示すように、擬似欠陥部４５を覆うように、絶縁膜４４上に、同様に照明部２１におけるランプ２１ａの照明光に対して透明な材料、例えばＣＶＤ法によりシリコン酸化膜を堆積し、絶縁膜４６を形成する。次に、同様に照明部２１におけるランプ２１ａの照明光に対して透明な材料、例えばＣＶＤ法によりシリコン酸化膜を絶縁膜４６上に堆積し、絶縁膜４７を形成する。ここで、絶縁膜４７は、後述するように膜厚が調節されている。
【００７２】
続いて、図２４（ｄ）に示すように、第２の実施形態と同様の手法により、絶縁膜４７の表面に、サイズが不均一な微粒子を散布する。これら微粒子が擬似欠陥部４８として機能する。ここで、微粒子の散布領域として、特に対象とする欠陥発生が多く見られる部分を選択することにより、効率良く感度校正を行うことができる。
【００７３】
このように、絶縁膜４４、４７の表面にサイズが不均一な微粒子が散布されて擬似欠陥部４５、４８が形成された状態のシリコン基板１を本実施形態の欠陥検出感度校正標準基板７０として用いる。
【００７４】
本例では、照明部２１におけるランプ２１ａから照射された照明光が、擬似欠陥部４８で反射（散乱）した反射（散乱）光と、当該照明光が絶縁膜４７（及び絶縁膜４６の上部）を通過して擬似欠陥部４７で反射（散乱）した反射（散乱）光との光路差に基づいて、これら２種の照明光が強め合う、又は打ち消し合うための条件を満たすように、絶縁膜４７（及び絶縁膜４６の上部）の厚みが調節されている。これにより、フォーカス変動の校正を正確且つ確実に行うことができる。
【００７５】
本実施形態によれば、極めて簡易な構成の欠陥検出感度校正標準基板７０を用いることにより、第１の実施形態と同等以上に、実際の半導体プロセスおいて発生する微小欠陥に対応した欠陥検出感度を十分に保証し、特に欠陥検査装置の照明部２１におけるランプ２１ａの交換後の感度調整を判断する指標として製造管理に利用することが可能となる。
【００７６】
以下、本発明の諸態様を付記としてまとめて記載する。
【００７７】
（付記１）デバイスに発生した欠陥部を検出する欠陥検出装置の検出感度を校正するために用いられる欠陥検出感度校正用基板であって、
欠陥形成部と、
前記欠陥形成部の表面に形成された複数の擬似欠陥部を含み、
前記各擬似欠陥部は、各々の大きさが任意に形成されてなるものであることを特徴とする欠陥検出感度校正用基板。
【００７８】
（付記２）前記各擬似欠陥部は、前記欠陥形成部の表面に付着した任意の複数の塵芥をマスクとして前記欠陥形成部の表面が加工されて形成されてなる突起状構造体であることを特徴とする付記１に記載の欠陥検出感度校正用基板。
【００７９】
（付記３）前記欠陥形成部の表面に所定のパターンを有するパターン部を更に含み、
前記塵芥は、前記パターンの加工形成時に前記パターンの材料の一部が前記基板の表面上に付着してなるものであることを特徴とする付記２に記載の欠陥検出感度校正用基板。
【００８０】
（付記４）前記各擬似欠陥部は、それぞれ高さが前記パターンの寸法の１０倍以下の値であることを特徴とする付記３に記載の欠陥検出感度校正用基板。
【００８１】
（付記５）前記擬似欠陥部は、円錐形状であることを特徴とする付記３又は４に記載の欠陥検出感度校正用基板。
【００８２】
（付記６）前記各擬似欠陥部は、前記欠陥形成部の表面に散布された、各々の大きさが任意に形成されてなる微粒子であることを特徴とする付記１に記載の欠陥検出感度校正用基板。
【００８３】
（付記７）前記欠陥形成部は基板であることを特徴とする付記１〜６のいずれか１項に記載の欠陥検出感度校正用基板。
【００８４】
（付記８）前記欠陥形成部は、基板の上方に形成された薄膜であることを特徴とする付記１〜６のいずれか１項に記載の欠陥検出感度校正用基板。
【００８５】
（付記９）前記欠陥形成部は、基板及び前記基板の上方に形成された少なくとも１層の薄膜から選ばれた少なくとも２つであることを特徴とする付記６に記載の欠陥検出感度校正用基板。
【００８６】
（付記１０）デバイスに形成された欠陥部を検出する欠陥検出装置の検出感度を校正するために用いられる欠陥検出感度校正用基板の製造方法であって、
欠陥形成部の表面に所定のパターンを形成するための材料膜を成膜する工程と、
前記材料膜を加工して前記パターンを有するパターン部を形成するとともに、前記基板の表面に前記材料膜の一部が付着してなる任意の複数の塵芥をマスクとして用い、前記基板の表面を加工して、各々が任意の大きさの各擬似欠陥部を形成する工程と
を含むことを特徴とする欠陥検出感度校正用基板の製造方法。
【００８７】
（付記１１）前記各擬似欠陥部を形成する工程の後、
前記材料膜からなる前記パターンを除去する工程を更に含むことを特徴とする付記１０に記載の欠陥検出感度校正用基板の製造方法。
【００８８】
（付記１２）前記欠陥形成部が基板であることを特徴とする付記１０又は１１に記載の欠陥検出感度校正用基板の製造方法。
【００８９】
（付記１３）前記欠陥形成部は、基板の上方に形成された薄膜であることを特徴とする付記１０又は１１に記載の欠陥検出感度校正用基板の製造方法。
【００９０】
（付記１４）デバイスに形成された欠陥部を検出する欠陥検出装置の検出感度を校正するために用いられる欠陥検出感度校正用基板の製造方法であって、
欠陥形成部の表面に、各々が任意の大きさの微粒子を散布し、各擬似欠陥部を形成することを特徴とする欠陥検出感度校正用基板の製造方法。
【００９１】
（付記１５）前記欠陥形成部は基板であることを特徴とする付記１４に記載の欠陥検出感度校正用基板の製造方法。
【００９２】
（付記１６）前記欠陥形成部は、基板の上方に形成された薄膜であることを特徴とする付記１４に記載の欠陥検出感度校正用基板の製造方法。
【００９３】
（付記１７）前記欠陥形成部は、基板及び前記基板の上方に形成された少なくとも１層の薄膜から選ばれた少なくとも２つであることを特徴とする付記１４に記載の欠陥検出感度校正用基板の製造方法。
【００９４】
（付記１８）欠陥検出感度校正用基板を用いて、照明手段により前記欠陥検出感度校正用基板上を光照射し、その反射光を検出することにより欠陥検査を行う欠陥検査装置の感度校正方法であって、
前記欠陥検出感度校正用基板は、
欠陥形成部と、
前記欠陥形成部の表面に形成された、各々の大きさが任意に形成されてなる複数の擬似欠陥部と
を含むものであり、
前記光源が交換される前に、前記欠陥検出感度校正用基板を用いて前記擬似欠陥部を検出するステップと、
前記光源が交換された後に、前記欠陥検出感度校正用基板を用いて前記擬似欠陥部を検出するステップと、
前記光源の交換前における前記擬似欠陥部の検出数と前記光源の交換後における前記擬似欠陥部の検出数との差分を計算し、当該計算値を、前記光源の交換後における前記擬似欠陥部の検出数を前記光源の交換前における前記擬似欠陥部の検出数と同等とする調整作業に供するステップと
を含むことを特徴とする欠陥検査装置の感度校正方法。
【００９５】
（付記１９）前記各擬似欠陥部は、前記欠陥形成部の表面に付着した任意の複数の塵芥をマスクとして前記欠陥形成部の表面が加工されて形成されてなる突起状構造体であることを特徴とする付記１８に記載の欠陥検査装置の感度校正方法。
【００９６】
（付記２０）前記欠陥形成部の表面に所定のパターンを有するパターン部を更に含み、
前記塵芥は、前記パターンの加工形成時に前記パターンの材料の一部が前記基板の表面上に付着してなるものであることを特徴とする付記１８又は１９に記載の欠陥検査装置の感度校正方法。
【００９７】
（付記２１）前記各擬似欠陥部は、前記欠陥形成部の表面に散布された、各々の大きさが任意に形成されてなる微粒子であることを特徴とする付記１８に記載の欠陥検査装置の感度校正方法。
【００９８】
（付記２２）前記欠陥形成部は基板であることを特徴とする付記１８〜２１のいずれか１項に記載の欠陥検査装置の感度校正方法。
【００９９】
（付記２３）前記欠陥形成部は、基板の上方に形成された薄膜であることを特徴とする付記１８〜２１のいずれか１項に記載の欠陥検査装置の感度校正方法。
【０１００】
（付記２４）前記欠陥形成部は、基板及び前記基板の上方に形成された少なくとも１層の薄膜から選ばれた少なくとも２つであることを特徴とする付記２１に記載の欠陥検査装置の感度校正方法。
【０１０１】
（付記２５）欠陥形成部と、前記欠陥形成部の表面に形成された、各々の大きさが任意に形成されてなる複数の擬似欠陥部とを含む欠陥検出感度校正用基板と、
光源を有し、前記欠陥検出感度校正用基板上を光照射する照明手段と、
前記欠陥検出感度校正用基板からの反射光を検出する検出手段と、
前記検出手段により検出された前記欠陥検出感度校正用基板の擬似欠陥部の検出数をカウントするカウント手段と、
前記光源の交換前における前記擬似欠陥部の検出数と、前記光源の交換後における前記擬似欠陥部の検出数との差分を計算する計算手段と
を含むことを特徴とする欠陥検査装置。
【０１０２】
（付記２６）前記各擬似欠陥部は、前記欠陥形成部の表面に付着した任意の複数の塵芥をマスクとして前記欠陥形成部の表面が加工されて形成されてなる突起状構造体であることを特徴とする付記２５に記載の欠陥検査装置。
【０１０３】
（付記２７）前記欠陥形成部の表面に所定のパターンを有するパターン部を更に含み、
前記塵芥は、前記パターンの加工形成時に前記パターンの材料の一部が前記基板の表面上に付着してなるものであることを特徴とする付記２５又は２６に記載の欠陥検査装置。
【０１０４】
（付記２８）前記各擬似欠陥部は、前記欠陥形成部の表面に散布された、各々の大きさが任意に形成されてなる微粒子であることを特徴とする付記２５に記載の欠陥検査装置。
【０１０５】
（付記２９）前記欠陥形成部は基板であることを特徴とする付記２５〜２８のいずれか１項に記載の欠陥検査装置。
【０１０６】
（付記３０）前記欠陥形成部は、基板の上方に形成された薄膜であることを特徴とする付記２５〜２８のいずれか１項に記載の欠陥検査装置。
【０１０７】
（付記３１）前記欠陥形成部は、基板及び前記基板の上方に形成された少なくとも１層の薄膜から選ばれた少なくとも２つであることを特徴とする付記２８に記載の欠陥検査装置。
【図面の簡単な説明】
【０１０８】
【図１】サイズがランダムな微小擬似欠陥を形成した基板をサンプル基板として用い、ランプの交換前後における欠陥数を検出した結果を示す特性図である。
【図２】ランプの交換前後における焦点（フォーカス）変化を説明するための概略断面図である。
【図３】ランプ交換によるフォーカス変動の校正を行った一例を示す説明図である。
【図４】フォーカス・オフセット量と検出欠陥数との関係について調べた結果を示す特性図である。
【図５】フォーカス・カーブにおけるフォーカス・オフセット量と検出欠陥数との関係を示す特性図である。
【図６】第１の実施形態による欠陥検出感度校正標準基板の製造方法を工程順に示す概略断面図である。
【図７】第１の実施形態による欠陥検出感度校正標準基板の他の例を示す概略断面図である。
【図８】欠陥検出感度校正標準基板の表面の一部の様子の顕微鏡写真を示す図である。
【図９】第１の実施形態による欠陥検出装置の概略構成を示す模式図である。
【図１０】欠陥検出装置の感度を校正する方法を示すフロー図である。
【図１１】実際に欠陥検出装置の感度校正を行った場合の検出欠陥数の変動の一例を示す特性図である。
【図１２】検出欠陥数の基板内分布と共に、ランプ交換直前とフォーカス変動の校正直後との欠陥検出感度校正用基板における欠陥検出の比較を示す概略平面図である。
【図１３】基板全体（ウェハ単位）及び基板内の所定領域（セル単位）における検出欠陥数の変動の一例を示す特性図である。
【図１４】ゲートパターンが形成された基板を用い、実際に欠陥検出装置の感度校正を行った場合の検出欠陥数の変動の一例を示す特性図である。
【図１５】ゲートパターンが形成された基板を用い、検出欠陥数の基板内分布と共にランプ交換前後におけるウェハ単位及びセル単位を合算した検出欠陥数をそれぞれ示す概略平面図である。
【図１６】ランプ交換前後における基板全体（ウェハ単位）及び基板内の所定領域（セル単位）における検出欠陥数の変動をそれぞれ示す特性図である。
【図１７】ランプ交換前後における検出欠陥数の基板内分布と共にウェハ単位及びセル単位を合算した検出欠陥数をそれぞれ示す概略平面図である。
【図１８】ＳＴＩ素子分離構造の絶縁物の一部にボイドが発生した様子を示す概略平面図である。
【図１９】パーソナルユーザ端末装置の内部構成を示す模式図である。
【図２０】第１の実施形態の変形例による欠陥検出感度校正標準基板の製造方法を工程順に示す概略断面図である。
【図２１】第１の実施形態の変形例による欠陥検出感度校正標準基板の他の例を示す概略断面図である。
【図２２】第２の実施形態による欠陥検出感度校正標準基板を示す概略断面図である。
【図２３】第２の実施形態の変形例１による欠陥検出感度校正標準基板の製造方法を工程順に示す概略断面図である。
【図２４】第２の実施形態の変形例２による欠陥検出感度校正標準基板の製造方法を工程順に示す概略断面図である。
【符号の説明】
【０１０９】
１ シリコン基板
２ シリコン酸化膜
３ シリコン窒化膜
４ 多結晶シリコン膜
５ レジストパターン
６ パーティクル
７ 擬似欠陥部
８ パターン
２１ 照明部
２１ａ ランプ
２２ ディテクタ
２３ カウンタ
２４ 計算機
【特許請求の範囲】
【請求項１】
デバイスに発生した欠陥部を検出する欠陥検出装置の検出感度を校正するために用いられる欠陥検出感度校正用基板であって、
欠陥形成部と、
前記欠陥形成部の表面に形成された複数の擬似欠陥部を含み、
前記各擬似欠陥部は、各々の大きさが任意に形成されてなるものであることを特徴とする欠陥検出感度校正用基板。
【請求項２】
前記各擬似欠陥部は、前記欠陥形成部の表面に付着した任意の複数の塵芥をマスクとして前記欠陥形成部の表面が加工されて形成されてなる突起状構造体であることを特徴とする請求項１に記載の欠陥検出感度校正用基板。
【請求項３】
前記欠陥形成部の表面に所定のパターンを有するパターン部を更に含み、
前記塵芥は、前記パターンの加工形成時に前記パターンの材料の一部が前記基板の表面上に付着してなるものであることを特徴とする請求項２に記載の欠陥検出感度校正用基板。
【請求項４】
前記各擬似欠陥部は、前記欠陥形成部の表面に散布された、各々の大きさが任意に形成されてなる微粒子であることを特徴とする請求項１に記載の欠陥検出感度校正用基板。
【請求項５】
デバイスに形成された欠陥部を検出する欠陥検出装置の検出感度を校正するために用いられる欠陥検出感度校正用基板の製造方法であって、
欠陥形成部の表面に所定のパターンを形成するための材料膜を成膜する工程と、
前記材料膜を加工して前記パターンを有するパターン部を形成するとともに、前記基板の表面に前記材料膜の一部が付着してなる任意の複数の塵芥をマスクとして用い、前記基板の表面を加工して、各々が任意の大きさの各擬似欠陥部を形成する工程と
を含むことを特徴とする欠陥検出感度校正用基板の製造方法。
【請求項６】
前記各擬似欠陥部を形成する工程の後、
前記材料膜からなる前記パターンを除去する工程を更に含むことを特徴とする請求項５に記載の欠陥検出感度校正用基板の製造方法。
【請求項７】
デバイスに形成された欠陥部を検出する欠陥検出装置の検出感度を校正するために用いられる欠陥検出感度校正用基板の製造方法であって、
欠陥形成部の表面に、各々が任意の大きさの微粒子を散布し、各擬似欠陥部を形成することを特徴とする欠陥検出感度校正用基板の製造方法。
【請求項８】
欠陥検出感度校正用基板を用いて、照明手段により前記欠陥検出感度校正用基板上を光照射し、その反射光を検出することにより欠陥検査を行う欠陥検査装置の感度校正方法であって、
前記欠陥検出感度校正用基板は、
欠陥形成部と、
前記欠陥形成部の表面に形成された、各々の大きさが任意に形成されてなる複数の擬似欠陥部と
を含むものであり、
前記光源が交換される前に、前記欠陥検出感度校正用基板を用いて前記擬似欠陥部を検出するステップと、
前記光源が交換された後に、前記欠陥検出感度校正用基板を用いて前記擬似欠陥部を検出するステップと、
前記光源の交換前における前記擬似欠陥部の検出数と前記光源の交換後における前記擬似欠陥部の検出数との差分を計算し、当該計算値を、前記光源の交換後における前記擬似欠陥部の検出数を前記光源の交換前における前記擬似欠陥部の検出数と同等とする調整作業に供するステップと
を含むことを特徴とする欠陥検査装置の感度校正方法。
【請求項９】
前記各擬似欠陥部は、前記欠陥形成部の表面に付着した任意の複数の塵芥をマスクとして前記欠陥形成部の表面が加工されて形成されてなる突起状構造体であることを特徴とする請求項８に記載の欠陥検査装置の感度校正方法。
【請求項１０】
欠陥形成部と、前記欠陥形成部の表面に形成された、各々の大きさが任意に形成されてなる複数の擬似欠陥部とを含む欠陥検出感度校正用基板と、
光源を有し、前記欠陥検出感度校正用基板上を光照射する照明手段と、
前記欠陥検出感度校正用基板からの反射光を検出する検出手段と、
前記検出手段により検出された前記欠陥検出感度校正用基板の擬似欠陥部の検出数をカウントするカウント手段と、
前記光源の交換前における前記擬似欠陥部の検出数と、前記光源の交換後における前記擬似欠陥部の検出数との差分を計算する計算手段と
を含むことを特徴とする欠陥検査装置。
【請求項１】
デバイスに発生した欠陥部を検出する欠陥検出装置の検出感度を校正するために用いられる欠陥検出感度校正用基板であって、
欠陥形成部と、
前記欠陥形成部の表面に形成された複数の擬似欠陥部を含み、
前記各擬似欠陥部は、各々の大きさが任意に形成されてなるものであることを特徴とする欠陥検出感度校正用基板。
【請求項２】
前記各擬似欠陥部は、前記欠陥形成部の表面に付着した任意の複数の塵芥をマスクとして前記欠陥形成部の表面が加工されて形成されてなる突起状構造体であることを特徴とする請求項１に記載の欠陥検出感度校正用基板。
【請求項３】
前記欠陥形成部の表面に所定のパターンを有するパターン部を更に含み、
前記塵芥は、前記パターンの加工形成時に前記パターンの材料の一部が前記基板の表面上に付着してなるものであることを特徴とする請求項２に記載の欠陥検出感度校正用基板。
【請求項４】
前記各擬似欠陥部は、前記欠陥形成部の表面に散布された、各々の大きさが任意に形成されてなる微粒子であることを特徴とする請求項１に記載の欠陥検出感度校正用基板。
【請求項５】
デバイスに形成された欠陥部を検出する欠陥検出装置の検出感度を校正するために用いられる欠陥検出感度校正用基板の製造方法であって、
欠陥形成部の表面に所定のパターンを形成するための材料膜を成膜する工程と、
前記材料膜を加工して前記パターンを有するパターン部を形成するとともに、前記基板の表面に前記材料膜の一部が付着してなる任意の複数の塵芥をマスクとして用い、前記基板の表面を加工して、各々が任意の大きさの各擬似欠陥部を形成する工程と
を含むことを特徴とする欠陥検出感度校正用基板の製造方法。
【請求項６】
前記各擬似欠陥部を形成する工程の後、
前記材料膜からなる前記パターンを除去する工程を更に含むことを特徴とする請求項５に記載の欠陥検出感度校正用基板の製造方法。
【請求項７】
デバイスに形成された欠陥部を検出する欠陥検出装置の検出感度を校正するために用いられる欠陥検出感度校正用基板の製造方法であって、
欠陥形成部の表面に、各々が任意の大きさの微粒子を散布し、各擬似欠陥部を形成することを特徴とする欠陥検出感度校正用基板の製造方法。
【請求項８】
欠陥検出感度校正用基板を用いて、照明手段により前記欠陥検出感度校正用基板上を光照射し、その反射光を検出することにより欠陥検査を行う欠陥検査装置の感度校正方法であって、
前記欠陥検出感度校正用基板は、
欠陥形成部と、
前記欠陥形成部の表面に形成された、各々の大きさが任意に形成されてなる複数の擬似欠陥部と
を含むものであり、
前記光源が交換される前に、前記欠陥検出感度校正用基板を用いて前記擬似欠陥部を検出するステップと、
前記光源が交換された後に、前記欠陥検出感度校正用基板を用いて前記擬似欠陥部を検出するステップと、
前記光源の交換前における前記擬似欠陥部の検出数と前記光源の交換後における前記擬似欠陥部の検出数との差分を計算し、当該計算値を、前記光源の交換後における前記擬似欠陥部の検出数を前記光源の交換前における前記擬似欠陥部の検出数と同等とする調整作業に供するステップと
を含むことを特徴とする欠陥検査装置の感度校正方法。
【請求項９】
前記各擬似欠陥部は、前記欠陥形成部の表面に付着した任意の複数の塵芥をマスクとして前記欠陥形成部の表面が加工されて形成されてなる突起状構造体であることを特徴とする請求項８に記載の欠陥検査装置の感度校正方法。
【請求項１０】
欠陥形成部と、前記欠陥形成部の表面に形成された、各々の大きさが任意に形成されてなる複数の擬似欠陥部とを含む欠陥検出感度校正用基板と、
光源を有し、前記欠陥検出感度校正用基板上を光照射する照明手段と、
前記欠陥検出感度校正用基板からの反射光を検出する検出手段と、
前記検出手段により検出された前記欠陥検出感度校正用基板の擬似欠陥部の検出数をカウントするカウント手段と、
前記光源の交換前における前記擬似欠陥部の検出数と、前記光源の交換後における前記擬似欠陥部の検出数との差分を計算する計算手段と
を含むことを特徴とする欠陥検査装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【公開番号】特開２００７−７３９２５（Ｐ２００７−７３９２５Ａ）
【公開日】平成１９年３月２２日（２００７．３．２２）
【国際特許分類】
【出願番号】特願２００６−７７５７３（Ｐ２００６−７７５７３）
【出願日】平成１８年３月２０日（２００６．３．２０）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成１９年３月２２日（２００７．３．２２）
【国際特許分類】
【出願日】平成１８年３月２０日（２００６．３．２０）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]