液晶表示素子
【課題】画素の開口領域内にディスクリネーションを発生させること無く良好な品質の表示を行う。
【解決手段】第一基板１上に、各画素電極３が互いに隣り合う部分にそれぞれ対応させて、画素電極の形成面よりも第二基板２側に突出する絶縁層を設け、画素電極３を、所定の側の第一縁部３ａを該第一縁部側の絶縁層１６の下に入り込ませ、第一縁部３ａとは反対側の第二縁部３ｂを該第二縁部側の絶縁層１６の上に重ねて形成する。そして、画素電極３及び絶縁層１６を覆って形成された第一配向膜１７を、画素電極３の第一縁部３ａから第二縁部３ｂに向かう方向にラビングする。
【解決手段】第一基板１上に、各画素電極３が互いに隣り合う部分にそれぞれ対応させて、画素電極の形成面よりも第二基板２側に突出する絶縁層を設け、画素電極３を、所定の側の第一縁部３ａを該第一縁部側の絶縁層１６の下に入り込ませ、第一縁部３ａとは反対側の第二縁部３ｂを該第二縁部側の絶縁層１６の上に重ねて形成する。そして、画素電極３及び絶縁層１６を覆って形成された第一配向膜１７を、画素電極３の第一縁部３ａから第二縁部３ｂに向かう方向にラビングする。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、液晶表示素子に関する。
【背景技術】
【０００２】
液晶表示素子として、薄膜トランジスタをスイッチング素子としたアクティブマトリックス型のものがある。このアクティブマトリックス液晶表示素子は、薄膜トランジスタを介してデータ信号を供給される画素電極が複数配列させて形成された第一基板と、前記各画素電極と対向する共通電極が形成された第二基板と、前記第一基板と第二基板との間に封入された液晶とにより構成されている。
【０００３】
なお、前記第一基板には前記各画素電極を覆って前記第一配向膜が形成され、前記第二基板には前記対向電極を覆って第二配向膜が形成されおり、これらの配向膜はそれぞれ所定の方向にラビングされている。
【０００４】
そして、液晶分子は、前記各基板に対して、前記第一配向膜及び第二配向膜のラビング方向の下流側（ラビングの終了端側）に向かってプレチルトした初期配向状態に配向している。
【０００５】
前記液晶表示素子は、前記各画素電極へのデータ信号の供給により、前記各画素電極と共通電極との間に前記データ信号の電位に対応した強さの駆動電界を印加し、その駆動電界により液晶分子の配向状態を変化させて表示する。
【０００６】
前記液晶表示素子においては、隣り合う画素電極間に、一方の画素電極の電位と他方の画素電極の電位との差に対応した強さの電界（以下、横電界という）が生じる。
【０００７】
そのため、前記画素電極と共通電極との間に印加された駆動電界の向きが、前記横電界の影響により、画素電極の縁部付近に対応する領域において、基板の法線方向に対して斜めに傾いた方向に歪む。この横電界による駆動電界の歪み方向は、画素電極の一方の縁部側とその反対側の縁部側とで互いに逆向きである。
【０００８】
そのため、画素電極の周縁部のうち、前記第一配向膜のラビング方向の上流側（ラビングの開始端側）に向いた縁部付近の領域の液晶分子が、前記駆動電界の向きの歪みにより、前記プレチルトの向きとは逆向きにチルトする方向に立ち上がり配向し、ディスクリネーションを発生する。
【０００９】
このディスクリネーションによる表示不良は、前記第二基板に各画素電極間の領域に対向させて設ける遮光膜を、前記ディスクリネーションの発生領域を覆うように幅広に形成することにより目立たなくすることができる。しかし、前記遮光膜を幅広に形成したのでは、画素の開口率が低下してしまう。
【００１０】
そこで、特許文献１に記載されているように、前記第一基板上の各画素電極が互いに隣り合う部分にそれぞれ、前記各画素電極の形成面よりも前記第二基板側に突出する絶縁層を設け、画素電極の前記第一配向膜のラビング方向に対して交差する縁部をそれぞれ前記絶縁層の上に重ねて形成した液晶表示素子が提案されている。
【００１１】
この液晶表示素子は、画素電極の縁部と共通電極との間隔を小さくすることにより、隣り合う画素電極間に生じた横電界の影響による前記駆動電界の向きの歪みを軽減することができる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００２−１５６６４６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかし、上記特許文献１に記載された液晶表示素子は、画素の開口領域内にディスクリネーションを発生してしまうことがある。
【００１４】
この発明は、画素の開口領域内にディスクリネーションを発生させること無く良好な品質の表示を行うことができる液晶表示素子を提供することを目的としたものである。
【課題を解決するための手段】
【００１５】
請求項１に記載の発明は、
薄膜トランジスタを介してデータ信号を供給される画素電極が複数配列させて形成された第一基板と、
前記各画素電極と対向する共通電極が形成された第二基板と、
前記第一基板と第二基板との間に封入された液晶とにより構成され、
前記画素電極と前記共通電極との間への電圧の印加により液晶分子の配向状態を変化させて表示する液晶表示素子において、
前記第一基板上に、前記各画素電極が互いに隣り合う部分にそれぞれ対応させて、前記各画素電極の形成面よりも前記第二基板側に突出する絶縁層が設けられ、
前記各画素電極がそれぞれ、所定の側の第一縁部を該第一縁部側の前記絶縁層の下に入り込ませ、前記第一縁部とは反対側の第二縁部を該第二縁部側の前記絶縁層の上に重ねて形成され、
さらに、前記第一基板に前記各画素電極及び前記絶縁層を覆って形成された第一配向膜と前記第二基板に前記共通電極を覆って形成された第二配向膜のうちの前記第一配向膜が、前記画素電極の前記第一縁部から前記第二縁部に向かう方向にラビングされていることを特徴とする。
【００１６】
請求項２に記載の発明は、前記請求項１に記載の液晶表示素子において、前記画素電極の第二縁部の前記絶縁層上に重なった部分は、前記絶縁層の中心部よりも隣り合う画素電極側に張り出す幅に形成されていることを特徴とする。
【００１７】
請求項３に記載の発明は、前記請求項２に記載の液晶表示素子において、前記第一基板上に、前記各画素電極の形成位置にそれぞれ対応させて前記薄膜トランジスタが形成されると共に、前記薄膜トランジスタに接続された走査信号線及びデータ信号線が設けられ、その上に形成された層間絶縁膜上に、前記各画素電極との間に補償容量を形成する容量電極が設けられ、前記容量電極を覆って形成されたオーバーコート絶縁膜の上に、前記絶縁層と前記各画素電極が形成され、前記各画素電極がそれぞれ、前記オーバーコート絶縁膜及び前記層間絶縁膜に設けられたコンタクト孔において前記画素電極に対応する前記薄膜トランジスタに接続されていることを特徴とする。
【００１８】
請求項４に記載の発明は、前記請求項３に記載の液晶表示素子において、前記絶縁層は、前記データ信号線と交差する方向に配列された各画素電極が互いに隣り合う部分にそれぞれ設けられていることを特徴とする。
【００１９】
請求項５に記載の発明は、前記請求項４に記載の液晶表示素子において、前記容量電極は前記データ信号線上の部分を覆って形成され、前記絶縁層は前記容量電極上の部分に形成されていることを特徴とする。
【００２０】
請求項６に記載の発明は、前記請求項４に記載の液晶表示素子において、前記絶縁層は、前記走査信号線と交差する方向に配列された各画素電極が互いに隣り合う部分にそれぞれ設けられていることを特徴とする。
【００２１】
請求項７に記載の発明は、前記請求項１から６の何れかに記載の液晶表示素子において、前記画素電極の前記第二縁部側に、前記オーバーコート絶縁膜を介して前記容量電極と対向する補償容量形成部が、前記絶縁層の下に入り込ませて形成されていることを特徴とする。
【００２２】
請求項８に記載の発明は、前記請求項７に記載の液晶表示素子において、前記画素電極の前記第一縁部及び前記補償容量形成部が、前記絶縁層の形成前に前記第一縁部側の絶縁層及び前記第二縁部側の絶縁層の下からその外側に張出す形状に形成された第一の透明導電膜からなり、前記第一縁部と前記補償容量形成部との間の部分及び前記第二縁部が、前記絶縁層の形成後に前記絶縁層及び前記第一の透明導電膜の張出し部に重ねて形成された第二の透明導電膜からなっていることを特徴とする。
【００２３】
請求項９に記載の発明は、前記請求項７に記載の液晶表示素子において、前記画素電極の前記第二縁部以外の部分が、前記絶縁層の形成前に形成された第一の透明導電膜からなり、前記第二縁部が、前記絶縁層の形成後に前記第二縁部側の絶縁層及び前記第一の透明導電膜の前記第二縁部側の部分に重ねて形成された第二の透明導電膜からなっていることを特徴とする。
【００２４】
請求項１０に記載の発明は、前記請求項１から９の何れかに記載の液晶表示素子において、前記第二配向膜は、前記第一配向膜のラビング方向に対して逆方向にラビングされており、前記液晶は、正の誘電異方性を有するネマティック液晶からなり、その液晶分子が、分子長軸を前記第一配向膜及び前記第二配向膜のラビング方向に揃えてホモジニアス配向していることを特徴とする。
【００２５】
請求項１１に記載の発明は、前記請求項１から１０の何れかに記載の液晶表示素子において、前記絶縁層は、前記画素電極の前記第二縁部以外の部分と前記共通電極との間の間隙の１／２以下の高さに形成されていることを特徴とする。
【００２６】
請求項１２に記載の発明は、前記請求項１から９の何れかに記載の液晶表示素子において、前記絶縁層は、前記画素電極の前記第二縁部以外の部分と前記共通電極との間の間隙よりも小さく、前記間隙の１／２を越える高さに形成されていることを特徴とする。
【発明の効果】
【００２７】
この発明の液晶表示素子によれば、隣り合う画素電極にそれぞれ供給されたデータ信号の電位差が大きくても、画素の開口領域内にディスクリネーションを発生させること無く良好な品質の表示を行うことができる。
【図面の簡単な説明】
【００２８】
【図１】この発明の第一実施例を示す液晶表示素子の第一基板の一部分の配向膜を省略した平面図。
【図２】図１のII−II矢視線に沿う前記液晶表示素子の断面図。
【図３】第一実施例の液晶表示素子における絶縁層が形成された部分の拡大断面図。
【図４】第一実施例の液晶表示素子における無電界時の液晶分子配向の模式図。
【図５】第１実施例の液晶表示素子における電界印加時の液晶分子配向の模式的図。
【図６】比較例の液晶表示素子における電界印加時の液晶分子配向の模式図。
【図７】この発明の第二実施例を示す液晶表示素子の一部分の断面図。
【図８】第二実施例の液晶表示素子における絶縁層が形成された部分の拡大断面図。
【図９】第二実施例の液晶表示素子における電界印加時の液晶分子配向の模式図。
【図１０】この発明の第三実施例を示す液晶表示素子の一部分の断面図。
【図１１】第三実施例の液晶表示素子における絶縁層が形成された部分の拡大断面図。
【図１２】第三実施例の液晶表示素子における電界印加時の液晶分子の配向状態を模式的に示す図。
【図１３】この発明の第四実施例を示す液晶表示素子の絶縁層が形成された部分の断面図。
【図１４】この発明の第五実施例を示す液晶表示素子の絶縁層が形成された部分の断面図。
【図１５】この発明の第六実施例を示す液晶表示素子の絶縁層が形成された部分の断面図。
【発明を実施するための最良の形態】
【００２９】
［第一実施例］
この発明の液晶表示素子は、薄膜トランジスタ（以下、ＴＦＴと記す）をスイッチング素子としたアクティブマトリックス液晶表示素子であり、図１及び図２のように、ＴＦＴ４を介してデータ信号を供給される画素電極３が行方向（図１において左右方向）及び列方向（図１において上下方向）に複数配列させて形成された第一基板１と、前記各画素電極３と対向する共通電極２０が形成された第二基板２と、前記第一基板１と第二基板２との間に封入された液晶２２とにより構成されている。
【００３０】
前記第一基板１と第二基板２はそれぞれガラス板等の透明板からなっており、これらの基板１，２は、所定の間隙を設けて対向配置され、前記各画素電極の配列領域を囲んで形成された枠状のシール材（図示せず）を介して接合されている。また、前記液晶２２は、誘電異方性が正のネマティック液晶であり、前記第一基板１と第二基板２との間の間隙の前記シール材で囲まれた領域に封入されている。
【００３１】
前記第一基板１の前記第二基板２と対向する面上には、前記各画素電極３の形成位置にそれぞれ対応させてＴＦＴ４が形成されると共に、前記ＴＦＴ４に接続された走査信号線１０及びデータ信号線１１が設けられている。
【００３２】
前記ＴＦＴ４は、図１のように、前記第一基板１上に形成されたゲート電極５と、前記ゲート電極５を覆うゲート絶縁膜６と、前記ゲート絶縁膜６の上に前記ゲート電極５と対向させて形成された真正アモルファスシリコンからなる半導体薄膜７と、前記半導体薄膜７の上面の中央部に設けられたチャネル保護膜（図示せず）と、前記半導体薄膜７のチャネル領域を挟んで、その一方の側と他方の側との上にそれぞれｎ型アモルファスシリコンからなるコンタクト層（図示せず）を介して形成されたソース電極８及びドレイン電極９とからなっている。なお、前記ゲート絶縁膜６は透明膜からなっており、前記第一基板１上の略全体にわたって形成されている。
【００３３】
前記走査信号線１０は、前記第一基板１上に形成されている。この走査信号線１０は、各行の画素電極３の一側の領域にそれぞれ行方向に延伸させて配線されており、対応する行の各ＴＦＴ４のゲート電極５に接続されている。なお、この走査信号線１０は、前記ゲート電極５と一体に形成されている。
【００３４】
また、前記データ信号線１１は、前記ゲート絶縁膜６の上に形成されている。このデータ信号線１１は、各列の画素電極３の一側の領域にそれぞれ列方向に延伸させて配線されており、該データ信号線１１から各列のＴＦＴ配置部に導出された分岐線１１ａを介して、対応する列の各ＴＦＴ４のソース電極８に接続されている。なお、このデータ信号線１１及び分岐線１１ａは、前記ソース電極８と一体に形成されている。
【００３５】
さらに、前記第一基板１の前記各ＴＦＴ４及び各データ信号線１１が形成された面上には、これらを覆って透明な層間絶縁膜１２が形成されており、この層間絶縁膜１２の上に、前記各画素電極３との間に、前記画素電極３の電位の変動を補償するための補償容量Ｃｓ（図３参照）を形成する容量電極１３が設けられている。
【００３６】
前記容量電極１３は、前記画素電極３の行毎に、行方向に配列する各画素電極３にそれぞれ対向させると共に、前記各画素電極３にそれぞれ対向する容量電極１３，１３同士を共通接続して形成されている。
【００３７】
この実施例において、前記容量電極１３は、前記画素電極３の周縁部のうちの前記ＴＦＴ４との接続部を除く部分の略全域に対向する枠形状に形成されている。さらに、前記容量電極１３の各辺部のうちの前記画素電極３の行方向に対して交差する辺部（以下、縦辺部という）１３ａは、同じ行の隣り合う容量電極１３の縦辺部１３ａと一体に形成されている。すなわち、行方向に配列する各画素電極３にそれぞれ対向する各容量電極１３，１３は、前記縦辺部１３ａにおいて互いに接続されている。そして、前記各行の容量電極１３は、前記各画素電極３の配列領域の外側において共通接続されている。
【００３８】
前記各容量電極１３の縦辺部１３ａは、この縦辺部１３ａの両側の縁部がそれぞれ行方向に配列する各画素電極３の互いに隣り合う側の縁部の両方にそれぞれ対向する幅に形成されている。すなわち、前記容量電極１３の縦辺部１３ａは、前記データ信号線１１上の部分を覆って形成されている。
【００３９】
また、前記第一基板１上には、前記容量電極１３を覆って形成された透明なオーバーコート絶縁膜１４が設けられており、このオーバーコート絶縁膜１４の上に、ＩＴＯ膜等の透明導電膜からなる複数の画素電極３が形成されている。この各画素電極３はそれぞれ、前記オーバーコート絶縁膜１４及び前記層間絶縁膜１２に設けられたコンタクト孔１５（図１参照）において前記画素電極３に対応するＴＦＴ４のドレイン電極９に接続されている。
【００４０】
さらに、前記第一基板１上には、前記データ信号線１１と交差する行方向に配列された各画素電極３が互いに隣り合う部分にそれぞれ対応させて、前記各画素電極３の形成面である前記オーバーコート絶縁膜１４の膜面よりも前記第二基板２側に突出する帯形状の絶縁層１６が設けられている。この絶縁層１６は、前記容量電極１３の縦辺部上の部分に、前記縦辺部と略同じ幅に形成されている。なお、この実施例では、前記絶縁層１６を、各画素電極３の列方向の配列領域の全長にわたって連続した形状に形成しているが、この絶縁層１６は、各画素電極３の行毎に、各画素電極３が互いに隣り合う部分の略全長にわたる長さに形成してもよい。
【００４１】
そして、前記各画素電極３はそれぞれ、その周縁部のうちの所定の側の第一縁部３ａを該第一縁部３ａ側の前記絶縁層１６の下に入り込ませ、前記第一縁部３ａとは反対側の第二縁部３ｂを該第二縁部３ｂ側の前記絶縁層１６の上に重ねて形成されている。
【００４２】
なお、前記各画素電極３はそれぞれ、前記行方向と平行な二つの縦辺と前記列方向と平行な二つの横辺とを有する矩形形状に形成されている。そして、この実施例では、前記画素電極３の図において右側の縦辺に沿った第一縁部３ａを該第一縁部３ａ側の前記絶縁層１６の下に入り込ませ、図において左側の縦辺に沿った第二縁部３ｂを該第二縁部３ｂ側の前記絶縁層１６の上に重ねている。
【００４３】
前記絶縁層１６は、前記画素電極３の第二縁部３ｂ以外の部分と第二基板２に形成された共通電極２０との間の間隙の１／２以下の高さに形成されている。この実施例において、前記絶縁層１６は、前記画素電極３の第二縁部３ｂ以外の部分と共通電極２０との間の間隙の１／３〜１／２の高さに形成されている。
【００４４】
また、この実施例において、前記画素電極３の第一縁部３ａの絶縁層１６の下に入り込んだ部分と、第二縁部３ｂの絶縁層１６上に重なった部分はそれぞれ、前記絶縁層１６の幅の略１／４の幅に形成されている。
【００４５】
さらに、前記画素電極３の前記第二縁部３ｂ側には、前記オーバーコート絶縁膜１４を介して前記容量電極１３の縦辺部１３ａと対向する補償容量形成部３ｃが、前記絶縁層１６の下に入り込ませて形成されている。この補償容量形成部３ｃの絶縁層１６の下に入り込んだ部分は、前記第一縁部３ａの絶縁層１６の下に入り込んだ部分と略同じ幅に形成されている。
【００４６】
なお、前記画素電極３の第一縁部３ａ及び補償容量形成部３ｃは、前記絶縁層１６の形成前に、オーバーコート絶縁膜１４の上に第一縁部３ａ側の絶縁層１６及び第二縁部３ｂ側の絶縁層１６の下からその外側に張出す形状に形成された第一の透明導電膜からなっている。また、前記画素電極３の第一縁部３ａと補償容量形成部３ｃとの間の部分及び第二縁部３ｂは、絶縁層１６の形成後に前記絶縁層１６及び前記第一の透明導電膜の張出し部に重ねて形成された第二の透明導電膜からなっている。
【００４７】
そのため、第一縁部３ａ及び補償容量形成部３ｃを前記第一縁部３ａ側及び第二縁部３ｂ側の絶縁層１６，１６の下に入り込ませ、前記第二縁部３ｂを前記第二縁部３ｂ側の絶縁層１６の上に重ねた画素電極３を形成することができる。
【００４８】
そして、前記補償容量Ｃｓは、前記容量電極１３と、前記画素電極３の第一縁部３ａと列方向の両端の縁部及び補償容量形成部３ｃと、前記容量電極１３と画素電極３との間の前記オーバーコート絶縁膜１４からなる誘電層とにより形成されている。なお、前記容量電極１３には、前記共通電極２０に印加される共通電極信号と同じ信号が印加される。
【００４９】
また、前記第一基板１上には、前記各画素電極３及び各絶縁層１６を覆って、ポリイミド等からなる第一配向膜１７が形成されている。この第一配向膜１７は、前記画素電極３の第一縁部３ａから第二縁部３ｂに向かう方向１７ｒにラビングされている。なお、この実施例では、前記第一配向膜１７を、前記画素電極３の第一縁部３ａ及び第二縁部３ｂに対して略直交する方向にラビングしている。
【００５０】
一方、前記第二基板２の前記第一基板１と対向する面上には、行方向に配列した各画素電極３が互いに隣り合う部分及び列方向に配列した各画素電極３が互いに隣り合う部分に対応させて遮光膜１８が形成されている。さらに、前記第二基板２上には、前記各画素電極３の列にそれぞれ対応させて、赤色フィルタ１９Ｒと緑色フィルタ１９Ｇと青色フィルタ１９Ｂの三色のカラーフィルタがストライプ状に形成されている。
【００５１】
前記共通電極２０は、ＩＴＯ膜等の透明導電膜からなっており、前記カラーフィルタ１９Ｒ，１９Ｇ、１９Ｂの上に、前記各画素電極３の配列領域の全域に対応させて形成されている。
【００５２】
また、前記第二基板２上には、前記共通電極２０を覆って、ポリイミド等からなる第二配向膜２１が形成されている。この第二配向膜２１は、前記第一配向膜１７のラビング方向１７ｒに対して所定の方向２１ｒにラビングされている。
【００５３】
なお、この実施例の液晶表示素子は、非ツイストのホモジニアス配向型液晶表示素子であり、前記第二配向膜２１は、前記第一配向膜１７のラビング方向１７ｒとは逆向き方向２１ｒにラビングされている。
【００５４】
そして、前記第一基板１と第二基板２との間に封入された液晶２２の分子２２ａは、図４のように、第一基板１に対して、前記第一配向膜１７のラビング方向１７ｒの下流側（ラビングの終了端側）に向かって５度程度の角度でプレチルトし、第二基板２に対して、前記第二配向膜２１のラビング方向２１ｒの下流側に向かって５度程度の角度でプレチルトした状態で、前記各配向膜１７，２１のラビング方向１７ｒ，２１ｒに分子長軸を揃えてホモジニアス配向している。
【００５５】
さらに、この液晶表示素子は、前記第一基板１の外面に配置された第一偏光板２３と、前記第二基板２の外面に配置された第二偏光板２４とを備えている。前記第一偏光板２３は、その吸収軸（図示せず）を前記各配向膜１７，２１のラビング方向１７ｒ，２１ｒに対して略４５度の方向に向けて配置され、前記第二偏光板２４は、その吸収軸（図示せず）を前記第一偏光板２３の吸収軸に対して略直交させて配置されている。
【００５６】
前記液晶表示素子は、前記各画素電極３の行（以下、画素行という）を１行単位で順次選択し、選択行の各画素電極３にそれぞれデータ信号を供給することにより、前記各画素電極３と共通電極２０との間に前記データ信号の電位に対応した強さの駆動電界を印加し、その駆動電界により液晶分子２２ａの配向状態を変化させて表示する。
【００５７】
すなわち、前記各走査信号線１０には、その走査信号線１０が対応する画素行の選択期間に前記ＴＦＴ４をオンさせる電位になる波形の走査信号が印加される。また、前記各データ信号線１１には、前記各画素行の選択期間毎に画像データの階調値に対応して電位が変化するデータ信号が印加される。一方、前記共通電極２０には所定の共通信号が印加される。また、前記各行の容量電極１３には、前記共通信号と同じ信号が印加される。
【００５８】
前記各データ信号線１１に印加されたデータ信号は、前記ＴＦＴ４のオンにより、前記ＴＦＴ４に接続された画素電極３に供給され、前記各画素電極３と共通電極２０との間に前記データ信号の電位に対応した強さの駆動電界が印加される。
【００５９】
なお、前記液晶表示素子は、前記画素電極３と共通電極２０との間に印加された駆動電界の極性の偏りによる表示像の焼き付きや、液晶の電気分解による劣化を防ぐため、前記駆動電界の極性を所定の周期で反転させて駆動される。
【００６０】
この極性反転駆動には、各画素行毎に駆動電界の極性を反転させる所謂ライン反転駆動と、行方向に配列した各画素毎に駆動電界の極性を反転させる所謂ドット反転駆動とがある。前記ライン反転駆動は、前記共通電極２０に、前記各画素行の選択期間毎に極性が交互に反転する波形の共通信号を印加することにより行われる。また、前記ドット反転駆動は、前記各データ信号線１１に、隣り合うデータ信号線１１，１１毎に極性を反転させたデータ信号を印加することにより行われる。
【００６１】
この液晶表示素子は、上記のような構成であるため、画素の開口領域内にディスクリネーションを発生させること無く良好な品質の表示を行うことができる。
【００６２】
すなわち、図５は上記実施例の液晶表示素子における電界印加時の液晶分子配向の模式図、図６は比較例の液晶表示素子における電界印加時の液晶分子配向の模式図であり、何れも、行方向に沿った断面上における液晶分子配向を示している。
【００６３】
なお、図５及び図６に示した液晶分子配向はそれぞれ、前記ドット反転駆動により、隣り合う画素電極３，３のうちの一方の画素電極３に、前記共通電極２０に印加された共通信号の電位に対して＋５Ｖのデータ信号を供給し、他方の画素電極３に、前記共通信号の電位に対して−５Ｖのデータ信号を供給したときの配向例である。
【００６４】
前記比較例の液晶表示素子は、行方向に配列された各画素電極３０，３０が互いに隣り合う部分に対応させて絶縁層１６を設け、前記各画素電極３０を、その二つの縦辺に沿った第一縁部３ａと第二縁部３ｂの両方を前記絶縁層１６の上に重ねて形成したものである。また、この液晶表示素子は、前記各画素電極３を覆って形成された第一配向膜と、共通電極２０を覆って形成された第二配向膜（何れも図示せず）を、上記実施例と同じ方向１７ｒ，２１ｒにラビングし、液晶分子２２ａを、行方向に分子長軸を揃えてホモジニアス配向させたものである。
【００６５】
この比較例の液晶表示素子は、画素電極３の縁部と共通電極２０との間隔を小さくしているため、隣り合う画素電極３，３間に生じた横電界の影響による前記駆動電界の向きの歪みを軽減することができる。
【００６６】
しかし、この液晶表示素子は、隣り合う画素電極３，３の縁部３ａ，３ｂ同士が、前記絶縁層１６上において隣接しているため、これらの画素電極３，３間に、各画素電極３，３にそれぞれ供給されたデータ信号の電位差に対応した強さの横電界が生じ、この横電界の影響により、前記駆動電界の向きが、画素電極３の縁部付近に対応する領域において、基板の法線方向に対して斜めに傾いた方向に歪む。この横電界による駆動電界の歪み方向は、画素電極３の一方の縁部側とその反対側の縁部側とで互いに逆向きである。
【００６７】
なお、前記横電界は、行方向に配列した各画素電極間と、列方向に配列した各画素電極間との両方に生じ、これらの横電界の影響により、前記駆動電界の向きが、行方向と列方向の二つの方向において歪む。
【００６８】
一方、液晶分子２２ａが初期配向状態におけるプレチルトの向きとは逆向きにチルトする方向に立ち上がり配向することによるディスクリネーションは、前記プレチルトの向きとは逆向き方向への駆動電界の歪みによって発生する。
【００６９】
すなわち、液晶分子２２ａを行方向に分子長軸を揃えてホモジニアス配向させた液晶表示素子では、前記ディスクリネーションが、前記行方向への駆動電界の歪みによって発生する。
【００７０】
前記比較例の液晶表示素子における行方向への駆動電界の歪みは、図６に等電位線Ｅで示したような、画素電極３の第一縁部３ａ側と第二縁部３ｂ側とで略対称な歪みである。
【００７１】
前記画素電極３の第一縁部３ａ側における駆動電界の歪み方向は、液晶分子２２ａの初期配向状態におけるプレチルトの向きであり、第二縁部３ｂ側における駆動電界の歪み方向は、前記プレチルトの向きとは逆方向である。
【００７２】
そのため、前記画素電極３の第二縁部３ｂ付近以外の領域の液晶分子２２ａは前記プレチルトの向きと同じ正常なチルト方向に立ち上がり配向するが、前記第二縁部３ｂ付近の領域の液晶分子２２ａが、前記プレチルトの向きとは逆向きにチルトする方向に立ち上がり配向し、ディスクリネーションを発生する。
【００７３】
特に、前記ドット反転駆動では、隣り合う画素電極３，３の一方に供給されるデータ信号の極性と、他方の画素電極３に供給されるデータ信号の極性とが逆極性であるため、行方向に配列した各画素電極３，３間に強い横電界が生じ、前記駆動電界の行方向への歪みが大きくなり、前記ディスクリネーションが画素の開口領域内に発生する。
【００７４】
液晶分子２２ａが前記プレチルトの向きと同じ正常なチルト方向に立ち上がり配向した順チルト配向領域とディスクリネーションの発生領域との境目は、ディスクリネーションラインと呼ばれている。前記比較例の液晶表示素子をドット反転駆動したときは、図６のような位置にディスクリネーションラインＤＬが形成される。
【００７５】
一方、上記実施例の液晶表示素子は、各画素電極３が、その二つの縦辺に沿った縁部のうちの第一縁部３ａを該第一縁部３ａ側の絶縁層１６の下に入り込ませ、前記第一縁部とは反対側の第二縁部を該第二縁部側の絶縁層１６の上に重ねて形成されているため、行方向に配列された各画素電極３，３間に生じる横電界は、画素電極３と共通電極２０との間に印加された駆動電界に対して殆んど影響を及ぼさない。
【００７６】
また、データ信号線１１と画素電極３とは、層間絶縁膜１２の上に前記データ信号線１１上の部分を覆って形成された容量電極１３により電気的にシールドされているため、前記データ信号線１１と画素電極３の縁部との間に横電界が生じることは無い。
【００７７】
さらに、上記実施例の液晶表示素子は、画素電極３と共通電極２０との間に印加された駆動電界のうち、前記画素電極３の絶縁層１６の下に入り込ませて形成された第一縁部３ａに対応する領域の電界の強度が、前記絶縁層１６での電圧降下によって低下する。それに対して、前記画素電極３の絶縁層１６の上に形成された第二縁部３ｂに対応する領域の電界は、前記絶縁層１６による電圧降下が無い高い電界である。
【００７８】
そのため、前記駆動電界が、図５に等電位線Ｅで示したように、前記画素電極３の第一縁部３ａ側（電界強度が低下した側）において画素電極３の内側方向に歪み、第二縁部３ｂ側において画素電極３の外側方向に歪む。
【００７９】
すなわち、前記駆動電界の歪みは、前記比較例の駆動電界の歪みに対して、液晶分子２２ａの初期配向状態におけるプレチルトの向きとは逆方向へ歪む領域が前記隣り合う画素電極３の方向にずれたような歪みである。
【００８０】
そして、ディスクリネーションは、液晶分子２２ａのプレチルトの向きとは逆方向へ駆動電界が歪んだ領域に発生する。そのため、上記実施例の液晶表示素子は、ディスクリネーションラインＤＬが、前記比較例の液晶表示素子よりも画素の外側方向に偏った位置に形成され、絶縁層１６の中心からディスクリネーションラインＤＬまでの距離Ｌが前記比較例よりも短くなる。
【００８１】
従って、上記実施例の液晶表示素子によれば、ドット反転駆動を行うときのように、行方向に配列した各画素電極３，３にそれぞれ供給されたデータ信号の電位差が大きくても、画素の開口領域内にディスクリネーションを発生させること無く良好な品質の表示を行うことができる。
【００８２】
なお、前記液晶表示素子の駆動は、ドット反転駆動に限らず、ライン反転駆動でもよい。このライン反転駆動の場合も、行方向に配列した各画素電極３，３にそれぞれ供給されたデータ信号の電位差により隣り合う画素電極３，３の縁部３ａ，３ｂ間に横電界が生じる。そのため、前記横電界の影響により画素電極３と共通電極２０との間に印加された駆動電界の向きが歪むが、上記実施例の液晶表示素子によれば、画素の開口領域内にディスクリネーションを発生させること無く良好な品質の表示を行うことができる。
【００８３】
また、上記実施例では、前記絶縁層１６を、画素電極３の第二縁部３ｂ以外の部分と共通電極２０との間の間隙の１／２以下の高さに形成しているため、前記絶縁層１６と第二基板２との間隙を充分に確保し、第一基板１と第二基板２との間の間隙への液晶２２の注入を短時間で行うことができる。
【００８４】
［第二実施例］
図７及び図８に示した第二実施例の液晶表示素子は、前記画素電極３の第二縁部３ｂの絶縁層１６上に重なった部分を、前記絶縁層１６の幅方向中心部よりも隣り合う画素電極３側に張り出す幅に形成したものであり、他の構成は上記第一実施例と同じである。
【００８５】
なお、この実施例では、前記画素電極３の第二縁部３ｂを、その端縁が、隣り合う画素電極３の第一縁部３ａの端縁上の位置に近接する幅に形成しているが、前記第二縁部３ｂは、前記隣り合う画素電極３上の部分に重ならない範囲で、任意の幅に形成してもよい。
【００８６】
図９は前記第二実施例の液晶表示素子における電界印加時の液晶分子配向の模式図であり、行方向に沿った断面上における液晶分子配向を示している。なお、図９に示した液晶分子配向は、前記ドット反転駆動により、隣り合う画素電極３，３のうちの一方の画素電極３に、前記共通電極２０に印加された共通信号の電位に対して＋５Ｖのデータ信号を供給し、他方の画素電極３に、前記共通信号の電位に対して−５Ｖのデータ信号を供給したときの配向例である。
【００８７】
この第二実施例の液晶表示素子は、上記のような構成であるため、前記ディスクリネーションラインＤＬが形成される位置を、上記第二実施例よりもさらに画素の外側方向に偏らせることができる。従って、第二基板２に形成する遮光膜１９の幅を小さくし、開口率を向上させることができる。
【００８８】
［第三実施例］
図１０及び図１１に示した第三実施例の液晶表示素子は、前記絶縁層１６を、画素電極３の第二縁部３ｂ以外の部分と共通電極２０との間の間隙よりも小さく、前記間隙の１／２を越える高さに形成したものであり、他の構成は上記第一実施例と同じである。
【００８９】
なお、この実施例において、前記絶縁層１６は、画素電極３の第二縁部３ｂ以外の部分と共通電極２０との間の間隙の略３／４の高さに形成されている。また、前記画素電極３の絶縁層１６の上に重ねられた第二縁部３ｂは、上記第一実施例と略同じ幅に形成されている。
【００９０】
図１２は前記第三実施例の液晶表示素子における電界印加時の液晶分子配向の模式図であり、行方向に沿った断面上における液晶分子配向を示している。なお、図１２に示した液晶分子配向は、前記ドット反転駆動により、隣り合う画素電極３，３のうちの一方の画素電極３に、前記共通電極２０に印加された共通信号の電位に対して＋５Ｖのデータ信号を供給し、他方の画素電極３に、前記共通信号の電位に対して−５Ｖのデータ信号を供給したときの配向例である。
【００９１】
この第三実施例の液晶表示素子は、上記のような構成であるため、前記ディスクリネーションラインＤＬが形成される位置を、上記第二実施例よりもさらに画素の外側方向に偏らせることができる。従って、第二基板２に形成する遮光膜１９の幅を小さくし、開口率を向上させることができる。
【００９２】
［第四実施例］
図１３に示した第四実施例は、前記絶縁層１６を上記第三実施例と同じ高さに形成すると共に、画素電極３の第二縁部３ｂの絶縁層１６上に重なった部分を、上記第二実施例と同様に、前記絶縁層１６の幅方向中心部よりも隣り合う画素電極３側に張り出す幅に形成したものであり、他の構成は上記第一実施例と同じである。この第四実施例によれば、上記第二実施例と第三実施例の相乗効果を得ることができる。
【００９３】
［第五実施例］
図１４に示した第五実施例は、画素電極３の第二縁部３ｂ以外の部分を、前記絶縁層１６の形成前に形成された第一の透明導電膜により形成し、前記第二縁部３ｂを、前記絶縁層１６の形成後に前記第二縁部３ｂ側の絶縁層１６及び前記第一の透明導電膜の前記第二縁部３ｂ側の部分に重ねて形成された第二の透明導電膜により形成したものである。
【００９４】
この実施例によれば、第一縁部３ａ及び補償容量形成部３ｃ前記第一縁部３ａ側及び第二縁部３ｂ側の絶縁層１６，１６の下に入り込ませ、第二縁部３ｂを前記第二縁部３ｂ側の絶縁層１６の上に重ねた画素電極３を形成することができる。
【００９５】
［第六実施例］
なお、上記各実施例では、画素電極３の第二縁部３ｂ側に、オーバーコート絶縁膜１４を介して容量電極１３と対向する補償容量形成部３ｃを、絶縁層１６の下に入り込ませて形成しているが、前記補償容量形成部３ｃは省略してもよい。
【００９６】
図１５に示した第六実施例は、前記補償容量形成部３ｃを省略し、補償容量Ｃｓのうちの画素電極３の第二縁部３ｂ側の部分を、前記画素電極３の第二縁部３ｂと、容量電極１３の縦辺部１３ａと、オーバーコート絶縁膜１４と絶縁層１６とからなる誘電層とにより形成したものである。
【００９７】
［他の実施例］
なお、上記各実施例では、各画素電極３を覆って形成された第一配向膜１７を、前記画素電極３の第一縁部３ａ及び第二縁部３ｂに対して略直交する方向にラビングしているが、前記第一配向膜１７のラビング方向１７ｒは、前記画素電極３の第一縁部３ａ及び第二縁部３ｂに対して斜めに交差する方向でもよい。
【００９８】
また、この発明は、非ツイストのホモジニアス配向型液晶表示素子に限らず、例えばＴＮ型液晶表示素子にも適用することができる。
【００９９】
さらに、上記各実施例では、絶縁層１６を、データ信号線１１と交差する行方向に配列された各画素電極３，３が互いに隣り合う部分に対応させて設けているが、前記絶縁層１６を、走査信号線１０と交差する列方向に配列された各画素電極３，３が互いに隣り合う部分に対応させて設け、各画素電極３をそれぞれ、所定の側の第一縁部を該第一縁部側の絶縁層１６の下に入り込ませ、前記第一縁部とは反対側の第二縁部を該第二縁部側の絶縁層１６の上に重ねて形成すると共に、第一配向膜１７を前記第一縁部から前記第二縁部に向かう方向にラビングしてもよい。
【０１００】
この構成の液晶表示素子によれば、各画素行毎に駆動電界の極性を反転させるライン反転駆動において、画素の開口領域内にディスクリネーションを発生させること無く良好な品質の表示を行うことができる。
【符号の説明】
【０１０１】
１…第１基板、２…第２基板、３…画素電極、３ａ…第一縁部、３ｂ…第二縁部、３ｃ…補償容量形成部、１４…ＴＦＴ、１０…走査信号線、１１…データ信号線、１２…層間絶縁膜、１３…容量電極、１３ａ…容量電極の縦辺部、Ｃｓ…補償容量、１４…オーバーコート絶縁膜、１５…コンタクト孔、１６…絶縁層、１７…第一配向膜、１７ｒ…ラビング方向、２０…共通電極、２１…第二配向膜、２１ｒ…ラビング方向、２２…液晶、２２ａ…液晶分子、ＤＬ…ディスクリネーションライン
【技術分野】
【０００１】
この発明は、液晶表示素子に関する。
【背景技術】
【０００２】
液晶表示素子として、薄膜トランジスタをスイッチング素子としたアクティブマトリックス型のものがある。このアクティブマトリックス液晶表示素子は、薄膜トランジスタを介してデータ信号を供給される画素電極が複数配列させて形成された第一基板と、前記各画素電極と対向する共通電極が形成された第二基板と、前記第一基板と第二基板との間に封入された液晶とにより構成されている。
【０００３】
なお、前記第一基板には前記各画素電極を覆って前記第一配向膜が形成され、前記第二基板には前記対向電極を覆って第二配向膜が形成されおり、これらの配向膜はそれぞれ所定の方向にラビングされている。
【０００４】
そして、液晶分子は、前記各基板に対して、前記第一配向膜及び第二配向膜のラビング方向の下流側（ラビングの終了端側）に向かってプレチルトした初期配向状態に配向している。
【０００５】
前記液晶表示素子は、前記各画素電極へのデータ信号の供給により、前記各画素電極と共通電極との間に前記データ信号の電位に対応した強さの駆動電界を印加し、その駆動電界により液晶分子の配向状態を変化させて表示する。
【０００６】
前記液晶表示素子においては、隣り合う画素電極間に、一方の画素電極の電位と他方の画素電極の電位との差に対応した強さの電界（以下、横電界という）が生じる。
【０００７】
そのため、前記画素電極と共通電極との間に印加された駆動電界の向きが、前記横電界の影響により、画素電極の縁部付近に対応する領域において、基板の法線方向に対して斜めに傾いた方向に歪む。この横電界による駆動電界の歪み方向は、画素電極の一方の縁部側とその反対側の縁部側とで互いに逆向きである。
【０００８】
そのため、画素電極の周縁部のうち、前記第一配向膜のラビング方向の上流側（ラビングの開始端側）に向いた縁部付近の領域の液晶分子が、前記駆動電界の向きの歪みにより、前記プレチルトの向きとは逆向きにチルトする方向に立ち上がり配向し、ディスクリネーションを発生する。
【０００９】
このディスクリネーションによる表示不良は、前記第二基板に各画素電極間の領域に対向させて設ける遮光膜を、前記ディスクリネーションの発生領域を覆うように幅広に形成することにより目立たなくすることができる。しかし、前記遮光膜を幅広に形成したのでは、画素の開口率が低下してしまう。
【００１０】
そこで、特許文献１に記載されているように、前記第一基板上の各画素電極が互いに隣り合う部分にそれぞれ、前記各画素電極の形成面よりも前記第二基板側に突出する絶縁層を設け、画素電極の前記第一配向膜のラビング方向に対して交差する縁部をそれぞれ前記絶縁層の上に重ねて形成した液晶表示素子が提案されている。
【００１１】
この液晶表示素子は、画素電極の縁部と共通電極との間隔を小さくすることにより、隣り合う画素電極間に生じた横電界の影響による前記駆動電界の向きの歪みを軽減することができる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００２−１５６６４６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかし、上記特許文献１に記載された液晶表示素子は、画素の開口領域内にディスクリネーションを発生してしまうことがある。
【００１４】
この発明は、画素の開口領域内にディスクリネーションを発生させること無く良好な品質の表示を行うことができる液晶表示素子を提供することを目的としたものである。
【課題を解決するための手段】
【００１５】
請求項１に記載の発明は、
薄膜トランジスタを介してデータ信号を供給される画素電極が複数配列させて形成された第一基板と、
前記各画素電極と対向する共通電極が形成された第二基板と、
前記第一基板と第二基板との間に封入された液晶とにより構成され、
前記画素電極と前記共通電極との間への電圧の印加により液晶分子の配向状態を変化させて表示する液晶表示素子において、
前記第一基板上に、前記各画素電極が互いに隣り合う部分にそれぞれ対応させて、前記各画素電極の形成面よりも前記第二基板側に突出する絶縁層が設けられ、
前記各画素電極がそれぞれ、所定の側の第一縁部を該第一縁部側の前記絶縁層の下に入り込ませ、前記第一縁部とは反対側の第二縁部を該第二縁部側の前記絶縁層の上に重ねて形成され、
さらに、前記第一基板に前記各画素電極及び前記絶縁層を覆って形成された第一配向膜と前記第二基板に前記共通電極を覆って形成された第二配向膜のうちの前記第一配向膜が、前記画素電極の前記第一縁部から前記第二縁部に向かう方向にラビングされていることを特徴とする。
【００１６】
請求項２に記載の発明は、前記請求項１に記載の液晶表示素子において、前記画素電極の第二縁部の前記絶縁層上に重なった部分は、前記絶縁層の中心部よりも隣り合う画素電極側に張り出す幅に形成されていることを特徴とする。
【００１７】
請求項３に記載の発明は、前記請求項２に記載の液晶表示素子において、前記第一基板上に、前記各画素電極の形成位置にそれぞれ対応させて前記薄膜トランジスタが形成されると共に、前記薄膜トランジスタに接続された走査信号線及びデータ信号線が設けられ、その上に形成された層間絶縁膜上に、前記各画素電極との間に補償容量を形成する容量電極が設けられ、前記容量電極を覆って形成されたオーバーコート絶縁膜の上に、前記絶縁層と前記各画素電極が形成され、前記各画素電極がそれぞれ、前記オーバーコート絶縁膜及び前記層間絶縁膜に設けられたコンタクト孔において前記画素電極に対応する前記薄膜トランジスタに接続されていることを特徴とする。
【００１８】
請求項４に記載の発明は、前記請求項３に記載の液晶表示素子において、前記絶縁層は、前記データ信号線と交差する方向に配列された各画素電極が互いに隣り合う部分にそれぞれ設けられていることを特徴とする。
【００１９】
請求項５に記載の発明は、前記請求項４に記載の液晶表示素子において、前記容量電極は前記データ信号線上の部分を覆って形成され、前記絶縁層は前記容量電極上の部分に形成されていることを特徴とする。
【００２０】
請求項６に記載の発明は、前記請求項４に記載の液晶表示素子において、前記絶縁層は、前記走査信号線と交差する方向に配列された各画素電極が互いに隣り合う部分にそれぞれ設けられていることを特徴とする。
【００２１】
請求項７に記載の発明は、前記請求項１から６の何れかに記載の液晶表示素子において、前記画素電極の前記第二縁部側に、前記オーバーコート絶縁膜を介して前記容量電極と対向する補償容量形成部が、前記絶縁層の下に入り込ませて形成されていることを特徴とする。
【００２２】
請求項８に記載の発明は、前記請求項７に記載の液晶表示素子において、前記画素電極の前記第一縁部及び前記補償容量形成部が、前記絶縁層の形成前に前記第一縁部側の絶縁層及び前記第二縁部側の絶縁層の下からその外側に張出す形状に形成された第一の透明導電膜からなり、前記第一縁部と前記補償容量形成部との間の部分及び前記第二縁部が、前記絶縁層の形成後に前記絶縁層及び前記第一の透明導電膜の張出し部に重ねて形成された第二の透明導電膜からなっていることを特徴とする。
【００２３】
請求項９に記載の発明は、前記請求項７に記載の液晶表示素子において、前記画素電極の前記第二縁部以外の部分が、前記絶縁層の形成前に形成された第一の透明導電膜からなり、前記第二縁部が、前記絶縁層の形成後に前記第二縁部側の絶縁層及び前記第一の透明導電膜の前記第二縁部側の部分に重ねて形成された第二の透明導電膜からなっていることを特徴とする。
【００２４】
請求項１０に記載の発明は、前記請求項１から９の何れかに記載の液晶表示素子において、前記第二配向膜は、前記第一配向膜のラビング方向に対して逆方向にラビングされており、前記液晶は、正の誘電異方性を有するネマティック液晶からなり、その液晶分子が、分子長軸を前記第一配向膜及び前記第二配向膜のラビング方向に揃えてホモジニアス配向していることを特徴とする。
【００２５】
請求項１１に記載の発明は、前記請求項１から１０の何れかに記載の液晶表示素子において、前記絶縁層は、前記画素電極の前記第二縁部以外の部分と前記共通電極との間の間隙の１／２以下の高さに形成されていることを特徴とする。
【００２６】
請求項１２に記載の発明は、前記請求項１から９の何れかに記載の液晶表示素子において、前記絶縁層は、前記画素電極の前記第二縁部以外の部分と前記共通電極との間の間隙よりも小さく、前記間隙の１／２を越える高さに形成されていることを特徴とする。
【発明の効果】
【００２７】
この発明の液晶表示素子によれば、隣り合う画素電極にそれぞれ供給されたデータ信号の電位差が大きくても、画素の開口領域内にディスクリネーションを発生させること無く良好な品質の表示を行うことができる。
【図面の簡単な説明】
【００２８】
【図１】この発明の第一実施例を示す液晶表示素子の第一基板の一部分の配向膜を省略した平面図。
【図２】図１のII−II矢視線に沿う前記液晶表示素子の断面図。
【図３】第一実施例の液晶表示素子における絶縁層が形成された部分の拡大断面図。
【図４】第一実施例の液晶表示素子における無電界時の液晶分子配向の模式図。
【図５】第１実施例の液晶表示素子における電界印加時の液晶分子配向の模式的図。
【図６】比較例の液晶表示素子における電界印加時の液晶分子配向の模式図。
【図７】この発明の第二実施例を示す液晶表示素子の一部分の断面図。
【図８】第二実施例の液晶表示素子における絶縁層が形成された部分の拡大断面図。
【図９】第二実施例の液晶表示素子における電界印加時の液晶分子配向の模式図。
【図１０】この発明の第三実施例を示す液晶表示素子の一部分の断面図。
【図１１】第三実施例の液晶表示素子における絶縁層が形成された部分の拡大断面図。
【図１２】第三実施例の液晶表示素子における電界印加時の液晶分子の配向状態を模式的に示す図。
【図１３】この発明の第四実施例を示す液晶表示素子の絶縁層が形成された部分の断面図。
【図１４】この発明の第五実施例を示す液晶表示素子の絶縁層が形成された部分の断面図。
【図１５】この発明の第六実施例を示す液晶表示素子の絶縁層が形成された部分の断面図。
【発明を実施するための最良の形態】
【００２９】
［第一実施例］
この発明の液晶表示素子は、薄膜トランジスタ（以下、ＴＦＴと記す）をスイッチング素子としたアクティブマトリックス液晶表示素子であり、図１及び図２のように、ＴＦＴ４を介してデータ信号を供給される画素電極３が行方向（図１において左右方向）及び列方向（図１において上下方向）に複数配列させて形成された第一基板１と、前記各画素電極３と対向する共通電極２０が形成された第二基板２と、前記第一基板１と第二基板２との間に封入された液晶２２とにより構成されている。
【００３０】
前記第一基板１と第二基板２はそれぞれガラス板等の透明板からなっており、これらの基板１，２は、所定の間隙を設けて対向配置され、前記各画素電極の配列領域を囲んで形成された枠状のシール材（図示せず）を介して接合されている。また、前記液晶２２は、誘電異方性が正のネマティック液晶であり、前記第一基板１と第二基板２との間の間隙の前記シール材で囲まれた領域に封入されている。
【００３１】
前記第一基板１の前記第二基板２と対向する面上には、前記各画素電極３の形成位置にそれぞれ対応させてＴＦＴ４が形成されると共に、前記ＴＦＴ４に接続された走査信号線１０及びデータ信号線１１が設けられている。
【００３２】
前記ＴＦＴ４は、図１のように、前記第一基板１上に形成されたゲート電極５と、前記ゲート電極５を覆うゲート絶縁膜６と、前記ゲート絶縁膜６の上に前記ゲート電極５と対向させて形成された真正アモルファスシリコンからなる半導体薄膜７と、前記半導体薄膜７の上面の中央部に設けられたチャネル保護膜（図示せず）と、前記半導体薄膜７のチャネル領域を挟んで、その一方の側と他方の側との上にそれぞれｎ型アモルファスシリコンからなるコンタクト層（図示せず）を介して形成されたソース電極８及びドレイン電極９とからなっている。なお、前記ゲート絶縁膜６は透明膜からなっており、前記第一基板１上の略全体にわたって形成されている。
【００３３】
前記走査信号線１０は、前記第一基板１上に形成されている。この走査信号線１０は、各行の画素電極３の一側の領域にそれぞれ行方向に延伸させて配線されており、対応する行の各ＴＦＴ４のゲート電極５に接続されている。なお、この走査信号線１０は、前記ゲート電極５と一体に形成されている。
【００３４】
また、前記データ信号線１１は、前記ゲート絶縁膜６の上に形成されている。このデータ信号線１１は、各列の画素電極３の一側の領域にそれぞれ列方向に延伸させて配線されており、該データ信号線１１から各列のＴＦＴ配置部に導出された分岐線１１ａを介して、対応する列の各ＴＦＴ４のソース電極８に接続されている。なお、このデータ信号線１１及び分岐線１１ａは、前記ソース電極８と一体に形成されている。
【００３５】
さらに、前記第一基板１の前記各ＴＦＴ４及び各データ信号線１１が形成された面上には、これらを覆って透明な層間絶縁膜１２が形成されており、この層間絶縁膜１２の上に、前記各画素電極３との間に、前記画素電極３の電位の変動を補償するための補償容量Ｃｓ（図３参照）を形成する容量電極１３が設けられている。
【００３６】
前記容量電極１３は、前記画素電極３の行毎に、行方向に配列する各画素電極３にそれぞれ対向させると共に、前記各画素電極３にそれぞれ対向する容量電極１３，１３同士を共通接続して形成されている。
【００３７】
この実施例において、前記容量電極１３は、前記画素電極３の周縁部のうちの前記ＴＦＴ４との接続部を除く部分の略全域に対向する枠形状に形成されている。さらに、前記容量電極１３の各辺部のうちの前記画素電極３の行方向に対して交差する辺部（以下、縦辺部という）１３ａは、同じ行の隣り合う容量電極１３の縦辺部１３ａと一体に形成されている。すなわち、行方向に配列する各画素電極３にそれぞれ対向する各容量電極１３，１３は、前記縦辺部１３ａにおいて互いに接続されている。そして、前記各行の容量電極１３は、前記各画素電極３の配列領域の外側において共通接続されている。
【００３８】
前記各容量電極１３の縦辺部１３ａは、この縦辺部１３ａの両側の縁部がそれぞれ行方向に配列する各画素電極３の互いに隣り合う側の縁部の両方にそれぞれ対向する幅に形成されている。すなわち、前記容量電極１３の縦辺部１３ａは、前記データ信号線１１上の部分を覆って形成されている。
【００３９】
また、前記第一基板１上には、前記容量電極１３を覆って形成された透明なオーバーコート絶縁膜１４が設けられており、このオーバーコート絶縁膜１４の上に、ＩＴＯ膜等の透明導電膜からなる複数の画素電極３が形成されている。この各画素電極３はそれぞれ、前記オーバーコート絶縁膜１４及び前記層間絶縁膜１２に設けられたコンタクト孔１５（図１参照）において前記画素電極３に対応するＴＦＴ４のドレイン電極９に接続されている。
【００４０】
さらに、前記第一基板１上には、前記データ信号線１１と交差する行方向に配列された各画素電極３が互いに隣り合う部分にそれぞれ対応させて、前記各画素電極３の形成面である前記オーバーコート絶縁膜１４の膜面よりも前記第二基板２側に突出する帯形状の絶縁層１６が設けられている。この絶縁層１６は、前記容量電極１３の縦辺部上の部分に、前記縦辺部と略同じ幅に形成されている。なお、この実施例では、前記絶縁層１６を、各画素電極３の列方向の配列領域の全長にわたって連続した形状に形成しているが、この絶縁層１６は、各画素電極３の行毎に、各画素電極３が互いに隣り合う部分の略全長にわたる長さに形成してもよい。
【００４１】
そして、前記各画素電極３はそれぞれ、その周縁部のうちの所定の側の第一縁部３ａを該第一縁部３ａ側の前記絶縁層１６の下に入り込ませ、前記第一縁部３ａとは反対側の第二縁部３ｂを該第二縁部３ｂ側の前記絶縁層１６の上に重ねて形成されている。
【００４２】
なお、前記各画素電極３はそれぞれ、前記行方向と平行な二つの縦辺と前記列方向と平行な二つの横辺とを有する矩形形状に形成されている。そして、この実施例では、前記画素電極３の図において右側の縦辺に沿った第一縁部３ａを該第一縁部３ａ側の前記絶縁層１６の下に入り込ませ、図において左側の縦辺に沿った第二縁部３ｂを該第二縁部３ｂ側の前記絶縁層１６の上に重ねている。
【００４３】
前記絶縁層１６は、前記画素電極３の第二縁部３ｂ以外の部分と第二基板２に形成された共通電極２０との間の間隙の１／２以下の高さに形成されている。この実施例において、前記絶縁層１６は、前記画素電極３の第二縁部３ｂ以外の部分と共通電極２０との間の間隙の１／３〜１／２の高さに形成されている。
【００４４】
また、この実施例において、前記画素電極３の第一縁部３ａの絶縁層１６の下に入り込んだ部分と、第二縁部３ｂの絶縁層１６上に重なった部分はそれぞれ、前記絶縁層１６の幅の略１／４の幅に形成されている。
【００４５】
さらに、前記画素電極３の前記第二縁部３ｂ側には、前記オーバーコート絶縁膜１４を介して前記容量電極１３の縦辺部１３ａと対向する補償容量形成部３ｃが、前記絶縁層１６の下に入り込ませて形成されている。この補償容量形成部３ｃの絶縁層１６の下に入り込んだ部分は、前記第一縁部３ａの絶縁層１６の下に入り込んだ部分と略同じ幅に形成されている。
【００４６】
なお、前記画素電極３の第一縁部３ａ及び補償容量形成部３ｃは、前記絶縁層１６の形成前に、オーバーコート絶縁膜１４の上に第一縁部３ａ側の絶縁層１６及び第二縁部３ｂ側の絶縁層１６の下からその外側に張出す形状に形成された第一の透明導電膜からなっている。また、前記画素電極３の第一縁部３ａと補償容量形成部３ｃとの間の部分及び第二縁部３ｂは、絶縁層１６の形成後に前記絶縁層１６及び前記第一の透明導電膜の張出し部に重ねて形成された第二の透明導電膜からなっている。
【００４７】
そのため、第一縁部３ａ及び補償容量形成部３ｃを前記第一縁部３ａ側及び第二縁部３ｂ側の絶縁層１６，１６の下に入り込ませ、前記第二縁部３ｂを前記第二縁部３ｂ側の絶縁層１６の上に重ねた画素電極３を形成することができる。
【００４８】
そして、前記補償容量Ｃｓは、前記容量電極１３と、前記画素電極３の第一縁部３ａと列方向の両端の縁部及び補償容量形成部３ｃと、前記容量電極１３と画素電極３との間の前記オーバーコート絶縁膜１４からなる誘電層とにより形成されている。なお、前記容量電極１３には、前記共通電極２０に印加される共通電極信号と同じ信号が印加される。
【００４９】
また、前記第一基板１上には、前記各画素電極３及び各絶縁層１６を覆って、ポリイミド等からなる第一配向膜１７が形成されている。この第一配向膜１７は、前記画素電極３の第一縁部３ａから第二縁部３ｂに向かう方向１７ｒにラビングされている。なお、この実施例では、前記第一配向膜１７を、前記画素電極３の第一縁部３ａ及び第二縁部３ｂに対して略直交する方向にラビングしている。
【００５０】
一方、前記第二基板２の前記第一基板１と対向する面上には、行方向に配列した各画素電極３が互いに隣り合う部分及び列方向に配列した各画素電極３が互いに隣り合う部分に対応させて遮光膜１８が形成されている。さらに、前記第二基板２上には、前記各画素電極３の列にそれぞれ対応させて、赤色フィルタ１９Ｒと緑色フィルタ１９Ｇと青色フィルタ１９Ｂの三色のカラーフィルタがストライプ状に形成されている。
【００５１】
前記共通電極２０は、ＩＴＯ膜等の透明導電膜からなっており、前記カラーフィルタ１９Ｒ，１９Ｇ、１９Ｂの上に、前記各画素電極３の配列領域の全域に対応させて形成されている。
【００５２】
また、前記第二基板２上には、前記共通電極２０を覆って、ポリイミド等からなる第二配向膜２１が形成されている。この第二配向膜２１は、前記第一配向膜１７のラビング方向１７ｒに対して所定の方向２１ｒにラビングされている。
【００５３】
なお、この実施例の液晶表示素子は、非ツイストのホモジニアス配向型液晶表示素子であり、前記第二配向膜２１は、前記第一配向膜１７のラビング方向１７ｒとは逆向き方向２１ｒにラビングされている。
【００５４】
そして、前記第一基板１と第二基板２との間に封入された液晶２２の分子２２ａは、図４のように、第一基板１に対して、前記第一配向膜１７のラビング方向１７ｒの下流側（ラビングの終了端側）に向かって５度程度の角度でプレチルトし、第二基板２に対して、前記第二配向膜２１のラビング方向２１ｒの下流側に向かって５度程度の角度でプレチルトした状態で、前記各配向膜１７，２１のラビング方向１７ｒ，２１ｒに分子長軸を揃えてホモジニアス配向している。
【００５５】
さらに、この液晶表示素子は、前記第一基板１の外面に配置された第一偏光板２３と、前記第二基板２の外面に配置された第二偏光板２４とを備えている。前記第一偏光板２３は、その吸収軸（図示せず）を前記各配向膜１７，２１のラビング方向１７ｒ，２１ｒに対して略４５度の方向に向けて配置され、前記第二偏光板２４は、その吸収軸（図示せず）を前記第一偏光板２３の吸収軸に対して略直交させて配置されている。
【００５６】
前記液晶表示素子は、前記各画素電極３の行（以下、画素行という）を１行単位で順次選択し、選択行の各画素電極３にそれぞれデータ信号を供給することにより、前記各画素電極３と共通電極２０との間に前記データ信号の電位に対応した強さの駆動電界を印加し、その駆動電界により液晶分子２２ａの配向状態を変化させて表示する。
【００５７】
すなわち、前記各走査信号線１０には、その走査信号線１０が対応する画素行の選択期間に前記ＴＦＴ４をオンさせる電位になる波形の走査信号が印加される。また、前記各データ信号線１１には、前記各画素行の選択期間毎に画像データの階調値に対応して電位が変化するデータ信号が印加される。一方、前記共通電極２０には所定の共通信号が印加される。また、前記各行の容量電極１３には、前記共通信号と同じ信号が印加される。
【００５８】
前記各データ信号線１１に印加されたデータ信号は、前記ＴＦＴ４のオンにより、前記ＴＦＴ４に接続された画素電極３に供給され、前記各画素電極３と共通電極２０との間に前記データ信号の電位に対応した強さの駆動電界が印加される。
【００５９】
なお、前記液晶表示素子は、前記画素電極３と共通電極２０との間に印加された駆動電界の極性の偏りによる表示像の焼き付きや、液晶の電気分解による劣化を防ぐため、前記駆動電界の極性を所定の周期で反転させて駆動される。
【００６０】
この極性反転駆動には、各画素行毎に駆動電界の極性を反転させる所謂ライン反転駆動と、行方向に配列した各画素毎に駆動電界の極性を反転させる所謂ドット反転駆動とがある。前記ライン反転駆動は、前記共通電極２０に、前記各画素行の選択期間毎に極性が交互に反転する波形の共通信号を印加することにより行われる。また、前記ドット反転駆動は、前記各データ信号線１１に、隣り合うデータ信号線１１，１１毎に極性を反転させたデータ信号を印加することにより行われる。
【００６１】
この液晶表示素子は、上記のような構成であるため、画素の開口領域内にディスクリネーションを発生させること無く良好な品質の表示を行うことができる。
【００６２】
すなわち、図５は上記実施例の液晶表示素子における電界印加時の液晶分子配向の模式図、図６は比較例の液晶表示素子における電界印加時の液晶分子配向の模式図であり、何れも、行方向に沿った断面上における液晶分子配向を示している。
【００６３】
なお、図５及び図６に示した液晶分子配向はそれぞれ、前記ドット反転駆動により、隣り合う画素電極３，３のうちの一方の画素電極３に、前記共通電極２０に印加された共通信号の電位に対して＋５Ｖのデータ信号を供給し、他方の画素電極３に、前記共通信号の電位に対して−５Ｖのデータ信号を供給したときの配向例である。
【００６４】
前記比較例の液晶表示素子は、行方向に配列された各画素電極３０，３０が互いに隣り合う部分に対応させて絶縁層１６を設け、前記各画素電極３０を、その二つの縦辺に沿った第一縁部３ａと第二縁部３ｂの両方を前記絶縁層１６の上に重ねて形成したものである。また、この液晶表示素子は、前記各画素電極３を覆って形成された第一配向膜と、共通電極２０を覆って形成された第二配向膜（何れも図示せず）を、上記実施例と同じ方向１７ｒ，２１ｒにラビングし、液晶分子２２ａを、行方向に分子長軸を揃えてホモジニアス配向させたものである。
【００６５】
この比較例の液晶表示素子は、画素電極３の縁部と共通電極２０との間隔を小さくしているため、隣り合う画素電極３，３間に生じた横電界の影響による前記駆動電界の向きの歪みを軽減することができる。
【００６６】
しかし、この液晶表示素子は、隣り合う画素電極３，３の縁部３ａ，３ｂ同士が、前記絶縁層１６上において隣接しているため、これらの画素電極３，３間に、各画素電極３，３にそれぞれ供給されたデータ信号の電位差に対応した強さの横電界が生じ、この横電界の影響により、前記駆動電界の向きが、画素電極３の縁部付近に対応する領域において、基板の法線方向に対して斜めに傾いた方向に歪む。この横電界による駆動電界の歪み方向は、画素電極３の一方の縁部側とその反対側の縁部側とで互いに逆向きである。
【００６７】
なお、前記横電界は、行方向に配列した各画素電極間と、列方向に配列した各画素電極間との両方に生じ、これらの横電界の影響により、前記駆動電界の向きが、行方向と列方向の二つの方向において歪む。
【００６８】
一方、液晶分子２２ａが初期配向状態におけるプレチルトの向きとは逆向きにチルトする方向に立ち上がり配向することによるディスクリネーションは、前記プレチルトの向きとは逆向き方向への駆動電界の歪みによって発生する。
【００６９】
すなわち、液晶分子２２ａを行方向に分子長軸を揃えてホモジニアス配向させた液晶表示素子では、前記ディスクリネーションが、前記行方向への駆動電界の歪みによって発生する。
【００７０】
前記比較例の液晶表示素子における行方向への駆動電界の歪みは、図６に等電位線Ｅで示したような、画素電極３の第一縁部３ａ側と第二縁部３ｂ側とで略対称な歪みである。
【００７１】
前記画素電極３の第一縁部３ａ側における駆動電界の歪み方向は、液晶分子２２ａの初期配向状態におけるプレチルトの向きであり、第二縁部３ｂ側における駆動電界の歪み方向は、前記プレチルトの向きとは逆方向である。
【００７２】
そのため、前記画素電極３の第二縁部３ｂ付近以外の領域の液晶分子２２ａは前記プレチルトの向きと同じ正常なチルト方向に立ち上がり配向するが、前記第二縁部３ｂ付近の領域の液晶分子２２ａが、前記プレチルトの向きとは逆向きにチルトする方向に立ち上がり配向し、ディスクリネーションを発生する。
【００７３】
特に、前記ドット反転駆動では、隣り合う画素電極３，３の一方に供給されるデータ信号の極性と、他方の画素電極３に供給されるデータ信号の極性とが逆極性であるため、行方向に配列した各画素電極３，３間に強い横電界が生じ、前記駆動電界の行方向への歪みが大きくなり、前記ディスクリネーションが画素の開口領域内に発生する。
【００７４】
液晶分子２２ａが前記プレチルトの向きと同じ正常なチルト方向に立ち上がり配向した順チルト配向領域とディスクリネーションの発生領域との境目は、ディスクリネーションラインと呼ばれている。前記比較例の液晶表示素子をドット反転駆動したときは、図６のような位置にディスクリネーションラインＤＬが形成される。
【００７５】
一方、上記実施例の液晶表示素子は、各画素電極３が、その二つの縦辺に沿った縁部のうちの第一縁部３ａを該第一縁部３ａ側の絶縁層１６の下に入り込ませ、前記第一縁部とは反対側の第二縁部を該第二縁部側の絶縁層１６の上に重ねて形成されているため、行方向に配列された各画素電極３，３間に生じる横電界は、画素電極３と共通電極２０との間に印加された駆動電界に対して殆んど影響を及ぼさない。
【００７６】
また、データ信号線１１と画素電極３とは、層間絶縁膜１２の上に前記データ信号線１１上の部分を覆って形成された容量電極１３により電気的にシールドされているため、前記データ信号線１１と画素電極３の縁部との間に横電界が生じることは無い。
【００７７】
さらに、上記実施例の液晶表示素子は、画素電極３と共通電極２０との間に印加された駆動電界のうち、前記画素電極３の絶縁層１６の下に入り込ませて形成された第一縁部３ａに対応する領域の電界の強度が、前記絶縁層１６での電圧降下によって低下する。それに対して、前記画素電極３の絶縁層１６の上に形成された第二縁部３ｂに対応する領域の電界は、前記絶縁層１６による電圧降下が無い高い電界である。
【００７８】
そのため、前記駆動電界が、図５に等電位線Ｅで示したように、前記画素電極３の第一縁部３ａ側（電界強度が低下した側）において画素電極３の内側方向に歪み、第二縁部３ｂ側において画素電極３の外側方向に歪む。
【００７９】
すなわち、前記駆動電界の歪みは、前記比較例の駆動電界の歪みに対して、液晶分子２２ａの初期配向状態におけるプレチルトの向きとは逆方向へ歪む領域が前記隣り合う画素電極３の方向にずれたような歪みである。
【００８０】
そして、ディスクリネーションは、液晶分子２２ａのプレチルトの向きとは逆方向へ駆動電界が歪んだ領域に発生する。そのため、上記実施例の液晶表示素子は、ディスクリネーションラインＤＬが、前記比較例の液晶表示素子よりも画素の外側方向に偏った位置に形成され、絶縁層１６の中心からディスクリネーションラインＤＬまでの距離Ｌが前記比較例よりも短くなる。
【００８１】
従って、上記実施例の液晶表示素子によれば、ドット反転駆動を行うときのように、行方向に配列した各画素電極３，３にそれぞれ供給されたデータ信号の電位差が大きくても、画素の開口領域内にディスクリネーションを発生させること無く良好な品質の表示を行うことができる。
【００８２】
なお、前記液晶表示素子の駆動は、ドット反転駆動に限らず、ライン反転駆動でもよい。このライン反転駆動の場合も、行方向に配列した各画素電極３，３にそれぞれ供給されたデータ信号の電位差により隣り合う画素電極３，３の縁部３ａ，３ｂ間に横電界が生じる。そのため、前記横電界の影響により画素電極３と共通電極２０との間に印加された駆動電界の向きが歪むが、上記実施例の液晶表示素子によれば、画素の開口領域内にディスクリネーションを発生させること無く良好な品質の表示を行うことができる。
【００８３】
また、上記実施例では、前記絶縁層１６を、画素電極３の第二縁部３ｂ以外の部分と共通電極２０との間の間隙の１／２以下の高さに形成しているため、前記絶縁層１６と第二基板２との間隙を充分に確保し、第一基板１と第二基板２との間の間隙への液晶２２の注入を短時間で行うことができる。
【００８４】
［第二実施例］
図７及び図８に示した第二実施例の液晶表示素子は、前記画素電極３の第二縁部３ｂの絶縁層１６上に重なった部分を、前記絶縁層１６の幅方向中心部よりも隣り合う画素電極３側に張り出す幅に形成したものであり、他の構成は上記第一実施例と同じである。
【００８５】
なお、この実施例では、前記画素電極３の第二縁部３ｂを、その端縁が、隣り合う画素電極３の第一縁部３ａの端縁上の位置に近接する幅に形成しているが、前記第二縁部３ｂは、前記隣り合う画素電極３上の部分に重ならない範囲で、任意の幅に形成してもよい。
【００８６】
図９は前記第二実施例の液晶表示素子における電界印加時の液晶分子配向の模式図であり、行方向に沿った断面上における液晶分子配向を示している。なお、図９に示した液晶分子配向は、前記ドット反転駆動により、隣り合う画素電極３，３のうちの一方の画素電極３に、前記共通電極２０に印加された共通信号の電位に対して＋５Ｖのデータ信号を供給し、他方の画素電極３に、前記共通信号の電位に対して−５Ｖのデータ信号を供給したときの配向例である。
【００８７】
この第二実施例の液晶表示素子は、上記のような構成であるため、前記ディスクリネーションラインＤＬが形成される位置を、上記第二実施例よりもさらに画素の外側方向に偏らせることができる。従って、第二基板２に形成する遮光膜１９の幅を小さくし、開口率を向上させることができる。
【００８８】
［第三実施例］
図１０及び図１１に示した第三実施例の液晶表示素子は、前記絶縁層１６を、画素電極３の第二縁部３ｂ以外の部分と共通電極２０との間の間隙よりも小さく、前記間隙の１／２を越える高さに形成したものであり、他の構成は上記第一実施例と同じである。
【００８９】
なお、この実施例において、前記絶縁層１６は、画素電極３の第二縁部３ｂ以外の部分と共通電極２０との間の間隙の略３／４の高さに形成されている。また、前記画素電極３の絶縁層１６の上に重ねられた第二縁部３ｂは、上記第一実施例と略同じ幅に形成されている。
【００９０】
図１２は前記第三実施例の液晶表示素子における電界印加時の液晶分子配向の模式図であり、行方向に沿った断面上における液晶分子配向を示している。なお、図１２に示した液晶分子配向は、前記ドット反転駆動により、隣り合う画素電極３，３のうちの一方の画素電極３に、前記共通電極２０に印加された共通信号の電位に対して＋５Ｖのデータ信号を供給し、他方の画素電極３に、前記共通信号の電位に対して−５Ｖのデータ信号を供給したときの配向例である。
【００９１】
この第三実施例の液晶表示素子は、上記のような構成であるため、前記ディスクリネーションラインＤＬが形成される位置を、上記第二実施例よりもさらに画素の外側方向に偏らせることができる。従って、第二基板２に形成する遮光膜１９の幅を小さくし、開口率を向上させることができる。
【００９２】
［第四実施例］
図１３に示した第四実施例は、前記絶縁層１６を上記第三実施例と同じ高さに形成すると共に、画素電極３の第二縁部３ｂの絶縁層１６上に重なった部分を、上記第二実施例と同様に、前記絶縁層１６の幅方向中心部よりも隣り合う画素電極３側に張り出す幅に形成したものであり、他の構成は上記第一実施例と同じである。この第四実施例によれば、上記第二実施例と第三実施例の相乗効果を得ることができる。
【００９３】
［第五実施例］
図１４に示した第五実施例は、画素電極３の第二縁部３ｂ以外の部分を、前記絶縁層１６の形成前に形成された第一の透明導電膜により形成し、前記第二縁部３ｂを、前記絶縁層１６の形成後に前記第二縁部３ｂ側の絶縁層１６及び前記第一の透明導電膜の前記第二縁部３ｂ側の部分に重ねて形成された第二の透明導電膜により形成したものである。
【００９４】
この実施例によれば、第一縁部３ａ及び補償容量形成部３ｃ前記第一縁部３ａ側及び第二縁部３ｂ側の絶縁層１６，１６の下に入り込ませ、第二縁部３ｂを前記第二縁部３ｂ側の絶縁層１６の上に重ねた画素電極３を形成することができる。
【００９５】
［第六実施例］
なお、上記各実施例では、画素電極３の第二縁部３ｂ側に、オーバーコート絶縁膜１４を介して容量電極１３と対向する補償容量形成部３ｃを、絶縁層１６の下に入り込ませて形成しているが、前記補償容量形成部３ｃは省略してもよい。
【００９６】
図１５に示した第六実施例は、前記補償容量形成部３ｃを省略し、補償容量Ｃｓのうちの画素電極３の第二縁部３ｂ側の部分を、前記画素電極３の第二縁部３ｂと、容量電極１３の縦辺部１３ａと、オーバーコート絶縁膜１４と絶縁層１６とからなる誘電層とにより形成したものである。
【００９７】
［他の実施例］
なお、上記各実施例では、各画素電極３を覆って形成された第一配向膜１７を、前記画素電極３の第一縁部３ａ及び第二縁部３ｂに対して略直交する方向にラビングしているが、前記第一配向膜１７のラビング方向１７ｒは、前記画素電極３の第一縁部３ａ及び第二縁部３ｂに対して斜めに交差する方向でもよい。
【００９８】
また、この発明は、非ツイストのホモジニアス配向型液晶表示素子に限らず、例えばＴＮ型液晶表示素子にも適用することができる。
【００９９】
さらに、上記各実施例では、絶縁層１６を、データ信号線１１と交差する行方向に配列された各画素電極３，３が互いに隣り合う部分に対応させて設けているが、前記絶縁層１６を、走査信号線１０と交差する列方向に配列された各画素電極３，３が互いに隣り合う部分に対応させて設け、各画素電極３をそれぞれ、所定の側の第一縁部を該第一縁部側の絶縁層１６の下に入り込ませ、前記第一縁部とは反対側の第二縁部を該第二縁部側の絶縁層１６の上に重ねて形成すると共に、第一配向膜１７を前記第一縁部から前記第二縁部に向かう方向にラビングしてもよい。
【０１００】
この構成の液晶表示素子によれば、各画素行毎に駆動電界の極性を反転させるライン反転駆動において、画素の開口領域内にディスクリネーションを発生させること無く良好な品質の表示を行うことができる。
【符号の説明】
【０１０１】
１…第１基板、２…第２基板、３…画素電極、３ａ…第一縁部、３ｂ…第二縁部、３ｃ…補償容量形成部、１４…ＴＦＴ、１０…走査信号線、１１…データ信号線、１２…層間絶縁膜、１３…容量電極、１３ａ…容量電極の縦辺部、Ｃｓ…補償容量、１４…オーバーコート絶縁膜、１５…コンタクト孔、１６…絶縁層、１７…第一配向膜、１７ｒ…ラビング方向、２０…共通電極、２１…第二配向膜、２１ｒ…ラビング方向、２２…液晶、２２ａ…液晶分子、ＤＬ…ディスクリネーションライン
【特許請求の範囲】
【請求項１】
薄膜トランジスタを介してデータ信号を供給される画素電極が複数配列させて形成された第一基板と、
前記各画素電極と対向する共通電極が形成された第二基板と、
前記第一基板と第二基板との間に封入された液晶とにより構成され、
前記画素電極と前記共通電極との間への電圧の印加により液晶分子の配向状態を変化させて表示する液晶表示素子において、
前記第一基板上に、前記各画素電極が互いに隣り合う部分にそれぞれ対応させて、前記各画素電極の形成面よりも前記第二基板側に突出する絶縁層が設けられ、
前記各画素電極がそれぞれ、所定の側の第一縁部を該第一縁部側の前記絶縁層の下に入り込ませ、前記第一縁部とは反対側の第二縁部を該第二縁部側の前記絶縁層の上に重ねて形成され、
さらに、前記第一基板に前記各画素電極及び前記絶縁層を覆って形成された第一配向膜と前記第二基板に前記共通電極を覆って形成された第二配向膜のうちの前記第一配向膜が、前記画素電極の前記第一縁部から前記第二縁部に向かう方向にラビングされていることを特徴とする液晶表示素子。
【請求項２】
前記画素電極の第二縁部の前記絶縁層上に重なった部分は、前記絶縁層の中心部よりも隣り合う画素電極側に張り出す幅に形成されていることを特徴とする請求項１に記載の液晶表示素子。
【請求項３】
前記第一基板上に、前記各画素電極の形成位置にそれぞれ対応させて前記薄膜トランジスタが形成されると共に、前記薄膜トランジスタに接続された走査信号線及びデータ信号線が設けられ、
その上に形成された層間絶縁膜上に、前記各画素電極との間に補償容量を形成する容量電極が設けられ、
前記容量電極を覆って形成されたオーバーコート絶縁膜の上に、前記絶縁層と前記各画素電極が形成され、
前記各画素電極がそれぞれ、前記オーバーコート絶縁膜及び前記層間絶縁膜に設けられたコンタクト孔において前記画素電極に対応する前記薄膜トランジスタに接続されていることを特徴とする請求項２に記載の液晶表示素子。
【請求項４】
前記絶縁層は、前記データ信号線と交差する方向に配列された各画素電極が互いに隣り合う部分にそれぞれ設けられていることを特徴とする請求項３に記載の液晶表示素子。
【請求項５】
前記容量電極は前記データ信号線上の部分を覆って形成され、前記絶縁層は前記容量電極上の部分に形成されていることを特徴とする請求項４に記載の液晶表示素子。
【請求項６】
前記絶縁層は、前記走査信号線と交差する方向に配列された各画素電極が互いに隣り合う部分にそれぞれ設けられていることを特徴とする請求項４に記載の液晶表示素子。
【請求項７】
前記画素電極の前記第二縁部側に、前記オーバーコート絶縁膜を介して前記容量電極と対向する補償容量形成部が、前記絶縁層の下に入り込ませて形成されていることを特徴とする請求項１から６の何れかに記載の液晶表示素子。
【請求項８】
前記画素電極の前記第一縁部及び前記補償容量形成部が、前記絶縁層の形成前に前記第一縁部側の絶縁層及び前記第二縁部側の絶縁層の下からその外側に張出す形状に形成された第一の透明導電膜からなり、前記第一縁部と前記補償容量形成部との間の部分及び前記第二縁部が、前記絶縁層の形成後に前記絶縁層及び前記第一の透明導電膜の張出し部に重ねて形成された第二の透明導電膜からなっていることを特徴とする請求項７に記載の液晶表示素子。
【請求項９】
前記画素電極の前記第二縁部以外の部分が、前記絶縁層の形成前に形成された第一の透明導電膜からなり、前記第二縁部が、前記絶縁層の形成後に前記第二縁部側の絶縁層及び前記第一の透明導電膜の前記第二縁部側の部分に重ねて形成された第二の透明導電膜からなっていることを特徴とする請求項７に記載の液晶表示素子。
【請求項１０】
前記第二配向膜は、前記第一配向膜のラビング方向に対して逆方向にラビングされており、前記液晶は、正の誘電異方性を有するネマティック液晶からなり、その液晶分子が、分子長軸を前記第一配向膜及び前記第二配向膜のラビング方向に揃えてホモジニアス配向していることを特徴とする請求項１から９の何れかに記載の液晶表示素子。
【請求項１１】
前記絶縁層は、前記画素電極の前記第二縁部以外の部分と前記共通電極との間の間隙の１／２以下の高さに形成されていることを特徴とする請求項１から１０の何れかに記載の液晶表示素子。
【請求項１２】
前記絶縁層は、前記画素電極の前記第二縁部以外の部分と前記共通電極との間の間隙よりも小さく、前記間隙の１／２を越える高さに形成されていることを特徴とする請求項１から１０の何れかに記載の液晶表示素子。
【請求項１】
薄膜トランジスタを介してデータ信号を供給される画素電極が複数配列させて形成された第一基板と、
前記各画素電極と対向する共通電極が形成された第二基板と、
前記第一基板と第二基板との間に封入された液晶とにより構成され、
前記画素電極と前記共通電極との間への電圧の印加により液晶分子の配向状態を変化させて表示する液晶表示素子において、
前記第一基板上に、前記各画素電極が互いに隣り合う部分にそれぞれ対応させて、前記各画素電極の形成面よりも前記第二基板側に突出する絶縁層が設けられ、
前記各画素電極がそれぞれ、所定の側の第一縁部を該第一縁部側の前記絶縁層の下に入り込ませ、前記第一縁部とは反対側の第二縁部を該第二縁部側の前記絶縁層の上に重ねて形成され、
さらに、前記第一基板に前記各画素電極及び前記絶縁層を覆って形成された第一配向膜と前記第二基板に前記共通電極を覆って形成された第二配向膜のうちの前記第一配向膜が、前記画素電極の前記第一縁部から前記第二縁部に向かう方向にラビングされていることを特徴とする液晶表示素子。
【請求項２】
前記画素電極の第二縁部の前記絶縁層上に重なった部分は、前記絶縁層の中心部よりも隣り合う画素電極側に張り出す幅に形成されていることを特徴とする請求項１に記載の液晶表示素子。
【請求項３】
前記第一基板上に、前記各画素電極の形成位置にそれぞれ対応させて前記薄膜トランジスタが形成されると共に、前記薄膜トランジスタに接続された走査信号線及びデータ信号線が設けられ、
その上に形成された層間絶縁膜上に、前記各画素電極との間に補償容量を形成する容量電極が設けられ、
前記容量電極を覆って形成されたオーバーコート絶縁膜の上に、前記絶縁層と前記各画素電極が形成され、
前記各画素電極がそれぞれ、前記オーバーコート絶縁膜及び前記層間絶縁膜に設けられたコンタクト孔において前記画素電極に対応する前記薄膜トランジスタに接続されていることを特徴とする請求項２に記載の液晶表示素子。
【請求項４】
前記絶縁層は、前記データ信号線と交差する方向に配列された各画素電極が互いに隣り合う部分にそれぞれ設けられていることを特徴とする請求項３に記載の液晶表示素子。
【請求項５】
前記容量電極は前記データ信号線上の部分を覆って形成され、前記絶縁層は前記容量電極上の部分に形成されていることを特徴とする請求項４に記載の液晶表示素子。
【請求項６】
前記絶縁層は、前記走査信号線と交差する方向に配列された各画素電極が互いに隣り合う部分にそれぞれ設けられていることを特徴とする請求項４に記載の液晶表示素子。
【請求項７】
前記画素電極の前記第二縁部側に、前記オーバーコート絶縁膜を介して前記容量電極と対向する補償容量形成部が、前記絶縁層の下に入り込ませて形成されていることを特徴とする請求項１から６の何れかに記載の液晶表示素子。
【請求項８】
前記画素電極の前記第一縁部及び前記補償容量形成部が、前記絶縁層の形成前に前記第一縁部側の絶縁層及び前記第二縁部側の絶縁層の下からその外側に張出す形状に形成された第一の透明導電膜からなり、前記第一縁部と前記補償容量形成部との間の部分及び前記第二縁部が、前記絶縁層の形成後に前記絶縁層及び前記第一の透明導電膜の張出し部に重ねて形成された第二の透明導電膜からなっていることを特徴とする請求項７に記載の液晶表示素子。
【請求項９】
前記画素電極の前記第二縁部以外の部分が、前記絶縁層の形成前に形成された第一の透明導電膜からなり、前記第二縁部が、前記絶縁層の形成後に前記第二縁部側の絶縁層及び前記第一の透明導電膜の前記第二縁部側の部分に重ねて形成された第二の透明導電膜からなっていることを特徴とする請求項７に記載の液晶表示素子。
【請求項１０】
前記第二配向膜は、前記第一配向膜のラビング方向に対して逆方向にラビングされており、前記液晶は、正の誘電異方性を有するネマティック液晶からなり、その液晶分子が、分子長軸を前記第一配向膜及び前記第二配向膜のラビング方向に揃えてホモジニアス配向していることを特徴とする請求項１から９の何れかに記載の液晶表示素子。
【請求項１１】
前記絶縁層は、前記画素電極の前記第二縁部以外の部分と前記共通電極との間の間隙の１／２以下の高さに形成されていることを特徴とする請求項１から１０の何れかに記載の液晶表示素子。
【請求項１２】
前記絶縁層は、前記画素電極の前記第二縁部以外の部分と前記共通電極との間の間隙よりも小さく、前記間隙の１／２を越える高さに形成されていることを特徴とする請求項１から１０の何れかに記載の液晶表示素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１１−１４１４８７（Ｐ２０１１−１４１４８７Ａ）
【公開日】平成２３年７月２１日（２０１１．７．２１）
【国際特許分類】
【出願番号】特願２０１０−３２４５（Ｐ２０１０−３２４５）
【出願日】平成２２年１月８日（２０１０．１．８）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
【公開日】平成２３年７月２１日（２０１１．７．２１）
【国際特許分類】
【出願日】平成２２年１月８日（２０１０．１．８）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
[ Back to top ]