点灯装置及びそれを用いる照明器具
【課題】電力効率を向上させるとともに、回路部品に過大なストレスが加わるのを抑制できる点灯装置及びそれを用いる照明器具を提供する。
【解決手段】インバータ回路２は、直流電源Ｅ１の直流電圧をスイッチング素子Ｑ１，Ｑ２でスイッチングすることによって高周波電圧に変換し、共振回路３及び負荷回路４に出力する。共振回路３の出力端には、負荷回路４を構成する放電ランプＬａ１が接続されている。駆動回路６は、発振制御回路５から入力される制御信号Ｓ１に基づいてスイッチング素子Ｑ１，Ｑ２を交互にオン／オフさせる。スイッチング素子Ｑ１，Ｑ２は、ＧａＮ系半導体により形成されて２つのゲートを備えた双方向スイッチング素子で構成される。駆動回路６は、一方のスイッチング素子Ｑ１，Ｑ２が備える低圧側ゲートｇ１への給電が停止する前に、他方のスイッチング素子Ｑ２，Ｑ１が備える高圧側ゲートｇ２への給電を開始する。
【解決手段】インバータ回路２は、直流電源Ｅ１の直流電圧をスイッチング素子Ｑ１，Ｑ２でスイッチングすることによって高周波電圧に変換し、共振回路３及び負荷回路４に出力する。共振回路３の出力端には、負荷回路４を構成する放電ランプＬａ１が接続されている。駆動回路６は、発振制御回路５から入力される制御信号Ｓ１に基づいてスイッチング素子Ｑ１，Ｑ２を交互にオン／オフさせる。スイッチング素子Ｑ１，Ｑ２は、ＧａＮ系半導体により形成されて２つのゲートを備えた双方向スイッチング素子で構成される。駆動回路６は、一方のスイッチング素子Ｑ１，Ｑ２が備える低圧側ゲートｇ１への給電が停止する前に、他方のスイッチング素子Ｑ２，Ｑ１が備える高圧側ゲートｇ２への給電を開始する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光源を点灯させる点灯装置及びそれを用いる照明器具に関するものである。
【背景技術】
【０００２】
従来、光源として放電ランプを用いる点灯装置が提供されている。この種の点灯装置は、商用交流電源から供給される交流電圧を直流電圧に変換する直流電源回路と、直流電源回路の出力電圧をスイッチング素子でスイッチングすることによって高周波電圧に変換する高周波変換回路を備えている。高周波変換回路の出力端には共振回路が接続されており、共振回路の共振現象によって発生した高周波電圧が放電ランプに印加される。このような点灯装置では、放電ランプへの出力を制御するために、直流電源回路から出力される直流電圧、又は、高周波変換回路から出力される高周波電力を制御しているが、電力効率を向上させるために、スイッチング素子として低損失のものが求められている。
【０００３】
近年、低損失で高耐圧のスイッチング素子として、ＧａＮやＡｌＧａＮのようなワイドバンドギャップ半導体により形成されたスイッチング素子の開発が進められている。ここで、ワイドバンドギャップとは、Ｓｉのバンドギャップ（１．１ｅＶ）の約２倍以上のバンドギャップ（２．０Ｖ以上）をいう。またワイドバンドギャップ半導体とは、例えば周期律表第２周期の軽元素（Ｂ，Ｃ，Ｎ，Ｏ）を構成要素とする半導体である。
【０００４】
このようなワイドバンドギャップ半導体の中でも、低容量で比較的低コストな素子として有望視されているものに、ＧａＮ系半導体からなるスイッチング素子がある（例えば特許文献１参照）。
【０００５】
上記特許文献１に開示されたＧａＮ系半導体からなるスイッチング素子Ｑ３は、図１１（ａ）に示すように、２つのゲートｇ１，ｇ２を備えた双方向スイッチング素子である。この双方向スイッチング素子は、低圧側のゲートｇ１に印加されるゲート電圧Ｖｇ１、高圧側のゲートｇ２に印加されるゲート電圧Ｖｇ２の組み合わせによって、図１１（ｂ）に示すように、ソースＳ１−Ｓ２間の状態が４つの動作モードに切り替えられる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】国際公開第２００８／０６２８００号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記特許文献１に開示された双方向スイッチング素子でブリッジ回路を構成し、ブリッジ回路の出力に共振回路を接続した点灯装置では、両ゲート電圧Ｖｇ１，Ｖｇ２が入力されるタイミングによって、ブリッジ回路を構成する双方向スイッチング素子が全てオフになると、共振回路の回生電流が行き場を失って過大な電圧が発生し、回路部品に過大なストレスが加わる可能性があった。
【０００８】
本発明は上記課題に鑑みて為されたものであり、その目的とするところは、電力効率を向上させるとともに、回路部品に過大なストレスが加わるのを抑制できる点灯装置及びそれを用いる照明器具を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の点灯装置は、インバータ回路と共振回路と発振制御回路と駆動回路を備える。インバータ回路は、少なくとも一対のスイッチング素子で構成されるブリッジ回路を有し、直流電源の直流電圧をスイッチング素子でスイッチングすることによって高周波電圧に変換する。共振回路は、少なくとも１つのインダクタ及びコンデンサを有し、インバータ回路の出力端に接続されて、共振出力を光源に供給する。発振制御回路は、スイッチング素子のオン／オフを制御する制御信号を出力し、スイッチング素子の発振周波数を変化させることによって光源の点灯状態を制御する。駆動回路は、発振制御回路から入力される制御信号に基づいてスイッチング素子を駆動する。スイッチング素子は、ＧａＮ系半導体により形成されて２つのゲートを備えた双方向スイッチング素子で構成される。駆動回路は、一方の双方向スイッチング素子が備える低圧側ゲートへの給電が停止する前に、他方の双方向スイッチング素子が備える高圧側ゲートへの給電を開始する。
【００１０】
この点灯装置において、駆動回路は、遅延回路とデッドタイム生成回路とＯＲ回路を備える。遅延回路は、発振制御回路から入力される制御信号を一定時間遅延させた遅延信号を出力する。デッドタイム生成回路は、遅延信号の先頭に所定のデッドタイムを設けた信号を出力する。ＯＲ回路は、デッドタイム生成回路から出力される信号と制御信号との論理和の信号を出力する。スイッチング素子の低圧側ゲートにはデッドタイム生成回路の出力信号が入力され、高圧側ゲートにはＯＲ回路の出力信号が入力される。
【００１１】
この点灯装置において、駆動回路はデッドタイム生成回路と遅延回路を備える。デッドタイム生成回路は、発振制御回路から入力される制御信号の先頭に所定のデッドタイムを設けた信号を出力する。遅延回路は、デッドタイム生成回路から出力される信号を一定時間遅延させた遅延信号を出力する。スイッチング素子の高圧側ゲートにはデッドタイム生成回路の出力信号が入力され、低圧側ゲートには遅延信号が入力される。
【００１２】
この点灯装置において、光源が放電ランプであることも好ましい。
【００１３】
本発明の照明器具は、上述の点灯装置を備えることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、電力効率を向上させるとともに、回路部品に過大なストレスが加わるのを抑制できる点灯装置を提供できる。
【００１５】
また、上記の点灯装置を備えることで、電力効率を向上させるとともに、回路部品に過大なストレスが加わるのを抑制した照明器具を提供できる。
【図面の簡単な説明】
【００１６】
【図１】実施形態１の点灯装置の回路図である。
【図２】（ａ）〜（ｆ）は同上の動作を説明する波形図である。
【図３】（ａ）〜（ｄ）は同上のインバータ回路の等価回路図である。
【図４】同上を構成する駆動回路の具体回路図である。
【図５】（ａ）〜（ｈ）は同上の動作を説明する波形図である。
【図６】（ａ）は同上を構成する遅延回路の具体回路図、（ｂ）は同上を構成するデッドタイム生成回路の具体回路図である。
【図７】（ａ）〜（ｆ）は実施形態２の点灯装置の動作を説明する波形図である。
【図８】（ａ）〜（ｆ）は同上のインバータ回路の等価回路図である。
【図９】同上を構成する駆動回路の具体回路図である。
【図１０】（ａ）〜（ｇ）は同上の動作を説明する波形図である。
【図１１】（ａ）（ｂ）は同上に用いられるスイッチング素子の動作モードを説明する説明図である。
【発明を実施するための形態】
【００１７】
以下に本発明の実施の形態を図面に基づいて説明する。
【００１８】
（実施形態１）
本発明に係る点灯装置の実施形態１を図１〜図６に基づいて説明する。本実施形態の点灯装置の回路図を図１に示す。この点灯装置１は、インバータ回路２と、共振回路３と、負荷回路４と、発振制御回路５と、駆動回路６を備える。
【００１９】
インバータ回路２は、直流電源Ｅ１の両端間にハーフブリッジ接続された一対のスイッチング素子Ｑ１，Ｑ２と、発振制御回路５から入力される制御信号に応じてスイッチング素子Ｑ１，Ｑ２を駆動する駆動回路６を備えている。
【００２０】
共振回路３は、低圧側のスイッチング素子Ｑ２の両端間に接続されたインダクタＬ１及びコンデンサＣ１のＬＣ共振回路で構成される。コンデンサＣ１の両端間には直流カットコンデンサＣ２を介して負荷回路４が接続されている。尚、共振回路３は、高圧側のスイッチング素子Ｑ１の両端間に接続されていてもよい。
【００２１】
負荷回路４は、共振回路３の出力端に直流カットコンデンサＣ２を介して接続された、蛍光灯のような放電ランプＬａ１からなる。
【００２２】
発振制御回路５は、所定の周波数で発振する発振回路（図示せず）を具備し、所定周波数の矩形波信号からなる制御信号Ｓ１を駆動回路６に出力する。また発振制御回路５は、外部の調光器２０から入力される調光信号ＤＭ１に応じて、発振回路の発振周波数を変化させており、制御信号Ｓ１の周波数を変化させることによってインバータ回路２の動作周波数を変化させて、放電ランプＬａ１を調光する。
【００２３】
駆動回路６は、スイッチング素子Ｑ１，Ｑ２のゲートをそれぞれドライブするドライブ回路７ａ，７ｂを備えている。この駆動回路６は、発振制御回路５から入力される制御信号Ｓ１に応じて、ドライブ回路７ａ，７ｂによりスイッチング素子Ｑ１，Ｑ２を所定の周波数で交互にオン／オフさせることで、直流電源Ｅ１の直流電圧を高周波の交流電圧に変換する。
【００２４】
ここにおいて、本実施形態ではインバータ回路２を構成する一対のスイッチング素子Ｑ１，Ｑ２に、ワイドバンドギャップ半導体であるＧａＮ系半導体により形成された、２つのゲートを備える双方向スイッチング素子を用いている。なお、ワイドバンドギャップとは、Ｓｉのバンドギャップ（１．１ｅＶ）の約２倍以上のバンドギャップ（２．０Ｖ以上）をいう。またワイドバンドギャップ半導体とは、例えば周期律表第２周期の軽元素（Ｂ，Ｃ，Ｎ，Ｏ）を構成要素とする半導体である。このスイッチング素子Ｑ１，Ｑ２は、背景技術で説明したように２つのゲートｇ１，ｇ２に印加されるゲート電圧の組み合わせによって、図１１（ｂ）に示すようにソースｓ１，ｓ２間の状態が４つの動作モードに切り替えられるようになっている。ここで、両ゲートｇ１，ｇ２に印加されるゲート電圧が共にＬレベルになると、スイッチング素子Ｑ１，Ｑ２はオフになり、両ゲートｇ１，ｇ２に印加されるゲート電圧が共にＨレベルになると、スイッチング素子Ｑ１，Ｑ２はオンになる。ゲートｇ１，ｇ２の一方のみゲート電圧がＨレベルになると、スイッチング素子Ｑ１，Ｑ２は整流モードで動作し、低圧側ゲート電圧のみがＨレベルであれば、高圧側から低圧側へ電流が流れる向きのダイオードとして動作する。また、高圧側ゲート電圧のみがＨレベルであれば、スイッチング素子Ｑ１、Ｑ２は低圧側から高圧側へ電流が流れる向きのダイオードとして動作する。
【００２５】
発振制御回路５では、一方のスイッチング素子Ｑ１（又はＱ２）が備える低圧側ゲートｇ１への給電が停止する前に、他方のスイッチング素子Ｑ２（又はＱ１）が備える高圧側ゲートｇ２への給電を開始している。これにより、一方のスイッチング素子Ｑ１（又はＱ２）がオフする前に、他方のスイッチング素子Ｑ２（又はＱ１）が整流モードに切り替えられ、低圧側から高圧側へ電流を流すダイオードとして動作する。したがって、一方のスイッチング素子がオフする前に共振回路に流れていた電流は、一方のスイッチング素子がオフした後、整流モードで動作する他方のスイッチング素子を介して流れ続けることができる。よって、共振回路の回生電流が流れる経路を確保でき、回路部品にストレスが加わるのを抑制できる。しかも、インバータ回路２を構成するスイッチング素子Ｑ１，Ｑ２が、ＧａＮ系半導体により形成されて２つのゲートを備えた双方向スイッチング素子で構成されており、低損失で高耐圧でありながら、比較的低コストな素子を使用することで、回路損失を低減した高効率で低コストの点灯装置を実現できる。
【００２６】
次に、図２及び図３を参照して本実施形態の動作を詳細に説明する。尚、図２（ａ）（ｂ）は高圧側のスイッチング素子Ｑ１の高圧側ゲートｇ２及び低圧側ゲートｇ１にそれぞれ印加される電圧Ｖｇ１２，Ｖｇ１１の波形図である。また図２（ｃ）（ｄ）は低圧側のスイッチング素子Ｑ２の高圧側ゲートｇ２及び低圧側ゲートｇ１にそれぞれ印加される電圧Ｖｇ２２，Ｖｇ２１の波形図である。また図２（ｅ）（ｆ）は、それぞれ、スイッチング素子Ｑ１，Ｑ２のドレイン−ソース間に流れる電流Ｉ１，Ｉ２の波形図である。図３（ａ）〜（ｄ）は各期間におけるインバータ回路２の等価回路図であり、インバータ回路２以外の回路部品は省略してある。図３（ａ）〜（ｄ）において図中の矢印は電流の流れを示している。
【００２７】
本実施形態のインバータ回路２は共振回路３及び負荷回路４に電力を供給しているので、ブリッジ回路を構成するスイッチング素子Ｑ１，Ｑ２が同時にオフすると、共振電流が行き場を失って過大な電圧が発生し、回路部品に大きなストレスが加わることになる。このようなストレスの大きいスイッチング動作（所謂ハードスイッチング）を回避するため、図２に示すように共振電流がゲート電圧に対して遅相動作となるように、発振制御回路５は動作している。
【００２８】
ここで、図２の期間ｔ１では、スイッチング素子Ｑ１のゲート電圧Ｖｇ１２，Ｖｇ１１が両方共にＨレベルであるので、スイッチング素子Ｑ１はオンになる。またスイッチング素子Ｑ２のゲート電圧Ｖｇ２１，Ｖｇ２２は両方共にＬレベルであるので、スイッチング素子Ｑ２はオフになる。この場合の等価回路は図３（ａ）に示す通りであり、直流電源Ｅ１→インダクタＬ１→コンデンサＣ１→直流電源Ｅ１の経路で電流が流れる。
【００２９】
この状態からスイッチング素子Ｑ１の両ゲートｇ１，ｇ２に印加される電圧Ｖｇ１１，Ｖｇ１２が共にＬレベルになると、スイッチング素子Ｑ１が完全にオフになるため、共振電流の流れる経路がなくなってしまう。このように、スイッチング素子Ｑ１，Ｑ２が同時にオフになると、インダクタＬ１に過大な電圧が発生し、回路部品に過大なストレスがかかってしまう。
【００３０】
このような状況を回避するために、駆動回路６は、スイッチング素子Ｑ１がオフする前の期間ｔ２に、スイッチング素子Ｑ２の高圧側ゲートｇ２にＨレベルのゲート電圧Ｖｇ２２を印加して、スイッチング素子Ｑ２を整流モードで動作させる。この場合の等価回路は図３（ｂ）に示す通りであり、スイッチング素子Ｑ２は低圧側から高圧側に電流を流す向きのダイオードとして動作し、スイッチング素子Ｑ２→インダクタＬ１→コンデンサＣ１→スイッチング素子Ｑ２という電流ループが確保される。尚、期間ｔ２ではスイッチング素子Ｑ１がまだオン状態であるので、直流電源Ｅ１→インダクタＬ１→コンデンサＣ１→直流電源Ｅ１の経路で電流が流れている。
【００３１】
その後の期間ｔ３に、駆動回路６は、スイッチング素子Ｑ１の両ゲートｇ１，ｇ２に印加するゲート電圧Ｖｇ１１，Ｖｇ１２をＬレベルとし、スイッチング素子Ｑ１をオフさせる。この場合の等価回路は図３（ｃ）に示す通りであり、スイッチング素子Ｑ１がオフする前に共振回路３に流れていた電流は、整流モードで動作するスイッチング素子Ｑ２を介して流れ続けることができるので、インダクタＬ１に過大な電圧が発生することなく動作させることができる。
【００３２】
なお、その後の期間ｔ４では、駆動回路６がスイッチング素子Ｑ２のゲート電圧Ｖｇ２１，Ｖｇ２２を両方共にＨレベルとし、スイッチング素子Ｑ２を完全なオン状態に切り替えており、この場合の等価回路は図３（ｄ）に示す通りである。期間ｔ４ではインダクタＬ１に蓄積されたエネルギーが無くなるまで、インダクタＬ１→コンデンサＣ１→スイッチング素子Ｑ２→インダクタＬ２の経路で電流が流れ、この電流がゼロになると、共振電流が反転してインダクタＬ１→スイッチング素子Ｑ２→コンデンサＣ１→インダクタＬ１の経路で電流が流れる。
【００３３】
駆動回路６では、スイッチング素子Ｑ２が完全にオフする前にも、上述と同様に、スイッチング素子Ｑ１の高圧側ゲート電圧Ｖｇ１２のみをＨレベルとして、スイッチング素子Ｑ１を整流モードで（低圧側から高圧側に電流を流すダイオードとして）動作させる。これによって、スイッチング素子Ｑ１→（直流電源Ｅ１を構成する回路要素）→コンデンサＣ１→インダクタＬ１→スイッチング素子Ｑ１の電流ループが確保されるから、スイッチング素子Ｑ２が完全にオフしたとしても、共振電流の流れる経路が確保され、インダクタＬ１に過大な電圧が発生することはない。
【００３４】
駆動回路６は上記のような動作を行うのであるが、このような駆動方法は図４に示す具体回路によって実現できる。駆動回路６は、ドライブ回路７ａ，７ｂと、遅延回路８と、デッドタイム生成回路９ａ，９ｂと、ＮＯＴゲート１０ａ，１０ｂと、ＯＲ回路１１ａ，１１ｂとを備えている。尚、スイッチング素子Ｑ１，Ｑ２を駆動するため、駆動回路６には適宜レベルシフト回路（図示せず）を追加または挿入してもよい。
【００３５】
遅延回路８は、発振制御回路５から入力される制御信号Ｓ１を一定時間遅延させた遅延信号Ｓ２を出力する。デッドタイム生成回路９ａは、遅延信号Ｓ２の先頭に所定のデッドタイム（休止時間）を設けた信号を発生する。ＯＲ回路１１ａは、制御信号Ｓ１とデッドタイム生成回路９ａの出力との論理和となる信号を出力する。ドライブ回路７ａでは、ＯＲ回路１１ａの出力をゲート電圧Ｖｇ１２としてスイッチング素子Ｑ１の高圧側ゲートｇ２に出力し、デッドタイム生成回路９ａの出力をゲート電圧Ｖｇ１１としてスイッチング素子Ｑ１の低圧側ゲートｇ１に出力する。
【００３６】
また、ＮＯＴゲート１０ａは制御信号Ｓ１を反転させた信号Ｓ３を出力する。ＮＯＴゲート１０ｂは遅延信号Ｓ２を反転させた信号Ｓ４を出力する。デッドタイム生成回路９ｂは、信号Ｓ４の先頭に所定のデッドタイムを設けた信号を発生する。ＯＲ回路１１ｂは、ＮＯＴゲート１０ａから出力される信号Ｓ３と、デッドタイム生成回路９ｂから出力される信号との論理和の信号を出力する。ドライブ回路７ｂでは、ＯＲ回路１１ｂの出力をゲート電圧Ｖｇ２２としてスイッチング素子Ｑ２の高圧側ゲートｇ２に出力し、デッドタイム生成回路９ｂの出力をゲート電圧Ｖｇ２１としてスイッチング素子Ｑ２の低圧側ゲートｇ１に出力する。
【００３７】
ここで、遅延回路８及びデッドタイム生成回路９ａ，９ｂの具体回路を図６に基づいて説明する。図６（ａ）は遅延回路８の具体回路図であり、抵抗Ｒ１とコンデンサＣ３との直列回路からなる時定数回路と、抵抗Ｒ１及びコンデンサＣ３の接続点に入力端が接続されたバッファＩＣ１２とで構成される。この遅延回路８では、抵抗Ｒ１を介してコンデンサＣ３が充電され、コンデンサＣ３の両端電圧がしきい値電圧を超えるとバッファＩＣ１２の出力が反転する。ここで、抵抗Ｒ１の抵抗値とコンデンサＣ３の静電容量とで決定される時定数に応じた遅延時間ｄ１だけ入力信号を遅延することができる。また、図６（ｂ）はデッドタイム生成回路９ａ，９ｂの具体回路である。デッドタイム生成回路９ａ，９ｂは、抵抗Ｒ２及びコンデンサＣ４の直列回路からなる時定数回路と、抵抗Ｒ２及びコンデンサＣ４の接続点に入力端が接続されたバッファＩＣ１３と、カソードを入力端側にして抵抗Ｒ２に並列接続されたダイオードＤ１とを備える。このデッドタイム生成回路９ａ，９ｂでは、入力信号の立ち上がりのみ、抵抗Ｒ２の抵抗値とコンデンサＣ３の静電容量とで決定される時定数に応じた一定時間遅延させており、入力信号の先頭に所定のデッドタイムｄｔ１を設けている。
【００３８】
次に、上記した駆動回路６の動作を図５の波形図に基づいて説明する。尚、図５（ａ）は制御信号Ｓ１、図５（ｂ）は遅延信号Ｓ２の波形図である。図５（ｃ）（ｄ）はＮＯＴゲート１０ａ，１０ｂの出力信号Ｓ３，Ｓ４の波形図である。また、図５（ｅ）（ｆ）はスイッチング素子Ｑ１の高圧側ゲートｇ２及び低圧側ゲートｇ１にそれぞれ印加されるゲート電圧Ｖｇ１２，Ｖｇ１１の波形図である。また、図５（ｇ）（ｈ）はスイッチング素子Ｑ２の高圧側ゲートｇ２及び低圧側ゲートｇ１にそれぞれ印加されるゲート電圧Ｖｇ２２，Ｖｇ２１の波形図である。
【００３９】
駆動回路６は、発振制御回路５からの制御信号Ｓ１を遅延回路８によって一定時間ｄ１だけ遅延させ、デッドタイム生成回路９ａによって遅延信号Ｓ２の先頭にデッドタイムｄｔ１を設けた信号を、スイッチング素子Ｑ１の低圧側のゲート電圧Ｖｇ１１とする。また駆動回路６は、デッドタイム生成回路９ｂの出力と制御信号Ｓ１との論理和をとった信号を、スイッチング素子Ｑ１の高圧側のゲート電圧Ｖｇ１２とする。ここで、遅延回路８による遅延時間ｄ１は、制御信号Ｓ１のＨレベルの期間をＴとすると、ｄ１≦Ｔである。尚、制御信号Ｓ１は、通常オンデューティが略５０％の信号とするので、上記の期間Ｔは制御信号Ｓ１の半周期に略等しい時間となる。
【００４０】
また駆動回路６は、制御信号Ｓ１を遅延回路８によって遅延させ、ＮＯＴゲート１０ｂで反転させた信号Ｓ４の先頭に、デッドタイム生成回路９ａによってデッドタイムｄｔ１を設けた信号を、スイッチング素子Ｑ２の低圧側のゲート電圧Ｖｇ２１とする。また駆動回路６は、制御信号Ｓ１を反転させた信号Ｓ３と、デッドタイム生成回路９ｂの出力との論理和をとった信号を、スイッチング素子Ｑ２の高圧側のゲート電圧Ｖｇ２２とする。
【００４１】
このように、各スイッチング素子Ｑ１，Ｑ２の高圧側ゲートｇ２に印加されるゲート電圧Ｖｇ１２，Ｖｇ２２は、制御信号Ｓ１又は制御信号Ｓ１を反転させた信号Ｓ３と、低圧側ゲートｇ１に印加されるゲート電圧Ｖｇ１１，Ｖｇ２１の論理和の信号となっている。また各スイッチング素子Ｑ１，Ｑ２の低圧側ゲートｇ１に印加されるゲート電圧Ｖｇ１１，Ｖｇ２１は、制御信号Ｓ１の立ち下がり又は立ち上がりを一定時間ｄ１だけ遅延させたタイミングで信号レベルがＬレベルになる。したがって、一方のスイッチング素子Ｑ１（又はＱ２）の両ゲートｇ１，ｇ２に印加させる電圧がＬレベルとなる前に、他方のスイッチング素子Ｑ２（又はＱ１）の高圧側ゲートｇ２にＨレベルのゲート電圧が印加されることになる。よって、一方のスイッチング素子Ｑ１（又はＱ２）がオフする前に、他方のスイッチング素子Ｑ２（又はＱ１）が整流モードで動作し、共振電流が流れる電流ループを確保できるから、共振電流が行き場を失ってインダクタＬ１に過電圧が発生することはない。
【００４２】
また、上述の駆動回路６において遅延回路８による遅延時間ｄ１を大きくすると、高圧側ゲートｇ２に印加されるゲート電圧Ｖｇ１２，Ｖｇ２２がＬレベルとなる期間が短くなる。すなわちスイッチング素子Ｑ１，Ｑ２が完全にオフする期間が短くなる。その極端な場合は、遅延時間ｄ１＝Ｔ１（制御信号Ｓ１の半周期）のときであり、各スイッチング素子Ｑ１，Ｑ２の高圧側ゲートｇ２に印加されるゲート電圧Ｖｇ１２，Ｖｇ２２が常にＨレベルとなる状態に相当する。この場合、低圧側ゲートｇ１がＨレベルになるとスイッチング素子はオン状態、低圧側ゲートｇ１がＬレベルになるとスイッチング素子は整流モードで動作することになる。この場合でも、一方のスイッチング素子がオフになる前に、他方のスイッチング素子が整流モードで動作することによって、共振電流が流れる電流ループを確保できるから、インダクタＬ１に過大な電圧が発生するのを抑制できる。
【００４３】
但し、この場合には電流を流さない期間にもスイッチング素子のゲートに駆動電力を供給しなければならないため、スイッチング素子の駆動電力を抑制するためには、遅延時間ｄ１をできるだけ小さくすることが望ましい。
【００４４】
以上のように、本実施形態では、一方のスイッチング素子がオフする前に、他方のスイッチング素子が備える高圧側ゲートに給電を開始することで、このスイッチング素子を整流モードで動作させて、電流ループを確保することができる。したがって、一方のスイッチング素子がオフ状態になった場合でも、共振電流が流れる電流ループを確保できるから、インダクタＬ１に過大な電圧が発生することはなく、スイッチング素子やその他の回路部品に過大なストレスが加わるのを抑制できる。
【００４５】
（実施形態２）
本発明に係る点灯装置の実施形態２を図７〜図１０に基づいて説明する。尚、点灯装置１の回路構成は、実施形態１で説明した図１の回路図に示す通りであり、共通する構成要素には同一の符号を付して、その説明は省略する。
【００４６】
本実施形態の点灯装置１も、実施形態１と同様、一方のスイッチング素子がオフする前にもう一方のスイッチング素子の高圧側ゲートに印加するゲート電圧をＨレベルとして、電流ループを確保している。本実施形態の点灯装置１が実施形態１と異なる点は、スイッチング素子Ｑ１，Ｑ２の高圧側ゲートに印加される電圧Ｖｇ１２，Ｖｇ２２にもデッドタイムが設けられた点である。これにより、各スイッチング素子Ｑ１，Ｑ２がオフする直前に、整流モードで動作する期間が設けられることになる。
【００４７】
ここで、図７及び図８を参照して本実施形態の動作を詳細に説明する。尚、図７（ａ）（ｂ）は高圧側のスイッチング素子Ｑ１の高圧側ゲートｇ２及び低圧側ゲートｇ１にそれぞれ印加されるゲート電圧Ｖｇ１２，Ｖｇ１１の波形図である。また図７（ｃ）（ｄ）は低圧側のスイッチング素子Ｑ２の高圧側ゲートｇ２及び低圧側ゲートｇ１にそれぞれ印加される電圧Ｖｇ２２，Ｖｇ２１の波形図である。また図７（ｅ）（ｆ）は、それぞれ、スイッチング素子Ｑ１，Ｑ２のドレイン−ソース間に流れる電流Ｉ１，Ｉ２の波形図である。図８（ａ）〜（ｆ）は各期間におけるインバータ回路２の等価回路図であり、インバータ回路２以外の回路部品は省略してある。図８（ａ）〜（ｆ）において図中の矢印は電流の流れる方向を示している。
【００４８】
本実施形態のインバータ回路２は共振回路３及び負荷回路４に電力を供給しているので、ブリッジ回路を構成するスイッチング素子Ｑ１，Ｑ２が同時にオフすると、共振電流が行き場を失って過大な電圧が発生し、回路部品に大きなストレスが加わることになる。このようなストレスの大きいスイッチング動作（所謂ハードスイッチング）を回避するため、図７に示すように共振電流がゲート電圧に対して遅相動作となるように、発振制御回路５は動作している。
【００４９】
ここで、図７の期間ｔ１では、スイッチング素子Ｑ１のゲート電圧Ｖｇ１２，Ｖｇ１１が両方共にＨレベルであるので、スイッチング素子Ｑ１はオンになる。またスイッチング素子Ｑ２のゲート電圧Ｖｇ２１，Ｖｇ２２は両方共にＬレベルであるので、スイッチング素子Ｑ２はオフになる。この場合の等価回路は図８（ａ）に示す通りであり、直流電源Ｅ１→インダクタＬ１→コンデンサＣ１→直流電源Ｅ１の経路で電流が流れる。
【００５０】
この状態からスイッチング素子Ｑ１の両ゲートｇ１，ｇ２に印加される電圧Ｖｇ１１，Ｖｇ１２が共にＬレベルになると、スイッチング素子Ｑ１がオフになるため、共振電流の流れる経路がなくなってしまう。このように、スイッチング素子Ｑ１，Ｑ２が同時にオフになると、インダクタＬ１に過大な電圧が発生し、回路部品に過大なストレスがかかってしまう。
【００５１】
このような状況を回避するために、駆動回路６は、スイッチング素子Ｑ１がオフする前の期間ｔ２〜ｔ３に、スイッチング素子Ｑ１の高圧側ゲート電圧Ｖｇ１２をＬレベルとし、低圧側ゲート電圧Ｖｇ１１のみＨレベルとして、スイッチング素子Ｑ１を整流モードで動作させる。スイッチング素子Ｑ２がオフしている期間ｔ２の等価回路は図８（ｂ）に示す通りであり、スイッチング素子Ｑ１は、高圧側から低圧側に電流を流す向きのダイオードとして動作する。尚、この場合にも、直流電源Ｅ１→インダクタＬ１→コンデンサＣ１→直流電源Ｅ１の経路で電流が流れ続けることになる。
【００５２】
その後、スイッチング素子Ｑ１が整流モードで動作中の期間ｔ３に、駆動回路６は、スイッチング素子Ｑ２の高圧側ゲートｇ２にＨレベルのゲート電圧Ｖｇ２２を印加して、スイッチング素子Ｑ２を整流モードで動作させる。この場合の等価回路は図８（ｃ）に示す通りであり、スイッチング素子Ｑ２は低圧側から高圧側に電流を流す向きのダイオードとして動作し、スイッチング素子Ｑ２→インダクタＬ１→コンデンサＣ１→スイッチング素子Ｑ２という電流ループが確保される。尚、期間ｔ３ではスイッチング素子Ｑ１がまだ整流モードで動作しているので、直流電源Ｅ１→インダクタＬ１→コンデンサＣ１→直流電源Ｅ１の経路で電流が流れている。
【００５３】
その後の期間ｔ４では、スイッチング素子Ｑ１のゲート電圧Ｖｇ１１，Ｖｇ１２が両方共にＬレベルになって、スイッチング素子Ｑ１がオフ状態となる。この場合の等価回路は図８（ｄ）に示す通りであり、スイッチング素子Ｑ１がオフする前に共振回路３に流れていた電流は、整流モードで動作するスイッチング素子Ｑ２を介して流れ続けることができるので、インダクタＬ１に過大な電圧が発生することなく動作させることができる。
【００５４】
また期間ｔ５では、スイッチング素子Ｑ２のゲート電圧Ｖｇ２１，Ｖｇ２２が両方共にＨレベルになって、スイッチング素子Ｑ２が完全なオン状態となっており、この場合の等価回路は図８（ｅ）に示す通りである。この期間ではインダクタＬ１に蓄積されたエネルギーが無くなるまで、インダクタＬ１→コンデンサＣ１→スイッチング素子Ｑ２→インダクタＬ２の経路で電流が流れ、この電流がゼロになると、共振電流が反転してインダクタＬ１→スイッチング素子Ｑ２→コンデンサＣ１→インダクタＬ１の経路で電流が流れる。
【００５５】
また駆動回路６では、スイッチング素子Ｑ２がオフする直前の期間ｔ６〜ｔ７でも、上述と同様に、スイッチング素子Ｑ２の高圧側ゲートｇ２のみにＨレベルのゲート電圧Ｖｇ２２を印加して、スイッチング素子Ｑ２を整流モードで動作させている。この場合の等価回路は図８（ｆ）に示す通りである。そして、スイッチング素子Ｑ２が整流モードで動作中に、他方のスイッチング素子Ｑ１を整流モードに切り替えた後、スイッチング素子Ｑ２をオフに切り替え、その後でスイッチング素子Ｑ１を完全なオン状態に切り替えている。
【００５６】
以上のように、本実施形態でも、一方のスイッチング素子がオフする前に、他方のスイッチング素子が備える高圧側ゲートに給電を開始することで、このスイッチング素子を整流モードで動作させて、電流ループを確保することができる。したがって、一方のスイッチング素子がオフ状態になった場合でも、共振電流が流れる電流ループを確保できるから、インダクタＬ１に過大な電圧が発生することはなく、スイッチング素子やその他の回路部品に過大なストレスが加わるのを抑制できる。
【００５７】
駆動回路６は上記のような動作を行うのであるが、このような駆動方法は図９に示す具体回路によって実現できる。駆動回路６は、ＮＯＴゲート１０ｃと、デッドタイム生成回路１４ａ，１４ｂと、遅延回路１５ａ，１５ｂと、ドライブ回路７ａ，７ｂとを備える。本実施形態では、一方のスイッチング素子がオフする前にもう一方のスイッチング素子の高圧側ゲートに印加するゲート電圧をＨレベルとして、電流ループを確保するとともに、スイッチング素子Ｑ１，Ｑ２の高圧側ゲートに印加される電圧Ｖｇ１２，Ｖｇ２２にもデッドタイムを設け、各スイッチング素子Ｑ１，Ｑ２がオフする直前に、整流モードで動作する期間を設けてある。このような駆動方法を採用することによって、駆動回路６の回路構成を簡略化できる。尚、スイッチング素子Ｑ１，Ｑ２を駆動するために、駆動回路６には適宜レベルシフト回路（図示せず）を追加または挿入してもよい。
【００５８】
ＮＯＴゲート１０ｃは、制御信号Ｓ１を反転させた信号Ｓ２を出力する。
【００５９】
デッドタイム生成回路１４ａ，１４ｂは、それぞれ、制御信号Ｓ１、信号Ｓ２の先頭に所定のデッドタイム（休止時間）ｄｔ１を設けた信号を発生する。デッドタイム生成回路９ａ，９ｂは例えば図６（ｂ）に示すような具体回路で実現される。
【００６０】
遅延回路１５ａ，１５ｂは、それぞれ、デッドタイム生成回路１４ａ，１４ｂから出力された信号を一定時間ｄ１だけ遅延させた信号を出力する。遅延回路１５ａ，１５ｂは例えば図６（ａ）に示すような具体回路で実現される。
【００６１】
ドライブ回路７ａでは、デッドタイム生成回路１４ａの出力をゲート電圧Ｖｇ１２としてスイッチング素子Ｑ１の高圧側ゲートｇ２に出力し、遅延回路１５ａの出力をゲート電圧Ｖｇ１１としてスイッチング素子Ｑ１の低圧側ゲートｇ１に出力する。
【００６２】
またドライブ回路７ｂでは、デッドタイム生成回路１４ｂの出力をゲート電圧Ｖｇ２２としてスイッチング素子Ｑ２の高圧側ゲートｇ２に出力し、遅延回路１５ｂの出力をゲート電圧Ｖｇ２１としてスイッチング素子Ｑ２の低圧側ゲートｇ１に出力する。
【００６３】
この駆動回路６の動作を図１０の波形図に基づいて説明する。尚、図１０（ａ）は制御信号Ｓ１、図１０（ｂ）はＮＯＴゲート１０ｃの出力信号Ｓ２の波形図である。図１０（ｃ）（ｄ）はスイッチング素子Ｑ１の高圧側ゲートｇ２及び低圧側ゲートｇ１にそれぞれ印加されるゲート電圧Ｖｇ１２，Ｖｇ１１の波形図である。また、図１０（ｅ）（ｆ）はスイッチング素子Ｑ２の高圧側ゲートｇ２及び低圧側ゲートｇ１にそれぞれ印加されるゲート電圧Ｖｇ２２，Ｖｇ２１の波形図であり、図１０（ｇ）はスイッチング素子Ｑ２に流れる電流Ｉ２の波形図である。
【００６４】
駆動回路６では、デッドタイム生成回路１４ａが、発振制御回路５からの制御信号Ｓ１の先頭にデッドタイムｄｔ１を設けた信号を発生し、この信号をスイッチング素子Ｑ１の高圧側のゲート電圧Ｖｇ１２とする（図１０（ｃ）参照）。また、デッドタイム生成回路１４ａの出力を遅延回路１５ａによって一定時間ｄ１だけ遅延させており、この信号が、スイッチング素子Ｑ１の低圧側のゲート電圧Ｖｇ１１となる（図１０（ｄ）参照）。また駆動回路６では、ＮＯＴゲート１０ｃが制御信号Ｓ１を反転させた信号Ｓ２を発生する（図１０（ｂ）参照）。そして、デッドタイム生成回路１４ｂによって信号Ｓ２の先頭にデッドタイムｄｔ１が設けられた信号を、スイッチング素子Ｑ２の高圧側のゲート電圧Ｖｇ２２とする（図１０（ｅ）参照）。また、デッドタイム生成回路１４ｂの出力を遅延回路１５ｂによって一定時間ｄ１だけ遅延させており、この信号が、スイッチング素子Ｑ２の低圧側のゲート電圧Ｖｇ２１となる（図１０（ｆ）参照）。尚、遅延回路８による遅延時間ｄ１は、制御信号Ｓ１のＨレベルの期間をＴとすると、ｄ１≦Ｔである。制御信号Ｓ１は、通常オンデューティが略５０％の信号とするので、上記の期間Ｔは制御信号Ｓ１の半周期に略等しい時間となる。また、一方のスイッチング素子が完全なオフ状態となる前に、他方のスイッチング素子に対して高圧側ゲート電圧の供給を開始するため、遅延時間ｄ１はデッドタイムｄｔ１よりも長めに設定されている（ｄ１＞ｄｔ１）。
【００６５】
このように、各スイッチング素子Ｑ１，Ｑ２の高圧側ゲートｇ２に印加されるゲート電圧Ｖｇ１２，Ｖｇ２２は、制御信号Ｓ１又は制御信号Ｓ１を反転させた信号Ｓ２の先頭にデッドタイムが設けられた信号となる。また各スイッチング素子Ｑ１，Ｑ２の低圧側ゲートｇ１に印加されるゲート電圧Ｖｇ１１，Ｖｇ２１は、高圧側ゲートｇ２に印加されるゲート電圧Ｖｇ１２，Ｖｇ２２を一定時間ｄ１だけ遅延させた信号となっている。ここで、一方のスイッチング素子の両ゲートｇ１，ｇ２に印加させる電圧がＬレベルとなる前に、他方のスイッチング素子の高圧側ゲートｇ２にＨレベルのゲート電圧が印加されるよう、遅延時間ｄ１をデッドタイムｄｔ１よりも長くしてある（ｄ１＞ｄｔ１）。よって、一方のスイッチング素子Ｑ１（又はＱ２）がオフする前に、他方のスイッチング素子Ｑ２（又はＱ１）が整流モードで動作する。この時、整流モードのスイッチング素子Ｑ２を介して低圧側から高圧側へ電流を流すことができるので、共振電流が流れる電流ループを確保でき、共振電流が行き場を失ってインダクタＬ１に過電圧が発生することはない。
【００６６】
なお遅延時間ｄ１を大きくすると、両ゲートｇ１，ｇ２ともＨレベルとなる期間が短くなる。すなわちスイッチング素子Ｑ１，Ｑ２が完全なオン状態となる期間が短くなる。ここで、低圧側ゲートｇ１のゲート電圧のみがＨレベルになると、そのスイッチング素子は整流モードで動作するため、損失が大きくなる。また回生電流の流れる期間は、そのスイッチング素子の動作モードが整流モードとなるため、損失が大きくなる。また、回生電流の流れる期間は、そのスイッチング素子を整流モードで動作させるために、高圧側ゲートｇ２のゲート電圧をＨレベルにする必要がある。ここで、制御信号Ｓ１の周期をＴ０、回生電流の流れる期間をＴ２とすると、Ｔ０／２−ｄ１＞Ｔ２である。このような条件に鑑み、両ゲートｇ１，ｇ２に印加されるゲート電圧がＨレベルとなる期間を長くして、損失を抑制するためには、ｄ１＞ｄｔ１で、遅延時間ｄ１はできる限り短い時間にするのが好ましい。すなわち、遅延時間ｄ１をできるだけデッドタイムｄｔ１に近づけることが好ましい。
【００６７】
尚、上述の実施形態１，２では、図４及び図９に示す駆動回路６に発振制御回路５から１つの制御信号Ｓ１のみが入力されているが、発振制御回路５から、制御信号Ｓ１とこの制御信号Ｓ１を反転させた信号を駆動回路６に出力させれば、駆動回路６側に制御信号Ｓ１を反転させるＮＯＴゲートを設ける必要が無くなる。ここで、反転信号を出力させるか否かは発振制御回路５の構成によって適宜選択が可能である。
【００６８】
また、上述した実施形態１、２の点灯装置１では、インバータ回路２がハーフブリッジ型のインバータ回路で構成されているが、フルブリッジ型のインバータ回路でもよい。また共振回路３も図１に示したＬＣ直列共振回路に限定されるものではなく、適宜変更が可能である。また上述の各実施形態では負荷回路４が光源として放電ランプＬａ１を備えているが、発光ダイオードのような固体発光光源を備えたものでもよい。
【００６９】
ところで、実施形態１又は２で説明した点灯装置１と、光源である放電ランプＬａ１とを器具本体（図示せず）に装着して照明器具が構成される。この照明器具は、実施形態１又は２で説明した点灯装置１を備えているので、電力効率を向上させるとともに、回路部品に過大なストレスが加わる可能性を抑制することができる。
【符号の説明】
【００７０】
１ 点灯装置
２ インバータ回路
３ 共振回路
４ 負荷回路
５ 発振制御回路
６ 駆動回路
ｇ１ 低圧側ゲート
ｇ２ 高圧側ゲート
Ｌａ１ 放電ランプ
Ｑ１，Ｑ２ スイッチング素子
Ｓ１ 制御信号
Ｅ１ 直流電源
【技術分野】
【０００１】
本発明は、光源を点灯させる点灯装置及びそれを用いる照明器具に関するものである。
【背景技術】
【０００２】
従来、光源として放電ランプを用いる点灯装置が提供されている。この種の点灯装置は、商用交流電源から供給される交流電圧を直流電圧に変換する直流電源回路と、直流電源回路の出力電圧をスイッチング素子でスイッチングすることによって高周波電圧に変換する高周波変換回路を備えている。高周波変換回路の出力端には共振回路が接続されており、共振回路の共振現象によって発生した高周波電圧が放電ランプに印加される。このような点灯装置では、放電ランプへの出力を制御するために、直流電源回路から出力される直流電圧、又は、高周波変換回路から出力される高周波電力を制御しているが、電力効率を向上させるために、スイッチング素子として低損失のものが求められている。
【０００３】
近年、低損失で高耐圧のスイッチング素子として、ＧａＮやＡｌＧａＮのようなワイドバンドギャップ半導体により形成されたスイッチング素子の開発が進められている。ここで、ワイドバンドギャップとは、Ｓｉのバンドギャップ（１．１ｅＶ）の約２倍以上のバンドギャップ（２．０Ｖ以上）をいう。またワイドバンドギャップ半導体とは、例えば周期律表第２周期の軽元素（Ｂ，Ｃ，Ｎ，Ｏ）を構成要素とする半導体である。
【０００４】
このようなワイドバンドギャップ半導体の中でも、低容量で比較的低コストな素子として有望視されているものに、ＧａＮ系半導体からなるスイッチング素子がある（例えば特許文献１参照）。
【０００５】
上記特許文献１に開示されたＧａＮ系半導体からなるスイッチング素子Ｑ３は、図１１（ａ）に示すように、２つのゲートｇ１，ｇ２を備えた双方向スイッチング素子である。この双方向スイッチング素子は、低圧側のゲートｇ１に印加されるゲート電圧Ｖｇ１、高圧側のゲートｇ２に印加されるゲート電圧Ｖｇ２の組み合わせによって、図１１（ｂ）に示すように、ソースＳ１−Ｓ２間の状態が４つの動作モードに切り替えられる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】国際公開第２００８／０６２８００号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記特許文献１に開示された双方向スイッチング素子でブリッジ回路を構成し、ブリッジ回路の出力に共振回路を接続した点灯装置では、両ゲート電圧Ｖｇ１，Ｖｇ２が入力されるタイミングによって、ブリッジ回路を構成する双方向スイッチング素子が全てオフになると、共振回路の回生電流が行き場を失って過大な電圧が発生し、回路部品に過大なストレスが加わる可能性があった。
【０００８】
本発明は上記課題に鑑みて為されたものであり、その目的とするところは、電力効率を向上させるとともに、回路部品に過大なストレスが加わるのを抑制できる点灯装置及びそれを用いる照明器具を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の点灯装置は、インバータ回路と共振回路と発振制御回路と駆動回路を備える。インバータ回路は、少なくとも一対のスイッチング素子で構成されるブリッジ回路を有し、直流電源の直流電圧をスイッチング素子でスイッチングすることによって高周波電圧に変換する。共振回路は、少なくとも１つのインダクタ及びコンデンサを有し、インバータ回路の出力端に接続されて、共振出力を光源に供給する。発振制御回路は、スイッチング素子のオン／オフを制御する制御信号を出力し、スイッチング素子の発振周波数を変化させることによって光源の点灯状態を制御する。駆動回路は、発振制御回路から入力される制御信号に基づいてスイッチング素子を駆動する。スイッチング素子は、ＧａＮ系半導体により形成されて２つのゲートを備えた双方向スイッチング素子で構成される。駆動回路は、一方の双方向スイッチング素子が備える低圧側ゲートへの給電が停止する前に、他方の双方向スイッチング素子が備える高圧側ゲートへの給電を開始する。
【００１０】
この点灯装置において、駆動回路は、遅延回路とデッドタイム生成回路とＯＲ回路を備える。遅延回路は、発振制御回路から入力される制御信号を一定時間遅延させた遅延信号を出力する。デッドタイム生成回路は、遅延信号の先頭に所定のデッドタイムを設けた信号を出力する。ＯＲ回路は、デッドタイム生成回路から出力される信号と制御信号との論理和の信号を出力する。スイッチング素子の低圧側ゲートにはデッドタイム生成回路の出力信号が入力され、高圧側ゲートにはＯＲ回路の出力信号が入力される。
【００１１】
この点灯装置において、駆動回路はデッドタイム生成回路と遅延回路を備える。デッドタイム生成回路は、発振制御回路から入力される制御信号の先頭に所定のデッドタイムを設けた信号を出力する。遅延回路は、デッドタイム生成回路から出力される信号を一定時間遅延させた遅延信号を出力する。スイッチング素子の高圧側ゲートにはデッドタイム生成回路の出力信号が入力され、低圧側ゲートには遅延信号が入力される。
【００１２】
この点灯装置において、光源が放電ランプであることも好ましい。
【００１３】
本発明の照明器具は、上述の点灯装置を備えることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、電力効率を向上させるとともに、回路部品に過大なストレスが加わるのを抑制できる点灯装置を提供できる。
【００１５】
また、上記の点灯装置を備えることで、電力効率を向上させるとともに、回路部品に過大なストレスが加わるのを抑制した照明器具を提供できる。
【図面の簡単な説明】
【００１６】
【図１】実施形態１の点灯装置の回路図である。
【図２】（ａ）〜（ｆ）は同上の動作を説明する波形図である。
【図３】（ａ）〜（ｄ）は同上のインバータ回路の等価回路図である。
【図４】同上を構成する駆動回路の具体回路図である。
【図５】（ａ）〜（ｈ）は同上の動作を説明する波形図である。
【図６】（ａ）は同上を構成する遅延回路の具体回路図、（ｂ）は同上を構成するデッドタイム生成回路の具体回路図である。
【図７】（ａ）〜（ｆ）は実施形態２の点灯装置の動作を説明する波形図である。
【図８】（ａ）〜（ｆ）は同上のインバータ回路の等価回路図である。
【図９】同上を構成する駆動回路の具体回路図である。
【図１０】（ａ）〜（ｇ）は同上の動作を説明する波形図である。
【図１１】（ａ）（ｂ）は同上に用いられるスイッチング素子の動作モードを説明する説明図である。
【発明を実施するための形態】
【００１７】
以下に本発明の実施の形態を図面に基づいて説明する。
【００１８】
（実施形態１）
本発明に係る点灯装置の実施形態１を図１〜図６に基づいて説明する。本実施形態の点灯装置の回路図を図１に示す。この点灯装置１は、インバータ回路２と、共振回路３と、負荷回路４と、発振制御回路５と、駆動回路６を備える。
【００１９】
インバータ回路２は、直流電源Ｅ１の両端間にハーフブリッジ接続された一対のスイッチング素子Ｑ１，Ｑ２と、発振制御回路５から入力される制御信号に応じてスイッチング素子Ｑ１，Ｑ２を駆動する駆動回路６を備えている。
【００２０】
共振回路３は、低圧側のスイッチング素子Ｑ２の両端間に接続されたインダクタＬ１及びコンデンサＣ１のＬＣ共振回路で構成される。コンデンサＣ１の両端間には直流カットコンデンサＣ２を介して負荷回路４が接続されている。尚、共振回路３は、高圧側のスイッチング素子Ｑ１の両端間に接続されていてもよい。
【００２１】
負荷回路４は、共振回路３の出力端に直流カットコンデンサＣ２を介して接続された、蛍光灯のような放電ランプＬａ１からなる。
【００２２】
発振制御回路５は、所定の周波数で発振する発振回路（図示せず）を具備し、所定周波数の矩形波信号からなる制御信号Ｓ１を駆動回路６に出力する。また発振制御回路５は、外部の調光器２０から入力される調光信号ＤＭ１に応じて、発振回路の発振周波数を変化させており、制御信号Ｓ１の周波数を変化させることによってインバータ回路２の動作周波数を変化させて、放電ランプＬａ１を調光する。
【００２３】
駆動回路６は、スイッチング素子Ｑ１，Ｑ２のゲートをそれぞれドライブするドライブ回路７ａ，７ｂを備えている。この駆動回路６は、発振制御回路５から入力される制御信号Ｓ１に応じて、ドライブ回路７ａ，７ｂによりスイッチング素子Ｑ１，Ｑ２を所定の周波数で交互にオン／オフさせることで、直流電源Ｅ１の直流電圧を高周波の交流電圧に変換する。
【００２４】
ここにおいて、本実施形態ではインバータ回路２を構成する一対のスイッチング素子Ｑ１，Ｑ２に、ワイドバンドギャップ半導体であるＧａＮ系半導体により形成された、２つのゲートを備える双方向スイッチング素子を用いている。なお、ワイドバンドギャップとは、Ｓｉのバンドギャップ（１．１ｅＶ）の約２倍以上のバンドギャップ（２．０Ｖ以上）をいう。またワイドバンドギャップ半導体とは、例えば周期律表第２周期の軽元素（Ｂ，Ｃ，Ｎ，Ｏ）を構成要素とする半導体である。このスイッチング素子Ｑ１，Ｑ２は、背景技術で説明したように２つのゲートｇ１，ｇ２に印加されるゲート電圧の組み合わせによって、図１１（ｂ）に示すようにソースｓ１，ｓ２間の状態が４つの動作モードに切り替えられるようになっている。ここで、両ゲートｇ１，ｇ２に印加されるゲート電圧が共にＬレベルになると、スイッチング素子Ｑ１，Ｑ２はオフになり、両ゲートｇ１，ｇ２に印加されるゲート電圧が共にＨレベルになると、スイッチング素子Ｑ１，Ｑ２はオンになる。ゲートｇ１，ｇ２の一方のみゲート電圧がＨレベルになると、スイッチング素子Ｑ１，Ｑ２は整流モードで動作し、低圧側ゲート電圧のみがＨレベルであれば、高圧側から低圧側へ電流が流れる向きのダイオードとして動作する。また、高圧側ゲート電圧のみがＨレベルであれば、スイッチング素子Ｑ１、Ｑ２は低圧側から高圧側へ電流が流れる向きのダイオードとして動作する。
【００２５】
発振制御回路５では、一方のスイッチング素子Ｑ１（又はＱ２）が備える低圧側ゲートｇ１への給電が停止する前に、他方のスイッチング素子Ｑ２（又はＱ１）が備える高圧側ゲートｇ２への給電を開始している。これにより、一方のスイッチング素子Ｑ１（又はＱ２）がオフする前に、他方のスイッチング素子Ｑ２（又はＱ１）が整流モードに切り替えられ、低圧側から高圧側へ電流を流すダイオードとして動作する。したがって、一方のスイッチング素子がオフする前に共振回路に流れていた電流は、一方のスイッチング素子がオフした後、整流モードで動作する他方のスイッチング素子を介して流れ続けることができる。よって、共振回路の回生電流が流れる経路を確保でき、回路部品にストレスが加わるのを抑制できる。しかも、インバータ回路２を構成するスイッチング素子Ｑ１，Ｑ２が、ＧａＮ系半導体により形成されて２つのゲートを備えた双方向スイッチング素子で構成されており、低損失で高耐圧でありながら、比較的低コストな素子を使用することで、回路損失を低減した高効率で低コストの点灯装置を実現できる。
【００２６】
次に、図２及び図３を参照して本実施形態の動作を詳細に説明する。尚、図２（ａ）（ｂ）は高圧側のスイッチング素子Ｑ１の高圧側ゲートｇ２及び低圧側ゲートｇ１にそれぞれ印加される電圧Ｖｇ１２，Ｖｇ１１の波形図である。また図２（ｃ）（ｄ）は低圧側のスイッチング素子Ｑ２の高圧側ゲートｇ２及び低圧側ゲートｇ１にそれぞれ印加される電圧Ｖｇ２２，Ｖｇ２１の波形図である。また図２（ｅ）（ｆ）は、それぞれ、スイッチング素子Ｑ１，Ｑ２のドレイン−ソース間に流れる電流Ｉ１，Ｉ２の波形図である。図３（ａ）〜（ｄ）は各期間におけるインバータ回路２の等価回路図であり、インバータ回路２以外の回路部品は省略してある。図３（ａ）〜（ｄ）において図中の矢印は電流の流れを示している。
【００２７】
本実施形態のインバータ回路２は共振回路３及び負荷回路４に電力を供給しているので、ブリッジ回路を構成するスイッチング素子Ｑ１，Ｑ２が同時にオフすると、共振電流が行き場を失って過大な電圧が発生し、回路部品に大きなストレスが加わることになる。このようなストレスの大きいスイッチング動作（所謂ハードスイッチング）を回避するため、図２に示すように共振電流がゲート電圧に対して遅相動作となるように、発振制御回路５は動作している。
【００２８】
ここで、図２の期間ｔ１では、スイッチング素子Ｑ１のゲート電圧Ｖｇ１２，Ｖｇ１１が両方共にＨレベルであるので、スイッチング素子Ｑ１はオンになる。またスイッチング素子Ｑ２のゲート電圧Ｖｇ２１，Ｖｇ２２は両方共にＬレベルであるので、スイッチング素子Ｑ２はオフになる。この場合の等価回路は図３（ａ）に示す通りであり、直流電源Ｅ１→インダクタＬ１→コンデンサＣ１→直流電源Ｅ１の経路で電流が流れる。
【００２９】
この状態からスイッチング素子Ｑ１の両ゲートｇ１，ｇ２に印加される電圧Ｖｇ１１，Ｖｇ１２が共にＬレベルになると、スイッチング素子Ｑ１が完全にオフになるため、共振電流の流れる経路がなくなってしまう。このように、スイッチング素子Ｑ１，Ｑ２が同時にオフになると、インダクタＬ１に過大な電圧が発生し、回路部品に過大なストレスがかかってしまう。
【００３０】
このような状況を回避するために、駆動回路６は、スイッチング素子Ｑ１がオフする前の期間ｔ２に、スイッチング素子Ｑ２の高圧側ゲートｇ２にＨレベルのゲート電圧Ｖｇ２２を印加して、スイッチング素子Ｑ２を整流モードで動作させる。この場合の等価回路は図３（ｂ）に示す通りであり、スイッチング素子Ｑ２は低圧側から高圧側に電流を流す向きのダイオードとして動作し、スイッチング素子Ｑ２→インダクタＬ１→コンデンサＣ１→スイッチング素子Ｑ２という電流ループが確保される。尚、期間ｔ２ではスイッチング素子Ｑ１がまだオン状態であるので、直流電源Ｅ１→インダクタＬ１→コンデンサＣ１→直流電源Ｅ１の経路で電流が流れている。
【００３１】
その後の期間ｔ３に、駆動回路６は、スイッチング素子Ｑ１の両ゲートｇ１，ｇ２に印加するゲート電圧Ｖｇ１１，Ｖｇ１２をＬレベルとし、スイッチング素子Ｑ１をオフさせる。この場合の等価回路は図３（ｃ）に示す通りであり、スイッチング素子Ｑ１がオフする前に共振回路３に流れていた電流は、整流モードで動作するスイッチング素子Ｑ２を介して流れ続けることができるので、インダクタＬ１に過大な電圧が発生することなく動作させることができる。
【００３２】
なお、その後の期間ｔ４では、駆動回路６がスイッチング素子Ｑ２のゲート電圧Ｖｇ２１，Ｖｇ２２を両方共にＨレベルとし、スイッチング素子Ｑ２を完全なオン状態に切り替えており、この場合の等価回路は図３（ｄ）に示す通りである。期間ｔ４ではインダクタＬ１に蓄積されたエネルギーが無くなるまで、インダクタＬ１→コンデンサＣ１→スイッチング素子Ｑ２→インダクタＬ２の経路で電流が流れ、この電流がゼロになると、共振電流が反転してインダクタＬ１→スイッチング素子Ｑ２→コンデンサＣ１→インダクタＬ１の経路で電流が流れる。
【００３３】
駆動回路６では、スイッチング素子Ｑ２が完全にオフする前にも、上述と同様に、スイッチング素子Ｑ１の高圧側ゲート電圧Ｖｇ１２のみをＨレベルとして、スイッチング素子Ｑ１を整流モードで（低圧側から高圧側に電流を流すダイオードとして）動作させる。これによって、スイッチング素子Ｑ１→（直流電源Ｅ１を構成する回路要素）→コンデンサＣ１→インダクタＬ１→スイッチング素子Ｑ１の電流ループが確保されるから、スイッチング素子Ｑ２が完全にオフしたとしても、共振電流の流れる経路が確保され、インダクタＬ１に過大な電圧が発生することはない。
【００３４】
駆動回路６は上記のような動作を行うのであるが、このような駆動方法は図４に示す具体回路によって実現できる。駆動回路６は、ドライブ回路７ａ，７ｂと、遅延回路８と、デッドタイム生成回路９ａ，９ｂと、ＮＯＴゲート１０ａ，１０ｂと、ＯＲ回路１１ａ，１１ｂとを備えている。尚、スイッチング素子Ｑ１，Ｑ２を駆動するため、駆動回路６には適宜レベルシフト回路（図示せず）を追加または挿入してもよい。
【００３５】
遅延回路８は、発振制御回路５から入力される制御信号Ｓ１を一定時間遅延させた遅延信号Ｓ２を出力する。デッドタイム生成回路９ａは、遅延信号Ｓ２の先頭に所定のデッドタイム（休止時間）を設けた信号を発生する。ＯＲ回路１１ａは、制御信号Ｓ１とデッドタイム生成回路９ａの出力との論理和となる信号を出力する。ドライブ回路７ａでは、ＯＲ回路１１ａの出力をゲート電圧Ｖｇ１２としてスイッチング素子Ｑ１の高圧側ゲートｇ２に出力し、デッドタイム生成回路９ａの出力をゲート電圧Ｖｇ１１としてスイッチング素子Ｑ１の低圧側ゲートｇ１に出力する。
【００３６】
また、ＮＯＴゲート１０ａは制御信号Ｓ１を反転させた信号Ｓ３を出力する。ＮＯＴゲート１０ｂは遅延信号Ｓ２を反転させた信号Ｓ４を出力する。デッドタイム生成回路９ｂは、信号Ｓ４の先頭に所定のデッドタイムを設けた信号を発生する。ＯＲ回路１１ｂは、ＮＯＴゲート１０ａから出力される信号Ｓ３と、デッドタイム生成回路９ｂから出力される信号との論理和の信号を出力する。ドライブ回路７ｂでは、ＯＲ回路１１ｂの出力をゲート電圧Ｖｇ２２としてスイッチング素子Ｑ２の高圧側ゲートｇ２に出力し、デッドタイム生成回路９ｂの出力をゲート電圧Ｖｇ２１としてスイッチング素子Ｑ２の低圧側ゲートｇ１に出力する。
【００３７】
ここで、遅延回路８及びデッドタイム生成回路９ａ，９ｂの具体回路を図６に基づいて説明する。図６（ａ）は遅延回路８の具体回路図であり、抵抗Ｒ１とコンデンサＣ３との直列回路からなる時定数回路と、抵抗Ｒ１及びコンデンサＣ３の接続点に入力端が接続されたバッファＩＣ１２とで構成される。この遅延回路８では、抵抗Ｒ１を介してコンデンサＣ３が充電され、コンデンサＣ３の両端電圧がしきい値電圧を超えるとバッファＩＣ１２の出力が反転する。ここで、抵抗Ｒ１の抵抗値とコンデンサＣ３の静電容量とで決定される時定数に応じた遅延時間ｄ１だけ入力信号を遅延することができる。また、図６（ｂ）はデッドタイム生成回路９ａ，９ｂの具体回路である。デッドタイム生成回路９ａ，９ｂは、抵抗Ｒ２及びコンデンサＣ４の直列回路からなる時定数回路と、抵抗Ｒ２及びコンデンサＣ４の接続点に入力端が接続されたバッファＩＣ１３と、カソードを入力端側にして抵抗Ｒ２に並列接続されたダイオードＤ１とを備える。このデッドタイム生成回路９ａ，９ｂでは、入力信号の立ち上がりのみ、抵抗Ｒ２の抵抗値とコンデンサＣ３の静電容量とで決定される時定数に応じた一定時間遅延させており、入力信号の先頭に所定のデッドタイムｄｔ１を設けている。
【００３８】
次に、上記した駆動回路６の動作を図５の波形図に基づいて説明する。尚、図５（ａ）は制御信号Ｓ１、図５（ｂ）は遅延信号Ｓ２の波形図である。図５（ｃ）（ｄ）はＮＯＴゲート１０ａ，１０ｂの出力信号Ｓ３，Ｓ４の波形図である。また、図５（ｅ）（ｆ）はスイッチング素子Ｑ１の高圧側ゲートｇ２及び低圧側ゲートｇ１にそれぞれ印加されるゲート電圧Ｖｇ１２，Ｖｇ１１の波形図である。また、図５（ｇ）（ｈ）はスイッチング素子Ｑ２の高圧側ゲートｇ２及び低圧側ゲートｇ１にそれぞれ印加されるゲート電圧Ｖｇ２２，Ｖｇ２１の波形図である。
【００３９】
駆動回路６は、発振制御回路５からの制御信号Ｓ１を遅延回路８によって一定時間ｄ１だけ遅延させ、デッドタイム生成回路９ａによって遅延信号Ｓ２の先頭にデッドタイムｄｔ１を設けた信号を、スイッチング素子Ｑ１の低圧側のゲート電圧Ｖｇ１１とする。また駆動回路６は、デッドタイム生成回路９ｂの出力と制御信号Ｓ１との論理和をとった信号を、スイッチング素子Ｑ１の高圧側のゲート電圧Ｖｇ１２とする。ここで、遅延回路８による遅延時間ｄ１は、制御信号Ｓ１のＨレベルの期間をＴとすると、ｄ１≦Ｔである。尚、制御信号Ｓ１は、通常オンデューティが略５０％の信号とするので、上記の期間Ｔは制御信号Ｓ１の半周期に略等しい時間となる。
【００４０】
また駆動回路６は、制御信号Ｓ１を遅延回路８によって遅延させ、ＮＯＴゲート１０ｂで反転させた信号Ｓ４の先頭に、デッドタイム生成回路９ａによってデッドタイムｄｔ１を設けた信号を、スイッチング素子Ｑ２の低圧側のゲート電圧Ｖｇ２１とする。また駆動回路６は、制御信号Ｓ１を反転させた信号Ｓ３と、デッドタイム生成回路９ｂの出力との論理和をとった信号を、スイッチング素子Ｑ２の高圧側のゲート電圧Ｖｇ２２とする。
【００４１】
このように、各スイッチング素子Ｑ１，Ｑ２の高圧側ゲートｇ２に印加されるゲート電圧Ｖｇ１２，Ｖｇ２２は、制御信号Ｓ１又は制御信号Ｓ１を反転させた信号Ｓ３と、低圧側ゲートｇ１に印加されるゲート電圧Ｖｇ１１，Ｖｇ２１の論理和の信号となっている。また各スイッチング素子Ｑ１，Ｑ２の低圧側ゲートｇ１に印加されるゲート電圧Ｖｇ１１，Ｖｇ２１は、制御信号Ｓ１の立ち下がり又は立ち上がりを一定時間ｄ１だけ遅延させたタイミングで信号レベルがＬレベルになる。したがって、一方のスイッチング素子Ｑ１（又はＱ２）の両ゲートｇ１，ｇ２に印加させる電圧がＬレベルとなる前に、他方のスイッチング素子Ｑ２（又はＱ１）の高圧側ゲートｇ２にＨレベルのゲート電圧が印加されることになる。よって、一方のスイッチング素子Ｑ１（又はＱ２）がオフする前に、他方のスイッチング素子Ｑ２（又はＱ１）が整流モードで動作し、共振電流が流れる電流ループを確保できるから、共振電流が行き場を失ってインダクタＬ１に過電圧が発生することはない。
【００４２】
また、上述の駆動回路６において遅延回路８による遅延時間ｄ１を大きくすると、高圧側ゲートｇ２に印加されるゲート電圧Ｖｇ１２，Ｖｇ２２がＬレベルとなる期間が短くなる。すなわちスイッチング素子Ｑ１，Ｑ２が完全にオフする期間が短くなる。その極端な場合は、遅延時間ｄ１＝Ｔ１（制御信号Ｓ１の半周期）のときであり、各スイッチング素子Ｑ１，Ｑ２の高圧側ゲートｇ２に印加されるゲート電圧Ｖｇ１２，Ｖｇ２２が常にＨレベルとなる状態に相当する。この場合、低圧側ゲートｇ１がＨレベルになるとスイッチング素子はオン状態、低圧側ゲートｇ１がＬレベルになるとスイッチング素子は整流モードで動作することになる。この場合でも、一方のスイッチング素子がオフになる前に、他方のスイッチング素子が整流モードで動作することによって、共振電流が流れる電流ループを確保できるから、インダクタＬ１に過大な電圧が発生するのを抑制できる。
【００４３】
但し、この場合には電流を流さない期間にもスイッチング素子のゲートに駆動電力を供給しなければならないため、スイッチング素子の駆動電力を抑制するためには、遅延時間ｄ１をできるだけ小さくすることが望ましい。
【００４４】
以上のように、本実施形態では、一方のスイッチング素子がオフする前に、他方のスイッチング素子が備える高圧側ゲートに給電を開始することで、このスイッチング素子を整流モードで動作させて、電流ループを確保することができる。したがって、一方のスイッチング素子がオフ状態になった場合でも、共振電流が流れる電流ループを確保できるから、インダクタＬ１に過大な電圧が発生することはなく、スイッチング素子やその他の回路部品に過大なストレスが加わるのを抑制できる。
【００４５】
（実施形態２）
本発明に係る点灯装置の実施形態２を図７〜図１０に基づいて説明する。尚、点灯装置１の回路構成は、実施形態１で説明した図１の回路図に示す通りであり、共通する構成要素には同一の符号を付して、その説明は省略する。
【００４６】
本実施形態の点灯装置１も、実施形態１と同様、一方のスイッチング素子がオフする前にもう一方のスイッチング素子の高圧側ゲートに印加するゲート電圧をＨレベルとして、電流ループを確保している。本実施形態の点灯装置１が実施形態１と異なる点は、スイッチング素子Ｑ１，Ｑ２の高圧側ゲートに印加される電圧Ｖｇ１２，Ｖｇ２２にもデッドタイムが設けられた点である。これにより、各スイッチング素子Ｑ１，Ｑ２がオフする直前に、整流モードで動作する期間が設けられることになる。
【００４７】
ここで、図７及び図８を参照して本実施形態の動作を詳細に説明する。尚、図７（ａ）（ｂ）は高圧側のスイッチング素子Ｑ１の高圧側ゲートｇ２及び低圧側ゲートｇ１にそれぞれ印加されるゲート電圧Ｖｇ１２，Ｖｇ１１の波形図である。また図７（ｃ）（ｄ）は低圧側のスイッチング素子Ｑ２の高圧側ゲートｇ２及び低圧側ゲートｇ１にそれぞれ印加される電圧Ｖｇ２２，Ｖｇ２１の波形図である。また図７（ｅ）（ｆ）は、それぞれ、スイッチング素子Ｑ１，Ｑ２のドレイン−ソース間に流れる電流Ｉ１，Ｉ２の波形図である。図８（ａ）〜（ｆ）は各期間におけるインバータ回路２の等価回路図であり、インバータ回路２以外の回路部品は省略してある。図８（ａ）〜（ｆ）において図中の矢印は電流の流れる方向を示している。
【００４８】
本実施形態のインバータ回路２は共振回路３及び負荷回路４に電力を供給しているので、ブリッジ回路を構成するスイッチング素子Ｑ１，Ｑ２が同時にオフすると、共振電流が行き場を失って過大な電圧が発生し、回路部品に大きなストレスが加わることになる。このようなストレスの大きいスイッチング動作（所謂ハードスイッチング）を回避するため、図７に示すように共振電流がゲート電圧に対して遅相動作となるように、発振制御回路５は動作している。
【００４９】
ここで、図７の期間ｔ１では、スイッチング素子Ｑ１のゲート電圧Ｖｇ１２，Ｖｇ１１が両方共にＨレベルであるので、スイッチング素子Ｑ１はオンになる。またスイッチング素子Ｑ２のゲート電圧Ｖｇ２１，Ｖｇ２２は両方共にＬレベルであるので、スイッチング素子Ｑ２はオフになる。この場合の等価回路は図８（ａ）に示す通りであり、直流電源Ｅ１→インダクタＬ１→コンデンサＣ１→直流電源Ｅ１の経路で電流が流れる。
【００５０】
この状態からスイッチング素子Ｑ１の両ゲートｇ１，ｇ２に印加される電圧Ｖｇ１１，Ｖｇ１２が共にＬレベルになると、スイッチング素子Ｑ１がオフになるため、共振電流の流れる経路がなくなってしまう。このように、スイッチング素子Ｑ１，Ｑ２が同時にオフになると、インダクタＬ１に過大な電圧が発生し、回路部品に過大なストレスがかかってしまう。
【００５１】
このような状況を回避するために、駆動回路６は、スイッチング素子Ｑ１がオフする前の期間ｔ２〜ｔ３に、スイッチング素子Ｑ１の高圧側ゲート電圧Ｖｇ１２をＬレベルとし、低圧側ゲート電圧Ｖｇ１１のみＨレベルとして、スイッチング素子Ｑ１を整流モードで動作させる。スイッチング素子Ｑ２がオフしている期間ｔ２の等価回路は図８（ｂ）に示す通りであり、スイッチング素子Ｑ１は、高圧側から低圧側に電流を流す向きのダイオードとして動作する。尚、この場合にも、直流電源Ｅ１→インダクタＬ１→コンデンサＣ１→直流電源Ｅ１の経路で電流が流れ続けることになる。
【００５２】
その後、スイッチング素子Ｑ１が整流モードで動作中の期間ｔ３に、駆動回路６は、スイッチング素子Ｑ２の高圧側ゲートｇ２にＨレベルのゲート電圧Ｖｇ２２を印加して、スイッチング素子Ｑ２を整流モードで動作させる。この場合の等価回路は図８（ｃ）に示す通りであり、スイッチング素子Ｑ２は低圧側から高圧側に電流を流す向きのダイオードとして動作し、スイッチング素子Ｑ２→インダクタＬ１→コンデンサＣ１→スイッチング素子Ｑ２という電流ループが確保される。尚、期間ｔ３ではスイッチング素子Ｑ１がまだ整流モードで動作しているので、直流電源Ｅ１→インダクタＬ１→コンデンサＣ１→直流電源Ｅ１の経路で電流が流れている。
【００５３】
その後の期間ｔ４では、スイッチング素子Ｑ１のゲート電圧Ｖｇ１１，Ｖｇ１２が両方共にＬレベルになって、スイッチング素子Ｑ１がオフ状態となる。この場合の等価回路は図８（ｄ）に示す通りであり、スイッチング素子Ｑ１がオフする前に共振回路３に流れていた電流は、整流モードで動作するスイッチング素子Ｑ２を介して流れ続けることができるので、インダクタＬ１に過大な電圧が発生することなく動作させることができる。
【００５４】
また期間ｔ５では、スイッチング素子Ｑ２のゲート電圧Ｖｇ２１，Ｖｇ２２が両方共にＨレベルになって、スイッチング素子Ｑ２が完全なオン状態となっており、この場合の等価回路は図８（ｅ）に示す通りである。この期間ではインダクタＬ１に蓄積されたエネルギーが無くなるまで、インダクタＬ１→コンデンサＣ１→スイッチング素子Ｑ２→インダクタＬ２の経路で電流が流れ、この電流がゼロになると、共振電流が反転してインダクタＬ１→スイッチング素子Ｑ２→コンデンサＣ１→インダクタＬ１の経路で電流が流れる。
【００５５】
また駆動回路６では、スイッチング素子Ｑ２がオフする直前の期間ｔ６〜ｔ７でも、上述と同様に、スイッチング素子Ｑ２の高圧側ゲートｇ２のみにＨレベルのゲート電圧Ｖｇ２２を印加して、スイッチング素子Ｑ２を整流モードで動作させている。この場合の等価回路は図８（ｆ）に示す通りである。そして、スイッチング素子Ｑ２が整流モードで動作中に、他方のスイッチング素子Ｑ１を整流モードに切り替えた後、スイッチング素子Ｑ２をオフに切り替え、その後でスイッチング素子Ｑ１を完全なオン状態に切り替えている。
【００５６】
以上のように、本実施形態でも、一方のスイッチング素子がオフする前に、他方のスイッチング素子が備える高圧側ゲートに給電を開始することで、このスイッチング素子を整流モードで動作させて、電流ループを確保することができる。したがって、一方のスイッチング素子がオフ状態になった場合でも、共振電流が流れる電流ループを確保できるから、インダクタＬ１に過大な電圧が発生することはなく、スイッチング素子やその他の回路部品に過大なストレスが加わるのを抑制できる。
【００５７】
駆動回路６は上記のような動作を行うのであるが、このような駆動方法は図９に示す具体回路によって実現できる。駆動回路６は、ＮＯＴゲート１０ｃと、デッドタイム生成回路１４ａ，１４ｂと、遅延回路１５ａ，１５ｂと、ドライブ回路７ａ，７ｂとを備える。本実施形態では、一方のスイッチング素子がオフする前にもう一方のスイッチング素子の高圧側ゲートに印加するゲート電圧をＨレベルとして、電流ループを確保するとともに、スイッチング素子Ｑ１，Ｑ２の高圧側ゲートに印加される電圧Ｖｇ１２，Ｖｇ２２にもデッドタイムを設け、各スイッチング素子Ｑ１，Ｑ２がオフする直前に、整流モードで動作する期間を設けてある。このような駆動方法を採用することによって、駆動回路６の回路構成を簡略化できる。尚、スイッチング素子Ｑ１，Ｑ２を駆動するために、駆動回路６には適宜レベルシフト回路（図示せず）を追加または挿入してもよい。
【００５８】
ＮＯＴゲート１０ｃは、制御信号Ｓ１を反転させた信号Ｓ２を出力する。
【００５９】
デッドタイム生成回路１４ａ，１４ｂは、それぞれ、制御信号Ｓ１、信号Ｓ２の先頭に所定のデッドタイム（休止時間）ｄｔ１を設けた信号を発生する。デッドタイム生成回路９ａ，９ｂは例えば図６（ｂ）に示すような具体回路で実現される。
【００６０】
遅延回路１５ａ，１５ｂは、それぞれ、デッドタイム生成回路１４ａ，１４ｂから出力された信号を一定時間ｄ１だけ遅延させた信号を出力する。遅延回路１５ａ，１５ｂは例えば図６（ａ）に示すような具体回路で実現される。
【００６１】
ドライブ回路７ａでは、デッドタイム生成回路１４ａの出力をゲート電圧Ｖｇ１２としてスイッチング素子Ｑ１の高圧側ゲートｇ２に出力し、遅延回路１５ａの出力をゲート電圧Ｖｇ１１としてスイッチング素子Ｑ１の低圧側ゲートｇ１に出力する。
【００６２】
またドライブ回路７ｂでは、デッドタイム生成回路１４ｂの出力をゲート電圧Ｖｇ２２としてスイッチング素子Ｑ２の高圧側ゲートｇ２に出力し、遅延回路１５ｂの出力をゲート電圧Ｖｇ２１としてスイッチング素子Ｑ２の低圧側ゲートｇ１に出力する。
【００６３】
この駆動回路６の動作を図１０の波形図に基づいて説明する。尚、図１０（ａ）は制御信号Ｓ１、図１０（ｂ）はＮＯＴゲート１０ｃの出力信号Ｓ２の波形図である。図１０（ｃ）（ｄ）はスイッチング素子Ｑ１の高圧側ゲートｇ２及び低圧側ゲートｇ１にそれぞれ印加されるゲート電圧Ｖｇ１２，Ｖｇ１１の波形図である。また、図１０（ｅ）（ｆ）はスイッチング素子Ｑ２の高圧側ゲートｇ２及び低圧側ゲートｇ１にそれぞれ印加されるゲート電圧Ｖｇ２２，Ｖｇ２１の波形図であり、図１０（ｇ）はスイッチング素子Ｑ２に流れる電流Ｉ２の波形図である。
【００６４】
駆動回路６では、デッドタイム生成回路１４ａが、発振制御回路５からの制御信号Ｓ１の先頭にデッドタイムｄｔ１を設けた信号を発生し、この信号をスイッチング素子Ｑ１の高圧側のゲート電圧Ｖｇ１２とする（図１０（ｃ）参照）。また、デッドタイム生成回路１４ａの出力を遅延回路１５ａによって一定時間ｄ１だけ遅延させており、この信号が、スイッチング素子Ｑ１の低圧側のゲート電圧Ｖｇ１１となる（図１０（ｄ）参照）。また駆動回路６では、ＮＯＴゲート１０ｃが制御信号Ｓ１を反転させた信号Ｓ２を発生する（図１０（ｂ）参照）。そして、デッドタイム生成回路１４ｂによって信号Ｓ２の先頭にデッドタイムｄｔ１が設けられた信号を、スイッチング素子Ｑ２の高圧側のゲート電圧Ｖｇ２２とする（図１０（ｅ）参照）。また、デッドタイム生成回路１４ｂの出力を遅延回路１５ｂによって一定時間ｄ１だけ遅延させており、この信号が、スイッチング素子Ｑ２の低圧側のゲート電圧Ｖｇ２１となる（図１０（ｆ）参照）。尚、遅延回路８による遅延時間ｄ１は、制御信号Ｓ１のＨレベルの期間をＴとすると、ｄ１≦Ｔである。制御信号Ｓ１は、通常オンデューティが略５０％の信号とするので、上記の期間Ｔは制御信号Ｓ１の半周期に略等しい時間となる。また、一方のスイッチング素子が完全なオフ状態となる前に、他方のスイッチング素子に対して高圧側ゲート電圧の供給を開始するため、遅延時間ｄ１はデッドタイムｄｔ１よりも長めに設定されている（ｄ１＞ｄｔ１）。
【００６５】
このように、各スイッチング素子Ｑ１，Ｑ２の高圧側ゲートｇ２に印加されるゲート電圧Ｖｇ１２，Ｖｇ２２は、制御信号Ｓ１又は制御信号Ｓ１を反転させた信号Ｓ２の先頭にデッドタイムが設けられた信号となる。また各スイッチング素子Ｑ１，Ｑ２の低圧側ゲートｇ１に印加されるゲート電圧Ｖｇ１１，Ｖｇ２１は、高圧側ゲートｇ２に印加されるゲート電圧Ｖｇ１２，Ｖｇ２２を一定時間ｄ１だけ遅延させた信号となっている。ここで、一方のスイッチング素子の両ゲートｇ１，ｇ２に印加させる電圧がＬレベルとなる前に、他方のスイッチング素子の高圧側ゲートｇ２にＨレベルのゲート電圧が印加されるよう、遅延時間ｄ１をデッドタイムｄｔ１よりも長くしてある（ｄ１＞ｄｔ１）。よって、一方のスイッチング素子Ｑ１（又はＱ２）がオフする前に、他方のスイッチング素子Ｑ２（又はＱ１）が整流モードで動作する。この時、整流モードのスイッチング素子Ｑ２を介して低圧側から高圧側へ電流を流すことができるので、共振電流が流れる電流ループを確保でき、共振電流が行き場を失ってインダクタＬ１に過電圧が発生することはない。
【００６６】
なお遅延時間ｄ１を大きくすると、両ゲートｇ１，ｇ２ともＨレベルとなる期間が短くなる。すなわちスイッチング素子Ｑ１，Ｑ２が完全なオン状態となる期間が短くなる。ここで、低圧側ゲートｇ１のゲート電圧のみがＨレベルになると、そのスイッチング素子は整流モードで動作するため、損失が大きくなる。また回生電流の流れる期間は、そのスイッチング素子の動作モードが整流モードとなるため、損失が大きくなる。また、回生電流の流れる期間は、そのスイッチング素子を整流モードで動作させるために、高圧側ゲートｇ２のゲート電圧をＨレベルにする必要がある。ここで、制御信号Ｓ１の周期をＴ０、回生電流の流れる期間をＴ２とすると、Ｔ０／２−ｄ１＞Ｔ２である。このような条件に鑑み、両ゲートｇ１，ｇ２に印加されるゲート電圧がＨレベルとなる期間を長くして、損失を抑制するためには、ｄ１＞ｄｔ１で、遅延時間ｄ１はできる限り短い時間にするのが好ましい。すなわち、遅延時間ｄ１をできるだけデッドタイムｄｔ１に近づけることが好ましい。
【００６７】
尚、上述の実施形態１，２では、図４及び図９に示す駆動回路６に発振制御回路５から１つの制御信号Ｓ１のみが入力されているが、発振制御回路５から、制御信号Ｓ１とこの制御信号Ｓ１を反転させた信号を駆動回路６に出力させれば、駆動回路６側に制御信号Ｓ１を反転させるＮＯＴゲートを設ける必要が無くなる。ここで、反転信号を出力させるか否かは発振制御回路５の構成によって適宜選択が可能である。
【００６８】
また、上述した実施形態１、２の点灯装置１では、インバータ回路２がハーフブリッジ型のインバータ回路で構成されているが、フルブリッジ型のインバータ回路でもよい。また共振回路３も図１に示したＬＣ直列共振回路に限定されるものではなく、適宜変更が可能である。また上述の各実施形態では負荷回路４が光源として放電ランプＬａ１を備えているが、発光ダイオードのような固体発光光源を備えたものでもよい。
【００６９】
ところで、実施形態１又は２で説明した点灯装置１と、光源である放電ランプＬａ１とを器具本体（図示せず）に装着して照明器具が構成される。この照明器具は、実施形態１又は２で説明した点灯装置１を備えているので、電力効率を向上させるとともに、回路部品に過大なストレスが加わる可能性を抑制することができる。
【符号の説明】
【００７０】
１ 点灯装置
２ インバータ回路
３ 共振回路
４ 負荷回路
５ 発振制御回路
６ 駆動回路
ｇ１ 低圧側ゲート
ｇ２ 高圧側ゲート
Ｌａ１ 放電ランプ
Ｑ１，Ｑ２ スイッチング素子
Ｓ１ 制御信号
Ｅ１ 直流電源
【特許請求の範囲】
【請求項１】
少なくとも一対のスイッチング素子で構成されるブリッジ回路を有し、直流電源の直流電圧を前記スイッチング素子でスイッチングすることによって高周波電圧に変換するインバータ回路と、
少なくとも１つのインダクタ及びコンデンサを有し、前記インバータ回路の出力端に接続されて、共振出力を光源に供給する共振回路と、
前記スイッチング素子のオン／オフを制御する制御信号を出力し、前記スイッチング素子の発振周波数を変化させることによって前記光源の点灯状態を制御する発振制御回路と、
前記制御信号に基づいて前記スイッチング素子を駆動する駆動回路とを備え、
前記スイッチング素子は、ＧａＮ系半導体により形成されて２つのゲートを備えた双方向スイッチング素子で構成され、
前記駆動回路は、一方の前記双方向スイッチング素子が備える低圧側ゲートへの給電が停止する前に、他方の前記双方向スイッチング素子が備える高圧側ゲートへの給電を開始することを特徴とする点灯装置。
【請求項２】
前記駆動回路は、前記発振制御回路から入力される制御信号を一定時間遅延させた遅延信号を出力する遅延回路と、前記遅延信号の先頭に所定のデッドタイムを設けた信号を出力するデッドタイム生成回路と、前記デッドタイム生成回路から出力される信号と前記制御信号との論理和の信号を出力するＯＲ回路を備え、
前記駆動回路は、前記双方向スイッチング素子が備える低圧側ゲートに前記デッドタイム生成回路の出力信号を出力するとともに、高圧側ゲートに前記ＯＲ回路の出力信号を出力することを特徴とする請求項１記載の点灯装置。
【請求項３】
前記駆動回路は、前記発振制御回路から入力される制御信号の先頭に所定のデッドタイムを設けた信号を出力するデッドタイム生成回路と、前記デッドタイム生成回路から出力される信号を一定時間遅延させた遅延信号を出力する遅延回路を備え、
前記スイッチング素子の高圧側ゲートには前記デッドタイム生成回路の出力信号が入力され、低圧側ゲートには前記遅延信号が入力されることを特徴とする請求項１記載の点灯装置。
【請求項４】
前記光源が放電ランプであることを特徴とする点灯装置。
【請求項５】
請求項１乃至４の何れか１項に記載の点灯装置を備えることを特徴とする照明器具。
【請求項１】
少なくとも一対のスイッチング素子で構成されるブリッジ回路を有し、直流電源の直流電圧を前記スイッチング素子でスイッチングすることによって高周波電圧に変換するインバータ回路と、
少なくとも１つのインダクタ及びコンデンサを有し、前記インバータ回路の出力端に接続されて、共振出力を光源に供給する共振回路と、
前記スイッチング素子のオン／オフを制御する制御信号を出力し、前記スイッチング素子の発振周波数を変化させることによって前記光源の点灯状態を制御する発振制御回路と、
前記制御信号に基づいて前記スイッチング素子を駆動する駆動回路とを備え、
前記スイッチング素子は、ＧａＮ系半導体により形成されて２つのゲートを備えた双方向スイッチング素子で構成され、
前記駆動回路は、一方の前記双方向スイッチング素子が備える低圧側ゲートへの給電が停止する前に、他方の前記双方向スイッチング素子が備える高圧側ゲートへの給電を開始することを特徴とする点灯装置。
【請求項２】
前記駆動回路は、前記発振制御回路から入力される制御信号を一定時間遅延させた遅延信号を出力する遅延回路と、前記遅延信号の先頭に所定のデッドタイムを設けた信号を出力するデッドタイム生成回路と、前記デッドタイム生成回路から出力される信号と前記制御信号との論理和の信号を出力するＯＲ回路を備え、
前記駆動回路は、前記双方向スイッチング素子が備える低圧側ゲートに前記デッドタイム生成回路の出力信号を出力するとともに、高圧側ゲートに前記ＯＲ回路の出力信号を出力することを特徴とする請求項１記載の点灯装置。
【請求項３】
前記駆動回路は、前記発振制御回路から入力される制御信号の先頭に所定のデッドタイムを設けた信号を出力するデッドタイム生成回路と、前記デッドタイム生成回路から出力される信号を一定時間遅延させた遅延信号を出力する遅延回路を備え、
前記スイッチング素子の高圧側ゲートには前記デッドタイム生成回路の出力信号が入力され、低圧側ゲートには前記遅延信号が入力されることを特徴とする請求項１記載の点灯装置。
【請求項４】
前記光源が放電ランプであることを特徴とする点灯装置。
【請求項５】
請求項１乃至４の何れか１項に記載の点灯装置を備えることを特徴とする照明器具。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−４８９８５（Ｐ２０１２−４８９８５Ａ）
【公開日】平成２４年３月８日（２０１２．３．８）
【国際特許分類】
【出願番号】特願２０１０−１９００３３（Ｐ２０１０−１９００３３）
【出願日】平成２２年８月２６日（２０１０．８．２６）
【出願人】（０００００５８３２）パナソニック電工株式会社 (17,916)
【Ｆターム（参考）】
【公開日】平成２４年３月８日（２０１２．３．８）
【国際特許分類】
【出願日】平成２２年８月２６日（２０１０．８．２６）
【出願人】（０００００５８３２）パナソニック電工株式会社 (17,916)
【Ｆターム（参考）】
[ Back to top ]