現像装置、画像形成装置及びプロセスカートリッジ
【課題】省エネルギー化や低コスト化を図ることができる現像装置、画像形成装置及びプロセスカートリッジを提供する。
【解決手段】現像装置において、正相用パルス電圧発生回路、逆相用パルス電圧発生回路、パルス電圧の波高値を規定するバイアスを供給するための電気的なグランドからフローティングされた直流電源である第１の電源及び第１の電源の低電位側とグランドとの間に設けられた出力レベル可変のトナーの帯電極性と同極性の直流電源である第２の電源からなり、トナーをホッピングさせる電界をトナー担持体上の電極間に発生させるホッピング電界発生手段を有する。そして、パルス発生回路の高電位出力側に接続されるスイッチング素子のＯＮタイミングを、パルス発生回路の低電位側に接続されるスイッチング素子のＯＮタイミングよりも遅くする。
【解決手段】現像装置において、正相用パルス電圧発生回路、逆相用パルス電圧発生回路、パルス電圧の波高値を規定するバイアスを供給するための電気的なグランドからフローティングされた直流電源である第１の電源及び第１の電源の低電位側とグランドとの間に設けられた出力レベル可変のトナーの帯電極性と同極性の直流電源である第２の電源からなり、トナーをホッピングさせる電界をトナー担持体上の電極間に発生させるホッピング電界発生手段を有する。そして、パルス発生回路の高電位出力側に接続されるスイッチング素子のＯＮタイミングを、パルス発生回路の低電位側に接続されるスイッチング素子のＯＮタイミングよりも遅くする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリンタ、ファクシミリ、複写機などの画像形成装置に用いられる現像装置、並びに、その現像装置を備えた画像形成装置及びプロセスカートリッジに関するものである。
【背景技術】
【０００２】
従来、トナー担持体の表面上でホッピングさせたトナーを現像に用いるホッピング現像方式を採用した画像形成装置が知られている。例えば、特許文献１に記載の画像形成装置は、周方向に所定のピッチで配設された複数のホッピング電極を具備する筒状のトナー担持体を有している。複数のホッピング電極のうち、偶数番目の配列位置にあるものに対しては、互いに同じＡ相の繰り返しパルス電圧を印加する一方で、奇数番目の配列位置にあるものに対しては、互いに同じＡ相とは異なるＢ相の繰り返しパルス電圧を印加する。これにより、互いに隣り合う２つのホッピング電極の間に交番電界を形成して、前記交番電界によってトナーに対して働く静電気力によりトナーを電極間でホッピングさせる。そして、ホッピングさせたトナーを、像担持体上の潜像に付着させることで現像を行う。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本願出願人は、上述したようなホッピング現像方式を採用した現像装置として、特願２００９−２７７６４０号（以下、「先願」という）に記載の現像装置を提案した。
【０００４】
すなわち、複数の電極を有するトナー担持体と、トナー担持体の表面にトナーを供給するトナー供給手段と、複数の電極にパルス電圧を印加することによって、トナー担持体の表面に担持されているトナーをホッピングさせる電界をトナー担持体の表面上に発生させるホッピング電界発生手段と、を有し、トナー担持体の表面に担持されているトナーを像担持体と対向する現像領域へ搬送して像担持体上の潜像にトナーを付着させることによって潜像を現像する現像装置において、マイナス極性に帯電したトナーを用いる場合、ホッピング電界発生手段は、正相用のパルス電圧を発生するための正相用パルス発生回路と、逆相用のパルス電圧を発生するための逆相用パルス電圧発生回路と、正相用パルス電圧発生回路と逆相用パルス電圧発生回路とに前記パルス電圧の波高値を規定するバイアスを供給するための電気的なグランドからフローティングされた直流電源である第１の電源と、第１の電源の低電位側とグランドとの間に設けられた出力レベル可変のマイナス直流電源である第２の電源とからなり、画像形成装置に設けられた画像濃度検出手段から出力された像担持体上の画像に係る画像濃度信号に応じて第２の電源の出力レベルを変化させるものである。
【０００５】
ホッピング電界発生手段としては、正相用パルス電圧発生回路が、第１の電源の端子間にスイッチング素子Ｑ１、スイッチング素子Ｑ２及び電流規制抵抗Ｒ１，Ｒ２を直列で接続したものであり、また、それとは並列で逆相用パルス電圧発生回路が、第１の電源の端子間にスイッチング素子Ｑ３、スイッチング素子Ｑ４及び電流規制抵抗Ｒ３，Ｒ４を直列で接続したものであり、トナー担持体に設けられた複数の電極の内の一方の電極群をスイッチング素子Ｑ１とスイッチング素子Ｑ２との間に接続し、他方の電極群をスイッチング素子Ｑ３とスイッチング素子Ｑ４との間に接続したブリッジ構成とし、正相のパルス電圧を印加する場合はスイッチング素子Ｑ１とスイッチング素子Ｑ４とをＯＮにし、逆相のパルス電圧を印加する場合はスイッチング素子Ｑ２とスイッチング素子Ｑ３とをＯＮにする構成のものが用いられている。
【０００６】
ここで、正相のパルス電圧を印加する場合に、スイッチング素子Ｑ１とスイッチング素子Ｑ４とをＯＮにし、トナー担持体に設けられた複数の電極の内の正相用パルス電圧回路側の電極群の電位が５００［Ｖ］で、前記複数の電極の内の逆相用パルス電圧回路側の電極群の電位が０［Ｖ］で、前記複数の電極で形成されるコンデンサが充電されるとする。そして、その後、逆相のパルス電圧を印加するために、スイッチング素子Ｑ２をＯＦＦからＯＮにした瞬間、前記複数の電極の内の正相用パルス電圧回路側の電極群から、電流規制抵抗Ｒ２、スイッチング素子Ｑ２、スイッチング素子Ｑ４のボディーダイオード、電流規制抵抗Ｒ４、前記複数の電極の内の逆相用パルス電圧回路側の電極群へ順に電流が流れるような閉ループが構成され、前記コンデンサの放電が開始する。
【０００７】
すなわち、スイッチング素子Ｑ１とスイッチング素子Ｑ４とをＯＮにして上述したように前記コンデンサが充電された状態から、スイッチング素子Ｑ２をＯＮすると、前記コンデンサにかかる電圧を電流規制抵抗Ｒ２と電流規制抵抗Ｒ４との双方で分圧することになる。電流規制抵抗Ｒ２＝電流規制抵抗Ｒ４とすると、電流規制抵抗Ｒ２と電流規制抵抗Ｒ４とに２５０［Ｖ］ずつ均等に電圧がかかり、電流規制抵抗Ｒ２と電流規制抵抗Ｒ４との中点には２５０［Ｖ］の電位が発生するが、この中点が０［Ｖ］にクランプされているため電位的に一気に前記コンデンサを構成する正相用パルス電圧側の前記電極群の電位が５００［Ｖ］から２５０［Ｖ］に下降する。また前記コンデンサを構成する逆相用パルス電圧側の前記電極群の電位が０［Ｖ］から−２５０［Ｖ］に下降する。その後、時間の経過とともに、前記コンデンサを構成する正相用パルス電圧側の前記電極群の電位は２５０［Ｖ］から０［Ｖ］へ、コンデンサを構成する逆相用パルス電圧側の前記電極群の電位は−２５０［Ｖ］から０［Ｖ］へ、と放電を行いつつ遷移していく。
【０００８】
また、スイッチング素子Ｑ３をＯＮすることで、前記コンデンサを構成する正相用パルス電圧回路側の電極群の電位が０［Ｖ］で、前記コンデンサを構成する逆相用パルス電圧回路側の電極群の電位が５００［Ｖ］で、前記コンデンサが充電される。
【０００９】
しかしながら、スイッチング素子Ｑ２とスイッチング素子Ｑ３とをＯＦＦからＯＮにすることで、上述したような放電と充電とが同じタイミングで行なわれる。そのため、前記コンデンサを構成する逆相用パルス電圧回路側の電極群は、上述したような放電によって一旦０［Ｖ］から−２５０［Ｖ］に電位が下降し、−２５０［Ｖ］から５００［Ｖ］へ充電されることになる。よって、本来０［Ｖ］から５００［Ｖ］へ充電すれば良いところ、充電開始時の電位が−２５０［Ｖ］と低くなった分、充電電流が増加することになり、充電にかかる消費電流が増加して近年進められている省エネルギー化を図るのが困難となる。また、スイッチング素子の耐圧を上げる必要があり、高耐圧のスイッチング素子を用いることで現像装置のコストアップに繋がってしまう。
【００１０】
本発明は以上の問題点に鑑みなされたものであり、その目的は、省エネルギー化や低コスト化を図ることができる現像装置、並びに、その現像装置を備えた画像形成装置及びプロセスカートリッジを提供することである。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、請求項１の発明は、複数の電極を有するトナー担持体と、該トナー担持体の表面にトナーを供給するトナー供給手段と、該複数の電極にパルス電圧を印加することによって、該トナー担持体の表面に担持されているトナーをホッピングさせる電界を該トナー担持体の表面上に発生させるホッピング電界発生手段と、を有し、上記ホッピング電界発生手段は、正相用のパルス電圧を発生するための正相用パルス電圧発生回路と、逆相用のパルス電圧を発生するための逆相用パルス電圧発生回路と、該正相用パルス電圧発生回路と該逆相用パルス電圧発生回路とに前記パルス電圧の波高値を規定するバイアスを供給するための電気的なグランドからフローティングされた直流電源である第１の電源と、該第１の電源の低電位側とグランドとの間に設けられた出力レベル可変のトナーの帯電極性と同極性の直流電源である第２の電源とからなり、上記正相用パルス電圧発生回路が、上記第１の電源の端子間の高電位出力側に第１のスイッチング素子、低電位出力側に第２のスイッチング素子、及び、前記第１のスイッチング素子と前記第２のスイッチング素子との間に電流規制抵抗を直列で接続したものであり、また、それとは並列で上記逆相用パルス発生回路が、前記第１の電源の端子間の高電位出力側に第３のスイッチング素子、低電位出力側に第４のスイッチング素子、及び、前記第３のスイッチング素子と前記第４のスイッチング素子との間に電流規制抵抗を直列で接続したものであり、上記トナー担持体に設けられた上記複数の電極の内の一方の電極群を前記第１のスイッチング素子と前記第２のスイッチング素子との間に接続し、他方の電極群を前記第３のスイッチング素子と前記第４のスイッチング素子との間に接続したブリッジ構成とし、正相のパルス電圧を印加する場合は前記第１のスイッチング素子と前記第４のスイッチング素子とをＯＮにし、逆相のパルス電圧を印加する場合は前記第２のスイッチング素子と前記第３のスイッチング素子とをＯＮにして、該トナー担持体の表面に担持されているトナーを像担持体と対向する現像領域へ搬送して該像担持体上の潜像にトナーを付着させることによって該潜像を現像する現像装置において、前記第１のスイッチング素子と前記第４のスイッチング素子とをＯＮにする際は、前記第４のスイッチング素子をＯＮにした後、所定タイミング遅延後に前記第１のスイッチング素子をＯＮにし、前記第２のスイッチング素子と前記第３のスイッチング素子とをＯＮにする際は、前記第２のスイッチング素子をＯＮにした後、所定タイミング遅延後に前記第３のスイッチング素子をＯＮにする、ことを特徴とするものである。
また、請求項２の発明は、請求項１の現像装置において、上記第１の電源は上記バイアスの出力レベル可変に構成されており、前記第１の電源の前記バイアスの出力レベルを変化させてパルス電圧の波高値を制御することを特徴とするものである。
また、請求項３の発明は、請求項１または２の現像装置において、上記第１のスイッチング素子及び上記第３のスイッチング素子それぞれにＯＮタイミング遅延手段を設け、前記ＯＮタイミング遅延手段は、上記第１のスイッチング素子及び上記第３のスイッチング素子それぞれのＯＮタイミングを、上記所定タイミング遅延時間として上記一方の電極群と上記他方の電極群とで構成されるコンデンサの放電時定数の少なくとも２〜３倍の時間、上記第２のスイッチング素子や上記第４のスイッチング素子をＯＮした時から遅延させることを特徴とするものである。
また、請求項４の発明は、現像手段と、少なくとも像担持体、帯電手段、及び、クリーニング手段のいずれかとを一体で設け、画像形成装置本体に対して着脱可能なプロセスカートリッジにおいて、前記現像手段として、請求項１、２または３の現像装置を用いたことを特徴とするものである。
また、請求項５の発明は、像担持体上に形成された潜像に対して現像手段により現像剤を供給することにより該潜像を現像して得られる画像を、最終的に記録材上に転移させて、該記録材上に画像を形成する画像形成装置において、前記像担持体上の画像の画像濃度を検出する画像濃度検出手段を有しており、前記現像手段として、請求項１、２または３の現像装置を用いたことを特徴とするものである。
また、請求項６の発明は、現像手段と、少なくとも像担持体、帯電手段、及び、クリーニング手段のいずれかとを一体で設け、画像形成装置本体に対して着脱可能なプロセスカートリッジを備えた画像形成装置において、前記プロセスカートリッジとして、請求項４のプロセスカートリッジを用いたことを特徴とするものである。
また、請求項７の発明は、請求項６の画像形成装置において、上記プロセスカートリッジを複数備えたことを特徴とするものである。
【００１２】
本発明においては、第４のスイッチング素子をＯＮにした後、所定タイミング遅延後に第１のスイッチング素子をＯＮにしたり、第２のスイッチング素子をＯＮにした後、所定タイミング遅延後に第３のスイッチング素子をＯＮにしたりする。すなわち、正相用パルス発生回路や逆相用パルス発生回路の高電位出力側に接続されるスイッチング素子のＯＮタイミングを、正相用パルス発生回路や逆相用パルス発生回路の低電位側に接続されるスイッチング素子のＯＮタイミングよりも遅くしている。これにより、低電位側のスイッチング素子のＯＮによる放電動作中に高電位側のスイッチング素子による充電動作の重畳が避けられる。例えば、前記一方の電極群と前記他方の電極群とで構成されるコンデンサの放電がし終えてから、前記コンデンサの充電を行なうことができる。よって、前記コンデンサの充電にかかる消費電流を低減でき省エネルギー化を図ることができる。また、低電位側に放電電流と充電電流とが重畳した電流が流れるのを抑制することが可能となるので、低電位側のスイッチング素子の耐圧を上げる必要がなく、高耐圧のスイッチング素子を用いることによるコストアップを抑制することができる。
【発明の効果】
【００１３】
以上、本発明によれば、省エネルギー化や低コスト化を図ることができるという優れた効果がある。
【図面の簡単な説明】
【００１４】
【図１】マイナス帯電トナー使用時のクラウドパルス発生回路の概略構成図。
【図２】実施形態に係る複写機を示す概略構成図。
【図３】実施形態に係る複写機における感光体と現像装置とを示す概略構成図。
【図４】（ａ）トナー担持ローラを展開した状態で示す模式的平面図。（ｂ）トナー担持ローラの模式的断面図。
【図５】Ａ相用電極及びＢ相用電極にそれぞれ印加するＡ相用電圧とＢ相用電圧の一例を示すグラフ。
【図６】（ａ）トナー担持ローラを展開した状態で示す模式的平面図。（ｂ）トナー担持ローラの模式的断面図。
【図７】内側電極及び外側電極にそれぞれ印加する内側電圧と外側電圧の一例を示すグラフ。
【図８】マイナス帯電トナー使用時のクラウドパルス発生回路の概略構成図。
【図９】プラス帯電トナー使用時のクラウドパルス発生回路を用いた場合の波形図。
【図１０】マイナス帯電トナー使用時の概略構成において、電源３１並びに電源３２の制御方法の例を示した図。。
【図１１】各電源からクラウドパルスとバイアス用の電圧が供給されたクラウドパルス発生回路の回路図。
【図１２】クラウドパルスのＬｏｗ側ピーク値（−６５０［Ｖ］）一定で、クラウドパルスのピーク間電圧の値を４００［Ｖｐｐ］、５００［Ｖｐｐ］、６００［Ｖｐｐ］に変化させた場合の波形図。
【図１３】（ａ）クラウドパルスのピーク間電圧４００［Ｖｐｐ］、クラウドパルス−２５０［Ｖ］〜−６５０［Ｖ］の場合のトナー担持ローラと感光体の間の電界強度に応じて形成される電気力線をシミュレーション結果からプロットした図。（ｂ）クラウドパルスのピーク間電圧５００［Ｖｐｐ］、クラウドパルス−１５０［Ｖ］〜−６５０［Ｖ］の場合のトナー担持ローラと感光体の間の電界強度に応じて形成される電気力線をシミュレーション結果からプロットした図。（ｃ）クラウドパルスのピーク間電圧６００［Ｖｐｐ］、クラウドパルス−５０［Ｖ］〜−６５０［Ｖ］の場合のトナー担持ローラと感光体の間の電界強度に応じて形成される電気力線をシミュレーション結果からプロットした図。
【図１４】図１３（ａ）、図１３（ｂ）、図１３（ｃ）それぞれに対応した現像Ｇａｐ内のＹ方向位置の電界強度を示したグラフ。
【図１５】クラウドパルスの波高値の平均値（−４００［Ｖ］）を一定で、クラウドパルスのピーク間電圧の値を４００［Ｖｐｐ］（クラウドパルス−２００［Ｖ］〜−６００［Ｖ］）、５００［Ｖｐｐ］（−１５０［Ｖ］〜−６５０［Ｖ］）、６００［Ｖｐｐ］（−１００［Ｖ］〜−７００［Ｖ］）に変化させた場合の波形図。
【図１６】図１５に示した各波形に対応した現像Ｇａｐ内Ｙ方向位置の電界強度を示したグラフ。
【図１７】（ａ）クラウドパルスのピーク間電圧４００［Ｖｐｐ］、クラウドパルス−２５０［Ｖ］〜−６５０［Ｖ］の場合のトナー担持ローラと感光体の間の電界強度に応じて形成される電気力線をシミュレーション結果からプロットした図。（ｂ）クラウドパルスのピーク間電圧５００［Ｖｐｐ］、クラウドパルス−１５０［Ｖ］〜−６５０［Ｖ］の場合のトナー担持ローラと感光体の間の電界強度に応じて形成される電気力線をシミュレーション結果からプロットした図。（ｃ）クラウドパルスのピーク間電圧６００［Ｖｐｐ］、クラウドパルス−５０［Ｖ］〜−６５０［Ｖ］の場合のトナー担持ローラと感光体の間の電界強度に応じて形成される電気力線をシミュレーション結果からプロットした図。
【図１８】比較例のクラウドパルス発生回路の概略構成図。
【図１９】図１１に示したパルス電圧印加手段の回路のフルブリッジ部を抽出し、スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４それぞれに対してボディーダイオードＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４を追記した図。
【図２０】パワーＭＯＳＦＥＴの内部構成の説明図。
【図２１】動作シーケンスのタイミング１おける回路動作にかかる図。
【図２２】スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のオン・オフ動作シーケンス図。
【図２３】図２２に示したタイミングチャート図のタイミング１における回路動作にかかる回路の部分を抽出した図。
【図２４】図２２に示した動作シーケンス図のタイミング２における回路動作にかかる図。
【図２５】図２２に示したタイミングチャート図のタイミング２における回路動作にかかる回路の部分を抽出した図。
【図２６】図２２に示した動作シーケンス図のタイミング３における回路動作にかかる図。
【図２７】図２２に示したタイミングチャート図のタイミング３における回路動作にかかる回路の部分を抽出した図。
【図２８】図２７においてスイッチング素子Ｑ２がＯＮした瞬間に、容量負荷Ｃの右端側にマイナスヒゲが発生するメカニズムの説明に用いる図。
【図２９】（ａ）２００［μｓ／ｄｉｖ］の波形図、（ｂ）図２９（ａ）の中央付近で枠に囲まれた部分を拡大し、図２９（ａ）の波形に対して時間を４０倍引き延ばした５［μｓ／ｄｉｖ］の波形図。
【図３０】ダイオードＤ５及びダイオードＤ６を、電源３１のＬＯＷレベルと容量負荷Ｃの両端に挿入した回路図。
【図３１】ダイオードＤ５及びダイオードＤ６を電源３１のＬＯＷレベルと容量負荷Ｃの両端に挿入していない回路を用いた場合の波形図。
【図３２】ダイオードＤ５及びダイオードＤ６を電源３１のＬＯＷレベルと容量負荷Ｃの両端に挿入された回路を用いた場合の波形図。
【図３３】図２２に示した動作シーケンス図のタイミング４における回路動作にかかる図。
【図３４】図２２に示した動作シーケンス図のタイミング５における回路動作にかかる図。
【図３５】遅延回路を設けるとともに、ダイオードＤ５及びダイオードＤ６を、電源３１のＬＯＷレベルと容量負荷Ｃの両端に挿入した回路図。
【図３６】遅延回路を設けた場合のスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のオン・オフ動作シーケンス図。
【図３７】遅延回路を設けるとともに、ダイオードＤ５及びダイオードＤ６を、電源３１のＬＯＷレベルと容量負荷Ｃの両端に挿入した回路図。
【図３８】スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のオン・オフ動作シーケンス図。
【図３９】遅延回路を設けた場合のスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のオン・オフ動作シーケンス図。
【発明を実施するための形態】
【００１５】
以下、本発明を、電子写真方式の画像形成装置である複写機について適用した実施形態について説明する。
図２は、実施形態に係る複写機を示す概略構成図である。同図において、像担持体としてのドラム状の感光体４９は、図中時計回り方向に回転駆動される。操作者がコンタクトガラス９０に図示しない原稿を装置し、図示しないプリントスタートスイッチを押すと、原稿照明光源９１及びミラー９２を具備する第１走査光学系９３と、ミラー９４，９５を具備する第２走査光学系９６とが移動して、原稿画像の読み取りが行われる。走査された原稿画像がレンズ９７の後方に配設された画像読み取り素子９８で画像信号として読み込まれ、読み込まれた画像信号はデジタル化された後に画像処理される。そして、画像処理後の信号でレーザーダイオード（ＬＤ）が駆動され、このレーザーダイオードからのレーザー光がポリゴンミラー９９で反射した後、ミラー８０を介して感光体４９を走査する。この走査に先立って、感光体４９は帯電装置５０によって一様に帯電され、レーザー光による走査により感光体４９の表面に静電潜像が形成される。
【００１６】
感光体４９の表面に形成された静電潜像には現像装置１の現像処理によってトナーが付着し、これによりトナー像が形成される。このトナー像は、感光体４９の回転に伴って、転写チャージャー６０との対向位置である転写位置に搬送される。この転写位置に対しては、感光体４９上のトナー像と同期するように、第１給紙コロ７０ａを具備する第１給紙部７０、又は第２給紙コロ７１ａを具備する第２給紙部７１から記録紙Ｐが送り込まれる。そして、感光体４９上のトナー像は、転写チャージャー６０のコロナ放電によって記録紙Ｐ上に転写される。
【００１７】
このようにしてトナー像が転写された記録紙Ｐは、分離チャージャー６１のコロナ放電によって感光体４９表面から分離され、その後、搬送ベルト７５によって定着装置７６に向けて搬送される。そして、定着装置７６内において、図示しないハロゲンランプ等の発熱源を内包する定着ローラ７６ａと、これに向けて押圧される加圧ローラ７６ｂとの当接による定着ニップに挟み込まれる。その後、定着ニップ内での加圧や加熱によってトナー像が表面に定着せしめられた後、機外の排紙トレイ７７に向けて排紙される。
【００１８】
上述の転写位置を通過した感光体４９表面に付着している転写残トナーは、クリーニング装置４５によって感光体４９表面から除去される。このようにしてクリーニング処理が施された感光体４９表面は、除電ランプ４４によって除電されて次の潜像形成に備えられる。
【００１９】
また、現像装置１と、少なくとも感光体４９、帯電装置５０、及び、クリーニング装置４５とを、画像形成装置本体に対して着脱可能なプロセスカートリッジとして一体でユニット化している。これにより、現像装置１などのメンテナンス性を向上させることが可能となる。
【００２０】
図３は、実施形態に係る複写機における感光体４９と現像装置１とを示す概略構成図である。同図において、ドラム状の感光体４９は、図示しない駆動手段によって図中時計回り方向に回転駆動される。そして、この感光体４９の図中右側方には、現像剤担持体であるトナー担持ローラ１０１を有する現像装置１が配設されている。
【００２１】
現像装置１は、トナー担持ローラ１０１の他、トナー供給ローラ１８やトナー摩擦ブレード２２を有している。表面がスポンジからなるトナー供給ローラ１８は、図示しない駆動手段によって図中反時計回り方向に回転駆動されながら、現像装置１内に収容されているトナーをローラ表面に担持する。同図では、トナー供給ローラ１８の回転方向として、トナー担持ローラ１０１との対向部で表面をトナー担持ローラ１０１とは逆方向に移動させる方向に設定した例を示した。これとは逆に、前記対向部で表面をトナー担持ローラ１０１と同じ方向に移動させる方向に設定してもよい。
【００２２】
トナー供給ローラ１８の金属からなる回転軸部材には、供給バイアス電源２４によって供給バイアスが印加される。一方、トナー担持ローラ１０１には、後述するＡ相用電極やＢ相電極が複数形成されており、それら電極にはパルス電圧印加手段３０によって繰り返しのパルス電圧が印加される。これらパルス電圧の平均値は、前述した供給バイアスよりも、トナーの帯電極性とは逆極性側に大きな値になっている。これにより、トナー供給ローラ１８とトナー担持ローラ１０１との間には、トナーを前者から後者に静電移動させる電界が形成される。
【００２３】
トナー供給ローラ１８の表面に担持されたトナーは、トナー供給ローラ１８とトナー担持ローラ１０１との当接部において、トナー供給ローラ１８からトナー担持ローラ１０１に供給される。このときの供給量については、供給バイアスの大きさによって調整することが可能である。なお、供給バイアスは、直流電圧であっても、交流電圧であっても、直流電圧に交流電圧を重畳したバイアスであってもよい。
【００２４】
トナー担持ローラ１０１の表面上に供給されたトナーは、後述する理由により、トナー担持ローラ１０１の表面上でホッピングしながら、トナー担持ローラ１０１の図中反時計回り方向の回転に伴って周回移動する。トナー担持ローラ１０１の表面において、トナー供給ローラ１８との当接部を通過してから、感光体４９に対向する現像領域に進入する前の箇所には、片持ち支持されるトナー摩擦ブレード２２の自由端側が当接している。トナー担持ローラ１０１の表面上でホッピングしながら、トナー担持ローラ１０１の回転に伴って全体的に図中反時計回り方向に移動するトナーは、トナー担持ローラ１０１とトナー摩擦ブレード２２との間に進入すると、トナー担持ローラ１０１の表面やトナー摩擦ブレード２２の表面に擦り付けられる。これにより、摩擦帯電が促される。その後、トナー担持ローラ１０１の回転に伴ってトナー担持ローラ１０１とトナー摩擦ブレード２２との当接部を抜けると、再びトナー担持ローラ１０１の表面上でトナーがホッピングしながら、現像領域へと搬送される。
【００２５】
トナー担持ローラ１０１は、現像装置１のケーシング１１に設けられた開口から外周面の一部を露出させている。この露出箇所は、感光体４９に対して数十〜数百［μｍ］の間隙を介して対向している。このようにトナー担持ローラ１０１と感光体４９とが対向している位置が、本複写機における現像領域となっている。トナー担持ローラ１０１の表面上でホッピングしながら現像領域まで搬送されたトナーは、トナー担持ローラ１０１と感光体４９上の静電潜像との間の現像電界によって、感光体表面上の静電潜像部分に付着し、これにより現像が行われる。現像に寄与しなかったトナーは、ホッピングしながらトナー担持ローラ１０１の回転によってさらに搬送されて、繰り返し利用される。
【００２６】
なお、トナー摩擦ブレード２２をトナー担持ローラ１０１の代わりにトナー供給ローラ１８に当接させて、トナー供給ローラ１８の表面上でトナー摩擦ブレード２２によるトナー摩擦帯電を促すようにしてもよい。
【００２７】
次に、トナー担持ローラ１０１の一例について図４を参照して説明する。なお、図４（ａ）はトナー担持ローラ１０１を展開した状態で示す模式的平面図であり、図４（ｂ）はトナー担持ローラ１０１の模式的断面図である。
【００２８】
この例は、トナー担持体表面に複数の電極を設け、１本おきの２組を共通にした２相用電極を備え、１８０［°］位相の異なる２相パルス（図５参照）を印加して、隣接電極同士で吸引と反発を繰り返す２相電界を形成するトナー担持体の例である。
【００２９】
このトナー担持ローラ１０１は、絶縁性基板１０１Ａの表面上に複数の電極１１１としてＡ相用電極１１１Ａと、Ｂ相用電極１１１Ｂとを設け、その上に表面保護層１０１Ｂを設けたものである。櫛歯状のＡ相用電極１１１Ａ，Ｂ相用電極１１１Ｂは、トナーの搬送方向と直交する方向に微細なピッチに並行に設け、両サイドには共通のバスライン１１１Ａａ，１１１Ｂａで外部の図示しない２相パルス出力回路にそれぞれ接続されている。
【００３０】
Ａ相用電極１１１Ａ、Ｂ相用電極１１１Ｂに印加するパルス電圧は、周波数が０．３［ｋＨｚ］〜２［ｋＨｚ］、ＤＣ電圧をバイアスに含むパルス電圧であるが、その波高値は３００［Ｖ］〜６００［Ｖ］等、電極幅、電極間隔に応じたパルス電圧を印加する。この２相電界の場合は、隣接するＡ相用電極１１１ＡとＢ相用電極１１１Ｂとの間で生じる電界の電界方向の切り替わりに応じてトナーの反発飛翔と吸引飛翔とを繰り返し、トナーは相互の電極間を往復移動する。
【００３１】
次に、Ａ相用電極１１１Ａ及びＢ相用電極１１１Ｂに印加する電圧について説明する。
トナー担持ローラ１０１上のＡ相用電極１１１Ａ及びＢ相用電極１１１Ｂには、パルス電圧印加手段３０からＡ相用電圧及びＢ相電圧が印加される。パルス電圧印加手段３０が印加するＡ相用電圧及びＢ相電圧は、矩形波が最も適している。また、本複写機では、クラウド用電極を形成するための電極がＡ相用電極１１１Ａ及びＢ相用電極１１１Ｂの２相構成であり、各電極１１１Ａ，１１１Ｂには互いに位相差πをもった電圧がそれぞれ印加される。
【００３２】
図５は、Ａ相用電極１１１Ａ及びＢ相用電極１１１Ｂにそれぞれ印加するＡ相用電圧とＢ相用電圧の一例を示すグラフである。本複写機において、各電圧は矩形波であり、Ａ相用電極１１１ＡとＢ相用電極１１１Ｂにそれぞれ印加されるＡ相用電圧とＢ相用電圧とは、互いに位相がπだけずれた同じ大きさ（ピークトゥピーク電圧Ｖｐｐ）の電圧である。よって、Ａ相用電極１１１ＡとＢ相用電極１１１Ｂとの間には、常にＶｐｐだけの電位差が生じる。この電位差によって電極間に電界が発生し、この電界のうち表層６の外側に形成されるクラウド用電界によって表層６上をトナーがホッピングする。
【００３３】
このように、トナー担持ローラ表面のトナーを飛翔させてクラウド化する手段が、トナー担持ローラ表面にトナーの搬送方向と直交する方向に長く延びて所定の間隔で配設された複数の電極を有し、各電極に印加する電圧は隣接電極相互の間でトナーを吸引する方向と反発する方向とを交互に繰り返す関係の電圧を印加し、トナー担持ローラ１０１が回転移動することでトナーの搬送とクラウド化を行う構成とすることで、トナー担持ローラ表面のトナーの搬送に関して、トナーの帯電品質に左右されない安定なトナーの搬送が可能となり、装置全体としても信頼性の高い複写機を実現できる。
【００３４】
次に、本実施形態に係る現像装置に用いられるトナー担持ローラ２の他の例について図６を用いて説明する。なお、図６（ａ）はトナー担持ローラ２を展開した状態で示す模式的平面図、図６（ｂ）はトナー担持ローラ２の模式的断面図である。
【００３５】
この例は、トナー担持ローラ表面に複数の電極を設け、表層側の各電極を共通とし、絶縁層を介して下層に設けた導体基材電極との間に１８０［°］位相の異なる２相パルス（図５参照）を印加して、表層側電極と下層導体基材電極相互の電界で吸引と反発とを繰り返すトナー担持ローラの例である。
【００３６】
本実施形態のトナー担持ローラ２は、中空状のローラ部材で構成されており、その最内周に位置する最内周電極部材又は内周側電極部材としての内側電極３ａと、最外周側に位置していて内側電極３ａへ印加される電圧（内側電圧）とは異なる電圧（外側電圧）が印加される最外周電極部材としての外側電極４ａとを備えている。また、内側電極３ａと外側電極４ａとの間にはこれらの間を絶縁するための絶縁層５が設けられている。また、外側電極４ａの外周面側を覆う保護層としての表層６も設けられている。すなわち、本複写機のトナー担持ローラ２は、内周側から順に、内側電極３ａ、絶縁層５、外側電極４ａ、表層６の４層構造となっている。
【００３７】
内側電極３ａは、トナー担持ローラ２の基体としても機能しており、ステンレス鋼（ＳＵＳ）やアルミニウム等の導電性材料を円筒状に成型した金属ローラである。このほか、内側電極３ａの構成としては、ポリアセタール（ＰＯＭ）やポリカーボネート（ＰＣ）等からなる樹脂ローラの表面にアルミニウムや銅などの金属層等からなる導電層を形成したものが挙げられる。この導電層の形成方法としては、金属メッキ、蒸着等により形成する方法や、ローラ表面に金属膜を接着する方法などが考えられる。
【００３８】
内側電極３ａの外周面側は絶縁層５に覆われている。本複写機において、この絶縁層５は、ポリカーボネートやアルキッドメラミン等で形成されている。絶縁層５はスプレー法やディップ法等によって内側電極３ａ上に均一な膜厚で形成することができる。
【００３９】
絶縁層５の上には外側電極４ａが形成される。本複写機において、この外側電極４ａは、アルミニウム、銅、銀などの金属で形成されている。外側電極４ａの形成方法としては、種々の方法が考えられる。例えば、絶縁層５の上にメッキや蒸着によって金属膜を形成し、フォトレジスト・エッチングによって電極を形成するという方法が挙げられる。また、インクジェット方式やスクリーン印刷によって導電ペーストを絶縁層５の上に付着させて櫛歯状の電極を形成するという方法も考えられる。
【００４０】
外側電極４ａ及び絶縁層５の外周面側は、表層６により覆われている。表層６の材料として、シリコーン、ナイロン（登録商標）、ウレタン、アルキッドメラミン、ポリカーボネート等が使用される。表層６は、絶縁層５と同様にスプレー法やディッピング法等によって形成することができる。
【００４１】
本実施形態では、内側電極３ａと外側電極４ａとの間で作られる電界、より詳しくは、内側電極３ａの外側電極４ａとは対向していない部分（外側電極４ａの間に位置する内側電極３ａの部分）と外側電極４ａの部分との間で作られる電界が、表層６の外側に形成されることで、トナー担持ローラ２上のトナーをホッピングさせ、これによりトナーをクラウド化させる。このとき、トナー担持ローラ２上のトナーは、内側電極３ａに絶縁層５を介して対向した表層部分と、これに隣接する外側電極４ａに対向した表層部分との間を、飛翔しながら往復移動するように、ホッピングすることになる。
【００４２】
次に、内側電極３ａ及び外側電極４ａに印加する電圧について説明する。
トナー担持ローラ２上の内側電極３ａ及び外側電極４ａには、パルス電圧印加手段３０から内側電圧及び外側電圧が印加される。本実施形態では、外側電極４ａは、トナーの搬送方向と直交する方向に微細なピッチに並行に設けられており、その両サイドには後述する被給電部が設けられており外部の図示しないパルス電圧印加手段３０にそれぞれ接続されている。パルス電圧印加手段３０が印加する内側電圧及び外側電圧は、矩形波が最も適している。また、本複写機では、クラウド用電極を形成するための電極が内側電極３ａ及び外側電極４ａの２相構成であり、内側電極３ａと外側電極４ａとには互いに位相差πをもった電圧がそれぞれ印加される。
【００４３】
図７は、内側電極３ａ及び外側電極４ａにそれぞれ印加する内側電圧と外側電圧の一例を示すグラフである。
本複写機において、各電圧は矩形波であり、内側電極３ａと外側電極４ａにそれぞれ印加される内側電圧と外側電圧とは、互いに位相がπだけずれた同じ大きさ（ピークトゥピーク電圧Ｖｐｐ）の電圧である。よって、内側電極３ａと外側電極４ａとの間には、常にＶｐｐだけの電位差が生じる。この電位差によって電極間に電界が発生し、この電界のうち表層６の外側に形成されるクラウド用電界によって表層６上をトナーがホッピングする。
【００４４】
内側電極３ａ，外側電極４ａに印加するパルス電圧は、周波数が０．３［ｋＨｚ］〜２［ｋＨｚ］、ＤＣ電圧をバイアスに含むパルス電圧であるが、その波高値は３００［Ｖ］〜６００［Ｖ］等、電極幅、電極間隔に応じたパルス電圧を印加する。そして、内側電極３ａと外側電極４ａとの間で作られる電界、より詳しくは、内側電極３ａの外側電極４ａとは対向していない部分（外側電極４ａの間に位置する内側電極３ａの部分）と外側電極４ａとの間で作られる電界が、表層６の外側に形成されることで、トナー担持ローラ２上のトナーをホッピングさせ、これによりトナーをクラウド化させる。このとき、トナー担持ローラ２上のトナーは、内側電極３ａに絶縁層５を介して対向した表層部分と、これに隣接する外側電極４ａに対向した表層部分との間を、飛翔しながら往復移動するように、ホッピングすることになる。また、トナー担持ローラ２全体は、トナーを搬送する方向に回転移動するものである。
【００４５】
図１は、パルス電圧印加手段３０の構成を示す。電源３１は、クラウドパルス出力用で、電源回路の一次、二次が分離型、つまり２次側はＧＮＤに対してフローティングとなっている。電源３２は、マイナスＤＣバイアス用で１次、２次とも共通ＧＮＤに接続されている構成である。また、パルス電圧印加手段は、Ａ相パルスを発生するＡ相パルス発生回路３３と、Ｂ相パルスを発生するＢ相パルス発生回路３４と、からなる２相パルス出力回路３７を有している。
【００４６】
例えば、電源３１の出力が５００［Ｖ］とすると、Ｈｉｇｈ側がＡ相パルス発生回路３３及びＢ相パルス発生回路３４の上側、Ｌｏｗ側がＡ相パルス発生回路３３及びＢ相パルス発生回路３４の下側に接続、同時にＬｏｗ側は電源３２のマイナスＨｉｇｈ側に接続されている。電源３２は、マイナス帯電トナーを利用する場合の現像バイアスは潜像電位に対してマイナス電位であるから、ここでは例えば−６５０［Ｖ］とすると、電源３１のＬｏｗ側は−６５０［Ｖ］の電位となる。従って、電源３１の電圧５００［Ｖ］が供給された各パルス発生回路で生成されるパルス波形は、波高値−６５０［Ｖ］〜−１５０［Ｖ］のクラウドパルスを発生することになる（図８参照）。
【００４７】
ここで、画像形成動作時の環境が高湿度環境であると、トナーの液架橋力が大きくなってトナーとトナー担持体表面との間で作用する付着力が大きくなったり、トナーの帯電効率が下がるためトナーの帯電量が低下しトナーに対して働くクラウド用電界による静電気力が小さくなったりする。そのため、トナー担持ローラ１０１上でトナーがホッピングし難くなり、感光体４９上の潜像に付着するトナーが少なくなって画像濃度が低くなる。一方、低湿度環境であると、トナーの液架橋力が小さくなってトナーとトナー担持ローラ表面との間で作用する付着力が小さくなったり、トナーの帯電効率が上がるためトナーの帯電量が上昇しトナーに対して働くクラウド用電界による静電気力が大きくなったりする。そのため、トナー担持ローラ１０１上でトナーが勢い良く高くホッピングし過ぎて、感光体４９上の潜像に付着するトナーが多くなって画像濃度が高くなる。このように、ホッピング現像方式を採用した現像装置では、画像形成動作時の環境によって感光体４９上に形成された画像の濃度が変動する。
【００４８】
そのため、本実施形態では、電源３２を出力レベル可変のＤＣ電源とし、感光体４９上に現像したテストパタンの画像濃度を画像濃度検知センサー６５で検知して、その濃度基準レベルに対する判定を画像濃度制御回路６６で行ない、画像濃度が低い場合は画像濃度制御回路６６によって電源３２のＤＣ出力レベルをマイナス側に高くして潜像電位に対する現像バイアスを強くする制御を行ない、画像濃度を一定にする制御を行う。また、画像濃度が基準より高い場合は画像濃度制御回路６６によって電源３２のＤＣ出力レベルをマイナス側よりに低くして潜像電位に対する現像バイアスを弱くする制御を行ない、画像濃度を一定にする制御を行う。
【００４９】
図９は、プラス帯電トナーを使用する場合のパルス電圧印加手段３０の構成を示す。電源３１は、クラウドパルス出力用で、電源回路の一次、二次が分離型、つまり２次側はＧＮＤに対してフローティングとなっている。電源３２は、プラスＤＣバイアス用で１次、２次とも共通ＧＮＤに接続されている構成である。
【００５０】
ここで、例えば電源３１の出力が５００［Ｖ］とすると、Ｈｉｇｈ側がＡ相パルス発生回路３３及びＢ相パルス発生回路３４の上側、Ｌｏｗ側がＡ相パルス発生回路３３及びＢ相パルス発生回路３４の下側に接続、同時にＬｏｗ側は電源３２のマイナスＨｉｇｈ側に接続されている。電源３２は、プラス帯電トナーを利用する場合の現像バイアスは潜像電位に対してプラス電位であるから、ここでは例えば１５０［Ｖ］とすると、電源３１のＬｏｗ側は１５０［Ｖ］の電位となる。従って、電源３１の電圧５００［Ｖ］が供給された各パルス発生回路で生成されるパルス波形は、波高値６５０［Ｖ］〜１５０［Ｖ］のクラウドパルスを発生することになる。
【００５１】
次に、図１０は図１における電源３１を出力レベル可変のＤＣ電源の構成とし、クラウドパルスの波高値を制御する例を示したものである。電源３１の出力を可変して、そのレベルに応じたクラウドパルス出力が可能であるが、電源３２の出力が固定であればクラウドパルスの低電位側は固定のままは高値のみを可変できる。例えば、トナー担持ローラ１０１の経時使用による劣化を画像形成枚数などから経時センサー４０によって検知し、その検知結果に基づいてクラウドパルス制御回路６７により電源３１の出力レベルを下げてクラウドパルスの波高値を低くし、トナーのクラウド量が適切になるように制御を行なうことで、トナー担持ローラ１０１の経時劣化に対する画像濃度制御が容易となり、高画質、高信頼性の現像が可能となる。
【００５２】
図１１は、パルス電圧印加手段３０の具体的な回路例を示す。このパルス電圧印加手段３０では、Ａ相パルス発生回路３３に対してＤＣ出力の電源３１端子の間にシリーズに接続した２個のスイッチング素子としてＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ）からなるスイッチング素子Ｑ１，Ｑ２および電流規制抵抗Ｒ１，Ｒ２を設け、Ｂ相パルス発生回路３４に対して同様に接続した２個のスイッチング素子であるＭＯＳＦＥＴからなるスイッチング素子Ｑ３，Ｑ４および電流規制抵抗Ｒ３，Ｒ４を設け、トナー担持ローラ１０１の一方の電極群を２個のスイッチング素子Ｑ１とスイッチング素子Ｑ２との間、ここでは電流規制抵抗Ｒ１と電流規制抵抗Ｒ２との間に接続し、他方の電極群を残り２個のスイッチング素子Ｑ３とスイッチング素子Ｑ４との間、ここでは電流規制抵抗Ｒ３と電流規制抵抗Ｒ４との間に接続した、容量負荷（電極負荷容量）を有するブリッジ構成とし、正相（本実施形態ではＡ相パルス）のクラウドパルスを印加する場合はスイッチング素子Ｑ１とスイッチング素子Ｑ４とをＯＮにし、逆相（本実施形態ではＢ相パルス）のクラウドパルスを印加する場合はスイッチング素子Ｑ２とスイッチングＱ３とをＯＮする構成である。これによって、トナー担持ローラ表面のトナーは２つの電極群の間で飛翔を繰り返してクラウド状態となる。
【００５３】
なお、本実施形態では、ＭＯＳＦＥＴを駆動するためのドライブ回路は１５［Ｖ］の低圧パルスを生成した後、スイッチング素子Ｑ１のゲート信号はＣ１，Ｄ１，Ｒ５からなるクランプ回路３５によって１５［Ｖ］パルスのＨｉｇｈ側は電源３１のＨｉｇｈレベルにクランプされる。具体的には、電源３１が５００［Ｖ］、電源３２が−６５０［Ｖ］の場合は、スイッチング素子Ｑ１のゲート信号は−１５０［Ｖ］〜−１３５［Ｖ］のパルスとなり、Ｌｏｗ期間にスイッチング素子Ｑ１はＯＮすることになる。
【００５４】
また、スイッチング素子Ｑ２のゲート信号はコンデンサＣ２，ダイオードＤ２，電流規制抵抗Ｒ６からなるクランプ回路３５によって１５［Ｖ］パルスのＬｏｗ側は電源３１のＬｏｗレベルにクランプされる。具体的には、電源３１が５００［Ｖ］、電源３２が−６５０［Ｖ］の場合は、スイッチング素子Ｑ２のゲート信号は−６５０［Ｖ］〜−６３５［Ｖ］のパルスとなり、Ｈｉｇｈ期間にスイッチング素子Ｑ２はＯＮすることになる。
【００５５】
同様に、逆相であるＢ相パルス側も１８０［°］位相が遅れたタイミングで、スイッチング素子Ｑ３とスイッチング素子Ｑ４とが動作する。
【００５６】
図１２は、クラウドパルスのＬｏｗ側ピーク値（−６５０［Ｖ］）一定で、クラウドパルスのピーク間電圧の値を４００［Ｖｐｐ］、５００［Ｖｐｐ］、６００［Ｖｐｐ］に変化させた場合の波形図である。
【００５７】
図１３（ａ）は、クラウドパルスのピーク間電圧４００［Ｖｐｐ］、クラウドパルス−２５０［Ｖ］〜−６５０［Ｖ］の場合のトナー担持ローラ１０１と感光体４９の間の電界強度に応じて形成される電気力線をシミュレーション結果からプロットした図である。図１３（ｂ）は、クラウドパルスのピーク間電圧５００［Ｖｐｐ］、クラウドパルス−１５０［Ｖ］〜−６５０［Ｖ］の場合のトナー担持ローラ１０１と感光体４９の間の電界強度に応じて形成される電気力線をシミュレーション結果からプロットした図である。図１３（ｃ）は、クラウドパルスのピーク間電圧６００［Ｖｐｐ］、クラウドパルス−５０［Ｖ］〜−６５０［Ｖ］の場合のトナー担持ローラ１０１と感光体４９の間の電界強度に応じて形成される電気力線をシミュレーション結果からプロットした図である。
【００５８】
ここで、トナー担持ローラ１０１のクラウド電極には、幅１００［μｍ］、間隔１００［μｍ］でＡ相用（正相用）、Ｂ相用（逆相用）が交互に配置されている。トナー担持ローラ１０１に対向して配置した感光体表面の画像情報に応じて露光された潜像部の潜像幅は、０．２［ｍｍ］幅であり、感光体表面のその他は地肌部である。地肌部の帯電電位は−６００［Ｖ］であり、潜像部の帯電電位は−７０［Ｖ］である。トナー担持ローラ１０１の表面と感光体４９の表面との間隔である現像Ｇａｐは０．３［ｍｍ］である。なお、図１３に示された電気力線は、トナー担持ローラ１０１のクラウド電極表面から上方２０［μｍ］位置を横切る電気力線をプロットしたものであり、トナー担持ローラ１０１のクラウド電極表面から上方２０［μｍ］の位置を横切らないその他の電気力線は省略している。
【００５９】
図１４は、図１３（ａ）、図１３（ｂ）、図１３（ｃ）それぞれに対応した現像Ｇａｐ内のＹ方向位置の電界強度を示したものであり、電位差が最も大きい、潜像の中央部とクラウドパルスの低電位が印加された電極中央部とを結ぶＹ方向位置の電界強度を示している。
【００６０】
クラウドパルスのＬｏｗ側ピーク値（−６５０［Ｖ］）一定でクラウドパルスのピーク間電圧の値を４００［Ｖｐｐ］、５００［Ｖｐｐ］、６００［Ｖｐｐ］に変化させた場合は、図１４からわかるように、クラウド電極面近傍（トナー担持ローラ電極面近傍）はクラウドパルスのピーク値が大きい方が小さい方よりも電界強度は強いが、感光体表面近傍の電界強度は逆にクラウドパルスピーク値が大きい方が小さい方よりも電界強度が弱いため、現像結果としてほぼ一定の画像濃度となる。よって、クラウドパルスのピーク値を変化しても画像濃度を一定とするためには、トナーの飛翔特性に寄与が大きい、クラウド電極に印加されるトナーを反発させる電圧（クラウドパルスのＬｏｗ側ピーク値の電圧）を制御すると有効であることがわかる。
【００６１】
図１５は、クラウドパルスの波高値の平均値（−４００［Ｖ］）を一定で、クラウドパルスのピーク間電圧の値を４００［Ｖｐｐ］（クラウドパルス−２００［Ｖ］〜−６００［Ｖ］）、５００［Ｖｐｐ］（−１５０［Ｖ］〜−６５０［Ｖ］）、６００［Ｖｐｐ］（−１００［Ｖ］〜−７００［Ｖ］）に変化させた場合の波形図である。
【００６２】
図１６は図１５に示した各波形に対応した現像Ｇａｐ内Ｙ方向位置の電界強度を示したものである。クラウドパルスの波高値の平均値を一定にした場合は、図１６からわかるように、クラウド電極面近傍（トナー担持ローラ電極面近傍）はクラウドパルスピーク値が大きい方が電界強度は強いが、感光体表面近傍の電界強度は変動がなく、現像結果としてクラウドパルスのピーク値が大きい方が小さい方よりも画像濃度は高くなる。
【００６３】
図１７（ａ）は、クラウドパルスのピーク間電圧４００［Ｖｐｐ］、クラウドパルス−２５０［Ｖ］〜−６５０［Ｖ］の場合の図６に示したトナー担持ローラ２と感光体４９の間の電界強度に応じて形成される電気力線をシミュレーション結果からプロットした図である。図１７（ｂ）は、クラウドパルスのピーク間電圧５００［Ｖｐｐ］、クラウドパルス−１５０［Ｖ］〜−６５０［Ｖ］の場合の図６に示したトナー担持ローラ２と感光体４９の間の電界強度に応じて形成される電気力線をシミュレーション結果からプロットした図である。図１７（ｃ）は、クラウドパルスのピーク間電圧６００［Ｖｐｐ］、クラウドパルス−５０［Ｖ］〜−６５０［Ｖ］の場合の図６に示したトナー担持ローラ２と感光体４９の間の電界強度に応じて形成される電気力線をシミュレーション結果からプロットした図である。
【００６４】
この例では、下電極はアルミ等の素管であり全面ベタの導体。その表層に厚さ１０［μｍ］〜２０［μｍ］の絶縁層（このシミュレーションでは１６［μｍ］）、その表面に上電極として幅１００［μｍ］、間隔３００［μｍ］、最表面に１５［μｍ］の絶縁コート層を設けた構成。各絶縁層の比誘電率はいずれもεｒ＝３である。
【００６５】
ここで、クラウドパルスが、図１７（ａ）では−２５０［Ｖ］〜−６５０［Ｖ］、図１７（ｂ）では−１５０［Ｖ］〜−６５０［Ｖ］、図１７（ｃ）では−５０［Ｖ］〜−６５０［Ｖ］と振れた場合でも、図４に示すトナー担持ローラ１０１を用いたときの図１４の結果と同様であり、クラウド電極に印加されるトナーを反発させる電圧（クラウドパルスのＬｏｗ側ピーク値の電圧）の電位を一定に制御することで画像濃度はほぼ一定となる。
【００６６】
環境湿度が標準時よりも高くなった際には、上述したような架橋力などによる付着力に打ち勝ってトナーをトナー担持ローラ表面上で良好にホッピングさせるだけの電界を作り出すために、クラウドパルスの波高値を高くする制御を行う。例えば、電源３２のＤＣバイアス電圧が−６５０［Ｖ］の状態で、電源３１から生成されるパルス波高値を標準時の５００［Ｖ］から６００［Ｖ］へと大きくした場合には、パルス発生回路から出力される出力パルスの波高値が−６５０［Ｖ］〜−５０［Ｖ］であるが、電源３２のＤＣバイアス電圧は一定であるからクラウド電極に印加されるトナーを反発させる電圧（クラウドパルスのＬｏｗ側ピーク値の電圧）の電位は−６５０［Ｖ］一定で画像濃度は安定する。
【００６７】
一方、環境湿度が標準時よりも低くなった際には、トナー付着力が低下し、トナーのクラウド高さが高くなった場合は地汚れ余裕度が小さくなるため、クラウドパルスの波高値を低くする制御を行う。例えば、電源３２のＤＣバイアス電圧が−６５０［Ｖ］の状態で、電源３１から生成されるパルス波高値を標準時の５００［Ｖ］から４００［Ｖ］へと小さくした場合には、パルス発生回路から出力される出力パルスの波高値が−６５０［Ｖ］〜−２５０［Ｖ］となるが、電源３２のＤＣバイアス電圧は一定であるからクラウド電極に印加されるトナーを反発させる電圧（クラウドパルスのＬｏｗ側ピーク値の電圧）の電位は−６５０［Ｖ］一定で画像濃度は安定する。
【００６８】
図１８は、比較例のパルス電圧印加手段の構成の一例を示す。
トナー担持ローラのクラウド電極に印加する信号はクラウドパルスとＤＣバイアスを含む信号を出力する必要があり、図示しないＤ／Ａコンバータにより低電圧のＤＣ含むパルス信号を生成し、それを３００［Ｖ］〜６００［Ｖ］に増幅するフィードバック回路構成を含むＤＣアンプ回路を、正相パルス用ＤＣアンプ回路５１と逆相パルス用ＤＣアンプ回路５２と２組設けて、容量負荷５３の両端に印加していた。この場合、回路コストのアップ、温度変化などによるアンプ回路の直流ドリフトが問題であった。また、温度経時による増幅率の変動は、パルス波高値、ＤＣバイアス電圧両方ともに変動となり、クラウド特性、画像濃度の品質低下に影響するものであった。その他、トランスによって高圧パルスを生成し、同時にＤＣバイアスを加える回路構成もあるが、回路部品の大型化、コスト、電力ロス等において問題であった。これに対し、図１や図１１などに示すような構成を有する本実施形態のパルス電圧印加手段３０の構成を採用することで、ＤＣアンプ回路ではなくスイッチング回路を設けるのでＤＣアンプ回路を設ける場合よりも、部品点数が少なく、出力レベルも安定しているため、小型化や低コスト化を図りつつ、高信頼性を得ることができる。また、現像バイアス調整（パルス電圧の平均値の調整）のためのＤＣ成分調整は、スイッチング回路単独では不可能であり、本実施形態のパルス電圧印加手段３０のような構成にすることで容易に可能となる。これらのことから本実施形態のパルス電圧印加手段３０を用いることによって、前述したような種々の問題を抑制することができる。
【００６９】
図１９は、図１１に示したパルス電圧印加手段３０の回路のスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４それぞれに対してボディーダイオードＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４を追記した図である。
【００７０】
ここで、Ａ相、Ｂ相パルス発生回路に使用のパワーＭＯＳＦＥＴの内部構成について図２０を用いて説明する。パワーＭＯＳＦＥＴは、図２１に示すように回路シンボル的にはボディーダイオードを記述しない場合もあるが、実際の素子内部においてはボディーダイオードが存在する。パワーＭＯＳＦＥＴがオフ状態のときにおいても、ソース側からドレイン側に向かう電流はボディーダイオードを通して流れる。
【００７１】
スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４それぞれが、ボディーダイオードＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４を有することで、スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４がオフ状態のときにおいても、スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のソース側からドレイン側に向かう電流はボディーダイオードを通して流れる。
【００７２】
さらに簡素化するため、電源３１の出力を＋５００［Ｖ］とし、電源３２の出力を０［Ｖ］とすると考えやすいので、以下その条件で説明していく。
【００７３】
図２２や図３８に、スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のオン・オフ動作シーケンス図を示す。なお、前述した図２１は図２２の動作シーケンス図のタイミング１における回路動作にかかるものである。また、図２３は、図２２に示した動作シーケンス図のタイミング１における回路動作にかかる回路の部分を抽出したものである。
【００７４】
スイッチング素子Ｑ１とスイッチング素子Ｑ４とをＯＮにすることで、スイッチング素子Ｑ１のドレイン→Ｒ１→容量負荷Ｃ→Ｒ４→Ｑ４のループで電流が流れ、容量負荷（コンデンサ）が、τ＝Ｃ×（Ｒ１＋Ｒ４）の時定数をもって充電される。
【００７５】
この回路例では、Ｒ１＝Ｒ４＝１００［Ω］〜３００［Ω］であり、容量負荷Ｃ＝１００［ｎＦ］であるので、時定数は２［μｓ］〜６［μｓ］となる。充電電圧を時定数で考察した場合、時定数の１倍で６３．２［％］、２倍で８６．５［％］、３倍で９５［％］、４倍で９８．２［％］の充電電圧となる。したがって５倍の３０［μｓ］程度経過すると、容量負荷Ｃの左端側はほぼ５００［Ｖ］に、また容量負荷Ｃの右端側はほぼ０［Ｖ］に充電され充電電流はほぼゼロとなる。
【００７６】
図２４は、図２２に示した動作シーケンス図のタイミング２における回路動作にかかるものである。また、図２５は図２２に示した動作シーケンス図のタイミング２における回路動作にかかる回路の部分を抽出したものである。
【００７７】
スイッチング素子Ｑ１がＯＮからＯＦＦになると同時にスイッチング素子Ｑ２がＯＦＦからＯＮに推移する際、スイッチング素子Ｑ１とスイッチング素子Ｑ２との双方が同時に変化を行うと、スイッチング素子Ｑ１やスイッチング素子Ｑ２の動作時間のばらつきが原因で、スイッチング素子Ｑ１がまだＯＮを維持している状態でスイッチング素子Ｑ２がＯＮされると、スイッチング素子Ｑ１からスイッチング素子Ｑ２へ５００［Ｖ］／（Ｒ１＋Ｒ２）の電流が流れてしまう。この現象をシュートスルー（貫通電流）といい、スイッチング素子Ｑ２に対してダメージを与えたり、大電流による電源３１側の負担が増えたり、消費電流が増大したり、あるいはノイズ発生し回路誤動作させる、などの諸々不具合が現れてくる。
【００７８】
このため、シュートスルー（貫通電流）を防止するために、スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４の全てを１［μｓ］の間ＯＦＦにする期間（図２２のタイミング２）を設け、シュートスルー（貫通電流）に起因する上述した不具合が生じるのを抑えている。また、スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４の全てを１［μｓ］の間ＯＦＦにする期間（図２２のタイミング２）においては、容量負荷（コンデンサ）Ｃの放電経路が無いので容量負荷Ｃに電荷が保持されている。
【００７９】
図２６は、図２２に示した動作シーケンス図のタイミング３における回路動作にかかるものである。また、図２７は図２２に示した動作シーケンス図のタイミング３における回路動作にかかる回路の部分を抽出したものである。
【００８０】
スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４の全てを１［μｓ］の間ＯＦＦした後、スイッチング素子Ｑ２とスイッチング素子Ｑ３とがＯＮ動作を開始する。このとき、スイッチング素子Ｑ２がＯＮした瞬間に、容量負荷Ｃ左端→Ｒ２→Ｑ２→ＢＤ４→Ｒ４→容量負荷Ｃ右端、の閉ループが構成され放電が開始する。
【００８１】
図２８は、図２７においてスイッチング素子Ｑ２がＯＮした瞬間に、容量負荷Ｃの右側にマイナスヒゲが発生するメカニズムの説明に用いる図である。
【００８２】
すなわち、容量負荷Ｃの左端５００［Ｖ］、右端０［Ｖ］で充電されており、このように充電されている状態からスイッチング素子Ｑ２がＯＮすると、この電圧をＲ２とＲ４の双方で分圧することになる。本回路構成ではＲ２＝Ｒ４なので、Ｒ２とＲ４とに２５０［Ｖ］ずつ均等に電圧がかかり、Ｒ２とＲ４の中点には２５０［Ｖ］の電位が発生するが、この中点が０［Ｖ］にクランプされているため電位的に一気に容量負荷Ｃの左端側が５００［Ｖ］から２５０［Ｖ］に下降する。また容量負荷Ｃの右端側が０［Ｖ］から−２５０［Ｖ］に下降し、この下降部分をマイナスヒゲと称しており、この時点で容量負荷Ｃの右端側にはマイナスヒゲが現れる。その後、放電時定数Ｃ×（Ｒ２＋Ｒ４）によって、容量負荷Ｃの左端側は２５０［Ｖ］から０［Ｖ］へ、容量負荷Ｃの右端側は−２５０［Ｖ］から０［Ｖ］へ、放電を行いつつ遷移していく。このときの波形を図２９に示す。
【００８３】
図２９（ａ）は２００［μｓ／ｄｉｖ］の波形図であり、図２９（ｂ）は、図２９（ａ）の中央付近で枠に囲まれた部分を拡大し、図２９（ａ）の波形に対して時間を４０倍引き延ばした５［μｓ／ｄｉｖ］の波形図である。図２９（ａ）及び図２９（ｂ）の上段の波形は相切換入力信号であり、ＬＯＷレベルが０［Ｖ］、ＨＩＧＨレベルが＋５［Ｖ］である。また、相切換入力信号がＬＯＷのときにスイッチング素子Ｑ１とスイッチング素子Ｑ４とがＯＦＦ、相切換入力信号がＨＩＧＨのときにスイッチング素子Ｑ１とスイッチング素子Ｑ４とがＯＮである。下段の波形は負荷容量Ｃの右端側の電圧を示している。
【００８４】
相切換入力信号がＬＯＷからＨＩＧＨに切り換わり容量負荷Ｃの右端側の電位が０［Ｖ］から＋５００［Ｖ］に上昇しようとする瞬間に、容量負荷Ｃの右端側の電位が０［Ｖ］から一旦−２５０［Ｖ］まで下降する（この部分をマイナスヒゲと称している）。そして、その後、容量負荷Ｃの右端側の電位は−２５０［Ｖ］から＋５００［Ｖ］へと上昇する。
【００８５】
前述したマイナスヒゲは、通常の論理回路制御で見られるオーバシュートやアンダーシュートと言われているものとは根本的に異なるものである。オーバシュートやアンダーシュートは、立ち上りあるいは立下りの波形が所望する電圧に到達後、所望電圧をオーバランする現象で、原因は回路網に存在するインダクタンス成分Ｌや容量成分Ｃの過渡応答特性によるものである。これに対し、マイナスヒゲと称した本現象は過渡応答の始まる直前に起きる現象で、原因は０［Ｖ］の基準点が移動するためによるものである。
【００８６】
さらに詳細には、図２２に示した動作シーケンス図のタイミング１における０［Ｖ］基準点は容量負荷Ｃの右端側（Ｒ４が介在するが、充電完了時には容量負荷Ｃの右端側が完全に０［Ｖ］になる）である。これに対し、図２２に示したタイミングチャート図のタイミング３においては、Ｒ２とＲ４との中点が０［Ｖ］になるため、（電源３１の電圧）×１／２の電位のシフトが容量負荷Ｃの左端側と右側端とに発生し、これがマイナスヒゲの発生原因となる。
【００８７】
このようなマイナスヒゲが生じると、パワーＭＯＳＦＥＴのドレイン−ソース間耐圧を上げる必要があったり、容量負荷Ｃの絶縁層耐電圧を上げる必要があったりする。そのため、高耐圧のパワーＭＯＳＦＥＴや容量負荷Ｃを用いるとコストアップに繋がってしまう。特に、パワーＭＯＳＦＥＴのドレイン−ソース間耐圧を高耐圧としパワーＭＯＳＦＥＴのデバイスコストが上がってしまうのは、大きな問題である。また、もともと０［Ｖ］から５００［Ｖ］の充電に対して−２５０［Ｖ］から充電が開始されることになるので充電時間にロスタイムが生じ、回路の性能低下を招いてしまう。さらに、容量負荷Ｃの右端側は本来０［Ｖ］から５００［Ｖ］へ充電すれば良いところ、マイナスヒゲが生じることによって−２５０［Ｖ］から５００［Ｖ］へ充電をすることになり、充電開始時の容量負荷Ｃの右端側の電位が低い分、充電電流が増加することになるため、充電にかかる消費電流が増加してしまう。
【００８８】
また、これと同時にスイッチング素子Ｑ３がＯＮされることでスイッチング素子Ｑ３とＲ３を通して充電電流が流れる。すなわち、一つのタイミング中で、充電と放電が行われるという、非効率的な状況が存在することになる。また、スイッチング素子Ｑ２においては、放電電流と充電電流とが重畳した電流が流れるため、スイッチング素子Ｑ２に電流定格の大きいＭＯＳＦＥＴを使用する必要があるが、電流定格の大きいＭＯＳＦＥＴを用いるとコストアップに繋がってしまう。
【００８９】
そこで、本実施例では、図２４を用いて説明した、スイッチング素子Ｑ２のＯＮ時に０［Ｖ］の電位基準が容量負荷Ｃの右端側からＲ２とＲ４との中点に変わることで発生するマイナスヒゲの除去手段として、図３０に示したようにダイオードＤ５及びダイオードＤ６を、電源３１のＬｏｗレベルと容量負荷Ｃの両端に挿入している。このように、ダイオードＤ５及びダイオードＤ６を、電源３１のＬｏｗレベルと容量負荷Ｃの両端に挿入することで、マイナス電位が発生すると同時にダイオードＤ５またはダイオードＤ６のアノード側からカソード側に電流が流れ、ダイオードＤ５またはダイオードＤ６の順方向電圧降下Ｖｆ（通常１〜２［Ｖ］以内）分だけ容量負荷Ｃの右端側の電位が０［Ｖ］からマイナス側に落ちるのみとなる。よって、ダイオードＤ５及びダイオードＤ６を電源３１のＬｏｗレベルと容量負荷Ｃの両端に挿入されておらず、容量負荷Ｃの右端側の電位が０［Ｖ］から−２５０［Ｖ］になる場合と比較して、格段にマイナスヒゲの電圧を低減させることができる。さらに、ホッピング動作の安定化を図ることができる。
【００９０】
ダイオードＤ５及びダイオードＤ６の順方向電流の最大値は、（電源３１の電圧）／Ｒ２から求められる電流値に耐えるものであれば良く、ダイオードＤ５及びダイオードＤ６のカソードとアノード間の逆方向耐圧は、電源３１の電圧以上有れば良い。また、本願発明者らが鋭意研究を重ねた結果、ダイオードＤ５及びダイオードＤ６として、逆方向から順方向に反転する時間がより高速なファーストリカバリーダイオードを用いることで、さらに効果的であることがわかった。
【００９１】
ここで、ボディーダイオードの無いパワーＭＯＳＦＥＴをスイッチング素子Ｑ２とスイッチング素子Ｑ４とに実装して、スイッチング素子Ｑ２がＯＮした瞬間に、容量負荷Ｃ左端→Ｒ２→Ｑ２→ＢＤ４→Ｒ４→容量負荷Ｃ右端、の閉ループが形成されないような構成を採用することも考えられる。しかしながら、この構成では回路形成上、どうしても僅かな浮遊容量などで結合されているので、浮遊容量の値次第でマイナスヒゲの量が変化してしまうので、最適値の選定が難しいという欠点がある。
【００９２】
図３１は、ダイオードＤ５及びダイオードＤ６を電源３１のＬＯＷレベルと容量負荷Ｃの両端に挿入していない回路を用いた場合の波形図である。図３１に示された、上から一番目の波形は相切換入力信号であり、二番目の波形は電源３１からの流れ出す電流の波形であり、三番目は容量負荷Ｃの左端側の電圧の波形であり、四番目は容量負荷Ｃの右端側の電圧の波形である。相切換入力信号を切り換えたときに、容量負荷Ｃの右側端の電圧に０［Ｖ］から−２５０［Ｖ］に落ち込むような大きなマイナスヒゲが生じているのを確認できる。
【００９３】
図３２は、ダイオードＤ５及びダイオードＤ６を電源３１のＬＯＷレベルと容量負荷Ｃの両端に挿入された回路を用いた場合の波形図である。図３２に示された、上から一番目の波形は相切換入力信号であり、二番目の波形は電源３１からの流れ出す電流の波形であり、三番目は容量負荷Ｃの左端側の電圧の波形であり、四番目は容量負荷Ｃの右端側の電圧の波形である。相切換入力信号を切り換えたときに、容量負荷Ｃの右側端の電圧が一瞬０［Ｖ］より低い側に落ち込むが、ダイオードＤ５及びダイオードＤ６を電源３１のＬＯＷレベルと容量負荷Ｃの両端に挿入することで得られる上述したような効果によって、その落ち込み量が数［Ｖ］以内に抑えられている。なおかつ０［Ｖ］から５００［Ｖ］に向かって充電を開始しているので、図３１で示したような−２５０［Ｖ］から５００［Ｖ］に向けての充電波形よりも立ち上りが早い。
【００９４】
図３３は、図２２に示した動作シーケンス図のタイミング４における回路動作にかかるものである。
【００９５】
スイッチング素子Ｑ２とスイッチング素子Ｑ３とをＯＮにしてから１．４７Ｋ×Ｃの充電時定数を十分経過すると、容量負荷Ｃの右端側の電位は電源３１の電圧で−２５０［Ｖ］から＋５００［Ｖ］へと上昇して満充電状態となり充電電流はゼロとなる。
【００９６】
図３４は、図２２に示した動作シーケンス図のタイミング５における回路動作にかかるものである。
【００９７】
スイッチング素子Ｑ３がＯＮからＯＦＦになると同時にスイッチング素子Ｑ４がＯＦＦからＯＮに推移する際、スイッチング素子Ｑ３とスイッチング素子Ｑ４との双方が同時に変化を行うと、スイッチング素子Ｑ３やスイッチング素子Ｑ４の動作時間のばらつきが原因で、スイッチング素子Ｑ３がまだＯＮを維持している状態でスイッチング素子Ｑ４がＯＮされると、スイッチング素子Ｑ３からスイッチング素子Ｑ４へ電流が流れてしまうシュートスルー（貫通電流）が生じてしまう。
【００９８】
このため、シュートスルー（貫通電流）を防止するために、スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４の全てを１［μｓ］の間ＯＦＦにする期間（図２２のタイミング５）を設け、シュートスルー（貫通電流）が生じるのを抑えている。また、スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４の全てを１［μｓ］の間ＯＦＦにする期間（図２２のタイミング５）においては、容量負荷（コンデンサ）Ｃの放電経路が無いので容量負荷Ｃに電荷が保持されている。
【００９９】
ここで、本実施例では、図３５や図３７に示すようにダイオードＤ５及びダイオードＤ６を電源３１のＬＯＷレベルと容量負荷Ｃの両端に挿入した回路構成において、スイッチング素子Ｑ１，Ｑ３それぞれを構成するパワーＭＯＳＦＥＴのゲート回路に遅延回路ｄを設け、スイッチング素子Ｑ１のＯＮタイミングをスイッチング素子Ｑ４のＯＮタイミングに対して遅延させたり、スイッチング素子Ｑ３のＯＮタイミングをスイッチング素子Ｑ２のＯＮタイミングに対して遅延させたりする。
【０１００】
図３６や図３９に、遅延回路ｄを設けた場合のスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のオン・オフ動作シーケンス図を示す。図３６の動作シーケンス図のタイミング３’では、スイッチング素子Ｑ２のＯＮタイミングに対してスイッチング素子Ｑ３のＯＮタイミングを遅延させたものを示している。これにより、図３５に示した回路において容量負荷Ｃの放電動作と充電動作とを分けて行なうことが可能となり、容量負荷Ｃの放電がし終えてから、容量負荷Ｃの充電を行なうことが可能となる。
【０１０１】
ここで、本実施例の回路例では、Ｒ２＝Ｒ４＝４７０［Ω］であり、容量負荷Ｃ＝１０［ｎＦ］であり、ダイオードＤ５及びダイオードＤ６の抵抗値が０［Ω］であるとすると、放電時定数は１０［ｎＦ］×４７０［Ω］＝４．７［μｓ］となる。そして、放電時定数を約５［μｓ］とした場合、遅延回路による遅延時間を時定数の１倍（５［μｓ］）としたときには６３「％」、遅延時間を時定数の２倍（１０［μｓ］）としたときには８７［％］、遅延時間を時定数の３倍（１５［μｓ］）としたときには９５［％］、の電荷の放電が終了する。よって、本実施例では、容量負荷Ｃの放電時定数の少なくとも２〜３倍の時間、スイッチング素子Ｑ２やスイッチング素子Ｑ４をＯＮした時からスイッチング素子Ｑ１やスイッチング素子Ｑ４のＯＮタイミングを遅延させることで、容量負荷Ｃの放電がほとんどし終えてから、容量負荷Ｃの充電を行なうことができる。
【０１０２】
よって、容量負荷Ｃの充電にかかる消費電流を低減でき省エネルギー化を図ることができる。また、容量負荷Ｃの放電動作と充電動作とを分けて行なうことが可能なことで、スイッチング素子Ｑ２に放電電流と充電電流とが重畳した電流が流れるのを抑制することが可能となるため、スイッチング素子Ｑ２に電流定格の大きいＭＯＳＦＥＴを使用する必要がなくなり、スイッチング素子Ｑ２に電流定格の大きいＭＯＳＦＥＴを用いることによるコストアップを抑えることができる。
【０１０３】
本実施例の図３５に示した回路構成で図３６に示した動作シーエンスでスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のオン・オフを行なうことで、消費電力が３８．６６［Ｗ］だったものが２９．８６［Ｗ］となり、８．６８［Ｗ］の電力の削減が可能となった。
【０１０４】
なお、容量負荷Ｃの充電完了までの動作時間が、上述したような遅延時間を設ける分遅くなってしまうが、トナー担持ローラ１０１上でトナーをホッピングさせる性能には何ら影響の無い範囲であった。
【０１０５】
以上、本実施形態によれば、複数の電極を有するトナー担持体であるトナー担持ローラ１０１と、トナー担持ローラ１０１の表面にトナーを供給するトナー供給手段と、該複数の電極にパルス電圧を印加することによって、トナー担持ローラ１０１の表面に担持されているトナーをホッピングさせる電界をトナー担持ローラ１０１の表面上に発生させるホッピング電界発生手段と、を有し、上記ホッピング電界発生手段は、正相用のパルス電圧を発生するための正相用パルス電圧発生回路であるＡ相パルス発生回路３３と、逆相用のパルス電圧を発生するための逆相用パルス電圧発生回路であるＢ相パルス発生回路３４と、Ａ相パルス発生回路３３とＢ相パルス発生回路３４とに前記パルス電圧の波高値を規定するバイアスを供給するための電気的なグランドからフローティングされた直流電源である第１の電源である電源３１と、電源３１の低電位側とグランドとの間に設けられた出力レベル可変のトナーの帯電極性と同極性の直流電源である第２の電源である電源３２とからなり、Ａ相パルス発生回路３３が、電源３１の端子間の高電位出力側に第１のスイッチング素子であるスイッチング素子Ｑ１、低電位出力側に第２のスイッチング素子であるスイッチング素子Ｑ２、及び、スイッチング素子Ｑ１とスイッチング素子Ｑ２との間に電流規制抵抗Ｒ１，Ｒ２を直列で接続したものであり、また、それとは並列でＢ相パルス発生回路３４が、電源３１の端子間の高電位出力側に第３のスイッチング素子であるスイッチング素子Ｑ３、低電位出力側に第４のスイッチング素子であるスイッチング素子Ｑ４、及び、スイッチング素子Ｑ３とスイッチング素子Ｑ４との間に電流規制抵抗Ｒ３，Ｒ４を直列で接続したものであり、トナー担持ローラ１０１に設けられた上記複数の電極の内の一方の電極群をスイッチング素子Ｑ１とスイッチング素子Ｑ２との間に接続し、他方の電極群をスイッチング素子Ｑ３とスイッチング素子Ｑ４との間に接続したブリッジ構成とし、正相のパルス電圧を印加する場合はスイッチング素子Ｑ１とスイッチング素子Ｑ４とをＯＮにし、逆相のパルス電圧を印加する場合はスイッチング素子Ｑ２とスイッチング素子Ｑ３とをＯＮにして、トナー担持ローラ１０１の表面に担持されているトナーを像担持体である感光体４９と対向する現像領域へ搬送して感光体４９上の潜像にトナーを付着させることによって潜像を現像する現像装置１において、スイッチング素子Ｑ１とスイッチング素子Ｑ４とをＯＮにする際は、スイッチング素子Ｑ４をＯＮにした後、所定タイミング遅延後にスイッチング素子Ｑ１をＯＮにし、スイッチング素子Ｑ２とスイッチング素子Ｑ３とをＯＮにする際は、スイッチング素子Ｑ２をＯＮにした後、所定タイミング遅延後にスイッチング素子Ｑ３をＯＮにする。これにより、低電位側のスイッチング素子Ｑ２，Ｑ４のＯＮによる放電動作中に高電位側のスイッチング素子Ｑ１，Ｑ３による充電動作の重畳が避けられる。例えば、前記一方の電極群と前記他方の電極群とで構成されるコンデンサである容量負荷Ｃの放電がし終えてから、容量負荷Ｃの充電を行なうことができる。よって、容量負荷Ｃの充電にかかる消費電流を低減でき省エネルギー化を図ることができる。また、低電位側のスイッチング素子Ｑ２，Ｑ４に放電電流と充電電流とが重畳した電流が流れるのを抑制することが可能となるので、低電位側のスイッチング素子Ｑ２，Ｑ４の耐圧を上げる必要がなく、高耐圧のスイッチング素子を用いることによるコストアップを抑制することができる。
また、本実施形態によれば、電源３１は前記バイアスの出力レベル可変に構成されており、電源３１の前記バイアスの出力レベルを変化させてクラウドパルスの波高値を制御することで、クラウドパルスの波高値とＤＣバイアス値を簡単な回路構成によって別々に調整ができる。
また、本実施形態によれば、画像形成装置に設けられた画像濃度検知センサー６５や画像濃度制御回路６６などからなる画像濃度検出手段から出力された感光体４９上の画像に係る画像濃度信号に応じて電源３２の出力レベルを変化させることで、感光体４９上の画像の濃度が変動したとしても、画像濃度信号に応じて感光体４９上の潜像電位に対する現像バイアスの強弱の制御が行なわれ、感光体４９上の画像の濃度を一定に保つことが可能となる。よって、感光体４９上に形成される画像の濃度が変動することを抑制できる。
また、本実施形態によれば、スイッチング素子Ｑ１及びスイッチング素子Ｑ３それぞれにＯＮタイミング遅延手段である遅延回路ｄを設け、遅延回路ｄは、スイッチング素子Ｑ１及びスイッチング素子Ｑ３それぞれのＯＮタイミングを、上記所定タイミング遅延時間として容量負荷Ｃの放電時定数の少なくとも２〜３倍の時間、スイッチング素子Ｑ２やスイッチング素子Ｑ４をＯＮした時から遅延させることで、容量負荷Ｃの放電がし終えてから、容量負荷Ｃの充電を行なうことができる。
また、本実施形態によれば、現像手段と、少なくとも感光体４９、帯電装置５０、及び、クリーニング装置４５のいずれかとを一体で設け、画像形成装置本体に対して着脱可能なプロセスカートリッジにおいて、前記現像手段として、本発明の現像装置１を用いることで、上述したような種々の効果が得られるので望ましい。
また、本実施形態によれば、感光体４９上に形成された潜像に対して現像手段により現像剤を供給することにより前記潜像を現像して得られる画像を、最終的に記録材上に転移させて、前記記録材上に画像を形成する画像形成装置において、前記現像手段として、本発明の現像装置を用いることで、上述したような種々の効果が得られることで、その結果、良好な画像形成を行うことができる。
また、本実施形態によれば、現像手段と、少なくとも感光体４９、帯電装置５０、及び、クリーニング装置４５のいずれかとを一体で設け、画像形成装置本体に対して着脱可能なプロセスカートリッジを備えた画像形成装置において、前記プロセスカートリッジとして、本発明の現像装置１を有するプロセスカートリッジを用いることで、上述したような種々の効果が得られるので望ましい。また、カラー画像形成装置に前記プロセスカートリッジを複数備えるのが好適である。
【符号の説明】
【０１０６】
１ 現像装置
２ トナー担持ローラ
３ａ 内側電極
４ａ 外側電極
５ 絶縁層
６ 表層
１１ ケーシング
１８ トナー供給ローラ
２２ トナー摩擦ブレード
２４ 供給バイアス電源
３０ パルス電圧印加手段
３１ 電源
３２ 電源
３３ Ａ相パルス発生回路
３４ Ｂ相パルス発生回路
３５ クランプ回路
３７ ２相パルス出力回路
４０ 経時センサー
４４ 除電ランプ
４５ クリーニング装置
４９ 感光体
５０ 帯電装置
５１ アンプ回路
５２ アンプ回路
５３ 容量負荷
６０ 転写チャージャー
６１ 分離チャージャー
６５ 画像濃度検知センサー
６６ 画像濃度制御回路
６７ クラウドパルス制御回路
７０ 給紙部
７０ａ 給紙コロ
７１ 給紙部
７１ａ 給紙コロ
７５ 搬送ベルト
７６ 定着装置
７６ａ 定着ローラ
７６ｂ 加圧ローラ
７７ 排紙トレイ
８０ ミラー
９０ コンタクトガラス
９１ 原稿照明光源
９２ ミラー
９３ 走査光学系
９４ ミラー
９５ ミラー
９６ 走査光学系
９７ レンズ
９８ 素子
９９ ポリゴンミラー
１０１ トナー担持ローラ
１０１Ａ 絶縁性基板
１０１Ｂ 表面保護層
１１１ 電極
１１１Ａ Ａ相用電極
１１１Ｂ Ｂ相用電極
１１１Ａａ バスライン
１１１Ｂａ バスライン
【先行技術文献】
【特許文献】
【０１０７】
【特許文献１】特開２００７−１３３３８７号公報
【技術分野】
【０００１】
本発明は、プリンタ、ファクシミリ、複写機などの画像形成装置に用いられる現像装置、並びに、その現像装置を備えた画像形成装置及びプロセスカートリッジに関するものである。
【背景技術】
【０００２】
従来、トナー担持体の表面上でホッピングさせたトナーを現像に用いるホッピング現像方式を採用した画像形成装置が知られている。例えば、特許文献１に記載の画像形成装置は、周方向に所定のピッチで配設された複数のホッピング電極を具備する筒状のトナー担持体を有している。複数のホッピング電極のうち、偶数番目の配列位置にあるものに対しては、互いに同じＡ相の繰り返しパルス電圧を印加する一方で、奇数番目の配列位置にあるものに対しては、互いに同じＡ相とは異なるＢ相の繰り返しパルス電圧を印加する。これにより、互いに隣り合う２つのホッピング電極の間に交番電界を形成して、前記交番電界によってトナーに対して働く静電気力によりトナーを電極間でホッピングさせる。そして、ホッピングさせたトナーを、像担持体上の潜像に付着させることで現像を行う。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本願出願人は、上述したようなホッピング現像方式を採用した現像装置として、特願２００９−２７７６４０号（以下、「先願」という）に記載の現像装置を提案した。
【０００４】
すなわち、複数の電極を有するトナー担持体と、トナー担持体の表面にトナーを供給するトナー供給手段と、複数の電極にパルス電圧を印加することによって、トナー担持体の表面に担持されているトナーをホッピングさせる電界をトナー担持体の表面上に発生させるホッピング電界発生手段と、を有し、トナー担持体の表面に担持されているトナーを像担持体と対向する現像領域へ搬送して像担持体上の潜像にトナーを付着させることによって潜像を現像する現像装置において、マイナス極性に帯電したトナーを用いる場合、ホッピング電界発生手段は、正相用のパルス電圧を発生するための正相用パルス発生回路と、逆相用のパルス電圧を発生するための逆相用パルス電圧発生回路と、正相用パルス電圧発生回路と逆相用パルス電圧発生回路とに前記パルス電圧の波高値を規定するバイアスを供給するための電気的なグランドからフローティングされた直流電源である第１の電源と、第１の電源の低電位側とグランドとの間に設けられた出力レベル可変のマイナス直流電源である第２の電源とからなり、画像形成装置に設けられた画像濃度検出手段から出力された像担持体上の画像に係る画像濃度信号に応じて第２の電源の出力レベルを変化させるものである。
【０００５】
ホッピング電界発生手段としては、正相用パルス電圧発生回路が、第１の電源の端子間にスイッチング素子Ｑ１、スイッチング素子Ｑ２及び電流規制抵抗Ｒ１，Ｒ２を直列で接続したものであり、また、それとは並列で逆相用パルス電圧発生回路が、第１の電源の端子間にスイッチング素子Ｑ３、スイッチング素子Ｑ４及び電流規制抵抗Ｒ３，Ｒ４を直列で接続したものであり、トナー担持体に設けられた複数の電極の内の一方の電極群をスイッチング素子Ｑ１とスイッチング素子Ｑ２との間に接続し、他方の電極群をスイッチング素子Ｑ３とスイッチング素子Ｑ４との間に接続したブリッジ構成とし、正相のパルス電圧を印加する場合はスイッチング素子Ｑ１とスイッチング素子Ｑ４とをＯＮにし、逆相のパルス電圧を印加する場合はスイッチング素子Ｑ２とスイッチング素子Ｑ３とをＯＮにする構成のものが用いられている。
【０００６】
ここで、正相のパルス電圧を印加する場合に、スイッチング素子Ｑ１とスイッチング素子Ｑ４とをＯＮにし、トナー担持体に設けられた複数の電極の内の正相用パルス電圧回路側の電極群の電位が５００［Ｖ］で、前記複数の電極の内の逆相用パルス電圧回路側の電極群の電位が０［Ｖ］で、前記複数の電極で形成されるコンデンサが充電されるとする。そして、その後、逆相のパルス電圧を印加するために、スイッチング素子Ｑ２をＯＦＦからＯＮにした瞬間、前記複数の電極の内の正相用パルス電圧回路側の電極群から、電流規制抵抗Ｒ２、スイッチング素子Ｑ２、スイッチング素子Ｑ４のボディーダイオード、電流規制抵抗Ｒ４、前記複数の電極の内の逆相用パルス電圧回路側の電極群へ順に電流が流れるような閉ループが構成され、前記コンデンサの放電が開始する。
【０００７】
すなわち、スイッチング素子Ｑ１とスイッチング素子Ｑ４とをＯＮにして上述したように前記コンデンサが充電された状態から、スイッチング素子Ｑ２をＯＮすると、前記コンデンサにかかる電圧を電流規制抵抗Ｒ２と電流規制抵抗Ｒ４との双方で分圧することになる。電流規制抵抗Ｒ２＝電流規制抵抗Ｒ４とすると、電流規制抵抗Ｒ２と電流規制抵抗Ｒ４とに２５０［Ｖ］ずつ均等に電圧がかかり、電流規制抵抗Ｒ２と電流規制抵抗Ｒ４との中点には２５０［Ｖ］の電位が発生するが、この中点が０［Ｖ］にクランプされているため電位的に一気に前記コンデンサを構成する正相用パルス電圧側の前記電極群の電位が５００［Ｖ］から２５０［Ｖ］に下降する。また前記コンデンサを構成する逆相用パルス電圧側の前記電極群の電位が０［Ｖ］から−２５０［Ｖ］に下降する。その後、時間の経過とともに、前記コンデンサを構成する正相用パルス電圧側の前記電極群の電位は２５０［Ｖ］から０［Ｖ］へ、コンデンサを構成する逆相用パルス電圧側の前記電極群の電位は−２５０［Ｖ］から０［Ｖ］へ、と放電を行いつつ遷移していく。
【０００８】
また、スイッチング素子Ｑ３をＯＮすることで、前記コンデンサを構成する正相用パルス電圧回路側の電極群の電位が０［Ｖ］で、前記コンデンサを構成する逆相用パルス電圧回路側の電極群の電位が５００［Ｖ］で、前記コンデンサが充電される。
【０００９】
しかしながら、スイッチング素子Ｑ２とスイッチング素子Ｑ３とをＯＦＦからＯＮにすることで、上述したような放電と充電とが同じタイミングで行なわれる。そのため、前記コンデンサを構成する逆相用パルス電圧回路側の電極群は、上述したような放電によって一旦０［Ｖ］から−２５０［Ｖ］に電位が下降し、−２５０［Ｖ］から５００［Ｖ］へ充電されることになる。よって、本来０［Ｖ］から５００［Ｖ］へ充電すれば良いところ、充電開始時の電位が−２５０［Ｖ］と低くなった分、充電電流が増加することになり、充電にかかる消費電流が増加して近年進められている省エネルギー化を図るのが困難となる。また、スイッチング素子の耐圧を上げる必要があり、高耐圧のスイッチング素子を用いることで現像装置のコストアップに繋がってしまう。
【００１０】
本発明は以上の問題点に鑑みなされたものであり、その目的は、省エネルギー化や低コスト化を図ることができる現像装置、並びに、その現像装置を備えた画像形成装置及びプロセスカートリッジを提供することである。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、請求項１の発明は、複数の電極を有するトナー担持体と、該トナー担持体の表面にトナーを供給するトナー供給手段と、該複数の電極にパルス電圧を印加することによって、該トナー担持体の表面に担持されているトナーをホッピングさせる電界を該トナー担持体の表面上に発生させるホッピング電界発生手段と、を有し、上記ホッピング電界発生手段は、正相用のパルス電圧を発生するための正相用パルス電圧発生回路と、逆相用のパルス電圧を発生するための逆相用パルス電圧発生回路と、該正相用パルス電圧発生回路と該逆相用パルス電圧発生回路とに前記パルス電圧の波高値を規定するバイアスを供給するための電気的なグランドからフローティングされた直流電源である第１の電源と、該第１の電源の低電位側とグランドとの間に設けられた出力レベル可変のトナーの帯電極性と同極性の直流電源である第２の電源とからなり、上記正相用パルス電圧発生回路が、上記第１の電源の端子間の高電位出力側に第１のスイッチング素子、低電位出力側に第２のスイッチング素子、及び、前記第１のスイッチング素子と前記第２のスイッチング素子との間に電流規制抵抗を直列で接続したものであり、また、それとは並列で上記逆相用パルス発生回路が、前記第１の電源の端子間の高電位出力側に第３のスイッチング素子、低電位出力側に第４のスイッチング素子、及び、前記第３のスイッチング素子と前記第４のスイッチング素子との間に電流規制抵抗を直列で接続したものであり、上記トナー担持体に設けられた上記複数の電極の内の一方の電極群を前記第１のスイッチング素子と前記第２のスイッチング素子との間に接続し、他方の電極群を前記第３のスイッチング素子と前記第４のスイッチング素子との間に接続したブリッジ構成とし、正相のパルス電圧を印加する場合は前記第１のスイッチング素子と前記第４のスイッチング素子とをＯＮにし、逆相のパルス電圧を印加する場合は前記第２のスイッチング素子と前記第３のスイッチング素子とをＯＮにして、該トナー担持体の表面に担持されているトナーを像担持体と対向する現像領域へ搬送して該像担持体上の潜像にトナーを付着させることによって該潜像を現像する現像装置において、前記第１のスイッチング素子と前記第４のスイッチング素子とをＯＮにする際は、前記第４のスイッチング素子をＯＮにした後、所定タイミング遅延後に前記第１のスイッチング素子をＯＮにし、前記第２のスイッチング素子と前記第３のスイッチング素子とをＯＮにする際は、前記第２のスイッチング素子をＯＮにした後、所定タイミング遅延後に前記第３のスイッチング素子をＯＮにする、ことを特徴とするものである。
また、請求項２の発明は、請求項１の現像装置において、上記第１の電源は上記バイアスの出力レベル可変に構成されており、前記第１の電源の前記バイアスの出力レベルを変化させてパルス電圧の波高値を制御することを特徴とするものである。
また、請求項３の発明は、請求項１または２の現像装置において、上記第１のスイッチング素子及び上記第３のスイッチング素子それぞれにＯＮタイミング遅延手段を設け、前記ＯＮタイミング遅延手段は、上記第１のスイッチング素子及び上記第３のスイッチング素子それぞれのＯＮタイミングを、上記所定タイミング遅延時間として上記一方の電極群と上記他方の電極群とで構成されるコンデンサの放電時定数の少なくとも２〜３倍の時間、上記第２のスイッチング素子や上記第４のスイッチング素子をＯＮした時から遅延させることを特徴とするものである。
また、請求項４の発明は、現像手段と、少なくとも像担持体、帯電手段、及び、クリーニング手段のいずれかとを一体で設け、画像形成装置本体に対して着脱可能なプロセスカートリッジにおいて、前記現像手段として、請求項１、２または３の現像装置を用いたことを特徴とするものである。
また、請求項５の発明は、像担持体上に形成された潜像に対して現像手段により現像剤を供給することにより該潜像を現像して得られる画像を、最終的に記録材上に転移させて、該記録材上に画像を形成する画像形成装置において、前記像担持体上の画像の画像濃度を検出する画像濃度検出手段を有しており、前記現像手段として、請求項１、２または３の現像装置を用いたことを特徴とするものである。
また、請求項６の発明は、現像手段と、少なくとも像担持体、帯電手段、及び、クリーニング手段のいずれかとを一体で設け、画像形成装置本体に対して着脱可能なプロセスカートリッジを備えた画像形成装置において、前記プロセスカートリッジとして、請求項４のプロセスカートリッジを用いたことを特徴とするものである。
また、請求項７の発明は、請求項６の画像形成装置において、上記プロセスカートリッジを複数備えたことを特徴とするものである。
【００１２】
本発明においては、第４のスイッチング素子をＯＮにした後、所定タイミング遅延後に第１のスイッチング素子をＯＮにしたり、第２のスイッチング素子をＯＮにした後、所定タイミング遅延後に第３のスイッチング素子をＯＮにしたりする。すなわち、正相用パルス発生回路や逆相用パルス発生回路の高電位出力側に接続されるスイッチング素子のＯＮタイミングを、正相用パルス発生回路や逆相用パルス発生回路の低電位側に接続されるスイッチング素子のＯＮタイミングよりも遅くしている。これにより、低電位側のスイッチング素子のＯＮによる放電動作中に高電位側のスイッチング素子による充電動作の重畳が避けられる。例えば、前記一方の電極群と前記他方の電極群とで構成されるコンデンサの放電がし終えてから、前記コンデンサの充電を行なうことができる。よって、前記コンデンサの充電にかかる消費電流を低減でき省エネルギー化を図ることができる。また、低電位側に放電電流と充電電流とが重畳した電流が流れるのを抑制することが可能となるので、低電位側のスイッチング素子の耐圧を上げる必要がなく、高耐圧のスイッチング素子を用いることによるコストアップを抑制することができる。
【発明の効果】
【００１３】
以上、本発明によれば、省エネルギー化や低コスト化を図ることができるという優れた効果がある。
【図面の簡単な説明】
【００１４】
【図１】マイナス帯電トナー使用時のクラウドパルス発生回路の概略構成図。
【図２】実施形態に係る複写機を示す概略構成図。
【図３】実施形態に係る複写機における感光体と現像装置とを示す概略構成図。
【図４】（ａ）トナー担持ローラを展開した状態で示す模式的平面図。（ｂ）トナー担持ローラの模式的断面図。
【図５】Ａ相用電極及びＢ相用電極にそれぞれ印加するＡ相用電圧とＢ相用電圧の一例を示すグラフ。
【図６】（ａ）トナー担持ローラを展開した状態で示す模式的平面図。（ｂ）トナー担持ローラの模式的断面図。
【図７】内側電極及び外側電極にそれぞれ印加する内側電圧と外側電圧の一例を示すグラフ。
【図８】マイナス帯電トナー使用時のクラウドパルス発生回路の概略構成図。
【図９】プラス帯電トナー使用時のクラウドパルス発生回路を用いた場合の波形図。
【図１０】マイナス帯電トナー使用時の概略構成において、電源３１並びに電源３２の制御方法の例を示した図。。
【図１１】各電源からクラウドパルスとバイアス用の電圧が供給されたクラウドパルス発生回路の回路図。
【図１２】クラウドパルスのＬｏｗ側ピーク値（−６５０［Ｖ］）一定で、クラウドパルスのピーク間電圧の値を４００［Ｖｐｐ］、５００［Ｖｐｐ］、６００［Ｖｐｐ］に変化させた場合の波形図。
【図１３】（ａ）クラウドパルスのピーク間電圧４００［Ｖｐｐ］、クラウドパルス−２５０［Ｖ］〜−６５０［Ｖ］の場合のトナー担持ローラと感光体の間の電界強度に応じて形成される電気力線をシミュレーション結果からプロットした図。（ｂ）クラウドパルスのピーク間電圧５００［Ｖｐｐ］、クラウドパルス−１５０［Ｖ］〜−６５０［Ｖ］の場合のトナー担持ローラと感光体の間の電界強度に応じて形成される電気力線をシミュレーション結果からプロットした図。（ｃ）クラウドパルスのピーク間電圧６００［Ｖｐｐ］、クラウドパルス−５０［Ｖ］〜−６５０［Ｖ］の場合のトナー担持ローラと感光体の間の電界強度に応じて形成される電気力線をシミュレーション結果からプロットした図。
【図１４】図１３（ａ）、図１３（ｂ）、図１３（ｃ）それぞれに対応した現像Ｇａｐ内のＹ方向位置の電界強度を示したグラフ。
【図１５】クラウドパルスの波高値の平均値（−４００［Ｖ］）を一定で、クラウドパルスのピーク間電圧の値を４００［Ｖｐｐ］（クラウドパルス−２００［Ｖ］〜−６００［Ｖ］）、５００［Ｖｐｐ］（−１５０［Ｖ］〜−６５０［Ｖ］）、６００［Ｖｐｐ］（−１００［Ｖ］〜−７００［Ｖ］）に変化させた場合の波形図。
【図１６】図１５に示した各波形に対応した現像Ｇａｐ内Ｙ方向位置の電界強度を示したグラフ。
【図１７】（ａ）クラウドパルスのピーク間電圧４００［Ｖｐｐ］、クラウドパルス−２５０［Ｖ］〜−６５０［Ｖ］の場合のトナー担持ローラと感光体の間の電界強度に応じて形成される電気力線をシミュレーション結果からプロットした図。（ｂ）クラウドパルスのピーク間電圧５００［Ｖｐｐ］、クラウドパルス−１５０［Ｖ］〜−６５０［Ｖ］の場合のトナー担持ローラと感光体の間の電界強度に応じて形成される電気力線をシミュレーション結果からプロットした図。（ｃ）クラウドパルスのピーク間電圧６００［Ｖｐｐ］、クラウドパルス−５０［Ｖ］〜−６５０［Ｖ］の場合のトナー担持ローラと感光体の間の電界強度に応じて形成される電気力線をシミュレーション結果からプロットした図。
【図１８】比較例のクラウドパルス発生回路の概略構成図。
【図１９】図１１に示したパルス電圧印加手段の回路のフルブリッジ部を抽出し、スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４それぞれに対してボディーダイオードＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４を追記した図。
【図２０】パワーＭＯＳＦＥＴの内部構成の説明図。
【図２１】動作シーケンスのタイミング１おける回路動作にかかる図。
【図２２】スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のオン・オフ動作シーケンス図。
【図２３】図２２に示したタイミングチャート図のタイミング１における回路動作にかかる回路の部分を抽出した図。
【図２４】図２２に示した動作シーケンス図のタイミング２における回路動作にかかる図。
【図２５】図２２に示したタイミングチャート図のタイミング２における回路動作にかかる回路の部分を抽出した図。
【図２６】図２２に示した動作シーケンス図のタイミング３における回路動作にかかる図。
【図２７】図２２に示したタイミングチャート図のタイミング３における回路動作にかかる回路の部分を抽出した図。
【図２８】図２７においてスイッチング素子Ｑ２がＯＮした瞬間に、容量負荷Ｃの右端側にマイナスヒゲが発生するメカニズムの説明に用いる図。
【図２９】（ａ）２００［μｓ／ｄｉｖ］の波形図、（ｂ）図２９（ａ）の中央付近で枠に囲まれた部分を拡大し、図２９（ａ）の波形に対して時間を４０倍引き延ばした５［μｓ／ｄｉｖ］の波形図。
【図３０】ダイオードＤ５及びダイオードＤ６を、電源３１のＬＯＷレベルと容量負荷Ｃの両端に挿入した回路図。
【図３１】ダイオードＤ５及びダイオードＤ６を電源３１のＬＯＷレベルと容量負荷Ｃの両端に挿入していない回路を用いた場合の波形図。
【図３２】ダイオードＤ５及びダイオードＤ６を電源３１のＬＯＷレベルと容量負荷Ｃの両端に挿入された回路を用いた場合の波形図。
【図３３】図２２に示した動作シーケンス図のタイミング４における回路動作にかかる図。
【図３４】図２２に示した動作シーケンス図のタイミング５における回路動作にかかる図。
【図３５】遅延回路を設けるとともに、ダイオードＤ５及びダイオードＤ６を、電源３１のＬＯＷレベルと容量負荷Ｃの両端に挿入した回路図。
【図３６】遅延回路を設けた場合のスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のオン・オフ動作シーケンス図。
【図３７】遅延回路を設けるとともに、ダイオードＤ５及びダイオードＤ６を、電源３１のＬＯＷレベルと容量負荷Ｃの両端に挿入した回路図。
【図３８】スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のオン・オフ動作シーケンス図。
【図３９】遅延回路を設けた場合のスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のオン・オフ動作シーケンス図。
【発明を実施するための形態】
【００１５】
以下、本発明を、電子写真方式の画像形成装置である複写機について適用した実施形態について説明する。
図２は、実施形態に係る複写機を示す概略構成図である。同図において、像担持体としてのドラム状の感光体４９は、図中時計回り方向に回転駆動される。操作者がコンタクトガラス９０に図示しない原稿を装置し、図示しないプリントスタートスイッチを押すと、原稿照明光源９１及びミラー９２を具備する第１走査光学系９３と、ミラー９４，９５を具備する第２走査光学系９６とが移動して、原稿画像の読み取りが行われる。走査された原稿画像がレンズ９７の後方に配設された画像読み取り素子９８で画像信号として読み込まれ、読み込まれた画像信号はデジタル化された後に画像処理される。そして、画像処理後の信号でレーザーダイオード（ＬＤ）が駆動され、このレーザーダイオードからのレーザー光がポリゴンミラー９９で反射した後、ミラー８０を介して感光体４９を走査する。この走査に先立って、感光体４９は帯電装置５０によって一様に帯電され、レーザー光による走査により感光体４９の表面に静電潜像が形成される。
【００１６】
感光体４９の表面に形成された静電潜像には現像装置１の現像処理によってトナーが付着し、これによりトナー像が形成される。このトナー像は、感光体４９の回転に伴って、転写チャージャー６０との対向位置である転写位置に搬送される。この転写位置に対しては、感光体４９上のトナー像と同期するように、第１給紙コロ７０ａを具備する第１給紙部７０、又は第２給紙コロ７１ａを具備する第２給紙部７１から記録紙Ｐが送り込まれる。そして、感光体４９上のトナー像は、転写チャージャー６０のコロナ放電によって記録紙Ｐ上に転写される。
【００１７】
このようにしてトナー像が転写された記録紙Ｐは、分離チャージャー６１のコロナ放電によって感光体４９表面から分離され、その後、搬送ベルト７５によって定着装置７６に向けて搬送される。そして、定着装置７６内において、図示しないハロゲンランプ等の発熱源を内包する定着ローラ７６ａと、これに向けて押圧される加圧ローラ７６ｂとの当接による定着ニップに挟み込まれる。その後、定着ニップ内での加圧や加熱によってトナー像が表面に定着せしめられた後、機外の排紙トレイ７７に向けて排紙される。
【００１８】
上述の転写位置を通過した感光体４９表面に付着している転写残トナーは、クリーニング装置４５によって感光体４９表面から除去される。このようにしてクリーニング処理が施された感光体４９表面は、除電ランプ４４によって除電されて次の潜像形成に備えられる。
【００１９】
また、現像装置１と、少なくとも感光体４９、帯電装置５０、及び、クリーニング装置４５とを、画像形成装置本体に対して着脱可能なプロセスカートリッジとして一体でユニット化している。これにより、現像装置１などのメンテナンス性を向上させることが可能となる。
【００２０】
図３は、実施形態に係る複写機における感光体４９と現像装置１とを示す概略構成図である。同図において、ドラム状の感光体４９は、図示しない駆動手段によって図中時計回り方向に回転駆動される。そして、この感光体４９の図中右側方には、現像剤担持体であるトナー担持ローラ１０１を有する現像装置１が配設されている。
【００２１】
現像装置１は、トナー担持ローラ１０１の他、トナー供給ローラ１８やトナー摩擦ブレード２２を有している。表面がスポンジからなるトナー供給ローラ１８は、図示しない駆動手段によって図中反時計回り方向に回転駆動されながら、現像装置１内に収容されているトナーをローラ表面に担持する。同図では、トナー供給ローラ１８の回転方向として、トナー担持ローラ１０１との対向部で表面をトナー担持ローラ１０１とは逆方向に移動させる方向に設定した例を示した。これとは逆に、前記対向部で表面をトナー担持ローラ１０１と同じ方向に移動させる方向に設定してもよい。
【００２２】
トナー供給ローラ１８の金属からなる回転軸部材には、供給バイアス電源２４によって供給バイアスが印加される。一方、トナー担持ローラ１０１には、後述するＡ相用電極やＢ相電極が複数形成されており、それら電極にはパルス電圧印加手段３０によって繰り返しのパルス電圧が印加される。これらパルス電圧の平均値は、前述した供給バイアスよりも、トナーの帯電極性とは逆極性側に大きな値になっている。これにより、トナー供給ローラ１８とトナー担持ローラ１０１との間には、トナーを前者から後者に静電移動させる電界が形成される。
【００２３】
トナー供給ローラ１８の表面に担持されたトナーは、トナー供給ローラ１８とトナー担持ローラ１０１との当接部において、トナー供給ローラ１８からトナー担持ローラ１０１に供給される。このときの供給量については、供給バイアスの大きさによって調整することが可能である。なお、供給バイアスは、直流電圧であっても、交流電圧であっても、直流電圧に交流電圧を重畳したバイアスであってもよい。
【００２４】
トナー担持ローラ１０１の表面上に供給されたトナーは、後述する理由により、トナー担持ローラ１０１の表面上でホッピングしながら、トナー担持ローラ１０１の図中反時計回り方向の回転に伴って周回移動する。トナー担持ローラ１０１の表面において、トナー供給ローラ１８との当接部を通過してから、感光体４９に対向する現像領域に進入する前の箇所には、片持ち支持されるトナー摩擦ブレード２２の自由端側が当接している。トナー担持ローラ１０１の表面上でホッピングしながら、トナー担持ローラ１０１の回転に伴って全体的に図中反時計回り方向に移動するトナーは、トナー担持ローラ１０１とトナー摩擦ブレード２２との間に進入すると、トナー担持ローラ１０１の表面やトナー摩擦ブレード２２の表面に擦り付けられる。これにより、摩擦帯電が促される。その後、トナー担持ローラ１０１の回転に伴ってトナー担持ローラ１０１とトナー摩擦ブレード２２との当接部を抜けると、再びトナー担持ローラ１０１の表面上でトナーがホッピングしながら、現像領域へと搬送される。
【００２５】
トナー担持ローラ１０１は、現像装置１のケーシング１１に設けられた開口から外周面の一部を露出させている。この露出箇所は、感光体４９に対して数十〜数百［μｍ］の間隙を介して対向している。このようにトナー担持ローラ１０１と感光体４９とが対向している位置が、本複写機における現像領域となっている。トナー担持ローラ１０１の表面上でホッピングしながら現像領域まで搬送されたトナーは、トナー担持ローラ１０１と感光体４９上の静電潜像との間の現像電界によって、感光体表面上の静電潜像部分に付着し、これにより現像が行われる。現像に寄与しなかったトナーは、ホッピングしながらトナー担持ローラ１０１の回転によってさらに搬送されて、繰り返し利用される。
【００２６】
なお、トナー摩擦ブレード２２をトナー担持ローラ１０１の代わりにトナー供給ローラ１８に当接させて、トナー供給ローラ１８の表面上でトナー摩擦ブレード２２によるトナー摩擦帯電を促すようにしてもよい。
【００２７】
次に、トナー担持ローラ１０１の一例について図４を参照して説明する。なお、図４（ａ）はトナー担持ローラ１０１を展開した状態で示す模式的平面図であり、図４（ｂ）はトナー担持ローラ１０１の模式的断面図である。
【００２８】
この例は、トナー担持体表面に複数の電極を設け、１本おきの２組を共通にした２相用電極を備え、１８０［°］位相の異なる２相パルス（図５参照）を印加して、隣接電極同士で吸引と反発を繰り返す２相電界を形成するトナー担持体の例である。
【００２９】
このトナー担持ローラ１０１は、絶縁性基板１０１Ａの表面上に複数の電極１１１としてＡ相用電極１１１Ａと、Ｂ相用電極１１１Ｂとを設け、その上に表面保護層１０１Ｂを設けたものである。櫛歯状のＡ相用電極１１１Ａ，Ｂ相用電極１１１Ｂは、トナーの搬送方向と直交する方向に微細なピッチに並行に設け、両サイドには共通のバスライン１１１Ａａ，１１１Ｂａで外部の図示しない２相パルス出力回路にそれぞれ接続されている。
【００３０】
Ａ相用電極１１１Ａ、Ｂ相用電極１１１Ｂに印加するパルス電圧は、周波数が０．３［ｋＨｚ］〜２［ｋＨｚ］、ＤＣ電圧をバイアスに含むパルス電圧であるが、その波高値は３００［Ｖ］〜６００［Ｖ］等、電極幅、電極間隔に応じたパルス電圧を印加する。この２相電界の場合は、隣接するＡ相用電極１１１ＡとＢ相用電極１１１Ｂとの間で生じる電界の電界方向の切り替わりに応じてトナーの反発飛翔と吸引飛翔とを繰り返し、トナーは相互の電極間を往復移動する。
【００３１】
次に、Ａ相用電極１１１Ａ及びＢ相用電極１１１Ｂに印加する電圧について説明する。
トナー担持ローラ１０１上のＡ相用電極１１１Ａ及びＢ相用電極１１１Ｂには、パルス電圧印加手段３０からＡ相用電圧及びＢ相電圧が印加される。パルス電圧印加手段３０が印加するＡ相用電圧及びＢ相電圧は、矩形波が最も適している。また、本複写機では、クラウド用電極を形成するための電極がＡ相用電極１１１Ａ及びＢ相用電極１１１Ｂの２相構成であり、各電極１１１Ａ，１１１Ｂには互いに位相差πをもった電圧がそれぞれ印加される。
【００３２】
図５は、Ａ相用電極１１１Ａ及びＢ相用電極１１１Ｂにそれぞれ印加するＡ相用電圧とＢ相用電圧の一例を示すグラフである。本複写機において、各電圧は矩形波であり、Ａ相用電極１１１ＡとＢ相用電極１１１Ｂにそれぞれ印加されるＡ相用電圧とＢ相用電圧とは、互いに位相がπだけずれた同じ大きさ（ピークトゥピーク電圧Ｖｐｐ）の電圧である。よって、Ａ相用電極１１１ＡとＢ相用電極１１１Ｂとの間には、常にＶｐｐだけの電位差が生じる。この電位差によって電極間に電界が発生し、この電界のうち表層６の外側に形成されるクラウド用電界によって表層６上をトナーがホッピングする。
【００３３】
このように、トナー担持ローラ表面のトナーを飛翔させてクラウド化する手段が、トナー担持ローラ表面にトナーの搬送方向と直交する方向に長く延びて所定の間隔で配設された複数の電極を有し、各電極に印加する電圧は隣接電極相互の間でトナーを吸引する方向と反発する方向とを交互に繰り返す関係の電圧を印加し、トナー担持ローラ１０１が回転移動することでトナーの搬送とクラウド化を行う構成とすることで、トナー担持ローラ表面のトナーの搬送に関して、トナーの帯電品質に左右されない安定なトナーの搬送が可能となり、装置全体としても信頼性の高い複写機を実現できる。
【００３４】
次に、本実施形態に係る現像装置に用いられるトナー担持ローラ２の他の例について図６を用いて説明する。なお、図６（ａ）はトナー担持ローラ２を展開した状態で示す模式的平面図、図６（ｂ）はトナー担持ローラ２の模式的断面図である。
【００３５】
この例は、トナー担持ローラ表面に複数の電極を設け、表層側の各電極を共通とし、絶縁層を介して下層に設けた導体基材電極との間に１８０［°］位相の異なる２相パルス（図５参照）を印加して、表層側電極と下層導体基材電極相互の電界で吸引と反発とを繰り返すトナー担持ローラの例である。
【００３６】
本実施形態のトナー担持ローラ２は、中空状のローラ部材で構成されており、その最内周に位置する最内周電極部材又は内周側電極部材としての内側電極３ａと、最外周側に位置していて内側電極３ａへ印加される電圧（内側電圧）とは異なる電圧（外側電圧）が印加される最外周電極部材としての外側電極４ａとを備えている。また、内側電極３ａと外側電極４ａとの間にはこれらの間を絶縁するための絶縁層５が設けられている。また、外側電極４ａの外周面側を覆う保護層としての表層６も設けられている。すなわち、本複写機のトナー担持ローラ２は、内周側から順に、内側電極３ａ、絶縁層５、外側電極４ａ、表層６の４層構造となっている。
【００３７】
内側電極３ａは、トナー担持ローラ２の基体としても機能しており、ステンレス鋼（ＳＵＳ）やアルミニウム等の導電性材料を円筒状に成型した金属ローラである。このほか、内側電極３ａの構成としては、ポリアセタール（ＰＯＭ）やポリカーボネート（ＰＣ）等からなる樹脂ローラの表面にアルミニウムや銅などの金属層等からなる導電層を形成したものが挙げられる。この導電層の形成方法としては、金属メッキ、蒸着等により形成する方法や、ローラ表面に金属膜を接着する方法などが考えられる。
【００３８】
内側電極３ａの外周面側は絶縁層５に覆われている。本複写機において、この絶縁層５は、ポリカーボネートやアルキッドメラミン等で形成されている。絶縁層５はスプレー法やディップ法等によって内側電極３ａ上に均一な膜厚で形成することができる。
【００３９】
絶縁層５の上には外側電極４ａが形成される。本複写機において、この外側電極４ａは、アルミニウム、銅、銀などの金属で形成されている。外側電極４ａの形成方法としては、種々の方法が考えられる。例えば、絶縁層５の上にメッキや蒸着によって金属膜を形成し、フォトレジスト・エッチングによって電極を形成するという方法が挙げられる。また、インクジェット方式やスクリーン印刷によって導電ペーストを絶縁層５の上に付着させて櫛歯状の電極を形成するという方法も考えられる。
【００４０】
外側電極４ａ及び絶縁層５の外周面側は、表層６により覆われている。表層６の材料として、シリコーン、ナイロン（登録商標）、ウレタン、アルキッドメラミン、ポリカーボネート等が使用される。表層６は、絶縁層５と同様にスプレー法やディッピング法等によって形成することができる。
【００４１】
本実施形態では、内側電極３ａと外側電極４ａとの間で作られる電界、より詳しくは、内側電極３ａの外側電極４ａとは対向していない部分（外側電極４ａの間に位置する内側電極３ａの部分）と外側電極４ａの部分との間で作られる電界が、表層６の外側に形成されることで、トナー担持ローラ２上のトナーをホッピングさせ、これによりトナーをクラウド化させる。このとき、トナー担持ローラ２上のトナーは、内側電極３ａに絶縁層５を介して対向した表層部分と、これに隣接する外側電極４ａに対向した表層部分との間を、飛翔しながら往復移動するように、ホッピングすることになる。
【００４２】
次に、内側電極３ａ及び外側電極４ａに印加する電圧について説明する。
トナー担持ローラ２上の内側電極３ａ及び外側電極４ａには、パルス電圧印加手段３０から内側電圧及び外側電圧が印加される。本実施形態では、外側電極４ａは、トナーの搬送方向と直交する方向に微細なピッチに並行に設けられており、その両サイドには後述する被給電部が設けられており外部の図示しないパルス電圧印加手段３０にそれぞれ接続されている。パルス電圧印加手段３０が印加する内側電圧及び外側電圧は、矩形波が最も適している。また、本複写機では、クラウド用電極を形成するための電極が内側電極３ａ及び外側電極４ａの２相構成であり、内側電極３ａと外側電極４ａとには互いに位相差πをもった電圧がそれぞれ印加される。
【００４３】
図７は、内側電極３ａ及び外側電極４ａにそれぞれ印加する内側電圧と外側電圧の一例を示すグラフである。
本複写機において、各電圧は矩形波であり、内側電極３ａと外側電極４ａにそれぞれ印加される内側電圧と外側電圧とは、互いに位相がπだけずれた同じ大きさ（ピークトゥピーク電圧Ｖｐｐ）の電圧である。よって、内側電極３ａと外側電極４ａとの間には、常にＶｐｐだけの電位差が生じる。この電位差によって電極間に電界が発生し、この電界のうち表層６の外側に形成されるクラウド用電界によって表層６上をトナーがホッピングする。
【００４４】
内側電極３ａ，外側電極４ａに印加するパルス電圧は、周波数が０．３［ｋＨｚ］〜２［ｋＨｚ］、ＤＣ電圧をバイアスに含むパルス電圧であるが、その波高値は３００［Ｖ］〜６００［Ｖ］等、電極幅、電極間隔に応じたパルス電圧を印加する。そして、内側電極３ａと外側電極４ａとの間で作られる電界、より詳しくは、内側電極３ａの外側電極４ａとは対向していない部分（外側電極４ａの間に位置する内側電極３ａの部分）と外側電極４ａとの間で作られる電界が、表層６の外側に形成されることで、トナー担持ローラ２上のトナーをホッピングさせ、これによりトナーをクラウド化させる。このとき、トナー担持ローラ２上のトナーは、内側電極３ａに絶縁層５を介して対向した表層部分と、これに隣接する外側電極４ａに対向した表層部分との間を、飛翔しながら往復移動するように、ホッピングすることになる。また、トナー担持ローラ２全体は、トナーを搬送する方向に回転移動するものである。
【００４５】
図１は、パルス電圧印加手段３０の構成を示す。電源３１は、クラウドパルス出力用で、電源回路の一次、二次が分離型、つまり２次側はＧＮＤに対してフローティングとなっている。電源３２は、マイナスＤＣバイアス用で１次、２次とも共通ＧＮＤに接続されている構成である。また、パルス電圧印加手段は、Ａ相パルスを発生するＡ相パルス発生回路３３と、Ｂ相パルスを発生するＢ相パルス発生回路３４と、からなる２相パルス出力回路３７を有している。
【００４６】
例えば、電源３１の出力が５００［Ｖ］とすると、Ｈｉｇｈ側がＡ相パルス発生回路３３及びＢ相パルス発生回路３４の上側、Ｌｏｗ側がＡ相パルス発生回路３３及びＢ相パルス発生回路３４の下側に接続、同時にＬｏｗ側は電源３２のマイナスＨｉｇｈ側に接続されている。電源３２は、マイナス帯電トナーを利用する場合の現像バイアスは潜像電位に対してマイナス電位であるから、ここでは例えば−６５０［Ｖ］とすると、電源３１のＬｏｗ側は−６５０［Ｖ］の電位となる。従って、電源３１の電圧５００［Ｖ］が供給された各パルス発生回路で生成されるパルス波形は、波高値−６５０［Ｖ］〜−１５０［Ｖ］のクラウドパルスを発生することになる（図８参照）。
【００４７】
ここで、画像形成動作時の環境が高湿度環境であると、トナーの液架橋力が大きくなってトナーとトナー担持体表面との間で作用する付着力が大きくなったり、トナーの帯電効率が下がるためトナーの帯電量が低下しトナーに対して働くクラウド用電界による静電気力が小さくなったりする。そのため、トナー担持ローラ１０１上でトナーがホッピングし難くなり、感光体４９上の潜像に付着するトナーが少なくなって画像濃度が低くなる。一方、低湿度環境であると、トナーの液架橋力が小さくなってトナーとトナー担持ローラ表面との間で作用する付着力が小さくなったり、トナーの帯電効率が上がるためトナーの帯電量が上昇しトナーに対して働くクラウド用電界による静電気力が大きくなったりする。そのため、トナー担持ローラ１０１上でトナーが勢い良く高くホッピングし過ぎて、感光体４９上の潜像に付着するトナーが多くなって画像濃度が高くなる。このように、ホッピング現像方式を採用した現像装置では、画像形成動作時の環境によって感光体４９上に形成された画像の濃度が変動する。
【００４８】
そのため、本実施形態では、電源３２を出力レベル可変のＤＣ電源とし、感光体４９上に現像したテストパタンの画像濃度を画像濃度検知センサー６５で検知して、その濃度基準レベルに対する判定を画像濃度制御回路６６で行ない、画像濃度が低い場合は画像濃度制御回路６６によって電源３２のＤＣ出力レベルをマイナス側に高くして潜像電位に対する現像バイアスを強くする制御を行ない、画像濃度を一定にする制御を行う。また、画像濃度が基準より高い場合は画像濃度制御回路６６によって電源３２のＤＣ出力レベルをマイナス側よりに低くして潜像電位に対する現像バイアスを弱くする制御を行ない、画像濃度を一定にする制御を行う。
【００４９】
図９は、プラス帯電トナーを使用する場合のパルス電圧印加手段３０の構成を示す。電源３１は、クラウドパルス出力用で、電源回路の一次、二次が分離型、つまり２次側はＧＮＤに対してフローティングとなっている。電源３２は、プラスＤＣバイアス用で１次、２次とも共通ＧＮＤに接続されている構成である。
【００５０】
ここで、例えば電源３１の出力が５００［Ｖ］とすると、Ｈｉｇｈ側がＡ相パルス発生回路３３及びＢ相パルス発生回路３４の上側、Ｌｏｗ側がＡ相パルス発生回路３３及びＢ相パルス発生回路３４の下側に接続、同時にＬｏｗ側は電源３２のマイナスＨｉｇｈ側に接続されている。電源３２は、プラス帯電トナーを利用する場合の現像バイアスは潜像電位に対してプラス電位であるから、ここでは例えば１５０［Ｖ］とすると、電源３１のＬｏｗ側は１５０［Ｖ］の電位となる。従って、電源３１の電圧５００［Ｖ］が供給された各パルス発生回路で生成されるパルス波形は、波高値６５０［Ｖ］〜１５０［Ｖ］のクラウドパルスを発生することになる。
【００５１】
次に、図１０は図１における電源３１を出力レベル可変のＤＣ電源の構成とし、クラウドパルスの波高値を制御する例を示したものである。電源３１の出力を可変して、そのレベルに応じたクラウドパルス出力が可能であるが、電源３２の出力が固定であればクラウドパルスの低電位側は固定のままは高値のみを可変できる。例えば、トナー担持ローラ１０１の経時使用による劣化を画像形成枚数などから経時センサー４０によって検知し、その検知結果に基づいてクラウドパルス制御回路６７により電源３１の出力レベルを下げてクラウドパルスの波高値を低くし、トナーのクラウド量が適切になるように制御を行なうことで、トナー担持ローラ１０１の経時劣化に対する画像濃度制御が容易となり、高画質、高信頼性の現像が可能となる。
【００５２】
図１１は、パルス電圧印加手段３０の具体的な回路例を示す。このパルス電圧印加手段３０では、Ａ相パルス発生回路３３に対してＤＣ出力の電源３１端子の間にシリーズに接続した２個のスイッチング素子としてＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ）からなるスイッチング素子Ｑ１，Ｑ２および電流規制抵抗Ｒ１，Ｒ２を設け、Ｂ相パルス発生回路３４に対して同様に接続した２個のスイッチング素子であるＭＯＳＦＥＴからなるスイッチング素子Ｑ３，Ｑ４および電流規制抵抗Ｒ３，Ｒ４を設け、トナー担持ローラ１０１の一方の電極群を２個のスイッチング素子Ｑ１とスイッチング素子Ｑ２との間、ここでは電流規制抵抗Ｒ１と電流規制抵抗Ｒ２との間に接続し、他方の電極群を残り２個のスイッチング素子Ｑ３とスイッチング素子Ｑ４との間、ここでは電流規制抵抗Ｒ３と電流規制抵抗Ｒ４との間に接続した、容量負荷（電極負荷容量）を有するブリッジ構成とし、正相（本実施形態ではＡ相パルス）のクラウドパルスを印加する場合はスイッチング素子Ｑ１とスイッチング素子Ｑ４とをＯＮにし、逆相（本実施形態ではＢ相パルス）のクラウドパルスを印加する場合はスイッチング素子Ｑ２とスイッチングＱ３とをＯＮする構成である。これによって、トナー担持ローラ表面のトナーは２つの電極群の間で飛翔を繰り返してクラウド状態となる。
【００５３】
なお、本実施形態では、ＭＯＳＦＥＴを駆動するためのドライブ回路は１５［Ｖ］の低圧パルスを生成した後、スイッチング素子Ｑ１のゲート信号はＣ１，Ｄ１，Ｒ５からなるクランプ回路３５によって１５［Ｖ］パルスのＨｉｇｈ側は電源３１のＨｉｇｈレベルにクランプされる。具体的には、電源３１が５００［Ｖ］、電源３２が−６５０［Ｖ］の場合は、スイッチング素子Ｑ１のゲート信号は−１５０［Ｖ］〜−１３５［Ｖ］のパルスとなり、Ｌｏｗ期間にスイッチング素子Ｑ１はＯＮすることになる。
【００５４】
また、スイッチング素子Ｑ２のゲート信号はコンデンサＣ２，ダイオードＤ２，電流規制抵抗Ｒ６からなるクランプ回路３５によって１５［Ｖ］パルスのＬｏｗ側は電源３１のＬｏｗレベルにクランプされる。具体的には、電源３１が５００［Ｖ］、電源３２が−６５０［Ｖ］の場合は、スイッチング素子Ｑ２のゲート信号は−６５０［Ｖ］〜−６３５［Ｖ］のパルスとなり、Ｈｉｇｈ期間にスイッチング素子Ｑ２はＯＮすることになる。
【００５５】
同様に、逆相であるＢ相パルス側も１８０［°］位相が遅れたタイミングで、スイッチング素子Ｑ３とスイッチング素子Ｑ４とが動作する。
【００５６】
図１２は、クラウドパルスのＬｏｗ側ピーク値（−６５０［Ｖ］）一定で、クラウドパルスのピーク間電圧の値を４００［Ｖｐｐ］、５００［Ｖｐｐ］、６００［Ｖｐｐ］に変化させた場合の波形図である。
【００５７】
図１３（ａ）は、クラウドパルスのピーク間電圧４００［Ｖｐｐ］、クラウドパルス−２５０［Ｖ］〜−６５０［Ｖ］の場合のトナー担持ローラ１０１と感光体４９の間の電界強度に応じて形成される電気力線をシミュレーション結果からプロットした図である。図１３（ｂ）は、クラウドパルスのピーク間電圧５００［Ｖｐｐ］、クラウドパルス−１５０［Ｖ］〜−６５０［Ｖ］の場合のトナー担持ローラ１０１と感光体４９の間の電界強度に応じて形成される電気力線をシミュレーション結果からプロットした図である。図１３（ｃ）は、クラウドパルスのピーク間電圧６００［Ｖｐｐ］、クラウドパルス−５０［Ｖ］〜−６５０［Ｖ］の場合のトナー担持ローラ１０１と感光体４９の間の電界強度に応じて形成される電気力線をシミュレーション結果からプロットした図である。
【００５８】
ここで、トナー担持ローラ１０１のクラウド電極には、幅１００［μｍ］、間隔１００［μｍ］でＡ相用（正相用）、Ｂ相用（逆相用）が交互に配置されている。トナー担持ローラ１０１に対向して配置した感光体表面の画像情報に応じて露光された潜像部の潜像幅は、０．２［ｍｍ］幅であり、感光体表面のその他は地肌部である。地肌部の帯電電位は−６００［Ｖ］であり、潜像部の帯電電位は−７０［Ｖ］である。トナー担持ローラ１０１の表面と感光体４９の表面との間隔である現像Ｇａｐは０．３［ｍｍ］である。なお、図１３に示された電気力線は、トナー担持ローラ１０１のクラウド電極表面から上方２０［μｍ］位置を横切る電気力線をプロットしたものであり、トナー担持ローラ１０１のクラウド電極表面から上方２０［μｍ］の位置を横切らないその他の電気力線は省略している。
【００５９】
図１４は、図１３（ａ）、図１３（ｂ）、図１３（ｃ）それぞれに対応した現像Ｇａｐ内のＹ方向位置の電界強度を示したものであり、電位差が最も大きい、潜像の中央部とクラウドパルスの低電位が印加された電極中央部とを結ぶＹ方向位置の電界強度を示している。
【００６０】
クラウドパルスのＬｏｗ側ピーク値（−６５０［Ｖ］）一定でクラウドパルスのピーク間電圧の値を４００［Ｖｐｐ］、５００［Ｖｐｐ］、６００［Ｖｐｐ］に変化させた場合は、図１４からわかるように、クラウド電極面近傍（トナー担持ローラ電極面近傍）はクラウドパルスのピーク値が大きい方が小さい方よりも電界強度は強いが、感光体表面近傍の電界強度は逆にクラウドパルスピーク値が大きい方が小さい方よりも電界強度が弱いため、現像結果としてほぼ一定の画像濃度となる。よって、クラウドパルスのピーク値を変化しても画像濃度を一定とするためには、トナーの飛翔特性に寄与が大きい、クラウド電極に印加されるトナーを反発させる電圧（クラウドパルスのＬｏｗ側ピーク値の電圧）を制御すると有効であることがわかる。
【００６１】
図１５は、クラウドパルスの波高値の平均値（−４００［Ｖ］）を一定で、クラウドパルスのピーク間電圧の値を４００［Ｖｐｐ］（クラウドパルス−２００［Ｖ］〜−６００［Ｖ］）、５００［Ｖｐｐ］（−１５０［Ｖ］〜−６５０［Ｖ］）、６００［Ｖｐｐ］（−１００［Ｖ］〜−７００［Ｖ］）に変化させた場合の波形図である。
【００６２】
図１６は図１５に示した各波形に対応した現像Ｇａｐ内Ｙ方向位置の電界強度を示したものである。クラウドパルスの波高値の平均値を一定にした場合は、図１６からわかるように、クラウド電極面近傍（トナー担持ローラ電極面近傍）はクラウドパルスピーク値が大きい方が電界強度は強いが、感光体表面近傍の電界強度は変動がなく、現像結果としてクラウドパルスのピーク値が大きい方が小さい方よりも画像濃度は高くなる。
【００６３】
図１７（ａ）は、クラウドパルスのピーク間電圧４００［Ｖｐｐ］、クラウドパルス−２５０［Ｖ］〜−６５０［Ｖ］の場合の図６に示したトナー担持ローラ２と感光体４９の間の電界強度に応じて形成される電気力線をシミュレーション結果からプロットした図である。図１７（ｂ）は、クラウドパルスのピーク間電圧５００［Ｖｐｐ］、クラウドパルス−１５０［Ｖ］〜−６５０［Ｖ］の場合の図６に示したトナー担持ローラ２と感光体４９の間の電界強度に応じて形成される電気力線をシミュレーション結果からプロットした図である。図１７（ｃ）は、クラウドパルスのピーク間電圧６００［Ｖｐｐ］、クラウドパルス−５０［Ｖ］〜−６５０［Ｖ］の場合の図６に示したトナー担持ローラ２と感光体４９の間の電界強度に応じて形成される電気力線をシミュレーション結果からプロットした図である。
【００６４】
この例では、下電極はアルミ等の素管であり全面ベタの導体。その表層に厚さ１０［μｍ］〜２０［μｍ］の絶縁層（このシミュレーションでは１６［μｍ］）、その表面に上電極として幅１００［μｍ］、間隔３００［μｍ］、最表面に１５［μｍ］の絶縁コート層を設けた構成。各絶縁層の比誘電率はいずれもεｒ＝３である。
【００６５】
ここで、クラウドパルスが、図１７（ａ）では−２５０［Ｖ］〜−６５０［Ｖ］、図１７（ｂ）では−１５０［Ｖ］〜−６５０［Ｖ］、図１７（ｃ）では−５０［Ｖ］〜−６５０［Ｖ］と振れた場合でも、図４に示すトナー担持ローラ１０１を用いたときの図１４の結果と同様であり、クラウド電極に印加されるトナーを反発させる電圧（クラウドパルスのＬｏｗ側ピーク値の電圧）の電位を一定に制御することで画像濃度はほぼ一定となる。
【００６６】
環境湿度が標準時よりも高くなった際には、上述したような架橋力などによる付着力に打ち勝ってトナーをトナー担持ローラ表面上で良好にホッピングさせるだけの電界を作り出すために、クラウドパルスの波高値を高くする制御を行う。例えば、電源３２のＤＣバイアス電圧が−６５０［Ｖ］の状態で、電源３１から生成されるパルス波高値を標準時の５００［Ｖ］から６００［Ｖ］へと大きくした場合には、パルス発生回路から出力される出力パルスの波高値が−６５０［Ｖ］〜−５０［Ｖ］であるが、電源３２のＤＣバイアス電圧は一定であるからクラウド電極に印加されるトナーを反発させる電圧（クラウドパルスのＬｏｗ側ピーク値の電圧）の電位は−６５０［Ｖ］一定で画像濃度は安定する。
【００６７】
一方、環境湿度が標準時よりも低くなった際には、トナー付着力が低下し、トナーのクラウド高さが高くなった場合は地汚れ余裕度が小さくなるため、クラウドパルスの波高値を低くする制御を行う。例えば、電源３２のＤＣバイアス電圧が−６５０［Ｖ］の状態で、電源３１から生成されるパルス波高値を標準時の５００［Ｖ］から４００［Ｖ］へと小さくした場合には、パルス発生回路から出力される出力パルスの波高値が−６５０［Ｖ］〜−２５０［Ｖ］となるが、電源３２のＤＣバイアス電圧は一定であるからクラウド電極に印加されるトナーを反発させる電圧（クラウドパルスのＬｏｗ側ピーク値の電圧）の電位は−６５０［Ｖ］一定で画像濃度は安定する。
【００６８】
図１８は、比較例のパルス電圧印加手段の構成の一例を示す。
トナー担持ローラのクラウド電極に印加する信号はクラウドパルスとＤＣバイアスを含む信号を出力する必要があり、図示しないＤ／Ａコンバータにより低電圧のＤＣ含むパルス信号を生成し、それを３００［Ｖ］〜６００［Ｖ］に増幅するフィードバック回路構成を含むＤＣアンプ回路を、正相パルス用ＤＣアンプ回路５１と逆相パルス用ＤＣアンプ回路５２と２組設けて、容量負荷５３の両端に印加していた。この場合、回路コストのアップ、温度変化などによるアンプ回路の直流ドリフトが問題であった。また、温度経時による増幅率の変動は、パルス波高値、ＤＣバイアス電圧両方ともに変動となり、クラウド特性、画像濃度の品質低下に影響するものであった。その他、トランスによって高圧パルスを生成し、同時にＤＣバイアスを加える回路構成もあるが、回路部品の大型化、コスト、電力ロス等において問題であった。これに対し、図１や図１１などに示すような構成を有する本実施形態のパルス電圧印加手段３０の構成を採用することで、ＤＣアンプ回路ではなくスイッチング回路を設けるのでＤＣアンプ回路を設ける場合よりも、部品点数が少なく、出力レベルも安定しているため、小型化や低コスト化を図りつつ、高信頼性を得ることができる。また、現像バイアス調整（パルス電圧の平均値の調整）のためのＤＣ成分調整は、スイッチング回路単独では不可能であり、本実施形態のパルス電圧印加手段３０のような構成にすることで容易に可能となる。これらのことから本実施形態のパルス電圧印加手段３０を用いることによって、前述したような種々の問題を抑制することができる。
【００６９】
図１９は、図１１に示したパルス電圧印加手段３０の回路のスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４それぞれに対してボディーダイオードＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４を追記した図である。
【００７０】
ここで、Ａ相、Ｂ相パルス発生回路に使用のパワーＭＯＳＦＥＴの内部構成について図２０を用いて説明する。パワーＭＯＳＦＥＴは、図２１に示すように回路シンボル的にはボディーダイオードを記述しない場合もあるが、実際の素子内部においてはボディーダイオードが存在する。パワーＭＯＳＦＥＴがオフ状態のときにおいても、ソース側からドレイン側に向かう電流はボディーダイオードを通して流れる。
【００７１】
スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４それぞれが、ボディーダイオードＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４を有することで、スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４がオフ状態のときにおいても、スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のソース側からドレイン側に向かう電流はボディーダイオードを通して流れる。
【００７２】
さらに簡素化するため、電源３１の出力を＋５００［Ｖ］とし、電源３２の出力を０［Ｖ］とすると考えやすいので、以下その条件で説明していく。
【００７３】
図２２や図３８に、スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のオン・オフ動作シーケンス図を示す。なお、前述した図２１は図２２の動作シーケンス図のタイミング１における回路動作にかかるものである。また、図２３は、図２２に示した動作シーケンス図のタイミング１における回路動作にかかる回路の部分を抽出したものである。
【００７４】
スイッチング素子Ｑ１とスイッチング素子Ｑ４とをＯＮにすることで、スイッチング素子Ｑ１のドレイン→Ｒ１→容量負荷Ｃ→Ｒ４→Ｑ４のループで電流が流れ、容量負荷（コンデンサ）が、τ＝Ｃ×（Ｒ１＋Ｒ４）の時定数をもって充電される。
【００７５】
この回路例では、Ｒ１＝Ｒ４＝１００［Ω］〜３００［Ω］であり、容量負荷Ｃ＝１００［ｎＦ］であるので、時定数は２［μｓ］〜６［μｓ］となる。充電電圧を時定数で考察した場合、時定数の１倍で６３．２［％］、２倍で８６．５［％］、３倍で９５［％］、４倍で９８．２［％］の充電電圧となる。したがって５倍の３０［μｓ］程度経過すると、容量負荷Ｃの左端側はほぼ５００［Ｖ］に、また容量負荷Ｃの右端側はほぼ０［Ｖ］に充電され充電電流はほぼゼロとなる。
【００７６】
図２４は、図２２に示した動作シーケンス図のタイミング２における回路動作にかかるものである。また、図２５は図２２に示した動作シーケンス図のタイミング２における回路動作にかかる回路の部分を抽出したものである。
【００７７】
スイッチング素子Ｑ１がＯＮからＯＦＦになると同時にスイッチング素子Ｑ２がＯＦＦからＯＮに推移する際、スイッチング素子Ｑ１とスイッチング素子Ｑ２との双方が同時に変化を行うと、スイッチング素子Ｑ１やスイッチング素子Ｑ２の動作時間のばらつきが原因で、スイッチング素子Ｑ１がまだＯＮを維持している状態でスイッチング素子Ｑ２がＯＮされると、スイッチング素子Ｑ１からスイッチング素子Ｑ２へ５００［Ｖ］／（Ｒ１＋Ｒ２）の電流が流れてしまう。この現象をシュートスルー（貫通電流）といい、スイッチング素子Ｑ２に対してダメージを与えたり、大電流による電源３１側の負担が増えたり、消費電流が増大したり、あるいはノイズ発生し回路誤動作させる、などの諸々不具合が現れてくる。
【００７８】
このため、シュートスルー（貫通電流）を防止するために、スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４の全てを１［μｓ］の間ＯＦＦにする期間（図２２のタイミング２）を設け、シュートスルー（貫通電流）に起因する上述した不具合が生じるのを抑えている。また、スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４の全てを１［μｓ］の間ＯＦＦにする期間（図２２のタイミング２）においては、容量負荷（コンデンサ）Ｃの放電経路が無いので容量負荷Ｃに電荷が保持されている。
【００７９】
図２６は、図２２に示した動作シーケンス図のタイミング３における回路動作にかかるものである。また、図２７は図２２に示した動作シーケンス図のタイミング３における回路動作にかかる回路の部分を抽出したものである。
【００８０】
スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４の全てを１［μｓ］の間ＯＦＦした後、スイッチング素子Ｑ２とスイッチング素子Ｑ３とがＯＮ動作を開始する。このとき、スイッチング素子Ｑ２がＯＮした瞬間に、容量負荷Ｃ左端→Ｒ２→Ｑ２→ＢＤ４→Ｒ４→容量負荷Ｃ右端、の閉ループが構成され放電が開始する。
【００８１】
図２８は、図２７においてスイッチング素子Ｑ２がＯＮした瞬間に、容量負荷Ｃの右側にマイナスヒゲが発生するメカニズムの説明に用いる図である。
【００８２】
すなわち、容量負荷Ｃの左端５００［Ｖ］、右端０［Ｖ］で充電されており、このように充電されている状態からスイッチング素子Ｑ２がＯＮすると、この電圧をＲ２とＲ４の双方で分圧することになる。本回路構成ではＲ２＝Ｒ４なので、Ｒ２とＲ４とに２５０［Ｖ］ずつ均等に電圧がかかり、Ｒ２とＲ４の中点には２５０［Ｖ］の電位が発生するが、この中点が０［Ｖ］にクランプされているため電位的に一気に容量負荷Ｃの左端側が５００［Ｖ］から２５０［Ｖ］に下降する。また容量負荷Ｃの右端側が０［Ｖ］から−２５０［Ｖ］に下降し、この下降部分をマイナスヒゲと称しており、この時点で容量負荷Ｃの右端側にはマイナスヒゲが現れる。その後、放電時定数Ｃ×（Ｒ２＋Ｒ４）によって、容量負荷Ｃの左端側は２５０［Ｖ］から０［Ｖ］へ、容量負荷Ｃの右端側は−２５０［Ｖ］から０［Ｖ］へ、放電を行いつつ遷移していく。このときの波形を図２９に示す。
【００８３】
図２９（ａ）は２００［μｓ／ｄｉｖ］の波形図であり、図２９（ｂ）は、図２９（ａ）の中央付近で枠に囲まれた部分を拡大し、図２９（ａ）の波形に対して時間を４０倍引き延ばした５［μｓ／ｄｉｖ］の波形図である。図２９（ａ）及び図２９（ｂ）の上段の波形は相切換入力信号であり、ＬＯＷレベルが０［Ｖ］、ＨＩＧＨレベルが＋５［Ｖ］である。また、相切換入力信号がＬＯＷのときにスイッチング素子Ｑ１とスイッチング素子Ｑ４とがＯＦＦ、相切換入力信号がＨＩＧＨのときにスイッチング素子Ｑ１とスイッチング素子Ｑ４とがＯＮである。下段の波形は負荷容量Ｃの右端側の電圧を示している。
【００８４】
相切換入力信号がＬＯＷからＨＩＧＨに切り換わり容量負荷Ｃの右端側の電位が０［Ｖ］から＋５００［Ｖ］に上昇しようとする瞬間に、容量負荷Ｃの右端側の電位が０［Ｖ］から一旦−２５０［Ｖ］まで下降する（この部分をマイナスヒゲと称している）。そして、その後、容量負荷Ｃの右端側の電位は−２５０［Ｖ］から＋５００［Ｖ］へと上昇する。
【００８５】
前述したマイナスヒゲは、通常の論理回路制御で見られるオーバシュートやアンダーシュートと言われているものとは根本的に異なるものである。オーバシュートやアンダーシュートは、立ち上りあるいは立下りの波形が所望する電圧に到達後、所望電圧をオーバランする現象で、原因は回路網に存在するインダクタンス成分Ｌや容量成分Ｃの過渡応答特性によるものである。これに対し、マイナスヒゲと称した本現象は過渡応答の始まる直前に起きる現象で、原因は０［Ｖ］の基準点が移動するためによるものである。
【００８６】
さらに詳細には、図２２に示した動作シーケンス図のタイミング１における０［Ｖ］基準点は容量負荷Ｃの右端側（Ｒ４が介在するが、充電完了時には容量負荷Ｃの右端側が完全に０［Ｖ］になる）である。これに対し、図２２に示したタイミングチャート図のタイミング３においては、Ｒ２とＲ４との中点が０［Ｖ］になるため、（電源３１の電圧）×１／２の電位のシフトが容量負荷Ｃの左端側と右側端とに発生し、これがマイナスヒゲの発生原因となる。
【００８７】
このようなマイナスヒゲが生じると、パワーＭＯＳＦＥＴのドレイン−ソース間耐圧を上げる必要があったり、容量負荷Ｃの絶縁層耐電圧を上げる必要があったりする。そのため、高耐圧のパワーＭＯＳＦＥＴや容量負荷Ｃを用いるとコストアップに繋がってしまう。特に、パワーＭＯＳＦＥＴのドレイン−ソース間耐圧を高耐圧としパワーＭＯＳＦＥＴのデバイスコストが上がってしまうのは、大きな問題である。また、もともと０［Ｖ］から５００［Ｖ］の充電に対して−２５０［Ｖ］から充電が開始されることになるので充電時間にロスタイムが生じ、回路の性能低下を招いてしまう。さらに、容量負荷Ｃの右端側は本来０［Ｖ］から５００［Ｖ］へ充電すれば良いところ、マイナスヒゲが生じることによって−２５０［Ｖ］から５００［Ｖ］へ充電をすることになり、充電開始時の容量負荷Ｃの右端側の電位が低い分、充電電流が増加することになるため、充電にかかる消費電流が増加してしまう。
【００８８】
また、これと同時にスイッチング素子Ｑ３がＯＮされることでスイッチング素子Ｑ３とＲ３を通して充電電流が流れる。すなわち、一つのタイミング中で、充電と放電が行われるという、非効率的な状況が存在することになる。また、スイッチング素子Ｑ２においては、放電電流と充電電流とが重畳した電流が流れるため、スイッチング素子Ｑ２に電流定格の大きいＭＯＳＦＥＴを使用する必要があるが、電流定格の大きいＭＯＳＦＥＴを用いるとコストアップに繋がってしまう。
【００８９】
そこで、本実施例では、図２４を用いて説明した、スイッチング素子Ｑ２のＯＮ時に０［Ｖ］の電位基準が容量負荷Ｃの右端側からＲ２とＲ４との中点に変わることで発生するマイナスヒゲの除去手段として、図３０に示したようにダイオードＤ５及びダイオードＤ６を、電源３１のＬｏｗレベルと容量負荷Ｃの両端に挿入している。このように、ダイオードＤ５及びダイオードＤ６を、電源３１のＬｏｗレベルと容量負荷Ｃの両端に挿入することで、マイナス電位が発生すると同時にダイオードＤ５またはダイオードＤ６のアノード側からカソード側に電流が流れ、ダイオードＤ５またはダイオードＤ６の順方向電圧降下Ｖｆ（通常１〜２［Ｖ］以内）分だけ容量負荷Ｃの右端側の電位が０［Ｖ］からマイナス側に落ちるのみとなる。よって、ダイオードＤ５及びダイオードＤ６を電源３１のＬｏｗレベルと容量負荷Ｃの両端に挿入されておらず、容量負荷Ｃの右端側の電位が０［Ｖ］から−２５０［Ｖ］になる場合と比較して、格段にマイナスヒゲの電圧を低減させることができる。さらに、ホッピング動作の安定化を図ることができる。
【００９０】
ダイオードＤ５及びダイオードＤ６の順方向電流の最大値は、（電源３１の電圧）／Ｒ２から求められる電流値に耐えるものであれば良く、ダイオードＤ５及びダイオードＤ６のカソードとアノード間の逆方向耐圧は、電源３１の電圧以上有れば良い。また、本願発明者らが鋭意研究を重ねた結果、ダイオードＤ５及びダイオードＤ６として、逆方向から順方向に反転する時間がより高速なファーストリカバリーダイオードを用いることで、さらに効果的であることがわかった。
【００９１】
ここで、ボディーダイオードの無いパワーＭＯＳＦＥＴをスイッチング素子Ｑ２とスイッチング素子Ｑ４とに実装して、スイッチング素子Ｑ２がＯＮした瞬間に、容量負荷Ｃ左端→Ｒ２→Ｑ２→ＢＤ４→Ｒ４→容量負荷Ｃ右端、の閉ループが形成されないような構成を採用することも考えられる。しかしながら、この構成では回路形成上、どうしても僅かな浮遊容量などで結合されているので、浮遊容量の値次第でマイナスヒゲの量が変化してしまうので、最適値の選定が難しいという欠点がある。
【００９２】
図３１は、ダイオードＤ５及びダイオードＤ６を電源３１のＬＯＷレベルと容量負荷Ｃの両端に挿入していない回路を用いた場合の波形図である。図３１に示された、上から一番目の波形は相切換入力信号であり、二番目の波形は電源３１からの流れ出す電流の波形であり、三番目は容量負荷Ｃの左端側の電圧の波形であり、四番目は容量負荷Ｃの右端側の電圧の波形である。相切換入力信号を切り換えたときに、容量負荷Ｃの右側端の電圧に０［Ｖ］から−２５０［Ｖ］に落ち込むような大きなマイナスヒゲが生じているのを確認できる。
【００９３】
図３２は、ダイオードＤ５及びダイオードＤ６を電源３１のＬＯＷレベルと容量負荷Ｃの両端に挿入された回路を用いた場合の波形図である。図３２に示された、上から一番目の波形は相切換入力信号であり、二番目の波形は電源３１からの流れ出す電流の波形であり、三番目は容量負荷Ｃの左端側の電圧の波形であり、四番目は容量負荷Ｃの右端側の電圧の波形である。相切換入力信号を切り換えたときに、容量負荷Ｃの右側端の電圧が一瞬０［Ｖ］より低い側に落ち込むが、ダイオードＤ５及びダイオードＤ６を電源３１のＬＯＷレベルと容量負荷Ｃの両端に挿入することで得られる上述したような効果によって、その落ち込み量が数［Ｖ］以内に抑えられている。なおかつ０［Ｖ］から５００［Ｖ］に向かって充電を開始しているので、図３１で示したような−２５０［Ｖ］から５００［Ｖ］に向けての充電波形よりも立ち上りが早い。
【００９４】
図３３は、図２２に示した動作シーケンス図のタイミング４における回路動作にかかるものである。
【００９５】
スイッチング素子Ｑ２とスイッチング素子Ｑ３とをＯＮにしてから１．４７Ｋ×Ｃの充電時定数を十分経過すると、容量負荷Ｃの右端側の電位は電源３１の電圧で−２５０［Ｖ］から＋５００［Ｖ］へと上昇して満充電状態となり充電電流はゼロとなる。
【００９６】
図３４は、図２２に示した動作シーケンス図のタイミング５における回路動作にかかるものである。
【００９７】
スイッチング素子Ｑ３がＯＮからＯＦＦになると同時にスイッチング素子Ｑ４がＯＦＦからＯＮに推移する際、スイッチング素子Ｑ３とスイッチング素子Ｑ４との双方が同時に変化を行うと、スイッチング素子Ｑ３やスイッチング素子Ｑ４の動作時間のばらつきが原因で、スイッチング素子Ｑ３がまだＯＮを維持している状態でスイッチング素子Ｑ４がＯＮされると、スイッチング素子Ｑ３からスイッチング素子Ｑ４へ電流が流れてしまうシュートスルー（貫通電流）が生じてしまう。
【００９８】
このため、シュートスルー（貫通電流）を防止するために、スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４の全てを１［μｓ］の間ＯＦＦにする期間（図２２のタイミング５）を設け、シュートスルー（貫通電流）が生じるのを抑えている。また、スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４の全てを１［μｓ］の間ＯＦＦにする期間（図２２のタイミング５）においては、容量負荷（コンデンサ）Ｃの放電経路が無いので容量負荷Ｃに電荷が保持されている。
【００９９】
ここで、本実施例では、図３５や図３７に示すようにダイオードＤ５及びダイオードＤ６を電源３１のＬＯＷレベルと容量負荷Ｃの両端に挿入した回路構成において、スイッチング素子Ｑ１，Ｑ３それぞれを構成するパワーＭＯＳＦＥＴのゲート回路に遅延回路ｄを設け、スイッチング素子Ｑ１のＯＮタイミングをスイッチング素子Ｑ４のＯＮタイミングに対して遅延させたり、スイッチング素子Ｑ３のＯＮタイミングをスイッチング素子Ｑ２のＯＮタイミングに対して遅延させたりする。
【０１００】
図３６や図３９に、遅延回路ｄを設けた場合のスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のオン・オフ動作シーケンス図を示す。図３６の動作シーケンス図のタイミング３’では、スイッチング素子Ｑ２のＯＮタイミングに対してスイッチング素子Ｑ３のＯＮタイミングを遅延させたものを示している。これにより、図３５に示した回路において容量負荷Ｃの放電動作と充電動作とを分けて行なうことが可能となり、容量負荷Ｃの放電がし終えてから、容量負荷Ｃの充電を行なうことが可能となる。
【０１０１】
ここで、本実施例の回路例では、Ｒ２＝Ｒ４＝４７０［Ω］であり、容量負荷Ｃ＝１０［ｎＦ］であり、ダイオードＤ５及びダイオードＤ６の抵抗値が０［Ω］であるとすると、放電時定数は１０［ｎＦ］×４７０［Ω］＝４．７［μｓ］となる。そして、放電時定数を約５［μｓ］とした場合、遅延回路による遅延時間を時定数の１倍（５［μｓ］）としたときには６３「％」、遅延時間を時定数の２倍（１０［μｓ］）としたときには８７［％］、遅延時間を時定数の３倍（１５［μｓ］）としたときには９５［％］、の電荷の放電が終了する。よって、本実施例では、容量負荷Ｃの放電時定数の少なくとも２〜３倍の時間、スイッチング素子Ｑ２やスイッチング素子Ｑ４をＯＮした時からスイッチング素子Ｑ１やスイッチング素子Ｑ４のＯＮタイミングを遅延させることで、容量負荷Ｃの放電がほとんどし終えてから、容量負荷Ｃの充電を行なうことができる。
【０１０２】
よって、容量負荷Ｃの充電にかかる消費電流を低減でき省エネルギー化を図ることができる。また、容量負荷Ｃの放電動作と充電動作とを分けて行なうことが可能なことで、スイッチング素子Ｑ２に放電電流と充電電流とが重畳した電流が流れるのを抑制することが可能となるため、スイッチング素子Ｑ２に電流定格の大きいＭＯＳＦＥＴを使用する必要がなくなり、スイッチング素子Ｑ２に電流定格の大きいＭＯＳＦＥＴを用いることによるコストアップを抑えることができる。
【０１０３】
本実施例の図３５に示した回路構成で図３６に示した動作シーエンスでスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のオン・オフを行なうことで、消費電力が３８．６６［Ｗ］だったものが２９．８６［Ｗ］となり、８．６８［Ｗ］の電力の削減が可能となった。
【０１０４】
なお、容量負荷Ｃの充電完了までの動作時間が、上述したような遅延時間を設ける分遅くなってしまうが、トナー担持ローラ１０１上でトナーをホッピングさせる性能には何ら影響の無い範囲であった。
【０１０５】
以上、本実施形態によれば、複数の電極を有するトナー担持体であるトナー担持ローラ１０１と、トナー担持ローラ１０１の表面にトナーを供給するトナー供給手段と、該複数の電極にパルス電圧を印加することによって、トナー担持ローラ１０１の表面に担持されているトナーをホッピングさせる電界をトナー担持ローラ１０１の表面上に発生させるホッピング電界発生手段と、を有し、上記ホッピング電界発生手段は、正相用のパルス電圧を発生するための正相用パルス電圧発生回路であるＡ相パルス発生回路３３と、逆相用のパルス電圧を発生するための逆相用パルス電圧発生回路であるＢ相パルス発生回路３４と、Ａ相パルス発生回路３３とＢ相パルス発生回路３４とに前記パルス電圧の波高値を規定するバイアスを供給するための電気的なグランドからフローティングされた直流電源である第１の電源である電源３１と、電源３１の低電位側とグランドとの間に設けられた出力レベル可変のトナーの帯電極性と同極性の直流電源である第２の電源である電源３２とからなり、Ａ相パルス発生回路３３が、電源３１の端子間の高電位出力側に第１のスイッチング素子であるスイッチング素子Ｑ１、低電位出力側に第２のスイッチング素子であるスイッチング素子Ｑ２、及び、スイッチング素子Ｑ１とスイッチング素子Ｑ２との間に電流規制抵抗Ｒ１，Ｒ２を直列で接続したものであり、また、それとは並列でＢ相パルス発生回路３４が、電源３１の端子間の高電位出力側に第３のスイッチング素子であるスイッチング素子Ｑ３、低電位出力側に第４のスイッチング素子であるスイッチング素子Ｑ４、及び、スイッチング素子Ｑ３とスイッチング素子Ｑ４との間に電流規制抵抗Ｒ３，Ｒ４を直列で接続したものであり、トナー担持ローラ１０１に設けられた上記複数の電極の内の一方の電極群をスイッチング素子Ｑ１とスイッチング素子Ｑ２との間に接続し、他方の電極群をスイッチング素子Ｑ３とスイッチング素子Ｑ４との間に接続したブリッジ構成とし、正相のパルス電圧を印加する場合はスイッチング素子Ｑ１とスイッチング素子Ｑ４とをＯＮにし、逆相のパルス電圧を印加する場合はスイッチング素子Ｑ２とスイッチング素子Ｑ３とをＯＮにして、トナー担持ローラ１０１の表面に担持されているトナーを像担持体である感光体４９と対向する現像領域へ搬送して感光体４９上の潜像にトナーを付着させることによって潜像を現像する現像装置１において、スイッチング素子Ｑ１とスイッチング素子Ｑ４とをＯＮにする際は、スイッチング素子Ｑ４をＯＮにした後、所定タイミング遅延後にスイッチング素子Ｑ１をＯＮにし、スイッチング素子Ｑ２とスイッチング素子Ｑ３とをＯＮにする際は、スイッチング素子Ｑ２をＯＮにした後、所定タイミング遅延後にスイッチング素子Ｑ３をＯＮにする。これにより、低電位側のスイッチング素子Ｑ２，Ｑ４のＯＮによる放電動作中に高電位側のスイッチング素子Ｑ１，Ｑ３による充電動作の重畳が避けられる。例えば、前記一方の電極群と前記他方の電極群とで構成されるコンデンサである容量負荷Ｃの放電がし終えてから、容量負荷Ｃの充電を行なうことができる。よって、容量負荷Ｃの充電にかかる消費電流を低減でき省エネルギー化を図ることができる。また、低電位側のスイッチング素子Ｑ２，Ｑ４に放電電流と充電電流とが重畳した電流が流れるのを抑制することが可能となるので、低電位側のスイッチング素子Ｑ２，Ｑ４の耐圧を上げる必要がなく、高耐圧のスイッチング素子を用いることによるコストアップを抑制することができる。
また、本実施形態によれば、電源３１は前記バイアスの出力レベル可変に構成されており、電源３１の前記バイアスの出力レベルを変化させてクラウドパルスの波高値を制御することで、クラウドパルスの波高値とＤＣバイアス値を簡単な回路構成によって別々に調整ができる。
また、本実施形態によれば、画像形成装置に設けられた画像濃度検知センサー６５や画像濃度制御回路６６などからなる画像濃度検出手段から出力された感光体４９上の画像に係る画像濃度信号に応じて電源３２の出力レベルを変化させることで、感光体４９上の画像の濃度が変動したとしても、画像濃度信号に応じて感光体４９上の潜像電位に対する現像バイアスの強弱の制御が行なわれ、感光体４９上の画像の濃度を一定に保つことが可能となる。よって、感光体４９上に形成される画像の濃度が変動することを抑制できる。
また、本実施形態によれば、スイッチング素子Ｑ１及びスイッチング素子Ｑ３それぞれにＯＮタイミング遅延手段である遅延回路ｄを設け、遅延回路ｄは、スイッチング素子Ｑ１及びスイッチング素子Ｑ３それぞれのＯＮタイミングを、上記所定タイミング遅延時間として容量負荷Ｃの放電時定数の少なくとも２〜３倍の時間、スイッチング素子Ｑ２やスイッチング素子Ｑ４をＯＮした時から遅延させることで、容量負荷Ｃの放電がし終えてから、容量負荷Ｃの充電を行なうことができる。
また、本実施形態によれば、現像手段と、少なくとも感光体４９、帯電装置５０、及び、クリーニング装置４５のいずれかとを一体で設け、画像形成装置本体に対して着脱可能なプロセスカートリッジにおいて、前記現像手段として、本発明の現像装置１を用いることで、上述したような種々の効果が得られるので望ましい。
また、本実施形態によれば、感光体４９上に形成された潜像に対して現像手段により現像剤を供給することにより前記潜像を現像して得られる画像を、最終的に記録材上に転移させて、前記記録材上に画像を形成する画像形成装置において、前記現像手段として、本発明の現像装置を用いることで、上述したような種々の効果が得られることで、その結果、良好な画像形成を行うことができる。
また、本実施形態によれば、現像手段と、少なくとも感光体４９、帯電装置５０、及び、クリーニング装置４５のいずれかとを一体で設け、画像形成装置本体に対して着脱可能なプロセスカートリッジを備えた画像形成装置において、前記プロセスカートリッジとして、本発明の現像装置１を有するプロセスカートリッジを用いることで、上述したような種々の効果が得られるので望ましい。また、カラー画像形成装置に前記プロセスカートリッジを複数備えるのが好適である。
【符号の説明】
【０１０６】
１ 現像装置
２ トナー担持ローラ
３ａ 内側電極
４ａ 外側電極
５ 絶縁層
６ 表層
１１ ケーシング
１８ トナー供給ローラ
２２ トナー摩擦ブレード
２４ 供給バイアス電源
３０ パルス電圧印加手段
３１ 電源
３２ 電源
３３ Ａ相パルス発生回路
３４ Ｂ相パルス発生回路
３５ クランプ回路
３７ ２相パルス出力回路
４０ 経時センサー
４４ 除電ランプ
４５ クリーニング装置
４９ 感光体
５０ 帯電装置
５１ アンプ回路
５２ アンプ回路
５３ 容量負荷
６０ 転写チャージャー
６１ 分離チャージャー
６５ 画像濃度検知センサー
６６ 画像濃度制御回路
６７ クラウドパルス制御回路
７０ 給紙部
７０ａ 給紙コロ
７１ 給紙部
７１ａ 給紙コロ
７５ 搬送ベルト
７６ 定着装置
７６ａ 定着ローラ
７６ｂ 加圧ローラ
７７ 排紙トレイ
８０ ミラー
９０ コンタクトガラス
９１ 原稿照明光源
９２ ミラー
９３ 走査光学系
９４ ミラー
９５ ミラー
９６ 走査光学系
９７ レンズ
９８ 素子
９９ ポリゴンミラー
１０１ トナー担持ローラ
１０１Ａ 絶縁性基板
１０１Ｂ 表面保護層
１１１ 電極
１１１Ａ Ａ相用電極
１１１Ｂ Ｂ相用電極
１１１Ａａ バスライン
１１１Ｂａ バスライン
【先行技術文献】
【特許文献】
【０１０７】
【特許文献１】特開２００７−１３３３８７号公報
【特許請求の範囲】
【請求項１】
複数の電極を有するトナー担持体と、
該トナー担持体の表面にトナーを供給するトナー供給手段と、
該複数の電極にパルス電圧を印加することによって、該トナー担持体の表面に担持されているトナーをホッピングさせる電界を該トナー担持体の表面上に発生させるホッピング電界発生手段と、を有し、
上記ホッピング電界発生手段は、正相用のパルス電圧を発生するための正相用パルス電圧発生回路と、逆相用のパルス電圧を発生するための逆相用パルス電圧発生回路と、該正相用パルス電圧発生回路と該逆相用パルス電圧発生回路とに前記パルス電圧の波高値を規定するバイアスを供給するための電気的なグランドからフローティングされた直流電源である第１の電源と、該第１の電源の低電位側とグランドとの間に設けられた出力レベル可変のトナーの帯電極性と同極性の直流電源である第２の電源とからなり、
上記正相用パルス電圧発生回路が、上記第１の電源の端子間の高電位出力側に第１のスイッチング素子、低電位出力側に第２のスイッチング素子、及び、前記第１のスイッチング素子と前記第２のスイッチング素子との間に電流規制抵抗を直列で接続したものであり、また、それとは並列で上記逆相用パルス発生回路が、前記第１の電源の端子間の高電位出力側に第３のスイッチング素子、低電位出力側に第４のスイッチング素子、及び、前記第３のスイッチング素子と前記第４のスイッチング素子との間に電流規制抵抗を直列で接続したものであり、上記トナー担持体に設けられた上記複数の電極の内の一方の電極群を前記第１のスイッチング素子と前記第２のスイッチング素子との間に接続し、他方の電極群を前記第３のスイッチング素子と前記第４のスイッチング素子との間に接続したブリッジ構成とし、正相のパルス電圧を印加する場合は前記第１のスイッチング素子と前記第４のスイッチング素子とをＯＮにし、逆相のパルス電圧を印加する場合は前記第２のスイッチング素子と前記第３のスイッチング素子とをＯＮにして、
該トナー担持体の表面に担持されているトナーを像担持体と対向する現像領域へ搬送して該像担持体上の潜像にトナーを付着させることによって該潜像を現像する現像装置において、
前記第１のスイッチング素子と前記第４のスイッチング素子とをＯＮにする際は、前記第４のスイッチング素子をＯＮにした後、所定タイミング遅延後に前記第１のスイッチング素子をＯＮにし、前記第２のスイッチング素子と前記第３のスイッチング素子とをＯＮにする際は、前記第２のスイッチング素子をＯＮにした後、所定タイミング遅延後に前記第３のスイッチング素子をＯＮにする、ことを特徴とする現像装置。
【請求項２】
請求項１の現像装置において、
上記第１の電源は上記バイアスの出力レベル可変に構成されており、前記第１の電源の前記バイアスの出力レベルを変化させてパルス電圧の波高値を制御することを特徴とする現像装置。
【請求項３】
請求項１または２の現像装置において、
上記第１のスイッチング素子及び上記第３のスイッチング素子それぞれにＯＮタイミング遅延手段を設け、
前記ＯＮタイミング遅延手段は、上記第１のスイッチング素子及び上記第３のスイッチング素子それぞれのＯＮタイミングを、上記所定タイミング遅延時間として上記一方の電極群と上記他方の電極群とで構成されるコンデンサの放電時定数の少なくとも２〜３倍の時間、上記第２のスイッチング素子や上記第４のスイッチング素子をＯＮした時から遅延させることを特徴とする現像装置。
【請求項４】
現像手段と、少なくとも像担持体、帯電手段、及び、クリーニング手段のいずれかとを一体で設け、画像形成装置本体に対して着脱可能なプロセスカートリッジにおいて、
前記現像手段として、請求項１、２または３の現像装置を用いたことを特徴とするプロセスカートリッジ。
【請求項５】
像担持体上に形成された潜像に対して現像手段により現像剤を供給することにより該潜像を現像して得られる画像を、最終的に記録材上に転移させて、該記録材上に画像を形成する画像形成装置において、
前記像担持体上の画像の画像濃度を検出する画像濃度検出手段を有しており、
前記現像手段として、請求項１、２または３の現像装置を用いたことを特徴とする画像形成装置。
【請求項６】
現像手段と、少なくとも像担持体、帯電手段、及び、クリーニング手段のいずれかとを一体で設け、画像形成装置本体に対して着脱可能なプロセスカートリッジを備えた画像形成装置において、
前記プロセスカートリッジとして、請求項４のプロセスカートリッジを用いたことを特徴とする画像形成装置。
【請求項７】
請求項６の画像形成装置において、
上記プロセスカートリッジを複数備えたことを特徴とする画像形成装置。
【請求項１】
複数の電極を有するトナー担持体と、
該トナー担持体の表面にトナーを供給するトナー供給手段と、
該複数の電極にパルス電圧を印加することによって、該トナー担持体の表面に担持されているトナーをホッピングさせる電界を該トナー担持体の表面上に発生させるホッピング電界発生手段と、を有し、
上記ホッピング電界発生手段は、正相用のパルス電圧を発生するための正相用パルス電圧発生回路と、逆相用のパルス電圧を発生するための逆相用パルス電圧発生回路と、該正相用パルス電圧発生回路と該逆相用パルス電圧発生回路とに前記パルス電圧の波高値を規定するバイアスを供給するための電気的なグランドからフローティングされた直流電源である第１の電源と、該第１の電源の低電位側とグランドとの間に設けられた出力レベル可変のトナーの帯電極性と同極性の直流電源である第２の電源とからなり、
上記正相用パルス電圧発生回路が、上記第１の電源の端子間の高電位出力側に第１のスイッチング素子、低電位出力側に第２のスイッチング素子、及び、前記第１のスイッチング素子と前記第２のスイッチング素子との間に電流規制抵抗を直列で接続したものであり、また、それとは並列で上記逆相用パルス発生回路が、前記第１の電源の端子間の高電位出力側に第３のスイッチング素子、低電位出力側に第４のスイッチング素子、及び、前記第３のスイッチング素子と前記第４のスイッチング素子との間に電流規制抵抗を直列で接続したものであり、上記トナー担持体に設けられた上記複数の電極の内の一方の電極群を前記第１のスイッチング素子と前記第２のスイッチング素子との間に接続し、他方の電極群を前記第３のスイッチング素子と前記第４のスイッチング素子との間に接続したブリッジ構成とし、正相のパルス電圧を印加する場合は前記第１のスイッチング素子と前記第４のスイッチング素子とをＯＮにし、逆相のパルス電圧を印加する場合は前記第２のスイッチング素子と前記第３のスイッチング素子とをＯＮにして、
該トナー担持体の表面に担持されているトナーを像担持体と対向する現像領域へ搬送して該像担持体上の潜像にトナーを付着させることによって該潜像を現像する現像装置において、
前記第１のスイッチング素子と前記第４のスイッチング素子とをＯＮにする際は、前記第４のスイッチング素子をＯＮにした後、所定タイミング遅延後に前記第１のスイッチング素子をＯＮにし、前記第２のスイッチング素子と前記第３のスイッチング素子とをＯＮにする際は、前記第２のスイッチング素子をＯＮにした後、所定タイミング遅延後に前記第３のスイッチング素子をＯＮにする、ことを特徴とする現像装置。
【請求項２】
請求項１の現像装置において、
上記第１の電源は上記バイアスの出力レベル可変に構成されており、前記第１の電源の前記バイアスの出力レベルを変化させてパルス電圧の波高値を制御することを特徴とする現像装置。
【請求項３】
請求項１または２の現像装置において、
上記第１のスイッチング素子及び上記第３のスイッチング素子それぞれにＯＮタイミング遅延手段を設け、
前記ＯＮタイミング遅延手段は、上記第１のスイッチング素子及び上記第３のスイッチング素子それぞれのＯＮタイミングを、上記所定タイミング遅延時間として上記一方の電極群と上記他方の電極群とで構成されるコンデンサの放電時定数の少なくとも２〜３倍の時間、上記第２のスイッチング素子や上記第４のスイッチング素子をＯＮした時から遅延させることを特徴とする現像装置。
【請求項４】
現像手段と、少なくとも像担持体、帯電手段、及び、クリーニング手段のいずれかとを一体で設け、画像形成装置本体に対して着脱可能なプロセスカートリッジにおいて、
前記現像手段として、請求項１、２または３の現像装置を用いたことを特徴とするプロセスカートリッジ。
【請求項５】
像担持体上に形成された潜像に対して現像手段により現像剤を供給することにより該潜像を現像して得られる画像を、最終的に記録材上に転移させて、該記録材上に画像を形成する画像形成装置において、
前記像担持体上の画像の画像濃度を検出する画像濃度検出手段を有しており、
前記現像手段として、請求項１、２または３の現像装置を用いたことを特徴とする画像形成装置。
【請求項６】
現像手段と、少なくとも像担持体、帯電手段、及び、クリーニング手段のいずれかとを一体で設け、画像形成装置本体に対して着脱可能なプロセスカートリッジを備えた画像形成装置において、
前記プロセスカートリッジとして、請求項４のプロセスカートリッジを用いたことを特徴とする画像形成装置。
【請求項７】
請求項６の画像形成装置において、
上記プロセスカートリッジを複数備えたことを特徴とする画像形成装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【公開番号】特開２０１１−１７０３１７（Ｐ２０１１−１７０３１７Ａ）
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願番号】特願２０１０−２２７６８５（Ｐ２０１０−２２７６８５）
【出願日】平成２２年１０月７日（２０１０．１０．７）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願日】平成２２年１０月７日（２０１０．１０．７）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]