直接形変換装置及びその制御方法並びに制御信号生成装置
【課題】コンバータと複数のインバータとを備えた直接形変換装置において、コンバータと同期した運転を行いつつ、複数のインバータにおける実質的なキャリア周波数を相互に異ならせ、インバータの負荷特性に応じたキャリア選択の自由度を向上させる。
【解決手段】原キャリアC20は、一方のインバータの制御に用いる第1キャリアC1のキャリア周波数の二倍のキャリア周波数を有している。原キャリアC20の波形を、値drtを中心として二倍に拡大して、他方のインバータの制御に用いる第2キャリアが得られる。
【解決手段】原キャリアC20は、一方のインバータの制御に用いる第1キャリアC1のキャリア周波数の二倍のキャリア周波数を有している。原キャリアC20の波形を、値drtを中心として二倍に拡大して、他方のインバータの制御に用いる第2キャリアが得られる。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は直接形変換装置に関し、特にコンバータと、複数のインバータとを備える直接形変換装置に関する。
【背景技術】
【0002】
いわゆる間接形交流電力変換装置では、コンバータとインバータとの間のいわゆる直流リンクにおいて、大型のコンデンサを設ける。当該コンデンサは商用周波数による電圧脈動を平滑する機能を担う。かかる技術は例えば後掲の特許文献1で開示されている。当該文献では、平滑コンデンサに対して圧縮機用のインバータ部とファン用のインバータ部とを並列に接続し、これによって両インバータ部の電源を共通化することが示されている。当該技術では、両インバータで直流電圧を共用するため、圧縮機の負荷に応じて変動する直流電圧に応じてファン制御が補正されている。
【0003】
他方、直接形交流電力変換装置では、大型のコンデンサやリアクトルが不要となる。このことから、当該変換装置はその小型化が期待でき、次世代の電力変換装置として近年注目されつつある。例えば特許文献2では、1つのコンバータに対し1つのインバータを接続し、当該インバータを零ベクトルに基づいて動作させて、いわゆる零電流の状態が得られているときにコンバータを転流させる技術(以下では単に「零電流におけるコンバータの転流」とも表現する)が紹介されている。またコンバータとインバータとでキャリアを共用できる技術も紹介されている。
【0004】
直接形交流電力変換装置に関しては更に、複数の負荷を駆動するため、1つのコンバータに対して複数のインバータを接続して運転する技術も提案されている。かかる技術は例えば後掲の非特許文献1で開示されている。当該文献では、電流形整流器をコンバータとして把握し、DC/DCコンバータをインバータとして把握することができる。そしてDC/DCコンバータと、電圧形インバータとは並列に接続されている。当該文献に示された技術では、電流形整流器をいわゆる零電流において転流させるため、電流形整流器の動作が基づくキャリアに同期した一つのキャリアで、複数のインバータをパルス幅変調にて制御させることが示されている。
【0005】
なお特許文献3では相電圧と双対な相電流についての指令値とキャリアとの比較結果を利用して、電流形パルス幅制御パターンを発生するスイッチングを制御する技術が紹介されている。
【0006】
特許文献4ではコンバータのパルス幅変調に用いられるキャリアと、インバータのパルス幅変調に用いられるキャリアとで、傾きを異ならせる技術が開示されている。
【0007】
【特許文献1】特開平9−224393号公報
【特許文献2】特開2007−312589号公報
【特許文献3】特開平9−182458号公報
【特許文献4】特開2004−266972号公報
【非特許文献1】加藤、伊東,「昇圧形AC/DC/AC直接形電力変換器の波形改善」,平成19年電気学会全国大会,2007/3/15〜17,第四分冊,4−098
【発明の開示】
【発明が解決しようとする課題】
【0008】
間接形交流電力変換装置では、複数のインバータの制御に用いるキャリアの周波数は任意に設定できる。しかし従来の直接形変換装置において、零電流におけるコンバータの転流を行う場合、コンバータの制御に用いるキャリアと周波数が同一のキャリアで複数のインバータが変調されていた。
【0009】
他方、各インバータが駆動する負荷の伝達特性が相互に異なる場合、同一のキャリア周波数に対して電磁騒音がピークとなる周波数は異なる。よって一つのインバータと負荷との組み合わせにおける電磁騒音が低減するように(あるいは電磁騒音のピークが可聴域から外れるように)キャリア周波数を選択しても、他のインバータと負荷との組み合わせにおける電磁騒音が低減できない(あるいは電磁騒音のピークが可聴域から外せない)場合がある。
【0010】
そこで、本発明は、コンバータと複数のインバータとを備えた直接形変換装置において、コンバータと同期した運転を行いつつ、複数のインバータにおける実質的なキャリア周波数を相互に異ならせ、インバータの負荷特性に応じたキャリア選択の自由度を向上させることを目的とする。
【課題を解決するための手段】
【0011】
この発明にかかる直接形変換装置の制御方法は、多相交流電圧(Vr,Vs,Vt)をパルス幅変調によって整流して一対の直流電源線(L1,L2)に出力するコンバータ(3)と、前記一対の直流電源線の間で相互に並列に接続され、いずれも瞬時空間ベクトル制御に従ったパルス幅変調で動作する第1インバータ(4)及び第2インバータ(5)とを備える直接形変換装置を制御する方法である。
【0012】
その第1の態様では、前記コンバータはコンバータ用キャリア(C0)がコンバータ用指令値(drt)の値を採るときに転流し、前記コンバータ用キャリアの一周期(T)は、前記転流が行われるタイミングで第1値(dst)及び第2値(drt)で内分されて第1期間(dst・T)と第2期間(drt・T)とに区分される。
【0013】
前記第1インバータの前記瞬時空間ベクトル制御で採用する瞬時空間ベクトル(V01,V41,V61)は、前記タイミングを含む期間である第1の転流零ベクトル期間(T01)において零ベクトル(V01)を採用する。
【0014】
前記第2インバータの前記瞬時空間ベクトル制御に用いられる瞬時空間ベクトル(V02,V42,V62;V02,V42,V62,V72)は、前記タイミングを含む期間である第2の転流零ベクトル期間(T02;T02,T72)において零ベクトル(V02;V02,V72)を採用する。
【0015】
そして、前記第1期間において、前記第1インバータが前記第1の転流零ベクトル期間で採用された前記零ベクトル(V01)以外で採用する前記瞬時空間ベクトルの配列パターン(V41,V61,V41)はM回(Mは1以上の整数)出現する。前記第1期間において、前記第2インバータが前記第2の転流零ベクトル期間で採用された前記零ベクトル(V02;V02,V72)以外で採用する前記瞬時空間ベクトルの配列パターン(V42,V62,V42)はN回(Nは2以上で前記Mと異なる整数)出現する。
【0016】
この発明にかかる直接形変換装置の制御方法の第2の態様は、その第1の態様であって、前記第2インバータにおいて前記第1期間は、前記第2の転流零ベクトル期間(T02;T02,T72)と離散し、前記第2の転流零ベクトル期間で採用された前記零ベクトル(V02;V02,V72)が採用される期間である(N−1)個の非転流零ベクトル期間(Ts01;Ts1)を有する。
【0017】
そして、前記第2の転流零ベクトル期間と前記非転流零ベクトル期間とで挟まれた期間(Tk)の各々において前記第2インバータの前記瞬時空間ベクトル制御に用いられるベクトルの順序(V42,V62,V42;V62,V42)は相互に等しい。
【0018】
この発明にかかる直接形変換装置の制御方法の第3の態様は、その第2の態様であって、前記第1インバータ(4)の前記瞬時空間ベクトル制御に採用される第1のキャリア(C1)と、前記第2インバータ(5)の前記瞬時空間ベクトル制御に採用される第2のキャリア(C2)とは、前記コンバータ用キャリア(C0)と同期する。
【0019】
そして、前記第1キャリアでは前記第1期間(dst・T)において同じ波形が前記M回出現し、前記第2キャリアでは前記第1期間において同じ波形が前記N回出現する。
【0020】
この発明にかかる直接形変換装置の制御方法の第4の態様は、その第2の態様であって、前記第1インバータの前記瞬時空間ベクトル制御に採用される第1のキャリア(C1)は前記コンバータ用キャリア(C0)と同期し、前記第2インバータの前記瞬時空間ベクトル制御に採用される第2のキャリア(C2)の周期は、前記コンバータ用キャリア(C0)の周期と等しい。
【0021】
そして、前記第1期間(dst・T)において前記第2のキャリアに対して、前記第2インバータにおいて前記配列パターンに基づいて設定される信号波(dst(1−V*),drt+dst・V*;drt(1−V*),drt・V*;drt+(2/3)dst+dst・V*,drt+(2/3)dst−dst・V*,drt+dst・V*;drt(1−V*),drt(1/3+V*),drt(1/3−V*))が第2インバータの相毎にN個設定される。
【0022】
この発明にかかる直接形変換装置の制御方法の第5の態様は、その第4の態様であって、前記第2のキャリアに対して、前記第2インバータにおいて前記配列パターンに基づかず、前記第1値及び前記第2値(drt,dst)に基づいた信号波(drt+dst/2,drt/2)が前記第1期間(dst・T)において更に(N−1)個設定される。
【0023】
この発明にかかる直接形変換装置の第1の態様は、直接形変換装置の制御方法の第1乃至第5の態様のいずれかが実行され、前記コンバータ(3)と、前記第1インバータ(4)と、前記第2インバータ(5)とを備える。
【0024】
この発明にかかる制御信号生成装置は、多相交流電圧(Vr,Vs,Vt)を整流して一対の直流電源線(L1,L2)に出力するコンバータ(3)と、前記一対の直流電源線の間で相互に並列に接続される第1インバータ(4)及び第2インバータ(5)とを備える直接形変換装置を、制御する装置である。
【0025】
その第1の態様は、前記第1インバータを瞬時空間ベクトル制御に従ったパルス幅変調で動作させる第1制御信号(Sup1*,Sun1*;Svp1*,Svn1*;Swp1*,Swn1*)を出力する第1インバータ制御部(61)と、前記第2インバータを瞬時空間ベクトル制御に従ったパルス幅変調で動作させる第2制御信号(Sup2*,Sun2*;Svp2*,Svn2*;Swp2*,Swn2*)を出力する第2インバータ制御部(62)と、前記コンバータに転流を行わせる第3制御信号(Srp*,Ssp*,Stp*,Srn*,Ssn*,Stn*)を出力するコンバータ制御部(60)とを備える。
【0026】
そして、前記コンバータ制御部は、コンバータ用キャリア(C0)を生成するキャリア生成部(604)と、コンバータ用指令値(Vr*,Vs*、Vt*)を生成するコンバータ用指令生成部(601)と、前記コンバータ用キャリアとコンバータ用指令値との比較結果を用い、前記コンバータをパルス幅制御する前記第3制御信号を生成する第3制御信号生成部(603,609)と、前記コンバータ用指令値(Vr*,Vs*、Vt*)の中間相(Vs*)の通流比(dst)を出力する中間相検出部(602)とを有する。
【0027】
前記第1インバータ制御部は、前記第1インバータの出力の指令値である第1出力指令値(Vu1*,Vv1*、Vw1*)を生成する第1出力指令生成部(611)と、前記通流比と前記第1出力指令値とに基づいて、前記コンバータ用キャリアと同期した第1キャリア(C1)との比較がなされる第1インバータ用信号波(drt+dst・V*,drt(1−V*)を生成する第1演算部(612,613)と、前記比較の結果に基づいて前記第1制御信号を生成する第1制御信号生成部(614,615,619)とを有する。
【0028】
前記第2インバータ制御部は、前記第2インバータの出力の指令値である第2出力指令値(Vu2*,Vv2*、Vw2*)を生成する第2出力指令生成部(621)と、前記通流比と前記第2出力指令値とに基づいて、前記コンバータ用キャリアと同期した第2キャリア(C2)との比較がなされる第2インバータ用信号波(drt+dst・V*,drt(1−V*);drt(1−V*)、drt・V*;drt+dst・V*、drt+dst(2/3−V*),drt+dst(2/3+V*),drt(1−V*),drt(1/3+V*,drt(1/3−V*);drt+dst・V*,drt+dst(1/2+V*),drt+dst/2,drt(1−V*),drt(1/2−V*),drt/2))を生成する第2演算部(622,623;622A,622B,623A,623B;622A,622B1,622C1,623A,623B1,623C1;622A,622B2,622C2,623A,623B2,623C2)と、前記比較の結果に基づいて前記第2制御信号を生成する第2制御信号生成部(624,625,629;624A,624B,625A,625B,628;624A,624B,624C,625A,625B,625C,627;624A,624B,624C,625A,625B,625C,627)とを有する。
【0029】
そして、前記第1インバータの前記瞬時空間ベクトル制御で採用する瞬時空間ベクトル(V01,V41,V61)は、前記コンバータ用キャリアが前記中間相の値を採るタイミングを含む期間である第1の転流零ベクトル期間(T01)において、零ベクトル(V01)を採用する。前記第2インバータの前記瞬時空間ベクトル制御に用いられる瞬時空間ベクトル(V02,V42,V62;V02,V42,V62,V72)は、前記タイミングを含む期間である第2の転流零ベクトル期間(T02;T02,T72)において零ベクトル(V02;V02,V72)を採用する。
【0030】
前記コンバータ用キャリアの一周期(T)のうち、前記タイミングによって区分される第1期間において、前記第1インバータが前記第1の転流零ベクトル期間で採用された前記零ベクトル(V01)以外で採用する前記瞬時空間ベクトルの配列パターン(V41,V61,V41)はM回(Mは1以上の整数)出現する。
【0031】
前記第1期間において、前記第2インバータが前記第2の転流零ベクトル期間で採用された前記零ベクトル(V02;V02,V72)以外で採用する前記瞬時空間ベクトルの配列パターン(V42,V62,V42)はN回(Nは2以上で前記Mと異なる整数)出現する。
【0032】
この発明にかかる制御信号生成装置の第2の態様は、その第1の態様であって、前記第2インバータにおいて前記第1期間は、前記第2の転流零ベクトル期間(T02;T02,T72)と離散し、前記第2の転流零ベクトル期間で採用された前記零ベクトル(V02;V02,V72)が採用される期間である(N−1)個の非転流零ベクトル期間(Ts01;Ts1)を有する。
【0033】
そして前記第2の転流零ベクトル期間と前記非転流零ベクトル期間とで挟まれた期間(Tk)の各々において前記第2インバータの前記瞬時空間ベクトル制御に用いられるベクトルの順序(V42,V62,V42;V62,V42)は相互に等しい。
【0034】
この発明にかかる制御信号生成装置の第3の態様は、その第2の態様であって、前記第1キャリアでは前記第1期間(dst・T)において同じ波形が前記M回出現し、前記第2キャリアでは前記第1期間において同じ波形が前記N回出現する。
【0035】
この発明にかかる制御信号生成装置の第4の態様は、その第2の態様であって、前記第2インバータの前記瞬時空間ベクトル制御に採用される第2のキャリア(C2)の周期は、前記コンバータ用キャリア(C0)の周期と等しい。そして、前記第1期間(dst・T)において前記第2インバータ用信号波は、前記配列パターンに基づいた値(dst(1−V*),drt+dst・V*,drt(1−V*),drt・V*;drt+(2/3)dst+dst・V*,drt+(2/3)dst−dst・V*,drt+dst・V*,drt(1−V*),drt(1/3+V*),drt(1/3−V*))が相毎にN個設定される。
【0036】
この発明にかかる制御信号生成装置の第5の態様は、その第4の態様であって、前記第2インバータ用信号波は、前記配列パターンに基づかず、前記通流比に基づいた値(drt+dst/2,drt/2)が前記第1期間(dst・T)において更に(N−1)個設定される。
【0037】
この発明にかかる直接形変換装置の第2の態様は、制御信号生成装置の第1乃至第5の態様のいずれかと、前記コンバータ(3)と、前記第1インバータ(4)と、前記第2インバータ(5)とを備える。
【発明の効果】
【0038】
この発明にかかる直接形変換装置の制御方法の第1の態様及び制御信号生成装置の第1の態様によれば、直接形変換装置においてコンバータと同期した運転を行いつつ、複数のインバータにおける実質的なキャリア周波数を相互に異ならせるので、インバータの負荷特性に応じたキャリア選択の自由度が向上する。
【0039】
この発明にかかる直接形変換装置の制御方法の第2の態様及び制御信号生成装置の第2の態様によれば、第1期間において第2インバータが採用する瞬時空間ベクトルの同一パターンが2回以上出現するので、制御方法の第1の態様や制御信号生成装置の第1の態様に資する。
【0040】
この発明にかかる直接形変換装置の制御方法の第3の態様及び制御信号生成装置の第3の態様によれば、第1のキャリア及び第2のキャリアを個別に採用することにより、制御方法の第2の態様や制御信号生成装置の第2の態様を実現できる。
【0041】
この発明にかかる直接形変換装置の制御方法の第4の態様及び制御信号生成装置の第4の態様によれば、コンバータ用キャリアに対して逓倍することなく第2のキャリアを実現しつつ、制御方法の第2の態様や制御信号生成装置の第2の態様を実現できる。
【0042】
この発明にかかる直接形変換装置の制御方法の第5の態様及び制御信号生成装置の第5の態様によれば、キャリアとして鋸歯波を用いても制御方法の第4の態様や制御信号生成装置の第4の態様を実現できる。
【0043】
この発明にかかる直接形変換装置の第1の態様によれば、制御方法の第1乃至第5の態様の効果を得ることができる。
【0044】
この発明にかかる直接形変換装置の第2の態様によれば、制御信号生成装置の第1乃至第5の態様の効果を得ることができる。
【発明を実施するための最良の形態】
【0045】
A.直接形変換装置の構成.
図1は、本発明が適用可能な直接形変換装置の構成を示す回路図である。当該変換装置は、コンバータ3とインバータ4,5と、両者を接続する一対の直流電源線L1,L2とを有している。
【0046】
コンバータ3は、交流電源1から得られる三相(ここではR相、S相、T相とする)交流電圧Vr,Vs,Vtを整流し、一対の直流電源線L1,L2に出力する。交流電源1とコンバータ3との間には入力コンデンサ群2が設けられてもよい。入力コンデンサ群2は例えば、多相交流電圧Vr,Vs,Vtを受電するY結線された3つのコンデンサを含む。ここでは当該Y結線の中性点が仮想的に接地されている場合が例示されている。
【0047】
コンバータ3は例えば電流形整流器であって、パルス幅変調で動作する。コンバータ3は直流電源線L1,L2の間で相互に並列に接続された複数の電流経路を有する。コンバータ3の電流経路のうちR相に対応するものは、直流電源線L1,L2間で直列に接続された一対のスイッチング素子Srp,Srnを含む。スイッチング素子Srp,Srn同士の接続点には電圧Vrが印加される。コンバータ3の電流経路のうちS相に対応するものは、直流電源線L1,L2間で直列に接続された一対のスイッチング素子Ssp,Ssnを含む。スイッチング素子Ssp,Ssn同士の接続点には電圧Vsが印加される。コンバータ3の電流経路のうちT相に対応するものは、直流電源線L1,L2間で直列に接続された一対のスイッチング素子Stp,Stnを含む。スイッチング素子Stp,Stn同士の接続点には電圧Vtが印加される。
【0048】
スイッチング素子Srp,Ssp,Stpは直流電源線L1側に、スイッチング素子Srn,Ssn,Stnは直流電源線L2側に、それぞれ接続される。これらのスイッチング素子自体の構成は公知であって、例えば非特許文献1にも例示されている。
【0049】
インバータ4,5は例えば電圧形インバータであり、いずれも瞬時空間ベクトル制御(以下、単に「ベクトル制御」と称す)に従ったパルス幅変調で動作する。インバータ4,5は直流電源線L1,L2の間で相互に並列に接続され、それぞれ個別に三相(ここではU相、V相、W相とする)交流電圧を出力する。
【0050】
インバータ4,5はいずれも、直流電源線L1,L2間で並列に接続された複数の電流経路を有する。
【0051】
インバータ4の電流経路のうちU相に対応するものは、直流電源線L1,L2間で直列に接続された一対のスイッチング素子Sup1,Sun1を含む。スイッチング素子Sup1,Sun1同士の接続点からは出力電圧Vu1が得られる。インバータ4の電流経路のうちV相に対応するものは、直流電源線L1,L2間で直列に接続された一対のスイッチング素子Svp1,Svn1を含む。スイッチング素子Svp1,Svn1同士の接続点からは出力電圧Vv1が得られる。インバータ4の電流経路のうちW相に対応するものは、直流電源線L1,L2間で直列に接続された一対のスイッチング素子Swp1,Swn1を含む。スイッチング素子Swp1,Swn1同士の接続点からは出力電圧Vw1が得られる。インバータ5の電流経路のうちU相に対応するものは、直流電源線L1,L2間で直列に接続された一対のスイッチング素子Sup2,Sun2を含む。スイッチング素子Sup2,Sun2同士の接続点からは出力電圧Vu2が得られる。インバータ5の電流経路のうちV相に対応するものは、直流電源線L1,L2間で直列に接続された一対のスイッチング素子Svp2,Svn2を含む。スイッチング素子Svp2,Svn2同士の接続点からは出力電圧Vv2が得られる。インバータ5の電流経路のうちW相に対応するものは、直流電源線L1,L2間で直列に接続された一対のスイッチング素子Swp2,Swn2を含む。スイッチング素子Swp2,Swn2同士の接続点からは出力電圧Vw2が得られる。
【0052】
スイッチング素子Sup1,Svp1,Swp1,Sup2,Svp2,Swp2は直流電源線L1側に接続される。以下ではこれらのスイッチング素子を上アーム側のスイッチング素子として把握する。スイッチング素子Sun1,Svn1,Swn1,Sun2,Svn2,Swn2は直流電源線L2側に接続される。以下ではこれらのスイッチング素子を下アーム側のスイッチング素子として把握する。これらのスイッチング素子自体の構成は公知であって、例えば非特許文献1にも例示されている。
【0053】
インバータ4,5はベクトル制御の下で動作する。まずインバータ4についてみれば、スイッチング素子Sup1,Svp1,Swp1,Sun1,Svn1,Swn1は制御信号たるゲート信号Sup1*,Svp1*,Swp1*,Sun1*,Svn1*,Swn1*によってその動作が制御され、これらのゲート信号が論理値“1”/“0”を採るときに対応するスイッチング素子がそれぞれ導通/非導通するとして説明する。いわゆるデッドタイムを除いて考えれば、ゲート信号Sup1*,Svp1*,Swp1*は、ゲート信号Sun1*,Svn1*,Swn1*と相補的な値を採る。即ち添字u,v,wを代表して添字qを用いれば、信号Sqp1*,Sqn1*の排他的論理和は“1”である。
【0054】
このようなベクトル制御において採用されるベクトルVx(x=0〜7の整数)の添字xは、4・Sup1*+2・Svp1*+Swp1*で与えられる。例えば上アーム側のスイッチング素子Sup1,Svp1,Swp1が全て非導通であれば下アーム側のスイッチング素子Sun1,Svn1,Swn1の全てが導通する。この場合x=0であり、インバータ4はベクトルV0という零ベクトルの一つの状態にあることになる。
【0055】
逆に上アーム側のスイッチング素子Sup1,Svp1,Swp1が全て導通すれば下アーム側のスイッチング素子Sun1,Svn1,Swn1の全てが非導通である。この場合x=7であり、インバータ4はベクトルV7という、ベクトルV0とは異なる零ベクトルの状態にあることになる。
【0056】
インバータ5についても同様にして電圧ベクトルを標記する。但し、インバータ4,5の動作状態を相互に区別するため、インバータ4の電圧ベクトルについてはベクトルVx1として表記し、インバータ5の電圧ベクトルについてはベクトルVx2として表記する。
【0057】
負荷M1,M2は誘導性負荷であって、それぞれインバータ4,5に接続される。具体的には負荷M1は、Y結線されて電圧Vu1,Vv1,Vw1が印加される三相コイルを有するモータである。同様に負荷M2は、Y結線されて電圧Vu2,Vv2,Vw2が印加される三相コイルを有するモータである。回路図上は三相コイルの各々の抵抗成分が、当該コイルに直列接続される抵抗として記載されている。また負荷M1,M2のそれぞれにおける寄生容量は、Y結線された三個のコンデンサとして記載されている。ここでは当該Y結線の中性点が仮想的に接地されている場合が例示されている。
【0058】
以下では、インバータ4におけるパルス幅変調に用いられるキャリア(以下「第1キャリア」とも称す)がコンバータ3におけるパルス幅変調に用いられるキャリア(以下「コンバータ用キャリア」とも称す)と同一周波数であり、インバータ5におけるパルス幅変調に用いられるキャリア(以下「第2キャリア」とも称す)の実質的な(実際的な場合と仮想的な場合とを含む)周波数をコンバータ用キャリアの周波数を高める技術について説明する。但し、第2キャリアの実質的な周波数と異なるのであれば、第1キャリアについても、その実質的な周波数をコンバータ用キャリアの周波数より高めてもよい。
【0059】
B.キャリア周波数の実際的な逓倍.
図2はゲート信号生成装置6の構成を示すブロック図である。ゲート信号生成装置6はコンバータ制御部60、第1インバータ制御部61及び第2インバータ制御部62を備えている。
【0060】
コンバータ制御部60は、電源同期信号として電圧Vrの位相の角度を示す電源同期信号(以下、単に「角度」ともいう)θrを入力し、ゲート信号Srp*,Ssp*,Stp*,Srn*,Ssn*,Stn*を出力する。これらのゲート信号はそれぞれ、コンバータ3のスイッチング素子Srp,Ssp,Stp,Srn,Ssn,Stnの動作を制御する制御信号である。
【0061】
第1インバータ制御部61は、角度θrと、インバータ4の運転周波数の指令値f1*、電圧指令値v1*、位相指令値φ1*(これらを「第1指令値」と総称する)とを入力し、上述のゲート信号Sup1*,Svp1*,Swp1*,Sun1*,Svn1*,Swn1*を出力する。
【0062】
第2インバータ制御部62は、角度θrと、インバータ5の運転周波数の指令値f2*、電圧指令値v2*、位相指令値φ2*(これらを「第2指令値」と総称する)とを入力し、ゲート信号Sup2*,Svp2*,Swp2*,Sun2*,Svn2*,Swn2*を出力する。これらのゲート信号はそれぞれ、インバータ5のスイッチング素子Sup2,Svp2,Swp2,Sun2,Svn2,Swn2の動作を制御する。
【0063】
コンバータ制御部60及び第1インバータ制御部61の構成、またはコンバータ制御部60及び第2インバータ制御部62の構成には、特許文献2で「制御部3」として示された構成を採用することができる。以下での説明は特許文献2で示された技術とは、表現上で若干の相違があるため、簡単ではあるが説明を行う。
【0064】
コンバータ制御部60は台形状電圧指令生成部601と、中間相検出部602と、比較器603と、キャリア生成部604と、電流形ゲート論理変換部609とを備えている。これらはそれぞれ特許文献2にいう「台形状電圧指令信号生成部11」、「中間相検出部14」、「比較部12」、「キャリア信号生成部15」、「電流形ゲート論理変換部13」と同じ機能を果たす。
【0065】
台形状電圧指令生成部601は、角度θrに基づき、電圧Vrを基準としてコンバータ3の電圧指令Vr*,Vs*、Vt*を生成する。これらの電圧指令はいずれも360度周期で台形波状の波形を呈し、相互に120度の位相でずれる。当該台形波状の波形は、120度で連続する平坦区間の一対と、これら一対の平坦区間をつなぐ60度の傾斜領域の一対を有する台形波を呈する。傾斜領域は、例えばその中央を位相の基準に採り、当該波形の最小値、最大値(これらは平坦区間で現れる)をそれぞれ値0,1として、(1−√3tanθ)/2あるいは(1+√3tanθ)/2として表される。かかる傾斜領域の求め方及びその利点は特許文献2に紹介されており、かつ本願とは直接の関連は無いため、詳細は省略する。
【0066】
中間相検出部602は電圧指令Vr*,Vs*,Vt*のうち、最大値を採る最大相でもなく、最小値を採る最小相でもない、換言すれば傾斜領域を呈するものを選択する。
【0067】
例えば電圧指令Vr*,Vt*がそれぞれ最大値及び最小値を呈する平坦区間を採り、電圧指令Vs*が傾斜領域を採る場合を想定する。なお、以下では特に断らない限り、直接形変換装置及びゲート信号生成装置6はかかる状況で動作している場合を想定する。電圧指令Vr*,Vs*,Vt*は位相のずれを除けば同一の波形を呈するので、このような想定を行っても、一般性を失わない。
【0068】
このような場合、中間相検出部602は電圧指令Vs*を選択する。そして値Vr*−Vs*(=1−Vs*)と値Vs*−Vt*(=Vs*)の比が、スイッチング素子Srpが導通する期間とスイッチング素子Sspが導通する期間の比となる。即ちコンバータ3のS相についての通流比は、中間相検出部602が選択した電圧指令Vs*によって決定される。スイッチング素子Srpが導通する通流比及びスイッチング素子Sspが導通する通流比を、それぞれ値drt,dst(drt+dst=1)で表すことにする。中間相検出部602は値drt,dstを出力する。
【0069】
キャリア生成部604は電圧指令Vr*,Vs*,Vt*の最小値及び最大値(上述の例では、それぞれ0,1)を採るコンバータ用キャリアC0を出力する。例えばコンバータ用キャリアC0は三角波である。
【0070】
比較器603は電圧指令Vr*,Vs*,Vt*とコンバータ用キャリアC0とを比較する。この比較結果に基づいて、電流形信号論理変換部609がコンバータ3用のゲート信号(以下、「コンバータ用ゲート信号」とも称す)Srp*,Ssp*,Stp*,Srn*,Ssn*,Stn*を出力する。よって比較器603電流形信号論理変換部609は纏めて、コンバータ用キャリアC0と電圧指令Vr*,Vs*,Vt*との比較結果を用い、コンバータ3をパルス幅制御するコンバータ用ゲート信号を生成する信号生成部として把握することができる。
【0071】
相電圧指令とキャリアとの比較結果からゲート信号Srp*,Ssp*,Stp*,Srn*,Ssn*,Stn*を得る論理変換については、例えば特許文献2,3で公知であるため、詳細は省略する。
【0072】
コンバータ3は電流形整流器であるので、原則的には最大相に対応する上アーム側スイッチング素子と中間相に対応する上アーム側スイッチング素子とが交互に導通し、最小相に対応する下アーム側スイッチング素子が導通して動作する。
【0073】
なお、全てのスイッチング素子にダイオード素子が内在している場合には、全てのスイッチング素子を導通させて当該ダイオード素子の機能によって整流を行う場合もあるが、パルス幅変調の動作ではないため、かかる整流動作はここでは除外して考察する。
【0074】
第1インバータ制御部61は出力電圧生成部611、演算部612,613、比較器614,615、論理和演算部619を備える。これらはそれぞれ特許文献2にいう「出力電圧指令信号生成部21」、「演算部22,23」、「比較部24」、「論理和演算部25」と同じ機能を果たす。
【0075】
出力電圧生成部611は第1指令値と角度θrとに基づいて相電圧指令Vu1*,Vv1*,Vw1*を出力する。これらはインバータ4の出力電圧Vu1,Vv1,Vw1(図1参照)の指令値である。
【0076】
演算部612,613は相電圧指令Vu1*,Vv1*,Vw1*に対して値drt,dstに基づいて、第1キャリアC1と比較されるべき信号波(信号波)を生成する。第1キャリアC1はコンバータ用キャリアC0と同期し、コンバータ用キャリアC0が値drtを採る時点で値drtを採る。第1キャリアC1は例えばコンバータ用キャリアC0が採用される。図の繁雑を避けるため、演算部613への値drt,dstの入力は、単に図上で演算部613へと上方から入る矢印のみで示している。
【0077】
特許文献2では、値drt,dstと相電圧指令Vu1*,Vv1*,Vw1*とに基づいた演算を、drt+dst(1−V*),drt(1−V*)で代表的に示している。これは符号V*が電圧ベクトルを代表的に示しているからである。本願における演算も特許文献2に倣って示すことにする。
【0078】
比較器614は演算部612の結果を第1キャリアC1と比較し、比較器615は演算部613の結果を第1キャリアC1と比較する。これらの比較結果に基づいて、論理和演算部619がゲート信号Sup1*,Svp1*,Swp1*,Sun1*,Svn1*,Swn1*を出力する。よって比較器614,615と論理和演算部619とは纏めて、第1キャリアC1と信号波drt+dst(1−V*),drt(1−V*)とを比較した結果に基づいて第1インバータ用ゲート信号を生成する信号生成部として把握することができる。
【0079】
このようにコンバータ3を制御するゲート信号を求めるに際して台形波状の電圧指令Vr*,Vs*,Vt*とコンバータ用キャリアC0とを比較し、インバータ4を制御するゲート信号を生成するに際してコンバータ3の通流比drt,dstとインバータ4の相電圧指令Vu1*,Vv1*,Vw1*との演算結果を第1キャリアC1と比較することにより、コンバータ3の転流をインバータ4の零ベクトルの期間において行いつつ、直接変換を行うことが特許文献2に示されている。その動作の詳細は特許文献2に紹介されているため、詳細は省略する。
【0080】
なお、上述のようにコンバータ用キャリアC0を第1キャリアC1としても用いる場合には、キャリア生成部604を第1インバータ制御部61に含めて把握することもできる。
【0081】
第2インバータ制御部62は出力電圧生成部621、演算部622,623、比較器624,625、論理和演算部629を備える。これらはそれぞれ第1インバータ制御部61の出力電圧生成部611、演算部612,613、比較器614,615、論理和演算部619と同じ機能を果たす。なお、出力電圧生成部621が出力する相電圧指令Vu2*,Vv2*,Vw2*は、インバータ5の出力電圧Vu2,Vv2,Vw2(図1参照)の指令値である。
【0082】
更に、第2インバータ制御部62はキャリア生成部605を備えており、第2キャリアC2を生成する。キャリア生成部604を第1インバータ制御部61に含めて把握すれば、図2で示されたゲート信号生成装置6は、特許文献2に示された「制御部3」のうち、「インバータ制御部」のみを単に一つ増やした構成を採っていると把握することもできる。
【0083】
第2キャリアC2については後に詳述することとし、まず、第1インバータ制御部61の動作を説明する。
【0084】
図3はコンバータ用キャリアC0、コンバータ用ゲート信号Srp*,Ssp*,Stn*、第1キャリアC1、インバータ4用のゲート信号Sup1*,Svp1*,Swp1*(以下「第1インバータ用ゲート信号」とも称す)、の波形を示すグラフである。
【0085】
コンバータ用キャリアC0の一周期Tは転流比を示す値dst,drtで内分されて期間dst・Tと期間drt・Tとに区分され、その区分されるタイミングでコンバータ3の転流が行われる。上述のようにコンバータ用キャリアC0の最小値及び最大値をそれぞれ0,1とし、dst+drt=1としている。従ってコンバータ3の転流は、具体的には、コンバータ用キャリアC0が値drtを採るタイミングで行われる。期間dst・Tでは中間相たるS相に対応してコンバータ用ゲート信号Ssp*が活性化し、期間drt・Tでは最大相たるR相に対応してコンバータ用ゲート信号Srp*が活性化する。
【0086】
コンバータ3が転流するタイミングの近傍においてインバータ4が零ベクトルV01を採るべく、信号波と第1キャリアC1との比較が行われる。ここではW相が最小相となる場合を想定し、かつ第1キャリアC1として三角波を採用すると、インバータ4の制御ではベクトルV01,V41,V61のみが採用される。そこでベクトルV01,V41,V61が採用される期間をそれぞれ期間d01,d41,d61(=1−d01−d41)として説明を続ける。期間d01,d41,d61は相電圧指令Vu1*,Vv1*,Vw1*(図2参照)によって決定される。
【0087】
零電流におけるコンバータ3の転流を実現するためには、コンバータ用キャリアC0が値drtを採る時点で、インバータ4においてベクトルV0が採用されていなければならない。第1キャリアC1は、値drt以下では値0〜drtという幅drt内を変動し、値drt以上では値drt〜1という幅dst内を変動する。
【0088】
よって期間dst・Tに対する信号波drt+dst・V*(但しV*=d01,d01+d41,d01+d41+d61)が演算部612によって生成される。これらの信号波は比較器614によって第1キャリアC1と比較され、その比較結果が論理和演算部619に与えられる。
【0089】
また期間drt・Tに対する信号波drt(1−V*)(但しV*=d01,d01+d41,d01+d41+d61)が演算部613によって生成される。これらの信号波は比較器615によって第1キャリアC1と比較され、その比較結果が論理和演算部619に与えられる。
【0090】
論理和演算部619はU相、V相、W相毎に比較器614,615の比較結果の論理和を採り、第1インバータ用ゲート信号Sup1*,Svp1*,Swp1*を出力する。例えば第1キャリアC1が信号波drt+dst・d01以上の値と、信号波drt(1−d0)以下の値とのいずれかを採ることにより、第1インバータ用ゲート信号Sup1*が活性化する。
【0091】
このようにして信号波drt+dst・V*,drt(1−V*)と第1キャリアC1との比較により、ベクトルV01,V41,V61が切り替わるタイミングが決定される。そして零ベクトルV0が採用される期間T01はコンバータ3の転流するタイミングを含むため、いわゆる零電流におけるコンバータ3の転流が実現できる。以下、コンバータ3の転流するタイミングを含み、かつ零ベクトルが採用される期間(例えば上述の期間T01)を「転流零ベクトル期間」と称することにする。
【0092】
次に第2インバータ制御部62の動作を説明する。図4はコンバータ用キャリアC0、コンバータ用ゲート信号Srp*,Ssp*,Stn*、第2キャリアC2、インバータ5用のゲート信号Sup2*,Svp2*,Swp2*(以下「第2インバータ用ゲート信号」とも称す)、の波形を示すグラフである。
【0093】
コンバータ用キャリアC0の一周期Tが期間dst・Tと期間drt・Tとに区分される点、コンバータ用ゲート信号Srp*,Ssp*,Stn*については第1インバータ制御部61の動作で説明した通りである。
【0094】
コンバータ3が転流するタイミングの近傍においてインバータ5が零ベクトルV02を採るべく、信号波と第2キャリアC2との比較が行われる。第2キャリアC2はコンバータ用キャリアC0と同期し、コンバータ用キャリアC0が値drtを採る時点で値drtを採る。図3をも参照して、第1キャリアC1は期間dst・T,drt・Tのそれぞれにおいて同じ波形は1回だけしか現れないのに対し、第2キャリアC2は期間dst・Tにおいて同じ波形が2回現れる。
【0095】
具体的には第1キャリアC1は期間dst・Tにおいて値drt〜1の間を一往復して変化する三角波を呈するが、第2キャリアC2は期間dst・Tにおいて値drt〜1の間を二往復して変化する三角波を呈する。同様に、第1キャリアC1は期間drt・Tにおいて値drt〜0の間を一往復して変化する三角波を呈するが、第2キャリアC2は期間drt・Tにおいて値drt〜0の間を二往復して変化する三角波を呈する。
【0096】
第2キャリアC2も第1キャリアC1と同様に三角波とし、インバータ5の制御でもインバータ4の制御と同様にW相が最小相を採る場合を考察すると、ベクトルV02,V42,V62のみが採用される。そこでベクトルV02,V42,V62が採用される期間をそれぞれ期間d02,d42,d62(=1−d02−d42)として説明を続ける。期間d02,d42,d62は相電圧指令Vu2*,Vv2*,Vw2*によって決定される。
【0097】
期間dst・Tに対する信号波drt+dst・V*(但しV*=d02,d02+d42,d02+d42+d62)が演算部622によって生成される。これらの信号波は比較器624によって第2キャリアC2と比較され、その比較結果が論理和演算部629に与えられる。
【0098】
また期間drt・Tに対する信号波drt(1−V*)(但しV*=d02,d02+d42,d02+d42+d62)が演算部623によって生成される。これらの信号波は比較器625によって第2キャリアC2と比較され、その比較結果が論理和演算部629に与えられる。
【0099】
論理和演算部629はU相、V相、W相毎に比較器624,625の比較結果の論理和を採り、第2インバータ用ゲート信号Sup2*,Svp2*,Swp2*を出力する。
【0100】
第2キャリアC2は第1キャリアC1と同様に、コンバータ用キャリアC0が値drtを採る時点で値drtを採る。よってコンバータ3が転流するタイミングを含む転流零ベクトル期間T02においてベクトルV02が採用される。
【0101】
第2キャリアC2は期間dst・T,drt・Tのそれぞれにおいて第1キャリアC1と同じ変動を2回繰り返すので、期間dst・T,drt・Tのそれぞれにおいて、第2インバータ用ゲート信号Sup2*,Svp2*,Swp2*が活性化する回数は第1インバータ用ゲート信号Sup1*,Svp1*,Swp1*が活性化する回数の2倍となる。
【0102】
これにより、インバータ5が零ベクトルV02以外で採用するベクトルの配列パターン(V42→V62→V42)は、期間dst・T,drt・Tのそれぞれにおいて繰り返して2回出現する。
【0103】
インバータ4,5は上述のように動作するので、インバータ5におけるキャリア周波数がインバータ4におけるキャリア周波数と異なることとなる。このように本実施の形態によれば、インバータ4,5のそれぞれの負荷M1,M2の特性に応じてキャリアを選択する自由度が向上する。
【0104】
なお、当該タイミング以外においても第2キャリアC2が値drtを採るので、零ベクトルV02が採用される期間が存在する。このようにコンバータ3が転流するタイミングを含まないで、転流零ベクトル期間で採用された零ベクトルが採用される期間を「非転流零ベクトル期間」と称することにする。
【0105】
非転流零ベクトル期間と転流零ベクトル期間とで採用される零ベクトルは共通する。よって、もしも非転流零ベクトル期間と転流零ベクトル期間とが連続していれば、両者の区別はできずに一体としてコンバータ3が転流するタイミングを含んでしまうこととなり、上記の説明と相違する。よって非転流零ベクトル期間は転流零ベクトル期間と離散していなければならない。
【0106】
具体的には、非転流零ベクトル期間Ts01は期間dst・Tにおいて転流零ベクトル期間T02と離散し、非転流零ベクトル期間Ts02は期間drt・Tにおいて転流零ベクトル期間T02と離散する。
【0107】
第2キャリアC2は三角波であり、よってその対称性により、転流零ベクトル期間T02と非転流零ベクトル期間Ts01とで挟まれた期間Tkにおいて採用されるベクトルの順序(V42→V62→V42)は相互に等しい(期間dst・T)。このように期間Tkで採用されるベクトルの順序が等しいことにより、転流零ベクトル期間T02で採用された零ベクトルV02以外のベクトルの配列パターンを繰り返すことができる。
【0108】
しかもこれらの期間Tkの長さは等しいため、対称性よく発生パターンを得ることができる。転流零ベクトル期間T02と非転流零ベクトル期間Ts02とで挟まれた期間Tkにおいて採用されるベクトルの順序や、ベクトルの配列パターンの対称性についても同様のことがいえる(期間drt・T)。
【0109】
なお、特殊な場合として、インバータ4においてd01+d41+d61<1や、インバータ5においてd01+d41+d61<1となる場合も想定できる。この場合、信号波drt+dst・V*は1より小さく、信号波drt(1−V*)は0より大きくなる。そして第1キャリアC1が零ベクトルV71を採る期間が、第1キャリアC1が極大、若しくは極小となる位置近傍で存在し、第2キャリアC2が零ベクトルV72を採る期間が、第2キャリアC2が極大、若しくは極小となる位置近傍で存在することになる。
【0110】
この場合、インバータ5を例に採れば、転流零ベクトル期間T02で採用される零ベクトルV02以外のベクトルの配列パターンは、V42→V62→V72→V62→V42となる。
【0111】
また、零ベクトルV72は転流零ベクトル期間T02で採用されていないので、零ベクトルV72が採用される期間は非転流零ベクトル期間としては把握されない。よって期間Tkにおいて採用されるベクトルの順序(V42→V62→V72→V62→V42)は相互に等しい。
【0112】
さて、上述のようにインバータ4,5で採用される第1キャリアC1及び第2キャリアC2の周波数を異ならせるためには、少なくとも第2キャリアC2を、コンバータ用キャリアC0を逓倍して生成すればよい。
【0113】
図5はキャリア生成部604,605の動作を概念的に示すグラフであり、第1キャリアC1、原第2キャリアC20をそれぞれ破線及び実線で示した。原第2キャリアC20に値drtを中心として正規化を施して、第2キャリアC2を得ることができる。
【0114】
例えばキャリア生成部604,605はいずれも、時間の経過と共に値を上昇させるアップカウント機能と、時間の経過と共に値を減少させるダウンカウント機能とを有している。
【0115】
キャリア生成部604は値0からアップカウントし続け、上限値(drt+dst)(ここでは値1)をカウントするとダウンカウントを行う。そしてダウンカウントをし続けることで下限値0が得られると、アップカウントを行う。これにより第1キャリアC1を生成することができる。もちろん、このような生成をコンバータ用キャリアC0の生成に適用し、第1キャリアC1としてコンバータ用キャリアC0を転用してもよい。
【0116】
キャリア生成部605は値drtからアップカウントし続け、上限値(drt+dst/2)をカウントするとダウンカウントを行う。そしてダウンカウントをし続けることで値drtが得られると、アップカウントを行う。そして2回目に上限値(drt+dst/2)をカウントすると、下限値drt/2が得られるまでダウンカウントを行い続ける。そして下限値drt/2が得られた後はアップカウントを行う。そしてアップカウントをし続けることで値drtが得られると、ダウンカウントを行う。そして2回目に下限値drt/2をカウントすると、上限値(drt+dst/2)が得られるまでアップカウントし続ける。このようなアップカウント及びダウンカウントを行って原第2キャリアC20が得られる。
【0117】
原第2キャリアC20の最大値及び最小値をそれぞれdrt+dst(=1),0に正規化するため、原第2キャリアC20の波形を値drtを中心として二倍にする。
【0118】
このようにして得られる第2キャリアC2は、期間dst・Tにおいて同じ波形(ここでは三角波)が2回出現する。期間drt・Tにおいても同様である。
【0119】
キャリア生成部604は、最大値と最小値(ここではそれぞれ1,0)が固定値であるので、値drt,dstを入力する必要がない。これに対してキャリア生成部604は原第2キャリアC20の生成及びその正規化を行う必要があり、演算部622,623と同様に値drt,dstが入力される。
【0120】
あるいは原第2キャリアC20をそのまま第2キャリアC2として採用し、演算部622,623が生成する信号波として、それぞれ値drt+(dst/2)・V*,drt−(drt/2)・V*を採用しても、図4に示された第2インバータ用ゲート信号Sup2*,Svp2*,Swp2*が得られる。
【0121】
このようにして生成された第2キャリアC2は、その対称性から、第2キャリアとしてコンバータ用キャリアC0を用いた場合と比較しても、期間d02,d42,d62のそれぞれを合計した長さは維持される。これらの期間のそれぞれは、長さが半分となるが、出現回数が二倍となるからである。
【0122】
コンバータ用キャリアC0、第1キャリアC1、第2キャリアC2に鋸歯波を採用することもできる。図6は鋸歯波をこれらのキャリアとして採用する場合の、キャリア生成部604,605の動作を概念的に示すグラフである。鋸歯波をこれらのキャリアとして採用する場合、キャリア生成部604,605はアップカウント機能及びダウンカウント機能のいずれか一方を必要としない。ここではダウンカウント機能を必要としないパターンの鋸歯波を例に採って説明する。
【0123】
キャリア生成部604は値0からアップカウントし続け、上限値(drt+dst)(ここでは値1)をカウントすると、カウントした値を強制的に下限値0に設定する。これにより第1キャリアC1が得られる。
【0124】
キャリア生成部605は下限値drt/2からアップカウントし続け、値drtをカウントするとカウントした値を強制的に下限値drt/2に設定する。再びアップカウントを行って2回目に値drtをカウントすると、上限値drt+dst/2が得られるまでアップカウントを行い続ける。そして上限値drt+dst/2が得られるとカウントした値を強制的に下限値drt/2に設定する。
【0125】
なお、「A.直接形変換装置の構成」の最後でも言及したように、第1キャリアC1も、第2キャリアC2と同様にコンバータ用キャリアC0を逓倍してもよい。一般的には、期間dst・T,drt・Tの各々において、インバータ4が採用するベクトルの同一パターンがM回(Mは1以上の整数)出現し、インバータ5が採用するベクトルの同一パターンがN回(Nは2以上で前記Mと異なる整数)出現する場合、インバータ4,5のそれぞれの負荷M1,M2の特性に応じてキャリアを選択する自由度が向上する。例えば期間dst・T,drt・Tの各々において、同じ波形がM回出現する第1キャリアC1と、同じ波形がN回出現する第2キャリアC2とを採用することにより、特許文献2と同様の信号波を用いつつ、上記のベクトルの配列パターンの繰り返しを実現できる。
【0126】
このような第1キャリアC1及び第2キャリアC2は、繰り返し回数は異なるものの、図5、図6に示された処理と同様にして生成できる。
【0127】
C.信号波の増大によるキャリア周波数の仮想的な逓倍.
前節Bで示されたように、第1キャリアC1及び第2キャリアC2と比較される信号波を特許文献2と同様に生成すると、第1キャリアC1と第2キャリアC2とはその周波数が異ならなければならない。そして例えば両者の少なくともいずれか一方はコンバータ用キャリアC0と異なる周波数を採用することになる。しかし、信号波の生成方法を工夫することにより、第2キャリアC2をコンバータ用キャリアC0で兼用することができる。これはキャリア生成部605を省略できる利点を招来する。
【0128】
本節では上述のように工夫される信号波を用いて、インバータ4,5のパルス幅変調に用いられるキャリアを相互に兼用した場合のインバータ5の動作について説明する。以下では、特に、これらの第2キャリアC2のみならず第1キャリアC1もコンバータ用キャリアC0と兼用する場合について説明する。よって以下ではインバータ4,5のパルス幅変調に用いられるキャリアを単にキャリアC0と称する。
【0129】
もちろん、インバータ4,5で兼用されるキャリアはコンバータ用キャリアC0と同期し、コンバータ3が転流するタイミングで値drtを採れば、当該兼用されるキャリアの周波数がコンバータ用キャリアC0の周波数の整数倍であってもよい。
【0130】
あるいはインバータ4は、前節Bで第2キャリアC2を用いて示されたように、コンバータ用キャリアC0を逓倍して得られる第1キャリアC1を用いてもよい。
【0131】
(c−1)キャリアが三角波であってN=2の場合.
上述のように、インバータ5が零ベクトルV02以外で採用するベクトルは、期間dst・T,dst・Tのそれぞれにおいて同じパターンをN回繰り返す。以下ではまず、N=2の場合について説明する。
【0132】
図7はキャリアC0と第2インバータ用ゲート信号Sup2*とを示すグラフである。ここでは繁雑を避けるため、第2インバータ用ゲート信号Svp2*,Swp2*は省略した。また、採用されるベクトルの配列パターンに基づいて設定される信号波は相毎に2N(=4)個設定される。
【0133】
具体的にはU相については期間dst・TにおいてキャリアC0が採り得る信号波drt+dst・d02,dst(1−d02)の二個と、期間drt・TにおいてキャリアC0が採り得る信号波drt(1−d02),drt・d02(=drt−drt(1−d02))の二個とが設定される。
【0134】
同様にしてV相については期間dst・TにおいてキャリアC0が採り得る信号波drt+dst・(d02+d04),dst(1−d02−d04)の二個と、期間drt・TにおいてキャリアC0が採り得る信号波drt(1−d02−d04),drt(d02+d04)の二個とが設定される(これらの信号波は図示を省略した)。
【0135】
W相については、期間dst・TにおいてキャリアC0が採り得る信号波drt+dst・(d02+d04+d06),dst(1−d02−d04−d06)の二個と、期間drt・TにおいてキャリアC0が採り得る信号波drt(1−d02−d04−d06),drt(d02+d04+d06)の二個とが設定される(これらの信号波は図示を省略した)。
【0136】
キャリアC0が信号波dst(1−d02)以上を採る場合のみ論理値J1が“H”となり(活性化し)、キャリアC0が信号波drt+dst・d02以上を採る場合のみ論理値J2が“H”となり、キャリアC0が信号波drt(1−d02)以下を採る場合のみ論理値J3が“H”となり、キャリアC0が信号波drt・d02以下を採る場合のみ論理値J4が“H”となる。
【0137】
図3で示されたグラフと比較して明らかなように、論理値J1,J3の論理和が、第1インバータ用ゲート信号Sup1*と対応する。換言すれば論理値J1,J3の論理和の“L”の期間が転流零ベクトル期間T01に相当する。また図4で示されたグラフと比較して明らかなように、論理値J2,J4はそれぞれ非転流零ベクトル期間Ts01,Ts02に相当する。
【0138】
よって期間dst・Tにおける第2インバータ用ゲート信号Sup2*は論理値J1と論理値J2の反転(図では上線で論理反転を示す:以下同様)との論理積(図では○で囲まれた×で表示:以下同様)である論理値K1で得られる。また期間drt・Tにおける第2インバータ用ゲート信号Sup2*は論理値J3と論理値J4の反転との論理積である論理値K2で得られる。従って第2インバータ用ゲート信号Sup2*は論理値K1と論理値K2との論理和(図では○で囲まれた+で表示:以下同様)で得られる。他の第2インバータ用ゲート信号Svp2*,Swp2*も同様にして得られる。
【0139】
キャリアC0は期間dst・Tにおいて最小値drt、最大値drt+dst=1を採る三角波である。そして信号波dst(1−d02)は値1−(drt+dst・d02)と等しいため、キャリアC0が(期間dst・Tにおける)最小値drtと信号波drt+dst・d02の間を採る期間の合計の長さと、(期間dst・Tにおける)最大値1と信号波drt(1−d02)の間を採る期間の長さとが等しくなり、対称性のよい配列パターンを得ることができる。
【0140】
図8はこのように、一相当たりの信号波を2N個用いる場合の第2インバータ制御部62の構成を示すブロック図である。図2に示された構成と同様にして、出力電圧指令生成部621が設けられ、ここから相電圧指令Vu2*,Vv2*,Vw2*が得られる。演算部622A,623Aはそれぞれ演算部622,623(図2参照)と同様にして、信号波drt+dst・V*,drt(1−V*)を生成する。比較器624A,625Aもそれぞれ比較器624,625(図2参照)と同様にして、上記信号波とキャリアC0とを比較した結果を出力する。U相についてみれば、比較器624A,625Aの出力はそれぞれ上述の論理値J1,J3に相当する。
【0141】
第2インバータ制御部62において更に演算部622B,623B、比較器624B,625Bが設けられる。演算部622B,623Bは、それぞれ信号波dst(1−V*),drt・V*を生成する。比較器624B,625Bもそれぞれ比較器624,625(図2参照)と同様にして、上記信号波とキャリアC0とを比較した結果を出力する。U相についてみれば、比較器624B,625Bの出力はそれぞれ上述の論理値J2,J4に相当する。
【0142】
図2に示された構成とは異なり、図8に示された第2インバータ制御部62は論理和629の代わりに論理合成部628を備える。上述の用の論理値J1〜J4の論理演算は単なる論理和では足りず、反転、論理積の処理も必要となるからである。
【0143】
このように期間dst・T,drt・TにおいてベクトルのパターンをN回繰り返して出現させるためには、非転流零ベクトル期間が(N−1)個必要である。よって、キャリアC0をそのまま用いて仮想的にN倍での逓倍を行う場合に期間dst・T,drt・Tの各々において各相毎に必要な信号波の個数は、キャリアC0が実際に逓倍される場合に対して(N−1)個増大する。前者の個数は1個(個数NにおいてN=1を採用した場合に相当)であるため、後者においてはN個必要となる。
【0144】
ここではd02+d04+d0=1の場合を例示しており、W相についてはキャリアC0に対する信号波は実質的に、値0,1の二種となる。よってW相については、キャリアC0を実質的にN倍で逓倍するとき、仮想的に逓倍する場合であっても、実際的に逓倍する場合とは見かけ上は個数が異ならない。
【0145】
しかし、d02+d04+d0<1となる場合にはW相においても期間dst・T,drt・Tのそれぞれにおいてキャリアが二個ずつ設定されるので、値0,1も実は、採用されるベクトルの配列パターンに基づいて設定される信号波の特殊な値であり、かつ期間dst・T,drt・Tの両者で兼用されていると把握できる。
【0146】
また、常にW相を最小相としてインバータ5を駆動することは実際上はあり得ず、U相、V相、W相が相互に入れ替わって最小相となる。よっていずれの相においても結局は期間dst・T,drt・Tの各々において各相毎に、ベクトルの配列パターンに基づいて設定されるN個の信号波が必要となる、と把握することもできる。
【0147】
(c−2)キャリアが三角波であってN=3の場合.
次にN=3の場合について説明する。図9及び図10はキャリアC0と、第2インバータ用ゲート信号Sup2*の一部となる論理値とを示すグラフである。以下でも繁雑を避けるため、第2インバータ用ゲート信号Svp2*,Swp2*についての考察は省略する。図9及び図10はそれぞれ期間dst・T,drt・Tにおける波形を示している。
【0148】
採用されるベクトルの配列パターンに基づいて設定される信号波は相毎に、2N(=6)個設定される。具体的には期間dst・TにおいてキャリアC0が採り得る信号波drt+dst・d02,drt+(2/3)dst−dst・d02,drt+(2/3)dst+dst・d02のN(=3)個(図9参照)と、期間drt・TにおいてキャリアC0が採り得る信号波drt(1−d02),drt(1/3+d02),drt(1/3+d02)のN個(図10参照)とが設定される。
【0149】
図9を参照して、キャリアC0が信号波drt+dst・d02以上を採る場合のみ論理値J5が“H”となり、キャリアC0が信号波drt+(2/3)dst−dst・d02以上を採る場合のみ論理値J6が“H”となり、キャリアC0が信号波drt+(2/3)dst+dst・d02以上を採る場合のみ論理値J7が“H”となる。
【0150】
図10を参照して、キャリアC0が信号波drt(1−d02)以下を採る場合のみ論理値J8が“H”となり、キャリアC0が信号波drt(1/3+d02)以下を採る場合のみ論理値J9が“H”となり、キャリアC0が信号波drt(1/3−d02)以下を採る場合のみ論理値J10が“H”となる。
【0151】
図3で示されたグラフと比較して明らかなように、論理値J5,J8の論理和が、第1インバータ用ゲート信号Sup1*と対応する。換言すれば論理値J5,J8の論理和の“L”の期間が転流零ベクトル期間T01に相当する。
【0152】
よって期間dst・Tにおける第2インバータ用ゲート信号Sup2*は、論理値K3,K4の論理和で得られる。ここで論理値K3は、論理値J5と論理値J6の反転との論理積と、論理値J7との論理和であり、論理値K4は、論理値J8と論理値J9の反転との論理積と、論理値J10との論理和である。他の第2インバータ用ゲート信号Svp2*,Swp2*も同様にして得られる。
【0153】
キャリアC0は期間dst・Tにおいて最小値drt、最大値drt+dst=1を採る三角波である。よってキャリアC0が信号波drt+(2/3)dst−dst・d02,drt+(2/3)dst+dst・d02の間を採る期間が非転流零ベクトル期間Ts01である。またキャリアC0が(期間dst・Tにおける)最小値drtと信号波drt+dst・d02の間を採る期間が、(期間dst・Tにおける)転流零ベクトル期間T02である。非転流零ベクトル期間Ts01に対応する信号波の幅は2・dst・d02であり、期間dst・Tにおいて現れる転流零ベクトル期間T02に対応する信号波の幅はdst・d02であり、かつ期間dst・Tにおいて転流零ベクトル期間T02は二回現れる。よって期間dst・Tにおいて現れる転流零ベクトル期間T02の長さと、非転流零ベクトル期間Ts01の各々の長さとは互いに等しい。
【0154】
また転流零ベクトル期間T02と非転流零ベクトル期間Ts01との間で挟まれた期間Tk1は、キャリアC0が信号波drt+(2/3)dst−dst・d02,drt+dst・d02の間を採る期間である。これらの信号波の差は(2/3)dst−dst・d02である。そして、一対の非転流零ベクトル期間Ts01の間で挟まれた期間Tk2は、キャリアC0が信号波drt+(2/3)dst+dst・d02と最大値drt+dst=1との間を一往復する期間である。当該信号波と最大値との差は(1/3)dst−dst・d02である。よって期間Tk1,Tk2の長さ同士は互いに等しい。
【0155】
以上のように期間dst・Tにおいて零ベクトルV02が採用される期間同士は互いに等しく、これ以外のベクトル(具体的にはベクトルV42,V62))が採用される期間同士も互いに等しい。よって対称性のよい配列パターンを得ることができる。期間drt・Tにおいても同様である。
【0156】
図11はこのように、一相当たりの信号波を3N個用いる場合の第2インバータ制御部62の構成を示すブロック図である。図8に示された構成に対して、演算部622C1,623C1及び比較器624C,625Cを追加し、論理合成部628を論理合成部627に置換し、演算部622B,623Bをそれぞれ演算部622B1,623B1に置換した構成を採っている。
【0157】
演算部622A,623Aはそれぞれ(c−1)で説明したように、信号波drt+dst・V*,drt(1−V*)を生成する。比較器624A,625Aは上記信号波とキャリアC0とを比較した結果を出力する。U相についてみれば、比較器624A,625Aの出力はそれぞれ上述の論理値J5,J8に相当する。
【0158】
演算部622B1,623B1は、それぞれ信号波drt+dst(2/3−V*),drt(1/3+V*)を生成する。比較器624B,625Bは上記信号波とキャリアC0とを比較した結果を出力する。U相についてみれば、比較器624B,625Bの出力はそれぞれ上述の論理値J6,J9に相当する。
【0159】
演算部622C1,623C1、それぞれ信号波drt+dst(2/3+V*),drt(1/3−V*)を生成する。比較器624C,625Cは上記信号波とキャリアC0とを比較した結果を出力する。U相についてみれば、比較器624C,625Cの出力はそれぞれ上述の論理値J7,J10に相当する。
【0160】
論理合成部627は、U相についてみれば、論理値J5〜J10に基づいて論理値K3,K4を求め、論理値K3,K4の論理和を採って第2インバータ用ゲート信号Sup2*を出力する。他の第2インバータ用ゲート信号Svp2*,Swp2*も同様にして出力される。
【0161】
ここではd02+d04+d0=1の場合を例示しており、W相についてはキャリアC0に対する信号波は実質的に、値0,1の二種となる。しかし(c−1)でも説明したように、結局は、期間dst・T,drt・Tの各々において各相毎に、ベクトルの配列パターンに基づいて設定される3N個の信号波が必要となる、と把握される。
【0162】
(c−3)キャリアが鋸歯波であってN=2の場合.
図12は鋸歯波を呈するキャリアC0と第2インバータ用ゲート信号Sup2*,Svp2*,Swp2*を示すグラフである。キャリアC0に鋸歯波が採用される場合であっても、期間dst・T,drt・Tの各々において各相毎に非転流零ベクトル期間を(N−1)個得ることが必要であり、採用されるベクトルの配列パターンに基づいて設定される信号波が相毎に2N個必要となる。そしてキャリアとして鋸歯波が採用された場合には、信号波が期間dst・T,drt・Tの各々において更に(N−1)個必要となる。その理由は以下の通りである。
【0163】
図6から理解されるように、鋸歯波を呈するキャリアが期間dst・T、drt・TでN回繰り返して同じ波形を呈する場合、当該キャリアはそれぞれの期間における最小値と最大値の間を(N−1)回急峻に変化する。よって、かかる繰り返し波形を採用する代わりにキャリアC0を用いて、零ベクトル以外のベクトルの配列パターンをN回繰り返すためには、期間dst・T、drt・Tでそれぞれ(N−1)個の信号波を採用することになる。
【0164】
つまり、鋸歯波を呈するキャリアC0に対して信号波を工夫することによって仮想的にキャリア周波数を逓倍するためには、三角波を呈するキャリアC0を採用する場合と比較して、信号波を2(N−1)個追加することが必要となる。
【0165】
なお、図6に示される鋸歯波において前述の急峻な変化を採るタイミングは、期間dst・T、drt・TをN等分する時点に固定されることになり、採用されるベクトルパターンには基づかず、通流比たる値drt,dstに基づく。具体的には、追加される信号波は、Kを1以上N未満の整数として、値drt(K/N),drt+dst(K/N)を採用することになる。ここではN=2の場合を例示しているので、期間drt・T,dst・Tに対応して、それぞれ信号波drt/2,drt+dst/2が採用されている。
【0166】
期間drt・TにおいてキャリアC0が採り得る信号波drt(1/2−d02),drt/2,drt(1−d02)の三個と、期間dst・TにおいてキャリアC0が採り得る信号波drt+dst・d02,drt+dst/2,drt+dst(1/2+d02)の三個とが設定される。
【0167】
キャリアC0が信号波drt+dst・d02以上を採る場合のみ論理値J11が“H”となり、キャリアC0が信号波drt+dst/2以上を採る場合のみ論理値J12が“H”となり、キャリアC0が信号波drt+dst(1/2+d02)以上を採る場合のみ論理値J13が“H”となり、キャリアC0が信号波drt(1−d02)以下を採る場合のみ論理値J14が“H”となり、キャリアC0が信号波drt/2以下を採る場合のみ論理値J15が“H”となり、キャリアC0が信号波drt(1/2−d02)以下を採る場合のみ論理値J16が“H”となる。
【0168】
期間dst・Tにおける第2インバータ用ゲート信号Sup2*は、論理値J11と論理値J12の反転との論理積と、論理値J13との論理和たる論理値K5で得られる。また期間drt・Tにおける第2インバータ用ゲート信号Sup2*は、論理値J14と論理値J15の反転との論理積と、論理値J16との論理和たる論理値K6で得られる。従って第2インバータ用ゲート信号Sup2*は論理値K5と論理値K6との論理和で得られる。他の第2インバータ用ゲート信号Svp2*,Swp2*も同様にして得られる。
【0169】
キャリアが鋸歯波である場合、特許文献2でも紹介されているように(例えばその第0073段落及び図9)、キャリアが最小値(例えば0)と最大値(例えば1)の間で急峻に変動するとき、零ベクトルV72をも用いて零電流におけるコンバータの転流が行われる。つまりコンバータが転流するタイミングを含む転流零ベクトル期間T72において零ベクトルV72が採用される。零ベクトルV72を採用すべく、インバータ5においてd01+d41+d61<1と設定される。
【0170】
本実施の形態ではインバータ5が零ベクトル以外にV42,V62を採る場合を想定しているので、第2インバータ用ゲート信号の中で活性化する期間が最も短いのは第2インバータ用ゲート信号Swp2*である。しかも第2インバータ用ゲート信号Swp2*が活性化しているときには必ず第2インバータ用ゲート信号Sup2*,Svp2*が活性化している。よって転流零ベクトル期間T72は第2インバータ用ゲート信号Swp2*が活性化する期間と一致する。
【0171】
またキャリアC0が時間に対して傾斜して値drtを採るときに転流するタイミングを含む転流零ベクトル期間T02においては、三角波をキャリアC0に用いた場合と同様に、零ベクトルV02が採用される。
【0172】
他方、非転流零ベクトル期間Ts1,Ts2では、信号波drt/2,drt+dst/2が用いられることにより、零ベクトルV02,V72の両方がこの順、あるいは逆順に採用されることになる。以下、この点について説明する。
【0173】
ここで採用されている鋸歯波は、時間と共に傾斜して値0から値1へと上昇する部分と、値1から値0へと急峻に低下する部分とを含む。信号波drt/2,drt+dst/2が用いられることにより、キャリアC0がこれらの値を採るときには、鋸歯波は仮想的に急峻に下降すると把握できる。よって期間dst・Tの終期と期間drt・Tの始期との境界(図では右端の破線のタイミング)と類似して、キャリアC0が信号波drt/2を採るタイミングの直後にはベクトルV72が採用される期間Ts72が発生する。当該タイミングの直前には信号波dst(1/2−d02)に対応してベクトルV02が採用される期間Ts02が発生する。期間Ts02,Ts72はキャリアC0が信号波drt/2を採るタイミングにおいて連続し、転流零ベクトル期間T02,T72でそれぞれ採用された零ベクトルV02,V72の両方を含むので、両者を併せて非転流零ベクトル期間Ts2と把握することができる。
【0174】
同様にして、キャリアC0が信号波drt+dst/2を採るタイミングの直前にはベクトルV72が採用される期間Ts71が発生する。当該タイミングの直後には信号波drt+dst(1/2+d02)に対応してベクトルV02が採用される期間Ts01が発生する。期間Ts01,Ts71はキャリアC0が信号波drt+dst/2を採るタイミングにおいて連続し、零ベクトルV02,V72の両方を含むので、両者を併せて非転流零ベクトル期間Ts1と把握することができる。
【0175】
キャリアC0は期間drt・Tにおいて最小値0、最大値drtを採る鋸歯波である。そして期間drt・Tにおいて第2インバータ用ゲート信号Sup2*は二回“H”となり、それらの期間はいずれも値drt・d02に相当する。よって期間drt・Tにおいて第2インバータ用ゲート信号Sup2*が活性化する期間は長さが相互に等しい。
【0176】
そして第2インバータ用ゲート信号Swp2*も第2インバータ用ゲート信号Sup2*と同様にして得られることに鑑みれば、期間drt・Tにおいて第2インバータ用ゲート信号Swp2*が活性化する二つの期間、即ち転流零ベクトル期間T72の一部と、期間Ts72とは長さが相互に等しい。
【0177】
よって期間drt・Tにおいて、期間T72と期間Ts02とで挟まれた期間Tkと、期間Ts72と期間T02とで挟まれた期間Tkとは、相互に長さが等しい。このように、転流零ベクトル期間T72と非転流零ベクトル期間Ts2とで挟まれた期間Tkと、転流零ベクトル期間T02と非転流零ベクトル期間Ts2とで挟まれた期間Tkとは、相互に長さが等しく、かつ期間Tkでは転流零ベクトル期間T02,T72で採用された零ベクトルV02,V72以外のベクトルが採用される。
【0178】
以上のことから期間drt・Tにおいて対称性のよい配列パターンを得ることができる。期間dst・Tについても同様に対称性のよい配列パターンを得ることができる。
【0179】
図13はこのように、一相当たりの信号波を3N個用いる場合の第2インバータ制御部62の構成を示すブロック図である。図11に示された構成に対して、演算部622B1,623B1,622C1,623C1及び比較器624C,625Cを、それぞれ演算部622B2,623B2,622C2,623C2及び比較器624D,625Dに置換した構成を採っている。
【0180】
演算部622A,623Aは、それぞれ(c−1)で説明したように、信号波drt+dst・V*,drt(1−V*)を生成する。比較器624A,625Aは上記信号波とキャリアC0とを比較した結果を出力する。U相についてみれば、比較器624A,625Aの出力はそれぞれ上述の論理値J11,J14に相当する。
【0181】
演算部622B2,623B2は、それぞれ信号波drt+dst(1/2+V*),drt(1/2−V*)を生成する。比較器624B,625Bは上記信号波とキャリアC0とを比較した結果を出力する。U相についてみれば、比較器624B,625Bの出力はそれぞれ上述の論理値J13,J16に相当する。
【0182】
演算部622C2,623C2は、それぞれ信号波drt+dst/2,drt/2を生成する。比較器624D,625Dは上記信号波とキャリアC0とを比較した結果を出力する。U相、V相、W相のいずれについても、比較器624D,625Dの出力はそれぞれ上述の論理値J12,J15に相当する。よって他の比較器624A,624B,625A,625Bとは異なり、相毎に比較要素を設ける必要がない。
【0183】
論理合成部627は、U相についてみれば、論理値J11〜J13に基づいて論理値K5,K6を求め、論理値K5,K6の論理和を採って第2インバータ用ゲート信号Sup2*を出力する。他の第2インバータ用ゲート信号Svp2*,Swp2*も同様にして出力される。これらの論理値J11〜J13に基づく論理演算は(c−2)で説明した論理値J5〜J10に基づいた論理演算と同様であるので、論理合成部627については図11に示された構成と共通している。
【0184】
D.信号波の増大によるキャリア周波数の仮想的な分数逓倍.
前節Cで説明した信号波の工夫は、期間drt・T,dst・Tのいずれか一方のみに適用してもよい。
【0185】
図14はキャリアC0と第2インバータ用ゲート信号Sup2*とを示すグラフであり、期間drt・Tにおいては(c−2)で説明された3個の信号波drt+dst・d02,drt+(2/3)dst−dst・d02,drt+(2/3)dst+dst・d02を採用し、期間drt・Tでは1つの信号波drt(1−d02)を採用した場合を示している。この場合、仮想的にはコンバータ用キャリアC0の周波数に対して3/2倍の逓倍を行ってパルス幅変調を行うことができる。
【0186】
図15はキャリアC0と、第2インバータ用ゲート信号Sup2*の一部となる論理値K2とを示すグラフであり、期間期間drt・Tにおいては(c−1)で説明された2個の信号波drt(1−d02),drt・d02を採用し、期間dst・Tでは、図9に示される信号波drt+dst・d02,drt+(2/3)dst−dst・d02,drt+(2/3)dst+dst・d02を採用することもできる。この場合、仮想的にはコンバータ用キャリアC0の周波数に対して5/2倍の逓倍を行ってパルス幅変調を行うことができる。
【0187】
このような仮想的な分数の逓倍は、実際的な逓倍を行う場合と比較して制御は容易である。実際に分数倍で逓倍したキャリアは、コンバータ用キャリアC0が転流するタイミング(値drtを採るタイミング)で、値drtを採らず、よって零電流におけるコンバータ3の転流が困難だからである。
【図面の簡単な説明】
【0188】
【図1】本発明が適用可能な直接形変換装置の構成を示す回路図である。
【図2】ゲート信号生成回路の構成を示すブロック図である。
【図3】各キャリアとゲート信号の波形を示すグラフである。
【図4】各キャリアとゲート信号の波形を示すグラフである。
【図5】キャリア生成部の動作を概念的に示すグラフである。
【図6】キャリア生成部の動作を概念的に示すグラフである。
【図7】キャリアとゲート信号の波形を示すグラフである。
【図8】第2インバータ制御部の構成を示すブロック図である。
【図9】キャリアとゲート信号の一部となる論理値とを示すグラフである。
【図10】キャリアとゲート信号の一部となる論理値とを示すグラフである。
【図11】第2インバータ制御部の構成を示すブロック図である。
【図12】キャリアとゲート信号の波形を示すグラフである。
【図13】第2インバータ制御部の構成を示すブロック図である。
【図14】キャリアとゲート信号の波形を示すグラフである。
【図15】キャリアとゲート信号の一部となる論理値とを示すグラフである。
【符号の説明】
【0189】
3 コンバータ
4,5 インバータ
6 ゲート信号生成装置
60 コンバータ制御部
61 第1インバータ制御部
62 第2インバータ制御部
601 台形状電圧指令生成部
602 中間相検出部
603,614,615,624,625,624A,625A,624B,625B,624C,625C 比較器
604,605 キャリア生成部
612,613,622,623,622A,622B,622B1,622B2,622C1,622C2,623A,623B,623B1,623B2,623C1,623C2 演算部
609 電流形ゲート論理変換部
619,629 論理和演算部
627,628 論理合成部
C0 コンバータ用キャリア
C1 第1キャリア
C2 第2キャリア
drt,dst 通流比
dst(1−V*),drt+dst・V*,drt・V*,drt+(2/3)dst+dst・V*,drt+(2/3)dst−dst・V*,drt(1−V*),drt(1/3+V*),drt(1/3−V*),drt+dst/2,drt/2 信号波
L1,L2 直流電源線
Srp*,Ssp*,Stp*,Srn*,Ssn*,Stn* コンバータ用ゲート信号
Sup1,Sun1,Svp1,Svn1,Swp1,Swn1,Sup2,Sun2,Svp2,Svn2,Swp2,Swn2 スイッチング素子
Sup1*,Sun1*,Svp1*,Svn1*,Swp1*,Swn1*,Sup2*,Sun2*,Svp2*,Svn2*,Swp2*,Swn2* インバータ用ゲート信号
T 一周期
T01,T02 転流零ベクトル期間
Ts01,Ts02,Ts1,Ts2 非転流零ベクトル期間
V01,V41,V61,V02,V42,V62,V72 瞬時空間ベクトル
V01,V02,V72 零ベクトル
Vu1*,Vv1*,Vw1*,Vu2*,Vv2*,Vw2* 相電圧指令
Vr,Vs,Vt 交流電圧
【技術分野】
【0001】
この発明は直接形変換装置に関し、特にコンバータと、複数のインバータとを備える直接形変換装置に関する。
【背景技術】
【0002】
いわゆる間接形交流電力変換装置では、コンバータとインバータとの間のいわゆる直流リンクにおいて、大型のコンデンサを設ける。当該コンデンサは商用周波数による電圧脈動を平滑する機能を担う。かかる技術は例えば後掲の特許文献1で開示されている。当該文献では、平滑コンデンサに対して圧縮機用のインバータ部とファン用のインバータ部とを並列に接続し、これによって両インバータ部の電源を共通化することが示されている。当該技術では、両インバータで直流電圧を共用するため、圧縮機の負荷に応じて変動する直流電圧に応じてファン制御が補正されている。
【0003】
他方、直接形交流電力変換装置では、大型のコンデンサやリアクトルが不要となる。このことから、当該変換装置はその小型化が期待でき、次世代の電力変換装置として近年注目されつつある。例えば特許文献2では、1つのコンバータに対し1つのインバータを接続し、当該インバータを零ベクトルに基づいて動作させて、いわゆる零電流の状態が得られているときにコンバータを転流させる技術(以下では単に「零電流におけるコンバータの転流」とも表現する)が紹介されている。またコンバータとインバータとでキャリアを共用できる技術も紹介されている。
【0004】
直接形交流電力変換装置に関しては更に、複数の負荷を駆動するため、1つのコンバータに対して複数のインバータを接続して運転する技術も提案されている。かかる技術は例えば後掲の非特許文献1で開示されている。当該文献では、電流形整流器をコンバータとして把握し、DC/DCコンバータをインバータとして把握することができる。そしてDC/DCコンバータと、電圧形インバータとは並列に接続されている。当該文献に示された技術では、電流形整流器をいわゆる零電流において転流させるため、電流形整流器の動作が基づくキャリアに同期した一つのキャリアで、複数のインバータをパルス幅変調にて制御させることが示されている。
【0005】
なお特許文献3では相電圧と双対な相電流についての指令値とキャリアとの比較結果を利用して、電流形パルス幅制御パターンを発生するスイッチングを制御する技術が紹介されている。
【0006】
特許文献4ではコンバータのパルス幅変調に用いられるキャリアと、インバータのパルス幅変調に用いられるキャリアとで、傾きを異ならせる技術が開示されている。
【0007】
【特許文献1】特開平9−224393号公報
【特許文献2】特開2007−312589号公報
【特許文献3】特開平9−182458号公報
【特許文献4】特開2004−266972号公報
【非特許文献1】加藤、伊東,「昇圧形AC/DC/AC直接形電力変換器の波形改善」,平成19年電気学会全国大会,2007/3/15〜17,第四分冊,4−098
【発明の開示】
【発明が解決しようとする課題】
【0008】
間接形交流電力変換装置では、複数のインバータの制御に用いるキャリアの周波数は任意に設定できる。しかし従来の直接形変換装置において、零電流におけるコンバータの転流を行う場合、コンバータの制御に用いるキャリアと周波数が同一のキャリアで複数のインバータが変調されていた。
【0009】
他方、各インバータが駆動する負荷の伝達特性が相互に異なる場合、同一のキャリア周波数に対して電磁騒音がピークとなる周波数は異なる。よって一つのインバータと負荷との組み合わせにおける電磁騒音が低減するように(あるいは電磁騒音のピークが可聴域から外れるように)キャリア周波数を選択しても、他のインバータと負荷との組み合わせにおける電磁騒音が低減できない(あるいは電磁騒音のピークが可聴域から外せない)場合がある。
【0010】
そこで、本発明は、コンバータと複数のインバータとを備えた直接形変換装置において、コンバータと同期した運転を行いつつ、複数のインバータにおける実質的なキャリア周波数を相互に異ならせ、インバータの負荷特性に応じたキャリア選択の自由度を向上させることを目的とする。
【課題を解決するための手段】
【0011】
この発明にかかる直接形変換装置の制御方法は、多相交流電圧(Vr,Vs,Vt)をパルス幅変調によって整流して一対の直流電源線(L1,L2)に出力するコンバータ(3)と、前記一対の直流電源線の間で相互に並列に接続され、いずれも瞬時空間ベクトル制御に従ったパルス幅変調で動作する第1インバータ(4)及び第2インバータ(5)とを備える直接形変換装置を制御する方法である。
【0012】
その第1の態様では、前記コンバータはコンバータ用キャリア(C0)がコンバータ用指令値(drt)の値を採るときに転流し、前記コンバータ用キャリアの一周期(T)は、前記転流が行われるタイミングで第1値(dst)及び第2値(drt)で内分されて第1期間(dst・T)と第2期間(drt・T)とに区分される。
【0013】
前記第1インバータの前記瞬時空間ベクトル制御で採用する瞬時空間ベクトル(V01,V41,V61)は、前記タイミングを含む期間である第1の転流零ベクトル期間(T01)において零ベクトル(V01)を採用する。
【0014】
前記第2インバータの前記瞬時空間ベクトル制御に用いられる瞬時空間ベクトル(V02,V42,V62;V02,V42,V62,V72)は、前記タイミングを含む期間である第2の転流零ベクトル期間(T02;T02,T72)において零ベクトル(V02;V02,V72)を採用する。
【0015】
そして、前記第1期間において、前記第1インバータが前記第1の転流零ベクトル期間で採用された前記零ベクトル(V01)以外で採用する前記瞬時空間ベクトルの配列パターン(V41,V61,V41)はM回(Mは1以上の整数)出現する。前記第1期間において、前記第2インバータが前記第2の転流零ベクトル期間で採用された前記零ベクトル(V02;V02,V72)以外で採用する前記瞬時空間ベクトルの配列パターン(V42,V62,V42)はN回(Nは2以上で前記Mと異なる整数)出現する。
【0016】
この発明にかかる直接形変換装置の制御方法の第2の態様は、その第1の態様であって、前記第2インバータにおいて前記第1期間は、前記第2の転流零ベクトル期間(T02;T02,T72)と離散し、前記第2の転流零ベクトル期間で採用された前記零ベクトル(V02;V02,V72)が採用される期間である(N−1)個の非転流零ベクトル期間(Ts01;Ts1)を有する。
【0017】
そして、前記第2の転流零ベクトル期間と前記非転流零ベクトル期間とで挟まれた期間(Tk)の各々において前記第2インバータの前記瞬時空間ベクトル制御に用いられるベクトルの順序(V42,V62,V42;V62,V42)は相互に等しい。
【0018】
この発明にかかる直接形変換装置の制御方法の第3の態様は、その第2の態様であって、前記第1インバータ(4)の前記瞬時空間ベクトル制御に採用される第1のキャリア(C1)と、前記第2インバータ(5)の前記瞬時空間ベクトル制御に採用される第2のキャリア(C2)とは、前記コンバータ用キャリア(C0)と同期する。
【0019】
そして、前記第1キャリアでは前記第1期間(dst・T)において同じ波形が前記M回出現し、前記第2キャリアでは前記第1期間において同じ波形が前記N回出現する。
【0020】
この発明にかかる直接形変換装置の制御方法の第4の態様は、その第2の態様であって、前記第1インバータの前記瞬時空間ベクトル制御に採用される第1のキャリア(C1)は前記コンバータ用キャリア(C0)と同期し、前記第2インバータの前記瞬時空間ベクトル制御に採用される第2のキャリア(C2)の周期は、前記コンバータ用キャリア(C0)の周期と等しい。
【0021】
そして、前記第1期間(dst・T)において前記第2のキャリアに対して、前記第2インバータにおいて前記配列パターンに基づいて設定される信号波(dst(1−V*),drt+dst・V*;drt(1−V*),drt・V*;drt+(2/3)dst+dst・V*,drt+(2/3)dst−dst・V*,drt+dst・V*;drt(1−V*),drt(1/3+V*),drt(1/3−V*))が第2インバータの相毎にN個設定される。
【0022】
この発明にかかる直接形変換装置の制御方法の第5の態様は、その第4の態様であって、前記第2のキャリアに対して、前記第2インバータにおいて前記配列パターンに基づかず、前記第1値及び前記第2値(drt,dst)に基づいた信号波(drt+dst/2,drt/2)が前記第1期間(dst・T)において更に(N−1)個設定される。
【0023】
この発明にかかる直接形変換装置の第1の態様は、直接形変換装置の制御方法の第1乃至第5の態様のいずれかが実行され、前記コンバータ(3)と、前記第1インバータ(4)と、前記第2インバータ(5)とを備える。
【0024】
この発明にかかる制御信号生成装置は、多相交流電圧(Vr,Vs,Vt)を整流して一対の直流電源線(L1,L2)に出力するコンバータ(3)と、前記一対の直流電源線の間で相互に並列に接続される第1インバータ(4)及び第2インバータ(5)とを備える直接形変換装置を、制御する装置である。
【0025】
その第1の態様は、前記第1インバータを瞬時空間ベクトル制御に従ったパルス幅変調で動作させる第1制御信号(Sup1*,Sun1*;Svp1*,Svn1*;Swp1*,Swn1*)を出力する第1インバータ制御部(61)と、前記第2インバータを瞬時空間ベクトル制御に従ったパルス幅変調で動作させる第2制御信号(Sup2*,Sun2*;Svp2*,Svn2*;Swp2*,Swn2*)を出力する第2インバータ制御部(62)と、前記コンバータに転流を行わせる第3制御信号(Srp*,Ssp*,Stp*,Srn*,Ssn*,Stn*)を出力するコンバータ制御部(60)とを備える。
【0026】
そして、前記コンバータ制御部は、コンバータ用キャリア(C0)を生成するキャリア生成部(604)と、コンバータ用指令値(Vr*,Vs*、Vt*)を生成するコンバータ用指令生成部(601)と、前記コンバータ用キャリアとコンバータ用指令値との比較結果を用い、前記コンバータをパルス幅制御する前記第3制御信号を生成する第3制御信号生成部(603,609)と、前記コンバータ用指令値(Vr*,Vs*、Vt*)の中間相(Vs*)の通流比(dst)を出力する中間相検出部(602)とを有する。
【0027】
前記第1インバータ制御部は、前記第1インバータの出力の指令値である第1出力指令値(Vu1*,Vv1*、Vw1*)を生成する第1出力指令生成部(611)と、前記通流比と前記第1出力指令値とに基づいて、前記コンバータ用キャリアと同期した第1キャリア(C1)との比較がなされる第1インバータ用信号波(drt+dst・V*,drt(1−V*)を生成する第1演算部(612,613)と、前記比較の結果に基づいて前記第1制御信号を生成する第1制御信号生成部(614,615,619)とを有する。
【0028】
前記第2インバータ制御部は、前記第2インバータの出力の指令値である第2出力指令値(Vu2*,Vv2*、Vw2*)を生成する第2出力指令生成部(621)と、前記通流比と前記第2出力指令値とに基づいて、前記コンバータ用キャリアと同期した第2キャリア(C2)との比較がなされる第2インバータ用信号波(drt+dst・V*,drt(1−V*);drt(1−V*)、drt・V*;drt+dst・V*、drt+dst(2/3−V*),drt+dst(2/3+V*),drt(1−V*),drt(1/3+V*,drt(1/3−V*);drt+dst・V*,drt+dst(1/2+V*),drt+dst/2,drt(1−V*),drt(1/2−V*),drt/2))を生成する第2演算部(622,623;622A,622B,623A,623B;622A,622B1,622C1,623A,623B1,623C1;622A,622B2,622C2,623A,623B2,623C2)と、前記比較の結果に基づいて前記第2制御信号を生成する第2制御信号生成部(624,625,629;624A,624B,625A,625B,628;624A,624B,624C,625A,625B,625C,627;624A,624B,624C,625A,625B,625C,627)とを有する。
【0029】
そして、前記第1インバータの前記瞬時空間ベクトル制御で採用する瞬時空間ベクトル(V01,V41,V61)は、前記コンバータ用キャリアが前記中間相の値を採るタイミングを含む期間である第1の転流零ベクトル期間(T01)において、零ベクトル(V01)を採用する。前記第2インバータの前記瞬時空間ベクトル制御に用いられる瞬時空間ベクトル(V02,V42,V62;V02,V42,V62,V72)は、前記タイミングを含む期間である第2の転流零ベクトル期間(T02;T02,T72)において零ベクトル(V02;V02,V72)を採用する。
【0030】
前記コンバータ用キャリアの一周期(T)のうち、前記タイミングによって区分される第1期間において、前記第1インバータが前記第1の転流零ベクトル期間で採用された前記零ベクトル(V01)以外で採用する前記瞬時空間ベクトルの配列パターン(V41,V61,V41)はM回(Mは1以上の整数)出現する。
【0031】
前記第1期間において、前記第2インバータが前記第2の転流零ベクトル期間で採用された前記零ベクトル(V02;V02,V72)以外で採用する前記瞬時空間ベクトルの配列パターン(V42,V62,V42)はN回(Nは2以上で前記Mと異なる整数)出現する。
【0032】
この発明にかかる制御信号生成装置の第2の態様は、その第1の態様であって、前記第2インバータにおいて前記第1期間は、前記第2の転流零ベクトル期間(T02;T02,T72)と離散し、前記第2の転流零ベクトル期間で採用された前記零ベクトル(V02;V02,V72)が採用される期間である(N−1)個の非転流零ベクトル期間(Ts01;Ts1)を有する。
【0033】
そして前記第2の転流零ベクトル期間と前記非転流零ベクトル期間とで挟まれた期間(Tk)の各々において前記第2インバータの前記瞬時空間ベクトル制御に用いられるベクトルの順序(V42,V62,V42;V62,V42)は相互に等しい。
【0034】
この発明にかかる制御信号生成装置の第3の態様は、その第2の態様であって、前記第1キャリアでは前記第1期間(dst・T)において同じ波形が前記M回出現し、前記第2キャリアでは前記第1期間において同じ波形が前記N回出現する。
【0035】
この発明にかかる制御信号生成装置の第4の態様は、その第2の態様であって、前記第2インバータの前記瞬時空間ベクトル制御に採用される第2のキャリア(C2)の周期は、前記コンバータ用キャリア(C0)の周期と等しい。そして、前記第1期間(dst・T)において前記第2インバータ用信号波は、前記配列パターンに基づいた値(dst(1−V*),drt+dst・V*,drt(1−V*),drt・V*;drt+(2/3)dst+dst・V*,drt+(2/3)dst−dst・V*,drt+dst・V*,drt(1−V*),drt(1/3+V*),drt(1/3−V*))が相毎にN個設定される。
【0036】
この発明にかかる制御信号生成装置の第5の態様は、その第4の態様であって、前記第2インバータ用信号波は、前記配列パターンに基づかず、前記通流比に基づいた値(drt+dst/2,drt/2)が前記第1期間(dst・T)において更に(N−1)個設定される。
【0037】
この発明にかかる直接形変換装置の第2の態様は、制御信号生成装置の第1乃至第5の態様のいずれかと、前記コンバータ(3)と、前記第1インバータ(4)と、前記第2インバータ(5)とを備える。
【発明の効果】
【0038】
この発明にかかる直接形変換装置の制御方法の第1の態様及び制御信号生成装置の第1の態様によれば、直接形変換装置においてコンバータと同期した運転を行いつつ、複数のインバータにおける実質的なキャリア周波数を相互に異ならせるので、インバータの負荷特性に応じたキャリア選択の自由度が向上する。
【0039】
この発明にかかる直接形変換装置の制御方法の第2の態様及び制御信号生成装置の第2の態様によれば、第1期間において第2インバータが採用する瞬時空間ベクトルの同一パターンが2回以上出現するので、制御方法の第1の態様や制御信号生成装置の第1の態様に資する。
【0040】
この発明にかかる直接形変換装置の制御方法の第3の態様及び制御信号生成装置の第3の態様によれば、第1のキャリア及び第2のキャリアを個別に採用することにより、制御方法の第2の態様や制御信号生成装置の第2の態様を実現できる。
【0041】
この発明にかかる直接形変換装置の制御方法の第4の態様及び制御信号生成装置の第4の態様によれば、コンバータ用キャリアに対して逓倍することなく第2のキャリアを実現しつつ、制御方法の第2の態様や制御信号生成装置の第2の態様を実現できる。
【0042】
この発明にかかる直接形変換装置の制御方法の第5の態様及び制御信号生成装置の第5の態様によれば、キャリアとして鋸歯波を用いても制御方法の第4の態様や制御信号生成装置の第4の態様を実現できる。
【0043】
この発明にかかる直接形変換装置の第1の態様によれば、制御方法の第1乃至第5の態様の効果を得ることができる。
【0044】
この発明にかかる直接形変換装置の第2の態様によれば、制御信号生成装置の第1乃至第5の態様の効果を得ることができる。
【発明を実施するための最良の形態】
【0045】
A.直接形変換装置の構成.
図1は、本発明が適用可能な直接形変換装置の構成を示す回路図である。当該変換装置は、コンバータ3とインバータ4,5と、両者を接続する一対の直流電源線L1,L2とを有している。
【0046】
コンバータ3は、交流電源1から得られる三相(ここではR相、S相、T相とする)交流電圧Vr,Vs,Vtを整流し、一対の直流電源線L1,L2に出力する。交流電源1とコンバータ3との間には入力コンデンサ群2が設けられてもよい。入力コンデンサ群2は例えば、多相交流電圧Vr,Vs,Vtを受電するY結線された3つのコンデンサを含む。ここでは当該Y結線の中性点が仮想的に接地されている場合が例示されている。
【0047】
コンバータ3は例えば電流形整流器であって、パルス幅変調で動作する。コンバータ3は直流電源線L1,L2の間で相互に並列に接続された複数の電流経路を有する。コンバータ3の電流経路のうちR相に対応するものは、直流電源線L1,L2間で直列に接続された一対のスイッチング素子Srp,Srnを含む。スイッチング素子Srp,Srn同士の接続点には電圧Vrが印加される。コンバータ3の電流経路のうちS相に対応するものは、直流電源線L1,L2間で直列に接続された一対のスイッチング素子Ssp,Ssnを含む。スイッチング素子Ssp,Ssn同士の接続点には電圧Vsが印加される。コンバータ3の電流経路のうちT相に対応するものは、直流電源線L1,L2間で直列に接続された一対のスイッチング素子Stp,Stnを含む。スイッチング素子Stp,Stn同士の接続点には電圧Vtが印加される。
【0048】
スイッチング素子Srp,Ssp,Stpは直流電源線L1側に、スイッチング素子Srn,Ssn,Stnは直流電源線L2側に、それぞれ接続される。これらのスイッチング素子自体の構成は公知であって、例えば非特許文献1にも例示されている。
【0049】
インバータ4,5は例えば電圧形インバータであり、いずれも瞬時空間ベクトル制御(以下、単に「ベクトル制御」と称す)に従ったパルス幅変調で動作する。インバータ4,5は直流電源線L1,L2の間で相互に並列に接続され、それぞれ個別に三相(ここではU相、V相、W相とする)交流電圧を出力する。
【0050】
インバータ4,5はいずれも、直流電源線L1,L2間で並列に接続された複数の電流経路を有する。
【0051】
インバータ4の電流経路のうちU相に対応するものは、直流電源線L1,L2間で直列に接続された一対のスイッチング素子Sup1,Sun1を含む。スイッチング素子Sup1,Sun1同士の接続点からは出力電圧Vu1が得られる。インバータ4の電流経路のうちV相に対応するものは、直流電源線L1,L2間で直列に接続された一対のスイッチング素子Svp1,Svn1を含む。スイッチング素子Svp1,Svn1同士の接続点からは出力電圧Vv1が得られる。インバータ4の電流経路のうちW相に対応するものは、直流電源線L1,L2間で直列に接続された一対のスイッチング素子Swp1,Swn1を含む。スイッチング素子Swp1,Swn1同士の接続点からは出力電圧Vw1が得られる。インバータ5の電流経路のうちU相に対応するものは、直流電源線L1,L2間で直列に接続された一対のスイッチング素子Sup2,Sun2を含む。スイッチング素子Sup2,Sun2同士の接続点からは出力電圧Vu2が得られる。インバータ5の電流経路のうちV相に対応するものは、直流電源線L1,L2間で直列に接続された一対のスイッチング素子Svp2,Svn2を含む。スイッチング素子Svp2,Svn2同士の接続点からは出力電圧Vv2が得られる。インバータ5の電流経路のうちW相に対応するものは、直流電源線L1,L2間で直列に接続された一対のスイッチング素子Swp2,Swn2を含む。スイッチング素子Swp2,Swn2同士の接続点からは出力電圧Vw2が得られる。
【0052】
スイッチング素子Sup1,Svp1,Swp1,Sup2,Svp2,Swp2は直流電源線L1側に接続される。以下ではこれらのスイッチング素子を上アーム側のスイッチング素子として把握する。スイッチング素子Sun1,Svn1,Swn1,Sun2,Svn2,Swn2は直流電源線L2側に接続される。以下ではこれらのスイッチング素子を下アーム側のスイッチング素子として把握する。これらのスイッチング素子自体の構成は公知であって、例えば非特許文献1にも例示されている。
【0053】
インバータ4,5はベクトル制御の下で動作する。まずインバータ4についてみれば、スイッチング素子Sup1,Svp1,Swp1,Sun1,Svn1,Swn1は制御信号たるゲート信号Sup1*,Svp1*,Swp1*,Sun1*,Svn1*,Swn1*によってその動作が制御され、これらのゲート信号が論理値“1”/“0”を採るときに対応するスイッチング素子がそれぞれ導通/非導通するとして説明する。いわゆるデッドタイムを除いて考えれば、ゲート信号Sup1*,Svp1*,Swp1*は、ゲート信号Sun1*,Svn1*,Swn1*と相補的な値を採る。即ち添字u,v,wを代表して添字qを用いれば、信号Sqp1*,Sqn1*の排他的論理和は“1”である。
【0054】
このようなベクトル制御において採用されるベクトルVx(x=0〜7の整数)の添字xは、4・Sup1*+2・Svp1*+Swp1*で与えられる。例えば上アーム側のスイッチング素子Sup1,Svp1,Swp1が全て非導通であれば下アーム側のスイッチング素子Sun1,Svn1,Swn1の全てが導通する。この場合x=0であり、インバータ4はベクトルV0という零ベクトルの一つの状態にあることになる。
【0055】
逆に上アーム側のスイッチング素子Sup1,Svp1,Swp1が全て導通すれば下アーム側のスイッチング素子Sun1,Svn1,Swn1の全てが非導通である。この場合x=7であり、インバータ4はベクトルV7という、ベクトルV0とは異なる零ベクトルの状態にあることになる。
【0056】
インバータ5についても同様にして電圧ベクトルを標記する。但し、インバータ4,5の動作状態を相互に区別するため、インバータ4の電圧ベクトルについてはベクトルVx1として表記し、インバータ5の電圧ベクトルについてはベクトルVx2として表記する。
【0057】
負荷M1,M2は誘導性負荷であって、それぞれインバータ4,5に接続される。具体的には負荷M1は、Y結線されて電圧Vu1,Vv1,Vw1が印加される三相コイルを有するモータである。同様に負荷M2は、Y結線されて電圧Vu2,Vv2,Vw2が印加される三相コイルを有するモータである。回路図上は三相コイルの各々の抵抗成分が、当該コイルに直列接続される抵抗として記載されている。また負荷M1,M2のそれぞれにおける寄生容量は、Y結線された三個のコンデンサとして記載されている。ここでは当該Y結線の中性点が仮想的に接地されている場合が例示されている。
【0058】
以下では、インバータ4におけるパルス幅変調に用いられるキャリア(以下「第1キャリア」とも称す)がコンバータ3におけるパルス幅変調に用いられるキャリア(以下「コンバータ用キャリア」とも称す)と同一周波数であり、インバータ5におけるパルス幅変調に用いられるキャリア(以下「第2キャリア」とも称す)の実質的な(実際的な場合と仮想的な場合とを含む)周波数をコンバータ用キャリアの周波数を高める技術について説明する。但し、第2キャリアの実質的な周波数と異なるのであれば、第1キャリアについても、その実質的な周波数をコンバータ用キャリアの周波数より高めてもよい。
【0059】
B.キャリア周波数の実際的な逓倍.
図2はゲート信号生成装置6の構成を示すブロック図である。ゲート信号生成装置6はコンバータ制御部60、第1インバータ制御部61及び第2インバータ制御部62を備えている。
【0060】
コンバータ制御部60は、電源同期信号として電圧Vrの位相の角度を示す電源同期信号(以下、単に「角度」ともいう)θrを入力し、ゲート信号Srp*,Ssp*,Stp*,Srn*,Ssn*,Stn*を出力する。これらのゲート信号はそれぞれ、コンバータ3のスイッチング素子Srp,Ssp,Stp,Srn,Ssn,Stnの動作を制御する制御信号である。
【0061】
第1インバータ制御部61は、角度θrと、インバータ4の運転周波数の指令値f1*、電圧指令値v1*、位相指令値φ1*(これらを「第1指令値」と総称する)とを入力し、上述のゲート信号Sup1*,Svp1*,Swp1*,Sun1*,Svn1*,Swn1*を出力する。
【0062】
第2インバータ制御部62は、角度θrと、インバータ5の運転周波数の指令値f2*、電圧指令値v2*、位相指令値φ2*(これらを「第2指令値」と総称する)とを入力し、ゲート信号Sup2*,Svp2*,Swp2*,Sun2*,Svn2*,Swn2*を出力する。これらのゲート信号はそれぞれ、インバータ5のスイッチング素子Sup2,Svp2,Swp2,Sun2,Svn2,Swn2の動作を制御する。
【0063】
コンバータ制御部60及び第1インバータ制御部61の構成、またはコンバータ制御部60及び第2インバータ制御部62の構成には、特許文献2で「制御部3」として示された構成を採用することができる。以下での説明は特許文献2で示された技術とは、表現上で若干の相違があるため、簡単ではあるが説明を行う。
【0064】
コンバータ制御部60は台形状電圧指令生成部601と、中間相検出部602と、比較器603と、キャリア生成部604と、電流形ゲート論理変換部609とを備えている。これらはそれぞれ特許文献2にいう「台形状電圧指令信号生成部11」、「中間相検出部14」、「比較部12」、「キャリア信号生成部15」、「電流形ゲート論理変換部13」と同じ機能を果たす。
【0065】
台形状電圧指令生成部601は、角度θrに基づき、電圧Vrを基準としてコンバータ3の電圧指令Vr*,Vs*、Vt*を生成する。これらの電圧指令はいずれも360度周期で台形波状の波形を呈し、相互に120度の位相でずれる。当該台形波状の波形は、120度で連続する平坦区間の一対と、これら一対の平坦区間をつなぐ60度の傾斜領域の一対を有する台形波を呈する。傾斜領域は、例えばその中央を位相の基準に採り、当該波形の最小値、最大値(これらは平坦区間で現れる)をそれぞれ値0,1として、(1−√3tanθ)/2あるいは(1+√3tanθ)/2として表される。かかる傾斜領域の求め方及びその利点は特許文献2に紹介されており、かつ本願とは直接の関連は無いため、詳細は省略する。
【0066】
中間相検出部602は電圧指令Vr*,Vs*,Vt*のうち、最大値を採る最大相でもなく、最小値を採る最小相でもない、換言すれば傾斜領域を呈するものを選択する。
【0067】
例えば電圧指令Vr*,Vt*がそれぞれ最大値及び最小値を呈する平坦区間を採り、電圧指令Vs*が傾斜領域を採る場合を想定する。なお、以下では特に断らない限り、直接形変換装置及びゲート信号生成装置6はかかる状況で動作している場合を想定する。電圧指令Vr*,Vs*,Vt*は位相のずれを除けば同一の波形を呈するので、このような想定を行っても、一般性を失わない。
【0068】
このような場合、中間相検出部602は電圧指令Vs*を選択する。そして値Vr*−Vs*(=1−Vs*)と値Vs*−Vt*(=Vs*)の比が、スイッチング素子Srpが導通する期間とスイッチング素子Sspが導通する期間の比となる。即ちコンバータ3のS相についての通流比は、中間相検出部602が選択した電圧指令Vs*によって決定される。スイッチング素子Srpが導通する通流比及びスイッチング素子Sspが導通する通流比を、それぞれ値drt,dst(drt+dst=1)で表すことにする。中間相検出部602は値drt,dstを出力する。
【0069】
キャリア生成部604は電圧指令Vr*,Vs*,Vt*の最小値及び最大値(上述の例では、それぞれ0,1)を採るコンバータ用キャリアC0を出力する。例えばコンバータ用キャリアC0は三角波である。
【0070】
比較器603は電圧指令Vr*,Vs*,Vt*とコンバータ用キャリアC0とを比較する。この比較結果に基づいて、電流形信号論理変換部609がコンバータ3用のゲート信号(以下、「コンバータ用ゲート信号」とも称す)Srp*,Ssp*,Stp*,Srn*,Ssn*,Stn*を出力する。よって比較器603電流形信号論理変換部609は纏めて、コンバータ用キャリアC0と電圧指令Vr*,Vs*,Vt*との比較結果を用い、コンバータ3をパルス幅制御するコンバータ用ゲート信号を生成する信号生成部として把握することができる。
【0071】
相電圧指令とキャリアとの比較結果からゲート信号Srp*,Ssp*,Stp*,Srn*,Ssn*,Stn*を得る論理変換については、例えば特許文献2,3で公知であるため、詳細は省略する。
【0072】
コンバータ3は電流形整流器であるので、原則的には最大相に対応する上アーム側スイッチング素子と中間相に対応する上アーム側スイッチング素子とが交互に導通し、最小相に対応する下アーム側スイッチング素子が導通して動作する。
【0073】
なお、全てのスイッチング素子にダイオード素子が内在している場合には、全てのスイッチング素子を導通させて当該ダイオード素子の機能によって整流を行う場合もあるが、パルス幅変調の動作ではないため、かかる整流動作はここでは除外して考察する。
【0074】
第1インバータ制御部61は出力電圧生成部611、演算部612,613、比較器614,615、論理和演算部619を備える。これらはそれぞれ特許文献2にいう「出力電圧指令信号生成部21」、「演算部22,23」、「比較部24」、「論理和演算部25」と同じ機能を果たす。
【0075】
出力電圧生成部611は第1指令値と角度θrとに基づいて相電圧指令Vu1*,Vv1*,Vw1*を出力する。これらはインバータ4の出力電圧Vu1,Vv1,Vw1(図1参照)の指令値である。
【0076】
演算部612,613は相電圧指令Vu1*,Vv1*,Vw1*に対して値drt,dstに基づいて、第1キャリアC1と比較されるべき信号波(信号波)を生成する。第1キャリアC1はコンバータ用キャリアC0と同期し、コンバータ用キャリアC0が値drtを採る時点で値drtを採る。第1キャリアC1は例えばコンバータ用キャリアC0が採用される。図の繁雑を避けるため、演算部613への値drt,dstの入力は、単に図上で演算部613へと上方から入る矢印のみで示している。
【0077】
特許文献2では、値drt,dstと相電圧指令Vu1*,Vv1*,Vw1*とに基づいた演算を、drt+dst(1−V*),drt(1−V*)で代表的に示している。これは符号V*が電圧ベクトルを代表的に示しているからである。本願における演算も特許文献2に倣って示すことにする。
【0078】
比較器614は演算部612の結果を第1キャリアC1と比較し、比較器615は演算部613の結果を第1キャリアC1と比較する。これらの比較結果に基づいて、論理和演算部619がゲート信号Sup1*,Svp1*,Swp1*,Sun1*,Svn1*,Swn1*を出力する。よって比較器614,615と論理和演算部619とは纏めて、第1キャリアC1と信号波drt+dst(1−V*),drt(1−V*)とを比較した結果に基づいて第1インバータ用ゲート信号を生成する信号生成部として把握することができる。
【0079】
このようにコンバータ3を制御するゲート信号を求めるに際して台形波状の電圧指令Vr*,Vs*,Vt*とコンバータ用キャリアC0とを比較し、インバータ4を制御するゲート信号を生成するに際してコンバータ3の通流比drt,dstとインバータ4の相電圧指令Vu1*,Vv1*,Vw1*との演算結果を第1キャリアC1と比較することにより、コンバータ3の転流をインバータ4の零ベクトルの期間において行いつつ、直接変換を行うことが特許文献2に示されている。その動作の詳細は特許文献2に紹介されているため、詳細は省略する。
【0080】
なお、上述のようにコンバータ用キャリアC0を第1キャリアC1としても用いる場合には、キャリア生成部604を第1インバータ制御部61に含めて把握することもできる。
【0081】
第2インバータ制御部62は出力電圧生成部621、演算部622,623、比較器624,625、論理和演算部629を備える。これらはそれぞれ第1インバータ制御部61の出力電圧生成部611、演算部612,613、比較器614,615、論理和演算部619と同じ機能を果たす。なお、出力電圧生成部621が出力する相電圧指令Vu2*,Vv2*,Vw2*は、インバータ5の出力電圧Vu2,Vv2,Vw2(図1参照)の指令値である。
【0082】
更に、第2インバータ制御部62はキャリア生成部605を備えており、第2キャリアC2を生成する。キャリア生成部604を第1インバータ制御部61に含めて把握すれば、図2で示されたゲート信号生成装置6は、特許文献2に示された「制御部3」のうち、「インバータ制御部」のみを単に一つ増やした構成を採っていると把握することもできる。
【0083】
第2キャリアC2については後に詳述することとし、まず、第1インバータ制御部61の動作を説明する。
【0084】
図3はコンバータ用キャリアC0、コンバータ用ゲート信号Srp*,Ssp*,Stn*、第1キャリアC1、インバータ4用のゲート信号Sup1*,Svp1*,Swp1*(以下「第1インバータ用ゲート信号」とも称す)、の波形を示すグラフである。
【0085】
コンバータ用キャリアC0の一周期Tは転流比を示す値dst,drtで内分されて期間dst・Tと期間drt・Tとに区分され、その区分されるタイミングでコンバータ3の転流が行われる。上述のようにコンバータ用キャリアC0の最小値及び最大値をそれぞれ0,1とし、dst+drt=1としている。従ってコンバータ3の転流は、具体的には、コンバータ用キャリアC0が値drtを採るタイミングで行われる。期間dst・Tでは中間相たるS相に対応してコンバータ用ゲート信号Ssp*が活性化し、期間drt・Tでは最大相たるR相に対応してコンバータ用ゲート信号Srp*が活性化する。
【0086】
コンバータ3が転流するタイミングの近傍においてインバータ4が零ベクトルV01を採るべく、信号波と第1キャリアC1との比較が行われる。ここではW相が最小相となる場合を想定し、かつ第1キャリアC1として三角波を採用すると、インバータ4の制御ではベクトルV01,V41,V61のみが採用される。そこでベクトルV01,V41,V61が採用される期間をそれぞれ期間d01,d41,d61(=1−d01−d41)として説明を続ける。期間d01,d41,d61は相電圧指令Vu1*,Vv1*,Vw1*(図2参照)によって決定される。
【0087】
零電流におけるコンバータ3の転流を実現するためには、コンバータ用キャリアC0が値drtを採る時点で、インバータ4においてベクトルV0が採用されていなければならない。第1キャリアC1は、値drt以下では値0〜drtという幅drt内を変動し、値drt以上では値drt〜1という幅dst内を変動する。
【0088】
よって期間dst・Tに対する信号波drt+dst・V*(但しV*=d01,d01+d41,d01+d41+d61)が演算部612によって生成される。これらの信号波は比較器614によって第1キャリアC1と比較され、その比較結果が論理和演算部619に与えられる。
【0089】
また期間drt・Tに対する信号波drt(1−V*)(但しV*=d01,d01+d41,d01+d41+d61)が演算部613によって生成される。これらの信号波は比較器615によって第1キャリアC1と比較され、その比較結果が論理和演算部619に与えられる。
【0090】
論理和演算部619はU相、V相、W相毎に比較器614,615の比較結果の論理和を採り、第1インバータ用ゲート信号Sup1*,Svp1*,Swp1*を出力する。例えば第1キャリアC1が信号波drt+dst・d01以上の値と、信号波drt(1−d0)以下の値とのいずれかを採ることにより、第1インバータ用ゲート信号Sup1*が活性化する。
【0091】
このようにして信号波drt+dst・V*,drt(1−V*)と第1キャリアC1との比較により、ベクトルV01,V41,V61が切り替わるタイミングが決定される。そして零ベクトルV0が採用される期間T01はコンバータ3の転流するタイミングを含むため、いわゆる零電流におけるコンバータ3の転流が実現できる。以下、コンバータ3の転流するタイミングを含み、かつ零ベクトルが採用される期間(例えば上述の期間T01)を「転流零ベクトル期間」と称することにする。
【0092】
次に第2インバータ制御部62の動作を説明する。図4はコンバータ用キャリアC0、コンバータ用ゲート信号Srp*,Ssp*,Stn*、第2キャリアC2、インバータ5用のゲート信号Sup2*,Svp2*,Swp2*(以下「第2インバータ用ゲート信号」とも称す)、の波形を示すグラフである。
【0093】
コンバータ用キャリアC0の一周期Tが期間dst・Tと期間drt・Tとに区分される点、コンバータ用ゲート信号Srp*,Ssp*,Stn*については第1インバータ制御部61の動作で説明した通りである。
【0094】
コンバータ3が転流するタイミングの近傍においてインバータ5が零ベクトルV02を採るべく、信号波と第2キャリアC2との比較が行われる。第2キャリアC2はコンバータ用キャリアC0と同期し、コンバータ用キャリアC0が値drtを採る時点で値drtを採る。図3をも参照して、第1キャリアC1は期間dst・T,drt・Tのそれぞれにおいて同じ波形は1回だけしか現れないのに対し、第2キャリアC2は期間dst・Tにおいて同じ波形が2回現れる。
【0095】
具体的には第1キャリアC1は期間dst・Tにおいて値drt〜1の間を一往復して変化する三角波を呈するが、第2キャリアC2は期間dst・Tにおいて値drt〜1の間を二往復して変化する三角波を呈する。同様に、第1キャリアC1は期間drt・Tにおいて値drt〜0の間を一往復して変化する三角波を呈するが、第2キャリアC2は期間drt・Tにおいて値drt〜0の間を二往復して変化する三角波を呈する。
【0096】
第2キャリアC2も第1キャリアC1と同様に三角波とし、インバータ5の制御でもインバータ4の制御と同様にW相が最小相を採る場合を考察すると、ベクトルV02,V42,V62のみが採用される。そこでベクトルV02,V42,V62が採用される期間をそれぞれ期間d02,d42,d62(=1−d02−d42)として説明を続ける。期間d02,d42,d62は相電圧指令Vu2*,Vv2*,Vw2*によって決定される。
【0097】
期間dst・Tに対する信号波drt+dst・V*(但しV*=d02,d02+d42,d02+d42+d62)が演算部622によって生成される。これらの信号波は比較器624によって第2キャリアC2と比較され、その比較結果が論理和演算部629に与えられる。
【0098】
また期間drt・Tに対する信号波drt(1−V*)(但しV*=d02,d02+d42,d02+d42+d62)が演算部623によって生成される。これらの信号波は比較器625によって第2キャリアC2と比較され、その比較結果が論理和演算部629に与えられる。
【0099】
論理和演算部629はU相、V相、W相毎に比較器624,625の比較結果の論理和を採り、第2インバータ用ゲート信号Sup2*,Svp2*,Swp2*を出力する。
【0100】
第2キャリアC2は第1キャリアC1と同様に、コンバータ用キャリアC0が値drtを採る時点で値drtを採る。よってコンバータ3が転流するタイミングを含む転流零ベクトル期間T02においてベクトルV02が採用される。
【0101】
第2キャリアC2は期間dst・T,drt・Tのそれぞれにおいて第1キャリアC1と同じ変動を2回繰り返すので、期間dst・T,drt・Tのそれぞれにおいて、第2インバータ用ゲート信号Sup2*,Svp2*,Swp2*が活性化する回数は第1インバータ用ゲート信号Sup1*,Svp1*,Swp1*が活性化する回数の2倍となる。
【0102】
これにより、インバータ5が零ベクトルV02以外で採用するベクトルの配列パターン(V42→V62→V42)は、期間dst・T,drt・Tのそれぞれにおいて繰り返して2回出現する。
【0103】
インバータ4,5は上述のように動作するので、インバータ5におけるキャリア周波数がインバータ4におけるキャリア周波数と異なることとなる。このように本実施の形態によれば、インバータ4,5のそれぞれの負荷M1,M2の特性に応じてキャリアを選択する自由度が向上する。
【0104】
なお、当該タイミング以外においても第2キャリアC2が値drtを採るので、零ベクトルV02が採用される期間が存在する。このようにコンバータ3が転流するタイミングを含まないで、転流零ベクトル期間で採用された零ベクトルが採用される期間を「非転流零ベクトル期間」と称することにする。
【0105】
非転流零ベクトル期間と転流零ベクトル期間とで採用される零ベクトルは共通する。よって、もしも非転流零ベクトル期間と転流零ベクトル期間とが連続していれば、両者の区別はできずに一体としてコンバータ3が転流するタイミングを含んでしまうこととなり、上記の説明と相違する。よって非転流零ベクトル期間は転流零ベクトル期間と離散していなければならない。
【0106】
具体的には、非転流零ベクトル期間Ts01は期間dst・Tにおいて転流零ベクトル期間T02と離散し、非転流零ベクトル期間Ts02は期間drt・Tにおいて転流零ベクトル期間T02と離散する。
【0107】
第2キャリアC2は三角波であり、よってその対称性により、転流零ベクトル期間T02と非転流零ベクトル期間Ts01とで挟まれた期間Tkにおいて採用されるベクトルの順序(V42→V62→V42)は相互に等しい(期間dst・T)。このように期間Tkで採用されるベクトルの順序が等しいことにより、転流零ベクトル期間T02で採用された零ベクトルV02以外のベクトルの配列パターンを繰り返すことができる。
【0108】
しかもこれらの期間Tkの長さは等しいため、対称性よく発生パターンを得ることができる。転流零ベクトル期間T02と非転流零ベクトル期間Ts02とで挟まれた期間Tkにおいて採用されるベクトルの順序や、ベクトルの配列パターンの対称性についても同様のことがいえる(期間drt・T)。
【0109】
なお、特殊な場合として、インバータ4においてd01+d41+d61<1や、インバータ5においてd01+d41+d61<1となる場合も想定できる。この場合、信号波drt+dst・V*は1より小さく、信号波drt(1−V*)は0より大きくなる。そして第1キャリアC1が零ベクトルV71を採る期間が、第1キャリアC1が極大、若しくは極小となる位置近傍で存在し、第2キャリアC2が零ベクトルV72を採る期間が、第2キャリアC2が極大、若しくは極小となる位置近傍で存在することになる。
【0110】
この場合、インバータ5を例に採れば、転流零ベクトル期間T02で採用される零ベクトルV02以外のベクトルの配列パターンは、V42→V62→V72→V62→V42となる。
【0111】
また、零ベクトルV72は転流零ベクトル期間T02で採用されていないので、零ベクトルV72が採用される期間は非転流零ベクトル期間としては把握されない。よって期間Tkにおいて採用されるベクトルの順序(V42→V62→V72→V62→V42)は相互に等しい。
【0112】
さて、上述のようにインバータ4,5で採用される第1キャリアC1及び第2キャリアC2の周波数を異ならせるためには、少なくとも第2キャリアC2を、コンバータ用キャリアC0を逓倍して生成すればよい。
【0113】
図5はキャリア生成部604,605の動作を概念的に示すグラフであり、第1キャリアC1、原第2キャリアC20をそれぞれ破線及び実線で示した。原第2キャリアC20に値drtを中心として正規化を施して、第2キャリアC2を得ることができる。
【0114】
例えばキャリア生成部604,605はいずれも、時間の経過と共に値を上昇させるアップカウント機能と、時間の経過と共に値を減少させるダウンカウント機能とを有している。
【0115】
キャリア生成部604は値0からアップカウントし続け、上限値(drt+dst)(ここでは値1)をカウントするとダウンカウントを行う。そしてダウンカウントをし続けることで下限値0が得られると、アップカウントを行う。これにより第1キャリアC1を生成することができる。もちろん、このような生成をコンバータ用キャリアC0の生成に適用し、第1キャリアC1としてコンバータ用キャリアC0を転用してもよい。
【0116】
キャリア生成部605は値drtからアップカウントし続け、上限値(drt+dst/2)をカウントするとダウンカウントを行う。そしてダウンカウントをし続けることで値drtが得られると、アップカウントを行う。そして2回目に上限値(drt+dst/2)をカウントすると、下限値drt/2が得られるまでダウンカウントを行い続ける。そして下限値drt/2が得られた後はアップカウントを行う。そしてアップカウントをし続けることで値drtが得られると、ダウンカウントを行う。そして2回目に下限値drt/2をカウントすると、上限値(drt+dst/2)が得られるまでアップカウントし続ける。このようなアップカウント及びダウンカウントを行って原第2キャリアC20が得られる。
【0117】
原第2キャリアC20の最大値及び最小値をそれぞれdrt+dst(=1),0に正規化するため、原第2キャリアC20の波形を値drtを中心として二倍にする。
【0118】
このようにして得られる第2キャリアC2は、期間dst・Tにおいて同じ波形(ここでは三角波)が2回出現する。期間drt・Tにおいても同様である。
【0119】
キャリア生成部604は、最大値と最小値(ここではそれぞれ1,0)が固定値であるので、値drt,dstを入力する必要がない。これに対してキャリア生成部604は原第2キャリアC20の生成及びその正規化を行う必要があり、演算部622,623と同様に値drt,dstが入力される。
【0120】
あるいは原第2キャリアC20をそのまま第2キャリアC2として採用し、演算部622,623が生成する信号波として、それぞれ値drt+(dst/2)・V*,drt−(drt/2)・V*を採用しても、図4に示された第2インバータ用ゲート信号Sup2*,Svp2*,Swp2*が得られる。
【0121】
このようにして生成された第2キャリアC2は、その対称性から、第2キャリアとしてコンバータ用キャリアC0を用いた場合と比較しても、期間d02,d42,d62のそれぞれを合計した長さは維持される。これらの期間のそれぞれは、長さが半分となるが、出現回数が二倍となるからである。
【0122】
コンバータ用キャリアC0、第1キャリアC1、第2キャリアC2に鋸歯波を採用することもできる。図6は鋸歯波をこれらのキャリアとして採用する場合の、キャリア生成部604,605の動作を概念的に示すグラフである。鋸歯波をこれらのキャリアとして採用する場合、キャリア生成部604,605はアップカウント機能及びダウンカウント機能のいずれか一方を必要としない。ここではダウンカウント機能を必要としないパターンの鋸歯波を例に採って説明する。
【0123】
キャリア生成部604は値0からアップカウントし続け、上限値(drt+dst)(ここでは値1)をカウントすると、カウントした値を強制的に下限値0に設定する。これにより第1キャリアC1が得られる。
【0124】
キャリア生成部605は下限値drt/2からアップカウントし続け、値drtをカウントするとカウントした値を強制的に下限値drt/2に設定する。再びアップカウントを行って2回目に値drtをカウントすると、上限値drt+dst/2が得られるまでアップカウントを行い続ける。そして上限値drt+dst/2が得られるとカウントした値を強制的に下限値drt/2に設定する。
【0125】
なお、「A.直接形変換装置の構成」の最後でも言及したように、第1キャリアC1も、第2キャリアC2と同様にコンバータ用キャリアC0を逓倍してもよい。一般的には、期間dst・T,drt・Tの各々において、インバータ4が採用するベクトルの同一パターンがM回(Mは1以上の整数)出現し、インバータ5が採用するベクトルの同一パターンがN回(Nは2以上で前記Mと異なる整数)出現する場合、インバータ4,5のそれぞれの負荷M1,M2の特性に応じてキャリアを選択する自由度が向上する。例えば期間dst・T,drt・Tの各々において、同じ波形がM回出現する第1キャリアC1と、同じ波形がN回出現する第2キャリアC2とを採用することにより、特許文献2と同様の信号波を用いつつ、上記のベクトルの配列パターンの繰り返しを実現できる。
【0126】
このような第1キャリアC1及び第2キャリアC2は、繰り返し回数は異なるものの、図5、図6に示された処理と同様にして生成できる。
【0127】
C.信号波の増大によるキャリア周波数の仮想的な逓倍.
前節Bで示されたように、第1キャリアC1及び第2キャリアC2と比較される信号波を特許文献2と同様に生成すると、第1キャリアC1と第2キャリアC2とはその周波数が異ならなければならない。そして例えば両者の少なくともいずれか一方はコンバータ用キャリアC0と異なる周波数を採用することになる。しかし、信号波の生成方法を工夫することにより、第2キャリアC2をコンバータ用キャリアC0で兼用することができる。これはキャリア生成部605を省略できる利点を招来する。
【0128】
本節では上述のように工夫される信号波を用いて、インバータ4,5のパルス幅変調に用いられるキャリアを相互に兼用した場合のインバータ5の動作について説明する。以下では、特に、これらの第2キャリアC2のみならず第1キャリアC1もコンバータ用キャリアC0と兼用する場合について説明する。よって以下ではインバータ4,5のパルス幅変調に用いられるキャリアを単にキャリアC0と称する。
【0129】
もちろん、インバータ4,5で兼用されるキャリアはコンバータ用キャリアC0と同期し、コンバータ3が転流するタイミングで値drtを採れば、当該兼用されるキャリアの周波数がコンバータ用キャリアC0の周波数の整数倍であってもよい。
【0130】
あるいはインバータ4は、前節Bで第2キャリアC2を用いて示されたように、コンバータ用キャリアC0を逓倍して得られる第1キャリアC1を用いてもよい。
【0131】
(c−1)キャリアが三角波であってN=2の場合.
上述のように、インバータ5が零ベクトルV02以外で採用するベクトルは、期間dst・T,dst・Tのそれぞれにおいて同じパターンをN回繰り返す。以下ではまず、N=2の場合について説明する。
【0132】
図7はキャリアC0と第2インバータ用ゲート信号Sup2*とを示すグラフである。ここでは繁雑を避けるため、第2インバータ用ゲート信号Svp2*,Swp2*は省略した。また、採用されるベクトルの配列パターンに基づいて設定される信号波は相毎に2N(=4)個設定される。
【0133】
具体的にはU相については期間dst・TにおいてキャリアC0が採り得る信号波drt+dst・d02,dst(1−d02)の二個と、期間drt・TにおいてキャリアC0が採り得る信号波drt(1−d02),drt・d02(=drt−drt(1−d02))の二個とが設定される。
【0134】
同様にしてV相については期間dst・TにおいてキャリアC0が採り得る信号波drt+dst・(d02+d04),dst(1−d02−d04)の二個と、期間drt・TにおいてキャリアC0が採り得る信号波drt(1−d02−d04),drt(d02+d04)の二個とが設定される(これらの信号波は図示を省略した)。
【0135】
W相については、期間dst・TにおいてキャリアC0が採り得る信号波drt+dst・(d02+d04+d06),dst(1−d02−d04−d06)の二個と、期間drt・TにおいてキャリアC0が採り得る信号波drt(1−d02−d04−d06),drt(d02+d04+d06)の二個とが設定される(これらの信号波は図示を省略した)。
【0136】
キャリアC0が信号波dst(1−d02)以上を採る場合のみ論理値J1が“H”となり(活性化し)、キャリアC0が信号波drt+dst・d02以上を採る場合のみ論理値J2が“H”となり、キャリアC0が信号波drt(1−d02)以下を採る場合のみ論理値J3が“H”となり、キャリアC0が信号波drt・d02以下を採る場合のみ論理値J4が“H”となる。
【0137】
図3で示されたグラフと比較して明らかなように、論理値J1,J3の論理和が、第1インバータ用ゲート信号Sup1*と対応する。換言すれば論理値J1,J3の論理和の“L”の期間が転流零ベクトル期間T01に相当する。また図4で示されたグラフと比較して明らかなように、論理値J2,J4はそれぞれ非転流零ベクトル期間Ts01,Ts02に相当する。
【0138】
よって期間dst・Tにおける第2インバータ用ゲート信号Sup2*は論理値J1と論理値J2の反転(図では上線で論理反転を示す:以下同様)との論理積(図では○で囲まれた×で表示:以下同様)である論理値K1で得られる。また期間drt・Tにおける第2インバータ用ゲート信号Sup2*は論理値J3と論理値J4の反転との論理積である論理値K2で得られる。従って第2インバータ用ゲート信号Sup2*は論理値K1と論理値K2との論理和(図では○で囲まれた+で表示:以下同様)で得られる。他の第2インバータ用ゲート信号Svp2*,Swp2*も同様にして得られる。
【0139】
キャリアC0は期間dst・Tにおいて最小値drt、最大値drt+dst=1を採る三角波である。そして信号波dst(1−d02)は値1−(drt+dst・d02)と等しいため、キャリアC0が(期間dst・Tにおける)最小値drtと信号波drt+dst・d02の間を採る期間の合計の長さと、(期間dst・Tにおける)最大値1と信号波drt(1−d02)の間を採る期間の長さとが等しくなり、対称性のよい配列パターンを得ることができる。
【0140】
図8はこのように、一相当たりの信号波を2N個用いる場合の第2インバータ制御部62の構成を示すブロック図である。図2に示された構成と同様にして、出力電圧指令生成部621が設けられ、ここから相電圧指令Vu2*,Vv2*,Vw2*が得られる。演算部622A,623Aはそれぞれ演算部622,623(図2参照)と同様にして、信号波drt+dst・V*,drt(1−V*)を生成する。比較器624A,625Aもそれぞれ比較器624,625(図2参照)と同様にして、上記信号波とキャリアC0とを比較した結果を出力する。U相についてみれば、比較器624A,625Aの出力はそれぞれ上述の論理値J1,J3に相当する。
【0141】
第2インバータ制御部62において更に演算部622B,623B、比較器624B,625Bが設けられる。演算部622B,623Bは、それぞれ信号波dst(1−V*),drt・V*を生成する。比較器624B,625Bもそれぞれ比較器624,625(図2参照)と同様にして、上記信号波とキャリアC0とを比較した結果を出力する。U相についてみれば、比較器624B,625Bの出力はそれぞれ上述の論理値J2,J4に相当する。
【0142】
図2に示された構成とは異なり、図8に示された第2インバータ制御部62は論理和629の代わりに論理合成部628を備える。上述の用の論理値J1〜J4の論理演算は単なる論理和では足りず、反転、論理積の処理も必要となるからである。
【0143】
このように期間dst・T,drt・TにおいてベクトルのパターンをN回繰り返して出現させるためには、非転流零ベクトル期間が(N−1)個必要である。よって、キャリアC0をそのまま用いて仮想的にN倍での逓倍を行う場合に期間dst・T,drt・Tの各々において各相毎に必要な信号波の個数は、キャリアC0が実際に逓倍される場合に対して(N−1)個増大する。前者の個数は1個(個数NにおいてN=1を採用した場合に相当)であるため、後者においてはN個必要となる。
【0144】
ここではd02+d04+d0=1の場合を例示しており、W相についてはキャリアC0に対する信号波は実質的に、値0,1の二種となる。よってW相については、キャリアC0を実質的にN倍で逓倍するとき、仮想的に逓倍する場合であっても、実際的に逓倍する場合とは見かけ上は個数が異ならない。
【0145】
しかし、d02+d04+d0<1となる場合にはW相においても期間dst・T,drt・Tのそれぞれにおいてキャリアが二個ずつ設定されるので、値0,1も実は、採用されるベクトルの配列パターンに基づいて設定される信号波の特殊な値であり、かつ期間dst・T,drt・Tの両者で兼用されていると把握できる。
【0146】
また、常にW相を最小相としてインバータ5を駆動することは実際上はあり得ず、U相、V相、W相が相互に入れ替わって最小相となる。よっていずれの相においても結局は期間dst・T,drt・Tの各々において各相毎に、ベクトルの配列パターンに基づいて設定されるN個の信号波が必要となる、と把握することもできる。
【0147】
(c−2)キャリアが三角波であってN=3の場合.
次にN=3の場合について説明する。図9及び図10はキャリアC0と、第2インバータ用ゲート信号Sup2*の一部となる論理値とを示すグラフである。以下でも繁雑を避けるため、第2インバータ用ゲート信号Svp2*,Swp2*についての考察は省略する。図9及び図10はそれぞれ期間dst・T,drt・Tにおける波形を示している。
【0148】
採用されるベクトルの配列パターンに基づいて設定される信号波は相毎に、2N(=6)個設定される。具体的には期間dst・TにおいてキャリアC0が採り得る信号波drt+dst・d02,drt+(2/3)dst−dst・d02,drt+(2/3)dst+dst・d02のN(=3)個(図9参照)と、期間drt・TにおいてキャリアC0が採り得る信号波drt(1−d02),drt(1/3+d02),drt(1/3+d02)のN個(図10参照)とが設定される。
【0149】
図9を参照して、キャリアC0が信号波drt+dst・d02以上を採る場合のみ論理値J5が“H”となり、キャリアC0が信号波drt+(2/3)dst−dst・d02以上を採る場合のみ論理値J6が“H”となり、キャリアC0が信号波drt+(2/3)dst+dst・d02以上を採る場合のみ論理値J7が“H”となる。
【0150】
図10を参照して、キャリアC0が信号波drt(1−d02)以下を採る場合のみ論理値J8が“H”となり、キャリアC0が信号波drt(1/3+d02)以下を採る場合のみ論理値J9が“H”となり、キャリアC0が信号波drt(1/3−d02)以下を採る場合のみ論理値J10が“H”となる。
【0151】
図3で示されたグラフと比較して明らかなように、論理値J5,J8の論理和が、第1インバータ用ゲート信号Sup1*と対応する。換言すれば論理値J5,J8の論理和の“L”の期間が転流零ベクトル期間T01に相当する。
【0152】
よって期間dst・Tにおける第2インバータ用ゲート信号Sup2*は、論理値K3,K4の論理和で得られる。ここで論理値K3は、論理値J5と論理値J6の反転との論理積と、論理値J7との論理和であり、論理値K4は、論理値J8と論理値J9の反転との論理積と、論理値J10との論理和である。他の第2インバータ用ゲート信号Svp2*,Swp2*も同様にして得られる。
【0153】
キャリアC0は期間dst・Tにおいて最小値drt、最大値drt+dst=1を採る三角波である。よってキャリアC0が信号波drt+(2/3)dst−dst・d02,drt+(2/3)dst+dst・d02の間を採る期間が非転流零ベクトル期間Ts01である。またキャリアC0が(期間dst・Tにおける)最小値drtと信号波drt+dst・d02の間を採る期間が、(期間dst・Tにおける)転流零ベクトル期間T02である。非転流零ベクトル期間Ts01に対応する信号波の幅は2・dst・d02であり、期間dst・Tにおいて現れる転流零ベクトル期間T02に対応する信号波の幅はdst・d02であり、かつ期間dst・Tにおいて転流零ベクトル期間T02は二回現れる。よって期間dst・Tにおいて現れる転流零ベクトル期間T02の長さと、非転流零ベクトル期間Ts01の各々の長さとは互いに等しい。
【0154】
また転流零ベクトル期間T02と非転流零ベクトル期間Ts01との間で挟まれた期間Tk1は、キャリアC0が信号波drt+(2/3)dst−dst・d02,drt+dst・d02の間を採る期間である。これらの信号波の差は(2/3)dst−dst・d02である。そして、一対の非転流零ベクトル期間Ts01の間で挟まれた期間Tk2は、キャリアC0が信号波drt+(2/3)dst+dst・d02と最大値drt+dst=1との間を一往復する期間である。当該信号波と最大値との差は(1/3)dst−dst・d02である。よって期間Tk1,Tk2の長さ同士は互いに等しい。
【0155】
以上のように期間dst・Tにおいて零ベクトルV02が採用される期間同士は互いに等しく、これ以外のベクトル(具体的にはベクトルV42,V62))が採用される期間同士も互いに等しい。よって対称性のよい配列パターンを得ることができる。期間drt・Tにおいても同様である。
【0156】
図11はこのように、一相当たりの信号波を3N個用いる場合の第2インバータ制御部62の構成を示すブロック図である。図8に示された構成に対して、演算部622C1,623C1及び比較器624C,625Cを追加し、論理合成部628を論理合成部627に置換し、演算部622B,623Bをそれぞれ演算部622B1,623B1に置換した構成を採っている。
【0157】
演算部622A,623Aはそれぞれ(c−1)で説明したように、信号波drt+dst・V*,drt(1−V*)を生成する。比較器624A,625Aは上記信号波とキャリアC0とを比較した結果を出力する。U相についてみれば、比較器624A,625Aの出力はそれぞれ上述の論理値J5,J8に相当する。
【0158】
演算部622B1,623B1は、それぞれ信号波drt+dst(2/3−V*),drt(1/3+V*)を生成する。比較器624B,625Bは上記信号波とキャリアC0とを比較した結果を出力する。U相についてみれば、比較器624B,625Bの出力はそれぞれ上述の論理値J6,J9に相当する。
【0159】
演算部622C1,623C1、それぞれ信号波drt+dst(2/3+V*),drt(1/3−V*)を生成する。比較器624C,625Cは上記信号波とキャリアC0とを比較した結果を出力する。U相についてみれば、比較器624C,625Cの出力はそれぞれ上述の論理値J7,J10に相当する。
【0160】
論理合成部627は、U相についてみれば、論理値J5〜J10に基づいて論理値K3,K4を求め、論理値K3,K4の論理和を採って第2インバータ用ゲート信号Sup2*を出力する。他の第2インバータ用ゲート信号Svp2*,Swp2*も同様にして出力される。
【0161】
ここではd02+d04+d0=1の場合を例示しており、W相についてはキャリアC0に対する信号波は実質的に、値0,1の二種となる。しかし(c−1)でも説明したように、結局は、期間dst・T,drt・Tの各々において各相毎に、ベクトルの配列パターンに基づいて設定される3N個の信号波が必要となる、と把握される。
【0162】
(c−3)キャリアが鋸歯波であってN=2の場合.
図12は鋸歯波を呈するキャリアC0と第2インバータ用ゲート信号Sup2*,Svp2*,Swp2*を示すグラフである。キャリアC0に鋸歯波が採用される場合であっても、期間dst・T,drt・Tの各々において各相毎に非転流零ベクトル期間を(N−1)個得ることが必要であり、採用されるベクトルの配列パターンに基づいて設定される信号波が相毎に2N個必要となる。そしてキャリアとして鋸歯波が採用された場合には、信号波が期間dst・T,drt・Tの各々において更に(N−1)個必要となる。その理由は以下の通りである。
【0163】
図6から理解されるように、鋸歯波を呈するキャリアが期間dst・T、drt・TでN回繰り返して同じ波形を呈する場合、当該キャリアはそれぞれの期間における最小値と最大値の間を(N−1)回急峻に変化する。よって、かかる繰り返し波形を採用する代わりにキャリアC0を用いて、零ベクトル以外のベクトルの配列パターンをN回繰り返すためには、期間dst・T、drt・Tでそれぞれ(N−1)個の信号波を採用することになる。
【0164】
つまり、鋸歯波を呈するキャリアC0に対して信号波を工夫することによって仮想的にキャリア周波数を逓倍するためには、三角波を呈するキャリアC0を採用する場合と比較して、信号波を2(N−1)個追加することが必要となる。
【0165】
なお、図6に示される鋸歯波において前述の急峻な変化を採るタイミングは、期間dst・T、drt・TをN等分する時点に固定されることになり、採用されるベクトルパターンには基づかず、通流比たる値drt,dstに基づく。具体的には、追加される信号波は、Kを1以上N未満の整数として、値drt(K/N),drt+dst(K/N)を採用することになる。ここではN=2の場合を例示しているので、期間drt・T,dst・Tに対応して、それぞれ信号波drt/2,drt+dst/2が採用されている。
【0166】
期間drt・TにおいてキャリアC0が採り得る信号波drt(1/2−d02),drt/2,drt(1−d02)の三個と、期間dst・TにおいてキャリアC0が採り得る信号波drt+dst・d02,drt+dst/2,drt+dst(1/2+d02)の三個とが設定される。
【0167】
キャリアC0が信号波drt+dst・d02以上を採る場合のみ論理値J11が“H”となり、キャリアC0が信号波drt+dst/2以上を採る場合のみ論理値J12が“H”となり、キャリアC0が信号波drt+dst(1/2+d02)以上を採る場合のみ論理値J13が“H”となり、キャリアC0が信号波drt(1−d02)以下を採る場合のみ論理値J14が“H”となり、キャリアC0が信号波drt/2以下を採る場合のみ論理値J15が“H”となり、キャリアC0が信号波drt(1/2−d02)以下を採る場合のみ論理値J16が“H”となる。
【0168】
期間dst・Tにおける第2インバータ用ゲート信号Sup2*は、論理値J11と論理値J12の反転との論理積と、論理値J13との論理和たる論理値K5で得られる。また期間drt・Tにおける第2インバータ用ゲート信号Sup2*は、論理値J14と論理値J15の反転との論理積と、論理値J16との論理和たる論理値K6で得られる。従って第2インバータ用ゲート信号Sup2*は論理値K5と論理値K6との論理和で得られる。他の第2インバータ用ゲート信号Svp2*,Swp2*も同様にして得られる。
【0169】
キャリアが鋸歯波である場合、特許文献2でも紹介されているように(例えばその第0073段落及び図9)、キャリアが最小値(例えば0)と最大値(例えば1)の間で急峻に変動するとき、零ベクトルV72をも用いて零電流におけるコンバータの転流が行われる。つまりコンバータが転流するタイミングを含む転流零ベクトル期間T72において零ベクトルV72が採用される。零ベクトルV72を採用すべく、インバータ5においてd01+d41+d61<1と設定される。
【0170】
本実施の形態ではインバータ5が零ベクトル以外にV42,V62を採る場合を想定しているので、第2インバータ用ゲート信号の中で活性化する期間が最も短いのは第2インバータ用ゲート信号Swp2*である。しかも第2インバータ用ゲート信号Swp2*が活性化しているときには必ず第2インバータ用ゲート信号Sup2*,Svp2*が活性化している。よって転流零ベクトル期間T72は第2インバータ用ゲート信号Swp2*が活性化する期間と一致する。
【0171】
またキャリアC0が時間に対して傾斜して値drtを採るときに転流するタイミングを含む転流零ベクトル期間T02においては、三角波をキャリアC0に用いた場合と同様に、零ベクトルV02が採用される。
【0172】
他方、非転流零ベクトル期間Ts1,Ts2では、信号波drt/2,drt+dst/2が用いられることにより、零ベクトルV02,V72の両方がこの順、あるいは逆順に採用されることになる。以下、この点について説明する。
【0173】
ここで採用されている鋸歯波は、時間と共に傾斜して値0から値1へと上昇する部分と、値1から値0へと急峻に低下する部分とを含む。信号波drt/2,drt+dst/2が用いられることにより、キャリアC0がこれらの値を採るときには、鋸歯波は仮想的に急峻に下降すると把握できる。よって期間dst・Tの終期と期間drt・Tの始期との境界(図では右端の破線のタイミング)と類似して、キャリアC0が信号波drt/2を採るタイミングの直後にはベクトルV72が採用される期間Ts72が発生する。当該タイミングの直前には信号波dst(1/2−d02)に対応してベクトルV02が採用される期間Ts02が発生する。期間Ts02,Ts72はキャリアC0が信号波drt/2を採るタイミングにおいて連続し、転流零ベクトル期間T02,T72でそれぞれ採用された零ベクトルV02,V72の両方を含むので、両者を併せて非転流零ベクトル期間Ts2と把握することができる。
【0174】
同様にして、キャリアC0が信号波drt+dst/2を採るタイミングの直前にはベクトルV72が採用される期間Ts71が発生する。当該タイミングの直後には信号波drt+dst(1/2+d02)に対応してベクトルV02が採用される期間Ts01が発生する。期間Ts01,Ts71はキャリアC0が信号波drt+dst/2を採るタイミングにおいて連続し、零ベクトルV02,V72の両方を含むので、両者を併せて非転流零ベクトル期間Ts1と把握することができる。
【0175】
キャリアC0は期間drt・Tにおいて最小値0、最大値drtを採る鋸歯波である。そして期間drt・Tにおいて第2インバータ用ゲート信号Sup2*は二回“H”となり、それらの期間はいずれも値drt・d02に相当する。よって期間drt・Tにおいて第2インバータ用ゲート信号Sup2*が活性化する期間は長さが相互に等しい。
【0176】
そして第2インバータ用ゲート信号Swp2*も第2インバータ用ゲート信号Sup2*と同様にして得られることに鑑みれば、期間drt・Tにおいて第2インバータ用ゲート信号Swp2*が活性化する二つの期間、即ち転流零ベクトル期間T72の一部と、期間Ts72とは長さが相互に等しい。
【0177】
よって期間drt・Tにおいて、期間T72と期間Ts02とで挟まれた期間Tkと、期間Ts72と期間T02とで挟まれた期間Tkとは、相互に長さが等しい。このように、転流零ベクトル期間T72と非転流零ベクトル期間Ts2とで挟まれた期間Tkと、転流零ベクトル期間T02と非転流零ベクトル期間Ts2とで挟まれた期間Tkとは、相互に長さが等しく、かつ期間Tkでは転流零ベクトル期間T02,T72で採用された零ベクトルV02,V72以外のベクトルが採用される。
【0178】
以上のことから期間drt・Tにおいて対称性のよい配列パターンを得ることができる。期間dst・Tについても同様に対称性のよい配列パターンを得ることができる。
【0179】
図13はこのように、一相当たりの信号波を3N個用いる場合の第2インバータ制御部62の構成を示すブロック図である。図11に示された構成に対して、演算部622B1,623B1,622C1,623C1及び比較器624C,625Cを、それぞれ演算部622B2,623B2,622C2,623C2及び比較器624D,625Dに置換した構成を採っている。
【0180】
演算部622A,623Aは、それぞれ(c−1)で説明したように、信号波drt+dst・V*,drt(1−V*)を生成する。比較器624A,625Aは上記信号波とキャリアC0とを比較した結果を出力する。U相についてみれば、比較器624A,625Aの出力はそれぞれ上述の論理値J11,J14に相当する。
【0181】
演算部622B2,623B2は、それぞれ信号波drt+dst(1/2+V*),drt(1/2−V*)を生成する。比較器624B,625Bは上記信号波とキャリアC0とを比較した結果を出力する。U相についてみれば、比較器624B,625Bの出力はそれぞれ上述の論理値J13,J16に相当する。
【0182】
演算部622C2,623C2は、それぞれ信号波drt+dst/2,drt/2を生成する。比較器624D,625Dは上記信号波とキャリアC0とを比較した結果を出力する。U相、V相、W相のいずれについても、比較器624D,625Dの出力はそれぞれ上述の論理値J12,J15に相当する。よって他の比較器624A,624B,625A,625Bとは異なり、相毎に比較要素を設ける必要がない。
【0183】
論理合成部627は、U相についてみれば、論理値J11〜J13に基づいて論理値K5,K6を求め、論理値K5,K6の論理和を採って第2インバータ用ゲート信号Sup2*を出力する。他の第2インバータ用ゲート信号Svp2*,Swp2*も同様にして出力される。これらの論理値J11〜J13に基づく論理演算は(c−2)で説明した論理値J5〜J10に基づいた論理演算と同様であるので、論理合成部627については図11に示された構成と共通している。
【0184】
D.信号波の増大によるキャリア周波数の仮想的な分数逓倍.
前節Cで説明した信号波の工夫は、期間drt・T,dst・Tのいずれか一方のみに適用してもよい。
【0185】
図14はキャリアC0と第2インバータ用ゲート信号Sup2*とを示すグラフであり、期間drt・Tにおいては(c−2)で説明された3個の信号波drt+dst・d02,drt+(2/3)dst−dst・d02,drt+(2/3)dst+dst・d02を採用し、期間drt・Tでは1つの信号波drt(1−d02)を採用した場合を示している。この場合、仮想的にはコンバータ用キャリアC0の周波数に対して3/2倍の逓倍を行ってパルス幅変調を行うことができる。
【0186】
図15はキャリアC0と、第2インバータ用ゲート信号Sup2*の一部となる論理値K2とを示すグラフであり、期間期間drt・Tにおいては(c−1)で説明された2個の信号波drt(1−d02),drt・d02を採用し、期間dst・Tでは、図9に示される信号波drt+dst・d02,drt+(2/3)dst−dst・d02,drt+(2/3)dst+dst・d02を採用することもできる。この場合、仮想的にはコンバータ用キャリアC0の周波数に対して5/2倍の逓倍を行ってパルス幅変調を行うことができる。
【0187】
このような仮想的な分数の逓倍は、実際的な逓倍を行う場合と比較して制御は容易である。実際に分数倍で逓倍したキャリアは、コンバータ用キャリアC0が転流するタイミング(値drtを採るタイミング)で、値drtを採らず、よって零電流におけるコンバータ3の転流が困難だからである。
【図面の簡単な説明】
【0188】
【図1】本発明が適用可能な直接形変換装置の構成を示す回路図である。
【図2】ゲート信号生成回路の構成を示すブロック図である。
【図3】各キャリアとゲート信号の波形を示すグラフである。
【図4】各キャリアとゲート信号の波形を示すグラフである。
【図5】キャリア生成部の動作を概念的に示すグラフである。
【図6】キャリア生成部の動作を概念的に示すグラフである。
【図7】キャリアとゲート信号の波形を示すグラフである。
【図8】第2インバータ制御部の構成を示すブロック図である。
【図9】キャリアとゲート信号の一部となる論理値とを示すグラフである。
【図10】キャリアとゲート信号の一部となる論理値とを示すグラフである。
【図11】第2インバータ制御部の構成を示すブロック図である。
【図12】キャリアとゲート信号の波形を示すグラフである。
【図13】第2インバータ制御部の構成を示すブロック図である。
【図14】キャリアとゲート信号の波形を示すグラフである。
【図15】キャリアとゲート信号の一部となる論理値とを示すグラフである。
【符号の説明】
【0189】
3 コンバータ
4,5 インバータ
6 ゲート信号生成装置
60 コンバータ制御部
61 第1インバータ制御部
62 第2インバータ制御部
601 台形状電圧指令生成部
602 中間相検出部
603,614,615,624,625,624A,625A,624B,625B,624C,625C 比較器
604,605 キャリア生成部
612,613,622,623,622A,622B,622B1,622B2,622C1,622C2,623A,623B,623B1,623B2,623C1,623C2 演算部
609 電流形ゲート論理変換部
619,629 論理和演算部
627,628 論理合成部
C0 コンバータ用キャリア
C1 第1キャリア
C2 第2キャリア
drt,dst 通流比
dst(1−V*),drt+dst・V*,drt・V*,drt+(2/3)dst+dst・V*,drt+(2/3)dst−dst・V*,drt(1−V*),drt(1/3+V*),drt(1/3−V*),drt+dst/2,drt/2 信号波
L1,L2 直流電源線
Srp*,Ssp*,Stp*,Srn*,Ssn*,Stn* コンバータ用ゲート信号
Sup1,Sun1,Svp1,Svn1,Swp1,Swn1,Sup2,Sun2,Svp2,Svn2,Swp2,Swn2 スイッチング素子
Sup1*,Sun1*,Svp1*,Svn1*,Swp1*,Swn1*,Sup2*,Sun2*,Svp2*,Svn2*,Swp2*,Swn2* インバータ用ゲート信号
T 一周期
T01,T02 転流零ベクトル期間
Ts01,Ts02,Ts1,Ts2 非転流零ベクトル期間
V01,V41,V61,V02,V42,V62,V72 瞬時空間ベクトル
V01,V02,V72 零ベクトル
Vu1*,Vv1*,Vw1*,Vu2*,Vv2*,Vw2* 相電圧指令
Vr,Vs,Vt 交流電圧
【特許請求の範囲】
【請求項1】
多相交流電圧(Vr,Vs,Vt)をパルス幅変調によって整流して一対の直流電源線(L1,L2)に出力するコンバータ(3)と、
前記一対の直流電源線の間で相互に並列に接続され、いずれも瞬時空間ベクトル制御に従ったパルス幅変調で動作する第1インバータ(4)及び第2インバータ(5)と
を備える直接形変換装置を制御する方法であって、
前記コンバータはコンバータ用キャリア(C0)がコンバータ用指令値(drt)の値を採るときに転流し、
前記コンバータ用キャリアの一周期(T)は、前記転流が行われるタイミングで第1値(dst)及び第2値(drt)で内分されて第1期間(dst・T)と第2期間(drt・T)とに区分され、
前記第1インバータの前記瞬時空間ベクトル制御で採用する瞬時空間ベクトル(V01,V41,V61)は、前記タイミングを含む期間である第1の転流零ベクトル期間(T01)において零ベクトル(V01)を採用し、
前記第2インバータの前記瞬時空間ベクトル制御に用いられる瞬時空間ベクトル(V02,V42,V62;V02,V42,V62,V72)は、前記タイミングを含む期間である第2の転流零ベクトル期間(T02;T02,T72)において零ベクトル(V02;V02,V72)を採用し、
前記第1期間において、前記第1インバータが前記第1の転流零ベクトル期間で採用された前記零ベクトル(V01)以外で採用する前記瞬時空間ベクトルの配列パターン(V41,V61,V41)はM回(Mは1以上の整数)出現し、
前記第1期間において、前記第2インバータが前記第2の転流零ベクトル期間で採用された前記零ベクトル(V02;V02,V72)以外で採用する前記瞬時空間ベクトルの配列パターン(V42,V62,V42)はN回(Nは2以上で前記Mと異なる整数)出現する、直接形変換装置の制御方法。
【請求項2】
前記第2インバータにおいて前記第1期間は、前記第2の転流零ベクトル期間(T02;T02,T72)と離散し、前記第2の転流零ベクトル期間で採用された前記零ベクトル(V02;V02,V72)が採用される期間である(N−1)個の非転流零ベクトル期間(Ts01;Ts1)を有し、
前記第2の転流零ベクトル期間と前記非転流零ベクトル期間とで挟まれた期間(Tk)の各々において前記第2インバータの前記瞬時空間ベクトル制御に用いられるベクトルの順序(V42,V62,V42;V62,V42)は相互に等しい、請求項1記載の直接形変換装置の制御方法。
【請求項3】
前記第1インバータ(4)の前記瞬時空間ベクトル制御に採用される第1のキャリア(C1)と、前記第2インバータ(5)の前記瞬時空間ベクトル制御に採用される第2のキャリア(C2)とは、前記コンバータ用キャリア(C0)と同期し、
前記第1キャリアでは前記第1期間(dst・T)において同じ波形が前記M回出現し、
前記第2キャリアでは前記第1期間において同じ波形が前記N回出現する、請求項2記載の直接形変換装置の制御方法。
【請求項4】
前記第1インバータの前記瞬時空間ベクトル制御に採用される第1のキャリア(C1)は前記コンバータ用キャリア(C0)と同期し、
前記第2インバータの前記瞬時空間ベクトル制御に採用される第2のキャリア(C2)の周期は、前記コンバータ用キャリア(C0)の周期と等しく、
前記第1期間(dst・T)において前記第2のキャリアに対して、前記第2インバータにおいて前記配列パターンに基づいて設定される信号波(dst(1−V*),drt+dst・V*;drt(1−V*),drt・V*;drt+(2/3)dst+dst・V*,drt+(2/3)dst−dst・V*,drt+dst・V*;drt(1−V*),drt(1/3+V*),drt(1/3−V*))が第2インバータの相毎にN個設定される、請求項2記載の直接形変換装置の制御方法。
【請求項5】
前記第2のキャリアに対して、前記第2インバータにおいて前記配列パターンに基づかず、前記第1値及び前記第2値(drt,dst)に基づいた信号波(drt+dst/2,drt/2)が前記第1期間(dst・T)において更に(N−1)個設定される、請求項4記載の直接形変換装置の制御方法。
【請求項6】
請求項1乃至請求項5の何れか一つに記載の直接形変換装置の制御方法が実行され、前記コンバータ(3)と、前記第1インバータ(4)と、前記第2インバータ(5)とを備える直接形変換装置。
【請求項7】
多相交流電圧(Vr,Vs,Vt)を整流して一対の直流電源線(L1,L2)に出力するコンバータ(3)と、
前記一対の直流電源線の間で相互に並列に接続される第1インバータ(4)及び第2インバータ(5)と
を備える直接形変換装置を制御する装置であって、
前記第1インバータを瞬時空間ベクトル制御に従ったパルス幅変調で動作させる第1制御信号(Sup1*,Sun1*;Svp1*,Svn1*;Swp1*,Swn1*)を出力する第1インバータ制御部(61)と、
前記第2インバータを瞬時空間ベクトル制御に従ったパルス幅変調で動作させる第2制御信号(Sup2*,Sun2*;Svp2*,Svn2*;Swp2*,Swn2*)を出力する第2インバータ制御部(62)と、
前記コンバータに転流を行わせる第3制御信号(Srp*,Ssp*,Stp*,Srn*,Ssn*,Stn*)を出力するコンバータ制御部(60)と
を備え、
前記コンバータ制御部は、
コンバータ用キャリア(C0)を生成するキャリア生成部(604)と、
コンバータ用指令値(Vr*,Vs*、Vt*)を生成するコンバータ用指令生成部(601)と、
前記コンバータ用キャリアとコンバータ用指令値との比較結果を用い、前記コンバータをパルス幅制御する前記第3制御信号を生成する第3制御信号生成部(603,609)と、
前記コンバータ用指令値(Vr*,Vs*、Vt*)の中間相(Vs*)の通流比(dst)を出力する中間相検出部(602)とを有し、
前記第1インバータ制御部は、
前記第1インバータの出力の指令値である第1出力指令値(Vu1*,Vv1*、Vw1*)を生成する第1出力指令生成部(611)と、
前記通流比と前記第1出力指令値とに基づいて、前記コンバータ用キャリアと同期した第1キャリア(C1)との比較がなされる第1インバータ用信号波(drt+dst・V*,drt(1−V*)を生成する第1演算部(612,613)と、
前記比較の結果に基づいて前記第1制御信号を生成する第1制御信号生成部(614,615,619)と
を有し、
前記第2インバータ制御部は、
前記第2インバータの出力の指令値である第2出力指令値(Vu2*,Vv2*、Vw2*)を生成する第2出力指令生成部(621)と、
前記通流比と前記第2出力指令値とに基づいて、前記コンバータ用キャリアと同期した第2キャリア(C2)との比較がなされる第2インバータ用信号波(drt+dst・V*,drt(1−V*);drt(1−V*)、drt・V*;drt+dst・V*、drt+dst(2/3−V*),drt+dst(2/3+V*),drt(1−V*),drt(1/3+V*,drt(1/3−V*);drt+dst・V*,drt+dst(1/2+V*),drt+dst/2,drt(1−V*),drt(1/2−V*),drt/2))を生成する第2演算部(622,623;622A,622B,623A,623B;622A,622B1,622C1,623A,623B1,623C1;622A,622B2,622C2,623A,623B2,623C2)と、
前記比較の結果に基づいて前記第2制御信号を生成する第2制御信号生成部(624,625,629;624A,624B,625A,625B,628;624A,624B,624C,625A,625B,625C,627;624A,624B,624C,625A,625B,625C,627)と
を有し、
前記第1インバータの前記瞬時空間ベクトル制御で採用する瞬時空間ベクトル(V01,V41,V61)は、前記コンバータ用キャリアが前記中間相の値を採るタイミングを含む期間である第1の転流零ベクトル期間(T01)において、零ベクトル(V01)を採用し、
前記第2インバータの前記瞬時空間ベクトル制御に用いられる瞬時空間ベクトル(V02,V42,V62;V02,V42,V62,V72)は、前記タイミングを含む期間である第2の転流零ベクトル期間(T02;T02,T72)において零ベクトル(V02;V02,V72)を採用し、
前記コンバータ用キャリアの一周期(T)のうち、前記タイミングによって区分される第1期間において、前記第1インバータが前記第1の転流零ベクトル期間で採用された前記零ベクトル(V01)以外で採用する前記瞬時空間ベクトルの配列パターン(V41,V61,V41)はM回(Mは1以上の整数)出現し、
前記第1期間において、前記第2インバータが前記第2の転流零ベクトル期間で採用された前記零ベクトル(V02;V02,V72)以外で採用する前記瞬時空間ベクトルの配列パターン(V42,V62,V42)はN回(Nは2以上で前記Mと異なる整数)出現する、制御信号生成装置(6)。
【請求項8】
前記第2インバータにおいて前記第1期間は、前記第2の転流零ベクトル期間(T02;T02,T72)と離散し、前記第2の転流零ベクトル期間で採用された前記零ベクトル(V02;V02,V72)が採用される期間である(N−1)個の非転流零ベクトル期間(Ts01;Ts1)を有し、
前記第2の転流零ベクトル期間と前記非転流零ベクトル期間とで挟まれた期間(Tk)の各々において前記第2インバータの前記瞬時空間ベクトル制御に用いられるベクトルの順序(V42,V62,V42;V62,V42)は相互に等しい、請求項7に記載の制御信号生成装置。
【請求項9】
前記第1キャリアでは前記第1期間(dst・T)において同じ波形が前記M回出現し、
前記第2キャリアでは前記第1期間において同じ波形が前記N回出現する、請求項8に記載の制御信号生成装置。
【請求項10】
前記第2インバータの前記瞬時空間ベクトル制御に採用される第2のキャリア(C2)の周期は、前記コンバータ用キャリア(C0)の周期と等しく、
前記第1期間(dst・T)において前記第2インバータ用信号波は、前記配列パターンに基づいた値(dst(1−V*),drt+dst・V*,drt(1−V*),drt・V*;drt+(2/3)dst+dst・V*,drt+(2/3)dst−dst・V*,drt+dst・V*,drt(1−V*),drt(1/3+V*),drt(1/3−V*))が相毎にN個設定される、請求項8記載の制御信号生成装置。
【請求項11】
前記第2インバータ用信号波は、前記配列パターンに基づかず、前記通流比に基づいた値(drt+dst/2,drt/2)が前記第1期間(dst・T)において更に(N−1)個設定される、請求項10記載の制御信号生成装置。
【請求項12】
請求項7乃至請求項11の何れか一つに記載の制御信号生成装置(6)と、
前記コンバータ(3)と、前記第1インバータ(4)と、前記第2インバータ(5)とを備える直接形変換装置。
【請求項1】
多相交流電圧(Vr,Vs,Vt)をパルス幅変調によって整流して一対の直流電源線(L1,L2)に出力するコンバータ(3)と、
前記一対の直流電源線の間で相互に並列に接続され、いずれも瞬時空間ベクトル制御に従ったパルス幅変調で動作する第1インバータ(4)及び第2インバータ(5)と
を備える直接形変換装置を制御する方法であって、
前記コンバータはコンバータ用キャリア(C0)がコンバータ用指令値(drt)の値を採るときに転流し、
前記コンバータ用キャリアの一周期(T)は、前記転流が行われるタイミングで第1値(dst)及び第2値(drt)で内分されて第1期間(dst・T)と第2期間(drt・T)とに区分され、
前記第1インバータの前記瞬時空間ベクトル制御で採用する瞬時空間ベクトル(V01,V41,V61)は、前記タイミングを含む期間である第1の転流零ベクトル期間(T01)において零ベクトル(V01)を採用し、
前記第2インバータの前記瞬時空間ベクトル制御に用いられる瞬時空間ベクトル(V02,V42,V62;V02,V42,V62,V72)は、前記タイミングを含む期間である第2の転流零ベクトル期間(T02;T02,T72)において零ベクトル(V02;V02,V72)を採用し、
前記第1期間において、前記第1インバータが前記第1の転流零ベクトル期間で採用された前記零ベクトル(V01)以外で採用する前記瞬時空間ベクトルの配列パターン(V41,V61,V41)はM回(Mは1以上の整数)出現し、
前記第1期間において、前記第2インバータが前記第2の転流零ベクトル期間で採用された前記零ベクトル(V02;V02,V72)以外で採用する前記瞬時空間ベクトルの配列パターン(V42,V62,V42)はN回(Nは2以上で前記Mと異なる整数)出現する、直接形変換装置の制御方法。
【請求項2】
前記第2インバータにおいて前記第1期間は、前記第2の転流零ベクトル期間(T02;T02,T72)と離散し、前記第2の転流零ベクトル期間で採用された前記零ベクトル(V02;V02,V72)が採用される期間である(N−1)個の非転流零ベクトル期間(Ts01;Ts1)を有し、
前記第2の転流零ベクトル期間と前記非転流零ベクトル期間とで挟まれた期間(Tk)の各々において前記第2インバータの前記瞬時空間ベクトル制御に用いられるベクトルの順序(V42,V62,V42;V62,V42)は相互に等しい、請求項1記載の直接形変換装置の制御方法。
【請求項3】
前記第1インバータ(4)の前記瞬時空間ベクトル制御に採用される第1のキャリア(C1)と、前記第2インバータ(5)の前記瞬時空間ベクトル制御に採用される第2のキャリア(C2)とは、前記コンバータ用キャリア(C0)と同期し、
前記第1キャリアでは前記第1期間(dst・T)において同じ波形が前記M回出現し、
前記第2キャリアでは前記第1期間において同じ波形が前記N回出現する、請求項2記載の直接形変換装置の制御方法。
【請求項4】
前記第1インバータの前記瞬時空間ベクトル制御に採用される第1のキャリア(C1)は前記コンバータ用キャリア(C0)と同期し、
前記第2インバータの前記瞬時空間ベクトル制御に採用される第2のキャリア(C2)の周期は、前記コンバータ用キャリア(C0)の周期と等しく、
前記第1期間(dst・T)において前記第2のキャリアに対して、前記第2インバータにおいて前記配列パターンに基づいて設定される信号波(dst(1−V*),drt+dst・V*;drt(1−V*),drt・V*;drt+(2/3)dst+dst・V*,drt+(2/3)dst−dst・V*,drt+dst・V*;drt(1−V*),drt(1/3+V*),drt(1/3−V*))が第2インバータの相毎にN個設定される、請求項2記載の直接形変換装置の制御方法。
【請求項5】
前記第2のキャリアに対して、前記第2インバータにおいて前記配列パターンに基づかず、前記第1値及び前記第2値(drt,dst)に基づいた信号波(drt+dst/2,drt/2)が前記第1期間(dst・T)において更に(N−1)個設定される、請求項4記載の直接形変換装置の制御方法。
【請求項6】
請求項1乃至請求項5の何れか一つに記載の直接形変換装置の制御方法が実行され、前記コンバータ(3)と、前記第1インバータ(4)と、前記第2インバータ(5)とを備える直接形変換装置。
【請求項7】
多相交流電圧(Vr,Vs,Vt)を整流して一対の直流電源線(L1,L2)に出力するコンバータ(3)と、
前記一対の直流電源線の間で相互に並列に接続される第1インバータ(4)及び第2インバータ(5)と
を備える直接形変換装置を制御する装置であって、
前記第1インバータを瞬時空間ベクトル制御に従ったパルス幅変調で動作させる第1制御信号(Sup1*,Sun1*;Svp1*,Svn1*;Swp1*,Swn1*)を出力する第1インバータ制御部(61)と、
前記第2インバータを瞬時空間ベクトル制御に従ったパルス幅変調で動作させる第2制御信号(Sup2*,Sun2*;Svp2*,Svn2*;Swp2*,Swn2*)を出力する第2インバータ制御部(62)と、
前記コンバータに転流を行わせる第3制御信号(Srp*,Ssp*,Stp*,Srn*,Ssn*,Stn*)を出力するコンバータ制御部(60)と
を備え、
前記コンバータ制御部は、
コンバータ用キャリア(C0)を生成するキャリア生成部(604)と、
コンバータ用指令値(Vr*,Vs*、Vt*)を生成するコンバータ用指令生成部(601)と、
前記コンバータ用キャリアとコンバータ用指令値との比較結果を用い、前記コンバータをパルス幅制御する前記第3制御信号を生成する第3制御信号生成部(603,609)と、
前記コンバータ用指令値(Vr*,Vs*、Vt*)の中間相(Vs*)の通流比(dst)を出力する中間相検出部(602)とを有し、
前記第1インバータ制御部は、
前記第1インバータの出力の指令値である第1出力指令値(Vu1*,Vv1*、Vw1*)を生成する第1出力指令生成部(611)と、
前記通流比と前記第1出力指令値とに基づいて、前記コンバータ用キャリアと同期した第1キャリア(C1)との比較がなされる第1インバータ用信号波(drt+dst・V*,drt(1−V*)を生成する第1演算部(612,613)と、
前記比較の結果に基づいて前記第1制御信号を生成する第1制御信号生成部(614,615,619)と
を有し、
前記第2インバータ制御部は、
前記第2インバータの出力の指令値である第2出力指令値(Vu2*,Vv2*、Vw2*)を生成する第2出力指令生成部(621)と、
前記通流比と前記第2出力指令値とに基づいて、前記コンバータ用キャリアと同期した第2キャリア(C2)との比較がなされる第2インバータ用信号波(drt+dst・V*,drt(1−V*);drt(1−V*)、drt・V*;drt+dst・V*、drt+dst(2/3−V*),drt+dst(2/3+V*),drt(1−V*),drt(1/3+V*,drt(1/3−V*);drt+dst・V*,drt+dst(1/2+V*),drt+dst/2,drt(1−V*),drt(1/2−V*),drt/2))を生成する第2演算部(622,623;622A,622B,623A,623B;622A,622B1,622C1,623A,623B1,623C1;622A,622B2,622C2,623A,623B2,623C2)と、
前記比較の結果に基づいて前記第2制御信号を生成する第2制御信号生成部(624,625,629;624A,624B,625A,625B,628;624A,624B,624C,625A,625B,625C,627;624A,624B,624C,625A,625B,625C,627)と
を有し、
前記第1インバータの前記瞬時空間ベクトル制御で採用する瞬時空間ベクトル(V01,V41,V61)は、前記コンバータ用キャリアが前記中間相の値を採るタイミングを含む期間である第1の転流零ベクトル期間(T01)において、零ベクトル(V01)を採用し、
前記第2インバータの前記瞬時空間ベクトル制御に用いられる瞬時空間ベクトル(V02,V42,V62;V02,V42,V62,V72)は、前記タイミングを含む期間である第2の転流零ベクトル期間(T02;T02,T72)において零ベクトル(V02;V02,V72)を採用し、
前記コンバータ用キャリアの一周期(T)のうち、前記タイミングによって区分される第1期間において、前記第1インバータが前記第1の転流零ベクトル期間で採用された前記零ベクトル(V01)以外で採用する前記瞬時空間ベクトルの配列パターン(V41,V61,V41)はM回(Mは1以上の整数)出現し、
前記第1期間において、前記第2インバータが前記第2の転流零ベクトル期間で採用された前記零ベクトル(V02;V02,V72)以外で採用する前記瞬時空間ベクトルの配列パターン(V42,V62,V42)はN回(Nは2以上で前記Mと異なる整数)出現する、制御信号生成装置(6)。
【請求項8】
前記第2インバータにおいて前記第1期間は、前記第2の転流零ベクトル期間(T02;T02,T72)と離散し、前記第2の転流零ベクトル期間で採用された前記零ベクトル(V02;V02,V72)が採用される期間である(N−1)個の非転流零ベクトル期間(Ts01;Ts1)を有し、
前記第2の転流零ベクトル期間と前記非転流零ベクトル期間とで挟まれた期間(Tk)の各々において前記第2インバータの前記瞬時空間ベクトル制御に用いられるベクトルの順序(V42,V62,V42;V62,V42)は相互に等しい、請求項7に記載の制御信号生成装置。
【請求項9】
前記第1キャリアでは前記第1期間(dst・T)において同じ波形が前記M回出現し、
前記第2キャリアでは前記第1期間において同じ波形が前記N回出現する、請求項8に記載の制御信号生成装置。
【請求項10】
前記第2インバータの前記瞬時空間ベクトル制御に採用される第2のキャリア(C2)の周期は、前記コンバータ用キャリア(C0)の周期と等しく、
前記第1期間(dst・T)において前記第2インバータ用信号波は、前記配列パターンに基づいた値(dst(1−V*),drt+dst・V*,drt(1−V*),drt・V*;drt+(2/3)dst+dst・V*,drt+(2/3)dst−dst・V*,drt+dst・V*,drt(1−V*),drt(1/3+V*),drt(1/3−V*))が相毎にN個設定される、請求項8記載の制御信号生成装置。
【請求項11】
前記第2インバータ用信号波は、前記配列パターンに基づかず、前記通流比に基づいた値(drt+dst/2,drt/2)が前記第1期間(dst・T)において更に(N−1)個設定される、請求項10記載の制御信号生成装置。
【請求項12】
請求項7乃至請求項11の何れか一つに記載の制御信号生成装置(6)と、
前記コンバータ(3)と、前記第1インバータ(4)と、前記第2インバータ(5)とを備える直接形変換装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2010−51090(P2010−51090A)
【公開日】平成22年3月4日(2010.3.4)
【国際特許分類】
【出願番号】特願2008−212989(P2008−212989)
【出願日】平成20年8月21日(2008.8.21)
【出願人】(000002853)ダイキン工業株式会社 (7,604)
【Fターム(参考)】
【公開日】平成22年3月4日(2010.3.4)
【国際特許分類】
【出願日】平成20年8月21日(2008.8.21)
【出願人】(000002853)ダイキン工業株式会社 (7,604)
【Fターム(参考)】
[ Back to top ]