素子搭載用基板、携帯機器、および素子搭載用基板の製造方法
【課題】垂直実装用の素子搭載用基板における外部接続用端子の高密度化を図る技術を提供する。
【解決手段】素子搭載用基板１００は、垂直実装用の素子搭載用基板であって、第１〜第４絶縁樹脂層１１６，１２２，１２８，１３４と、各絶縁樹脂層の主表面上に設けられた第１〜第６配線層１１２，１１４，１１８，１２４，１３０，１３６と、第１〜第４絶縁樹脂層１１６，１２２，１２８，１３４のそれぞれを貫通し、第１〜第６配線層１１２，１１４，１１８，１２４，１３０，１３６のいずれかと電気的に接続され、素子搭載用基板１００の側端面１０４において露出して外部接続用端子１０６として機能するビア導体１２０，１２６，１３２，１３８と、を備える。
【解決手段】素子搭載用基板１００は、垂直実装用の素子搭載用基板であって、第１〜第４絶縁樹脂層１１６，１２２，１２８，１３４と、各絶縁樹脂層の主表面上に設けられた第１〜第６配線層１１２，１１４，１１８，１２４，１３０，１３６と、第１〜第４絶縁樹脂層１１６，１２２，１２８，１３４のそれぞれを貫通し、第１〜第６配線層１１２，１１４，１１８，１２４，１３０，１３６のいずれかと電気的に接続され、素子搭載用基板１００の側端面１０４において露出して外部接続用端子１０６として機能するビア導体１２０，１２６，１３２，１３８と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子搭載用基板、携帯機器、および素子搭載用基板の製造方法に関する。
【背景技術】
【０００２】
従来、垂直実装用の素子搭載用基板が知られている。この素子搭載用基板は、プリント基板に対して、素子搭載用基板の主表面とプリント基板の主表面とが直交する姿勢で搭載される。特許文献１には、コア部材と、コア部材の一方の主表面から側端面を経由して他方の主表面に延在する配線とを備えた垂直実装用の素子搭載用基板が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−４０８７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、電子機器の小型化、高機能化に伴い、電子機器に使用される半導体装置のさらなる小型化、高密度化が求められている。このような要求に応えるべく、垂直実装用の素子搭載用基板についても、外部の電極端子と電気的に接続するための端子（以下、適宜この端子を外部接続用端子と称する）をより狭い領域に多数形成すること、すなわち、外部接続用端子の高密度化が求められている。これに対し、上述した従来の垂直実装用の素子搭載用基板では、外部接続用端子の高密度化を図る上で改善の余地があった。
【０００５】
本発明はこうした課題に鑑みてなされたものであり、その目的は、垂直実装用の素子搭載用基板における外部接続用端子の高密度化を図る技術を提供することにある。
【課題を解決するための手段】
【０００６】
本発明のある態様は、素子搭載用基板である。当該素子搭載用基板は、垂直実装用の素子搭載用基板であって、絶縁樹脂層と、絶縁樹脂層の一方の主表面上に設けられた配線層と、絶縁樹脂層を貫通し、配線層と電気的に接続され、素子搭載用基板の側端面において露出して外部の電極端子と電気的に接続するための端子として機能するビア導体と、を備えたことを特徴とする。
【０００７】
この態様によれば、垂直実装用の素子搭載用基板における外部接続用端子の高密度化を図ることができる。
【０００８】
上記態様において、絶縁樹脂層が複数積層され、素子搭載用基板の延在方向に並ぶ複数の端子からなる端子列を複数有してもよい。
【０００９】
上記態様において、隣接する２つの端子列のうち一方の端子列に含まれる各端子は、他方の端子列に含まれる各端子と素子搭載用基板の延在方向にずれてもよい。
【００１０】
また、上記いずれかの態様において、絶縁樹脂層が複数積層され、端子は、隣接する絶縁樹脂層のそれぞれに配置されて絶縁樹脂層の積層方向で重なる複数のビア導体で構成されてもよい。また、上記いずれかの態様において、端子の表面上に設けられためっき層をさらに備え、めっき層は、側端面から突出してもよい。また、上記いずれかの態様において、最外層の絶縁樹脂層の主表面上に設けられた保護層をさらに備え、保護層は、側端面において、最外層の絶縁樹脂層と少なくとも一部が重なる端子に対応する領域に延在してもよい。
【００１１】
本発明の他の態様は携帯機器である。当該携帯機器は、上述したいずれかの態様の素子搭載用基板と、素子搭載用基板の一方の主表面側に搭載された半導体素子と、を備えた半導体モジュールを搭載したことを特徴とする。
【００１２】
本発明のさらに他の態様は素子搭載用基板の製造方法である。当該素子搭載用基板の製造方法は、絶縁樹脂層の素子搭載用基板形成領域およびダイシングライン用領域をまたぐ領域に絶縁樹脂層を貫通するビアホールを形成する工程と、ビアホール内にビア導体を形成する工程と、絶縁樹脂層の一方の主表面上に金属層を積層し、当該金属層を選択的に除去してビア導体と電気的に接続された配線層を形成して、ダイシングライン用領域で連結された複数の素子搭載用基板を形成する工程と、ダイシングライン用領域に沿って絶縁樹脂層をダイシングして、複数の素子搭載用基板を個片化するとともに、素子搭載用基板形成領域およびダイシングライン用領域をまたぐ領域に形成されたビア導体を切断面に露出させて外部の電極端子と接続するための端子を形成する工程と、を含むことを特徴とする。
【００１３】
上記態様におけるビアホールを形成する工程において、隣接する２つの素子搭載用基板形成領域とその間のダイシングライン用領域とをまたぐ領域にビアホールを形成し、端子を形成する工程において、絶縁樹脂層をダイシングして、隣接する２つの素子搭載用基板形成領域の一方とダイシングライン用領域の切断面、および他方とダイシングライン用領域の切断面にビア導体を露出させて端子を形成してもよい。
【発明の効果】
【００１４】
本発明によれば、垂直実装用の素子搭載用基板における外部接続用端子の高密度化を図る技術を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】実施形態１に係る垂直実装用の素子搭載用基板を含む半導体モジュールの構成を示す概略斜視図である。
【図２】図２（Ａ）は、図１および図２（Ｃ）におけるＡ−Ａ線に沿った概略断面図であり、図２（Ｂ）は、図１および図２（Ｃ）におけるＢ−Ｂ線に沿った概略断面図であり、図２（Ｃ）は、実施形態１に係る素子搭載用基板を含む半導体モジュールを図１の矢印Ｃ方向から見たときの概略側端面図であり、図２（Ｄ）は、外部接続用端子近傍の概略断面図である。
【図３】図３（Ａ）〜図３（Ｃ）は、実施形態１に係る素子搭載用基板および半導体モジュールの製造方法を示す工程断面図である。
【図４】図４（Ａ）〜図４（Ｃ）は、実施形態１に係る素子搭載用基板および半導体モジュールの製造方法を示す工程断面図である。
【図５】絶縁樹脂層の素子搭載用基板形成領域およびダイシングライン用領域とビアホールとの位置関係を説明するための模式図である。
【図６】図６（Ａ）〜図６（Ｃ）は、実施形態１に係る素子搭載用基板および半導体モジュールの製造方法を示す工程断面図である。
【図７】図７（Ａ）〜図７（Ｃ）は、実施形態１に係る素子搭載用基板および半導体モジュールの製造方法を示す工程断面図である。
【図８】変形例１に係る素子搭載用基板の製造方法における絶縁樹脂層の素子搭載用基板形成領域およびダイシングライン用領域とビアホールとの位置関係を説明するための模式図である。
【図９】変形例２に係る素子搭載用基板の製造方法における絶縁樹脂層の素子搭載用基板形成領域およびダイシングライン用領域とビアホールとの位置関係を説明するための模式図である。
【図１０】実施形態２に係る携帯電話の構成を示す図である。
【図１１】携帯電話の部分断面図である。
【図１２】他の変形例に係る素子搭載用基板を備えた半導体モジュールの構成を示す概略断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１７】
（実施形態１）
図１は、実施形態１に係る垂直実装用の素子搭載用基板を含む半導体モジュールの構成を示す概略斜視図である。図１に示すように、半導体モジュール１は、素子搭載用基板１００と、素子搭載用基板１００の一方の主表面１０２上に搭載された半導体素子４０２ａ，４０４ａ、および複数の電子部品４０６ａを備える。半導体素子４０２ａ，４０４ａは、例えば集積回路（ＩＣ）、大規模集積回路（ＬＳＩ）などの半導体チップである。電子部品４０６ａは、例えばコンデンサ、抵抗、インダクタ等の受動素子である。素子搭載用基板１００は、その主表面と搭載対象である他の基板の主表面とが略直交するように配置されて他の基板に搭載される、垂直実装用の素子搭載用基板であって、その主表面１０２と略直交する側端面１０４に外部接続用端子１０６を有する。本実施形態では、後述する素子搭載用基板３００が前記「他の基板」に該当する。
【００１８】
半導体モジュール１は、素子搭載用基板１００の側端面１０４が他の半導体モジュール３における素子搭載用基板３００の一方の主表面３０２と対向するように配置されて、半導体モジュール３に対して垂直に実装される。半導体モジュール３は、主表面３０２上に搭載された半導体素子４０２ｂ，４０４ｂ、および複数の電子部品４０６ｂを備える。素子搭載用基板１００の側端面１０４に設けられた外部接続用端子１０６は、はんだボールや異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film）樹脂（いずれも図示せず）等を介して、素子搭載用基板３００の主表面３０２に設けられた外部接続用端子３０６と電気的に接続される。なお、半導体モジュール３の構成は、外部接続用端子３０６の配置が異なることを除いて半導体モジュール１と同様である。
【００１９】
本実施形態では、半導体モジュール１，３の半導体素子４０２ａ，４０２ｂは３軸加速度センサであり、半導体素子４０４ａ，４０４ｂは半導体素子４０２ａ，４０２ｂから加速度信号を受信して、手振れ補正情報を生成するための処理回路ＩＣである。半導体モジュール１，３は、互いに略垂直に接続されることで６軸センシングモジュールを構成している。半導体モジュール１，３からなる６軸センシングモジュールは、手振れ補正機能を有する、デジタルスチルカメラ、デジタルビデオカメラ、携帯電話搭載のカメラなどの撮像装置に搭載される。具体的には、６軸センシングモジュールは、素子搭載用基板３００の他方の主表面側に形成された外部接続用端子（図示せず）が撮像装置のプリント基板上に電気的に接続され、これにより撮像装置に搭載される。
【００２０】
図２（Ａ）は、図１および図２（Ｃ）におけるＡ−Ａ線に沿った概略断面図であり、図２（Ｂ）は、図１および図２（Ｃ）におけるＢ−Ｂ線に沿った概略断面図であり、図２（Ｃ）は、実施形態１に係る素子搭載用基板を含む半導体モジュールを図１の矢印Ｃ方向から見たときの概略側端面図であり、図２（Ｄ）は、外部接続用端子近傍の概略断面図である。
【００２１】
図２（Ａ）および図２（Ｂ）に示すように、素子搭載用基板１００は、基材１１０と、第１〜第４絶縁樹脂層１１６，１２２，１２８，１３４と、第１〜第６配線層１１２，１１４，１１８，１２４，１３０，１３６と、保護層１４０，１４２とを備える。
【００２２】
基材１１０は、絶縁性のコア基材であり、例えば、ＢＴレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂で形成することができる。基材１１０の厚さは、例えば約５０μｍ〜約５００μｍであり、好ましくは２００μｍである。
【００２３】
基材１１０の一方の主表面上には、所定パターンの第１配線層１１２が設けられている。また、基材１１０の他方の主表面上には、所定パターンの第２配線層１１４が設けられている。第１配線層１１２および第２配線層１１４は、例えば銅（Ｃｕ）からなり、その厚さは、例えば約１０μｍ〜約３０μｍである。
【００２４】
基材１１０の所定位置には、基材１１０を貫通するビア導体１１１が設けられている。ビア導体１１１により、第１配線層１１２と第２配線層１１４とが電気的に接続されている。ビア導体１１１は、例えば銅めっきにより形成される。ビア導体１１１の平均直径は、例えば約５０μｍφ〜約２００μｍφである。
【００２５】
第１配線層１１２が設けられている側の、基材１１０の主表面上には、第１配線層１１２を覆うようにして第１絶縁樹脂層１１６が設けられている。第１絶縁樹脂層１１６の基材１１０と反対側の主表面上には、所定パターンの第３配線層１１８が設けられている。第１絶縁樹脂層１１６の所定位置には、第１絶縁樹脂層１１６を貫通するビア導体１２０が設けられており、ビア導体１２０により第１配線層１１２と第３配線層１１８とが電気的に接続されている。
【００２６】
第３配線層１１８が設けられている側の、第１絶縁樹脂層１１６の主表面上には、第３配線層１１８を覆うようにして第２絶縁樹脂層１２２が設けられている。第１絶縁樹脂層１１６と反対側の、第２絶縁樹脂層１２２の主表面上には、所定パターンの第４配線層１２４が設けられている。第２絶縁樹脂層１２２の所定位置には、第２絶縁樹脂層１２２を貫通するビア導体１２６が設けられており、ビア導体１２６により第３配線層１１８と第４配線層１２４とが電気的に接続されている。
【００２７】
第２配線層１１４が設けられている側の、基材１１０の主表面上には、第２配線層１１４を覆うようにして第３絶縁樹脂層１２８が設けられている。基材１１０と反対側の、第３絶縁樹脂層１２８の主表面上には、所定パターンの第５配線層１３０が設けられている。第３絶縁樹脂層１２８の所定位置には、第３絶縁樹脂層１２８を貫通するビア導体１３２が設けられており、ビア導体１３２により第２配線層１１４と第５配線層１３０とが電気的に接続されている。
【００２８】
第５配線層１３０が設けられている側の、第３絶縁樹脂層１２８の主表面上には、第５配線層１３０を覆うようにして第４絶縁樹脂層１３４が設けられている。第３絶縁樹脂層１２８と反対側の、第４絶縁樹脂層１３４の主表面上には、所定パターンの第６配線層１３６が設けられている。第４絶縁樹脂層１３４の所定位置には、第４絶縁樹脂層１３４を貫通するビア導体１３８が設けられており、ビア導体１３８により第５配線層１３０と第６配線層１３６とが電気的に接続されている。
【００２９】
第１絶縁樹脂層１１６、第２絶縁樹脂層１２２、第３絶縁樹脂層１２８、および第４絶縁樹脂層１３４は、基材１１０と同一の材料で形成することができる。第１〜第４絶縁樹脂層１１６，１２２，１２８，１３４の厚さは、例えばそれぞれ約３０μｍ〜約１００μｍである。第３配線層１１８、第４配線層１２４、第５配線層１３０、および第６配線層１３６は、第１配線層１１２および第２配線層１１４と同一の材料で形成することができる。第３〜第６配線層１１８，１２４，１３０，１３６の厚さは、例えば約１０μｍ〜約３０μｍである。ビア導体１２０，１２６，１３２，１３８は、ビア導体１１１と同一の材料で形成することができる。ビア導体１２０，１２６，１３２，１３８の平均直径は、例えば約５０μｍφ〜約２００μｍφである。
【００３０】
最外層の第２絶縁樹脂層１２２における第４配線層１２４が設けられている側の主表面上には、保護層１４０が設けられている。保護層１４０は、例えばフォトソルダーレジストで形成され、保護層１４０によって第４配線層１２４の酸化などが防止される。保護層１４０は、素子搭載用基板１００の側端面１０４において、最外層の第２絶縁樹脂層１２２と一部が重なる外部接続用端子１０６に対応する領域に延在している。したがって、この外部接続用端子１０６は、素子搭載用基板１００の厚さ方向で全体が保護層１４０と重なっている。すなわち、素子搭載用基板１００の平面視で、この外部接続用端子１０６は、全体が保護層１４０と重なっている。そのため、外部接続用端子１０６は、素子搭載用基板１００の側端面１０４から主表面１０２までは延びていない。
【００３１】
また、保護層１４０は、半導体素子４０２ａ，４０４ａの搭載領域に開口部１４０ａ，１４０ｂを有する。保護層１４０の開口部１４０ａ，１４０ｂからは第４配線層１２４の電極パッド（ランド領域）が露出している。電極パッドは、第４配線層１２４の引き回された先の端部に設けられている。開口部１４０ａから露出する第４配線層１２４の電極パッドには、はんだボール５を介して半導体素子４０２ａの素子電極（図示せず）が接続されている。開口部１４０ｂから露出する第４配線層１２４の電極パッドには、半導体素子４０４ａの素子電極（図示せず）が金線７によりワイヤボンディング接続されている。
【００３２】
最外層の第４絶縁樹脂層１３４における第６配線層１３６が設けられている側の主表面上には、保護層１４２が設けられている。保護層１４２は、例えばフォトソルダーレジストで形成され、保護層１４２によって第６配線層１３６の酸化などが防止される。保護層１４２は、第４絶縁樹脂層１３４の全面を覆っている。したがって、最外層の第４絶縁樹脂層１３４と一部が重なる外部接続用端子１０６は、素子搭載用基板１００の厚さ方向で全体が保護層１４２と重なっており、そのため外部接続用端子１０６は、素子搭載用基板１００の側端面１０４から主表面１０２と反対側の主表面までは延びていない。保護層１４０，１４２の厚さは、例えば約２０μｍ〜約５０μｍである。
【００３３】
図２（Ｃ）に示すように、素子搭載用基板１００の側端面１０４において、ビア導体１２０，１２６，１３２，１３８が露出している。側端面１０４において露出するビア導体１２０，１２６，１３２，１３８は、外部の電極端子と電気的に接続するための端子として機能する。本実施形態では、側端面１０４において露出するビア導体１２０，１２６，１３２，１３８は、それぞれ外部接続用端子１０６の一部を形成しており、素子搭載用基板３００の外部接続用端子３０６と電気的に接続される。
【００３４】
このように、絶縁樹脂層を貫通し、配線層と電気的に接続されたビア導体の一部を側端面１０４において露出させて外部接続用端子として機能させた場合には、コア部材の一方の主表面から側端面を経由して他方の主表面に配線を延在させた従来の構造に比べて、素子搭載用基板１００の厚さ方向における外部接続用端子の延在範囲を小さくすることができる。そのため、例えばはんだボールを介して外部接続用端子１０６と素子搭載用基板３００の外部接続用端子３０６とを接続する場合に、従来の構造に比べてはんだボールの直径を小さくすることができる。これにより、素子搭載用基板１００の延在方向（素子搭載用基板１００の主表面に平行な方向）における外部接続用端子１０６間の間隔を小さくすること、すなわち、外部接続用端子１０６間の挟ピッチ化を図ることができる。そして、その結果、外部接続用端子１０６の高密度化を図ることができる。
【００３５】
また、本実施形態に係る素子搭載用基板１００は、絶縁樹脂層が複数積層され、素子搭載用基板１００の延在方向に並ぶ複数の外部接続用端子１０６からなる端子列を複数有する。具体的には、素子搭載用基板１００は、基材１１０、および第１〜第４絶縁樹脂層１１６，１２２，１２８，１３４を含む複数の絶縁樹脂層が積層された構造を有する。そして、素子搭載用基板１００は、ビア導体１２０とビア導体１２６とで構成される外部接続用端子１０６ａが複数並んだ端子列と、ビア導体１３２とビア導体１３８とで構成される外部接続用端子１０６ｂが複数並んだ端子列とを有する（以下、適宜、外部接続用端子１０６ａおよび外部接続用端子１０６ｂを総称して外部接続用端子１０６と称する）。２つの端子列は、素子搭載用基板１００の厚さ方向に並んで配置されている。
【００３６】
本実施形態の素子搭載用基板１００は、外部接続用端子が基板の側端面上で一方の主表面側から他方の主表面側にかけて線状に設けられた構造とは異なり、外部接続用端子１０６が側端面１０４上に点状に設けられた構造である。そのため、上述したように素子搭載用基板１００の延在方向に並ぶ複数の外部接続用端子１０６からなる端子列を、素子搭載用基板１００の厚さ方向に複数配列することができる。その結果、側端面１０４における外部接続用端子１０６の数を増やすことができるため、外部接続用端子１０６の高密度化を図ることができる。
【００３７】
また、隣接する２つの端子列のうち一方の端子列に含まれる各外部接続用端子１０６ａは、他方の端子列に含まれる各外部接続用端子１０６ｂと素子搭載用基板１００の延在方向にずれている。すなわち、外部接続用端子１０６ａと外部接続用端子１０６ｂとが千鳥状に配置されている。これにより、例えば２つの外部接続用端子１０６ａ上に搭載された２つのはんだボールの隙間に、外部接続用端子１０６ｂ上に搭載されたはんだボールを配置することができる。したがって、外部接続用端子１０６ａと外部接続用端子１０６ｂとを、素子搭載用基板１００の延在方向位置を一致させて配置する場合に比べて、素子搭載用基板１００の厚さ方向の外部接続用端子１０６間距離を短くすることができる。その結果、側端面１０４における外部接続用端子１０６の高密度化を図ることができる。
【００３８】
また、本実施形態に係る素子搭載用基板１００では、第１絶縁樹脂層１１６に配置されたビア導体１２０と、第１絶縁樹脂層１１６に隣接する第２絶縁樹脂層１２２に配置されたビア導体１２６とが絶縁樹脂層の積層方向（素子搭載用基板１００の厚さ方向）で重なっている。そして、ビア導体１２０およびビア導体１２６が第３配線層１１８を介して連結されて外部接続用端子１０６ａが形成されている。同様に、第３絶縁樹脂層１２８に配置されたビア導体１３２と第４絶縁樹脂層１３４に配置された第５配線層１３０とが絶縁樹脂層の積層方向で重なり、両者が第５配線層１３０を介して連結されて外部接続用端子１０６ｂが形成されている。すなわち、外部接続用端子１０６は、隣接する絶縁樹脂層のそれぞれに配置されて絶縁樹脂層の積層方向で重なる複数のビア導体で構成されている。これにより、外部接続用端子１０６の面積を大きくすることができ、その結果、素子搭載用基板１００の外部接続用端子における電気抵抗を小さくすることができる。
【００３９】
ビア導体１２０とビア導体１２６とで形成される外部接続用端子１０６ａの一部は、第１配線層１１２、第３配線層１１８、および第４配線層１２４により引き回されて、はんだボール５を介して半導体素子４０２ａの素子電極と電気的に接続されている（図２（Ａ）参照）。また、ビア導体１３２とビア導体１３８とで形成される外部接続用端子１０６ｂの一部は、第２配線層１１４、第１配線層１１２、第３配線層１１８、および第４配線層１２４により引き回されて、金線７を介して半導体素子４０４ａの素子電極と電気的に接続されている（図２（Ｂ）参照）。
【００４０】
図２（Ｄ）に示すように、外部接続用端子１０６の表面上には、側端面１０４から突出するめっき層１５０が設けられていてもよい。めっき層１５０は、例えばＮｉ／Ａｕ層などである。外部接続用端子１０６の表面上に側端面１０４から突出するめっき層１５０を設けることで、素子搭載用基板１００の外部接続用端子１０６と素子搭載用基板３００の外部接続用端子３０６とをより確実に接続することができる。後述する製造工程に起因して側端面１０４および外部接続用端子１０６の表面は面一であるため、外部接続用端子１０６の表面上に形成しためっき層１５０は側端面１０４から突出することになる。また、外部接続用端子１０６の表面は平坦であるため、その表面上に形成しためっき層１５０の表面もまた平坦になる。なお、本実施形態では、第１〜第６配線層１１２，１１４，１１８，１２４，１３０，１３６の一部も側端面１０４において露出しているため、外部接続用端子１０６にめっき層１５０を設けた場合、配線層の当該露出部分もめっきされる。めっき層１５０としてＮｉ／Ａｕ層を形成する場合、Ｎｉ層の厚さは例えば約３μｍ〜約１５μｍであり、Ａｕ層の厚さは例えば約０．０１μｍ〜約０．５μｍである。
【００４１】
また、素子搭載用基板１００の側端面１０４に、素子搭載用基板１００に搭載された半導体素子、電子部品のいずれとも接続されないダミー端子を設け、素子搭載用基板３００側にも側端面１０４に設けたダミー端子に対応するダミー端子を設けて、これらのダミー端子同士を接続してもよい。これによれば、素子搭載用基板１００と素子搭載用基板３００とをより強固に固定することができ、その結果、半導体モジュール１と半導体モジュール３との接続信頼性を高めることができる。
【００４２】
（素子搭載用基板および半導体モジュールの製造方法）
実施形態１に係る素子搭載用基板１００を含む半導体モジュール１の製造方法について、図３（Ａ）〜図７（Ｃ）を参照して説明する。図３（Ａ）〜図３（Ｃ）、図４（Ａ）〜図４（Ｃ）、図６（Ａ）〜図６（Ｃ）、および図７（Ａ）〜図７（Ｃ）は、実施形態１に係る素子搭載用基板および半導体モジュールの製造方法を示す工程断面図である。図５は、絶縁樹脂層の素子搭載用基板形成領域およびダイシングライン用領域とビアホールとの位置関係を説明するための模式図である。なお、図３（Ａ）〜図３（Ｃ）、図４（Ａ）〜図４（Ｃ）、図６（Ａ）〜図６（Ｃ）、および図７（Ａ）〜図７（Ｃ）に示す断面は、図１および図２（Ｃ）におけるＡ−Ａ線に沿った断面と同一位置の断面である。
【００４３】
まず、図３（Ａ）に示すように、一方の主表面上に金属層としての銅箔２１２が、他方の主表面上に金属層としての銅箔２１４が貼り付けられた基材１１０を準備する。この基材１１０には、素子搭載用基板形成領域Ｅとダイシングライン用領域Ｄとがマトリクス状に配置されている（図５参照）。
【００４４】
次に、図３（Ｂ）に示すように、ドリル加工、レーザ加工などの掘削加工により、基材１１０および銅箔２１２，２１４の所定領域にビアホール２１１を形成する。
【００４５】
次に、図３（Ｃ）に示すように、無電解めっき法および電解めっき法により、ビアホール２１１に銅を充填してビア導体１１１を形成する。これにともない、基材１１０の主表面に設けられた銅箔２１２，２１４が厚膜化される。なお、銅箔２１２，２１４が厚膜化された状態の図示は省略する。また、ビア導体１１１と銅箔２１２，２１４との境界部分は模式的に示している。
【００４６】
次に、図４（Ａ）に示すように、周知のフォトリソグラフィ法およびエッチング法を用いて銅箔２１２を選択的に除去し、基材１１０の一方の主表面上に所定パターンの第１配線層１１２を形成する。同様に、銅箔２１４を選択的に除去して基材１１０の他方の主表面上に第２配線層１１４を形成する。
【００４７】
次に、図４（Ｂ）に示すように、基材１１０の第１配線層１１２が形成された側の主表面上に、銅箔２１８が積層された第１絶縁樹脂層１１６を積層する。また、基材１１０の第２配線層１１４が形成された側の主表面上に、銅箔２３０が積層された第３絶縁樹脂層１２８を積層する。
【００４８】
次に、図４（Ｃ）に示すように、レーザを打つ箇所に予めエッチングを施して当該箇所の銅箔２１８を除去した後、例えばレーザ加工により、第１絶縁樹脂層１１６の所定領域にビアホール２２０を形成する。このとき、図５に示すように、ビアホール２２０の一部は、第１絶縁樹脂層１１６の素子搭載用基板形成領域Ｅおよびダイシングライン用領域Ｄをまたぐ領域に形成される。なお、図５では、ビアホール２２０のうち、素子搭載用基板形成領域Ｅおよびダイシングライン用領域Ｄをまたぐ領域に形成されるビアホール２２０のみを図示している。同様にして、第３絶縁樹脂層１２８の、素子搭載用基板形成領域Ｅおよびダイシングライン用領域Ｄをまたぐ領域を含む所定領域にビアホール２３２が形成される。本実施形態では、各素子搭載用基板１００の１つの側端面に外部接続用端子１０６が形成されるようにビアホール２２０が形成されている。また、図５において記号Ａで示すように、本実施形態の製造方法では、各素子搭載用基板１００に形成される配線パターンの上下左右方向が互いに一致するように、各素子搭載用基板形成領域Ｅに素子搭載用基板１００が形成される。図５の記号Ａは、素子搭載用基板１００に形成される配線パターンを模式的に示している。
【００４９】
次に、図６（Ａ）に示すように、無電解めっき法および電解めっき法により、ビアホール２２０に銅を充填してビア導体１２０を形成する。同様にしてビアホール２３２に銅を充填してビア導体１３２を形成する。なお、銅箔２１８，２３０が厚膜化された状態の図示は省略する。また、ビア導体１２０と銅箔２１８との境界部分およびビア導体１３２と銅箔２３０との境界部分は模式的に示している。
【００５０】
次に、図６（Ｂ）に示すように、周知のフォトリソグラフィ法およびエッチング法を用いて銅箔２１８を選択的に除去して、所定パターンの第３配線層１１８を形成する。同様にして、第３絶縁樹脂層１２８の主表面上に第５配線層１３０を形成する。
【００５１】
次に、図６（Ｃ）に示すように、図４（Ｂ）〜図６（Ｂ）で説明した工程が繰り返されて、第１絶縁樹脂層１１６の主表面上に、第２絶縁樹脂層１２２、ビア導体１２６、および第４配線層１２４が形成される。また、同様にして、第３絶縁樹脂層１２８の主表面上に、第４絶縁樹脂層１３４、ビア導体１３８、および第６配線層１３６が形成される。
【００５２】
次に、図７（Ａ）に示すように、第２絶縁樹脂層１２２の主表面上にフォトソルダーレジストを積層し、周知のフォトリソグラフィ法およびエッチング法を用いて、第４配線層１２４の電極パッドを露出させる開口部１４０ａを有する保護層１４０を形成する。また、第４絶縁樹脂層１３４の主表面上にフォトソルダーレジストを積層して保護層１４２を形成する。以上の工程により、ダイシングライン用領域Ｄで連結された複数の素子搭載用基板１００が形成される。
【００５３】
次に、図７（Ｂ）に示すように、開口部１４０ａから露出する第４配線層１２４の電極パッドにはんだボール５を搭載する。そして、はんだボール５上に半導体素子４０２ａを搭載し、リフロー工程によりはんだボール５を溶融して、第４配線層１２４の電極パッドと半導体素子４０２ａの素子電極とをはんだボール５を介して接合する。これにより、ダイシングライン用領域Ｄで連結された複数の半導体モジュール１が形成される。なお、図示は省略するが、保護層１４０には開口部１４０ｂが形成され、開口部１４０ｂから露出する第４配線層１２４の電極パッドに金線７を介して半導体素子４０４ａが接合される。
【００５４】
次に、図７（Ｃ）に示すように、従来公知のダイシング装置（図示せず）を用いて、まずビア導体１２０，１２６と重なるダイシングライン用領域Ｄ（図５で上下方向に延びるダイシングライン用領域）に沿って基材１１０および第１〜第４絶縁樹脂層１１６，１２２，１２８，１３４をダイシングする。次に、残ったダイシングライン用領域Ｄ’（図５で左右方向に延びるダイシングライン用領域）に沿って基材１１０および第１〜第４絶縁樹脂層１１６，１２２，１２８，１３４をダイシングする。これにより、複数の素子搭載用基板１００あるいは半導体モジュール１を個片化する。また、このダイシングによって、素子搭載用基板形成領域Ｅおよびダイシングライン用領域Ｄをまたぐ領域に形成されたビア導体１２０，１２６を切断面に露出させて、外部接続用端子１０６ａを形成する。なお、図示は省略するがビア導体１３２，１３８も切断面に露出されて、外部接続用端子１０６ｂが形成される。以上の工程により、個片化された複数の半導体モジュール１が形成される。
【００５５】
なお、外部接続用端子１０６の表面上にめっき層１５０を設ける場合は、ダイシングライン用領域Ｄに沿ったダイシングの後に、めっき層１５０の形成処理が実施される。そして、その後にダイシングライン用領域Ｄ’に沿ったダイシングが実施される。
【００５６】
以上説明したように、実施形態１に係る垂直実装用の素子搭載用基板１００は、第１〜第４絶縁樹脂層１１６，１２２，１２８，１３４のそれぞれを貫通し、第１〜第６配線層１１２，１１４，１１８，１２４，１３０，１３６のそれぞれと電気的に接続され、素子搭載用基板１００の側端面１０４において露出して外部接続用端子１０６として機能するビア導体１２０，１２６，１３２，１３８を備える。これにより、コア部材の一方の主表面から側端面を経由して他方の主表面に配線を延在させた従来の構造に比べて、素子搭載用基板１００の厚さ方向における外部接続用端子の延在範囲を小さくすることができる。そのため、垂直実装用の素子搭載用基板１００の側端面１０４における外部接続用端子１０６の高密度化を図ることができる。
【００５７】
また、本実施形態では、第１〜第４絶縁樹脂層１１６，１２２，１２８，１３４の素子搭載用基板形成領域Ｅおよびダイシングライン用領域Ｄをまたぐ領域にビア導体１２０，１２６，１３２，１３８を形成し、複数の素子搭載用基板１００を個片化するためのダイシングによって外部接続用端子１０６を形成している。そのため、素子搭載用基板１００の側端面１０４に簡単に外部接続用端子１０６を形成することができる。
【００５８】
（変形例１）
図８は、変形例１に係る素子搭載用基板の製造方法における絶縁樹脂層の素子搭載用基板形成領域およびダイシングライン用領域とビアホールとの位置関係を説明するための模式図である。
【００５９】
図８に示すように、実施形態１の変形例１では、第１絶縁樹脂層１１６にビアホール２２０を形成する際に、隣接する２つの素子搭載用基板形成領域Ｅとその間のダイシングライン用領域Ｄとをまたぐ領域にビアホール２２０を形成する。この場合、図８において記号Ａで示すように、ビアホール２２０を共用する２つの素子搭載用基板形成領域Ｅに形成される各素子搭載用基板１００は、その配線パターンの上下左右方向が互いに逆方向になる。
【００６０】
そして、ダイシングライン用領域Ｄに沿って基材１１０および第１〜第４絶縁樹脂層１１６，１２２，１２８，１３４をダイシングして、隣接する２つの素子搭載用基板形成領域Ｅの一方とダイシングライン用領域Ｄの切断面、および隣接する２つの素子搭載用基板形成領域Ｅの他方とダイシングライン用領域Ｄの切断面にビア導体１２０，１２６，１３２，１３８を露出させて外部接続用端子１０６を形成する。
【００６１】
本変形例によれば、実施形態１の製造方法と比べて、同数の素子搭載用基板１００を製造する際に必要なダイシングライン用領域Ｄの本数を減らすことができる。したがって、素子搭載用基板１００の製造工程におけるダイシング回数を減らすことができる。よって、素子搭載用基板１００の製造工程を簡略化することができる。なお、本変形例は、図８に示す場合のように、特にダイシングライン用領域Ｄの幅を細くすることができる場合に好適に採用することができる。
【００６２】
（変形例２）
図９は、変形例２に係る素子搭載用基板の製造方法における絶縁樹脂層の素子搭載用基板形成領域およびダイシングライン用領域とビアホールとの位置関係を説明するための模式図である。
【００６３】
図９に示すように、実施形態１の変形例２では、各素子搭載用基板形成領域Ｅの２辺にビアホール２２０が形成される。したがって、各素子搭載用基板１００の２つの側端面に外部接続用端子１０６が形成される。なお、外部接続用端子１０６は、素子搭載用基板１００の３つの側端面、あるいは全ての側端面に形成することもできる。
【００６４】
本変形例によれば、複数の素子搭載用基板がより複雑に組み合わされた複合モジュールを形成することが可能になる。例えば、素子搭載用基板１００の第１側端面の外部接続用端子１０６を第１の基板の主表面に接合し、素子搭載用基板１００の第１側端面と対向する第２側端面の外部接続用端子１０６を第２の基板の主表面に接合して、第１の基板と第２の基板とが素子搭載用基板１００を挟んで平行に並んだモジュール構造を形成することができる。
【００６５】
（実施形態２）
次に、上述の実施形態１に係る素子搭載用基板１００を有する半導体モジュール１を備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末（ＰＤＡ）、デジタルビデオカメラ（ＤＶＣ）、及びデジタルスチルカメラ（ＤＳＣ）といった電子機器であってもよい。
【００６６】
図１０は実施形態２に係る携帯電話の構成を示す図である。携帯電話１１１１は、第１の筐体１１１２と第２の筐体１１１４が可動部１１２０によって連結される構造になっている。第１の筐体１１１２と第２の筐体１１１４は可動部１１２０を軸として回動可能である。第１の筐体１１１２には文字や画像等の情報を表示する表示部１１１８やスピーカ部１１２４が設けられている。第２の筐体１１１４には操作用ボタンなどの操作部１１２２やマイク部１１２６が設けられている。実施形態１に係る素子搭載用基板１００を有する半導体モジュール１はこうした携帯電話１１１１の内部に搭載されている。
【００６７】
図１１は図１０に示した携帯電話の部分断面図（第１の筐体１１１２の断面図）である。実施形態１に係る素子搭載用基板１００を有する半導体モジュール１は、ＡＣＦを介して半導体モジュール３に搭載されている。半導体モジュール３は、はんだボール３０８を介してプリント基板１１２８に搭載されている。これにより、半導体モジュール１，３は、プリント基板１１２８を介して表示部１１１８などと電気的に接続されている。
【００６８】
実施形態１に係る素子搭載用基板１００によれば、外部接続用端子１０６の高密度化を図ることが可能であるため、携帯電話１１１１の小型化を図ることができる。
【００６９】
本発明は、上述の実施形態や変形例に限定されるものではなく、当業者の知識に基づいて各種の設計変更等のさらなる変形を加えることも可能であり、そのような変形が加えられた実施形態も本発明の範囲に含まれ得るものである。
【００７０】
上述した垂直実装用の素子搭載用基板１００は、上述した撮像装置に用いられるカメラモジュールに搭載可能である。カメラモジュールは、所定領域に開口部を備えたカメラモジュール用素子搭載用基板と、垂直実装用の素子搭載用基板１００とを有する。カメラモジュール用素子搭載用基板の一方の主表面には、ＣＭＯＳ型イメージセンサ等の受光素子が搭載されている。この受光素子は、マトリクス状に形成されたフォトダイオードを有する。各フォトダイオードは、受光量に応じて光を電荷量に光電変換し、画素信号として出力する。受光素子は、その受光領域がカメラモジュール用素子搭載用基板の他方の主表面側から見て開口部と重なる位置に設けられる。
【００７１】
カメラモジュール用素子搭載用基板の他方の主表面上には、開口部を塞ぐように光学フィルタが設けられ、光学フィルタにより赤外線などの特定波長の光が遮断される。また、他方の主表面上には、開口部への入光を妨げないようにして素子搭載用基板１００が垂直実装される。素子搭載用基板１００の主表面１０２には、ドライバＩＣ、コンデンサ、抵抗等が搭載される。ドライバＩＣは、受光素子の露光タイミング、画素信号の出力タイミング等を制御する機能を有する。さらに、カメラモジュール用素子搭載用基板の他方の主表面上には、レンズが取り付けられた鏡筒が設置される。カメラモジュール用素子搭載用基板に素子搭載用基板１００を垂直実装し、従来カメラモジュール用素子搭載用基板の他方の主表面上に搭載していたドライバＩＣ等を素子搭載用基板１００に搭載させることで、カメラモジュールの垂直方向の空間を有効利用しつつ水平方向の大きさを小さくすることができる。よって、カメラモジュールの小型化を図ることができる。
【００７２】
上述の実施形態１において、素子搭載用基板１００は、基材１１０と第１〜第４絶縁樹脂層１１６，１２２，１２８，１３４とが積層された構造であるが、絶縁樹脂層の積層数は特に限定されない。例えば、素子搭載用基板１００は、絶縁樹脂層としての基材１１０一層のみからなっていてもよい。この場合、基材１１０を貫通するビア導体１１１が側端面１０４において露出して外部接続用端子１０６として機能する。
【００７３】
外部接続用端子１０６は、図１２に示すような形状であってもよい。図１２は、他の変形例に係る外部接続用端子の形状を説明するための概略断面図である。すなわち、図１２に示すように、ビア導体１２０は第３配線層１１８側から第１配線層１１２側に向けて直径が徐々に小さくなり、ビア導体１２６は第３配線層１１８側から第４配線層１２４側に向けて直径が徐々に小さくなっている。そのため、ビア導体１２０とビア導体１２６とで構成される外部接続用端子１０６ａは、その輪郭が略菱形状となる。この場合、例えば半導体モジュール１と半導体モジュール３との接合にはんだボールを用いる際に、はんだボールを外部接続用端子１０６ａ上に安定的に配置することができる。直径が絶縁樹脂層の一方の主表面側から他方の主表面側にかけて徐々に小さくなる形状を有するビア導体は、絶縁樹脂層の一方の主表面側から照射したレーザー光が絶縁樹脂層内を進行する過程で徐々に減衰することを利用して形成することができる。あるいは、このようなビア導体は、金属箔のエッチング処理で形成することができる。したがって、図１２に示す外部接続用端子１０６ａは、絶縁樹脂層のレーザ加工、または金属箔のエッチング処理、あるいは両者の組み合わせで形成することができる。
【符号の説明】
【００７４】
Ｄ ダイシングライン用領域、 Ｅ 素子搭載用基板形成領域、 １００ 素子搭載用基板、 １０４ 側端面、 １０６，１０６ａ，１０６ｂ 外部接続用端子、 １１０ 基材、 １１１，１２０，１２６，１３２，１３８ ビア導体、 １１２ 第１配線層、 １１４ 第２配線層、 １１６ 第１絶縁樹脂層、 １１８ 第３配線層、 １２２ 第２絶縁樹脂層、 １２４ 第４配線層、 １２８ 第３絶縁樹脂層、 １３０ 第５配線層、 １３４ 第４絶縁樹脂層、 １３６ 第６配線層、 １４０ 保護層、 １４２ 保護層、 ４０２ａ，４０２ｂ，４０４ａ，４０４ｂ 半導体素子。
【技術分野】
【０００１】
本発明は、素子搭載用基板、携帯機器、および素子搭載用基板の製造方法に関する。
【背景技術】
【０００２】
従来、垂直実装用の素子搭載用基板が知られている。この素子搭載用基板は、プリント基板に対して、素子搭載用基板の主表面とプリント基板の主表面とが直交する姿勢で搭載される。特許文献１には、コア部材と、コア部材の一方の主表面から側端面を経由して他方の主表面に延在する配線とを備えた垂直実装用の素子搭載用基板が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−４０８７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、電子機器の小型化、高機能化に伴い、電子機器に使用される半導体装置のさらなる小型化、高密度化が求められている。このような要求に応えるべく、垂直実装用の素子搭載用基板についても、外部の電極端子と電気的に接続するための端子（以下、適宜この端子を外部接続用端子と称する）をより狭い領域に多数形成すること、すなわち、外部接続用端子の高密度化が求められている。これに対し、上述した従来の垂直実装用の素子搭載用基板では、外部接続用端子の高密度化を図る上で改善の余地があった。
【０００５】
本発明はこうした課題に鑑みてなされたものであり、その目的は、垂直実装用の素子搭載用基板における外部接続用端子の高密度化を図る技術を提供することにある。
【課題を解決するための手段】
【０００６】
本発明のある態様は、素子搭載用基板である。当該素子搭載用基板は、垂直実装用の素子搭載用基板であって、絶縁樹脂層と、絶縁樹脂層の一方の主表面上に設けられた配線層と、絶縁樹脂層を貫通し、配線層と電気的に接続され、素子搭載用基板の側端面において露出して外部の電極端子と電気的に接続するための端子として機能するビア導体と、を備えたことを特徴とする。
【０００７】
この態様によれば、垂直実装用の素子搭載用基板における外部接続用端子の高密度化を図ることができる。
【０００８】
上記態様において、絶縁樹脂層が複数積層され、素子搭載用基板の延在方向に並ぶ複数の端子からなる端子列を複数有してもよい。
【０００９】
上記態様において、隣接する２つの端子列のうち一方の端子列に含まれる各端子は、他方の端子列に含まれる各端子と素子搭載用基板の延在方向にずれてもよい。
【００１０】
また、上記いずれかの態様において、絶縁樹脂層が複数積層され、端子は、隣接する絶縁樹脂層のそれぞれに配置されて絶縁樹脂層の積層方向で重なる複数のビア導体で構成されてもよい。また、上記いずれかの態様において、端子の表面上に設けられためっき層をさらに備え、めっき層は、側端面から突出してもよい。また、上記いずれかの態様において、最外層の絶縁樹脂層の主表面上に設けられた保護層をさらに備え、保護層は、側端面において、最外層の絶縁樹脂層と少なくとも一部が重なる端子に対応する領域に延在してもよい。
【００１１】
本発明の他の態様は携帯機器である。当該携帯機器は、上述したいずれかの態様の素子搭載用基板と、素子搭載用基板の一方の主表面側に搭載された半導体素子と、を備えた半導体モジュールを搭載したことを特徴とする。
【００１２】
本発明のさらに他の態様は素子搭載用基板の製造方法である。当該素子搭載用基板の製造方法は、絶縁樹脂層の素子搭載用基板形成領域およびダイシングライン用領域をまたぐ領域に絶縁樹脂層を貫通するビアホールを形成する工程と、ビアホール内にビア導体を形成する工程と、絶縁樹脂層の一方の主表面上に金属層を積層し、当該金属層を選択的に除去してビア導体と電気的に接続された配線層を形成して、ダイシングライン用領域で連結された複数の素子搭載用基板を形成する工程と、ダイシングライン用領域に沿って絶縁樹脂層をダイシングして、複数の素子搭載用基板を個片化するとともに、素子搭載用基板形成領域およびダイシングライン用領域をまたぐ領域に形成されたビア導体を切断面に露出させて外部の電極端子と接続するための端子を形成する工程と、を含むことを特徴とする。
【００１３】
上記態様におけるビアホールを形成する工程において、隣接する２つの素子搭載用基板形成領域とその間のダイシングライン用領域とをまたぐ領域にビアホールを形成し、端子を形成する工程において、絶縁樹脂層をダイシングして、隣接する２つの素子搭載用基板形成領域の一方とダイシングライン用領域の切断面、および他方とダイシングライン用領域の切断面にビア導体を露出させて端子を形成してもよい。
【発明の効果】
【００１４】
本発明によれば、垂直実装用の素子搭載用基板における外部接続用端子の高密度化を図る技術を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】実施形態１に係る垂直実装用の素子搭載用基板を含む半導体モジュールの構成を示す概略斜視図である。
【図２】図２（Ａ）は、図１および図２（Ｃ）におけるＡ−Ａ線に沿った概略断面図であり、図２（Ｂ）は、図１および図２（Ｃ）におけるＢ−Ｂ線に沿った概略断面図であり、図２（Ｃ）は、実施形態１に係る素子搭載用基板を含む半導体モジュールを図１の矢印Ｃ方向から見たときの概略側端面図であり、図２（Ｄ）は、外部接続用端子近傍の概略断面図である。
【図３】図３（Ａ）〜図３（Ｃ）は、実施形態１に係る素子搭載用基板および半導体モジュールの製造方法を示す工程断面図である。
【図４】図４（Ａ）〜図４（Ｃ）は、実施形態１に係る素子搭載用基板および半導体モジュールの製造方法を示す工程断面図である。
【図５】絶縁樹脂層の素子搭載用基板形成領域およびダイシングライン用領域とビアホールとの位置関係を説明するための模式図である。
【図６】図６（Ａ）〜図６（Ｃ）は、実施形態１に係る素子搭載用基板および半導体モジュールの製造方法を示す工程断面図である。
【図７】図７（Ａ）〜図７（Ｃ）は、実施形態１に係る素子搭載用基板および半導体モジュールの製造方法を示す工程断面図である。
【図８】変形例１に係る素子搭載用基板の製造方法における絶縁樹脂層の素子搭載用基板形成領域およびダイシングライン用領域とビアホールとの位置関係を説明するための模式図である。
【図９】変形例２に係る素子搭載用基板の製造方法における絶縁樹脂層の素子搭載用基板形成領域およびダイシングライン用領域とビアホールとの位置関係を説明するための模式図である。
【図１０】実施形態２に係る携帯電話の構成を示す図である。
【図１１】携帯電話の部分断面図である。
【図１２】他の変形例に係る素子搭載用基板を備えた半導体モジュールの構成を示す概略断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１７】
（実施形態１）
図１は、実施形態１に係る垂直実装用の素子搭載用基板を含む半導体モジュールの構成を示す概略斜視図である。図１に示すように、半導体モジュール１は、素子搭載用基板１００と、素子搭載用基板１００の一方の主表面１０２上に搭載された半導体素子４０２ａ，４０４ａ、および複数の電子部品４０６ａを備える。半導体素子４０２ａ，４０４ａは、例えば集積回路（ＩＣ）、大規模集積回路（ＬＳＩ）などの半導体チップである。電子部品４０６ａは、例えばコンデンサ、抵抗、インダクタ等の受動素子である。素子搭載用基板１００は、その主表面と搭載対象である他の基板の主表面とが略直交するように配置されて他の基板に搭載される、垂直実装用の素子搭載用基板であって、その主表面１０２と略直交する側端面１０４に外部接続用端子１０６を有する。本実施形態では、後述する素子搭載用基板３００が前記「他の基板」に該当する。
【００１８】
半導体モジュール１は、素子搭載用基板１００の側端面１０４が他の半導体モジュール３における素子搭載用基板３００の一方の主表面３０２と対向するように配置されて、半導体モジュール３に対して垂直に実装される。半導体モジュール３は、主表面３０２上に搭載された半導体素子４０２ｂ，４０４ｂ、および複数の電子部品４０６ｂを備える。素子搭載用基板１００の側端面１０４に設けられた外部接続用端子１０６は、はんだボールや異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film）樹脂（いずれも図示せず）等を介して、素子搭載用基板３００の主表面３０２に設けられた外部接続用端子３０６と電気的に接続される。なお、半導体モジュール３の構成は、外部接続用端子３０６の配置が異なることを除いて半導体モジュール１と同様である。
【００１９】
本実施形態では、半導体モジュール１，３の半導体素子４０２ａ，４０２ｂは３軸加速度センサであり、半導体素子４０４ａ，４０４ｂは半導体素子４０２ａ，４０２ｂから加速度信号を受信して、手振れ補正情報を生成するための処理回路ＩＣである。半導体モジュール１，３は、互いに略垂直に接続されることで６軸センシングモジュールを構成している。半導体モジュール１，３からなる６軸センシングモジュールは、手振れ補正機能を有する、デジタルスチルカメラ、デジタルビデオカメラ、携帯電話搭載のカメラなどの撮像装置に搭載される。具体的には、６軸センシングモジュールは、素子搭載用基板３００の他方の主表面側に形成された外部接続用端子（図示せず）が撮像装置のプリント基板上に電気的に接続され、これにより撮像装置に搭載される。
【００２０】
図２（Ａ）は、図１および図２（Ｃ）におけるＡ−Ａ線に沿った概略断面図であり、図２（Ｂ）は、図１および図２（Ｃ）におけるＢ−Ｂ線に沿った概略断面図であり、図２（Ｃ）は、実施形態１に係る素子搭載用基板を含む半導体モジュールを図１の矢印Ｃ方向から見たときの概略側端面図であり、図２（Ｄ）は、外部接続用端子近傍の概略断面図である。
【００２１】
図２（Ａ）および図２（Ｂ）に示すように、素子搭載用基板１００は、基材１１０と、第１〜第４絶縁樹脂層１１６，１２２，１２８，１３４と、第１〜第６配線層１１２，１１４，１１８，１２４，１３０，１３６と、保護層１４０，１４２とを備える。
【００２２】
基材１１０は、絶縁性のコア基材であり、例えば、ＢＴレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂で形成することができる。基材１１０の厚さは、例えば約５０μｍ〜約５００μｍであり、好ましくは２００μｍである。
【００２３】
基材１１０の一方の主表面上には、所定パターンの第１配線層１１２が設けられている。また、基材１１０の他方の主表面上には、所定パターンの第２配線層１１４が設けられている。第１配線層１１２および第２配線層１１４は、例えば銅（Ｃｕ）からなり、その厚さは、例えば約１０μｍ〜約３０μｍである。
【００２４】
基材１１０の所定位置には、基材１１０を貫通するビア導体１１１が設けられている。ビア導体１１１により、第１配線層１１２と第２配線層１１４とが電気的に接続されている。ビア導体１１１は、例えば銅めっきにより形成される。ビア導体１１１の平均直径は、例えば約５０μｍφ〜約２００μｍφである。
【００２５】
第１配線層１１２が設けられている側の、基材１１０の主表面上には、第１配線層１１２を覆うようにして第１絶縁樹脂層１１６が設けられている。第１絶縁樹脂層１１６の基材１１０と反対側の主表面上には、所定パターンの第３配線層１１８が設けられている。第１絶縁樹脂層１１６の所定位置には、第１絶縁樹脂層１１６を貫通するビア導体１２０が設けられており、ビア導体１２０により第１配線層１１２と第３配線層１１８とが電気的に接続されている。
【００２６】
第３配線層１１８が設けられている側の、第１絶縁樹脂層１１６の主表面上には、第３配線層１１８を覆うようにして第２絶縁樹脂層１２２が設けられている。第１絶縁樹脂層１１６と反対側の、第２絶縁樹脂層１２２の主表面上には、所定パターンの第４配線層１２４が設けられている。第２絶縁樹脂層１２２の所定位置には、第２絶縁樹脂層１２２を貫通するビア導体１２６が設けられており、ビア導体１２６により第３配線層１１８と第４配線層１２４とが電気的に接続されている。
【００２７】
第２配線層１１４が設けられている側の、基材１１０の主表面上には、第２配線層１１４を覆うようにして第３絶縁樹脂層１２８が設けられている。基材１１０と反対側の、第３絶縁樹脂層１２８の主表面上には、所定パターンの第５配線層１３０が設けられている。第３絶縁樹脂層１２８の所定位置には、第３絶縁樹脂層１２８を貫通するビア導体１３２が設けられており、ビア導体１３２により第２配線層１１４と第５配線層１３０とが電気的に接続されている。
【００２８】
第５配線層１３０が設けられている側の、第３絶縁樹脂層１２８の主表面上には、第５配線層１３０を覆うようにして第４絶縁樹脂層１３４が設けられている。第３絶縁樹脂層１２８と反対側の、第４絶縁樹脂層１３４の主表面上には、所定パターンの第６配線層１３６が設けられている。第４絶縁樹脂層１３４の所定位置には、第４絶縁樹脂層１３４を貫通するビア導体１３８が設けられており、ビア導体１３８により第５配線層１３０と第６配線層１３６とが電気的に接続されている。
【００２９】
第１絶縁樹脂層１１６、第２絶縁樹脂層１２２、第３絶縁樹脂層１２８、および第４絶縁樹脂層１３４は、基材１１０と同一の材料で形成することができる。第１〜第４絶縁樹脂層１１６，１２２，１２８，１３４の厚さは、例えばそれぞれ約３０μｍ〜約１００μｍである。第３配線層１１８、第４配線層１２４、第５配線層１３０、および第６配線層１３６は、第１配線層１１２および第２配線層１１４と同一の材料で形成することができる。第３〜第６配線層１１８，１２４，１３０，１３６の厚さは、例えば約１０μｍ〜約３０μｍである。ビア導体１２０，１２６，１３２，１３８は、ビア導体１１１と同一の材料で形成することができる。ビア導体１２０，１２６，１３２，１３８の平均直径は、例えば約５０μｍφ〜約２００μｍφである。
【００３０】
最外層の第２絶縁樹脂層１２２における第４配線層１２４が設けられている側の主表面上には、保護層１４０が設けられている。保護層１４０は、例えばフォトソルダーレジストで形成され、保護層１４０によって第４配線層１２４の酸化などが防止される。保護層１４０は、素子搭載用基板１００の側端面１０４において、最外層の第２絶縁樹脂層１２２と一部が重なる外部接続用端子１０６に対応する領域に延在している。したがって、この外部接続用端子１０６は、素子搭載用基板１００の厚さ方向で全体が保護層１４０と重なっている。すなわち、素子搭載用基板１００の平面視で、この外部接続用端子１０６は、全体が保護層１４０と重なっている。そのため、外部接続用端子１０６は、素子搭載用基板１００の側端面１０４から主表面１０２までは延びていない。
【００３１】
また、保護層１４０は、半導体素子４０２ａ，４０４ａの搭載領域に開口部１４０ａ，１４０ｂを有する。保護層１４０の開口部１４０ａ，１４０ｂからは第４配線層１２４の電極パッド（ランド領域）が露出している。電極パッドは、第４配線層１２４の引き回された先の端部に設けられている。開口部１４０ａから露出する第４配線層１２４の電極パッドには、はんだボール５を介して半導体素子４０２ａの素子電極（図示せず）が接続されている。開口部１４０ｂから露出する第４配線層１２４の電極パッドには、半導体素子４０４ａの素子電極（図示せず）が金線７によりワイヤボンディング接続されている。
【００３２】
最外層の第４絶縁樹脂層１３４における第６配線層１３６が設けられている側の主表面上には、保護層１４２が設けられている。保護層１４２は、例えばフォトソルダーレジストで形成され、保護層１４２によって第６配線層１３６の酸化などが防止される。保護層１４２は、第４絶縁樹脂層１３４の全面を覆っている。したがって、最外層の第４絶縁樹脂層１３４と一部が重なる外部接続用端子１０６は、素子搭載用基板１００の厚さ方向で全体が保護層１４２と重なっており、そのため外部接続用端子１０６は、素子搭載用基板１００の側端面１０４から主表面１０２と反対側の主表面までは延びていない。保護層１４０，１４２の厚さは、例えば約２０μｍ〜約５０μｍである。
【００３３】
図２（Ｃ）に示すように、素子搭載用基板１００の側端面１０４において、ビア導体１２０，１２６，１３２，１３８が露出している。側端面１０４において露出するビア導体１２０，１２６，１３２，１３８は、外部の電極端子と電気的に接続するための端子として機能する。本実施形態では、側端面１０４において露出するビア導体１２０，１２６，１３２，１３８は、それぞれ外部接続用端子１０６の一部を形成しており、素子搭載用基板３００の外部接続用端子３０６と電気的に接続される。
【００３４】
このように、絶縁樹脂層を貫通し、配線層と電気的に接続されたビア導体の一部を側端面１０４において露出させて外部接続用端子として機能させた場合には、コア部材の一方の主表面から側端面を経由して他方の主表面に配線を延在させた従来の構造に比べて、素子搭載用基板１００の厚さ方向における外部接続用端子の延在範囲を小さくすることができる。そのため、例えばはんだボールを介して外部接続用端子１０６と素子搭載用基板３００の外部接続用端子３０６とを接続する場合に、従来の構造に比べてはんだボールの直径を小さくすることができる。これにより、素子搭載用基板１００の延在方向（素子搭載用基板１００の主表面に平行な方向）における外部接続用端子１０６間の間隔を小さくすること、すなわち、外部接続用端子１０６間の挟ピッチ化を図ることができる。そして、その結果、外部接続用端子１０６の高密度化を図ることができる。
【００３５】
また、本実施形態に係る素子搭載用基板１００は、絶縁樹脂層が複数積層され、素子搭載用基板１００の延在方向に並ぶ複数の外部接続用端子１０６からなる端子列を複数有する。具体的には、素子搭載用基板１００は、基材１１０、および第１〜第４絶縁樹脂層１１６，１２２，１２８，１３４を含む複数の絶縁樹脂層が積層された構造を有する。そして、素子搭載用基板１００は、ビア導体１２０とビア導体１２６とで構成される外部接続用端子１０６ａが複数並んだ端子列と、ビア導体１３２とビア導体１３８とで構成される外部接続用端子１０６ｂが複数並んだ端子列とを有する（以下、適宜、外部接続用端子１０６ａおよび外部接続用端子１０６ｂを総称して外部接続用端子１０６と称する）。２つの端子列は、素子搭載用基板１００の厚さ方向に並んで配置されている。
【００３６】
本実施形態の素子搭載用基板１００は、外部接続用端子が基板の側端面上で一方の主表面側から他方の主表面側にかけて線状に設けられた構造とは異なり、外部接続用端子１０６が側端面１０４上に点状に設けられた構造である。そのため、上述したように素子搭載用基板１００の延在方向に並ぶ複数の外部接続用端子１０６からなる端子列を、素子搭載用基板１００の厚さ方向に複数配列することができる。その結果、側端面１０４における外部接続用端子１０６の数を増やすことができるため、外部接続用端子１０６の高密度化を図ることができる。
【００３７】
また、隣接する２つの端子列のうち一方の端子列に含まれる各外部接続用端子１０６ａは、他方の端子列に含まれる各外部接続用端子１０６ｂと素子搭載用基板１００の延在方向にずれている。すなわち、外部接続用端子１０６ａと外部接続用端子１０６ｂとが千鳥状に配置されている。これにより、例えば２つの外部接続用端子１０６ａ上に搭載された２つのはんだボールの隙間に、外部接続用端子１０６ｂ上に搭載されたはんだボールを配置することができる。したがって、外部接続用端子１０６ａと外部接続用端子１０６ｂとを、素子搭載用基板１００の延在方向位置を一致させて配置する場合に比べて、素子搭載用基板１００の厚さ方向の外部接続用端子１０６間距離を短くすることができる。その結果、側端面１０４における外部接続用端子１０６の高密度化を図ることができる。
【００３８】
また、本実施形態に係る素子搭載用基板１００では、第１絶縁樹脂層１１６に配置されたビア導体１２０と、第１絶縁樹脂層１１６に隣接する第２絶縁樹脂層１２２に配置されたビア導体１２６とが絶縁樹脂層の積層方向（素子搭載用基板１００の厚さ方向）で重なっている。そして、ビア導体１２０およびビア導体１２６が第３配線層１１８を介して連結されて外部接続用端子１０６ａが形成されている。同様に、第３絶縁樹脂層１２８に配置されたビア導体１３２と第４絶縁樹脂層１３４に配置された第５配線層１３０とが絶縁樹脂層の積層方向で重なり、両者が第５配線層１３０を介して連結されて外部接続用端子１０６ｂが形成されている。すなわち、外部接続用端子１０６は、隣接する絶縁樹脂層のそれぞれに配置されて絶縁樹脂層の積層方向で重なる複数のビア導体で構成されている。これにより、外部接続用端子１０６の面積を大きくすることができ、その結果、素子搭載用基板１００の外部接続用端子における電気抵抗を小さくすることができる。
【００３９】
ビア導体１２０とビア導体１２６とで形成される外部接続用端子１０６ａの一部は、第１配線層１１２、第３配線層１１８、および第４配線層１２４により引き回されて、はんだボール５を介して半導体素子４０２ａの素子電極と電気的に接続されている（図２（Ａ）参照）。また、ビア導体１３２とビア導体１３８とで形成される外部接続用端子１０６ｂの一部は、第２配線層１１４、第１配線層１１２、第３配線層１１８、および第４配線層１２４により引き回されて、金線７を介して半導体素子４０４ａの素子電極と電気的に接続されている（図２（Ｂ）参照）。
【００４０】
図２（Ｄ）に示すように、外部接続用端子１０６の表面上には、側端面１０４から突出するめっき層１５０が設けられていてもよい。めっき層１５０は、例えばＮｉ／Ａｕ層などである。外部接続用端子１０６の表面上に側端面１０４から突出するめっき層１５０を設けることで、素子搭載用基板１００の外部接続用端子１０６と素子搭載用基板３００の外部接続用端子３０６とをより確実に接続することができる。後述する製造工程に起因して側端面１０４および外部接続用端子１０６の表面は面一であるため、外部接続用端子１０６の表面上に形成しためっき層１５０は側端面１０４から突出することになる。また、外部接続用端子１０６の表面は平坦であるため、その表面上に形成しためっき層１５０の表面もまた平坦になる。なお、本実施形態では、第１〜第６配線層１１２，１１４，１１８，１２４，１３０，１３６の一部も側端面１０４において露出しているため、外部接続用端子１０６にめっき層１５０を設けた場合、配線層の当該露出部分もめっきされる。めっき層１５０としてＮｉ／Ａｕ層を形成する場合、Ｎｉ層の厚さは例えば約３μｍ〜約１５μｍであり、Ａｕ層の厚さは例えば約０．０１μｍ〜約０．５μｍである。
【００４１】
また、素子搭載用基板１００の側端面１０４に、素子搭載用基板１００に搭載された半導体素子、電子部品のいずれとも接続されないダミー端子を設け、素子搭載用基板３００側にも側端面１０４に設けたダミー端子に対応するダミー端子を設けて、これらのダミー端子同士を接続してもよい。これによれば、素子搭載用基板１００と素子搭載用基板３００とをより強固に固定することができ、その結果、半導体モジュール１と半導体モジュール３との接続信頼性を高めることができる。
【００４２】
（素子搭載用基板および半導体モジュールの製造方法）
実施形態１に係る素子搭載用基板１００を含む半導体モジュール１の製造方法について、図３（Ａ）〜図７（Ｃ）を参照して説明する。図３（Ａ）〜図３（Ｃ）、図４（Ａ）〜図４（Ｃ）、図６（Ａ）〜図６（Ｃ）、および図７（Ａ）〜図７（Ｃ）は、実施形態１に係る素子搭載用基板および半導体モジュールの製造方法を示す工程断面図である。図５は、絶縁樹脂層の素子搭載用基板形成領域およびダイシングライン用領域とビアホールとの位置関係を説明するための模式図である。なお、図３（Ａ）〜図３（Ｃ）、図４（Ａ）〜図４（Ｃ）、図６（Ａ）〜図６（Ｃ）、および図７（Ａ）〜図７（Ｃ）に示す断面は、図１および図２（Ｃ）におけるＡ−Ａ線に沿った断面と同一位置の断面である。
【００４３】
まず、図３（Ａ）に示すように、一方の主表面上に金属層としての銅箔２１２が、他方の主表面上に金属層としての銅箔２１４が貼り付けられた基材１１０を準備する。この基材１１０には、素子搭載用基板形成領域Ｅとダイシングライン用領域Ｄとがマトリクス状に配置されている（図５参照）。
【００４４】
次に、図３（Ｂ）に示すように、ドリル加工、レーザ加工などの掘削加工により、基材１１０および銅箔２１２，２１４の所定領域にビアホール２１１を形成する。
【００４５】
次に、図３（Ｃ）に示すように、無電解めっき法および電解めっき法により、ビアホール２１１に銅を充填してビア導体１１１を形成する。これにともない、基材１１０の主表面に設けられた銅箔２１２，２１４が厚膜化される。なお、銅箔２１２，２１４が厚膜化された状態の図示は省略する。また、ビア導体１１１と銅箔２１２，２１４との境界部分は模式的に示している。
【００４６】
次に、図４（Ａ）に示すように、周知のフォトリソグラフィ法およびエッチング法を用いて銅箔２１２を選択的に除去し、基材１１０の一方の主表面上に所定パターンの第１配線層１１２を形成する。同様に、銅箔２１４を選択的に除去して基材１１０の他方の主表面上に第２配線層１１４を形成する。
【００４７】
次に、図４（Ｂ）に示すように、基材１１０の第１配線層１１２が形成された側の主表面上に、銅箔２１８が積層された第１絶縁樹脂層１１６を積層する。また、基材１１０の第２配線層１１４が形成された側の主表面上に、銅箔２３０が積層された第３絶縁樹脂層１２８を積層する。
【００４８】
次に、図４（Ｃ）に示すように、レーザを打つ箇所に予めエッチングを施して当該箇所の銅箔２１８を除去した後、例えばレーザ加工により、第１絶縁樹脂層１１６の所定領域にビアホール２２０を形成する。このとき、図５に示すように、ビアホール２２０の一部は、第１絶縁樹脂層１１６の素子搭載用基板形成領域Ｅおよびダイシングライン用領域Ｄをまたぐ領域に形成される。なお、図５では、ビアホール２２０のうち、素子搭載用基板形成領域Ｅおよびダイシングライン用領域Ｄをまたぐ領域に形成されるビアホール２２０のみを図示している。同様にして、第３絶縁樹脂層１２８の、素子搭載用基板形成領域Ｅおよびダイシングライン用領域Ｄをまたぐ領域を含む所定領域にビアホール２３２が形成される。本実施形態では、各素子搭載用基板１００の１つの側端面に外部接続用端子１０６が形成されるようにビアホール２２０が形成されている。また、図５において記号Ａで示すように、本実施形態の製造方法では、各素子搭載用基板１００に形成される配線パターンの上下左右方向が互いに一致するように、各素子搭載用基板形成領域Ｅに素子搭載用基板１００が形成される。図５の記号Ａは、素子搭載用基板１００に形成される配線パターンを模式的に示している。
【００４９】
次に、図６（Ａ）に示すように、無電解めっき法および電解めっき法により、ビアホール２２０に銅を充填してビア導体１２０を形成する。同様にしてビアホール２３２に銅を充填してビア導体１３２を形成する。なお、銅箔２１８，２３０が厚膜化された状態の図示は省略する。また、ビア導体１２０と銅箔２１８との境界部分およびビア導体１３２と銅箔２３０との境界部分は模式的に示している。
【００５０】
次に、図６（Ｂ）に示すように、周知のフォトリソグラフィ法およびエッチング法を用いて銅箔２１８を選択的に除去して、所定パターンの第３配線層１１８を形成する。同様にして、第３絶縁樹脂層１２８の主表面上に第５配線層１３０を形成する。
【００５１】
次に、図６（Ｃ）に示すように、図４（Ｂ）〜図６（Ｂ）で説明した工程が繰り返されて、第１絶縁樹脂層１１６の主表面上に、第２絶縁樹脂層１２２、ビア導体１２６、および第４配線層１２４が形成される。また、同様にして、第３絶縁樹脂層１２８の主表面上に、第４絶縁樹脂層１３４、ビア導体１３８、および第６配線層１３６が形成される。
【００５２】
次に、図７（Ａ）に示すように、第２絶縁樹脂層１２２の主表面上にフォトソルダーレジストを積層し、周知のフォトリソグラフィ法およびエッチング法を用いて、第４配線層１２４の電極パッドを露出させる開口部１４０ａを有する保護層１４０を形成する。また、第４絶縁樹脂層１３４の主表面上にフォトソルダーレジストを積層して保護層１４２を形成する。以上の工程により、ダイシングライン用領域Ｄで連結された複数の素子搭載用基板１００が形成される。
【００５３】
次に、図７（Ｂ）に示すように、開口部１４０ａから露出する第４配線層１２４の電極パッドにはんだボール５を搭載する。そして、はんだボール５上に半導体素子４０２ａを搭載し、リフロー工程によりはんだボール５を溶融して、第４配線層１２４の電極パッドと半導体素子４０２ａの素子電極とをはんだボール５を介して接合する。これにより、ダイシングライン用領域Ｄで連結された複数の半導体モジュール１が形成される。なお、図示は省略するが、保護層１４０には開口部１４０ｂが形成され、開口部１４０ｂから露出する第４配線層１２４の電極パッドに金線７を介して半導体素子４０４ａが接合される。
【００５４】
次に、図７（Ｃ）に示すように、従来公知のダイシング装置（図示せず）を用いて、まずビア導体１２０，１２６と重なるダイシングライン用領域Ｄ（図５で上下方向に延びるダイシングライン用領域）に沿って基材１１０および第１〜第４絶縁樹脂層１１６，１２２，１２８，１３４をダイシングする。次に、残ったダイシングライン用領域Ｄ’（図５で左右方向に延びるダイシングライン用領域）に沿って基材１１０および第１〜第４絶縁樹脂層１１６，１２２，１２８，１３４をダイシングする。これにより、複数の素子搭載用基板１００あるいは半導体モジュール１を個片化する。また、このダイシングによって、素子搭載用基板形成領域Ｅおよびダイシングライン用領域Ｄをまたぐ領域に形成されたビア導体１２０，１２６を切断面に露出させて、外部接続用端子１０６ａを形成する。なお、図示は省略するがビア導体１３２，１３８も切断面に露出されて、外部接続用端子１０６ｂが形成される。以上の工程により、個片化された複数の半導体モジュール１が形成される。
【００５５】
なお、外部接続用端子１０６の表面上にめっき層１５０を設ける場合は、ダイシングライン用領域Ｄに沿ったダイシングの後に、めっき層１５０の形成処理が実施される。そして、その後にダイシングライン用領域Ｄ’に沿ったダイシングが実施される。
【００５６】
以上説明したように、実施形態１に係る垂直実装用の素子搭載用基板１００は、第１〜第４絶縁樹脂層１１６，１２２，１２８，１３４のそれぞれを貫通し、第１〜第６配線層１１２，１１４，１１８，１２４，１３０，１３６のそれぞれと電気的に接続され、素子搭載用基板１００の側端面１０４において露出して外部接続用端子１０６として機能するビア導体１２０，１２６，１３２，１３８を備える。これにより、コア部材の一方の主表面から側端面を経由して他方の主表面に配線を延在させた従来の構造に比べて、素子搭載用基板１００の厚さ方向における外部接続用端子の延在範囲を小さくすることができる。そのため、垂直実装用の素子搭載用基板１００の側端面１０４における外部接続用端子１０６の高密度化を図ることができる。
【００５７】
また、本実施形態では、第１〜第４絶縁樹脂層１１６，１２２，１２８，１３４の素子搭載用基板形成領域Ｅおよびダイシングライン用領域Ｄをまたぐ領域にビア導体１２０，１２６，１３２，１３８を形成し、複数の素子搭載用基板１００を個片化するためのダイシングによって外部接続用端子１０６を形成している。そのため、素子搭載用基板１００の側端面１０４に簡単に外部接続用端子１０６を形成することができる。
【００５８】
（変形例１）
図８は、変形例１に係る素子搭載用基板の製造方法における絶縁樹脂層の素子搭載用基板形成領域およびダイシングライン用領域とビアホールとの位置関係を説明するための模式図である。
【００５９】
図８に示すように、実施形態１の変形例１では、第１絶縁樹脂層１１６にビアホール２２０を形成する際に、隣接する２つの素子搭載用基板形成領域Ｅとその間のダイシングライン用領域Ｄとをまたぐ領域にビアホール２２０を形成する。この場合、図８において記号Ａで示すように、ビアホール２２０を共用する２つの素子搭載用基板形成領域Ｅに形成される各素子搭載用基板１００は、その配線パターンの上下左右方向が互いに逆方向になる。
【００６０】
そして、ダイシングライン用領域Ｄに沿って基材１１０および第１〜第４絶縁樹脂層１１６，１２２，１２８，１３４をダイシングして、隣接する２つの素子搭載用基板形成領域Ｅの一方とダイシングライン用領域Ｄの切断面、および隣接する２つの素子搭載用基板形成領域Ｅの他方とダイシングライン用領域Ｄの切断面にビア導体１２０，１２６，１３２，１３８を露出させて外部接続用端子１０６を形成する。
【００６１】
本変形例によれば、実施形態１の製造方法と比べて、同数の素子搭載用基板１００を製造する際に必要なダイシングライン用領域Ｄの本数を減らすことができる。したがって、素子搭載用基板１００の製造工程におけるダイシング回数を減らすことができる。よって、素子搭載用基板１００の製造工程を簡略化することができる。なお、本変形例は、図８に示す場合のように、特にダイシングライン用領域Ｄの幅を細くすることができる場合に好適に採用することができる。
【００６２】
（変形例２）
図９は、変形例２に係る素子搭載用基板の製造方法における絶縁樹脂層の素子搭載用基板形成領域およびダイシングライン用領域とビアホールとの位置関係を説明するための模式図である。
【００６３】
図９に示すように、実施形態１の変形例２では、各素子搭載用基板形成領域Ｅの２辺にビアホール２２０が形成される。したがって、各素子搭載用基板１００の２つの側端面に外部接続用端子１０６が形成される。なお、外部接続用端子１０６は、素子搭載用基板１００の３つの側端面、あるいは全ての側端面に形成することもできる。
【００６４】
本変形例によれば、複数の素子搭載用基板がより複雑に組み合わされた複合モジュールを形成することが可能になる。例えば、素子搭載用基板１００の第１側端面の外部接続用端子１０６を第１の基板の主表面に接合し、素子搭載用基板１００の第１側端面と対向する第２側端面の外部接続用端子１０６を第２の基板の主表面に接合して、第１の基板と第２の基板とが素子搭載用基板１００を挟んで平行に並んだモジュール構造を形成することができる。
【００６５】
（実施形態２）
次に、上述の実施形態１に係る素子搭載用基板１００を有する半導体モジュール１を備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末（ＰＤＡ）、デジタルビデオカメラ（ＤＶＣ）、及びデジタルスチルカメラ（ＤＳＣ）といった電子機器であってもよい。
【００６６】
図１０は実施形態２に係る携帯電話の構成を示す図である。携帯電話１１１１は、第１の筐体１１１２と第２の筐体１１１４が可動部１１２０によって連結される構造になっている。第１の筐体１１１２と第２の筐体１１１４は可動部１１２０を軸として回動可能である。第１の筐体１１１２には文字や画像等の情報を表示する表示部１１１８やスピーカ部１１２４が設けられている。第２の筐体１１１４には操作用ボタンなどの操作部１１２２やマイク部１１２６が設けられている。実施形態１に係る素子搭載用基板１００を有する半導体モジュール１はこうした携帯電話１１１１の内部に搭載されている。
【００６７】
図１１は図１０に示した携帯電話の部分断面図（第１の筐体１１１２の断面図）である。実施形態１に係る素子搭載用基板１００を有する半導体モジュール１は、ＡＣＦを介して半導体モジュール３に搭載されている。半導体モジュール３は、はんだボール３０８を介してプリント基板１１２８に搭載されている。これにより、半導体モジュール１，３は、プリント基板１１２８を介して表示部１１１８などと電気的に接続されている。
【００６８】
実施形態１に係る素子搭載用基板１００によれば、外部接続用端子１０６の高密度化を図ることが可能であるため、携帯電話１１１１の小型化を図ることができる。
【００６９】
本発明は、上述の実施形態や変形例に限定されるものではなく、当業者の知識に基づいて各種の設計変更等のさらなる変形を加えることも可能であり、そのような変形が加えられた実施形態も本発明の範囲に含まれ得るものである。
【００７０】
上述した垂直実装用の素子搭載用基板１００は、上述した撮像装置に用いられるカメラモジュールに搭載可能である。カメラモジュールは、所定領域に開口部を備えたカメラモジュール用素子搭載用基板と、垂直実装用の素子搭載用基板１００とを有する。カメラモジュール用素子搭載用基板の一方の主表面には、ＣＭＯＳ型イメージセンサ等の受光素子が搭載されている。この受光素子は、マトリクス状に形成されたフォトダイオードを有する。各フォトダイオードは、受光量に応じて光を電荷量に光電変換し、画素信号として出力する。受光素子は、その受光領域がカメラモジュール用素子搭載用基板の他方の主表面側から見て開口部と重なる位置に設けられる。
【００７１】
カメラモジュール用素子搭載用基板の他方の主表面上には、開口部を塞ぐように光学フィルタが設けられ、光学フィルタにより赤外線などの特定波長の光が遮断される。また、他方の主表面上には、開口部への入光を妨げないようにして素子搭載用基板１００が垂直実装される。素子搭載用基板１００の主表面１０２には、ドライバＩＣ、コンデンサ、抵抗等が搭載される。ドライバＩＣは、受光素子の露光タイミング、画素信号の出力タイミング等を制御する機能を有する。さらに、カメラモジュール用素子搭載用基板の他方の主表面上には、レンズが取り付けられた鏡筒が設置される。カメラモジュール用素子搭載用基板に素子搭載用基板１００を垂直実装し、従来カメラモジュール用素子搭載用基板の他方の主表面上に搭載していたドライバＩＣ等を素子搭載用基板１００に搭載させることで、カメラモジュールの垂直方向の空間を有効利用しつつ水平方向の大きさを小さくすることができる。よって、カメラモジュールの小型化を図ることができる。
【００７２】
上述の実施形態１において、素子搭載用基板１００は、基材１１０と第１〜第４絶縁樹脂層１１６，１２２，１２８，１３４とが積層された構造であるが、絶縁樹脂層の積層数は特に限定されない。例えば、素子搭載用基板１００は、絶縁樹脂層としての基材１１０一層のみからなっていてもよい。この場合、基材１１０を貫通するビア導体１１１が側端面１０４において露出して外部接続用端子１０６として機能する。
【００７３】
外部接続用端子１０６は、図１２に示すような形状であってもよい。図１２は、他の変形例に係る外部接続用端子の形状を説明するための概略断面図である。すなわち、図１２に示すように、ビア導体１２０は第３配線層１１８側から第１配線層１１２側に向けて直径が徐々に小さくなり、ビア導体１２６は第３配線層１１８側から第４配線層１２４側に向けて直径が徐々に小さくなっている。そのため、ビア導体１２０とビア導体１２６とで構成される外部接続用端子１０６ａは、その輪郭が略菱形状となる。この場合、例えば半導体モジュール１と半導体モジュール３との接合にはんだボールを用いる際に、はんだボールを外部接続用端子１０６ａ上に安定的に配置することができる。直径が絶縁樹脂層の一方の主表面側から他方の主表面側にかけて徐々に小さくなる形状を有するビア導体は、絶縁樹脂層の一方の主表面側から照射したレーザー光が絶縁樹脂層内を進行する過程で徐々に減衰することを利用して形成することができる。あるいは、このようなビア導体は、金属箔のエッチング処理で形成することができる。したがって、図１２に示す外部接続用端子１０６ａは、絶縁樹脂層のレーザ加工、または金属箔のエッチング処理、あるいは両者の組み合わせで形成することができる。
【符号の説明】
【００７４】
Ｄ ダイシングライン用領域、 Ｅ 素子搭載用基板形成領域、 １００ 素子搭載用基板、 １０４ 側端面、 １０６，１０６ａ，１０６ｂ 外部接続用端子、 １１０ 基材、 １１１，１２０，１２６，１３２，１３８ ビア導体、 １１２ 第１配線層、 １１４ 第２配線層、 １１６ 第１絶縁樹脂層、 １１８ 第３配線層、 １２２ 第２絶縁樹脂層、 １２４ 第４配線層、 １２８ 第３絶縁樹脂層、 １３０ 第５配線層、 １３４ 第４絶縁樹脂層、 １３６ 第６配線層、 １４０ 保護層、 １４２ 保護層、 ４０２ａ，４０２ｂ，４０４ａ，４０４ｂ 半導体素子。
【特許請求の範囲】
【請求項１】
垂直実装用の素子搭載用基板であって、
絶縁樹脂層と、
前記絶縁樹脂層の一方の主表面上に設けられた配線層と、
前記絶縁樹脂層を貫通し、前記配線層と電気的に接続され、素子搭載用基板の側端面において露出して外部の電極端子と電気的に接続するための端子として機能するビア導体と、
を備えたことを特徴とする素子搭載用基板。
【請求項２】
前記絶縁樹脂層が複数積層され、
素子搭載用基板の延在方向に並ぶ複数の前記端子からなる端子列を複数有する請求項１に記載の素子搭載用基板。
【請求項３】
隣接する２つの前記端子列のうち一方の端子列に含まれる各端子は、他方の端子列に含まれる各端子と素子搭載用基板の延在方向にずれている請求項２に記載の素子搭載用基板。
【請求項４】
前記絶縁樹脂層が複数積層され、
前記端子は、隣接する前記絶縁樹脂層のそれぞれに配置されて絶縁樹脂層の積層方向で重なる複数のビア導体で構成されている請求項１乃至３のいずれか１項に記載の素子搭載用基板。
【請求項５】
前記端子の表面上に設けられためっき層をさらに備え、
前記めっき層は、前記側端面から突出している請求項１乃至４のいずれか１項に記載の素子搭載用基板。
【請求項６】
最外層の絶縁樹脂層の主表面上に設けられた保護層をさらに備え、
前記保護層は、前記側端面において、最外層の絶縁樹脂層と少なくとも一部が重なる前記端子に対応する領域に延在している請求項１乃至５のいずれか１項に記載の素子搭載用基板。
【請求項７】
請求項１乃至６のいずれか１項に記載の素子搭載用基板と、
前記素子搭載用基板の一方の主表面側に搭載された半導体素子と、
を備えた半導体モジュールを搭載したことを特徴とする携帯機器。
【請求項８】
絶縁樹脂層の素子搭載用基板形成領域およびダイシングライン用領域をまたぐ領域に絶縁樹脂層を貫通するビアホールを形成する工程と、
前記ビアホール内にビア導体を形成する工程と、
前記絶縁樹脂層の一方の主表面上に金属層を積層し、当該金属層を選択的に除去して前記ビア導体と電気的に接続された配線層を形成して、ダイシングライン用領域で連結された複数の素子搭載用基板を形成する工程と、
ダイシングライン用領域に沿って前記絶縁樹脂層をダイシングして、複数の素子搭載用基板を個片化するとともに、素子搭載用基板形成領域およびダイシングライン用領域をまたぐ領域に形成された前記ビア導体を切断面に露出させて外部の電極端子と接続するための端子を形成する工程と、
を含むことを特徴とする素子搭載用基板の製造方法。
【請求項９】
前記ビアホールを形成する工程において、隣接する２つの素子搭載用基板形成領域とその間のダイシングライン用領域とをまたぐ領域にビアホールを形成し、
前記端子を形成する工程において、前記絶縁樹脂層をダイシングして、隣接する２つの素子搭載用基板形成領域の一方と前記ダイシングライン用領域の切断面、および他方と前記ダイシングライン用領域の切断面に前記ビア導体を露出させて前記端子を形成する請求項８に記載の素子搭載用基板の製造方法。
【請求項１】
垂直実装用の素子搭載用基板であって、
絶縁樹脂層と、
前記絶縁樹脂層の一方の主表面上に設けられた配線層と、
前記絶縁樹脂層を貫通し、前記配線層と電気的に接続され、素子搭載用基板の側端面において露出して外部の電極端子と電気的に接続するための端子として機能するビア導体と、
を備えたことを特徴とする素子搭載用基板。
【請求項２】
前記絶縁樹脂層が複数積層され、
素子搭載用基板の延在方向に並ぶ複数の前記端子からなる端子列を複数有する請求項１に記載の素子搭載用基板。
【請求項３】
隣接する２つの前記端子列のうち一方の端子列に含まれる各端子は、他方の端子列に含まれる各端子と素子搭載用基板の延在方向にずれている請求項２に記載の素子搭載用基板。
【請求項４】
前記絶縁樹脂層が複数積層され、
前記端子は、隣接する前記絶縁樹脂層のそれぞれに配置されて絶縁樹脂層の積層方向で重なる複数のビア導体で構成されている請求項１乃至３のいずれか１項に記載の素子搭載用基板。
【請求項５】
前記端子の表面上に設けられためっき層をさらに備え、
前記めっき層は、前記側端面から突出している請求項１乃至４のいずれか１項に記載の素子搭載用基板。
【請求項６】
最外層の絶縁樹脂層の主表面上に設けられた保護層をさらに備え、
前記保護層は、前記側端面において、最外層の絶縁樹脂層と少なくとも一部が重なる前記端子に対応する領域に延在している請求項１乃至５のいずれか１項に記載の素子搭載用基板。
【請求項７】
請求項１乃至６のいずれか１項に記載の素子搭載用基板と、
前記素子搭載用基板の一方の主表面側に搭載された半導体素子と、
を備えた半導体モジュールを搭載したことを特徴とする携帯機器。
【請求項８】
絶縁樹脂層の素子搭載用基板形成領域およびダイシングライン用領域をまたぐ領域に絶縁樹脂層を貫通するビアホールを形成する工程と、
前記ビアホール内にビア導体を形成する工程と、
前記絶縁樹脂層の一方の主表面上に金属層を積層し、当該金属層を選択的に除去して前記ビア導体と電気的に接続された配線層を形成して、ダイシングライン用領域で連結された複数の素子搭載用基板を形成する工程と、
ダイシングライン用領域に沿って前記絶縁樹脂層をダイシングして、複数の素子搭載用基板を個片化するとともに、素子搭載用基板形成領域およびダイシングライン用領域をまたぐ領域に形成された前記ビア導体を切断面に露出させて外部の電極端子と接続するための端子を形成する工程と、
を含むことを特徴とする素子搭載用基板の製造方法。
【請求項９】
前記ビアホールを形成する工程において、隣接する２つの素子搭載用基板形成領域とその間のダイシングライン用領域とをまたぐ領域にビアホールを形成し、
前記端子を形成する工程において、前記絶縁樹脂層をダイシングして、隣接する２つの素子搭載用基板形成領域の一方と前記ダイシングライン用領域の切断面、および他方と前記ダイシングライン用領域の切断面に前記ビア導体を露出させて前記端子を形成する請求項８に記載の素子搭載用基板の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１２−１４２３７６（Ｐ２０１２−１４２３７６Ａ）
【公開日】平成２４年７月２６日（２０１２．７．２６）
【国際特許分類】
【出願番号】特願２０１０−２９３１２２（Ｐ２０１０−２９３１２２）
【出願日】平成２２年１２月２８日（２０１０．１２．２８）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
【公開日】平成２４年７月２６日（２０１２．７．２６）
【国際特許分類】
【出願日】平成２２年１２月２８日（２０１０．１２．２８）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
[ Back to top ]