表示パネルおよび表示装置
【課題】複数の領域を使用して画像を表示する場合における画像の画質劣化を抑制する。
【解決手段】複数の発光画素ＰＸが配置された表示領域ＤＲ．１と、複数の発光画素ＰＸが配置された表示領域ＤＲ．２との間に境界表示領域ＢＲ．１が配置される。境界表示領域ＢＲ．１内において、同一列に配置された複数の発光画素ＰＸには、電源駆動部Ｐ１０．１によって電源電圧が印加される発光画素ＰＸと、電源駆動部Ｐ１０．２によって電源電圧が印加される発光画素ＰＸとの双方が含まれる。
【解決手段】複数の発光画素ＰＸが配置された表示領域ＤＲ．１と、複数の発光画素ＰＸが配置された表示領域ＤＲ．２との間に境界表示領域ＢＲ．１が配置される。境界表示領域ＢＲ．１内において、同一列に配置された複数の発光画素ＰＸには、電源駆動部Ｐ１０．１によって電源電圧が印加される発光画素ＰＸと、電源駆動部Ｐ１０．２によって電源電圧が印加される発光画素ＰＸとの双方が含まれる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子をマトリクス状に配置した表示パネルおよび表示装置に関する。
【背景技術】
【０００２】
電流駆動型の発光素子を用いた表示装置として、有機ＥＬ（Electro Luminescence）素子を用いた表示装置（以下、有機ＥＬ表示装置という）が知られている。この自発光する有機ＥＬ素子を用いた有機ＥＬ表示装置は、液晶表示装置で使用されるバックライトが不要で、装置の薄型化に最適である。また、有機ＥＬ表示装置は、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。
【０００３】
そのため、有機ＥＬ表示装置における様々な技術が開示されている。
例えば、特許文献１には、複数のユニットパネルを接合することにより１つの有機ＥＬ表示パネルを構成する技術（以下、従来技術Ａ）が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−１０８２５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来技術Ａにおける有機ＥＬ表示パネルの表示エリア（以下、一体表示エリアという）は複数のユニットパネルの表示エリア（以下、ユニット表示エリアという）を接合したものである。一体表示エリアにおいて、各ユニット表示エリアの境界を示す境界線は直線である。この場合、一体表示エリアを有する有機ＥＬ表示パネルには、以下のような問題点がある。
【０００６】
ここで、説明を簡単にするために、一例として、一体表示エリアは、第１表示エリアおよび第２表示エリアから構成されるとする。この場合、第１表示エリアと第２表示エリアとの境界を示す境界線は直線である。以下においては、第１表示エリアと第２表示エリアとの境界を示す境界線を、表示エリア境界線という。
【０００７】
また、第１表示エリアおよび第２表示エリアには、それぞれ、第１電源および第２電源から動作電圧が供給されるとする。すなわち、第１表示エリアおよび第２表示エリアの各々に動作電圧を供給する電源は、独立した異なる電源であるとする。
【０００８】
また、製造ばらつき等により、第１電源の電気特性と、第２電源の電気特性とは僅かに異なるとする。また、一体表示エリア全体に輝度値が等しい複数の画素から構成される画像を表示する必要があるとする。
【０００９】
この場合、第１電源の電気特性と、第２電源の電気特性とが僅かに異なると、第１電源が第１表示エリアへ供給する動作電圧のレベルと、第２電源が第２表示エリアへ供給する動作電圧のレベルとの間に僅かな差が生じる。これにより、例えば、表示エリア境界線を挟む隣接する２つの発光画素の輝度の差が僅かに生じる。
【００１０】
この場合、従来技術Ａのように、第１表示エリアと第２表示エリアとの境界を示す表示エリア境界線が直線であると、一体表示エリアに表示される画像において、表示エリア境界線付近における輝度の差を起因とする、表示エリア境界線にそった線の存在がユーザに視認されやすくなる。すなわち、一体表示エリアに表示される画像の画質劣化が生じる。
【００１１】
本発明は、上述の問題点を解決するためになされたものであって、その目的は、複数の領域を使用して画像を表示する場合における画像の画質劣化を抑制することを可能とする表示パネル等を提供することである。
【課題を解決するための手段】
【００１２】
上述の課題を解決するために、本発明のある局面に従う表示パネルは、第１電源駆動部によって電源電圧が印加される複数の発光画素が、マトリクス状に配置された第１表示領域と、第２電源駆動部によって電源電圧が印加される複数の発光画素が、マトリクス状に配置された第２表示領域と、前記第１表示領域と前記第２表示領域との間に位置し、複数の発光画素が、少なくとも、一以上の列を構成するように配置された境界表示領域とを含み、前記境界表示領域内において、同一列に配置された複数の発光画素には、前記第１電源駆動部によって電源電圧が印加される発光画素と、前記第２電源駆動部によって電源電圧が印加される発光画素との双方が含まれる。
【発明の効果】
【００１３】
本発明により、複数の領域を使用して画像を表示する場合における画像の画質劣化を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施の形態における表示装置の構成を示すブロック図である。
【図２】表示領域を説明するための図である。
【図３】本実施の形態に係る発光画素の構成の一例を示す断面図である。
【図４】一例として、境界表示領域の一部を拡大して示す図である。
【図５】下部電極層を示す平面図である。
【図６】上部電極層を示す図である。
【図７】一例として、発光画素行列におけるｕ行１列目に対応する発光画素の構成の一例を示す図である。
【図８】第１の実施の形態の変形例１における境界線を説明するための図である。
【図９】第２の実施の形態における表示装置の構成を示すブロック図である。
【図１０】表示領域を説明するための図である。
【図１１】一例として、第２の実施の形態における境界表示領域の一部を拡大して示す図である。
【図１２】一例として、第２の実施の形態における境界表示領域の一部を拡大して示す図である。
【図１３】一例として、発光画素行列における１行ｔ列目に対応する発光画素の構成の一例を示す図である。
【図１４】第３の実施の形態における境界表示領域内の一部を拡大して示す図である。
【図１５】第３の実施の形態の変形例１における境界表示領域内の一部を拡大して示す図である。
【図１６】表示装置の外観図である。
【発明を実施するための形態】
【００１５】
本発明のある局面に従う表示パネルは、第１電源駆動部によって電源電圧が印加される複数の発光画素が、マトリクス状に配置された第１表示領域と、第２電源駆動部によって電源電圧が印加される複数の発光画素が、マトリクス状に配置された第２表示領域と、前記第１表示領域と前記第２表示領域との間に位置し、複数の発光画素が、少なくとも、一以上の列を構成するように配置された境界表示領域とを含み、前記境界表示領域内において、同一列に配置された複数の発光画素には、前記第１電源駆動部によって電源電圧が印加される発光画素と、前記第２電源駆動部によって電源電圧が印加される発光画素との双方が含まれる。
【００１６】
すなわち、複数の発光画素が配置された第１表示領域と、複数の発光画素が配置された第２表示領域との間に境界表示領域が配置される。境界表示領域内において、同一列に配置された複数の発光画素には、第１電源駆動部によって電源電圧が印加される発光画素と、第２電源駆動部によって電源電圧が印加される発光画素との双方が含まれる。
【００１７】
つまり、第１電源駆動部によって電源電圧が印加される複数の発光画素を含む領域と第２電源駆動部によって電源電圧が印加される複数の発光画素を含む領域との境界を示す境界線は、非直線である。
【００１８】
そのため、第１表示領域、第２表示領域および境界表示領域内の全ての発光画素を発光させることにより画像を表示する場合において、仮に、第１電源駆動部の電気特性と、第２電源駆動部の電気特性とが僅かに異なっていたとしても、表示される画像において、前記境界線付近における輝度差が視認され難くなり、画像の画質劣化を抑制することができる。すなわち、パネル全体としての表示画質を向上することができる。
【００１９】
また、それぞれが電源駆動部を有する複数の小型表示パネルを結合して、分割駆動を行なっても、パネルの結合部周辺における画質が低下しないので、表示パネルの大画面化を容易に行なうことができる。
【００２０】
この発明の他の局面に従う表示パネルは、第１電源駆動部によって電源電圧が印加される複数の発光画素が、マトリクス状に配置された第１表示領域と、第２電源駆動部によって電源電圧が印加される複数の発光画素が、マトリクス状に配置された第２表示領域と、前記第１表示領域と前記第２表示領域との間に位置し、複数の発光画素が、少なくとも、一以上の行を構成するように配置された境界表示領域とを含み、前記境界表示領域内において、同一行に配置された複数の発光画素には、前記第１電源駆動部によって電源電圧が印加される発光画素と、前記第２電源駆動部によって電源電圧が印加される発光画素との双方が含まれる。
【００２１】
すなわち、複数の発光画素が配置された第１表示領域と、複数の発光画素が配置された第２表示領域との間に境界表示領域が配置される。境界表示領域内において、同一行に配置された複数の発光画素には、第１電源駆動部によって電源電圧が印加される発光画素と、第２電源駆動部によって電源電圧が印加される発光画素との双方が含まれる。
【００２２】
つまり、第１電源駆動部によって電源電圧が印加される複数の発光画素を含む領域と第２電源駆動部によって電源電圧が印加される複数の発光画素を含む領域との境界を示す境界線は、非直線である。
【００２３】
そのため、第１表示領域、第２表示領域および境界表示領域内の全ての発光画素を発光させることにより画像を表示する場合において、仮に、第１電源駆動部の電気特性と、第２電源駆動部の電気特性とが僅かに異なっていたとしても、表示される画像において、前記境界線付近における輝度差が視認され難くなり、画像の画質劣化を抑制することができる。すなわち、パネル全体としての表示画質を向上することができる。
【００２４】
また、それぞれが電源駆動部を有する複数の小型表示パネルを結合して、分割駆動を行なっても、パネルの結合部周辺における画質が低下しないので、表示パネルの大画面化を容易に行なうことができる。
【００２５】
また、前記第１電源駆動部によって電源電圧が印加される各発光画素は、第１下部電極及び第１上部電極を含み、前記第１電源駆動部は、少なくとも発光対象の発光画素の発光時には該第１下部電極または該第１上部電極と電気的に接続され、前記第２電源駆動部によって電源電圧が印加される各発光画素は、第２下部電極及び第２上部電極を含み、前記第２電源駆動部は、少なくとも発光対象の発光画素の発光時には該第２下部電極または該第２上部電極と電気的に接続されていることが好ましい。
【００２６】
また、前記第１電源駆動部は、少なくとも発光対象の発光画素の発光時には前記第１下部電極と電気的に接続され、前記第２電源駆動部は、少なくとも発光対象の発光画素の発光時には前記第２下部電極と電気的に接続され、前記第１下部電極及び前記第２下部電極の各々は、前記発光画素ごとに独立した画素電極を構成し、前記第１上部電極及び前記第２上部電極は、複数の発光画素に共通して設けられた共通電極を構成していることが好ましい。
【００２７】
また、第１下部電極、第１上部電極、第２下部電極及び第２上部電極の各々は、同一列または同一行に配置された複数の発光画素に共通して設けられ、前記第１電源駆動部が前記第１下部電極と電気的に接続されると共に、前記第２電源駆動部が前記第２下部電極と電気的に接続され、または、前記第１電源駆動部が前記第１上部電極と電気的に接続されると共に、前記第２電源駆動部が前記第２上部電極と電気的に接続され、前記境界表示領域内の同一行または同一列において、前記第１下部電極と前記第２下部電極とが電気的に非接続とされている、または、前記第１上部電極と前記第２上部電極とが電気的に非接続とされていることが好ましい。
【００２８】
また、前記境界表示領域内において同一行または同一列に配置された複数の発光画素には、第１および第２の電源線が対応づけて設けられ、前記第１の電源線は、前記境界表示領域内に配置される、前記第１電源駆動部によって電源電圧が印加される第１の前記発光画素に電源電圧を印加するために使用される電源線であり、前記第２の電源線は、前記境界表示領域内に配置される、前記第２電源駆動部によって電源電圧が印加される第２の前記発光画素に電源電圧を印加するために使用される電源線であり、前記第１の電源線は、前記境界表示領域内において同一行または同一列に配置された複数の前記第１の発光画素と電気的に接続され、前記第２の電源線は、前記境界表示領域内において同一行または同一列に配置された複数の前記第２の発光画素と電気的に接続され、前記第１電源駆動部は、前記第１の電源線を介して、前記境界表示領域内の前記複数の第１の発光画素に電源電圧を印加し、前記第２電源駆動部は、前記第２の電源線を介して、前記境界表示領域内の前記複数の第２の発光画素に電源電圧を印加することが好ましい。
【００２９】
また、第１および第２の電源線は、平行に配置されることが好ましい。
また、第１および第２の電源線の各々の形状は、非直線形状であることが好ましい。
【００３０】
また、前記境界表示領域内の同一行または同一列において、前記第１電源駆動部によって電源電圧が印加される発光画素、及び前記第２電源駆動部によって電源電圧が印加される発光画素は、周期的に配置されることが好ましい。
【００３１】
また、前記境界表示領域内の同一行または同一列において、前記第１電源駆動部によって電源電圧が印加される発光画素、及び前記第２電源駆動部によって電源電圧が印加される発光画素は、非周期的に配置されることが好ましい。
【００３２】
また、前記境界表示領域内の同一行または同一列において、前記第１電源駆動部によって電源電圧が印加される発光画素と、前記第２電源駆動部によって電源電圧が印加される発光画素とが交互に配置されることが好ましい。
【００３３】
また、前記境界表示領域内において同一行または同一列に配列された発光画素は、ディザマトリクスに基づいて定められた配置に基づいて、前記第１電源駆動部によって電源電圧が印加される発光画素と、前記第２電源駆動部によって電源電圧が印加される発光画素との双方を含むことが好ましい。
【００３４】
また、前記複数の発光画素の各々は、有機ＥＬ（Electro Luminescence）素子を含み、前記有機ＥＬ素子は、印加された電源電圧によって供給される電流によって発光することが好ましい。
【００３５】
本態様によると、とりわけ大画面化が困難な有機ＥＬを使用した表示パネルであっても、容易に大画面化を行なうことができる。
【００３６】
この発明のさらに他の局面に従う表示装置は、上記の表示パネルと、前記第１電源駆動部及び第２電源駆動部を制御する制御回路とを含む。
【００３７】
以下、図面を参照しつつ、本発明の実施の形態について説明する。
【００３８】
＜第１の実施の形態＞
（表示装置の構成）
図１は、第１の実施の形態における表示装置１０００の構成を示すブロック図である。図１に示されるように、表示装置１０００は、制御回路１００と、データ線駆動回路２００と、走査線駆動回路３００と、表示パネル４００と、電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４とを備える。
【００３９】
制御回路１００は、データ線駆動回路２００、走査線駆動回路３００および電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４を制御する。電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４の各々は、同一の電気特性を有するように製造されたＩＣ（Integrated Circuit）である。
【００４０】
電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４は、詳細は後述するが、電源電圧を供給するための電源である。以下においては、電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４の各々を、電源駆動部Ｐ１０とも表記する。
【００４１】
表示パネル４００は、アクティブマトリクス方式またはパッシブマトリクス方式の表示パネルである。表示パネル４００は、有機ＥＬ（Electro Luminescence）素子を使用した有機ＥＬパネルである。
【００４２】
なお、表示パネル４００は、有機ＥＬパネルに限定されることなく、液晶パネル等の他の方式の表示パネルであってもよい。
【００４３】
表示パネル４００は、画像を表示するための表示領域４１０を含む。表示領域４１０は、複数の発光画素ＰＸを含む。複数の発光画素ＰＸは、行列状に配置される。すなわち、複数の発光画素ＰＸは、ｍ（２以上の整数）行ｎ（２以上の整数）列の行列（以下、発光画素行列という）を構成する。複数の発光画素ＰＸの各々は、外部から供給される信号に応じて発光する。
【００４４】
以下においては、発光画素行列におけるｕ（自然数）行ｔ（自然数）列目の発光画素ＰＸを、発光画素ＰＸ［ｔ，ｕ］とも表記する。
【００４５】
表示パネル４００は、ｍ本の走査線ＣＬにより、走査線駆動回路３００と電気的に接続される。当該ｍ本の走査線ＣＬの各々は、発光画素行列におけるｍ個の行の各々に並ぶｎ個の発光画素ＰＸと電気的に接続される。当該ｍ本の走査線ＣＬの各々は、走査線駆動回路３００の制御により、処理対象となる発光画素ＰＸへ制御信号を供給するための電線である。
【００４６】
また、表示パネル４００は、ｎ本のデータ線ＤＬにより、データ線駆動回路２００と電気的に接続される。当該ｎ本のデータ線ＤＬの各々は、発光画素行列におけるｎ個の列の各々に並ぶｍ個の発光画素ＰＸと電気的に接続される。ｎ本のデータ線ＤＬの各々は、発光画素を発光させるための信号を、処理対象となる発光画素ＰＸに供給するためのデータ線である。
【００４７】
図２は、表示領域４１０を説明するための図である。なお、図２には、説明のために、電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４を示している。
【００４８】
表示領域４１０は、表示領域ＤＲ．１，ＤＲ．２，ＤＲ．３，ＤＲ．４と、境界表示領域ＢＲ．１，ＢＲ．２，ＢＲ．３，ＢＲ．４とを含む。
【００４９】
すなわち、表示領域４１０は、境界表示領域ＢＲ．１，ＢＲ．２，ＢＲ．３，ＢＲ．４により、表示領域ＤＲ．１，ＤＲ．２，ＤＲ．３，ＤＲ．４に分割される。なお、表示領域４１０は、４つの表示領域に限定されることなく、５つ以上の表示領域に分割されてもよい。
【００５０】
境界表示領域ＢＲ．１は、表示領域ＤＲ．１と表示領域ＤＲ．２との間に配置される。境界表示領域ＢＲ．２は、表示領域ＤＲ．１と表示領域ＤＲ．３との間に配置される。境界表示領域ＢＲ．３は、表示領域ＤＲ．２と表示領域ＤＲ．４との間に配置される。境界表示領域ＢＲ．４は、表示領域ＤＲ．３と表示領域ＤＲ．４との間に配置される。
【００５１】
表示領域ＤＲ．１，ＤＲ．２，ＤＲ．３，ＤＲ．４および境界表示領域ＢＲ．１，ＢＲ．２，ＢＲ．３，ＢＲ．４は、同一平面上にある。
【００５２】
表示領域ＤＲ．１，ＤＲ．２，ＤＲ．３，ＤＲ．４の各々は、行列状に配置された複数の発光画素ＰＸを含む。
【００５３】
境界表示領域ＢＲ．１，ＢＲ．４の各々は、垂直方向に配置される複数の発光画素ＰＸを含む。本明細書において、垂直方向とは、発光画素行列における各行が並置（配置）される方向である。すなわち、境界表示領域ＢＲ．１，ＢＲ．４の各々は、複数の発光画素ＰＸが、１以上の列を構成するように配置された領域である。
【００５４】
境界表示領域ＢＲ．２，ＢＲ．３の各々は、水平方向に配置される複数の発光画素ＰＸを含む。本明細書において、水平方向とは、発光画素行列における各列が並置（配置）される方向である。すなわち、境界表示領域ＢＲ．２，ＢＲ．３の各々は、複数の発光画素ＰＸが、１以上の行を構成するように配置された領域である。
【００５５】
境界表示領域ＢＲ．１，ＢＲ．４の各々は、垂直方向に沿って設けられる。境界表示領域ＢＲ．２，ＢＲ．３の各々は、水平方向に沿って設けられる。
【００５６】
以下においては、表示領域ＤＲ．１，ＤＲ．２，ＤＲ．３，ＤＲ．４の各々を、表示領域ＤＲとも表記する。また、以下においては、境界表示領域ＢＲ．１，ＢＲ．２，ＢＲ．３，ＢＲ．４の各々を、境界表示領域ＢＲとも表記する。
【００５７】
以下においては、発光画素行列における１つの行を、発光画素行ともいう。発光画素行は、１以上の発光画素ＰＸが水平方向に配置される行である。また、以下においては、発光画素行列における１つの列を、発光画素列ともいう。発光画素列は、１以上の発光画素ＰＸが垂直方向に配置される列である。
【００５８】
図３は、本実施の形態に係る発光画素ＰＸの構成の一例を示す断面図である。
図３を参照して、発光画素ＰＸは、基板４０１と、陽極４０２と、正孔注入層４０３と、正孔輸送層４０４と、有機発光層４０５と、電子輸送層４０６と、陰極４０７と、封止層４０８とを備える。
【００５９】
陽極４０２は、光反射性を有する電極であり、基板４０１上に形成される。陽極４０２は、アルミニウムなどの金属、Ａｌ、Ｐｄなどの金属、これら金属を主成分とする合金、又は、これらを積層したものを用いることができる。
【００６０】
正孔注入層４０３は、正孔注入性の材料を主成分とする層であり、陽極４０２上に形成される。正孔注入層４０３としては、例えば、酸化タングステン（ＷＯｘ）、ＰＥＤＯＴ（ポリエチレンジオキシチオフェン）などを用いることができる。
【００６１】
正孔輸送層４０４は、正孔輸送性の材料を主成分とする層であり、正孔注入層１０３上に形成される。正孔輸送層４０４としては、例えば、トリフェニルアミン系の材料が用いられる。
【００６２】
有機発光層４０５は、正孔と電子とが再結合することにより発光する有機発光材料を主成分とする層であり、陽極４０２と陰極４０７との間に形成される。具体的には、有機発光層４０５は、図３に示すように、正孔輸送層４０４上に形成される。
【００６３】
電子輸送層４０６は、電子輸送性の材料を主成分とする層であり、有機発光層４０５上に形成される。
【００６４】
陰極４０７は、光透過性を有する電極であり、電子輸送層４０６上に形成される。陰極４０７は、例えば、酸化インジウムスズ（ＩＴＯ）で形成される。
【００６５】
陽極４０２および陰極４０７は、それぞれ、下部電極および上部電極である。
封止層４０８は、本実施の形態に係る発光画素ＰＸの表面を覆う樹脂層であって、図３に示すように、陰極４０７上に形成される。
【００６６】
下部電極としての陽極４０２と、正孔注入層４０３と、正孔輸送層４０４と、有機発光層４０５と、電子輸送層４０６と、上部電極としての陰極４０７とにより、発光素子ＥＬ１が構成される。すなわち、発光素子ＥＬ１は、上部電極としての陰極４０７と下部電極としての陽極４０２とを含む。発光素子ＥＬ１は、有機ＥＬ素子である。
【００６７】
なお、発光素子ＥＬ１における下部電極は、陽極に限定されることなく、陰極であってもよい。また、発光素子ＥＬ１における上部電極は、陰極に限定されることなく、陽極であってもよい。
【００６８】
また、有機ＥＬ素子である発光素子ＥＬ１は、図３に示される構成に限定されることなく、例えば、陽極、正孔注入層、正孔輸送層、有機発光層、電子輸送層、電子注入層および陰極から構成されてもよい。
【００６９】
（アクティブマトリクス方式の構成）
本実施の形態における表示パネル４００は、アクティブマトリクス方式のパネルであるとする。この場合の表示パネル４００の構成について説明する。
【００７０】
再び、図２を参照して、表示領域ＤＲ．１，ＤＲ．２，ＤＲ．３，ＤＲ．４の各々には、図示しない複数の電源線ＰＬが配置される。当該複数の電源線ＰＬの各々は、対応する表示領域ＤＲ内の各発光画素列に対応づけて垂直方向に直線状に配置される。
【００７１】
電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４は、それぞれ、表示領域ＤＲ．１，ＤＲ．２，ＤＲ．３，ＤＲ．４に電源電圧を供給するための電源である。すなわち、表示領域ＤＲ．１，ＤＲ．２，ＤＲ．３，ＤＲ．４の各々における各発光画素ＰＸは、独立した異なる電源駆動部Ｐ１０から電源電圧が供給される。
【００７２】
以下においては、電源駆動部Ｐ１０．ｙ（自然数）と電気的に接続されている電源線ＰＬであって、発光画素行列におけるｘ（自然数）列目の電源線ＰＬを、電源線ＰＬ［ｙ，ｘ］とも表記する。
【００７３】
図４は、一例として、境界表示領域ＢＲ．２の一部を拡大して示す図である。なお、図４には、複数の発光画素ＰＸの一部も示される。
【００７４】
図４において、境界表示領域ＢＲ．２より上部の各発光画素ＰＸは、表示領域ＤＲ．１内の画素である。境界表示領域ＢＲ．２より下部の各発光画素ＰＸは、表示領域ＤＲ．３内の画素である。
【００７５】
図２および図４を参照して、例えば、電源線ＰＬ［１，ｘ（自然数）］は、電源駆動部Ｐ１０．１と電気的に接続される。すなわち、電源線ＰＬ［１，ｘ］は、電源駆動部Ｐ１０．１から電源電圧が供給される電源線である。また、例えば、電源線ＰＬ［１，２］は、電源駆動部Ｐ１０．１と電気的に接続されており、かつ、発光画素行列における２列目の電源線である。
【００７６】
また、例えば、電源線ＰＬ［３，ｘ（自然数）］は、電源駆動部Ｐ１０．３と電気的に接続される。また、例えば、電源線ＰＬ［３，２］は、電源駆動部Ｐ１０．３と電気的に接続されており、かつ、発光画素行列における２列目の電源線である。
【００７７】
図２および図４を参照して、境界表示領域ＢＲ．１，ＢＲ．２，ＢＲ．３，ＢＲ．４は、それぞれ、境界線ＢＬ．１，ＢＬ．２，ＢＬ．３，ＢＬ．４を含む。境界線ＢＬ．１，ＢＬ．２，ＢＬ．３，ＢＬ．４の各々は、同一の電源駆動部Ｐ１０から電源電圧が供給される複数の発光画素ＰＸを含む領域を特定するための境界線である。境界線ＢＬ．１，ＢＬ．２，ＢＬ．３，ＢＬ．４の各々は、非直線である。
【００７８】
境界線ＢＬ．１，ＢＬ．２，ＢＬ．３，ＢＬ．４の各々の形状は同じである。なお、境界線ＢＬ．１，ＢＬ．２，ＢＬ．３，ＢＬ．４の各々の形状は異なっていてもよい。
【００７９】
以下においては、境界線ＢＬ．１，ＢＬ．２，ＢＬ．３，ＢＬ．４の各々を、境界線ＢＬとも表記する。
【００８０】
なお、境界線ＢＬの形状は、図４に示されるように、１個の発光画素ＰＸ分の凸部が繰り返される形状に限定されない。境界線ＢＬの形状は、２個以上の発光画素ＰＸ分の凸部が繰り返される形状であってもよい。
【００８１】
境界線ＢＬ．１と境界線ＢＬ．２とにより囲まれる領域であって、表示領域４１０における左上の領域は、電源駆動部Ｐ１０．１から電源電圧が供給される領域（以下、第１電源領域という）である。すなわち、第１電源領域内の各発光画素ＰＸには、電源駆動部Ｐ１０．１から電源電圧が供給される。
【００８２】
この場合、第１電源領域は、表示領域ＤＲ．１と、境界表示領域ＢＲ．１の一部と、境界表示領域ＢＲ．２の一部とを含む領域である。
【００８３】
以下においては、電源駆動部Ｐ１０．１から電源電圧が供給（印加）される、第１電源領域内の発光画素ＰＸを、第１発光画素ＰＸともいう。第１発光画素ＰＸは、電源線ＰＬ［１，ｘ］と電気的に接続され、電源駆動部Ｐ１０．１から電源線ＰＬ［１，ｘ］を介して電源電圧が供給（印加）される。
【００８４】
境界線ＢＬ．１と境界線ＢＬ．３とにより囲まれる領域であって、表示領域４１０における右上の領域は、電源駆動部Ｐ１０．２から電源電圧が供給される領域（以下、第２電源領域という）である。すなわち、第２電源領域内の各発光画素ＰＸには、電源駆動部Ｐ１０．２から電源電圧が供給される。
【００８５】
この場合、第２電源領域は、表示領域ＤＲ．２と、境界表示領域ＢＲ．１の一部と、境界表示領域ＢＲ．３の一部とを含む領域である。
【００８６】
以下においては、電源駆動部Ｐ１０．２から電源電圧が供給（印加）される、第２電源領域内の発光画素ＰＸを、第２発光画素ＰＸともいう。第２発光画素ＰＸは、電源線ＰＬ［２，ｘ］と電気的に接続され、電源駆動部Ｐ１０．２から電源線ＰＬ［２，ｘ］を介して電源電圧が供給（印加）される。
【００８７】
境界線ＢＬ．２と境界線ＢＬ．４とにより囲まれる領域であって、表示領域４１０における左下の領域は、電源駆動部Ｐ１０．３から電源電圧が供給される領域（以下、第３電源領域という）である。すなわち、第３電源領域内の各発光画素ＰＸには、電源駆動部Ｐ１０．３から電源電圧が供給される。
【００８８】
この場合、第３電源領域は、表示領域ＤＲ．３と、境界表示領域ＢＲ．２の一部と、境界表示領域ＢＲ．４の一部とを含む領域である。
【００８９】
以下においては、電源駆動部Ｐ１０．３から電源電圧が供給（印加）される、第３電源領域内の発光画素ＰＸを、第３発光画素ＰＸともいう。第３発光画素ＰＸは、電源線ＰＬ［３，ｘ］と電気的に接続され、電源駆動部Ｐ１０．３から電源線ＰＬ［３，ｘ］を介して電源電圧が供給（印加）される。
【００９０】
境界線ＢＬ．３と境界線ＢＬ．４とにより囲まれる領域であって、表示領域４１０における右下の領域は、電源駆動部Ｐ１０．４から電源電圧が供給される領域（以下、第４電源領域という）である。すなわち、第４電源領域内の各発光画素ＰＸには、電源駆動部Ｐ１０．４から電源電圧が供給される。
【００９１】
この場合、第４電源領域は、表示領域ＤＲ．４と、境界表示領域ＢＲ．３の一部と、境界表示領域ＢＲ．４の一部とを含む領域である。
【００９２】
以下においては、電源駆動部Ｐ１０．４から電源電圧が供給（印加）される、第４電源領域内の発光画素ＰＸを、第４発光画素ＰＸともいう。第４発光画素ＰＸは、電源線ＰＬ［４，ｘ］と電気的に接続され、電源駆動部Ｐ１０．４から電源線ＰＬ［４，ｘ］を介して電源電圧が供給（印加）される。
【００９３】
第１、第２、第３および第４電源領域の各々は、画像を表示する領域である。
境界表示領域ＢＲ．１には、当該境界表示領域ＢＲ．１内の発光画素列毎に、電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ］が配置される。境界表示領域ＢＲ．１内の電源線ＰＬ［１，ｘ］は、当該境界表示領域ＢＲ．１内の発光画素列に配置される複数の第１発光画素ＰＸのみと電気的に接続されるような形状をしており、垂直方向に配置される。境界表示領域ＢＲ．１内の電源線ＰＬ［２，ｘ］は、当該境界表示領域ＢＲ．１内の発光画素列に配置される複数の第２発光画素ＰＸのみと電気的に接続されるような形状をしており、垂直方向に配置される。
【００９４】
境界表示領域ＢＲ．２には、当該境界表示領域ＢＲ．２内の発光画素列毎に、電源線ＰＬ［１，ｘ］または電源線ＰＬ［３，ｘ］が配置される。境界表示領域ＢＲ．２内の電源線ＰＬ［１，ｘ］は、当該境界表示領域ＢＲ．２内の発光画素列に配置される１以上の第１発光画素ＰＸと電気的に接続され、垂直方向に配置される。境界表示領域ＢＲ．２内の電源線ＰＬ［３，ｘ］は、当該境界表示領域ＢＲ．２内の発光画素列に配置される１以上の第３発光画素ＰＸと電気的に接続され、垂直方向に配置される。
【００９５】
境界表示領域ＢＲ．３には、当該境界表示領域ＢＲ．３内の発光画素列毎に、電源線ＰＬ［２，ｘ］または電源線ＰＬ［４，ｘ］が配置される。境界表示領域ＢＲ．３内の電源線ＰＬ［２，ｘ］は、当該境界表示領域ＢＲ．３内の発光画素列に配置される１以上の第２発光画素ＰＸと電気的に接続され、垂直方向に配置される。境界表示領域ＢＲ．３内の電源線ＰＬ［４，ｘ］は、当該境界表示領域ＢＲ．３内の発光画素列に配置される１以上の第４発光画素ＰＸと電気的に接続され、垂直方向に配置される。
【００９６】
境界表示領域ＢＲ．４には、当該境界表示領域ＢＲ．４内の発光画素列毎に、電源線ＰＬ［３，ｘ］および電源線ＰＬ［４，ｘ］が配置される。境界表示領域ＢＲ．４内の電源線ＰＬ［３，ｘ］は、当該境界表示領域ＢＲ．４内の発光画素列に配置される複数の第３発光画素ＰＸのみと電気的に接続されるような形状をしており、垂直方向に配置される。境界表示領域ＢＲ．４内の電源線ＰＬ［４，ｘ］は、当該境界表示領域ＢＲ．４内の発光画素列に配置される複数の第４発光画素ＰＸのみと電気的に接続されるような形状をしており、垂直方向に配置される。
【００９７】
第１電源領域は、ｖ（ｎ未満の自然数）本の電源線ＰＬ［１，ｘ］を含む。第２電源領域は、ｖ本の電源線ＰＬ［２，ｘ］を含む。第３電源領域は、ｖ本の電源線ＰＬ［３，ｘ］を含む。第４電源領域は、ｖ本の電源線ＰＬ［４，ｘ］を含む。
【００９８】
なお、第１、第２、第３および第４電源領域の各々に含まれる電源線ＰＬの数は同じでなく、異なってもよい。
【００９９】
電源線ＰＬ［１，ｘ］，ＰＬ［２，ｘ］，ＰＬ［３，ｘ］，ＰＬ［４，ｘ］の各々は、互いに電気的に非接続とされる。
【０１００】
以下においては、第１、第２、第３および第４電源領域の各々を、独立電源領域ともいう。前述したように、第１、第２、第３および第４電源領域の各々は、画像を表示する領域である。したがって、独立電源領域は、画像を表示する領域である。
【０１０１】
境界線ＢＬ．１，ＢＬ．２，ＢＬ．３，ＢＬ．４の各々は、第１、第２、第３および第４電源領域の各々を特定するための線でもある。また、電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４は、それぞれ、第１、第２、第３および第４電源領域に電源電圧を供給するための電源である。すなわち、電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４は、それぞれ、第１、第２、第３および第４電源領域に対応づけられる電源である。つまり、第１、第２、第３および第４電源領域の各々における各発光画素ＰＸは、独立した異なる電源駆動部Ｐ１０から電源電圧が供給される。
【０１０２】
図４において、例えば、発光画素ＰＸ［１，ｕ］は、第１発光画素ＰＸである。発光画素ＰＸ［１，ｕ］には、電源駆動部Ｐ１０．１から電源線ＰＬ［１，１］を介して電源電圧が供給（印加）される。
【０１０３】
また、発光画素ＰＸ［１，ｕ＋１］は、第３発光画素ＰＸである。発光画素ＰＸ［１，ｕ＋１］には、電源駆動部Ｐ１０．３から電源線ＰＬ［３，１］を介して電源電圧が供給（印加）される。
【０１０４】
電源線ＰＬ［１，１］と電源線ＰＬ［３，１］とは、電気的に非接続とされる。
例えば、図４の境界表示領域ＢＲ．２は、一例として、同一行に配置された複数の発光画素ＰＸを含む。境界表示領域ＢＲ．２内の同一行に配置される複数の発光画素ＰＸは、１以上の第１発光画素ＰＸおよび１以上の第３発光画素ＰＸの双方を含む。
【０１０５】
具体的には、境界表示領域ＢＲ．２内の同一行には、第１発光画素ＰＸと第３発光画素ＰＸとが交互に配置される。すなわち、境界表示領域ＢＲ．２内には、第１発光画素ＰＸと第３発光画素ＰＸとが周期的に配置される。
【０１０６】
図２の境界表示領域ＢＲ．３は、図４の境界表示領域ＢＲ．２と同様に、同一行に配置された複数の発光画素ＰＸを含む。また、図４の境界表示領域ＢＲ．２と同様に、境界表示領域ＢＲ．３内の同一行に配置される複数の発光画素ＰＸは、１以上の第２発光画素ＰＸおよび１以上の第４発光画素ＰＸの双方を含む。
【０１０７】
図２の境界表示領域ＢＲ．１は、図４の境界表示領域ＢＲ．２と同様に、同一行の代わりに同一列に配置された複数の発光画素ＰＸを含む。また、図４の境界表示領域ＢＲ．２と同様に、境界表示領域ＢＲ．１内の同一列に配置される複数の発光画素ＰＸは、１以上の第１発光画素ＰＸおよび１以上の第２発光画素ＰＸの双方を含む。
【０１０８】
境界表示領域ＢＲ．１内の同一列には、第１発光画素ＰＸと第２発光画素ＰＸとが交互に配置される。すなわち、境界表示領域ＢＲ．１内には、第１発光画素ＰＸと第２発光画素ＰＸとが周期的に配置される。
【０１０９】
図２の境界表示領域ＢＲ．４は、図４の境界表示領域ＢＲ．１と同様に、同一列に配置された複数の発光画素ＰＸを含む。また、図４の境界表示領域ＢＲ．１と同様に、境界表示領域ＢＲ．４内の同一列に配置される複数の発光画素ＰＸは、１以上の第３発光画素ＰＸおよび１以上の第４発光画素ＰＸの双方を含む。
【０１１０】
図１、図２および図４を参照して、制御回路１００は、表示領域４１０に表示する画像の特徴に応じて、電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４が供給する電圧を制御する。以下においては、表示領域４１０に表示する画像を、表示画像という。
【０１１１】
具体的には、制御回路１００は、例えば、表示画像における各独立電源領域に対応する部分が暗い程、当該独立電源領域に対応する電源駆動部Ｐ１０が供給する電圧レベルを小さくするように制御する。例えば、表示画像において、左上部分のみが暗い場合、第１電源領域に対応する電源駆動部Ｐ１０．１が供給する電圧レベルのみを小さくするように、電源駆動部Ｐ１０．１を制御する。これにより、例えば、表示画像の輝度が全体的に低い場合、表示装置１０００の消費電力を削減することができる。
【０１１２】
図５は、下部電極層４０２ＢＴを示す平面図である。下部電極層４０２ＢＴは、表示領域４１０に含まれる。下部電極層４０２ＢＴは、図１の表示領域４１０に含まれる各発光画素ＰＸに含まれる図３の陽極４０２が形成される層である。
【０１１３】
下部電極層４０２ＢＴは、電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４の各々から電源電圧が供給（印加）される層である。下部電極層４０２ＢＴのサイズは、図２の表示領域４１０のサイズと同じである。
【０１１４】
下部電極層４０２ＢＴは、電極層領域ＰＲ．１，ＰＲ．２，ＰＲ．３，ＰＲ．４と、境界領域ＰＢＲ．１，ＰＢＲ．２，ＰＢＲ．３，ＰＢＲ．４とを含む。
【０１１５】
すなわち、下部電極層４０２ＢＴは、境界領域ＰＢＲ．１，ＰＢＲ．２，ＰＢＲ．３，ＰＢＲ．４により、電極層領域ＰＲ．１，ＰＲ．２，ＰＲ．３，ＰＲ．４に分割される。なお、下部電極層４０２ＢＴは、４つの電極層領域に限定されることなく、５つ以上の電極層領域に分割されてもよい。
【０１１６】
境界領域ＰＢＲ．１は、電極層領域ＰＲ．１と電極層領域ＰＲ．２との間に配置される。境界領域ＰＢＲ．２は、電極層領域ＰＲ．１と電極層領域ＰＲ．３との間に配置される。境界領域ＰＢＲ．３は、電極層領域ＰＲ．２と電極層領域ＰＲ．４との間に配置される。境界領域ＰＢＲ．４は、電極層領域ＰＲ．３と電極層領域ＰＲ．４との間に配置される。
【０１１７】
境界領域ＰＢＲ．１，ＰＢＲ．２，ＰＢＲ．３，ＰＢＲ．４の位置は、それぞれ、図２の境界表示領域ＢＲ．１，ＢＲ．２，ＢＲ．３，ＢＲ．４の位置と同じである。
【０１１８】
境界領域ＰＢＲ．１，ＰＢＲ．２，ＰＢＲ．３，ＰＢＲ．４は、それぞれ、境界線ＰＬ．１，ＰＬ．２，ＰＬ．３，ＰＬ．４を含む。境界線ＰＬ．１，ＰＬ．２，ＰＬ．３，ＰＬ．４の各々は、同一の電源駆動部Ｐ１０から電源電圧が供給される複数の陽極４０２を含む領域を特定するための境界線である。
【０１１９】
境界線ＰＬ．１，ＰＬ．２，ＰＬ．３，ＰＬ．４の位置は、それぞれ、図２の境界線ＢＬ．１，ＢＬ．２，ＢＬ．３，ＢＬ．４の位置と同じである。境界線ＰＬ．１，ＰＬ．２，ＰＬ．３，ＰＬ．４の形状は、それぞれ、図２の境界線ＢＬ．１，ＢＬ．２，ＢＬ．３，ＢＬ．４の形状と同じである。すなわち、境界線ＰＬ．１，ＰＬ．２，ＰＬ．３，ＰＬ．４の各々は、非直線である。
【０１２０】
電極層領域ＰＲ．１，ＰＲ．２，ＰＲ．３，ＰＲ．４のサイズは、それぞれ、図２の表示領域ＤＲ．１，ＤＲ．２，ＤＲ．３，ＤＲ．４のサイズと同じである。また、電極層領域ＰＲ．１，ＰＲ．２，ＰＲ．３，ＰＲ．４の位置は、それぞれ、図２の表示領域ＤＲ．１，ＤＲ．２，ＤＲ．３，ＤＲ．４の位置と同じである。
【０１２１】
電極層領域ＰＲ．１，ＰＲ．２，ＰＲ．３，ＰＲ．４の各々は、行列状に配置された複数の陽極４０２を含む。図５の下部電極層４０２ＢＴにおいて、各発光画素ＰＸに含まれる陽極４０２が形成される位置は、図２の各発光画素ＰＸが形成される位置と同じである。
【０１２２】
境界領域ＰＢＲ．１，ＰＢＲ．４の各々は、垂直方向に配置される複数の陽極４０２を含む。境界領域ＰＢＲ．２，ＰＢＲ．３の各々は、水平方向に配置される複数の陽極４０２を含む。
【０１２３】
境界線ＰＬ．１と境界線ＰＬ．２とにより囲まれる領域であって、下部電極層４０２ＢＴにおける左上の領域は、電源駆動部Ｐ１０．１から電源電圧が供給される領域（以下、第１電源駆動領域という）である。すなわち、第１電源駆動領域内の各陽極４０２には、電源駆動部Ｐ１０．１から電源電圧が供給される。
【０１２４】
この場合、第１電源駆動領域は、電極層領域ＰＲ．１と、境界領域ＰＢＲ．１の一部と、境界領域ＰＢＲ．２の一部とを含む領域である。
【０１２５】
第１電源駆動領域には、前述した各第１発光画素ＰＸに含まれる陽極４０２（下部電極）が形成される。第１電源駆動領域上には、前述したｖ本の電源線ＰＬ［１，ｘ］が形成される。電源駆動部Ｐ１０．１は、第１電源駆動領域に形成されるｖ本の電源線ＰＬ［１，ｘ］と電気的に接続される。第１電源駆動領域内の各陽極４０２は、電源線ＰＬ［１，ｘ］と電気的に接続され、電源駆動部Ｐ１０．１から電源線ＰＬ［１，ｘ］を介して電源電圧が供給（印加）される。
【０１２６】
境界線ＰＬ．１と境界線ＰＬ．３とにより囲まれる領域であって、下部電極層４０２ＢＴにおける右上の領域は、電源駆動部Ｐ１０．２から電源電圧が供給される領域（以下、第２電源駆動領域という）である。すなわち、第２電源駆動領域内の各陽極４０２には、電源駆動部Ｐ１０．２から電源電圧が供給される。
【０１２７】
この場合、第２電源駆動領域は、電極層領域ＰＲ．１と、境界領域ＰＢＲ．１の一部と、境界領域ＰＢＲ．３の一部とを含む領域である。
【０１２８】
第２電源駆動領域には、前述した各第２発光画素ＰＸに含まれる陽極４０２（下部電極）が形成される。第２電源駆動領域上には、前述したｖ本の電源線ＰＬ［２，ｘ］が形成される。電源駆動部Ｐ１０．２は、第２電源駆動領域に形成されるｖ本の電源線ＰＬ［２，ｘ］と電気的に接続される。第２電源駆動領域内の各陽極４０２は、電源線ＰＬ［２，ｘ］と電気的に接続され、電源駆動部Ｐ１０．２から電源線ＰＬ［２，ｘ］を介して電源電圧が供給（印加）される。
【０１２９】
境界線ＰＬ．２と境界線ＰＬ．４とにより囲まれる領域であって、下部電極層４０２ＢＴにおける左下の領域は、電源駆動部Ｐ１０．３から電源電圧が供給される領域（以下、第３電源駆動領域という）である。すなわち、第３電源駆動領域内の各陽極４０２には、電源駆動部Ｐ１０．３から電源電圧が供給される。
【０１３０】
この場合、第３電源駆動領域は、電極層領域ＰＲ．３と、境界領域ＰＢＲ．２の一部と、境界領域ＰＢＲ．４の一部とを含む領域である。
【０１３１】
第３電源駆動領域には、前述した各第３発光画素ＰＸに含まれる陽極４０２（下部電極）が形成される。第３電源駆動領域上には、前述したｖ本の電源線ＰＬ［３，ｘ］が形成される。電源駆動部Ｐ１０．３は、第３電源駆動領域に形成されるｖ本の電源線ＰＬ［３，ｘ］と電気的に接続される。第３電源駆動領域内の各陽極４０２は、電源線ＰＬ［３，ｘ］と電気的に接続され、電源駆動部Ｐ１０．３から電源線ＰＬ［３，ｘ］を介して電源電圧が供給（印加）される。
【０１３２】
境界線ＰＬ．３と境界線ＰＬ．４とにより囲まれる領域であって、下部電極層４０２ＢＴにおける右下の領域は、電源駆動部Ｐ１０．４から電源電圧が供給される領域（以下、第４電源駆動領域という）である。すなわち、第４電源駆動領域内の各陽極４０２には、電源駆動部Ｐ１０．４から電源電圧が供給される。
【０１３３】
この場合、第４電源駆動領域は、電極層領域ＰＲ．４と、境界領域ＰＢＲ．３の一部と、境界領域ＰＢＲ．４の一部とを含む領域である。
【０１３４】
第４電源駆動領域には、前述した各第４発光画素ＰＸに含まれる陽極４０２（下部電極）が形成される。第４電源駆動領域上には、前述したｖ本の電源線ＰＬ［４，ｘ］が形成される。電源駆動部Ｐ１０．４は、第４電源駆動領域に形成されるｖ本の電源線ＰＬ［４，ｘ］と電気的に接続される。第４電源駆動領域内の各陽極４０２は、電源線ＰＬ［４，ｘ］と電気的に接続され、電源駆動部Ｐ１０．４から電源線ＰＬ［４，ｘ］を介して電源電圧が供給（印加）される。
【０１３５】
第１、第２、第３および第４電源駆動領域の位置は、それぞれ、図２で説明した第１、第２、第３および第４電源領域の位置と同じである。第１、第２、第３および第４電源駆動領域のサイズは、それぞれ、第１、第２、第３および第４電源領域のサイズと同じである。第１、第２、第３および第４電源駆動領域の形状は、それぞれ、第１、第２、第３および第４電源領域の形状と同じである。
【０１３６】
すなわち、第１、第２、第３および第４発光画素ＰＸにそれぞれ含まれる４つの陽極４０２（下部電極）の各々は、発光画素ＰＸ毎に独立した画素電極を構成する。
【０１３７】
図６は、上部電極層４０７ＵＤを示す図である。なお、図６には、説明のために、下部電極層４０２ＢＴおよび電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４も示している。
【０１３８】
上部電極層４０７ＵＤは、表示領域４１０に含まれる。上部電極層４０７ＵＤは、グランド層である。上部電極層４０７ＵＤは、図１の表示領域４１０に含まれる各発光画素ＰＸに含まれる図３の陰極４０７が形成される層である。
【０１３９】
上部電極層４０７ＵＤのサイズは、図２の表示領域４１０のサイズと同じである。すなわち、上部電極層４０７ＵＤのサイズは、下部電極層４０２ＢＴのサイズと同じである。
【０１４０】
図６を参照して、上部電極層４０７ＵＤは、表示領域４１０に含まれる複数の発光画素ＰＸの各々に含まれる陰極４０７（上部電極）を含む共通電極である。すなわち、上部電極層４０７ＵＤは、複数の第１、第２、第３および第４発光画素ＰＸの各々に含まれる陰極４０７（上部電極）を含む共通電極である。
【０１４１】
つまり、複数の第１、第２、第３および第４発光画素ＰＸの各々に含まれる陰極４０７（上部電極）は、複数の発光画素ＰＸに共通して設けられた共通電極を構成している。
【０１４２】
以下においては、対象物Ａが対象物Ｂと電気的に接続されている状態を説明する場合、単に、対象物Ａが対象物Ｂと接続されているという記載をする。
【０１４３】
（発光画素の構成）
次に、本実施の形態における発光画素ＰＸの構成の一例を示す。
【０１４４】
図７は、一例として、発光画素行列におけるｕ行１列目に対応する発光画素ＰＸの構成の一例を示す図である。すなわち、図７は、発光画素ＰＸ［１，ｕ］の構成の一例を示す図である。
【０１４５】
図７を参照して、発光画素ＰＸは、スイッチング素子ＳＷ１と、容量素子Ｃ１と、ドライバー素子ＤＲ１と、発光素子ＥＬ１とを含む。
【０１４６】
スイッチング素子ＳＷ１は、Ｎチャネル型の電界効果トランジスタ（ＦＥＴ（Field Effect Transistor））である。なお、スイッチング素子ＳＷ１は、Ｎチャネル型のＦＥＴに限定されることなく、Ｐチャネル型のＦＥＴであってもよい。
【０１４７】
なお、スイッチング素子ＳＷ１は、トランジスタに限定されることなく、２つの端子間を導通状態および非導通状態にすることが可能な素子であれば、他の素子であってもよい。導通状態とは、電流を流すことが可能な状態である。非導通状態とは、電流を流すことが不可な状態である。
【０１４８】
本実施の形態で使用する、スイッチング素子およびドライバー素子は、外部からの信号に応じて、導通状態および非導通状態のいずれかの状態になる素子である。また、本実施の形態におけるドライバー素子は、発光素子に電流を供給するための素子であるとする。
【０１４９】
容量素子Ｃ１はコンデンサである。ドライバー素子ＤＲ１は、Ｎチャネル型の電界効果トランジスタ（ＦＥＴ）である。なお、ドライバー素子ＤＲ１は、Ｎチャネル型のＦＥＴに限定されることなく、Ｐチャネル型のＦＥＴであってもよい。
【０１５０】
発光素子ＥＬ１は、有機ＥＬ素子である。有機ＥＬ素子は、当該有機ＥＬ素子自体に供給される電流が大きいほど、発光の度合いが大きくなる素子である。すなわち、発光素子ＥＬ１は、外部から供給される信号に応じて発光する。
【０１５１】
以下の説明において、信号および信号線の２値的な高電圧状態（電圧Ｖｄｄ）および低電圧状態を、それぞれ、「Ｈレベル」および「Ｌレベル」とも称する。また、以下においては、各素子のゲート電極、ドレイン電極およびソース電極を、それぞれ、ゲート、ドレインおよびソースともいう。
【０１５２】
図７に示されるように、スイッチング素子ＳＷ１のゲートは走査線ＣＬと接続される。スイッチング素子ＳＷ１のドレインおよびソースの一方は、データ線ＤＬと接続される。スイッチング素子ＳＷ１のドレインおよびソースの他方は、ドライバー素子ＤＲ１のゲートと接続される。
【０１５３】
ドライバー素子ＤＲ１のドレインは、電源線ＰＬ［１，１］と接続される。ドライバー素子ＤＲ１のソースは、発光素子ＥＬ１のアノードと接続される。
【０１５４】
図３で説明したように、発光素子ＥＬ１は、陰極４０７および陽極４０２を含む。発光素子ＥＬ１のアノードは、陽極４０２（下部電極）である。したがって、ドライバー素子ＤＲ１のソースは、発光素子ＥＬ１の陽極４０２と接続される。
【０１５５】
なお、発光画素ＰＸ［１，ｕ］は、第１電源領域内の発光画素である。そのため、発光素子ＥＬ１を発光させるとき、ドライバー素子ＤＲ１の状態は導通状態になり、発光素子ＥＬ１のアノード（陽極４０２（下部電極））は、電源線ＰＬ［１，１］を介して、電源駆動部Ｐ１０．１と電気的に接続される。
【０１５６】
すなわち、電源駆動部Ｐ１０．１は、発光対象の発光画素ＰＸの発光時には陽極４０２（下部電極）と電気的に接続される。
【０１５７】
発光素子ＥＬ１のカソードは、負電源線ＮＰＬと接続される。負電源線ＮＰＬは、グランドである。なお、本実施の形態では、発光素子ＥＬ１のカソードは、陰極４０７（上部電極）である。すなわち、発光素子ＥＬ１のカソード（陰極４０７）は、上部電極層４０７ＵＤに形成される。
【０１５８】
なお、負電源線ＮＰＬは、例えば、０Ｖ以下の電圧を供給する電源線であってもよい。
容量素子Ｃ１の有する２つの電極の一方は、ドライバー素子ＤＲ１のゲートと接続される。容量素子Ｃ１の有する２つの電極の他方は、発光素子ＥＬ１のアノードと接続される。
【０１５９】
なお、図７に示される（ｕ＋１）行１列目に対応する発光画素ＰＸ［１，ｕ＋１］は、発光画素ＰＸ［１，ｕ］と同様に、データ線ＤＬと、電源線ＰＬ［３，１］と、走査線ＣＬとに接続される。発光画素ＰＸ［１，ｕ＋１］の構成は、発光画素ＰＸ［１，ｕ］の構成と同様であるので詳細な説明は繰り返さない。
【０１６０】
本実施の形態において、表示領域４１０に含まれる複数の発光画素ＰＸの各々は、有機ＥＬ素子である発光素子ＥＬ１を含む。発光素子ＥＬ１は、陰極４０７（上部電極）および陽極４０２（下部電極）を含む。すなわち、表示領域４１０に含まれる複数の発光画素ＰＸの各々は、陰極４０７（上部電極）および陽極４０２（下部電極）を含む。
【０１６１】
すなわち、陰極４０７（上部電極）および陽極４０２（下部電極）の各々は、発光画素ＰＸ毎に独立した画素電極を構成する。
【０１６２】
（画像表示の処理）
次に、表示領域４１０に画像を表示させるための処理を説明する。
【０１６３】
ここで、表示領域４１０に表示する表示画像は、一例として、当該表示画像を構成する複数の画素の輝度値（画素値）が同じであるとする。以下においては、画像を構成する複数の画素の輝度値が同じである画像を、全体輝度同一画像という。すなわち、表示画像は、全体輝度同一画像である。
【０１６４】
なお、説明を簡単にするために、電源電圧の供給のための処理以外は、発光画素ＰＸ［１，ｕ］および発光画素ＰＸ［１，ｕ＋１］のみを発光させるための制御について説明する。発光画素ＰＸ［１，ｕ］および発光画素ＰＸ［１，ｕ＋１］は、それぞれ、第１および第２電源領域に含まれる画素である。
【０１６５】
図１、図２および図４を参照して、まず、制御回路１００が、Ｈレベルの電源電圧を供給させるための指示（以下、電圧供給指示という）を、電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４へ送信する。
【０１６６】
電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４は、電圧供給指示の受信に応じて、電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４は、それぞれ、第１、第２、第３および第４電源領域にＨレベルの電源電圧を供給する。電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４の各々が供給する電源電圧のレベルは同じであるとする。
【０１６７】
これにより、第１、第２、第３および第４電源領域の各々に含まれる各電源線ＰＬに、同一レベルの電源電圧が供給（印加）される。すなわち、表示領域ＤＲ．１，ＤＲ．２，ＤＲ．３，ＤＲ．４、境界表示領域ＢＲ．１，ＢＲ．２，ＢＲ．３，ＢＲ．４の各々に含まれる各発光画素ＰＸに、対応する電源線ＰＬを介して、同一レベルの電源電圧が供給（印加）される。
【０１６８】
まず、第１電源領域に含まれる、発光画素ＰＸ［１，ｕ］を含むｕ行目の各発光画素ＰＸを発光させるための処理について説明する。
【０１６９】
制御回路１００は、ｕ行目発光信号を、データ線駆動回路２００へ送信する。ここで、ｕ行目発光信号は、ｕ行目に対応する各発光画素ＰＸ（例えば、発光画素ＰＸ［１，ｕ］）を発光させるための信号である。
【０１７０】
また、制御回路１００は、ｕ行目発光信号の送信と同時に、ｕ行目に対応する走査線ＣＬを駆動させるための指示を、走査線駆動回路３００へ送信する。
【０１７１】
走査線駆動回路３００は、当該指示に応じて、発光画素行列におけるｕ行目の走査線ＣＬを駆動させる。これにより、ｕ行目に対応するスイッチング素子ＳＷ１の状態は、導通状態となる。
【０１７２】
また、データ線駆動回路２００は、ｕ行目発光信号を受信すると、ｎ本のデータ線ＤＬを利用して、発光画素行列におけるｕ行目の各発光画素ＰＸを発光させるための制御を行う。当該制御は、当該各発光画素ＰＸ内のドライバー素子ＤＲ１のゲートに発光素子ＥＬ１を発光させるための電圧（以下、発光電圧という）を印加するという、周知な制御であるため詳細な説明は繰り返さない。
【０１７３】
これにより、発光画素ＰＸ［１，ｕ］のドライバー素子ＤＲ１の状態は導通状態になり、発光素子ＥＬ１のアノード（陽極４０２（下部電極））は、電源線ＰＬ［１，１］を介して、電源駆動部Ｐ１０．１と電気的に接続される。すなわち、第１電源領域内の発光画素ＰＸ［１，ｕ］の発光素子ＥＬ１のアノード（陽極４０２（下部電極））には、電源駆動部Ｐ１０．１から、Ｈレベルの電源電圧が印加される。これにより、当該発光素子ＥＬ１に電流が流れる。
【０１７４】
また、当該制御により、発光電圧に対応する電荷が、容量素子Ｃ１に保持される。すなわち、発光電圧が、発光画素ＰＸに書き込まれる。そして、ｕ行目に対応する各発光画素ＰＸが同時に発光する。
【０１７５】
次に、第２電源領域に含まれる、発光画素ＰＸ［１，ｕ＋１］を含むｕ＋１行目の各発光画素ＰＸを発光させるための処理について説明する。
【０１７６】
制御回路１００は、ｕ＋１行目発光信号を、データ線駆動回路２００へ送信する。ここで、ｕ＋１行目発光信号は、ｕ＋１行目に対応する各発光画素ＰＸ（例えば、発光画素ＰＸ［１，ｕ＋１］）を発光させるための信号である。ｕ＋１行目に対応する各発光画素ＰＸを発光させるための処理は、ｕ行目に対応する各発光画素ＰＸを発光させるための処理と同様なので詳細な説明は繰り返さない。
【０１７７】
この処理により、発光画素ＰＸ［１，ｕ＋１］のドライバー素子ＤＲ１の状態は導通状態になり、発光素子ＥＬ１のアノード（陽極４０２（下部電極））は、電源線ＰＬ［３，１］を介して、電源駆動部Ｐ１０．３と電気的に接続される。すなわち、第２電源領域内の発光画素ＰＸ［１，ｕ＋１］の発光素子ＥＬ１のアノード（陽極４０２（下部電極））には、電源駆動部Ｐ１０．３から、Ｈレベルの電源電圧が印加される。これにより、当該発光素子ＥＬ１に電流が流れる。
【０１７８】
また、ｕ＋１行目に対応する各発光画素ＰＸが同時に発光する。
以上の処理が、発光画素行列における１〜ｍ行目の各々に対応する各発光画素に対し行われることにより、表示領域４１０は、１フレームの画像（全体輝度同一画像）を表示する。
【０１７９】
ここで、仮に、製造ばらつき等により、電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４の各々の電気特性は僅かに異なるとする。
【０１８０】
また、独立した同一の電源から電圧が供給される各独立電源領域の境界を示す各境界線ＢＬは、仮に、直線であるとする。また、表示領域４１０に全体輝度同一画像を表示させる必要があるとする。すなわち、一例として、境界線ＢＬ．２を挟む隣接する２つの発光画素（発光画素ＰＸ［１，ｕ］，ＰＸ［１，ｕ＋１］）に同一の輝度（明るさ）で発光させる必要があるとする。
【０１８１】
しかしながら、例えば、電源駆動部Ｐ１０．１の電気特性と、電源駆動部Ｐ１０．３の電気特性とが僅かに異なると、電源駆動部Ｐ１０．１が供給する電源電圧のレベルと、電源駆動部Ｐ１０．３が供給する電源電圧のレベルとの間に僅かな差が生じる。これにより、例えば、境界線ＢＬ．２を挟む隣接する発光画素ＰＸ［１，ｕ］，ＰＸ［１，ｕ＋１］の輝度の差が僅かに生じる。
【０１８２】
この場合、仮に、境界線ＢＬが、直線であると、表示領域４１０に表示される画像において、各境界線ＢＬ付近における輝度の差を起因とする、各境界線ＢＬにそった線の存在がユーザに視認されやすくなる。すなわち、表示領域４１０に表示される画像の画質劣化が生じる。
【０１８３】
しかしながら、本実施の形態では、各境界線ＢＬは、非直線である。したがって、表示領域４１０に表示される画像において、各境界線ＢＬ付近における輝度の差を起因とする、各境界線ＢＬにそった線の存在がユーザに視認されにくくなる。
【０１８４】
すなわち、本実施の形態によれば、画像を表示するための複数の独立電源領域を含む表示領域４１０において表示される画像の画質劣化を抑制することができる。つまり、複数の領域を使用して画像を表示する場合における画像の画質劣化を抑制することができる。その結果、パネル全体としての表示画質を向上することができる。
【０１８５】
また、本実施の形態によれば、それぞれが電源駆動部を有する複数の小型表示パネルを結合して、分割駆動を行なっても、パネルの結合部周辺における画質が低下しないので、表示パネルの大画面化を容易に行なうことができる。
【０１８６】
なお、本実施の形態では、各電源駆動部Ｐ１０は、図５の下部電極層４０２ＢＴにおける対応する独立電源領域（例えば、第１電源領域）に電源電圧を供給する構成としたがこれに限定されることはない。
【０１８７】
例えば、図６の上部電極層４０７ＵＤの構成を下部電極層４０２ＢＴの構成と同じようにし、下部電極層４０２ＢＴをグランド層としてもよい。すなわち、発光素子ＥＬ１における上部電極および下部電極は、それぞれ、陽極および陰極であってもよい。この場合、上部電極層４０７ＵＤには、複数の陽極が形成される。
【０１８８】
また、この場合、各電源駆動部Ｐ１０は、上部電極層４０７ＵＤにおける対応する独立電源領域に電源電圧を供給する。すなわち、電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４は、それぞれ、上部電極層４０７ＵＤにおける、第１、第２、第３および第４電源領域に電源電圧を供給する。
【０１８９】
また、この場合、表示領域４１０に全体輝度同一画像を表示させる前述した処理により表示領域４１０に含まれる全ての発光画素ＰＸを発光させるとき、電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４は、それぞれ、第１、第２、第３および第４電源領域の各々に含まれる各発光画素ＰＸの上部電極と電気的に接続される。
【０１９０】
この場合、例えば、電源駆動部Ｐ１０．１は、第１電源領域内の各発光画素ＰＸの上部電極と電気的に接続される。すなわち、電源駆動部Ｐ１０．１は、発光対象の発光画素ＰＸの発光時には当該発光画素ＰＸの上部電極と電気的に接続される。
【０１９１】
また、例えば、電源駆動部Ｐ１０．２は、第２電源領域内の各発光画素ＰＸの上部電極と電気的に接続される。すなわち、電源駆動部Ｐ１０．２は、発光対象の発光画素ＰＸの発光時には当該発光画素ＰＸの上部電極と電気的に接続される。
【０１９２】
＜第１の実施の形態の変形例１＞
本実施の形態の変形例１では、第１の実施の形態と異なる態様の境界線ＢＬにより、表示領域４１０を、第１、第２、第３および第４電源領域に分割するための例を示す。
【０１９３】
本実施の形態の変形例１における表示装置は、第１の実施の形態の表示装置１０００と同様なので詳細な説明は繰り返さない。
【０１９４】
本実施の形態の変形例１では、第１の実施の形態と比較して、境界線ＢＬの態様が異なる。それ以外は、第１の実施の形態と同様なので詳細な説明は繰り返さない。
【０１９５】
図８は、第１の実施の形態の変形例１における境界線ＢＬを説明するための図である。
図８（Ａ）は、一例としての網点型ディザマトリクスＤＭＸを示す図である。網点型ディザマトリクスは、画像処理された画像において生じる擬似輪郭を、ユーザに見えにくくするためのマトリクスである。図８（Ａ）では、一例として、４行４列の網点型ディザマトリクスＤＭＸが示される。
【０１９６】
網点型ディザマトリクスＤＭＸに示される各数値（以下、ディザ値ともいう）は、対応する画素の画素値に加算する値である。図８（Ａ）の網点型ディザマトリクスＤＭＸには、一例として、“０”〜“１５”のディザ値が示される。
【０１９７】
なお、ディザ値が加算された画素の画素値は、網点型ディザマトリクスＤＭＸに示される複数のディザ値の平均値（例えば、７または８）が減算される。
【０１９８】
本実施の形態の変形例１では、網点型ディザマトリクスＤＭＸにおいて、一例として、値の小さい４つのディザ値にそれぞれ対応する４つの位置の各々を、境界線ＢＬの形状に利用する。
【０１９９】
図８（Ｂ）は、一例として、境界表示領域ＢＲ．２の一部を拡大して示す図である。なお、図８（Ｂ）には、複数の発光画素ＰＸの一部も示される。
【０２００】
図８（Ｂ）に示されるように、発光画素行列の１〜４列に対応する境界線ＢＬ．２の形状は、図８（Ａ）の網点型ディザマトリクスＤＭＸに示される、“３”，“０”，“２”，“１”の位置に対応した形状となる。
【０２０１】
発光画素行列において４列毎に、発光画素行列の１〜４列に対応する図８（Ｂ）の境界線ＢＬ．２の形状が繰り返される。
【０２０２】
なお、図８（Ｂ）において、境界線ＢＬ．２より上部の各発光画素ＰＸは、前述した第１電源領域内の画素である。境界線ＢＬ．２より下部の各発光画素ＰＸは、前述した第３電源領域内の画素である。第１電源領域および第３電源領域は、それぞれ、第１発光画素ＰＸおよび第３発光画素ＰＸを含む。第１発光画素ＰＸおよび第３発光画素ＰＸは、それぞれ、電源駆動部Ｐ１０．１および電源駆動部Ｐ１０．３から電源電圧が供給（印加）される。
【０２０３】
すなわち、本実施の形態の変形例１における境界線ＢＬ．２の形状は、網点型ディザマトリクスＤＭＸに基づいて定められた形状である。つまり、境界表示領域ＢＲ．２内において、発光画素行列の同一行に配列された複数の発光画素ＰＸは、ディザマトリクスに基づいて定められた配置に基づいて、第１発光画素ＰＸと、第３発光画素ＰＸとの双方を含む。
【０２０４】
したがって、境界表示領域ＢＲ．２内の同一行において、第１発光画素ＰＸ、及び第３発光画素ＰＸは、非周期的に配置される。
【０２０５】
なお、境界線ＢＬ．１，ＢＬ．３，ＢＬ．４の各々の形状も、図８（Ｂ）の境界線ＢＬ．２の形状と同じであるとする。
【０２０６】
この場合、図２の境界表示領域ＢＲ．３は、図８（Ｂ）の境界表示領域ＢＲ．２と同様に、発光画素行列の同一行に配置された複数の発光画素ＰＸを含む。また、図８（Ｂ）の境界表示領域ＢＲ．２と同様に、境界表示領域ＢＲ．３内の同一行に配置される複数の発光画素ＰＸは、ディザマトリクスに基づいて定められた配置に基づいて、第２発光画素ＰＸと、第４発光画素ＰＸとの双方を含む。
【０２０７】
したがって、境界表示領域ＢＲ．３内の同一行において、第２発光画素ＰＸ、及び第４発光画素ＰＸは、非周期的に配置される。
【０２０８】
また、この場合、図２の境界表示領域ＢＲ．１は、図８（Ｂ）の境界表示領域ＢＲ．２と同様に、同一行の代わりに同一列に配置された複数の発光画素ＰＸを含む。また、図８（Ｂ）の境界表示領域ＢＲ．２と同様に、境界表示領域ＢＲ．１内の同一列に配置される複数の発光画素ＰＸは、ディザマトリクスに基づいて定められた配置に基づいて、第１発光画素ＰＸと、第２発光画素ＰＸとの双方を含む。したがって、境界表示領域ＢＲ．１内の同一列において、第１発光画素ＰＸ、及び第２発光画素ＰＸは、非周期的に配置される。
【０２０９】
図２の境界表示領域ＢＲ．４は、上記の境界表示領域ＢＲ．１と同様に、同一列に配置された複数の発光画素ＰＸを含む。また、上記の境界表示領域ＢＲ．１と同様に、境界表示領域ＢＲ．４内の同一列に配置される複数の発光画素ＰＸは、ディザマトリクスに基づいて定められた配置に基づいて、第３発光画素ＰＸと、第４発光画素ＰＸとの双方を含む。したがって、境界表示領域ＢＲ．４内の同一列において、第３発光画素ＰＸ、及び第４発光画素ＰＸは、非周期的に配置される。
【０２１０】
なお、表示領域４１０に画像を表示させるための処理は、第１の実施の形態と同様なので詳細な説明は繰り返さない。
【０２１１】
以上説明したように、本実施の形態の変形例１においても、第１の実施の形態と同様な効果を得ることができる。
【０２１２】
なお、本実施の形態の変形例１では、画像における擬似輪郭を見えにくくするための網点型ディザマトリクスＤＭＸを利用して、各境界線ＢＬの形状が定められる。そのため、本実施の形態の変形例１では、第１の実施の形態よりも、表示領域４１０に表示される画像において、各境界線ＢＬ付近における輝度の差を起因とする、各境界線ＢＬにそった線の存在がユーザに視認されにくくなる。
【０２１３】
すなわち、本実施の形態の変形例１によれば、複数の領域を使用して画像を表示する場合における画像の画質劣化を第１の実施の形態よりもさらに抑制することができる。
【０２１４】
なお、本実施の形態の変形例１では、各境界線ＢＬの形状は４行４列の網点型ディザマトリクスを利用して定められているが、これに限定されず、４行４列より大きい網点型ディザマトリクスを利用して各境界線ＢＬの形状が定められてもよい。
【０２１５】
また、他の方式のディザマトリクスを利用して、各境界線ＢＬの形状が定められてもよい。
【０２１６】
＜第２の実施の形態＞
第１の実施の形態では、表示パネルが、アクティブマトリクス方式のパネルである場合における表示パネルの構成について説明した。本実施の形態では、表示パネルが、パッシブマトリクス方式のパネルである場合における表示パネルの構成について説明する。
【０２１７】
図９は、第２の実施の形態における表示装置１０００Ａの構成を示すブロック図である。図９に示されるように、表示装置１０００Ａは、制御回路１００と、データ線駆動回路２１０，２２０と、走査線駆動回路３１０Ａ，３２０Ａと、表示パネル４００Ａとを備える。
【０２１８】
制御回路１００は、データ線駆動回路２１０，２２０および走査線駆動回路３１０Ａ，３２０Ａを制御する。
【０２１９】
走査線駆動回路３１０Ａは、電源駆動部Ｐ１１．１，Ｐ１１．３を含む。走査線駆動回路３２０Ａは、電源駆動部Ｐ１１．２，Ｐ１１．４を含む。電源駆動部Ｐ１１．１，Ｐ１１．２，Ｐ１１．３，Ｐ１１．４の各々は、同一の電気特性を有するように製造されたＩＣ（Integrated Circuit）である。
【０２２０】
制御回路１００は、電源駆動部Ｐ１１．１，Ｐ１１．２，Ｐ１１．３，Ｐ１１．４を制御する。
【０２２１】
電源駆動部Ｐ１１．１，Ｐ１１．２，Ｐ１１．３，Ｐ１１．４は、図１の電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４と同様、電源電圧を供給するための電源である。以下においては、電源駆動部Ｐ１１．１，Ｐ１１．２，Ｐ１１．３，Ｐ１１．４の各々を、電源駆動部Ｐ１１とも表記する。
【０２２２】
表示パネル４００Ａは、パッシブマトリクス方式の表示パネルである。表示パネル４００Ａは、有機ＥＬ（Electro Luminescence）素子を使用した有機ＥＬパネルである。
【０２２３】
なお、表示パネル４００Ａは、有機ＥＬパネルに限定されることなく、液晶パネル等の他の方式の表示パネルであってもよい。
【０２２４】
表示パネル４００Ａは、画像を表示するための表示領域４１０Ａを含む。表示領域４１０Ａは、複数の発光画素ＰＸを含む。複数の発光画素ＰＸは、行列状に配置される。すなわち、複数の発光画素ＰＸは、ｍ（２以上の整数）行ｎ（２以上の整数）列の行列（以下、発光画素行列という）を構成する。複数の発光画素ＰＸの各々は、外部から供給される信号に応じて発光する。
【０２２５】
以下においては、発光画素行列におけるｕ（自然数）行ｔ（自然数）列目の発光画素ＰＸを、発光画素ＰＸ［ｔ，ｕ］とも表記する。
【０２２６】
表示パネル４００Ａは、ｍ本の走査線ＣＬにより、走査線駆動回路３１０Ａと電気的に接続される。当該ｍ本の走査線ＣＬの各々は、発光画素行列におけるｍ個の行の各々に並ぶ複数の発光画素ＰＸと電気的に接続される。電源駆動部Ｐ１１．１は、当該ｍ本の走査線ＣＬの一部と電気的に接続される。電源駆動部Ｐ１１．３は、当該ｍ本の走査線ＣＬの一部と電気的に接続される。
【０２２７】
表示パネル４００Ａは、ｍ本の走査線ＣＬにより、走査線駆動回路３２０Ａと電気的に接続される。当該ｍ本の走査線ＣＬの各々は、発光画素行列におけるｍ個の行の各々に並ぶ複数の発光画素ＰＸと電気的に接続される。電源駆動部Ｐ１１．２は、当該ｍ本の走査線ＣＬの一部と電気的に接続される。電源駆動部Ｐ１１．４は、当該ｍ本の走査線ＣＬの一部と電気的に接続される。
【０２２８】
また、表示パネル４００Ａは、ｎ本のデータ線ＤＬにより、データ線駆動回路２１０と電気的に接続される。当該ｎ本のデータ線ＤＬの各々は、発光画素行列におけるｎ個の列の各々に並ぶ複数の発光画素ＰＸと電気的に接続される。
【０２２９】
また、表示パネル４００Ａは、ｎ本のデータ線ＤＬにより、データ線駆動回路２２０と電気的に接続される。当該ｎ本のデータ線ＤＬの各々は、発光画素行列におけるｎ個の列の各々に並ぶ複数の発光画素ＰＸと電気的に接続される。
【０２３０】
図１０は、表示領域４１０Ａを説明するための図である。なお、図１０には、説明のために、電源駆動部Ｐ１１．１，Ｐ１１．２，Ｐ１１．３，Ｐ１１．４を示している。
【０２３１】
表示領域４１０Ａは、表示領域ＤＲＡ．１，ＤＲＡ．２，ＤＲＡ．３，ＤＲＡ．４と、境界表示領域ＢＲＡ．１，ＢＲＡ．２，ＢＲＡ．３，ＢＲＡ．４とを含む。
【０２３２】
すなわち、表示領域４１０Ａは、境界表示領域ＢＲＡ．１，ＢＲＡ．２，ＢＲＡ．３，ＢＲＡ．４により、表示領域ＤＲＡ．１，ＤＲＡ．２，ＤＲＡ．３，ＤＲＡ．４に分割される。なお、表示領域４１０Ａは、４つの表示領域に限定されることなく、５つ以上の表示領域に分割されてもよい。
【０２３３】
境界表示領域ＢＲＡ．１は、表示領域ＤＲＡ．１と表示領域ＤＲＡ．２との間に配置される。境界表示領域ＢＲＡ．２は、表示領域ＤＲＡ．１と表示領域ＤＲＡ．３との間に配置される。境界表示領域ＢＲＡ．３は、表示領域ＤＲＡ．２と表示領域ＤＲＡ．４との間に配置される。境界表示領域ＢＲＡ．４は、表示領域ＤＲＡ．３と表示領域ＤＲＡ．４との間に配置される。
【０２３４】
表示領域ＤＲＡ．１，ＤＲＡ．２，ＤＲＡ．３，ＤＲＡ．４および境界表示領域ＢＲＡ．１，ＢＲＡ．２，ＢＲＡ．３，ＢＲＡ．４は、同一平面上にある。
【０２３５】
表示領域ＤＲＡ．１，ＤＲＡ．２，ＤＲＡ．３，ＤＲＡ．４の各々は、行列状に配置された複数の発光画素ＰＸを含む。
【０２３６】
境界表示領域ＢＲＡ．１，ＢＲＡ．４の各々は、垂直方向に配置される複数の発光画素ＰＸを含む。すなわち、境界表示領域ＢＲＡ．１，ＢＲＡ．４の各々は、複数の発光画素ＰＸが、１以上の列を構成するように配置された領域である。
【０２３７】
境界表示領域ＢＲＡ．２，ＢＲＡ．３の各々は、水平方向に配置される複数の発光画素ＰＸを含む。すなわち、境界表示領域ＢＲＡ．２，ＢＲＡ．３の各々は、複数の発光画素ＰＸが、１以上の行を構成するように配置された領域である。
【０２３８】
境界表示領域ＢＲＡ．１，ＢＲＡ．４の各々は、垂直方向に沿って設けられる。境界表示領域ＢＲＡ．２，ＢＲＡ．３の各々は、水平方向に沿って設けられる。
【０２３９】
以下においては、表示領域ＤＲＡ．１，ＤＲＡ．２，ＤＲＡ．３，ＤＲＡ．４の各々を、表示領域ＤＲＡとも表記する。また、以下においては、境界表示領域ＢＲＡ．１，ＢＲＡ．２，ＢＲＡ．３，ＢＲＡ．４の各々を、境界表示領域ＢＲＡとも表記する。
【０２４０】
なお、本実施の形態における発光画素ＰＸは、図３に示される発光画素ＰＸと同様な構成を有する。
【０２４１】
表示領域ＤＲＡ．１，ＤＲＡ．２，ＤＲＡ．３，ＤＲＡ．４の各々には、複数の走査線ＣＬが配置される。当該複数の走査線ＣＬの各々は、対応する表示領域ＤＲＡ内の発光画素行列における各発光画素行に対応づけて水平方向に直線状に配置される。
【０２４２】
また、表示領域ＤＲＡ．１，ＤＲＡ．２，ＤＲＡ．３，ＤＲＡ．４の各々には、複数のデータ線ＤＬが配置される。当該複数のデータ線ＤＬの各々は、対応する表示領域ＤＲＡ内の発光画素行列における各発光画素列に対応づけて垂直方向に直線状に配置される。
【０２４３】
電源駆動部Ｐ１１．１，Ｐ１１．２，Ｐ１１．３，Ｐ１１．４は、それぞれ、図１０の表示領域ＤＲＡ．１，ＤＲＡ．２，ＤＲＡ．３，ＤＲＡ．４に電源電圧を供給するための電源である。すなわち、表示領域ＤＲＡ．１，ＤＲＡ．２，ＤＲＡ．３，ＤＲＡ．４の各々における各発光画素ＰＸは、独立した異なる電源駆動部Ｐ１１から電源電圧が供給される。
【０２４４】
以下においては、電源駆動部Ｐ１１．ｙ（自然数）と電気的に接続されている走査線ＣＬであって、発光画素行列におけるｘ（自然数）行目の走査線ＣＬを、走査線ＣＬ［ｙ，ｘ］とも表記する。また、以下においては、データ線駆動回路２１０と電気的に接続されているデータ線ＤＬを、データ線ＤＬ［１］とも表記する。以下においては、データ線駆動回路２２０と電気的に接続されているデータ線ＤＬを、データ線ＤＬ［２］とも表記する。
【０２４５】
図１１は、一例として、第２の実施の形態における境界表示領域ＢＲＡ．１の一部を拡大して示す図である。なお、図１１には、複数の発光画素ＰＸの一部も示される。
【０２４６】
図１０および図１１を参照して、例えば、走査線ＣＬ［１，ｘ（自然数）］は、電源駆動部Ｐ１１．１と電気的に接続される。すなわち、走査線ＣＬ［１，ｘ（自然数）］は、電源駆動部Ｐ１１．１から電源電圧が供給される電源線である。また、例えば、走査線ＣＬ［１，２］は、電源駆動部Ｐ１１．１と電気的に接続されており、かつ、発光画素行列における２行目の走査線である。
【０２４７】
また、例えば、走査線ＣＬ［２，ｘ（自然数）］は、電源駆動部Ｐ１１．２と電気的に接続される。また、例えば、走査線ＣＬ［２，２］は、電源駆動部Ｐ１１．２と電気的に接続されており、かつ、発光画素行列における２行目の走査線である。
【０２４８】
図１２は、一例として、第２の実施の形態における境界表示領域ＢＲＡ．２の一部を拡大して示す図である。なお、図１２には、複数の発光画素ＰＸの一部も示される。
【０２４９】
図９、図１０および図１２を参照して、例えば、データ線ＤＬ［１］は、データ線駆動回路２１０と電気的に接続される。また、データ線ＤＬ［２］は、データ線駆動回路２２０と電気的に接続される。
【０２５０】
図１０、図１１および図１２を参照して、境界表示領域ＢＲＡ．１，ＢＲＡ．２，ＢＲＡ．３，ＢＲＡ．４は、それぞれ、境界線ＢＬＡ．１，ＢＬＡ．２，ＢＬＡ．３，ＢＬＡ．４を含む。境界線ＢＬＡ．１，ＢＬＡ．２，ＢＬＡ．３，ＢＬＡ．４の各々は、同一の電源駆動部Ｐ１１から電源電圧が供給される複数の発光画素ＰＸを含む領域を特定するための境界線である。境界線ＢＬＡ．１，ＢＬＡ．２，ＢＬＡ．３，ＢＬＡ．４の各々は、非直線である。
【０２５１】
境界線ＢＬＡ．１，ＢＬＡ．２，ＢＬＡ．３，ＢＬＡ．４の各々の形状は同じである。なお、境界線ＢＬＡ．１，ＢＬＡ．２，ＢＬＡ．３，ＢＬＡ．４の各々の形状は異なっていてもよい。
【０２５２】
以下においては、境界線ＢＬＡ．１，ＢＬＡ．２，ＢＬＡ．３，ＢＬＡ．４の各々を、境界線ＢＬＡとも表記する。
【０２５３】
なお、境界線ＢＬＡの形状は、図１１および図１２に示されるように、１個の発光画素ＰＸ分の凸部が繰り返される形状に限定されない。境界線ＢＬＡの形状は、２個以上の発光画素ＰＸ分の凸部が繰り返される形状であってもよい。
【０２５４】
境界線ＢＬＡ．１と境界線ＢＬＡ．２とにより囲まれる領域であって、表示領域４１０Ａにおける左上の領域は、電源駆動部Ｐ１１．１から、走査線ＣＬを介して、電源電圧が供給される領域（以下、第１電源領域Ａという）である。すなわち、第１電源領域Ａ内の各発光画素ＰＸには、電源駆動部Ｐ１１．１から電源電圧が供給される。
【０２５５】
この場合、第１電源領域Ａは、表示領域ＤＲＡ．１と、境界表示領域ＢＲＡ．１の一部と、境界表示領域ＢＲＡ．２の一部とを含む領域である。
【０２５６】
以下においては、電源駆動部Ｐ１１．１から電源電圧が供給（印加）される、第１電源領域Ａ内の発光画素ＰＸを、第１発光画素ＰＸＡともいう。第１発光画素ＰＸＡは、走査線ＣＬ［１，ｘ］およびデータ線ＤＬ［１］と電気的に接続され、電源駆動部Ｐ１１．１から走査線ＣＬ［１，ｘ］を介して電源電圧が供給（印加）される。すなわち、第１発光画素ＰＸＡは、電源駆動部Ｐ１１．１と電気的に接続される。
【０２５７】
境界線ＢＬＡ．１と境界線ＢＬＡ．３とにより囲まれる領域であって、表示領域４１０Ａにおける右上の領域は、電源駆動部Ｐ１１．２から電源電圧が供給される領域（以下、第２電源領域Ａという）である。すなわち、第２電源領域Ａ内の各発光画素ＰＸには、電源駆動部Ｐ１１．２から電源電圧が供給される。
【０２５８】
この場合、第２電源領域Ａは、表示領域ＤＲＡ．２と、境界表示領域ＢＲＡ．１の一部と、境界表示領域ＢＲＡ．３の一部とを含む領域である。
【０２５９】
以下においては、電源駆動部Ｐ１１．２から電源電圧が供給（印加）される、第２電源領域Ａ内の発光画素ＰＸを、第２発光画素ＰＸＡともいう。第２発光画素ＰＸＡは、走査線ＣＬ［２，ｘ］およびデータ線ＤＬ［１］と電気的に接続され、電源駆動部Ｐ１１．２から走査線ＣＬ［２，ｘ］を介して電源電圧が供給（印加）される。すなわち、第２発光画素ＰＸＡは、電源駆動部Ｐ１１．２と電気的に接続される。
【０２６０】
境界線ＢＬＡ．２と境界線ＢＬＡ．４とにより囲まれる領域であって、表示領域４１０Ａにおける左下の領域は、電源駆動部Ｐ１１．３から電源電圧が供給される領域（以下、第３電源領域Ａという）である。すなわち、第３電源領域Ａ内の各発光画素ＰＸには、電源駆動部Ｐ１１．３から電源電圧が供給される。
【０２６１】
この場合、第３電源領域Ａは、表示領域ＤＲＡ．３と、境界表示領域ＢＲＡ．２の一部と、境界表示領域ＢＲＡ．４の一部とを含む領域である。
【０２６２】
以下においては、電源駆動部Ｐ１１．３から電源電圧が供給（印加）される、第３電源領域Ａ内の発光画素ＰＸを、第３発光画素ＰＸＡともいう。第３発光画素ＰＸＡは、走査線ＣＬ［３，ｘ］およびデータ線ＤＬ［２］と電気的に接続され、電源駆動部Ｐ１１．３から走査線ＣＬ［３，ｘ］を介して電源電圧が供給（印加）される。すなわち、第３発光画素ＰＸＡは、電源駆動部Ｐ１１．３と電気的に接続される。
【０２６３】
境界線ＢＬＡ．３と境界線ＢＬＡ．４とにより囲まれる領域であって、表示領域４１０Ａにおける右下の領域は、電源駆動部Ｐ１１．４から電源電圧が供給される領域（以下、第４電源領域Ａという）である。すなわち、第４電源領域Ａ内の各発光画素ＰＸは、電源駆動部Ｐ１１．４から電源電圧が供給される。
【０２６４】
この場合、第４電源領域Ａは、表示領域ＤＲＡ．４と、境界表示領域ＢＲＡ．３の一部と、境界表示領域ＢＲＡ．４の一部とを含む領域である。
【０２６５】
以下においては、電源駆動部Ｐ１１．４から電源電圧が供給（印加）される第４電源領域Ａ内の発光画素ＰＸを、第４発光画素ＰＸＡともいう。第４発光画素ＰＸＡは、走査線ＣＬ［４，ｘ］およびデータ線ＤＬ［２］と電気的に接続され、電源駆動部Ｐ１１．４から走査線ＣＬ［４，ｘ］を介して電源電圧が供給（印加）される。すなわち、第４発光画素ＰＸＡは、電源駆動部Ｐ１１．４と電気的に接続される。
【０２６６】
第１、第２、第３および第４電源領域Ａの各々は、画像を表示する領域である。
境界表示領域ＢＲＡ．１には、当該境界表示領域ＢＲＡ．１内の発光画素列毎に、２本のデータ線ＤＬ［１］が配置される。以下においては、境界表示領域ＢＲＡ．１内の列毎の２本のデータ線ＤＬ［１］のうちの一方を、第１のデータ線ＤＬ［１］という。また、以下においては、境界表示領域ＢＲＡ．１内の列毎の２本のデータ線ＤＬ［１］のうちの他方を、第２のデータ線ＤＬ［１］という。
【０２６７】
境界表示領域ＢＲＡ．１内の第１のデータ線ＤＬ［１］は、当該境界表示領域ＢＲＡ．１内の発光画素列に配置される複数の第１発光画素ＰＸＡのみと電気的に接続されるような形状をしており、垂直方向に配置される。境界表示領域ＢＲＡ．１内の第２のデータ線ＤＬ［１］は、当該境界表示領域ＢＲＡ．１内の発光画素列に配置される複数の第２発光画素ＰＸＡのみと電気的に接続されるような形状をしており、垂直方向に配置される。
【０２６８】
また、境界表示領域ＢＲＡ．１には、当該境界表示領域ＢＲＡ．１内の発光画素行毎に、走査線ＣＬ［１，ｘ］または走査線ＣＬ［２，ｘ］が配置される。境界表示領域ＢＲＡ．１内の走査線ＣＬ［１，ｘ］は、当該境界表示領域ＢＲＡ．１内の発光画素行に配置される１以上の第１発光画素ＰＸＡと電気的に接続され、水平方向に配置される。境界表示領域ＢＲＡ．１内の走査線ＣＬ［２，ｘ］は、当該境界表示領域ＢＲＡ．１内の発光画素行に配置される１以上の第２発光画素ＰＸＡと電気的に接続され、水平方向に配置される。
【０２６９】
境界表示領域ＢＲＡ．２には、当該境界表示領域ＢＲＡ．２内の発光画素列毎に、データ線ＤＬ［１］またはデータ線ＤＬ［２］が配置される。境界表示領域ＢＲＡ．２内のデータ線ＤＬ［１］は、当該境界表示領域ＢＲＡ．２内の発光画素列に配置される１以上の第１発光画素ＰＸＡと電気的に接続され、垂直方向に配置される。境界表示領域ＢＲＡ．２内のデータ線ＤＬ［２］は、当該境界表示領域ＢＲＡ．２内の発光画素列に配置される１以上の第３発光画素ＰＸＡと電気的に接続され、垂直方向に配置される。
【０２７０】
また、境界表示領域ＢＲＡ．２には、当該境界表示領域ＢＲＡ．２内の発光画素行毎に、走査線ＣＬ［１，ｘ］および走査線ＣＬ［３，ｘ］が配置される。境界表示領域ＢＲＡ．２内の走査線ＣＬ［１，ｘ］は、当該境界表示領域ＢＲＡ．２内の発光画素行に配置される複数の第１発光画素ＰＸＡのみと電気的に接続されるような形状をしており、水平方向に配置される。境界表示領域ＢＲＡ．２内の走査線ＣＬ［３，ｘ］は、当該境界表示領域ＢＲＡ．２内の発光画素行に配置される複数の第３発光画素ＰＸＡのみと電気的に接続されるような形状をしており、水平方向に配置される。
【０２７１】
境界表示領域ＢＲＡ．３には、当該境界表示領域ＢＲＡ．３内の発光画素列毎に、データ線ＤＬ［１］またはデータ線ＤＬ［２］が配置される。境界表示領域ＢＲＡ．３内のデータ線ＤＬ［１］は、当該境界表示領域ＢＲＡ．３内の発光画素列に配置される１以上の第２発光画素ＰＸＡと電気的に接続され、垂直方向に配置される。境界表示領域ＢＲＡ．３内のデータ線ＤＬ［２］は、当該境界表示領域ＢＲＡ．３内の発光画素列に配置される１以上の第４発光画素ＰＸＡと電気的に接続され、垂直方向に配置される。
【０２７２】
また、境界表示領域ＢＲＡ．３には、当該境界表示領域ＢＲＡ．３内の発光画素行毎に、走査線ＣＬ［２，ｘ］および走査線ＣＬ［４，ｘ］が配置される。境界表示領域ＢＲＡ．３内の走査線ＣＬ［２，ｘ］は、当該境界表示領域ＢＲＡ．３内の発光画素行に配置される複数の第２発光画素ＰＸＡのみと電気的に接続されるような形状をしており、水平方向に配置される。境界表示領域ＢＲＡ．３内の走査線ＣＬ［４，ｘ］は、当該境界表示領域ＢＲＡ．３内の発光画素行に配置される複数の第４発光画素ＰＸＡのみと電気的に接続されるような形状をしており、水平方向に配置される。
【０２７３】
境界表示領域ＢＲＡ．４には、当該境界表示領域ＢＲＡ．４内の発光画素列毎に、２本のデータ線ＤＬ［２］が配置される。以下においては、境界表示領域ＢＲＡ．４内の列毎の２本のデータ線ＤＬ［２］のうちの一方を、第１のデータ線ＤＬ［２］という。また、以下においては、境界表示領域ＢＲＡ．４内の列毎の２本のデータ線ＤＬ［２］のうちの他方を、第２のデータ線ＤＬ［２］という。
【０２７４】
境界表示領域ＢＲＡ．４内の第１のデータ線ＤＬ［２］は、当該境界表示領域ＢＲＡ．４内の発光画素列に配置される複数の第３発光画素ＰＸＡのみと電気的に接続されるような形状をしており、垂直方向に配置される。境界表示領域ＢＲＡ．４内の第２のデータ線ＤＬ［２］は、当該境界表示領域ＢＲＡ．４内の発光画素列に配置される複数の第３発光画素ＰＸＡのみと電気的に接続されるような形状をしており、垂直方向に配置される。
【０２７５】
また、境界表示領域ＢＲＡ．４には、当該境界表示領域ＢＲＡ．４内の発光画素行毎に、走査線ＣＬ［３，ｘ］または走査線ＣＬ［４，ｘ］が配置される。境界表示領域ＢＲＡ．４内の走査線ＣＬ［３，ｘ］は、当該境界表示領域ＢＲＡ．４内の発光画素行に配置される１以上の第３発光画素ＰＸＡと電気的に接続され、水平方向に配置される。境界表示領域ＢＲＡ．４内の走査線ＣＬ［４，ｘ］は、当該境界表示領域ＢＲＡ．４内の発光画素行に配置される１以上の第４発光画素ＰＸＡと電気的に接続され、水平方向に配置される。
【０２７６】
第１電源領域Ａには、ｗ（ｍ未満の自然数）本の走査線ＣＬ［１，ｘ］およびｖ（ｎ未満の自然数）本のデータ線ＤＬ［１］が配置される。第２電源領域Ａには、ｗ本の走査線ＣＬ［２，ｘ］およびｖ本のデータ線ＤＬ［１］が配置される。
【０２７７】
第３電源領域Ａには、ｗ本の走査線ＣＬ［３，ｘ］およびｖ本のデータ線ＤＬ［２］が配置される。第４電源領域には、ｗ本の走査線ＣＬ［４，ｘ］およびｖ本のデータ線ＤＬ［２］が配置される。
【０２７８】
なお、第１、第２、第３および第４電源領域Ａの各々に配置されるデータ線ＤＬおよび走査線ＣＬの数は同じでなく、異なってもよい。
【０２７９】
走査線ＣＬ［１，ｘ］，ＣＬ［２，ｘ］，ＣＬ［３，ｘ］，ＣＬ［４，ｘ］の各々は、互いに電気的に非接続とされる。また、データ線ＤＬ［１］，ＤＬ［２］の各々は、互いに電気的に非接続とされる。
【０２８０】
以下においては、第１、第２、第３および第４電源領域Ａの各々を、独立電源領域Ａともいう。前述したように、第１、第２、第３および第４電源領域Ａの各々は、画像を表示する領域である。したがって、独立電源領域Ａは、画像を表示する領域である。
【０２８１】
境界線ＢＬＡ．１，ＢＬＡ．２，ＢＬＡ．３，ＢＬＡ．４の各々は、第１、第２、第３および第４電源領域Ａの各々を特定するための線でもある。また、電源駆動部Ｐ１１．１，Ｐ１１．２，Ｐ１１．３，Ｐ１１．４は、それぞれ、第１、第２、第３および第４電源領域Ａに電源電圧を供給するための電源である。すなわち、電源駆動部Ｐ１１．１，Ｐ１１．２，Ｐ１１．３，Ｐ１１．４は、それぞれ、第１、第２、第３および第４電源領域Ａに対応づけられる電源である。つまり、第１、第２、第３および第４電源領域Ａの各々における各発光画素ＰＸは、独立した異なる電源駆動部Ｐ１１から電源電圧が供給される。
【０２８２】
図１１において、例えば、発光画素ＰＸ［ｔ，１］は、第１発光画素ＰＸＡである。発光画素ＰＸ［ｔ，１］は、電源駆動部Ｐ１１．１から電源電圧が供給（印加）される。また、発光画素ＰＸ［ｔ＋１，１］は、第２発光画素ＰＸＡである。発光画素ＰＸ［ｔ＋１，１］は、電源駆動部Ｐ１１．２から電源電圧が供給（印加）される。
【０２８３】
走査線ＣＬ［１，１］と走査線ＣＬ［２，１］とは、電気的に非接続とされる。
例えば、図１１の境界表示領域ＢＲＡ．１は、一例として、同一列に配置された複数の発光画素ＰＸを含む。境界表示領域ＢＲＡ．１内の同一列に配置される複数の発光画素ＰＸは、１以上の第１発光画素ＰＸＡおよび１以上の第２発光画素ＰＸＡの双方を含む。
【０２８４】
具体的には、境界表示領域ＢＲＡ．１内の同一列には、第１発光画素ＰＸＡと第２発光画素ＰＸＡとが交互に配置される。すなわち、境界表示領域ＢＲＡ．１内には、第１発光画素ＰＸＡと第２発光画素ＰＸＡとが周期的に配置される。
【０２８５】
図１２において、例えば、発光画素ＰＸ［１，ｕ］は、第１発光画素ＰＸＡである。発光画素ＰＸ［１，ｕ］は、電源駆動部Ｐ１１．１から電源電圧が供給（印加）される。また、発光画素ＰＸ［１，ｕ＋１］は、第３発光画素ＰＸＡである。発光画素ＰＸ［１，ｕ＋１］は、電源駆動部Ｐ１１．３から電源電圧が供給（印加）される。
【０２８６】
データ線ＤＬ［１］とデータ線ＤＬ［２］とは、電気的に非接続とされる。
例えば、図１２の境界表示領域ＢＲＡ．２は、一例として、同一行に配置された複数の発光画素ＰＸを含む。境界表示領域ＢＲＡ．２内の同一行に配置される複数の発光画素ＰＸは、１以上の第１発光画素ＰＸＡおよび１以上の第３発光画素ＰＸＡの双方を含む。
【０２８７】
具体的には、境界表示領域ＢＲＡ．２内の同一行には、第１発光画素ＰＸＡと第３発光画素ＰＸＡとが交互に配置される。すなわち、境界表示領域ＢＲＡ．２内には、第１発光画素ＰＸＡと第３発光画素ＰＸＡとが周期的に配置される。
【０２８８】
図１０の境界表示領域ＢＲＡ．３は、図１２の境界表示領域ＢＲＡ．２と同様に、同一行に配置された複数の発光画素ＰＸを含む。また、図１２の境界表示領域ＢＲＡ．２と同様に、境界表示領域ＢＲＡ．３内の同一行に配置される複数の発光画素ＰＸは、１以上の第２発光画素ＰＸＡおよび１以上の第４発光画素ＰＸＡの双方を含む。
【０２８９】
図１０の境界表示領域ＢＲＡ．４は、図１１の境界表示領域ＢＲＡ．１と同様に、同一列に配置された複数の発光画素ＰＸを含む。また、図１１の境界表示領域ＢＲＡ．１と同様に、境界表示領域ＢＲＡ．４内の同一列に配置される複数の発光画素ＰＸは、１以上の第３発光画素ＰＸＡおよび１以上の第４発光画素ＰＸＡの双方を含む。
【０２９０】
図９、図１０、図１１および図１２を参照して、制御回路１００は、表示領域４１０Ａに表示する画像の特徴に応じて、電源駆動部Ｐ１１．１，Ｐ１１．２，Ｐ１１．３，Ｐ１１．４が供給する電圧を制御する。以下においては、表示領域４１０Ａに表示する画像を、表示画像という。
【０２９１】
具体的には、制御回路１００は、例えば、表示画像における各独立電源領域Ａに対応する部分が暗い程、当該独立電源領域Ａに対応する電源駆動部Ｐ１１が供給する電圧レベルを小さくするように制御する。例えば、表示画像において、左上部分のみが暗い場合、第１電源領域Ａに対応する電源駆動部Ｐ１１．１が供給する電圧レベルのみを小さくするように、電源駆動部Ｐ１１．１を制御する。これにより、例えば、表示画像の輝度が全体的に低い場合、表示装置１０００Ａの消費電力を削減することができる。
【０２９２】
以下においては、対象物Ａが対象物Ｂと電気的に接続されている状態を説明する場合、単に、対象物Ａが対象物Ｂと接続されているという記載をする。
【０２９３】
（発光画素の構成）
次に、本実施の形態における発光画素ＰＸの構成の一例を示す。
【０２９４】
図１３は、一例として、発光画素行列における１行ｔ列目に対応する発光画素ＰＸの構成の一例を示す図である。すなわち、図１３は、発光画素ＰＸ［ｔ，１］の構成の一例を示す図である。
【０２９５】
図１３を参照して、発光画素ＰＸは、発光素子ＥＬ１により構成される。図１３の発光素子ＥＬ１は、図７の発光素子ＥＬ１と同じなので詳細な説明は繰り返さない。すなわち、発光素子ＥＬ１は、有機ＥＬ素子である。
【０２９６】
発光素子ＥＬ１のアノードは、走査線ＣＬ［１，１］自体で構成することができる。発光素子ＥＬ１のカソードは、データ線ＤＬ［１］自体で構成することができる。
【０２９７】
前述したように、発光素子ＥＬ１のアノードおよびカソードは、それぞれ、陽極４０２（下部電極）および陰極４０７（上部電極）である。
【０２９８】
ここで、発光画素ＰＸ［ｔ，１］は、第１電源領域Ａ内の発光画素である。そのため、発光素子ＥＬ１のアノード（陽極４０２（下部電極））は、走査線ＣＬ［１，１］を介して、電源駆動部Ｐ１１．１と電気的に接続される。
【０２９９】
なお、図１３に示される１行ｔ＋１列目に対応する発光画素ＰＸ［ｔ＋１，１］は、発光画素ＰＸ［ｔ，１］と同様に、走査線ＣＬ［２，１］およびデータ線ＤＬ［２］に接続される。発光画素ＰＸ［ｔ＋１，１］の構成は、発光画素ＰＸ［ｔ，１］の構成と同様であるので詳細な説明は繰り返さない。
【０３００】
再び、図１０を参照して、本実施の形態における表示パネル４００Ａは、パッシブマトリクス方式の表示パネルであるため、表示パネル４００Ａは、以下の構成を有する。
【０３０１】
表示領域４１０Ａに含まれる複数の発光画素ＰＸの各々は、有機ＥＬ素子である発光素子ＥＬ１を含む。発光素子ＥＬ１は、陰極４０７（上部電極）および陽極４０２（下部電極）を含む。すなわち、表示領域４１０Ａに含まれる複数の発光画素ＰＸの各々は、陰極４０７（上部電極）および陽極４０２（下部電極）を含む。
【０３０２】
第１電源領域Ａは、複数の第１発光画素ＰＸＡを含む。すなわち、第１電源領域Ａは、複数の陰極４０７（上部電極）および陽極４０２（下部電極）を含む。
【０３０３】
したがって、第１電源領域Ａ内において、発光画素行列の同一行に配置された複数の陽極４０２（下部電極）は、互いに電気的に接続されることにより、走査線ＣＬ［１，ｘ］を構成する。すなわち、走査線ＣＬ［１，ｘ］を構成する複数の陽極４０２（下部電極）の各々は、同一行に配置された複数の第１発光画素ＰＸＡに共通して設けられる。この場合、電源駆動部Ｐ１１．１は、走査線ＣＬ［１，ｘ］を構成する複数の陽極４０２（下部電極）と電気的に接続される。
【０３０４】
第２電源領域Ａは、複数の第２発光画素ＰＸＡを含む。すなわち、第２電源領域Ａは、複数の陰極４０７（上部電極）および陽極４０２（下部電極）を含む。
【０３０５】
したがって、第２電源領域Ａ内において、発光画素行列の同一行に配置された複数の陽極４０２（下部電極）は、互いに電気的に接続されることにより、走査線ＣＬ［２，ｘ］を構成する。すなわち、走査線ＣＬ［２，ｘ］を構成する複数の陽極４０２（下部電極）の各々は、同一行に配置された複数の第２発光画素ＰＸＡに共通して設けられる。この場合、電源駆動部Ｐ１１．２は、走査線ＣＬ［２，ｘ］を構成する複数の陽極４０２（下部電極）と電気的に接続される。
【０３０６】
なお、発光素子ＥＬ１における上部電極および下部電極は、それぞれ、陽極および陰極であってもよい。
【０３０７】
この場合、第１電源領域Ａ内において、発光画素行列の同一行に配置された複数の上部電極は、互いに電気的に接続されることにより、走査線ＣＬ［１，ｘ］を構成する。すなわち、走査線ＣＬ［１，ｘ］を構成する複数の上部電極の各々は、同一行に配置された複数の第１発光画素ＰＸＡに共通して設けられる。この場合、電源駆動部Ｐ１１．１は、走査線ＣＬ［１，ｘ］を構成する複数の上部電極と電気的に接続される。
【０３０８】
また、この場合、第２電源領域Ａ内において、発光画素行列の同一行に配置された複数の上部電極は、互いに電気的に接続されることにより、走査線ＣＬ［２，ｘ］を構成する。すなわち、走査線ＣＬ［２，ｘ］を構成する複数の上部電極の各々は、同一行に配置された複数の第２発光画素ＰＸＡに共通して設けられる。この場合、電源駆動部Ｐ１１．２は、走査線ＣＬ［２，ｘ］を構成する複数の上部電極と電気的に接続される。
【０３０９】
また、第１電源領域Ａ内において、発光画素行列の同一列に配置された複数の陰極４０７（上部電極）は、互いに電気的に接続されることにより、データ線ＤＬ［１］を構成する。すなわち、データ線ＤＬ［１］を構成する複数の陰極４０７（上部電極）の各々は、同一列に配置された複数の第１発光画素ＰＸＡに共通して設けられる。
【０３１０】
また、第２電源領域Ａ内において、発光画素行列の同一列に配置された複数の陰極４０７（上部電極）は、互いに電気的に接続されることにより、データ線ＤＬ［１］を構成する。すなわち、データ線ＤＬ［１］を構成する複数の陰極４０７（上部電極）の各々は、同一列に配置された複数の第２発光画素ＰＸＡに共通して設けられる。
【０３１１】
なお、発光素子ＥＬ１における上部電極および下部電極は、それぞれ、陽極および陰極であってもよい。
【０３１２】
この場合、第１電源領域Ａ内において、発光画素行列の同一列に配置された複数の下部電極は、互いに電気的に接続されることにより、データ線ＤＬ［１］を構成する。すなわち、データ線ＤＬ［１］を構成する複数の下部電極の各々は、同一列に配置された複数の第１発光画素ＰＸＡに共通して設けられる。
【０３１３】
また、この場合、第２電源領域Ａ内において、発光画素行列の同一列に配置された複数の下部電極は、互いに電気的に接続されることにより、データ線ＤＬ［２］を構成する。すなわち、データ線ＤＬ［２］を構成する複数の下部電極の各々は、同一列に配置された複数の第２発光画素ＰＸＡに共通して設けられる。
【０３１４】
また、境界表示領域ＢＲＡ．１には、同一列において、複数の第１発光画素ＰＸＡおよび第２発光画素ＰＸＡが含まれる。すなわち、境界表示領域ＢＲＡ．１内の同一列において、第１発光画素ＰＸＡの陽極４０２（下部電極）と、第２発光画素ＰＸＡの陽極４０２（下部電極）とは非接続とされる。また、境界表示領域ＢＲＡ．１内の同一列において、第１発光画素ＰＸＡの陰極４０７（上部電極）と、第２発光画素ＰＸＡの陰極４０７（上部電極）とは非接続とされる。
【０３１５】
なお、境界表示領域ＢＲＡ．４も、境界表示領域ＢＲＡ．１と同様の構成を有する。
また、境界表示領域ＢＲＡ．２には、同一行において、複数の第１発光画素ＰＸＡおよび第３発光画素ＰＸＡが含まれる。すなわち、境界表示領域ＢＲＡ．２内の同一行において、第１発光画素ＰＸＡの陽極４０２（下部電極）と、第３発光画素ＰＸＡの陽極４０２（下部電極）とは非接続とされる。また、境界表示領域ＢＲＡ．２内の同一行において、第１発光画素ＰＸＡの陰極４０７（上部電極）と、第３発光画素ＰＸＡの陰極４０７（上部電極）とは非接続とされる。
【０３１６】
なお、境界表示領域ＢＲＡ．３も、境界表示領域ＢＲＡ．２と同様の構成を有する。
【０３１７】
（画像表示の処理）
次に、表示領域４１０Ａに画像を表示させるための処理を説明する。表示領域４１０Ａに表示する表示画像は、前述した全体輝度同一画像であるとする。
【０３１８】
表示領域４１０Ａに画像を表示させるためには、表示領域４１０Ａに含まれる、第１電源領域Ａ、第２電源領域Ａ、第３電源領域Ａおよび第４電源領域Ａの各々において、独立して同時に表示制御が行われる。
【０３１９】
例えば、第１電源領域Ａでは、制御回路１００が、電源駆動部Ｐ１１．１およびデータ線駆動回路２１０に対し、第１電源領域Ａに画像を表示させるための制御を行う。当該制御は、パッシブマトリクス方式による、周知な表示制御であるため詳細な説明は繰り返さない。この場合、第１電源領域Ａは、対応する複数の走査線ＣＬを制御する。
【０３２０】
また、第２電源領域Ａでは、制御回路１００が、電源駆動部Ｐ１１．２およびデータ線駆動回路２１０に対し、第２電源領域Ａに画像を表示させるための制御を行う。また、第３電源領域Ａでは、制御回路１００が、電源駆動部Ｐ１１．３およびデータ線駆動回路２２０に対し、第３電源領域Ａに画像を表示させるための制御を行う。また、第４電源領域Ａでは、制御回路１００が、電源駆動部Ｐ１１．４およびデータ線駆動回路２２０に対し、第４電源領域Ａに画像を表示させるための制御を行う。
【０３２１】
第２電源領域Ａ、第３電源領域Ａ、第４電源領域Ａの各々においても、第１電源領域Ａに対し行われる制御と同様な制御が行われるので詳細な説明は繰り返さない。
【０３２２】
第１電源領域Ａ、第２電源領域Ａ、第３電源領域Ａおよび第４電源領域Ａの各々に対し周知な表示制御が行われることにより、表示領域４１０Ａは、１フレームの画像（全体輝度同一画像）を表示する。
【０３２３】
この場合、表示領域４１０Ａにおける各境界線ＢＬが非直線であるため、本実施の形態においても、第１の実施の形態と同様な効果を得ることができる。つまり、複数の領域を使用して画像を表示する場合における画像の画質劣化を抑制することができる。
【０３２４】
なお、本実施の形態における境界線ＢＬＡの形状は、第１の実施の形態の変形例１と同様に、網点型ディザマトリクスＤＭＸに基づいて定められた形状であってもよい。
【０３２５】
＜第３の実施の形態＞
本実施の形態は、発光画素ＰＸの接続構成に特徴がある。
【０３２６】
本実施の形態における表示装置は、図１の表示装置１０００と同様なので詳細な説明は繰り返さない。
【０３２７】
また、本実施の形態における表示パネルに含まれる表示領域の構成は、図２の表示領域４１０の構成と同様なので詳細な説明は繰り返さない。すなわち、表示領域４１０は、表示領域ＤＲ．１，ＤＲ．２，ＤＲ．３，ＤＲ．４と、境界表示領域ＢＲ．１，ＢＲ．２，ＢＲ．３，ＢＲ．４とを含む。
【０３２８】
また、表示領域４１０は、前述した第１電源領域、第２電源領域、第３電源領域および第４電源領域から構成される。なお、第１電源領域、第２電源領域、第３電源領域および第４電源領域については、第１の実施の形態で説明したので詳細な説明は繰り返さない。
【０３２９】
表示領域４１０は、第１の実施の形態と同様、複数の発光画素ＰＸを含む。複数の発光画素ＰＸは、行列状に配置される。すなわち、複数の発光画素ＰＸは、ｍ（２以上の整数）行ｎ（２以上の整数）列の行列（以下、発光画素行列という）を構成する。
【０３３０】
なお、本実施の形態における発光画素ＰＸは、図３に示される発光画素ＰＸと同様な構成を有する。
【０３３１】
また、本実施の形態では、境界表示領域ＢＲにおける発光画素ＰＸの接続構成に特徴がある。
【０３３２】
以下においては、電源駆動部Ｐ１０．ｙ（自然数）と電気的に接続されている電源線ＰＬであって、発光画素行列におけるｘ（自然数）列目の電源線ＰＬを、電源線ＰＬ［ｙ，ｘ］とも表記する。
【０３３３】
第１の実施の形態と同様に、境界表示領域ＢＲ．１には、当該境界表示領域ＢＲ．１内の発光画素列毎に、電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ］が配置される。すなわち、境界表示領域ＢＲ．１内において、同一列に配置された複数の発光画素には、電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ］が対応づけて設けられる。境界表示領域ＢＲ．１内の電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ］は、平行に配置される。また、境界表示領域ＢＲ．１内の電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ］の形状は、直線形状である。
【０３３４】
図１４は、第３の実施の形態における境界表示領域ＢＲ．１内の一部を拡大して示す図である。なお、図１４には、境界表示領域ＢＲ．１内の複数の発光画素ＰＸの一部も示される。
【０３３５】
図１４に示される、発光画素ＰＸ［ｔ，ｕ］，ＰＸ［ｔ，ｕ＋１］を示す図形は、発光画素ＰＸに含まれる発光素子ＥＬ１の接続関係が分かるような図形としている。発光画素ＰＸ［ｔ，ｕ］，ＰＸ［ｔ，ｕ＋１］の各々の構成は、例えば、図７の発光画素ＰＸ［１，ｕ］の構成である。
【０３３６】
発光画素ＰＸ［ｔ，ｕ］および発光画素ＰＸ［ｔ，ｕ＋１］は、それぞれ、第１発光画素ＰＸおよび第２発光画素ＰＸである。発光画素ＰＸ［ｔ，ｕ］，ＰＸ［ｔ，ｕ＋１］は、同一列に配置される。
【０３３７】
図１４を参照して、境界表示領域ＢＲ．１内には、電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ＋１］が配置される。電源線ＰＬ［２，ｘ＋１］は、前述した境界表示領域ＢＲ．１内の電源線ＰＬ［２，ｘ］である。
【０３３８】
境界表示領域ＢＲ．１内において、同一列に配置された複数の発光画素には、電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ＋１］が対応づけて設けられる。
【０３３９】
電源線ＰＬ［１，ｘ］は、境界表示領域ＢＲ．１内の同一列に配置された複数の第１発光画素ＰＸと電気的に接続される。具体的には、電源線ＰＬ［１，ｘ］は、複数の第１発光画素ＰＸの各々に含まれる図７のドライバー素子ＤＲ１のドレインと電気的に接続される。
【０３４０】
例えば、電源線ＰＬ［１，ｘ］は、第１発光画素ＰＸである発光画素ＰＸ［ｔ，ｕ］と電気的に接続される。また、電源線ＰＬ［１，ｘ］は、第１発光画素ＰＸである発光画素ＰＸ［ｔ，ｕ］に含まれる図７のドライバー素子ＤＲ１のドレインと電気的に接続される。発光画素ＰＸ［ｔ，ｕ］に含まれる発光素子ＥＬ１のカソードは、前述した負電源線ＮＰＬと電気的に接続される。
【０３４１】
電源駆動部Ｐ１０．１は、電源線ＰＬ［１，ｘ］を介して、境界表示領域ＢＲ．１内の同一列に配置された複数の第１発光画素ＰＸに電源電圧を印加する。
【０３４２】
電源線ＰＬ［２，ｘ＋１］は、境界表示領域ＢＲ．１内の同一列に配置された複数の第２発光画素ＰＸと電気的に接続される。具体的には、電源線ＰＬ［２，ｘ＋１］は、複数の第２発光画素ＰＸの各々に含まれるドライバー素子ＤＲ１のドレインと電気的に接続される。
【０３４３】
例えば、電源線ＰＬ［２，ｘ＋１］は、第２発光画素ＰＸである発光画素ＰＸ［ｔ，ｕ＋１］と電気的に接続される。また、電源線ＰＬ［２，ｘ＋１］は、第２発光画素ＰＸである発光画素ＰＸ［ｔ，ｕ＋１］に含まれる図７のドライバー素子ＤＲ１のドレインと電気的に接続される。発光画素ＰＸ［ｔ，ｕ＋１］に含まれる発光素子ＥＬ１のカソードは、前述した負電源線ＮＰＬと電気的に接続される。
【０３４４】
電源駆動部Ｐ１０．２は、電源線ＰＬ［２，ｘ＋１］を介して、境界表示領域ＢＲ．１内の同一列に配置された複数の第２発光画素ＰＸに電源電圧を印加する。
【０３４５】
以上のように、境界表示領域ＢＲ．１内の同一列に配置される複数の発光画素ＰＸの接続構成を、図１４のようにすることにより、境界表示領域ＢＲ．１は、第１の実施の形態と同様に、境界線ＢＬ．１を含む。
【０３４６】
なお、本実施の形態における境界表示領域ＢＲ．２，ＢＲ．３，ＢＲ．４内の構成は、図１４に示される境界表示領域ＢＲ．１内の構成と同様である。
【０３４７】
したがって、例えば、境界表示領域ＢＲ．２内において、同一行に配置された複数の発光画素には、電源線ＰＬ［１，ｘ］および電源線ＰＬ［３，ｘ］が対応づけて設けられる。境界表示領域ＢＲ．２内の電源線ＰＬ［１，ｘ］および電源線ＰＬ［３，ｘ］は、平行に配置される。また、境界表示領域ＢＲ．２内の電源線ＰＬ［１，ｘ］および電源線ＰＬ［３，ｘ］の形状は、直線形状である。
【０３４８】
この場合、電源線ＰＬ［１，ｘ］は、境界表示領域ＢＲ．２内の同一行に配置された複数の第１発光画素ＰＸと電気的に接続される。電源駆動部Ｐ１０．１は、電源線ＰＬ［１，ｘ］を介して、境界表示領域ＢＲ．２内の同一行に配置された複数の第１発光画素ＰＸに電源電圧を印加する。
【０３４９】
この場合、電源線ＰＬ［３，ｘ］は、境界表示領域ＢＲ．２内の同一行に配置された複数の第３発光画素ＰＸと電気的に接続される。電源駆動部Ｐ１０．３は、電源線ＰＬ［３，ｘ］を介して、境界表示領域ＢＲ．２内の同一行に配置された複数の第３発光画素ＰＸに電源電圧を印加する。
【０３５０】
したがって、本実施の形態においても、第１の実施の形態と同様、表示領域４１０における各境界線ＢＬが非直線であるため、第１の実施の形態と同様な効果を得ることができる。つまり、複数の領域を使用して画像を表示する場合における画像の画質劣化を抑制することができる。
【０３５１】
＜第３の実施の形態の変形例１＞
本実施の形態の変形例１では、第３の実施の形態と比較して、電源線ＰＬの形状が異なるのみである。それ以外は、第３の実施の形態と同様なので詳細な説明は繰り返さない。
【０３５２】
本実施の形態の変形例１では、境界表示領域ＢＲ．１内において、同一列に配置された複数の発光画素には、電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ］が対応づけて設けられる。境界表示領域ＢＲ．１内の電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ］の形状は、非直線形状である。
【０３５３】
図１５は、第３の実施の形態の変形例１における境界表示領域ＢＲ．１内の一部を拡大して示す図である。なお、図１５には、境界表示領域ＢＲ．１内の複数の発光画素ＰＸの一部も示される。
【０３５４】
図１５において、電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ＋１］以外は、図１４で説明したのと同様なので詳細な説明は繰り返さない。
【０３５５】
図１５に示される、発光画素ＰＸ［ｔ，ｕ］，ＰＸ［ｔ，ｕ＋１］を示す図形は、発光画素ＰＸに含まれる発光素子ＥＬ１の接続関係が分かるような図形としている。発光画素ＰＸ［ｔ，ｕ］，ＰＸ［ｔ，ｕ＋１］の各々の構成は、例えば、図７の発光画素ＰＸ［１，ｕ］の構成である。
【０３５６】
発光画素ＰＸ［ｔ，ｕ］および発光画素ＰＸ［ｔ，ｕ＋１］は、それぞれ、第１発光画素ＰＸおよび第２発光画素ＰＸである。
【０３５７】
図１５を参照して、境界表示領域ＢＲ．１内には、電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ＋１］が配置される。電源線ＰＬ［２，ｘ＋１］は、前述した境界表示領域ＢＲ．１内の電源線ＰＬ［２，ｘ］である。
【０３５８】
境界表示領域ＢＲ．１内において、同一列に配置された複数の発光画素には、電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ＋１］が対応づけて設けられる。
【０３５９】
電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ＋１］の各々の形状は、１個の発光画素ＰＸ分の凸部が繰り返される形状である。すなわち、電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ＋１］の各々の形状は、非直線形状である。
【０３６０】
なお、電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ＋１］の各々の形状は、２個以上の発光画素ＰＸ分の凸部が繰り返される形状であってもよい。
【０３６１】
電源線ＰＬ［１，ｘ］は、境界表示領域ＢＲ．１内の同一列に配置された複数の第１発光画素ＰＸと電気的に接続される。具体的には、電源線ＰＬ［１，ｘ］は、複数の第１発光画素ＰＸの各々に含まれる図７のドライバー素子ＤＲ１のドレインと電気的に接続される。
【０３６２】
例えば、電源線ＰＬ［１，ｘ］は、第１発光画素ＰＸである発光画素ＰＸ［ｔ，ｕ］と電気的に接続される。また、電源線ＰＬ［１，ｘ］は、第１発光画素ＰＸである発光画素ＰＸ［ｔ，ｕ］に含まれる図７のドライバー素子ＤＲ１のドレインと電気的に接続される。発光画素ＰＸ［ｔ，ｕ］に含まれる発光素子ＥＬ１のカソードは、前述した負電源線ＮＰＬと電気的に接続される。
【０３６３】
電源駆動部Ｐ１０．１は、電源線ＰＬ［１，ｘ］を介して、境界表示領域ＢＲ．１内の同一列に配置された複数の第１発光画素ＰＸに電源電圧を印加する。
【０３６４】
電源線ＰＬ［２，ｘ＋１］は、境界表示領域ＢＲ．１内の同一列に配置された複数の第２発光画素ＰＸと電気的に接続される。具体的には、電源線ＰＬ［２，ｘ＋１］は、複数の第２発光画素ＰＸの各々に含まれるドライバー素子ＤＲ１のドレインと電気的に接続される。
【０３６５】
例えば、電源線ＰＬ［２，ｘ＋１］は、第２発光画素ＰＸである発光画素ＰＸ［ｔ，ｕ＋１］と電気的に接続される。また、電源線ＰＬ［２，ｘ＋１］は、第２発光画素ＰＸである発光画素ＰＸ［ｔ，ｕ＋１］に含まれる図７のドライバー素子ＤＲ１のドレインと電気的に接続される。発光画素ＰＸ［ｔ，ｕ＋１］に含まれる発光素子ＥＬ１のカソードは、前述した負電源線ＮＰＬと電気的に接続される。
【０３６６】
電源駆動部Ｐ１０．２は、電源線ＰＬ［２，ｘ＋１］を介して、境界表示領域ＢＲ．１内の同一列に配置された複数の第２発光画素ＰＸに電源電圧を印加する。
【０３６７】
以上のように、境界表示領域ＢＲ．１内の同一列に配置される複数の発光画素ＰＸの接続構成を、図１５のようにすることにより、境界表示領域ＢＲ．１は、第１の実施の形態と同様に、境界線ＢＬ．１を含む。
【０３６８】
本実施の形態では、電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ＋１］の形状を、図１５のようにし、かつ、発光画素ＰＸの接続構成を上述したようにすることにより、境界線ＢＬ．１の形状を、２個以上の発光画素ＰＸ分の凸部が繰り返される形状とすることができる。
【０３６９】
なお、本実施の形態における境界表示領域ＢＲ．２，ＢＲ．３，ＢＲ．４内の構成は、図１５に示される境界表示領域ＢＲ．１内の構成と同様である。
【０３７０】
したがって、例えば、境界表示領域ＢＲ．２内において、同一行に配置された複数の発光画素には、電源線ＰＬ［１，ｘ］および電源線ＰＬ［３，ｘ］が対応づけて設けられる。また、境界表示領域ＢＲ．２内の電源線ＰＬ［１，ｘ］および電源線ＰＬ［３，ｘ］の形状は、電源線ＰＬ［１，ｘ］と同様に、非直線形状である。
【０３７１】
この場合、電源線ＰＬ［１，ｘ］は、境界表示領域ＢＲ．２内の同一行に配置された複数の第１発光画素ＰＸと電気的に接続される。電源駆動部Ｐ１０．１は、電源線ＰＬ［１，ｘ］を介して、境界表示領域ＢＲ．２内の同一行に配置された複数の第１発光画素ＰＸに電源電圧を印加する。
【０３７２】
この場合、電源線ＰＬ［３，ｘ］は、境界表示領域ＢＲ．２内の同一行に配置された複数の第３発光画素ＰＸと電気的に接続される。電源駆動部Ｐ１０．３は、電源線ＰＬ［３，ｘ］を介して、境界表示領域ＢＲ．２内の同一行に配置された複数の第３発光画素ＰＸに電源電圧を印加する。
【０３７３】
したがって、本実施の形態の変形例１においても、第３の実施の形態と同様な効果を得ることができる。
【０３７４】
なお、表示装置１０００および表示装置１０００Ａの外観図は、図１６に示される図である。
【０３７５】
以上、本発明における表示装置について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、あるいは異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
【０３７６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０３７７】
本発明は、複数の領域を使用して画像を表示する場合における画像の画質劣化を抑制することを可能とする表示パネルとして、利用することができる。
【符号の説明】
【０３７８】
ＢＬ．１，ＢＬ．２，ＢＬ．３，ＢＬ．４，ＢＬＡ．１，ＢＬＡ．２，ＢＬＡ．３，ＢＬＡ．４ 境界線
ＢＲ．１，ＢＲ．２，ＢＲ．３，ＢＲ．４，ＢＲＡ．１，ＢＲＡ．２，ＢＲＡ．３，ＢＲＡ．４ 境界表示領域
ＤＲ．１，ＤＲ．２，ＤＲ．３，ＤＲ．４，ＤＲＡ．１，ＤＲＡ．２，ＤＲＡ．３，ＤＲＡ．４ 表示領域
ＥＬ１ 発光素子
ＰＢＲ．１，ＰＢＲ．２，ＰＢＲ．３，ＰＢＲ．４ 境界領域
ＰＬ 電源線
ＰＲ．１，ＰＲ．２，ＰＲ．３，ＰＲ．４ 電極層領域
ＰＸ 発光画素
Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４，Ｐ１１．１，Ｐ１１．２，Ｐ１１．３，Ｐ１１．４ 電源駆動部
１００ 制御回路
２００，２１０，２２０ データ線駆動回路
３００，３１０Ａ，３２０Ａ 走査線駆動回路
４００，４００Ａ 表示パネル
４０２ 陽極
４０２ＢＴ 下部電極層
４０７ 陰極
４０７ＵＤ 上部電極層
４１０，４１０Ａ 表示領域
１０００，１０００Ａ 表示装置
【技術分野】
【０００１】
本発明は、発光素子をマトリクス状に配置した表示パネルおよび表示装置に関する。
【背景技術】
【０００２】
電流駆動型の発光素子を用いた表示装置として、有機ＥＬ（Electro Luminescence）素子を用いた表示装置（以下、有機ＥＬ表示装置という）が知られている。この自発光する有機ＥＬ素子を用いた有機ＥＬ表示装置は、液晶表示装置で使用されるバックライトが不要で、装置の薄型化に最適である。また、有機ＥＬ表示装置は、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。
【０００３】
そのため、有機ＥＬ表示装置における様々な技術が開示されている。
例えば、特許文献１には、複数のユニットパネルを接合することにより１つの有機ＥＬ表示パネルを構成する技術（以下、従来技術Ａ）が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−１０８２５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来技術Ａにおける有機ＥＬ表示パネルの表示エリア（以下、一体表示エリアという）は複数のユニットパネルの表示エリア（以下、ユニット表示エリアという）を接合したものである。一体表示エリアにおいて、各ユニット表示エリアの境界を示す境界線は直線である。この場合、一体表示エリアを有する有機ＥＬ表示パネルには、以下のような問題点がある。
【０００６】
ここで、説明を簡単にするために、一例として、一体表示エリアは、第１表示エリアおよび第２表示エリアから構成されるとする。この場合、第１表示エリアと第２表示エリアとの境界を示す境界線は直線である。以下においては、第１表示エリアと第２表示エリアとの境界を示す境界線を、表示エリア境界線という。
【０００７】
また、第１表示エリアおよび第２表示エリアには、それぞれ、第１電源および第２電源から動作電圧が供給されるとする。すなわち、第１表示エリアおよび第２表示エリアの各々に動作電圧を供給する電源は、独立した異なる電源であるとする。
【０００８】
また、製造ばらつき等により、第１電源の電気特性と、第２電源の電気特性とは僅かに異なるとする。また、一体表示エリア全体に輝度値が等しい複数の画素から構成される画像を表示する必要があるとする。
【０００９】
この場合、第１電源の電気特性と、第２電源の電気特性とが僅かに異なると、第１電源が第１表示エリアへ供給する動作電圧のレベルと、第２電源が第２表示エリアへ供給する動作電圧のレベルとの間に僅かな差が生じる。これにより、例えば、表示エリア境界線を挟む隣接する２つの発光画素の輝度の差が僅かに生じる。
【００１０】
この場合、従来技術Ａのように、第１表示エリアと第２表示エリアとの境界を示す表示エリア境界線が直線であると、一体表示エリアに表示される画像において、表示エリア境界線付近における輝度の差を起因とする、表示エリア境界線にそった線の存在がユーザに視認されやすくなる。すなわち、一体表示エリアに表示される画像の画質劣化が生じる。
【００１１】
本発明は、上述の問題点を解決するためになされたものであって、その目的は、複数の領域を使用して画像を表示する場合における画像の画質劣化を抑制することを可能とする表示パネル等を提供することである。
【課題を解決するための手段】
【００１２】
上述の課題を解決するために、本発明のある局面に従う表示パネルは、第１電源駆動部によって電源電圧が印加される複数の発光画素が、マトリクス状に配置された第１表示領域と、第２電源駆動部によって電源電圧が印加される複数の発光画素が、マトリクス状に配置された第２表示領域と、前記第１表示領域と前記第２表示領域との間に位置し、複数の発光画素が、少なくとも、一以上の列を構成するように配置された境界表示領域とを含み、前記境界表示領域内において、同一列に配置された複数の発光画素には、前記第１電源駆動部によって電源電圧が印加される発光画素と、前記第２電源駆動部によって電源電圧が印加される発光画素との双方が含まれる。
【発明の効果】
【００１３】
本発明により、複数の領域を使用して画像を表示する場合における画像の画質劣化を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施の形態における表示装置の構成を示すブロック図である。
【図２】表示領域を説明するための図である。
【図３】本実施の形態に係る発光画素の構成の一例を示す断面図である。
【図４】一例として、境界表示領域の一部を拡大して示す図である。
【図５】下部電極層を示す平面図である。
【図６】上部電極層を示す図である。
【図７】一例として、発光画素行列におけるｕ行１列目に対応する発光画素の構成の一例を示す図である。
【図８】第１の実施の形態の変形例１における境界線を説明するための図である。
【図９】第２の実施の形態における表示装置の構成を示すブロック図である。
【図１０】表示領域を説明するための図である。
【図１１】一例として、第２の実施の形態における境界表示領域の一部を拡大して示す図である。
【図１２】一例として、第２の実施の形態における境界表示領域の一部を拡大して示す図である。
【図１３】一例として、発光画素行列における１行ｔ列目に対応する発光画素の構成の一例を示す図である。
【図１４】第３の実施の形態における境界表示領域内の一部を拡大して示す図である。
【図１５】第３の実施の形態の変形例１における境界表示領域内の一部を拡大して示す図である。
【図１６】表示装置の外観図である。
【発明を実施するための形態】
【００１５】
本発明のある局面に従う表示パネルは、第１電源駆動部によって電源電圧が印加される複数の発光画素が、マトリクス状に配置された第１表示領域と、第２電源駆動部によって電源電圧が印加される複数の発光画素が、マトリクス状に配置された第２表示領域と、前記第１表示領域と前記第２表示領域との間に位置し、複数の発光画素が、少なくとも、一以上の列を構成するように配置された境界表示領域とを含み、前記境界表示領域内において、同一列に配置された複数の発光画素には、前記第１電源駆動部によって電源電圧が印加される発光画素と、前記第２電源駆動部によって電源電圧が印加される発光画素との双方が含まれる。
【００１６】
すなわち、複数の発光画素が配置された第１表示領域と、複数の発光画素が配置された第２表示領域との間に境界表示領域が配置される。境界表示領域内において、同一列に配置された複数の発光画素には、第１電源駆動部によって電源電圧が印加される発光画素と、第２電源駆動部によって電源電圧が印加される発光画素との双方が含まれる。
【００１７】
つまり、第１電源駆動部によって電源電圧が印加される複数の発光画素を含む領域と第２電源駆動部によって電源電圧が印加される複数の発光画素を含む領域との境界を示す境界線は、非直線である。
【００１８】
そのため、第１表示領域、第２表示領域および境界表示領域内の全ての発光画素を発光させることにより画像を表示する場合において、仮に、第１電源駆動部の電気特性と、第２電源駆動部の電気特性とが僅かに異なっていたとしても、表示される画像において、前記境界線付近における輝度差が視認され難くなり、画像の画質劣化を抑制することができる。すなわち、パネル全体としての表示画質を向上することができる。
【００１９】
また、それぞれが電源駆動部を有する複数の小型表示パネルを結合して、分割駆動を行なっても、パネルの結合部周辺における画質が低下しないので、表示パネルの大画面化を容易に行なうことができる。
【００２０】
この発明の他の局面に従う表示パネルは、第１電源駆動部によって電源電圧が印加される複数の発光画素が、マトリクス状に配置された第１表示領域と、第２電源駆動部によって電源電圧が印加される複数の発光画素が、マトリクス状に配置された第２表示領域と、前記第１表示領域と前記第２表示領域との間に位置し、複数の発光画素が、少なくとも、一以上の行を構成するように配置された境界表示領域とを含み、前記境界表示領域内において、同一行に配置された複数の発光画素には、前記第１電源駆動部によって電源電圧が印加される発光画素と、前記第２電源駆動部によって電源電圧が印加される発光画素との双方が含まれる。
【００２１】
すなわち、複数の発光画素が配置された第１表示領域と、複数の発光画素が配置された第２表示領域との間に境界表示領域が配置される。境界表示領域内において、同一行に配置された複数の発光画素には、第１電源駆動部によって電源電圧が印加される発光画素と、第２電源駆動部によって電源電圧が印加される発光画素との双方が含まれる。
【００２２】
つまり、第１電源駆動部によって電源電圧が印加される複数の発光画素を含む領域と第２電源駆動部によって電源電圧が印加される複数の発光画素を含む領域との境界を示す境界線は、非直線である。
【００２３】
そのため、第１表示領域、第２表示領域および境界表示領域内の全ての発光画素を発光させることにより画像を表示する場合において、仮に、第１電源駆動部の電気特性と、第２電源駆動部の電気特性とが僅かに異なっていたとしても、表示される画像において、前記境界線付近における輝度差が視認され難くなり、画像の画質劣化を抑制することができる。すなわち、パネル全体としての表示画質を向上することができる。
【００２４】
また、それぞれが電源駆動部を有する複数の小型表示パネルを結合して、分割駆動を行なっても、パネルの結合部周辺における画質が低下しないので、表示パネルの大画面化を容易に行なうことができる。
【００２５】
また、前記第１電源駆動部によって電源電圧が印加される各発光画素は、第１下部電極及び第１上部電極を含み、前記第１電源駆動部は、少なくとも発光対象の発光画素の発光時には該第１下部電極または該第１上部電極と電気的に接続され、前記第２電源駆動部によって電源電圧が印加される各発光画素は、第２下部電極及び第２上部電極を含み、前記第２電源駆動部は、少なくとも発光対象の発光画素の発光時には該第２下部電極または該第２上部電極と電気的に接続されていることが好ましい。
【００２６】
また、前記第１電源駆動部は、少なくとも発光対象の発光画素の発光時には前記第１下部電極と電気的に接続され、前記第２電源駆動部は、少なくとも発光対象の発光画素の発光時には前記第２下部電極と電気的に接続され、前記第１下部電極及び前記第２下部電極の各々は、前記発光画素ごとに独立した画素電極を構成し、前記第１上部電極及び前記第２上部電極は、複数の発光画素に共通して設けられた共通電極を構成していることが好ましい。
【００２７】
また、第１下部電極、第１上部電極、第２下部電極及び第２上部電極の各々は、同一列または同一行に配置された複数の発光画素に共通して設けられ、前記第１電源駆動部が前記第１下部電極と電気的に接続されると共に、前記第２電源駆動部が前記第２下部電極と電気的に接続され、または、前記第１電源駆動部が前記第１上部電極と電気的に接続されると共に、前記第２電源駆動部が前記第２上部電極と電気的に接続され、前記境界表示領域内の同一行または同一列において、前記第１下部電極と前記第２下部電極とが電気的に非接続とされている、または、前記第１上部電極と前記第２上部電極とが電気的に非接続とされていることが好ましい。
【００２８】
また、前記境界表示領域内において同一行または同一列に配置された複数の発光画素には、第１および第２の電源線が対応づけて設けられ、前記第１の電源線は、前記境界表示領域内に配置される、前記第１電源駆動部によって電源電圧が印加される第１の前記発光画素に電源電圧を印加するために使用される電源線であり、前記第２の電源線は、前記境界表示領域内に配置される、前記第２電源駆動部によって電源電圧が印加される第２の前記発光画素に電源電圧を印加するために使用される電源線であり、前記第１の電源線は、前記境界表示領域内において同一行または同一列に配置された複数の前記第１の発光画素と電気的に接続され、前記第２の電源線は、前記境界表示領域内において同一行または同一列に配置された複数の前記第２の発光画素と電気的に接続され、前記第１電源駆動部は、前記第１の電源線を介して、前記境界表示領域内の前記複数の第１の発光画素に電源電圧を印加し、前記第２電源駆動部は、前記第２の電源線を介して、前記境界表示領域内の前記複数の第２の発光画素に電源電圧を印加することが好ましい。
【００２９】
また、第１および第２の電源線は、平行に配置されることが好ましい。
また、第１および第２の電源線の各々の形状は、非直線形状であることが好ましい。
【００３０】
また、前記境界表示領域内の同一行または同一列において、前記第１電源駆動部によって電源電圧が印加される発光画素、及び前記第２電源駆動部によって電源電圧が印加される発光画素は、周期的に配置されることが好ましい。
【００３１】
また、前記境界表示領域内の同一行または同一列において、前記第１電源駆動部によって電源電圧が印加される発光画素、及び前記第２電源駆動部によって電源電圧が印加される発光画素は、非周期的に配置されることが好ましい。
【００３２】
また、前記境界表示領域内の同一行または同一列において、前記第１電源駆動部によって電源電圧が印加される発光画素と、前記第２電源駆動部によって電源電圧が印加される発光画素とが交互に配置されることが好ましい。
【００３３】
また、前記境界表示領域内において同一行または同一列に配列された発光画素は、ディザマトリクスに基づいて定められた配置に基づいて、前記第１電源駆動部によって電源電圧が印加される発光画素と、前記第２電源駆動部によって電源電圧が印加される発光画素との双方を含むことが好ましい。
【００３４】
また、前記複数の発光画素の各々は、有機ＥＬ（Electro Luminescence）素子を含み、前記有機ＥＬ素子は、印加された電源電圧によって供給される電流によって発光することが好ましい。
【００３５】
本態様によると、とりわけ大画面化が困難な有機ＥＬを使用した表示パネルであっても、容易に大画面化を行なうことができる。
【００３６】
この発明のさらに他の局面に従う表示装置は、上記の表示パネルと、前記第１電源駆動部及び第２電源駆動部を制御する制御回路とを含む。
【００３７】
以下、図面を参照しつつ、本発明の実施の形態について説明する。
【００３８】
＜第１の実施の形態＞
（表示装置の構成）
図１は、第１の実施の形態における表示装置１０００の構成を示すブロック図である。図１に示されるように、表示装置１０００は、制御回路１００と、データ線駆動回路２００と、走査線駆動回路３００と、表示パネル４００と、電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４とを備える。
【００３９】
制御回路１００は、データ線駆動回路２００、走査線駆動回路３００および電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４を制御する。電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４の各々は、同一の電気特性を有するように製造されたＩＣ（Integrated Circuit）である。
【００４０】
電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４は、詳細は後述するが、電源電圧を供給するための電源である。以下においては、電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４の各々を、電源駆動部Ｐ１０とも表記する。
【００４１】
表示パネル４００は、アクティブマトリクス方式またはパッシブマトリクス方式の表示パネルである。表示パネル４００は、有機ＥＬ（Electro Luminescence）素子を使用した有機ＥＬパネルである。
【００４２】
なお、表示パネル４００は、有機ＥＬパネルに限定されることなく、液晶パネル等の他の方式の表示パネルであってもよい。
【００４３】
表示パネル４００は、画像を表示するための表示領域４１０を含む。表示領域４１０は、複数の発光画素ＰＸを含む。複数の発光画素ＰＸは、行列状に配置される。すなわち、複数の発光画素ＰＸは、ｍ（２以上の整数）行ｎ（２以上の整数）列の行列（以下、発光画素行列という）を構成する。複数の発光画素ＰＸの各々は、外部から供給される信号に応じて発光する。
【００４４】
以下においては、発光画素行列におけるｕ（自然数）行ｔ（自然数）列目の発光画素ＰＸを、発光画素ＰＸ［ｔ，ｕ］とも表記する。
【００４５】
表示パネル４００は、ｍ本の走査線ＣＬにより、走査線駆動回路３００と電気的に接続される。当該ｍ本の走査線ＣＬの各々は、発光画素行列におけるｍ個の行の各々に並ぶｎ個の発光画素ＰＸと電気的に接続される。当該ｍ本の走査線ＣＬの各々は、走査線駆動回路３００の制御により、処理対象となる発光画素ＰＸへ制御信号を供給するための電線である。
【００４６】
また、表示パネル４００は、ｎ本のデータ線ＤＬにより、データ線駆動回路２００と電気的に接続される。当該ｎ本のデータ線ＤＬの各々は、発光画素行列におけるｎ個の列の各々に並ぶｍ個の発光画素ＰＸと電気的に接続される。ｎ本のデータ線ＤＬの各々は、発光画素を発光させるための信号を、処理対象となる発光画素ＰＸに供給するためのデータ線である。
【００４７】
図２は、表示領域４１０を説明するための図である。なお、図２には、説明のために、電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４を示している。
【００４８】
表示領域４１０は、表示領域ＤＲ．１，ＤＲ．２，ＤＲ．３，ＤＲ．４と、境界表示領域ＢＲ．１，ＢＲ．２，ＢＲ．３，ＢＲ．４とを含む。
【００４９】
すなわち、表示領域４１０は、境界表示領域ＢＲ．１，ＢＲ．２，ＢＲ．３，ＢＲ．４により、表示領域ＤＲ．１，ＤＲ．２，ＤＲ．３，ＤＲ．４に分割される。なお、表示領域４１０は、４つの表示領域に限定されることなく、５つ以上の表示領域に分割されてもよい。
【００５０】
境界表示領域ＢＲ．１は、表示領域ＤＲ．１と表示領域ＤＲ．２との間に配置される。境界表示領域ＢＲ．２は、表示領域ＤＲ．１と表示領域ＤＲ．３との間に配置される。境界表示領域ＢＲ．３は、表示領域ＤＲ．２と表示領域ＤＲ．４との間に配置される。境界表示領域ＢＲ．４は、表示領域ＤＲ．３と表示領域ＤＲ．４との間に配置される。
【００５１】
表示領域ＤＲ．１，ＤＲ．２，ＤＲ．３，ＤＲ．４および境界表示領域ＢＲ．１，ＢＲ．２，ＢＲ．３，ＢＲ．４は、同一平面上にある。
【００５２】
表示領域ＤＲ．１，ＤＲ．２，ＤＲ．３，ＤＲ．４の各々は、行列状に配置された複数の発光画素ＰＸを含む。
【００５３】
境界表示領域ＢＲ．１，ＢＲ．４の各々は、垂直方向に配置される複数の発光画素ＰＸを含む。本明細書において、垂直方向とは、発光画素行列における各行が並置（配置）される方向である。すなわち、境界表示領域ＢＲ．１，ＢＲ．４の各々は、複数の発光画素ＰＸが、１以上の列を構成するように配置された領域である。
【００５４】
境界表示領域ＢＲ．２，ＢＲ．３の各々は、水平方向に配置される複数の発光画素ＰＸを含む。本明細書において、水平方向とは、発光画素行列における各列が並置（配置）される方向である。すなわち、境界表示領域ＢＲ．２，ＢＲ．３の各々は、複数の発光画素ＰＸが、１以上の行を構成するように配置された領域である。
【００５５】
境界表示領域ＢＲ．１，ＢＲ．４の各々は、垂直方向に沿って設けられる。境界表示領域ＢＲ．２，ＢＲ．３の各々は、水平方向に沿って設けられる。
【００５６】
以下においては、表示領域ＤＲ．１，ＤＲ．２，ＤＲ．３，ＤＲ．４の各々を、表示領域ＤＲとも表記する。また、以下においては、境界表示領域ＢＲ．１，ＢＲ．２，ＢＲ．３，ＢＲ．４の各々を、境界表示領域ＢＲとも表記する。
【００５７】
以下においては、発光画素行列における１つの行を、発光画素行ともいう。発光画素行は、１以上の発光画素ＰＸが水平方向に配置される行である。また、以下においては、発光画素行列における１つの列を、発光画素列ともいう。発光画素列は、１以上の発光画素ＰＸが垂直方向に配置される列である。
【００５８】
図３は、本実施の形態に係る発光画素ＰＸの構成の一例を示す断面図である。
図３を参照して、発光画素ＰＸは、基板４０１と、陽極４０２と、正孔注入層４０３と、正孔輸送層４０４と、有機発光層４０５と、電子輸送層４０６と、陰極４０７と、封止層４０８とを備える。
【００５９】
陽極４０２は、光反射性を有する電極であり、基板４０１上に形成される。陽極４０２は、アルミニウムなどの金属、Ａｌ、Ｐｄなどの金属、これら金属を主成分とする合金、又は、これらを積層したものを用いることができる。
【００６０】
正孔注入層４０３は、正孔注入性の材料を主成分とする層であり、陽極４０２上に形成される。正孔注入層４０３としては、例えば、酸化タングステン（ＷＯｘ）、ＰＥＤＯＴ（ポリエチレンジオキシチオフェン）などを用いることができる。
【００６１】
正孔輸送層４０４は、正孔輸送性の材料を主成分とする層であり、正孔注入層１０３上に形成される。正孔輸送層４０４としては、例えば、トリフェニルアミン系の材料が用いられる。
【００６２】
有機発光層４０５は、正孔と電子とが再結合することにより発光する有機発光材料を主成分とする層であり、陽極４０２と陰極４０７との間に形成される。具体的には、有機発光層４０５は、図３に示すように、正孔輸送層４０４上に形成される。
【００６３】
電子輸送層４０６は、電子輸送性の材料を主成分とする層であり、有機発光層４０５上に形成される。
【００６４】
陰極４０７は、光透過性を有する電極であり、電子輸送層４０６上に形成される。陰極４０７は、例えば、酸化インジウムスズ（ＩＴＯ）で形成される。
【００６５】
陽極４０２および陰極４０７は、それぞれ、下部電極および上部電極である。
封止層４０８は、本実施の形態に係る発光画素ＰＸの表面を覆う樹脂層であって、図３に示すように、陰極４０７上に形成される。
【００６６】
下部電極としての陽極４０２と、正孔注入層４０３と、正孔輸送層４０４と、有機発光層４０５と、電子輸送層４０６と、上部電極としての陰極４０７とにより、発光素子ＥＬ１が構成される。すなわち、発光素子ＥＬ１は、上部電極としての陰極４０７と下部電極としての陽極４０２とを含む。発光素子ＥＬ１は、有機ＥＬ素子である。
【００６７】
なお、発光素子ＥＬ１における下部電極は、陽極に限定されることなく、陰極であってもよい。また、発光素子ＥＬ１における上部電極は、陰極に限定されることなく、陽極であってもよい。
【００６８】
また、有機ＥＬ素子である発光素子ＥＬ１は、図３に示される構成に限定されることなく、例えば、陽極、正孔注入層、正孔輸送層、有機発光層、電子輸送層、電子注入層および陰極から構成されてもよい。
【００６９】
（アクティブマトリクス方式の構成）
本実施の形態における表示パネル４００は、アクティブマトリクス方式のパネルであるとする。この場合の表示パネル４００の構成について説明する。
【００７０】
再び、図２を参照して、表示領域ＤＲ．１，ＤＲ．２，ＤＲ．３，ＤＲ．４の各々には、図示しない複数の電源線ＰＬが配置される。当該複数の電源線ＰＬの各々は、対応する表示領域ＤＲ内の各発光画素列に対応づけて垂直方向に直線状に配置される。
【００７１】
電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４は、それぞれ、表示領域ＤＲ．１，ＤＲ．２，ＤＲ．３，ＤＲ．４に電源電圧を供給するための電源である。すなわち、表示領域ＤＲ．１，ＤＲ．２，ＤＲ．３，ＤＲ．４の各々における各発光画素ＰＸは、独立した異なる電源駆動部Ｐ１０から電源電圧が供給される。
【００７２】
以下においては、電源駆動部Ｐ１０．ｙ（自然数）と電気的に接続されている電源線ＰＬであって、発光画素行列におけるｘ（自然数）列目の電源線ＰＬを、電源線ＰＬ［ｙ，ｘ］とも表記する。
【００７３】
図４は、一例として、境界表示領域ＢＲ．２の一部を拡大して示す図である。なお、図４には、複数の発光画素ＰＸの一部も示される。
【００７４】
図４において、境界表示領域ＢＲ．２より上部の各発光画素ＰＸは、表示領域ＤＲ．１内の画素である。境界表示領域ＢＲ．２より下部の各発光画素ＰＸは、表示領域ＤＲ．３内の画素である。
【００７５】
図２および図４を参照して、例えば、電源線ＰＬ［１，ｘ（自然数）］は、電源駆動部Ｐ１０．１と電気的に接続される。すなわち、電源線ＰＬ［１，ｘ］は、電源駆動部Ｐ１０．１から電源電圧が供給される電源線である。また、例えば、電源線ＰＬ［１，２］は、電源駆動部Ｐ１０．１と電気的に接続されており、かつ、発光画素行列における２列目の電源線である。
【００７６】
また、例えば、電源線ＰＬ［３，ｘ（自然数）］は、電源駆動部Ｐ１０．３と電気的に接続される。また、例えば、電源線ＰＬ［３，２］は、電源駆動部Ｐ１０．３と電気的に接続されており、かつ、発光画素行列における２列目の電源線である。
【００７７】
図２および図４を参照して、境界表示領域ＢＲ．１，ＢＲ．２，ＢＲ．３，ＢＲ．４は、それぞれ、境界線ＢＬ．１，ＢＬ．２，ＢＬ．３，ＢＬ．４を含む。境界線ＢＬ．１，ＢＬ．２，ＢＬ．３，ＢＬ．４の各々は、同一の電源駆動部Ｐ１０から電源電圧が供給される複数の発光画素ＰＸを含む領域を特定するための境界線である。境界線ＢＬ．１，ＢＬ．２，ＢＬ．３，ＢＬ．４の各々は、非直線である。
【００７８】
境界線ＢＬ．１，ＢＬ．２，ＢＬ．３，ＢＬ．４の各々の形状は同じである。なお、境界線ＢＬ．１，ＢＬ．２，ＢＬ．３，ＢＬ．４の各々の形状は異なっていてもよい。
【００７９】
以下においては、境界線ＢＬ．１，ＢＬ．２，ＢＬ．３，ＢＬ．４の各々を、境界線ＢＬとも表記する。
【００８０】
なお、境界線ＢＬの形状は、図４に示されるように、１個の発光画素ＰＸ分の凸部が繰り返される形状に限定されない。境界線ＢＬの形状は、２個以上の発光画素ＰＸ分の凸部が繰り返される形状であってもよい。
【００８１】
境界線ＢＬ．１と境界線ＢＬ．２とにより囲まれる領域であって、表示領域４１０における左上の領域は、電源駆動部Ｐ１０．１から電源電圧が供給される領域（以下、第１電源領域という）である。すなわち、第１電源領域内の各発光画素ＰＸには、電源駆動部Ｐ１０．１から電源電圧が供給される。
【００８２】
この場合、第１電源領域は、表示領域ＤＲ．１と、境界表示領域ＢＲ．１の一部と、境界表示領域ＢＲ．２の一部とを含む領域である。
【００８３】
以下においては、電源駆動部Ｐ１０．１から電源電圧が供給（印加）される、第１電源領域内の発光画素ＰＸを、第１発光画素ＰＸともいう。第１発光画素ＰＸは、電源線ＰＬ［１，ｘ］と電気的に接続され、電源駆動部Ｐ１０．１から電源線ＰＬ［１，ｘ］を介して電源電圧が供給（印加）される。
【００８４】
境界線ＢＬ．１と境界線ＢＬ．３とにより囲まれる領域であって、表示領域４１０における右上の領域は、電源駆動部Ｐ１０．２から電源電圧が供給される領域（以下、第２電源領域という）である。すなわち、第２電源領域内の各発光画素ＰＸには、電源駆動部Ｐ１０．２から電源電圧が供給される。
【００８５】
この場合、第２電源領域は、表示領域ＤＲ．２と、境界表示領域ＢＲ．１の一部と、境界表示領域ＢＲ．３の一部とを含む領域である。
【００８６】
以下においては、電源駆動部Ｐ１０．２から電源電圧が供給（印加）される、第２電源領域内の発光画素ＰＸを、第２発光画素ＰＸともいう。第２発光画素ＰＸは、電源線ＰＬ［２，ｘ］と電気的に接続され、電源駆動部Ｐ１０．２から電源線ＰＬ［２，ｘ］を介して電源電圧が供給（印加）される。
【００８７】
境界線ＢＬ．２と境界線ＢＬ．４とにより囲まれる領域であって、表示領域４１０における左下の領域は、電源駆動部Ｐ１０．３から電源電圧が供給される領域（以下、第３電源領域という）である。すなわち、第３電源領域内の各発光画素ＰＸには、電源駆動部Ｐ１０．３から電源電圧が供給される。
【００８８】
この場合、第３電源領域は、表示領域ＤＲ．３と、境界表示領域ＢＲ．２の一部と、境界表示領域ＢＲ．４の一部とを含む領域である。
【００８９】
以下においては、電源駆動部Ｐ１０．３から電源電圧が供給（印加）される、第３電源領域内の発光画素ＰＸを、第３発光画素ＰＸともいう。第３発光画素ＰＸは、電源線ＰＬ［３，ｘ］と電気的に接続され、電源駆動部Ｐ１０．３から電源線ＰＬ［３，ｘ］を介して電源電圧が供給（印加）される。
【００９０】
境界線ＢＬ．３と境界線ＢＬ．４とにより囲まれる領域であって、表示領域４１０における右下の領域は、電源駆動部Ｐ１０．４から電源電圧が供給される領域（以下、第４電源領域という）である。すなわち、第４電源領域内の各発光画素ＰＸには、電源駆動部Ｐ１０．４から電源電圧が供給される。
【００９１】
この場合、第４電源領域は、表示領域ＤＲ．４と、境界表示領域ＢＲ．３の一部と、境界表示領域ＢＲ．４の一部とを含む領域である。
【００９２】
以下においては、電源駆動部Ｐ１０．４から電源電圧が供給（印加）される、第４電源領域内の発光画素ＰＸを、第４発光画素ＰＸともいう。第４発光画素ＰＸは、電源線ＰＬ［４，ｘ］と電気的に接続され、電源駆動部Ｐ１０．４から電源線ＰＬ［４，ｘ］を介して電源電圧が供給（印加）される。
【００９３】
第１、第２、第３および第４電源領域の各々は、画像を表示する領域である。
境界表示領域ＢＲ．１には、当該境界表示領域ＢＲ．１内の発光画素列毎に、電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ］が配置される。境界表示領域ＢＲ．１内の電源線ＰＬ［１，ｘ］は、当該境界表示領域ＢＲ．１内の発光画素列に配置される複数の第１発光画素ＰＸのみと電気的に接続されるような形状をしており、垂直方向に配置される。境界表示領域ＢＲ．１内の電源線ＰＬ［２，ｘ］は、当該境界表示領域ＢＲ．１内の発光画素列に配置される複数の第２発光画素ＰＸのみと電気的に接続されるような形状をしており、垂直方向に配置される。
【００９４】
境界表示領域ＢＲ．２には、当該境界表示領域ＢＲ．２内の発光画素列毎に、電源線ＰＬ［１，ｘ］または電源線ＰＬ［３，ｘ］が配置される。境界表示領域ＢＲ．２内の電源線ＰＬ［１，ｘ］は、当該境界表示領域ＢＲ．２内の発光画素列に配置される１以上の第１発光画素ＰＸと電気的に接続され、垂直方向に配置される。境界表示領域ＢＲ．２内の電源線ＰＬ［３，ｘ］は、当該境界表示領域ＢＲ．２内の発光画素列に配置される１以上の第３発光画素ＰＸと電気的に接続され、垂直方向に配置される。
【００９５】
境界表示領域ＢＲ．３には、当該境界表示領域ＢＲ．３内の発光画素列毎に、電源線ＰＬ［２，ｘ］または電源線ＰＬ［４，ｘ］が配置される。境界表示領域ＢＲ．３内の電源線ＰＬ［２，ｘ］は、当該境界表示領域ＢＲ．３内の発光画素列に配置される１以上の第２発光画素ＰＸと電気的に接続され、垂直方向に配置される。境界表示領域ＢＲ．３内の電源線ＰＬ［４，ｘ］は、当該境界表示領域ＢＲ．３内の発光画素列に配置される１以上の第４発光画素ＰＸと電気的に接続され、垂直方向に配置される。
【００９６】
境界表示領域ＢＲ．４には、当該境界表示領域ＢＲ．４内の発光画素列毎に、電源線ＰＬ［３，ｘ］および電源線ＰＬ［４，ｘ］が配置される。境界表示領域ＢＲ．４内の電源線ＰＬ［３，ｘ］は、当該境界表示領域ＢＲ．４内の発光画素列に配置される複数の第３発光画素ＰＸのみと電気的に接続されるような形状をしており、垂直方向に配置される。境界表示領域ＢＲ．４内の電源線ＰＬ［４，ｘ］は、当該境界表示領域ＢＲ．４内の発光画素列に配置される複数の第４発光画素ＰＸのみと電気的に接続されるような形状をしており、垂直方向に配置される。
【００９７】
第１電源領域は、ｖ（ｎ未満の自然数）本の電源線ＰＬ［１，ｘ］を含む。第２電源領域は、ｖ本の電源線ＰＬ［２，ｘ］を含む。第３電源領域は、ｖ本の電源線ＰＬ［３，ｘ］を含む。第４電源領域は、ｖ本の電源線ＰＬ［４，ｘ］を含む。
【００９８】
なお、第１、第２、第３および第４電源領域の各々に含まれる電源線ＰＬの数は同じでなく、異なってもよい。
【００９９】
電源線ＰＬ［１，ｘ］，ＰＬ［２，ｘ］，ＰＬ［３，ｘ］，ＰＬ［４，ｘ］の各々は、互いに電気的に非接続とされる。
【０１００】
以下においては、第１、第２、第３および第４電源領域の各々を、独立電源領域ともいう。前述したように、第１、第２、第３および第４電源領域の各々は、画像を表示する領域である。したがって、独立電源領域は、画像を表示する領域である。
【０１０１】
境界線ＢＬ．１，ＢＬ．２，ＢＬ．３，ＢＬ．４の各々は、第１、第２、第３および第４電源領域の各々を特定するための線でもある。また、電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４は、それぞれ、第１、第２、第３および第４電源領域に電源電圧を供給するための電源である。すなわち、電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４は、それぞれ、第１、第２、第３および第４電源領域に対応づけられる電源である。つまり、第１、第２、第３および第４電源領域の各々における各発光画素ＰＸは、独立した異なる電源駆動部Ｐ１０から電源電圧が供給される。
【０１０２】
図４において、例えば、発光画素ＰＸ［１，ｕ］は、第１発光画素ＰＸである。発光画素ＰＸ［１，ｕ］には、電源駆動部Ｐ１０．１から電源線ＰＬ［１，１］を介して電源電圧が供給（印加）される。
【０１０３】
また、発光画素ＰＸ［１，ｕ＋１］は、第３発光画素ＰＸである。発光画素ＰＸ［１，ｕ＋１］には、電源駆動部Ｐ１０．３から電源線ＰＬ［３，１］を介して電源電圧が供給（印加）される。
【０１０４】
電源線ＰＬ［１，１］と電源線ＰＬ［３，１］とは、電気的に非接続とされる。
例えば、図４の境界表示領域ＢＲ．２は、一例として、同一行に配置された複数の発光画素ＰＸを含む。境界表示領域ＢＲ．２内の同一行に配置される複数の発光画素ＰＸは、１以上の第１発光画素ＰＸおよび１以上の第３発光画素ＰＸの双方を含む。
【０１０５】
具体的には、境界表示領域ＢＲ．２内の同一行には、第１発光画素ＰＸと第３発光画素ＰＸとが交互に配置される。すなわち、境界表示領域ＢＲ．２内には、第１発光画素ＰＸと第３発光画素ＰＸとが周期的に配置される。
【０１０６】
図２の境界表示領域ＢＲ．３は、図４の境界表示領域ＢＲ．２と同様に、同一行に配置された複数の発光画素ＰＸを含む。また、図４の境界表示領域ＢＲ．２と同様に、境界表示領域ＢＲ．３内の同一行に配置される複数の発光画素ＰＸは、１以上の第２発光画素ＰＸおよび１以上の第４発光画素ＰＸの双方を含む。
【０１０７】
図２の境界表示領域ＢＲ．１は、図４の境界表示領域ＢＲ．２と同様に、同一行の代わりに同一列に配置された複数の発光画素ＰＸを含む。また、図４の境界表示領域ＢＲ．２と同様に、境界表示領域ＢＲ．１内の同一列に配置される複数の発光画素ＰＸは、１以上の第１発光画素ＰＸおよび１以上の第２発光画素ＰＸの双方を含む。
【０１０８】
境界表示領域ＢＲ．１内の同一列には、第１発光画素ＰＸと第２発光画素ＰＸとが交互に配置される。すなわち、境界表示領域ＢＲ．１内には、第１発光画素ＰＸと第２発光画素ＰＸとが周期的に配置される。
【０１０９】
図２の境界表示領域ＢＲ．４は、図４の境界表示領域ＢＲ．１と同様に、同一列に配置された複数の発光画素ＰＸを含む。また、図４の境界表示領域ＢＲ．１と同様に、境界表示領域ＢＲ．４内の同一列に配置される複数の発光画素ＰＸは、１以上の第３発光画素ＰＸおよび１以上の第４発光画素ＰＸの双方を含む。
【０１１０】
図１、図２および図４を参照して、制御回路１００は、表示領域４１０に表示する画像の特徴に応じて、電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４が供給する電圧を制御する。以下においては、表示領域４１０に表示する画像を、表示画像という。
【０１１１】
具体的には、制御回路１００は、例えば、表示画像における各独立電源領域に対応する部分が暗い程、当該独立電源領域に対応する電源駆動部Ｐ１０が供給する電圧レベルを小さくするように制御する。例えば、表示画像において、左上部分のみが暗い場合、第１電源領域に対応する電源駆動部Ｐ１０．１が供給する電圧レベルのみを小さくするように、電源駆動部Ｐ１０．１を制御する。これにより、例えば、表示画像の輝度が全体的に低い場合、表示装置１０００の消費電力を削減することができる。
【０１１２】
図５は、下部電極層４０２ＢＴを示す平面図である。下部電極層４０２ＢＴは、表示領域４１０に含まれる。下部電極層４０２ＢＴは、図１の表示領域４１０に含まれる各発光画素ＰＸに含まれる図３の陽極４０２が形成される層である。
【０１１３】
下部電極層４０２ＢＴは、電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４の各々から電源電圧が供給（印加）される層である。下部電極層４０２ＢＴのサイズは、図２の表示領域４１０のサイズと同じである。
【０１１４】
下部電極層４０２ＢＴは、電極層領域ＰＲ．１，ＰＲ．２，ＰＲ．３，ＰＲ．４と、境界領域ＰＢＲ．１，ＰＢＲ．２，ＰＢＲ．３，ＰＢＲ．４とを含む。
【０１１５】
すなわち、下部電極層４０２ＢＴは、境界領域ＰＢＲ．１，ＰＢＲ．２，ＰＢＲ．３，ＰＢＲ．４により、電極層領域ＰＲ．１，ＰＲ．２，ＰＲ．３，ＰＲ．４に分割される。なお、下部電極層４０２ＢＴは、４つの電極層領域に限定されることなく、５つ以上の電極層領域に分割されてもよい。
【０１１６】
境界領域ＰＢＲ．１は、電極層領域ＰＲ．１と電極層領域ＰＲ．２との間に配置される。境界領域ＰＢＲ．２は、電極層領域ＰＲ．１と電極層領域ＰＲ．３との間に配置される。境界領域ＰＢＲ．３は、電極層領域ＰＲ．２と電極層領域ＰＲ．４との間に配置される。境界領域ＰＢＲ．４は、電極層領域ＰＲ．３と電極層領域ＰＲ．４との間に配置される。
【０１１７】
境界領域ＰＢＲ．１，ＰＢＲ．２，ＰＢＲ．３，ＰＢＲ．４の位置は、それぞれ、図２の境界表示領域ＢＲ．１，ＢＲ．２，ＢＲ．３，ＢＲ．４の位置と同じである。
【０１１８】
境界領域ＰＢＲ．１，ＰＢＲ．２，ＰＢＲ．３，ＰＢＲ．４は、それぞれ、境界線ＰＬ．１，ＰＬ．２，ＰＬ．３，ＰＬ．４を含む。境界線ＰＬ．１，ＰＬ．２，ＰＬ．３，ＰＬ．４の各々は、同一の電源駆動部Ｐ１０から電源電圧が供給される複数の陽極４０２を含む領域を特定するための境界線である。
【０１１９】
境界線ＰＬ．１，ＰＬ．２，ＰＬ．３，ＰＬ．４の位置は、それぞれ、図２の境界線ＢＬ．１，ＢＬ．２，ＢＬ．３，ＢＬ．４の位置と同じである。境界線ＰＬ．１，ＰＬ．２，ＰＬ．３，ＰＬ．４の形状は、それぞれ、図２の境界線ＢＬ．１，ＢＬ．２，ＢＬ．３，ＢＬ．４の形状と同じである。すなわち、境界線ＰＬ．１，ＰＬ．２，ＰＬ．３，ＰＬ．４の各々は、非直線である。
【０１２０】
電極層領域ＰＲ．１，ＰＲ．２，ＰＲ．３，ＰＲ．４のサイズは、それぞれ、図２の表示領域ＤＲ．１，ＤＲ．２，ＤＲ．３，ＤＲ．４のサイズと同じである。また、電極層領域ＰＲ．１，ＰＲ．２，ＰＲ．３，ＰＲ．４の位置は、それぞれ、図２の表示領域ＤＲ．１，ＤＲ．２，ＤＲ．３，ＤＲ．４の位置と同じである。
【０１２１】
電極層領域ＰＲ．１，ＰＲ．２，ＰＲ．３，ＰＲ．４の各々は、行列状に配置された複数の陽極４０２を含む。図５の下部電極層４０２ＢＴにおいて、各発光画素ＰＸに含まれる陽極４０２が形成される位置は、図２の各発光画素ＰＸが形成される位置と同じである。
【０１２２】
境界領域ＰＢＲ．１，ＰＢＲ．４の各々は、垂直方向に配置される複数の陽極４０２を含む。境界領域ＰＢＲ．２，ＰＢＲ．３の各々は、水平方向に配置される複数の陽極４０２を含む。
【０１２３】
境界線ＰＬ．１と境界線ＰＬ．２とにより囲まれる領域であって、下部電極層４０２ＢＴにおける左上の領域は、電源駆動部Ｐ１０．１から電源電圧が供給される領域（以下、第１電源駆動領域という）である。すなわち、第１電源駆動領域内の各陽極４０２には、電源駆動部Ｐ１０．１から電源電圧が供給される。
【０１２４】
この場合、第１電源駆動領域は、電極層領域ＰＲ．１と、境界領域ＰＢＲ．１の一部と、境界領域ＰＢＲ．２の一部とを含む領域である。
【０１２５】
第１電源駆動領域には、前述した各第１発光画素ＰＸに含まれる陽極４０２（下部電極）が形成される。第１電源駆動領域上には、前述したｖ本の電源線ＰＬ［１，ｘ］が形成される。電源駆動部Ｐ１０．１は、第１電源駆動領域に形成されるｖ本の電源線ＰＬ［１，ｘ］と電気的に接続される。第１電源駆動領域内の各陽極４０２は、電源線ＰＬ［１，ｘ］と電気的に接続され、電源駆動部Ｐ１０．１から電源線ＰＬ［１，ｘ］を介して電源電圧が供給（印加）される。
【０１２６】
境界線ＰＬ．１と境界線ＰＬ．３とにより囲まれる領域であって、下部電極層４０２ＢＴにおける右上の領域は、電源駆動部Ｐ１０．２から電源電圧が供給される領域（以下、第２電源駆動領域という）である。すなわち、第２電源駆動領域内の各陽極４０２には、電源駆動部Ｐ１０．２から電源電圧が供給される。
【０１２７】
この場合、第２電源駆動領域は、電極層領域ＰＲ．１と、境界領域ＰＢＲ．１の一部と、境界領域ＰＢＲ．３の一部とを含む領域である。
【０１２８】
第２電源駆動領域には、前述した各第２発光画素ＰＸに含まれる陽極４０２（下部電極）が形成される。第２電源駆動領域上には、前述したｖ本の電源線ＰＬ［２，ｘ］が形成される。電源駆動部Ｐ１０．２は、第２電源駆動領域に形成されるｖ本の電源線ＰＬ［２，ｘ］と電気的に接続される。第２電源駆動領域内の各陽極４０２は、電源線ＰＬ［２，ｘ］と電気的に接続され、電源駆動部Ｐ１０．２から電源線ＰＬ［２，ｘ］を介して電源電圧が供給（印加）される。
【０１２９】
境界線ＰＬ．２と境界線ＰＬ．４とにより囲まれる領域であって、下部電極層４０２ＢＴにおける左下の領域は、電源駆動部Ｐ１０．３から電源電圧が供給される領域（以下、第３電源駆動領域という）である。すなわち、第３電源駆動領域内の各陽極４０２には、電源駆動部Ｐ１０．３から電源電圧が供給される。
【０１３０】
この場合、第３電源駆動領域は、電極層領域ＰＲ．３と、境界領域ＰＢＲ．２の一部と、境界領域ＰＢＲ．４の一部とを含む領域である。
【０１３１】
第３電源駆動領域には、前述した各第３発光画素ＰＸに含まれる陽極４０２（下部電極）が形成される。第３電源駆動領域上には、前述したｖ本の電源線ＰＬ［３，ｘ］が形成される。電源駆動部Ｐ１０．３は、第３電源駆動領域に形成されるｖ本の電源線ＰＬ［３，ｘ］と電気的に接続される。第３電源駆動領域内の各陽極４０２は、電源線ＰＬ［３，ｘ］と電気的に接続され、電源駆動部Ｐ１０．３から電源線ＰＬ［３，ｘ］を介して電源電圧が供給（印加）される。
【０１３２】
境界線ＰＬ．３と境界線ＰＬ．４とにより囲まれる領域であって、下部電極層４０２ＢＴにおける右下の領域は、電源駆動部Ｐ１０．４から電源電圧が供給される領域（以下、第４電源駆動領域という）である。すなわち、第４電源駆動領域内の各陽極４０２には、電源駆動部Ｐ１０．４から電源電圧が供給される。
【０１３３】
この場合、第４電源駆動領域は、電極層領域ＰＲ．４と、境界領域ＰＢＲ．３の一部と、境界領域ＰＢＲ．４の一部とを含む領域である。
【０１３４】
第４電源駆動領域には、前述した各第４発光画素ＰＸに含まれる陽極４０２（下部電極）が形成される。第４電源駆動領域上には、前述したｖ本の電源線ＰＬ［４，ｘ］が形成される。電源駆動部Ｐ１０．４は、第４電源駆動領域に形成されるｖ本の電源線ＰＬ［４，ｘ］と電気的に接続される。第４電源駆動領域内の各陽極４０２は、電源線ＰＬ［４，ｘ］と電気的に接続され、電源駆動部Ｐ１０．４から電源線ＰＬ［４，ｘ］を介して電源電圧が供給（印加）される。
【０１３５】
第１、第２、第３および第４電源駆動領域の位置は、それぞれ、図２で説明した第１、第２、第３および第４電源領域の位置と同じである。第１、第２、第３および第４電源駆動領域のサイズは、それぞれ、第１、第２、第３および第４電源領域のサイズと同じである。第１、第２、第３および第４電源駆動領域の形状は、それぞれ、第１、第２、第３および第４電源領域の形状と同じである。
【０１３６】
すなわち、第１、第２、第３および第４発光画素ＰＸにそれぞれ含まれる４つの陽極４０２（下部電極）の各々は、発光画素ＰＸ毎に独立した画素電極を構成する。
【０１３７】
図６は、上部電極層４０７ＵＤを示す図である。なお、図６には、説明のために、下部電極層４０２ＢＴおよび電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４も示している。
【０１３８】
上部電極層４０７ＵＤは、表示領域４１０に含まれる。上部電極層４０７ＵＤは、グランド層である。上部電極層４０７ＵＤは、図１の表示領域４１０に含まれる各発光画素ＰＸに含まれる図３の陰極４０７が形成される層である。
【０１３９】
上部電極層４０７ＵＤのサイズは、図２の表示領域４１０のサイズと同じである。すなわち、上部電極層４０７ＵＤのサイズは、下部電極層４０２ＢＴのサイズと同じである。
【０１４０】
図６を参照して、上部電極層４０７ＵＤは、表示領域４１０に含まれる複数の発光画素ＰＸの各々に含まれる陰極４０７（上部電極）を含む共通電極である。すなわち、上部電極層４０７ＵＤは、複数の第１、第２、第３および第４発光画素ＰＸの各々に含まれる陰極４０７（上部電極）を含む共通電極である。
【０１４１】
つまり、複数の第１、第２、第３および第４発光画素ＰＸの各々に含まれる陰極４０７（上部電極）は、複数の発光画素ＰＸに共通して設けられた共通電極を構成している。
【０１４２】
以下においては、対象物Ａが対象物Ｂと電気的に接続されている状態を説明する場合、単に、対象物Ａが対象物Ｂと接続されているという記載をする。
【０１４３】
（発光画素の構成）
次に、本実施の形態における発光画素ＰＸの構成の一例を示す。
【０１４４】
図７は、一例として、発光画素行列におけるｕ行１列目に対応する発光画素ＰＸの構成の一例を示す図である。すなわち、図７は、発光画素ＰＸ［１，ｕ］の構成の一例を示す図である。
【０１４５】
図７を参照して、発光画素ＰＸは、スイッチング素子ＳＷ１と、容量素子Ｃ１と、ドライバー素子ＤＲ１と、発光素子ＥＬ１とを含む。
【０１４６】
スイッチング素子ＳＷ１は、Ｎチャネル型の電界効果トランジスタ（ＦＥＴ（Field Effect Transistor））である。なお、スイッチング素子ＳＷ１は、Ｎチャネル型のＦＥＴに限定されることなく、Ｐチャネル型のＦＥＴであってもよい。
【０１４７】
なお、スイッチング素子ＳＷ１は、トランジスタに限定されることなく、２つの端子間を導通状態および非導通状態にすることが可能な素子であれば、他の素子であってもよい。導通状態とは、電流を流すことが可能な状態である。非導通状態とは、電流を流すことが不可な状態である。
【０１４８】
本実施の形態で使用する、スイッチング素子およびドライバー素子は、外部からの信号に応じて、導通状態および非導通状態のいずれかの状態になる素子である。また、本実施の形態におけるドライバー素子は、発光素子に電流を供給するための素子であるとする。
【０１４９】
容量素子Ｃ１はコンデンサである。ドライバー素子ＤＲ１は、Ｎチャネル型の電界効果トランジスタ（ＦＥＴ）である。なお、ドライバー素子ＤＲ１は、Ｎチャネル型のＦＥＴに限定されることなく、Ｐチャネル型のＦＥＴであってもよい。
【０１５０】
発光素子ＥＬ１は、有機ＥＬ素子である。有機ＥＬ素子は、当該有機ＥＬ素子自体に供給される電流が大きいほど、発光の度合いが大きくなる素子である。すなわち、発光素子ＥＬ１は、外部から供給される信号に応じて発光する。
【０１５１】
以下の説明において、信号および信号線の２値的な高電圧状態（電圧Ｖｄｄ）および低電圧状態を、それぞれ、「Ｈレベル」および「Ｌレベル」とも称する。また、以下においては、各素子のゲート電極、ドレイン電極およびソース電極を、それぞれ、ゲート、ドレインおよびソースともいう。
【０１５２】
図７に示されるように、スイッチング素子ＳＷ１のゲートは走査線ＣＬと接続される。スイッチング素子ＳＷ１のドレインおよびソースの一方は、データ線ＤＬと接続される。スイッチング素子ＳＷ１のドレインおよびソースの他方は、ドライバー素子ＤＲ１のゲートと接続される。
【０１５３】
ドライバー素子ＤＲ１のドレインは、電源線ＰＬ［１，１］と接続される。ドライバー素子ＤＲ１のソースは、発光素子ＥＬ１のアノードと接続される。
【０１５４】
図３で説明したように、発光素子ＥＬ１は、陰極４０７および陽極４０２を含む。発光素子ＥＬ１のアノードは、陽極４０２（下部電極）である。したがって、ドライバー素子ＤＲ１のソースは、発光素子ＥＬ１の陽極４０２と接続される。
【０１５５】
なお、発光画素ＰＸ［１，ｕ］は、第１電源領域内の発光画素である。そのため、発光素子ＥＬ１を発光させるとき、ドライバー素子ＤＲ１の状態は導通状態になり、発光素子ＥＬ１のアノード（陽極４０２（下部電極））は、電源線ＰＬ［１，１］を介して、電源駆動部Ｐ１０．１と電気的に接続される。
【０１５６】
すなわち、電源駆動部Ｐ１０．１は、発光対象の発光画素ＰＸの発光時には陽極４０２（下部電極）と電気的に接続される。
【０１５７】
発光素子ＥＬ１のカソードは、負電源線ＮＰＬと接続される。負電源線ＮＰＬは、グランドである。なお、本実施の形態では、発光素子ＥＬ１のカソードは、陰極４０７（上部電極）である。すなわち、発光素子ＥＬ１のカソード（陰極４０７）は、上部電極層４０７ＵＤに形成される。
【０１５８】
なお、負電源線ＮＰＬは、例えば、０Ｖ以下の電圧を供給する電源線であってもよい。
容量素子Ｃ１の有する２つの電極の一方は、ドライバー素子ＤＲ１のゲートと接続される。容量素子Ｃ１の有する２つの電極の他方は、発光素子ＥＬ１のアノードと接続される。
【０１５９】
なお、図７に示される（ｕ＋１）行１列目に対応する発光画素ＰＸ［１，ｕ＋１］は、発光画素ＰＸ［１，ｕ］と同様に、データ線ＤＬと、電源線ＰＬ［３，１］と、走査線ＣＬとに接続される。発光画素ＰＸ［１，ｕ＋１］の構成は、発光画素ＰＸ［１，ｕ］の構成と同様であるので詳細な説明は繰り返さない。
【０１６０】
本実施の形態において、表示領域４１０に含まれる複数の発光画素ＰＸの各々は、有機ＥＬ素子である発光素子ＥＬ１を含む。発光素子ＥＬ１は、陰極４０７（上部電極）および陽極４０２（下部電極）を含む。すなわち、表示領域４１０に含まれる複数の発光画素ＰＸの各々は、陰極４０７（上部電極）および陽極４０２（下部電極）を含む。
【０１６１】
すなわち、陰極４０７（上部電極）および陽極４０２（下部電極）の各々は、発光画素ＰＸ毎に独立した画素電極を構成する。
【０１６２】
（画像表示の処理）
次に、表示領域４１０に画像を表示させるための処理を説明する。
【０１６３】
ここで、表示領域４１０に表示する表示画像は、一例として、当該表示画像を構成する複数の画素の輝度値（画素値）が同じであるとする。以下においては、画像を構成する複数の画素の輝度値が同じである画像を、全体輝度同一画像という。すなわち、表示画像は、全体輝度同一画像である。
【０１６４】
なお、説明を簡単にするために、電源電圧の供給のための処理以外は、発光画素ＰＸ［１，ｕ］および発光画素ＰＸ［１，ｕ＋１］のみを発光させるための制御について説明する。発光画素ＰＸ［１，ｕ］および発光画素ＰＸ［１，ｕ＋１］は、それぞれ、第１および第２電源領域に含まれる画素である。
【０１６５】
図１、図２および図４を参照して、まず、制御回路１００が、Ｈレベルの電源電圧を供給させるための指示（以下、電圧供給指示という）を、電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４へ送信する。
【０１６６】
電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４は、電圧供給指示の受信に応じて、電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４は、それぞれ、第１、第２、第３および第４電源領域にＨレベルの電源電圧を供給する。電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４の各々が供給する電源電圧のレベルは同じであるとする。
【０１６７】
これにより、第１、第２、第３および第４電源領域の各々に含まれる各電源線ＰＬに、同一レベルの電源電圧が供給（印加）される。すなわち、表示領域ＤＲ．１，ＤＲ．２，ＤＲ．３，ＤＲ．４、境界表示領域ＢＲ．１，ＢＲ．２，ＢＲ．３，ＢＲ．４の各々に含まれる各発光画素ＰＸに、対応する電源線ＰＬを介して、同一レベルの電源電圧が供給（印加）される。
【０１６８】
まず、第１電源領域に含まれる、発光画素ＰＸ［１，ｕ］を含むｕ行目の各発光画素ＰＸを発光させるための処理について説明する。
【０１６９】
制御回路１００は、ｕ行目発光信号を、データ線駆動回路２００へ送信する。ここで、ｕ行目発光信号は、ｕ行目に対応する各発光画素ＰＸ（例えば、発光画素ＰＸ［１，ｕ］）を発光させるための信号である。
【０１７０】
また、制御回路１００は、ｕ行目発光信号の送信と同時に、ｕ行目に対応する走査線ＣＬを駆動させるための指示を、走査線駆動回路３００へ送信する。
【０１７１】
走査線駆動回路３００は、当該指示に応じて、発光画素行列におけるｕ行目の走査線ＣＬを駆動させる。これにより、ｕ行目に対応するスイッチング素子ＳＷ１の状態は、導通状態となる。
【０１７２】
また、データ線駆動回路２００は、ｕ行目発光信号を受信すると、ｎ本のデータ線ＤＬを利用して、発光画素行列におけるｕ行目の各発光画素ＰＸを発光させるための制御を行う。当該制御は、当該各発光画素ＰＸ内のドライバー素子ＤＲ１のゲートに発光素子ＥＬ１を発光させるための電圧（以下、発光電圧という）を印加するという、周知な制御であるため詳細な説明は繰り返さない。
【０１７３】
これにより、発光画素ＰＸ［１，ｕ］のドライバー素子ＤＲ１の状態は導通状態になり、発光素子ＥＬ１のアノード（陽極４０２（下部電極））は、電源線ＰＬ［１，１］を介して、電源駆動部Ｐ１０．１と電気的に接続される。すなわち、第１電源領域内の発光画素ＰＸ［１，ｕ］の発光素子ＥＬ１のアノード（陽極４０２（下部電極））には、電源駆動部Ｐ１０．１から、Ｈレベルの電源電圧が印加される。これにより、当該発光素子ＥＬ１に電流が流れる。
【０１７４】
また、当該制御により、発光電圧に対応する電荷が、容量素子Ｃ１に保持される。すなわち、発光電圧が、発光画素ＰＸに書き込まれる。そして、ｕ行目に対応する各発光画素ＰＸが同時に発光する。
【０１７５】
次に、第２電源領域に含まれる、発光画素ＰＸ［１，ｕ＋１］を含むｕ＋１行目の各発光画素ＰＸを発光させるための処理について説明する。
【０１７６】
制御回路１００は、ｕ＋１行目発光信号を、データ線駆動回路２００へ送信する。ここで、ｕ＋１行目発光信号は、ｕ＋１行目に対応する各発光画素ＰＸ（例えば、発光画素ＰＸ［１，ｕ＋１］）を発光させるための信号である。ｕ＋１行目に対応する各発光画素ＰＸを発光させるための処理は、ｕ行目に対応する各発光画素ＰＸを発光させるための処理と同様なので詳細な説明は繰り返さない。
【０１７７】
この処理により、発光画素ＰＸ［１，ｕ＋１］のドライバー素子ＤＲ１の状態は導通状態になり、発光素子ＥＬ１のアノード（陽極４０２（下部電極））は、電源線ＰＬ［３，１］を介して、電源駆動部Ｐ１０．３と電気的に接続される。すなわち、第２電源領域内の発光画素ＰＸ［１，ｕ＋１］の発光素子ＥＬ１のアノード（陽極４０２（下部電極））には、電源駆動部Ｐ１０．３から、Ｈレベルの電源電圧が印加される。これにより、当該発光素子ＥＬ１に電流が流れる。
【０１７８】
また、ｕ＋１行目に対応する各発光画素ＰＸが同時に発光する。
以上の処理が、発光画素行列における１〜ｍ行目の各々に対応する各発光画素に対し行われることにより、表示領域４１０は、１フレームの画像（全体輝度同一画像）を表示する。
【０１７９】
ここで、仮に、製造ばらつき等により、電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４の各々の電気特性は僅かに異なるとする。
【０１８０】
また、独立した同一の電源から電圧が供給される各独立電源領域の境界を示す各境界線ＢＬは、仮に、直線であるとする。また、表示領域４１０に全体輝度同一画像を表示させる必要があるとする。すなわち、一例として、境界線ＢＬ．２を挟む隣接する２つの発光画素（発光画素ＰＸ［１，ｕ］，ＰＸ［１，ｕ＋１］）に同一の輝度（明るさ）で発光させる必要があるとする。
【０１８１】
しかしながら、例えば、電源駆動部Ｐ１０．１の電気特性と、電源駆動部Ｐ１０．３の電気特性とが僅かに異なると、電源駆動部Ｐ１０．１が供給する電源電圧のレベルと、電源駆動部Ｐ１０．３が供給する電源電圧のレベルとの間に僅かな差が生じる。これにより、例えば、境界線ＢＬ．２を挟む隣接する発光画素ＰＸ［１，ｕ］，ＰＸ［１，ｕ＋１］の輝度の差が僅かに生じる。
【０１８２】
この場合、仮に、境界線ＢＬが、直線であると、表示領域４１０に表示される画像において、各境界線ＢＬ付近における輝度の差を起因とする、各境界線ＢＬにそった線の存在がユーザに視認されやすくなる。すなわち、表示領域４１０に表示される画像の画質劣化が生じる。
【０１８３】
しかしながら、本実施の形態では、各境界線ＢＬは、非直線である。したがって、表示領域４１０に表示される画像において、各境界線ＢＬ付近における輝度の差を起因とする、各境界線ＢＬにそった線の存在がユーザに視認されにくくなる。
【０１８４】
すなわち、本実施の形態によれば、画像を表示するための複数の独立電源領域を含む表示領域４１０において表示される画像の画質劣化を抑制することができる。つまり、複数の領域を使用して画像を表示する場合における画像の画質劣化を抑制することができる。その結果、パネル全体としての表示画質を向上することができる。
【０１８５】
また、本実施の形態によれば、それぞれが電源駆動部を有する複数の小型表示パネルを結合して、分割駆動を行なっても、パネルの結合部周辺における画質が低下しないので、表示パネルの大画面化を容易に行なうことができる。
【０１８６】
なお、本実施の形態では、各電源駆動部Ｐ１０は、図５の下部電極層４０２ＢＴにおける対応する独立電源領域（例えば、第１電源領域）に電源電圧を供給する構成としたがこれに限定されることはない。
【０１８７】
例えば、図６の上部電極層４０７ＵＤの構成を下部電極層４０２ＢＴの構成と同じようにし、下部電極層４０２ＢＴをグランド層としてもよい。すなわち、発光素子ＥＬ１における上部電極および下部電極は、それぞれ、陽極および陰極であってもよい。この場合、上部電極層４０７ＵＤには、複数の陽極が形成される。
【０１８８】
また、この場合、各電源駆動部Ｐ１０は、上部電極層４０７ＵＤにおける対応する独立電源領域に電源電圧を供給する。すなわち、電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４は、それぞれ、上部電極層４０７ＵＤにおける、第１、第２、第３および第４電源領域に電源電圧を供給する。
【０１８９】
また、この場合、表示領域４１０に全体輝度同一画像を表示させる前述した処理により表示領域４１０に含まれる全ての発光画素ＰＸを発光させるとき、電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４は、それぞれ、第１、第２、第３および第４電源領域の各々に含まれる各発光画素ＰＸの上部電極と電気的に接続される。
【０１９０】
この場合、例えば、電源駆動部Ｐ１０．１は、第１電源領域内の各発光画素ＰＸの上部電極と電気的に接続される。すなわち、電源駆動部Ｐ１０．１は、発光対象の発光画素ＰＸの発光時には当該発光画素ＰＸの上部電極と電気的に接続される。
【０１９１】
また、例えば、電源駆動部Ｐ１０．２は、第２電源領域内の各発光画素ＰＸの上部電極と電気的に接続される。すなわち、電源駆動部Ｐ１０．２は、発光対象の発光画素ＰＸの発光時には当該発光画素ＰＸの上部電極と電気的に接続される。
【０１９２】
＜第１の実施の形態の変形例１＞
本実施の形態の変形例１では、第１の実施の形態と異なる態様の境界線ＢＬにより、表示領域４１０を、第１、第２、第３および第４電源領域に分割するための例を示す。
【０１９３】
本実施の形態の変形例１における表示装置は、第１の実施の形態の表示装置１０００と同様なので詳細な説明は繰り返さない。
【０１９４】
本実施の形態の変形例１では、第１の実施の形態と比較して、境界線ＢＬの態様が異なる。それ以外は、第１の実施の形態と同様なので詳細な説明は繰り返さない。
【０１９５】
図８は、第１の実施の形態の変形例１における境界線ＢＬを説明するための図である。
図８（Ａ）は、一例としての網点型ディザマトリクスＤＭＸを示す図である。網点型ディザマトリクスは、画像処理された画像において生じる擬似輪郭を、ユーザに見えにくくするためのマトリクスである。図８（Ａ）では、一例として、４行４列の網点型ディザマトリクスＤＭＸが示される。
【０１９６】
網点型ディザマトリクスＤＭＸに示される各数値（以下、ディザ値ともいう）は、対応する画素の画素値に加算する値である。図８（Ａ）の網点型ディザマトリクスＤＭＸには、一例として、“０”〜“１５”のディザ値が示される。
【０１９７】
なお、ディザ値が加算された画素の画素値は、網点型ディザマトリクスＤＭＸに示される複数のディザ値の平均値（例えば、７または８）が減算される。
【０１９８】
本実施の形態の変形例１では、網点型ディザマトリクスＤＭＸにおいて、一例として、値の小さい４つのディザ値にそれぞれ対応する４つの位置の各々を、境界線ＢＬの形状に利用する。
【０１９９】
図８（Ｂ）は、一例として、境界表示領域ＢＲ．２の一部を拡大して示す図である。なお、図８（Ｂ）には、複数の発光画素ＰＸの一部も示される。
【０２００】
図８（Ｂ）に示されるように、発光画素行列の１〜４列に対応する境界線ＢＬ．２の形状は、図８（Ａ）の網点型ディザマトリクスＤＭＸに示される、“３”，“０”，“２”，“１”の位置に対応した形状となる。
【０２０１】
発光画素行列において４列毎に、発光画素行列の１〜４列に対応する図８（Ｂ）の境界線ＢＬ．２の形状が繰り返される。
【０２０２】
なお、図８（Ｂ）において、境界線ＢＬ．２より上部の各発光画素ＰＸは、前述した第１電源領域内の画素である。境界線ＢＬ．２より下部の各発光画素ＰＸは、前述した第３電源領域内の画素である。第１電源領域および第３電源領域は、それぞれ、第１発光画素ＰＸおよび第３発光画素ＰＸを含む。第１発光画素ＰＸおよび第３発光画素ＰＸは、それぞれ、電源駆動部Ｐ１０．１および電源駆動部Ｐ１０．３から電源電圧が供給（印加）される。
【０２０３】
すなわち、本実施の形態の変形例１における境界線ＢＬ．２の形状は、網点型ディザマトリクスＤＭＸに基づいて定められた形状である。つまり、境界表示領域ＢＲ．２内において、発光画素行列の同一行に配列された複数の発光画素ＰＸは、ディザマトリクスに基づいて定められた配置に基づいて、第１発光画素ＰＸと、第３発光画素ＰＸとの双方を含む。
【０２０４】
したがって、境界表示領域ＢＲ．２内の同一行において、第１発光画素ＰＸ、及び第３発光画素ＰＸは、非周期的に配置される。
【０２０５】
なお、境界線ＢＬ．１，ＢＬ．３，ＢＬ．４の各々の形状も、図８（Ｂ）の境界線ＢＬ．２の形状と同じであるとする。
【０２０６】
この場合、図２の境界表示領域ＢＲ．３は、図８（Ｂ）の境界表示領域ＢＲ．２と同様に、発光画素行列の同一行に配置された複数の発光画素ＰＸを含む。また、図８（Ｂ）の境界表示領域ＢＲ．２と同様に、境界表示領域ＢＲ．３内の同一行に配置される複数の発光画素ＰＸは、ディザマトリクスに基づいて定められた配置に基づいて、第２発光画素ＰＸと、第４発光画素ＰＸとの双方を含む。
【０２０７】
したがって、境界表示領域ＢＲ．３内の同一行において、第２発光画素ＰＸ、及び第４発光画素ＰＸは、非周期的に配置される。
【０２０８】
また、この場合、図２の境界表示領域ＢＲ．１は、図８（Ｂ）の境界表示領域ＢＲ．２と同様に、同一行の代わりに同一列に配置された複数の発光画素ＰＸを含む。また、図８（Ｂ）の境界表示領域ＢＲ．２と同様に、境界表示領域ＢＲ．１内の同一列に配置される複数の発光画素ＰＸは、ディザマトリクスに基づいて定められた配置に基づいて、第１発光画素ＰＸと、第２発光画素ＰＸとの双方を含む。したがって、境界表示領域ＢＲ．１内の同一列において、第１発光画素ＰＸ、及び第２発光画素ＰＸは、非周期的に配置される。
【０２０９】
図２の境界表示領域ＢＲ．４は、上記の境界表示領域ＢＲ．１と同様に、同一列に配置された複数の発光画素ＰＸを含む。また、上記の境界表示領域ＢＲ．１と同様に、境界表示領域ＢＲ．４内の同一列に配置される複数の発光画素ＰＸは、ディザマトリクスに基づいて定められた配置に基づいて、第３発光画素ＰＸと、第４発光画素ＰＸとの双方を含む。したがって、境界表示領域ＢＲ．４内の同一列において、第３発光画素ＰＸ、及び第４発光画素ＰＸは、非周期的に配置される。
【０２１０】
なお、表示領域４１０に画像を表示させるための処理は、第１の実施の形態と同様なので詳細な説明は繰り返さない。
【０２１１】
以上説明したように、本実施の形態の変形例１においても、第１の実施の形態と同様な効果を得ることができる。
【０２１２】
なお、本実施の形態の変形例１では、画像における擬似輪郭を見えにくくするための網点型ディザマトリクスＤＭＸを利用して、各境界線ＢＬの形状が定められる。そのため、本実施の形態の変形例１では、第１の実施の形態よりも、表示領域４１０に表示される画像において、各境界線ＢＬ付近における輝度の差を起因とする、各境界線ＢＬにそった線の存在がユーザに視認されにくくなる。
【０２１３】
すなわち、本実施の形態の変形例１によれば、複数の領域を使用して画像を表示する場合における画像の画質劣化を第１の実施の形態よりもさらに抑制することができる。
【０２１４】
なお、本実施の形態の変形例１では、各境界線ＢＬの形状は４行４列の網点型ディザマトリクスを利用して定められているが、これに限定されず、４行４列より大きい網点型ディザマトリクスを利用して各境界線ＢＬの形状が定められてもよい。
【０２１５】
また、他の方式のディザマトリクスを利用して、各境界線ＢＬの形状が定められてもよい。
【０２１６】
＜第２の実施の形態＞
第１の実施の形態では、表示パネルが、アクティブマトリクス方式のパネルである場合における表示パネルの構成について説明した。本実施の形態では、表示パネルが、パッシブマトリクス方式のパネルである場合における表示パネルの構成について説明する。
【０２１７】
図９は、第２の実施の形態における表示装置１０００Ａの構成を示すブロック図である。図９に示されるように、表示装置１０００Ａは、制御回路１００と、データ線駆動回路２１０，２２０と、走査線駆動回路３１０Ａ，３２０Ａと、表示パネル４００Ａとを備える。
【０２１８】
制御回路１００は、データ線駆動回路２１０，２２０および走査線駆動回路３１０Ａ，３２０Ａを制御する。
【０２１９】
走査線駆動回路３１０Ａは、電源駆動部Ｐ１１．１，Ｐ１１．３を含む。走査線駆動回路３２０Ａは、電源駆動部Ｐ１１．２，Ｐ１１．４を含む。電源駆動部Ｐ１１．１，Ｐ１１．２，Ｐ１１．３，Ｐ１１．４の各々は、同一の電気特性を有するように製造されたＩＣ（Integrated Circuit）である。
【０２２０】
制御回路１００は、電源駆動部Ｐ１１．１，Ｐ１１．２，Ｐ１１．３，Ｐ１１．４を制御する。
【０２２１】
電源駆動部Ｐ１１．１，Ｐ１１．２，Ｐ１１．３，Ｐ１１．４は、図１の電源駆動部Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４と同様、電源電圧を供給するための電源である。以下においては、電源駆動部Ｐ１１．１，Ｐ１１．２，Ｐ１１．３，Ｐ１１．４の各々を、電源駆動部Ｐ１１とも表記する。
【０２２２】
表示パネル４００Ａは、パッシブマトリクス方式の表示パネルである。表示パネル４００Ａは、有機ＥＬ（Electro Luminescence）素子を使用した有機ＥＬパネルである。
【０２２３】
なお、表示パネル４００Ａは、有機ＥＬパネルに限定されることなく、液晶パネル等の他の方式の表示パネルであってもよい。
【０２２４】
表示パネル４００Ａは、画像を表示するための表示領域４１０Ａを含む。表示領域４１０Ａは、複数の発光画素ＰＸを含む。複数の発光画素ＰＸは、行列状に配置される。すなわち、複数の発光画素ＰＸは、ｍ（２以上の整数）行ｎ（２以上の整数）列の行列（以下、発光画素行列という）を構成する。複数の発光画素ＰＸの各々は、外部から供給される信号に応じて発光する。
【０２２５】
以下においては、発光画素行列におけるｕ（自然数）行ｔ（自然数）列目の発光画素ＰＸを、発光画素ＰＸ［ｔ，ｕ］とも表記する。
【０２２６】
表示パネル４００Ａは、ｍ本の走査線ＣＬにより、走査線駆動回路３１０Ａと電気的に接続される。当該ｍ本の走査線ＣＬの各々は、発光画素行列におけるｍ個の行の各々に並ぶ複数の発光画素ＰＸと電気的に接続される。電源駆動部Ｐ１１．１は、当該ｍ本の走査線ＣＬの一部と電気的に接続される。電源駆動部Ｐ１１．３は、当該ｍ本の走査線ＣＬの一部と電気的に接続される。
【０２２７】
表示パネル４００Ａは、ｍ本の走査線ＣＬにより、走査線駆動回路３２０Ａと電気的に接続される。当該ｍ本の走査線ＣＬの各々は、発光画素行列におけるｍ個の行の各々に並ぶ複数の発光画素ＰＸと電気的に接続される。電源駆動部Ｐ１１．２は、当該ｍ本の走査線ＣＬの一部と電気的に接続される。電源駆動部Ｐ１１．４は、当該ｍ本の走査線ＣＬの一部と電気的に接続される。
【０２２８】
また、表示パネル４００Ａは、ｎ本のデータ線ＤＬにより、データ線駆動回路２１０と電気的に接続される。当該ｎ本のデータ線ＤＬの各々は、発光画素行列におけるｎ個の列の各々に並ぶ複数の発光画素ＰＸと電気的に接続される。
【０２２９】
また、表示パネル４００Ａは、ｎ本のデータ線ＤＬにより、データ線駆動回路２２０と電気的に接続される。当該ｎ本のデータ線ＤＬの各々は、発光画素行列におけるｎ個の列の各々に並ぶ複数の発光画素ＰＸと電気的に接続される。
【０２３０】
図１０は、表示領域４１０Ａを説明するための図である。なお、図１０には、説明のために、電源駆動部Ｐ１１．１，Ｐ１１．２，Ｐ１１．３，Ｐ１１．４を示している。
【０２３１】
表示領域４１０Ａは、表示領域ＤＲＡ．１，ＤＲＡ．２，ＤＲＡ．３，ＤＲＡ．４と、境界表示領域ＢＲＡ．１，ＢＲＡ．２，ＢＲＡ．３，ＢＲＡ．４とを含む。
【０２３２】
すなわち、表示領域４１０Ａは、境界表示領域ＢＲＡ．１，ＢＲＡ．２，ＢＲＡ．３，ＢＲＡ．４により、表示領域ＤＲＡ．１，ＤＲＡ．２，ＤＲＡ．３，ＤＲＡ．４に分割される。なお、表示領域４１０Ａは、４つの表示領域に限定されることなく、５つ以上の表示領域に分割されてもよい。
【０２３３】
境界表示領域ＢＲＡ．１は、表示領域ＤＲＡ．１と表示領域ＤＲＡ．２との間に配置される。境界表示領域ＢＲＡ．２は、表示領域ＤＲＡ．１と表示領域ＤＲＡ．３との間に配置される。境界表示領域ＢＲＡ．３は、表示領域ＤＲＡ．２と表示領域ＤＲＡ．４との間に配置される。境界表示領域ＢＲＡ．４は、表示領域ＤＲＡ．３と表示領域ＤＲＡ．４との間に配置される。
【０２３４】
表示領域ＤＲＡ．１，ＤＲＡ．２，ＤＲＡ．３，ＤＲＡ．４および境界表示領域ＢＲＡ．１，ＢＲＡ．２，ＢＲＡ．３，ＢＲＡ．４は、同一平面上にある。
【０２３５】
表示領域ＤＲＡ．１，ＤＲＡ．２，ＤＲＡ．３，ＤＲＡ．４の各々は、行列状に配置された複数の発光画素ＰＸを含む。
【０２３６】
境界表示領域ＢＲＡ．１，ＢＲＡ．４の各々は、垂直方向に配置される複数の発光画素ＰＸを含む。すなわち、境界表示領域ＢＲＡ．１，ＢＲＡ．４の各々は、複数の発光画素ＰＸが、１以上の列を構成するように配置された領域である。
【０２３７】
境界表示領域ＢＲＡ．２，ＢＲＡ．３の各々は、水平方向に配置される複数の発光画素ＰＸを含む。すなわち、境界表示領域ＢＲＡ．２，ＢＲＡ．３の各々は、複数の発光画素ＰＸが、１以上の行を構成するように配置された領域である。
【０２３８】
境界表示領域ＢＲＡ．１，ＢＲＡ．４の各々は、垂直方向に沿って設けられる。境界表示領域ＢＲＡ．２，ＢＲＡ．３の各々は、水平方向に沿って設けられる。
【０２３９】
以下においては、表示領域ＤＲＡ．１，ＤＲＡ．２，ＤＲＡ．３，ＤＲＡ．４の各々を、表示領域ＤＲＡとも表記する。また、以下においては、境界表示領域ＢＲＡ．１，ＢＲＡ．２，ＢＲＡ．３，ＢＲＡ．４の各々を、境界表示領域ＢＲＡとも表記する。
【０２４０】
なお、本実施の形態における発光画素ＰＸは、図３に示される発光画素ＰＸと同様な構成を有する。
【０２４１】
表示領域ＤＲＡ．１，ＤＲＡ．２，ＤＲＡ．３，ＤＲＡ．４の各々には、複数の走査線ＣＬが配置される。当該複数の走査線ＣＬの各々は、対応する表示領域ＤＲＡ内の発光画素行列における各発光画素行に対応づけて水平方向に直線状に配置される。
【０２４２】
また、表示領域ＤＲＡ．１，ＤＲＡ．２，ＤＲＡ．３，ＤＲＡ．４の各々には、複数のデータ線ＤＬが配置される。当該複数のデータ線ＤＬの各々は、対応する表示領域ＤＲＡ内の発光画素行列における各発光画素列に対応づけて垂直方向に直線状に配置される。
【０２４３】
電源駆動部Ｐ１１．１，Ｐ１１．２，Ｐ１１．３，Ｐ１１．４は、それぞれ、図１０の表示領域ＤＲＡ．１，ＤＲＡ．２，ＤＲＡ．３，ＤＲＡ．４に電源電圧を供給するための電源である。すなわち、表示領域ＤＲＡ．１，ＤＲＡ．２，ＤＲＡ．３，ＤＲＡ．４の各々における各発光画素ＰＸは、独立した異なる電源駆動部Ｐ１１から電源電圧が供給される。
【０２４４】
以下においては、電源駆動部Ｐ１１．ｙ（自然数）と電気的に接続されている走査線ＣＬであって、発光画素行列におけるｘ（自然数）行目の走査線ＣＬを、走査線ＣＬ［ｙ，ｘ］とも表記する。また、以下においては、データ線駆動回路２１０と電気的に接続されているデータ線ＤＬを、データ線ＤＬ［１］とも表記する。以下においては、データ線駆動回路２２０と電気的に接続されているデータ線ＤＬを、データ線ＤＬ［２］とも表記する。
【０２４５】
図１１は、一例として、第２の実施の形態における境界表示領域ＢＲＡ．１の一部を拡大して示す図である。なお、図１１には、複数の発光画素ＰＸの一部も示される。
【０２４６】
図１０および図１１を参照して、例えば、走査線ＣＬ［１，ｘ（自然数）］は、電源駆動部Ｐ１１．１と電気的に接続される。すなわち、走査線ＣＬ［１，ｘ（自然数）］は、電源駆動部Ｐ１１．１から電源電圧が供給される電源線である。また、例えば、走査線ＣＬ［１，２］は、電源駆動部Ｐ１１．１と電気的に接続されており、かつ、発光画素行列における２行目の走査線である。
【０２４７】
また、例えば、走査線ＣＬ［２，ｘ（自然数）］は、電源駆動部Ｐ１１．２と電気的に接続される。また、例えば、走査線ＣＬ［２，２］は、電源駆動部Ｐ１１．２と電気的に接続されており、かつ、発光画素行列における２行目の走査線である。
【０２４８】
図１２は、一例として、第２の実施の形態における境界表示領域ＢＲＡ．２の一部を拡大して示す図である。なお、図１２には、複数の発光画素ＰＸの一部も示される。
【０２４９】
図９、図１０および図１２を参照して、例えば、データ線ＤＬ［１］は、データ線駆動回路２１０と電気的に接続される。また、データ線ＤＬ［２］は、データ線駆動回路２２０と電気的に接続される。
【０２５０】
図１０、図１１および図１２を参照して、境界表示領域ＢＲＡ．１，ＢＲＡ．２，ＢＲＡ．３，ＢＲＡ．４は、それぞれ、境界線ＢＬＡ．１，ＢＬＡ．２，ＢＬＡ．３，ＢＬＡ．４を含む。境界線ＢＬＡ．１，ＢＬＡ．２，ＢＬＡ．３，ＢＬＡ．４の各々は、同一の電源駆動部Ｐ１１から電源電圧が供給される複数の発光画素ＰＸを含む領域を特定するための境界線である。境界線ＢＬＡ．１，ＢＬＡ．２，ＢＬＡ．３，ＢＬＡ．４の各々は、非直線である。
【０２５１】
境界線ＢＬＡ．１，ＢＬＡ．２，ＢＬＡ．３，ＢＬＡ．４の各々の形状は同じである。なお、境界線ＢＬＡ．１，ＢＬＡ．２，ＢＬＡ．３，ＢＬＡ．４の各々の形状は異なっていてもよい。
【０２５２】
以下においては、境界線ＢＬＡ．１，ＢＬＡ．２，ＢＬＡ．３，ＢＬＡ．４の各々を、境界線ＢＬＡとも表記する。
【０２５３】
なお、境界線ＢＬＡの形状は、図１１および図１２に示されるように、１個の発光画素ＰＸ分の凸部が繰り返される形状に限定されない。境界線ＢＬＡの形状は、２個以上の発光画素ＰＸ分の凸部が繰り返される形状であってもよい。
【０２５４】
境界線ＢＬＡ．１と境界線ＢＬＡ．２とにより囲まれる領域であって、表示領域４１０Ａにおける左上の領域は、電源駆動部Ｐ１１．１から、走査線ＣＬを介して、電源電圧が供給される領域（以下、第１電源領域Ａという）である。すなわち、第１電源領域Ａ内の各発光画素ＰＸには、電源駆動部Ｐ１１．１から電源電圧が供給される。
【０２５５】
この場合、第１電源領域Ａは、表示領域ＤＲＡ．１と、境界表示領域ＢＲＡ．１の一部と、境界表示領域ＢＲＡ．２の一部とを含む領域である。
【０２５６】
以下においては、電源駆動部Ｐ１１．１から電源電圧が供給（印加）される、第１電源領域Ａ内の発光画素ＰＸを、第１発光画素ＰＸＡともいう。第１発光画素ＰＸＡは、走査線ＣＬ［１，ｘ］およびデータ線ＤＬ［１］と電気的に接続され、電源駆動部Ｐ１１．１から走査線ＣＬ［１，ｘ］を介して電源電圧が供給（印加）される。すなわち、第１発光画素ＰＸＡは、電源駆動部Ｐ１１．１と電気的に接続される。
【０２５７】
境界線ＢＬＡ．１と境界線ＢＬＡ．３とにより囲まれる領域であって、表示領域４１０Ａにおける右上の領域は、電源駆動部Ｐ１１．２から電源電圧が供給される領域（以下、第２電源領域Ａという）である。すなわち、第２電源領域Ａ内の各発光画素ＰＸには、電源駆動部Ｐ１１．２から電源電圧が供給される。
【０２５８】
この場合、第２電源領域Ａは、表示領域ＤＲＡ．２と、境界表示領域ＢＲＡ．１の一部と、境界表示領域ＢＲＡ．３の一部とを含む領域である。
【０２５９】
以下においては、電源駆動部Ｐ１１．２から電源電圧が供給（印加）される、第２電源領域Ａ内の発光画素ＰＸを、第２発光画素ＰＸＡともいう。第２発光画素ＰＸＡは、走査線ＣＬ［２，ｘ］およびデータ線ＤＬ［１］と電気的に接続され、電源駆動部Ｐ１１．２から走査線ＣＬ［２，ｘ］を介して電源電圧が供給（印加）される。すなわち、第２発光画素ＰＸＡは、電源駆動部Ｐ１１．２と電気的に接続される。
【０２６０】
境界線ＢＬＡ．２と境界線ＢＬＡ．４とにより囲まれる領域であって、表示領域４１０Ａにおける左下の領域は、電源駆動部Ｐ１１．３から電源電圧が供給される領域（以下、第３電源領域Ａという）である。すなわち、第３電源領域Ａ内の各発光画素ＰＸには、電源駆動部Ｐ１１．３から電源電圧が供給される。
【０２６１】
この場合、第３電源領域Ａは、表示領域ＤＲＡ．３と、境界表示領域ＢＲＡ．２の一部と、境界表示領域ＢＲＡ．４の一部とを含む領域である。
【０２６２】
以下においては、電源駆動部Ｐ１１．３から電源電圧が供給（印加）される、第３電源領域Ａ内の発光画素ＰＸを、第３発光画素ＰＸＡともいう。第３発光画素ＰＸＡは、走査線ＣＬ［３，ｘ］およびデータ線ＤＬ［２］と電気的に接続され、電源駆動部Ｐ１１．３から走査線ＣＬ［３，ｘ］を介して電源電圧が供給（印加）される。すなわち、第３発光画素ＰＸＡは、電源駆動部Ｐ１１．３と電気的に接続される。
【０２６３】
境界線ＢＬＡ．３と境界線ＢＬＡ．４とにより囲まれる領域であって、表示領域４１０Ａにおける右下の領域は、電源駆動部Ｐ１１．４から電源電圧が供給される領域（以下、第４電源領域Ａという）である。すなわち、第４電源領域Ａ内の各発光画素ＰＸは、電源駆動部Ｐ１１．４から電源電圧が供給される。
【０２６４】
この場合、第４電源領域Ａは、表示領域ＤＲＡ．４と、境界表示領域ＢＲＡ．３の一部と、境界表示領域ＢＲＡ．４の一部とを含む領域である。
【０２６５】
以下においては、電源駆動部Ｐ１１．４から電源電圧が供給（印加）される第４電源領域Ａ内の発光画素ＰＸを、第４発光画素ＰＸＡともいう。第４発光画素ＰＸＡは、走査線ＣＬ［４，ｘ］およびデータ線ＤＬ［２］と電気的に接続され、電源駆動部Ｐ１１．４から走査線ＣＬ［４，ｘ］を介して電源電圧が供給（印加）される。すなわち、第４発光画素ＰＸＡは、電源駆動部Ｐ１１．４と電気的に接続される。
【０２６６】
第１、第２、第３および第４電源領域Ａの各々は、画像を表示する領域である。
境界表示領域ＢＲＡ．１には、当該境界表示領域ＢＲＡ．１内の発光画素列毎に、２本のデータ線ＤＬ［１］が配置される。以下においては、境界表示領域ＢＲＡ．１内の列毎の２本のデータ線ＤＬ［１］のうちの一方を、第１のデータ線ＤＬ［１］という。また、以下においては、境界表示領域ＢＲＡ．１内の列毎の２本のデータ線ＤＬ［１］のうちの他方を、第２のデータ線ＤＬ［１］という。
【０２６７】
境界表示領域ＢＲＡ．１内の第１のデータ線ＤＬ［１］は、当該境界表示領域ＢＲＡ．１内の発光画素列に配置される複数の第１発光画素ＰＸＡのみと電気的に接続されるような形状をしており、垂直方向に配置される。境界表示領域ＢＲＡ．１内の第２のデータ線ＤＬ［１］は、当該境界表示領域ＢＲＡ．１内の発光画素列に配置される複数の第２発光画素ＰＸＡのみと電気的に接続されるような形状をしており、垂直方向に配置される。
【０２６８】
また、境界表示領域ＢＲＡ．１には、当該境界表示領域ＢＲＡ．１内の発光画素行毎に、走査線ＣＬ［１，ｘ］または走査線ＣＬ［２，ｘ］が配置される。境界表示領域ＢＲＡ．１内の走査線ＣＬ［１，ｘ］は、当該境界表示領域ＢＲＡ．１内の発光画素行に配置される１以上の第１発光画素ＰＸＡと電気的に接続され、水平方向に配置される。境界表示領域ＢＲＡ．１内の走査線ＣＬ［２，ｘ］は、当該境界表示領域ＢＲＡ．１内の発光画素行に配置される１以上の第２発光画素ＰＸＡと電気的に接続され、水平方向に配置される。
【０２６９】
境界表示領域ＢＲＡ．２には、当該境界表示領域ＢＲＡ．２内の発光画素列毎に、データ線ＤＬ［１］またはデータ線ＤＬ［２］が配置される。境界表示領域ＢＲＡ．２内のデータ線ＤＬ［１］は、当該境界表示領域ＢＲＡ．２内の発光画素列に配置される１以上の第１発光画素ＰＸＡと電気的に接続され、垂直方向に配置される。境界表示領域ＢＲＡ．２内のデータ線ＤＬ［２］は、当該境界表示領域ＢＲＡ．２内の発光画素列に配置される１以上の第３発光画素ＰＸＡと電気的に接続され、垂直方向に配置される。
【０２７０】
また、境界表示領域ＢＲＡ．２には、当該境界表示領域ＢＲＡ．２内の発光画素行毎に、走査線ＣＬ［１，ｘ］および走査線ＣＬ［３，ｘ］が配置される。境界表示領域ＢＲＡ．２内の走査線ＣＬ［１，ｘ］は、当該境界表示領域ＢＲＡ．２内の発光画素行に配置される複数の第１発光画素ＰＸＡのみと電気的に接続されるような形状をしており、水平方向に配置される。境界表示領域ＢＲＡ．２内の走査線ＣＬ［３，ｘ］は、当該境界表示領域ＢＲＡ．２内の発光画素行に配置される複数の第３発光画素ＰＸＡのみと電気的に接続されるような形状をしており、水平方向に配置される。
【０２７１】
境界表示領域ＢＲＡ．３には、当該境界表示領域ＢＲＡ．３内の発光画素列毎に、データ線ＤＬ［１］またはデータ線ＤＬ［２］が配置される。境界表示領域ＢＲＡ．３内のデータ線ＤＬ［１］は、当該境界表示領域ＢＲＡ．３内の発光画素列に配置される１以上の第２発光画素ＰＸＡと電気的に接続され、垂直方向に配置される。境界表示領域ＢＲＡ．３内のデータ線ＤＬ［２］は、当該境界表示領域ＢＲＡ．３内の発光画素列に配置される１以上の第４発光画素ＰＸＡと電気的に接続され、垂直方向に配置される。
【０２７２】
また、境界表示領域ＢＲＡ．３には、当該境界表示領域ＢＲＡ．３内の発光画素行毎に、走査線ＣＬ［２，ｘ］および走査線ＣＬ［４，ｘ］が配置される。境界表示領域ＢＲＡ．３内の走査線ＣＬ［２，ｘ］は、当該境界表示領域ＢＲＡ．３内の発光画素行に配置される複数の第２発光画素ＰＸＡのみと電気的に接続されるような形状をしており、水平方向に配置される。境界表示領域ＢＲＡ．３内の走査線ＣＬ［４，ｘ］は、当該境界表示領域ＢＲＡ．３内の発光画素行に配置される複数の第４発光画素ＰＸＡのみと電気的に接続されるような形状をしており、水平方向に配置される。
【０２７３】
境界表示領域ＢＲＡ．４には、当該境界表示領域ＢＲＡ．４内の発光画素列毎に、２本のデータ線ＤＬ［２］が配置される。以下においては、境界表示領域ＢＲＡ．４内の列毎の２本のデータ線ＤＬ［２］のうちの一方を、第１のデータ線ＤＬ［２］という。また、以下においては、境界表示領域ＢＲＡ．４内の列毎の２本のデータ線ＤＬ［２］のうちの他方を、第２のデータ線ＤＬ［２］という。
【０２７４】
境界表示領域ＢＲＡ．４内の第１のデータ線ＤＬ［２］は、当該境界表示領域ＢＲＡ．４内の発光画素列に配置される複数の第３発光画素ＰＸＡのみと電気的に接続されるような形状をしており、垂直方向に配置される。境界表示領域ＢＲＡ．４内の第２のデータ線ＤＬ［２］は、当該境界表示領域ＢＲＡ．４内の発光画素列に配置される複数の第３発光画素ＰＸＡのみと電気的に接続されるような形状をしており、垂直方向に配置される。
【０２７５】
また、境界表示領域ＢＲＡ．４には、当該境界表示領域ＢＲＡ．４内の発光画素行毎に、走査線ＣＬ［３，ｘ］または走査線ＣＬ［４，ｘ］が配置される。境界表示領域ＢＲＡ．４内の走査線ＣＬ［３，ｘ］は、当該境界表示領域ＢＲＡ．４内の発光画素行に配置される１以上の第３発光画素ＰＸＡと電気的に接続され、水平方向に配置される。境界表示領域ＢＲＡ．４内の走査線ＣＬ［４，ｘ］は、当該境界表示領域ＢＲＡ．４内の発光画素行に配置される１以上の第４発光画素ＰＸＡと電気的に接続され、水平方向に配置される。
【０２７６】
第１電源領域Ａには、ｗ（ｍ未満の自然数）本の走査線ＣＬ［１，ｘ］およびｖ（ｎ未満の自然数）本のデータ線ＤＬ［１］が配置される。第２電源領域Ａには、ｗ本の走査線ＣＬ［２，ｘ］およびｖ本のデータ線ＤＬ［１］が配置される。
【０２７７】
第３電源領域Ａには、ｗ本の走査線ＣＬ［３，ｘ］およびｖ本のデータ線ＤＬ［２］が配置される。第４電源領域には、ｗ本の走査線ＣＬ［４，ｘ］およびｖ本のデータ線ＤＬ［２］が配置される。
【０２７８】
なお、第１、第２、第３および第４電源領域Ａの各々に配置されるデータ線ＤＬおよび走査線ＣＬの数は同じでなく、異なってもよい。
【０２７９】
走査線ＣＬ［１，ｘ］，ＣＬ［２，ｘ］，ＣＬ［３，ｘ］，ＣＬ［４，ｘ］の各々は、互いに電気的に非接続とされる。また、データ線ＤＬ［１］，ＤＬ［２］の各々は、互いに電気的に非接続とされる。
【０２８０】
以下においては、第１、第２、第３および第４電源領域Ａの各々を、独立電源領域Ａともいう。前述したように、第１、第２、第３および第４電源領域Ａの各々は、画像を表示する領域である。したがって、独立電源領域Ａは、画像を表示する領域である。
【０２８１】
境界線ＢＬＡ．１，ＢＬＡ．２，ＢＬＡ．３，ＢＬＡ．４の各々は、第１、第２、第３および第４電源領域Ａの各々を特定するための線でもある。また、電源駆動部Ｐ１１．１，Ｐ１１．２，Ｐ１１．３，Ｐ１１．４は、それぞれ、第１、第２、第３および第４電源領域Ａに電源電圧を供給するための電源である。すなわち、電源駆動部Ｐ１１．１，Ｐ１１．２，Ｐ１１．３，Ｐ１１．４は、それぞれ、第１、第２、第３および第４電源領域Ａに対応づけられる電源である。つまり、第１、第２、第３および第４電源領域Ａの各々における各発光画素ＰＸは、独立した異なる電源駆動部Ｐ１１から電源電圧が供給される。
【０２８２】
図１１において、例えば、発光画素ＰＸ［ｔ，１］は、第１発光画素ＰＸＡである。発光画素ＰＸ［ｔ，１］は、電源駆動部Ｐ１１．１から電源電圧が供給（印加）される。また、発光画素ＰＸ［ｔ＋１，１］は、第２発光画素ＰＸＡである。発光画素ＰＸ［ｔ＋１，１］は、電源駆動部Ｐ１１．２から電源電圧が供給（印加）される。
【０２８３】
走査線ＣＬ［１，１］と走査線ＣＬ［２，１］とは、電気的に非接続とされる。
例えば、図１１の境界表示領域ＢＲＡ．１は、一例として、同一列に配置された複数の発光画素ＰＸを含む。境界表示領域ＢＲＡ．１内の同一列に配置される複数の発光画素ＰＸは、１以上の第１発光画素ＰＸＡおよび１以上の第２発光画素ＰＸＡの双方を含む。
【０２８４】
具体的には、境界表示領域ＢＲＡ．１内の同一列には、第１発光画素ＰＸＡと第２発光画素ＰＸＡとが交互に配置される。すなわち、境界表示領域ＢＲＡ．１内には、第１発光画素ＰＸＡと第２発光画素ＰＸＡとが周期的に配置される。
【０２８５】
図１２において、例えば、発光画素ＰＸ［１，ｕ］は、第１発光画素ＰＸＡである。発光画素ＰＸ［１，ｕ］は、電源駆動部Ｐ１１．１から電源電圧が供給（印加）される。また、発光画素ＰＸ［１，ｕ＋１］は、第３発光画素ＰＸＡである。発光画素ＰＸ［１，ｕ＋１］は、電源駆動部Ｐ１１．３から電源電圧が供給（印加）される。
【０２８６】
データ線ＤＬ［１］とデータ線ＤＬ［２］とは、電気的に非接続とされる。
例えば、図１２の境界表示領域ＢＲＡ．２は、一例として、同一行に配置された複数の発光画素ＰＸを含む。境界表示領域ＢＲＡ．２内の同一行に配置される複数の発光画素ＰＸは、１以上の第１発光画素ＰＸＡおよび１以上の第３発光画素ＰＸＡの双方を含む。
【０２８７】
具体的には、境界表示領域ＢＲＡ．２内の同一行には、第１発光画素ＰＸＡと第３発光画素ＰＸＡとが交互に配置される。すなわち、境界表示領域ＢＲＡ．２内には、第１発光画素ＰＸＡと第３発光画素ＰＸＡとが周期的に配置される。
【０２８８】
図１０の境界表示領域ＢＲＡ．３は、図１２の境界表示領域ＢＲＡ．２と同様に、同一行に配置された複数の発光画素ＰＸを含む。また、図１２の境界表示領域ＢＲＡ．２と同様に、境界表示領域ＢＲＡ．３内の同一行に配置される複数の発光画素ＰＸは、１以上の第２発光画素ＰＸＡおよび１以上の第４発光画素ＰＸＡの双方を含む。
【０２８９】
図１０の境界表示領域ＢＲＡ．４は、図１１の境界表示領域ＢＲＡ．１と同様に、同一列に配置された複数の発光画素ＰＸを含む。また、図１１の境界表示領域ＢＲＡ．１と同様に、境界表示領域ＢＲＡ．４内の同一列に配置される複数の発光画素ＰＸは、１以上の第３発光画素ＰＸＡおよび１以上の第４発光画素ＰＸＡの双方を含む。
【０２９０】
図９、図１０、図１１および図１２を参照して、制御回路１００は、表示領域４１０Ａに表示する画像の特徴に応じて、電源駆動部Ｐ１１．１，Ｐ１１．２，Ｐ１１．３，Ｐ１１．４が供給する電圧を制御する。以下においては、表示領域４１０Ａに表示する画像を、表示画像という。
【０２９１】
具体的には、制御回路１００は、例えば、表示画像における各独立電源領域Ａに対応する部分が暗い程、当該独立電源領域Ａに対応する電源駆動部Ｐ１１が供給する電圧レベルを小さくするように制御する。例えば、表示画像において、左上部分のみが暗い場合、第１電源領域Ａに対応する電源駆動部Ｐ１１．１が供給する電圧レベルのみを小さくするように、電源駆動部Ｐ１１．１を制御する。これにより、例えば、表示画像の輝度が全体的に低い場合、表示装置１０００Ａの消費電力を削減することができる。
【０２９２】
以下においては、対象物Ａが対象物Ｂと電気的に接続されている状態を説明する場合、単に、対象物Ａが対象物Ｂと接続されているという記載をする。
【０２９３】
（発光画素の構成）
次に、本実施の形態における発光画素ＰＸの構成の一例を示す。
【０２９４】
図１３は、一例として、発光画素行列における１行ｔ列目に対応する発光画素ＰＸの構成の一例を示す図である。すなわち、図１３は、発光画素ＰＸ［ｔ，１］の構成の一例を示す図である。
【０２９５】
図１３を参照して、発光画素ＰＸは、発光素子ＥＬ１により構成される。図１３の発光素子ＥＬ１は、図７の発光素子ＥＬ１と同じなので詳細な説明は繰り返さない。すなわち、発光素子ＥＬ１は、有機ＥＬ素子である。
【０２９６】
発光素子ＥＬ１のアノードは、走査線ＣＬ［１，１］自体で構成することができる。発光素子ＥＬ１のカソードは、データ線ＤＬ［１］自体で構成することができる。
【０２９７】
前述したように、発光素子ＥＬ１のアノードおよびカソードは、それぞれ、陽極４０２（下部電極）および陰極４０７（上部電極）である。
【０２９８】
ここで、発光画素ＰＸ［ｔ，１］は、第１電源領域Ａ内の発光画素である。そのため、発光素子ＥＬ１のアノード（陽極４０２（下部電極））は、走査線ＣＬ［１，１］を介して、電源駆動部Ｐ１１．１と電気的に接続される。
【０２９９】
なお、図１３に示される１行ｔ＋１列目に対応する発光画素ＰＸ［ｔ＋１，１］は、発光画素ＰＸ［ｔ，１］と同様に、走査線ＣＬ［２，１］およびデータ線ＤＬ［２］に接続される。発光画素ＰＸ［ｔ＋１，１］の構成は、発光画素ＰＸ［ｔ，１］の構成と同様であるので詳細な説明は繰り返さない。
【０３００】
再び、図１０を参照して、本実施の形態における表示パネル４００Ａは、パッシブマトリクス方式の表示パネルであるため、表示パネル４００Ａは、以下の構成を有する。
【０３０１】
表示領域４１０Ａに含まれる複数の発光画素ＰＸの各々は、有機ＥＬ素子である発光素子ＥＬ１を含む。発光素子ＥＬ１は、陰極４０７（上部電極）および陽極４０２（下部電極）を含む。すなわち、表示領域４１０Ａに含まれる複数の発光画素ＰＸの各々は、陰極４０７（上部電極）および陽極４０２（下部電極）を含む。
【０３０２】
第１電源領域Ａは、複数の第１発光画素ＰＸＡを含む。すなわち、第１電源領域Ａは、複数の陰極４０７（上部電極）および陽極４０２（下部電極）を含む。
【０３０３】
したがって、第１電源領域Ａ内において、発光画素行列の同一行に配置された複数の陽極４０２（下部電極）は、互いに電気的に接続されることにより、走査線ＣＬ［１，ｘ］を構成する。すなわち、走査線ＣＬ［１，ｘ］を構成する複数の陽極４０２（下部電極）の各々は、同一行に配置された複数の第１発光画素ＰＸＡに共通して設けられる。この場合、電源駆動部Ｐ１１．１は、走査線ＣＬ［１，ｘ］を構成する複数の陽極４０２（下部電極）と電気的に接続される。
【０３０４】
第２電源領域Ａは、複数の第２発光画素ＰＸＡを含む。すなわち、第２電源領域Ａは、複数の陰極４０７（上部電極）および陽極４０２（下部電極）を含む。
【０３０５】
したがって、第２電源領域Ａ内において、発光画素行列の同一行に配置された複数の陽極４０２（下部電極）は、互いに電気的に接続されることにより、走査線ＣＬ［２，ｘ］を構成する。すなわち、走査線ＣＬ［２，ｘ］を構成する複数の陽極４０２（下部電極）の各々は、同一行に配置された複数の第２発光画素ＰＸＡに共通して設けられる。この場合、電源駆動部Ｐ１１．２は、走査線ＣＬ［２，ｘ］を構成する複数の陽極４０２（下部電極）と電気的に接続される。
【０３０６】
なお、発光素子ＥＬ１における上部電極および下部電極は、それぞれ、陽極および陰極であってもよい。
【０３０７】
この場合、第１電源領域Ａ内において、発光画素行列の同一行に配置された複数の上部電極は、互いに電気的に接続されることにより、走査線ＣＬ［１，ｘ］を構成する。すなわち、走査線ＣＬ［１，ｘ］を構成する複数の上部電極の各々は、同一行に配置された複数の第１発光画素ＰＸＡに共通して設けられる。この場合、電源駆動部Ｐ１１．１は、走査線ＣＬ［１，ｘ］を構成する複数の上部電極と電気的に接続される。
【０３０８】
また、この場合、第２電源領域Ａ内において、発光画素行列の同一行に配置された複数の上部電極は、互いに電気的に接続されることにより、走査線ＣＬ［２，ｘ］を構成する。すなわち、走査線ＣＬ［２，ｘ］を構成する複数の上部電極の各々は、同一行に配置された複数の第２発光画素ＰＸＡに共通して設けられる。この場合、電源駆動部Ｐ１１．２は、走査線ＣＬ［２，ｘ］を構成する複数の上部電極と電気的に接続される。
【０３０９】
また、第１電源領域Ａ内において、発光画素行列の同一列に配置された複数の陰極４０７（上部電極）は、互いに電気的に接続されることにより、データ線ＤＬ［１］を構成する。すなわち、データ線ＤＬ［１］を構成する複数の陰極４０７（上部電極）の各々は、同一列に配置された複数の第１発光画素ＰＸＡに共通して設けられる。
【０３１０】
また、第２電源領域Ａ内において、発光画素行列の同一列に配置された複数の陰極４０７（上部電極）は、互いに電気的に接続されることにより、データ線ＤＬ［１］を構成する。すなわち、データ線ＤＬ［１］を構成する複数の陰極４０７（上部電極）の各々は、同一列に配置された複数の第２発光画素ＰＸＡに共通して設けられる。
【０３１１】
なお、発光素子ＥＬ１における上部電極および下部電極は、それぞれ、陽極および陰極であってもよい。
【０３１２】
この場合、第１電源領域Ａ内において、発光画素行列の同一列に配置された複数の下部電極は、互いに電気的に接続されることにより、データ線ＤＬ［１］を構成する。すなわち、データ線ＤＬ［１］を構成する複数の下部電極の各々は、同一列に配置された複数の第１発光画素ＰＸＡに共通して設けられる。
【０３１３】
また、この場合、第２電源領域Ａ内において、発光画素行列の同一列に配置された複数の下部電極は、互いに電気的に接続されることにより、データ線ＤＬ［２］を構成する。すなわち、データ線ＤＬ［２］を構成する複数の下部電極の各々は、同一列に配置された複数の第２発光画素ＰＸＡに共通して設けられる。
【０３１４】
また、境界表示領域ＢＲＡ．１には、同一列において、複数の第１発光画素ＰＸＡおよび第２発光画素ＰＸＡが含まれる。すなわち、境界表示領域ＢＲＡ．１内の同一列において、第１発光画素ＰＸＡの陽極４０２（下部電極）と、第２発光画素ＰＸＡの陽極４０２（下部電極）とは非接続とされる。また、境界表示領域ＢＲＡ．１内の同一列において、第１発光画素ＰＸＡの陰極４０７（上部電極）と、第２発光画素ＰＸＡの陰極４０７（上部電極）とは非接続とされる。
【０３１５】
なお、境界表示領域ＢＲＡ．４も、境界表示領域ＢＲＡ．１と同様の構成を有する。
また、境界表示領域ＢＲＡ．２には、同一行において、複数の第１発光画素ＰＸＡおよび第３発光画素ＰＸＡが含まれる。すなわち、境界表示領域ＢＲＡ．２内の同一行において、第１発光画素ＰＸＡの陽極４０２（下部電極）と、第３発光画素ＰＸＡの陽極４０２（下部電極）とは非接続とされる。また、境界表示領域ＢＲＡ．２内の同一行において、第１発光画素ＰＸＡの陰極４０７（上部電極）と、第３発光画素ＰＸＡの陰極４０７（上部電極）とは非接続とされる。
【０３１６】
なお、境界表示領域ＢＲＡ．３も、境界表示領域ＢＲＡ．２と同様の構成を有する。
【０３１７】
（画像表示の処理）
次に、表示領域４１０Ａに画像を表示させるための処理を説明する。表示領域４１０Ａに表示する表示画像は、前述した全体輝度同一画像であるとする。
【０３１８】
表示領域４１０Ａに画像を表示させるためには、表示領域４１０Ａに含まれる、第１電源領域Ａ、第２電源領域Ａ、第３電源領域Ａおよび第４電源領域Ａの各々において、独立して同時に表示制御が行われる。
【０３１９】
例えば、第１電源領域Ａでは、制御回路１００が、電源駆動部Ｐ１１．１およびデータ線駆動回路２１０に対し、第１電源領域Ａに画像を表示させるための制御を行う。当該制御は、パッシブマトリクス方式による、周知な表示制御であるため詳細な説明は繰り返さない。この場合、第１電源領域Ａは、対応する複数の走査線ＣＬを制御する。
【０３２０】
また、第２電源領域Ａでは、制御回路１００が、電源駆動部Ｐ１１．２およびデータ線駆動回路２１０に対し、第２電源領域Ａに画像を表示させるための制御を行う。また、第３電源領域Ａでは、制御回路１００が、電源駆動部Ｐ１１．３およびデータ線駆動回路２２０に対し、第３電源領域Ａに画像を表示させるための制御を行う。また、第４電源領域Ａでは、制御回路１００が、電源駆動部Ｐ１１．４およびデータ線駆動回路２２０に対し、第４電源領域Ａに画像を表示させるための制御を行う。
【０３２１】
第２電源領域Ａ、第３電源領域Ａ、第４電源領域Ａの各々においても、第１電源領域Ａに対し行われる制御と同様な制御が行われるので詳細な説明は繰り返さない。
【０３２２】
第１電源領域Ａ、第２電源領域Ａ、第３電源領域Ａおよび第４電源領域Ａの各々に対し周知な表示制御が行われることにより、表示領域４１０Ａは、１フレームの画像（全体輝度同一画像）を表示する。
【０３２３】
この場合、表示領域４１０Ａにおける各境界線ＢＬが非直線であるため、本実施の形態においても、第１の実施の形態と同様な効果を得ることができる。つまり、複数の領域を使用して画像を表示する場合における画像の画質劣化を抑制することができる。
【０３２４】
なお、本実施の形態における境界線ＢＬＡの形状は、第１の実施の形態の変形例１と同様に、網点型ディザマトリクスＤＭＸに基づいて定められた形状であってもよい。
【０３２５】
＜第３の実施の形態＞
本実施の形態は、発光画素ＰＸの接続構成に特徴がある。
【０３２６】
本実施の形態における表示装置は、図１の表示装置１０００と同様なので詳細な説明は繰り返さない。
【０３２７】
また、本実施の形態における表示パネルに含まれる表示領域の構成は、図２の表示領域４１０の構成と同様なので詳細な説明は繰り返さない。すなわち、表示領域４１０は、表示領域ＤＲ．１，ＤＲ．２，ＤＲ．３，ＤＲ．４と、境界表示領域ＢＲ．１，ＢＲ．２，ＢＲ．３，ＢＲ．４とを含む。
【０３２８】
また、表示領域４１０は、前述した第１電源領域、第２電源領域、第３電源領域および第４電源領域から構成される。なお、第１電源領域、第２電源領域、第３電源領域および第４電源領域については、第１の実施の形態で説明したので詳細な説明は繰り返さない。
【０３２９】
表示領域４１０は、第１の実施の形態と同様、複数の発光画素ＰＸを含む。複数の発光画素ＰＸは、行列状に配置される。すなわち、複数の発光画素ＰＸは、ｍ（２以上の整数）行ｎ（２以上の整数）列の行列（以下、発光画素行列という）を構成する。
【０３３０】
なお、本実施の形態における発光画素ＰＸは、図３に示される発光画素ＰＸと同様な構成を有する。
【０３３１】
また、本実施の形態では、境界表示領域ＢＲにおける発光画素ＰＸの接続構成に特徴がある。
【０３３２】
以下においては、電源駆動部Ｐ１０．ｙ（自然数）と電気的に接続されている電源線ＰＬであって、発光画素行列におけるｘ（自然数）列目の電源線ＰＬを、電源線ＰＬ［ｙ，ｘ］とも表記する。
【０３３３】
第１の実施の形態と同様に、境界表示領域ＢＲ．１には、当該境界表示領域ＢＲ．１内の発光画素列毎に、電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ］が配置される。すなわち、境界表示領域ＢＲ．１内において、同一列に配置された複数の発光画素には、電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ］が対応づけて設けられる。境界表示領域ＢＲ．１内の電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ］は、平行に配置される。また、境界表示領域ＢＲ．１内の電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ］の形状は、直線形状である。
【０３３４】
図１４は、第３の実施の形態における境界表示領域ＢＲ．１内の一部を拡大して示す図である。なお、図１４には、境界表示領域ＢＲ．１内の複数の発光画素ＰＸの一部も示される。
【０３３５】
図１４に示される、発光画素ＰＸ［ｔ，ｕ］，ＰＸ［ｔ，ｕ＋１］を示す図形は、発光画素ＰＸに含まれる発光素子ＥＬ１の接続関係が分かるような図形としている。発光画素ＰＸ［ｔ，ｕ］，ＰＸ［ｔ，ｕ＋１］の各々の構成は、例えば、図７の発光画素ＰＸ［１，ｕ］の構成である。
【０３３６】
発光画素ＰＸ［ｔ，ｕ］および発光画素ＰＸ［ｔ，ｕ＋１］は、それぞれ、第１発光画素ＰＸおよび第２発光画素ＰＸである。発光画素ＰＸ［ｔ，ｕ］，ＰＸ［ｔ，ｕ＋１］は、同一列に配置される。
【０３３７】
図１４を参照して、境界表示領域ＢＲ．１内には、電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ＋１］が配置される。電源線ＰＬ［２，ｘ＋１］は、前述した境界表示領域ＢＲ．１内の電源線ＰＬ［２，ｘ］である。
【０３３８】
境界表示領域ＢＲ．１内において、同一列に配置された複数の発光画素には、電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ＋１］が対応づけて設けられる。
【０３３９】
電源線ＰＬ［１，ｘ］は、境界表示領域ＢＲ．１内の同一列に配置された複数の第１発光画素ＰＸと電気的に接続される。具体的には、電源線ＰＬ［１，ｘ］は、複数の第１発光画素ＰＸの各々に含まれる図７のドライバー素子ＤＲ１のドレインと電気的に接続される。
【０３４０】
例えば、電源線ＰＬ［１，ｘ］は、第１発光画素ＰＸである発光画素ＰＸ［ｔ，ｕ］と電気的に接続される。また、電源線ＰＬ［１，ｘ］は、第１発光画素ＰＸである発光画素ＰＸ［ｔ，ｕ］に含まれる図７のドライバー素子ＤＲ１のドレインと電気的に接続される。発光画素ＰＸ［ｔ，ｕ］に含まれる発光素子ＥＬ１のカソードは、前述した負電源線ＮＰＬと電気的に接続される。
【０３４１】
電源駆動部Ｐ１０．１は、電源線ＰＬ［１，ｘ］を介して、境界表示領域ＢＲ．１内の同一列に配置された複数の第１発光画素ＰＸに電源電圧を印加する。
【０３４２】
電源線ＰＬ［２，ｘ＋１］は、境界表示領域ＢＲ．１内の同一列に配置された複数の第２発光画素ＰＸと電気的に接続される。具体的には、電源線ＰＬ［２，ｘ＋１］は、複数の第２発光画素ＰＸの各々に含まれるドライバー素子ＤＲ１のドレインと電気的に接続される。
【０３４３】
例えば、電源線ＰＬ［２，ｘ＋１］は、第２発光画素ＰＸである発光画素ＰＸ［ｔ，ｕ＋１］と電気的に接続される。また、電源線ＰＬ［２，ｘ＋１］は、第２発光画素ＰＸである発光画素ＰＸ［ｔ，ｕ＋１］に含まれる図７のドライバー素子ＤＲ１のドレインと電気的に接続される。発光画素ＰＸ［ｔ，ｕ＋１］に含まれる発光素子ＥＬ１のカソードは、前述した負電源線ＮＰＬと電気的に接続される。
【０３４４】
電源駆動部Ｐ１０．２は、電源線ＰＬ［２，ｘ＋１］を介して、境界表示領域ＢＲ．１内の同一列に配置された複数の第２発光画素ＰＸに電源電圧を印加する。
【０３４５】
以上のように、境界表示領域ＢＲ．１内の同一列に配置される複数の発光画素ＰＸの接続構成を、図１４のようにすることにより、境界表示領域ＢＲ．１は、第１の実施の形態と同様に、境界線ＢＬ．１を含む。
【０３４６】
なお、本実施の形態における境界表示領域ＢＲ．２，ＢＲ．３，ＢＲ．４内の構成は、図１４に示される境界表示領域ＢＲ．１内の構成と同様である。
【０３４７】
したがって、例えば、境界表示領域ＢＲ．２内において、同一行に配置された複数の発光画素には、電源線ＰＬ［１，ｘ］および電源線ＰＬ［３，ｘ］が対応づけて設けられる。境界表示領域ＢＲ．２内の電源線ＰＬ［１，ｘ］および電源線ＰＬ［３，ｘ］は、平行に配置される。また、境界表示領域ＢＲ．２内の電源線ＰＬ［１，ｘ］および電源線ＰＬ［３，ｘ］の形状は、直線形状である。
【０３４８】
この場合、電源線ＰＬ［１，ｘ］は、境界表示領域ＢＲ．２内の同一行に配置された複数の第１発光画素ＰＸと電気的に接続される。電源駆動部Ｐ１０．１は、電源線ＰＬ［１，ｘ］を介して、境界表示領域ＢＲ．２内の同一行に配置された複数の第１発光画素ＰＸに電源電圧を印加する。
【０３４９】
この場合、電源線ＰＬ［３，ｘ］は、境界表示領域ＢＲ．２内の同一行に配置された複数の第３発光画素ＰＸと電気的に接続される。電源駆動部Ｐ１０．３は、電源線ＰＬ［３，ｘ］を介して、境界表示領域ＢＲ．２内の同一行に配置された複数の第３発光画素ＰＸに電源電圧を印加する。
【０３５０】
したがって、本実施の形態においても、第１の実施の形態と同様、表示領域４１０における各境界線ＢＬが非直線であるため、第１の実施の形態と同様な効果を得ることができる。つまり、複数の領域を使用して画像を表示する場合における画像の画質劣化を抑制することができる。
【０３５１】
＜第３の実施の形態の変形例１＞
本実施の形態の変形例１では、第３の実施の形態と比較して、電源線ＰＬの形状が異なるのみである。それ以外は、第３の実施の形態と同様なので詳細な説明は繰り返さない。
【０３５２】
本実施の形態の変形例１では、境界表示領域ＢＲ．１内において、同一列に配置された複数の発光画素には、電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ］が対応づけて設けられる。境界表示領域ＢＲ．１内の電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ］の形状は、非直線形状である。
【０３５３】
図１５は、第３の実施の形態の変形例１における境界表示領域ＢＲ．１内の一部を拡大して示す図である。なお、図１５には、境界表示領域ＢＲ．１内の複数の発光画素ＰＸの一部も示される。
【０３５４】
図１５において、電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ＋１］以外は、図１４で説明したのと同様なので詳細な説明は繰り返さない。
【０３５５】
図１５に示される、発光画素ＰＸ［ｔ，ｕ］，ＰＸ［ｔ，ｕ＋１］を示す図形は、発光画素ＰＸに含まれる発光素子ＥＬ１の接続関係が分かるような図形としている。発光画素ＰＸ［ｔ，ｕ］，ＰＸ［ｔ，ｕ＋１］の各々の構成は、例えば、図７の発光画素ＰＸ［１，ｕ］の構成である。
【０３５６】
発光画素ＰＸ［ｔ，ｕ］および発光画素ＰＸ［ｔ，ｕ＋１］は、それぞれ、第１発光画素ＰＸおよび第２発光画素ＰＸである。
【０３５７】
図１５を参照して、境界表示領域ＢＲ．１内には、電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ＋１］が配置される。電源線ＰＬ［２，ｘ＋１］は、前述した境界表示領域ＢＲ．１内の電源線ＰＬ［２，ｘ］である。
【０３５８】
境界表示領域ＢＲ．１内において、同一列に配置された複数の発光画素には、電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ＋１］が対応づけて設けられる。
【０３５９】
電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ＋１］の各々の形状は、１個の発光画素ＰＸ分の凸部が繰り返される形状である。すなわち、電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ＋１］の各々の形状は、非直線形状である。
【０３６０】
なお、電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ＋１］の各々の形状は、２個以上の発光画素ＰＸ分の凸部が繰り返される形状であってもよい。
【０３６１】
電源線ＰＬ［１，ｘ］は、境界表示領域ＢＲ．１内の同一列に配置された複数の第１発光画素ＰＸと電気的に接続される。具体的には、電源線ＰＬ［１，ｘ］は、複数の第１発光画素ＰＸの各々に含まれる図７のドライバー素子ＤＲ１のドレインと電気的に接続される。
【０３６２】
例えば、電源線ＰＬ［１，ｘ］は、第１発光画素ＰＸである発光画素ＰＸ［ｔ，ｕ］と電気的に接続される。また、電源線ＰＬ［１，ｘ］は、第１発光画素ＰＸである発光画素ＰＸ［ｔ，ｕ］に含まれる図７のドライバー素子ＤＲ１のドレインと電気的に接続される。発光画素ＰＸ［ｔ，ｕ］に含まれる発光素子ＥＬ１のカソードは、前述した負電源線ＮＰＬと電気的に接続される。
【０３６３】
電源駆動部Ｐ１０．１は、電源線ＰＬ［１，ｘ］を介して、境界表示領域ＢＲ．１内の同一列に配置された複数の第１発光画素ＰＸに電源電圧を印加する。
【０３６４】
電源線ＰＬ［２，ｘ＋１］は、境界表示領域ＢＲ．１内の同一列に配置された複数の第２発光画素ＰＸと電気的に接続される。具体的には、電源線ＰＬ［２，ｘ＋１］は、複数の第２発光画素ＰＸの各々に含まれるドライバー素子ＤＲ１のドレインと電気的に接続される。
【０３６５】
例えば、電源線ＰＬ［２，ｘ＋１］は、第２発光画素ＰＸである発光画素ＰＸ［ｔ，ｕ＋１］と電気的に接続される。また、電源線ＰＬ［２，ｘ＋１］は、第２発光画素ＰＸである発光画素ＰＸ［ｔ，ｕ＋１］に含まれる図７のドライバー素子ＤＲ１のドレインと電気的に接続される。発光画素ＰＸ［ｔ，ｕ＋１］に含まれる発光素子ＥＬ１のカソードは、前述した負電源線ＮＰＬと電気的に接続される。
【０３６６】
電源駆動部Ｐ１０．２は、電源線ＰＬ［２，ｘ＋１］を介して、境界表示領域ＢＲ．１内の同一列に配置された複数の第２発光画素ＰＸに電源電圧を印加する。
【０３６７】
以上のように、境界表示領域ＢＲ．１内の同一列に配置される複数の発光画素ＰＸの接続構成を、図１５のようにすることにより、境界表示領域ＢＲ．１は、第１の実施の形態と同様に、境界線ＢＬ．１を含む。
【０３６８】
本実施の形態では、電源線ＰＬ［１，ｘ］および電源線ＰＬ［２，ｘ＋１］の形状を、図１５のようにし、かつ、発光画素ＰＸの接続構成を上述したようにすることにより、境界線ＢＬ．１の形状を、２個以上の発光画素ＰＸ分の凸部が繰り返される形状とすることができる。
【０３６９】
なお、本実施の形態における境界表示領域ＢＲ．２，ＢＲ．３，ＢＲ．４内の構成は、図１５に示される境界表示領域ＢＲ．１内の構成と同様である。
【０３７０】
したがって、例えば、境界表示領域ＢＲ．２内において、同一行に配置された複数の発光画素には、電源線ＰＬ［１，ｘ］および電源線ＰＬ［３，ｘ］が対応づけて設けられる。また、境界表示領域ＢＲ．２内の電源線ＰＬ［１，ｘ］および電源線ＰＬ［３，ｘ］の形状は、電源線ＰＬ［１，ｘ］と同様に、非直線形状である。
【０３７１】
この場合、電源線ＰＬ［１，ｘ］は、境界表示領域ＢＲ．２内の同一行に配置された複数の第１発光画素ＰＸと電気的に接続される。電源駆動部Ｐ１０．１は、電源線ＰＬ［１，ｘ］を介して、境界表示領域ＢＲ．２内の同一行に配置された複数の第１発光画素ＰＸに電源電圧を印加する。
【０３７２】
この場合、電源線ＰＬ［３，ｘ］は、境界表示領域ＢＲ．２内の同一行に配置された複数の第３発光画素ＰＸと電気的に接続される。電源駆動部Ｐ１０．３は、電源線ＰＬ［３，ｘ］を介して、境界表示領域ＢＲ．２内の同一行に配置された複数の第３発光画素ＰＸに電源電圧を印加する。
【０３７３】
したがって、本実施の形態の変形例１においても、第３の実施の形態と同様な効果を得ることができる。
【０３７４】
なお、表示装置１０００および表示装置１０００Ａの外観図は、図１６に示される図である。
【０３７５】
以上、本発明における表示装置について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、あるいは異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
【０３７６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０３７７】
本発明は、複数の領域を使用して画像を表示する場合における画像の画質劣化を抑制することを可能とする表示パネルとして、利用することができる。
【符号の説明】
【０３７８】
ＢＬ．１，ＢＬ．２，ＢＬ．３，ＢＬ．４，ＢＬＡ．１，ＢＬＡ．２，ＢＬＡ．３，ＢＬＡ．４ 境界線
ＢＲ．１，ＢＲ．２，ＢＲ．３，ＢＲ．４，ＢＲＡ．１，ＢＲＡ．２，ＢＲＡ．３，ＢＲＡ．４ 境界表示領域
ＤＲ．１，ＤＲ．２，ＤＲ．３，ＤＲ．４，ＤＲＡ．１，ＤＲＡ．２，ＤＲＡ．３，ＤＲＡ．４ 表示領域
ＥＬ１ 発光素子
ＰＢＲ．１，ＰＢＲ．２，ＰＢＲ．３，ＰＢＲ．４ 境界領域
ＰＬ 電源線
ＰＲ．１，ＰＲ．２，ＰＲ．３，ＰＲ．４ 電極層領域
ＰＸ 発光画素
Ｐ１０．１，Ｐ１０．２，Ｐ１０．３，Ｐ１０．４，Ｐ１１．１，Ｐ１１．２，Ｐ１１．３，Ｐ１１．４ 電源駆動部
１００ 制御回路
２００，２１０，２２０ データ線駆動回路
３００，３１０Ａ，３２０Ａ 走査線駆動回路
４００，４００Ａ 表示パネル
４０２ 陽極
４０２ＢＴ 下部電極層
４０７ 陰極
４０７ＵＤ 上部電極層
４１０，４１０Ａ 表示領域
１０００，１０００Ａ 表示装置
【特許請求の範囲】
【請求項１】
第１電源駆動部によって電源電圧が印加される複数の発光画素が、マトリクス状に配置された第１表示領域と、
第２電源駆動部によって電源電圧が印加される複数の発光画素が、マトリクス状に配置された第２表示領域と、
前記第１表示領域と前記第２表示領域との間に位置し、複数の発光画素が、少なくとも、一以上の列を構成するように配置された境界表示領域と、
を含み、
前記境界表示領域内において、同一列に配置された複数の発光画素には、前記第１電源駆動部によって電源電圧が印加される発光画素と、前記第２電源駆動部によって電源電圧が印加される発光画素との双方が含まれる、
表示パネル。
【請求項２】
第１電源駆動部によって電源電圧が印加される複数の発光画素が、マトリクス状に配置された第１表示領域と、
第２電源駆動部によって電源電圧が印加される複数の発光画素が、マトリクス状に配置された第２表示領域と、
前記第１表示領域と前記第２表示領域との間に位置し、複数の発光画素が、少なくとも、一以上の行を構成するように配置された境界表示領域と、
を含み、
前記境界表示領域内において、同一行に配置された複数の発光画素には、前記第１電源駆動部によって電源電圧が印加される発光画素と、前記第２電源駆動部によって電源電圧が印加される発光画素との双方が含まれる、
表示パネル。
【請求項３】
前記第１電源駆動部によって電源電圧が印加される各発光画素は、第１下部電極及び第１上部電極を含み、
前記第１電源駆動部は、少なくとも発光対象の発光画素の発光時には該第１下部電極または該第１上部電極と電気的に接続され、
前記第２電源駆動部によって電源電圧が印加される各発光画素は、第２下部電極及び第２上部電極を含み、
前記第２電源駆動部は、少なくとも発光対象の発光画素の発光時には該第２下部電極または該第２上部電極と電気的に接続されている、
請求項１または２に記載の表示パネル。
【請求項４】
前記第１電源駆動部は、少なくとも発光対象の発光画素の発光時には前記第１下部電極と電気的に接続され、前記第２電源駆動部は、少なくとも発光対象の発光画素の発光時には前記第２下部電極と電気的に接続され、
前記第１下部電極及び前記第２下部電極の各々は、前記発光画素ごとに独立した画素電極を構成し、
前記第１上部電極及び前記第２上部電極は、複数の発光画素に共通して設けられた共通電極を構成している、
請求項３に記載の表示パネル。
【請求項５】
第１下部電極、第１上部電極、第２下部電極及び第２上部電極の各々は、同一列または同一行に配置された複数の発光画素に共通して設けられ、
前記第１電源駆動部が前記第１下部電極と電気的に接続されると共に、前記第２電源駆動部が前記第２下部電極と電気的に接続され、または、前記第１電源駆動部が前記第１上部電極と電気的に接続されると共に、前記第２電源駆動部が前記第２上部電極と電気的に接続され、
前記境界表示領域内の同一行または同一列において、前記第１下部電極と前記第２下部電極とが電気的に非接続とされている、または、前記第１上部電極と前記第２上部電極とが電気的に非接続とされている、
請求項３に記載の表示パネル。
【請求項６】
前記境界表示領域内において同一行または同一列に配置された複数の発光画素には、第１および第２の電源線が対応づけて設けられ、
前記第１の電源線は、前記境界表示領域内に配置される、前記第１電源駆動部によって電源電圧が印加される第１の前記発光画素に電源電圧を印加するために使用される電源線であり、
前記第２の電源線は、前記境界表示領域内に配置される、前記第２電源駆動部によって電源電圧が印加される第２の前記発光画素に電源電圧を印加するために使用される電源線であり、
前記第１の電源線は、前記境界表示領域内において同一行または同一列に配置された複数の前記第１の発光画素と電気的に接続され、
前記第２の電源線は、前記境界表示領域内において同一行または同一列に配置された複数の前記第２の発光画素と電気的に接続され、
前記第１電源駆動部は、前記第１の電源線を介して、前記境界表示領域内の前記複数の第１の発光画素に電源電圧を印加し、
前記第２電源駆動部は、前記第２の電源線を介して、前記境界表示領域内の前記複数の第２の発光画素に電源電圧を印加する、
請求項１または２に記載の表示パネル。
【請求項７】
第１および第２の電源線は、平行に配置される、
請求項６に記載の表示パネル。
【請求項８】
第１および第２の電源線の各々の形状は、非直線形状である、
請求項６に記載の表示パネル。
【請求項９】
前記境界表示領域内の同一行または同一列において、前記第１電源駆動部によって電源電圧が印加される発光画素、及び前記第２電源駆動部によって電源電圧が印加される発光画素は、周期的に配置される、
請求項１または２に記載の表示パネル。
【請求項１０】
前記境界表示領域内の同一行または同一列において、前記第１電源駆動部によって電源電圧が印加される発光画素、及び前記第２電源駆動部によって電源電圧が印加される発光画素は、非周期的に配置される、
請求項１または２に記載の表示パネル。
【請求項１１】
前記境界表示領域内の同一行または同一列において、前記第１電源駆動部によって電源電圧が印加される発光画素と、前記第２電源駆動部によって電源電圧が印加される発光画素とが交互に配置される、
請求項９に記載の表示パネル。
【請求項１２】
前記境界表示領域内において同一行または同一列に配列された発光画素は、ディザマトリクスに基づいて定められた配置に基づいて、前記第１電源駆動部によって電源電圧が印加される発光画素と、前記第２電源駆動部によって電源電圧が印加される発光画素との双方を含む、
請求項１または２に記載の表示パネル。
【請求項１３】
前記複数の発光画素の各々は、有機ＥＬ（Electro Luminescence）素子を含み、
前記有機ＥＬ素子は、印加された電源電圧によって供給される電流によって発光する、
請求項１〜１２のいずれかに記載の表示パネル。
【請求項１４】
請求項１〜１３のいずれかに記載の表示パネルと、
前記第１電源駆動部及び第２電源駆動部を制御する制御回路とを含む、
表示装置。
【請求項１】
第１電源駆動部によって電源電圧が印加される複数の発光画素が、マトリクス状に配置された第１表示領域と、
第２電源駆動部によって電源電圧が印加される複数の発光画素が、マトリクス状に配置された第２表示領域と、
前記第１表示領域と前記第２表示領域との間に位置し、複数の発光画素が、少なくとも、一以上の列を構成するように配置された境界表示領域と、
を含み、
前記境界表示領域内において、同一列に配置された複数の発光画素には、前記第１電源駆動部によって電源電圧が印加される発光画素と、前記第２電源駆動部によって電源電圧が印加される発光画素との双方が含まれる、
表示パネル。
【請求項２】
第１電源駆動部によって電源電圧が印加される複数の発光画素が、マトリクス状に配置された第１表示領域と、
第２電源駆動部によって電源電圧が印加される複数の発光画素が、マトリクス状に配置された第２表示領域と、
前記第１表示領域と前記第２表示領域との間に位置し、複数の発光画素が、少なくとも、一以上の行を構成するように配置された境界表示領域と、
を含み、
前記境界表示領域内において、同一行に配置された複数の発光画素には、前記第１電源駆動部によって電源電圧が印加される発光画素と、前記第２電源駆動部によって電源電圧が印加される発光画素との双方が含まれる、
表示パネル。
【請求項３】
前記第１電源駆動部によって電源電圧が印加される各発光画素は、第１下部電極及び第１上部電極を含み、
前記第１電源駆動部は、少なくとも発光対象の発光画素の発光時には該第１下部電極または該第１上部電極と電気的に接続され、
前記第２電源駆動部によって電源電圧が印加される各発光画素は、第２下部電極及び第２上部電極を含み、
前記第２電源駆動部は、少なくとも発光対象の発光画素の発光時には該第２下部電極または該第２上部電極と電気的に接続されている、
請求項１または２に記載の表示パネル。
【請求項４】
前記第１電源駆動部は、少なくとも発光対象の発光画素の発光時には前記第１下部電極と電気的に接続され、前記第２電源駆動部は、少なくとも発光対象の発光画素の発光時には前記第２下部電極と電気的に接続され、
前記第１下部電極及び前記第２下部電極の各々は、前記発光画素ごとに独立した画素電極を構成し、
前記第１上部電極及び前記第２上部電極は、複数の発光画素に共通して設けられた共通電極を構成している、
請求項３に記載の表示パネル。
【請求項５】
第１下部電極、第１上部電極、第２下部電極及び第２上部電極の各々は、同一列または同一行に配置された複数の発光画素に共通して設けられ、
前記第１電源駆動部が前記第１下部電極と電気的に接続されると共に、前記第２電源駆動部が前記第２下部電極と電気的に接続され、または、前記第１電源駆動部が前記第１上部電極と電気的に接続されると共に、前記第２電源駆動部が前記第２上部電極と電気的に接続され、
前記境界表示領域内の同一行または同一列において、前記第１下部電極と前記第２下部電極とが電気的に非接続とされている、または、前記第１上部電極と前記第２上部電極とが電気的に非接続とされている、
請求項３に記載の表示パネル。
【請求項６】
前記境界表示領域内において同一行または同一列に配置された複数の発光画素には、第１および第２の電源線が対応づけて設けられ、
前記第１の電源線は、前記境界表示領域内に配置される、前記第１電源駆動部によって電源電圧が印加される第１の前記発光画素に電源電圧を印加するために使用される電源線であり、
前記第２の電源線は、前記境界表示領域内に配置される、前記第２電源駆動部によって電源電圧が印加される第２の前記発光画素に電源電圧を印加するために使用される電源線であり、
前記第１の電源線は、前記境界表示領域内において同一行または同一列に配置された複数の前記第１の発光画素と電気的に接続され、
前記第２の電源線は、前記境界表示領域内において同一行または同一列に配置された複数の前記第２の発光画素と電気的に接続され、
前記第１電源駆動部は、前記第１の電源線を介して、前記境界表示領域内の前記複数の第１の発光画素に電源電圧を印加し、
前記第２電源駆動部は、前記第２の電源線を介して、前記境界表示領域内の前記複数の第２の発光画素に電源電圧を印加する、
請求項１または２に記載の表示パネル。
【請求項７】
第１および第２の電源線は、平行に配置される、
請求項６に記載の表示パネル。
【請求項８】
第１および第２の電源線の各々の形状は、非直線形状である、
請求項６に記載の表示パネル。
【請求項９】
前記境界表示領域内の同一行または同一列において、前記第１電源駆動部によって電源電圧が印加される発光画素、及び前記第２電源駆動部によって電源電圧が印加される発光画素は、周期的に配置される、
請求項１または２に記載の表示パネル。
【請求項１０】
前記境界表示領域内の同一行または同一列において、前記第１電源駆動部によって電源電圧が印加される発光画素、及び前記第２電源駆動部によって電源電圧が印加される発光画素は、非周期的に配置される、
請求項１または２に記載の表示パネル。
【請求項１１】
前記境界表示領域内の同一行または同一列において、前記第１電源駆動部によって電源電圧が印加される発光画素と、前記第２電源駆動部によって電源電圧が印加される発光画素とが交互に配置される、
請求項９に記載の表示パネル。
【請求項１２】
前記境界表示領域内において同一行または同一列に配列された発光画素は、ディザマトリクスに基づいて定められた配置に基づいて、前記第１電源駆動部によって電源電圧が印加される発光画素と、前記第２電源駆動部によって電源電圧が印加される発光画素との双方を含む、
請求項１または２に記載の表示パネル。
【請求項１３】
前記複数の発光画素の各々は、有機ＥＬ（Electro Luminescence）素子を含み、
前記有機ＥＬ素子は、印加された電源電圧によって供給される電流によって発光する、
請求項１〜１２のいずれかに記載の表示パネル。
【請求項１４】
請求項１〜１３のいずれかに記載の表示パネルと、
前記第１電源駆動部及び第２電源駆動部を制御する制御回路とを含む、
表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１１−７５９２９（Ｐ２０１１−７５９２９Ａ）
【公開日】平成２３年４月１４日（２０１１．４．１４）
【国際特許分類】
【出願番号】特願２００９−２２８７５３（Ｐ２００９−２２８７５３）
【出願日】平成２１年９月３０日（２００９．９．３０）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２３年４月１４日（２０１１．４．１４）
【国際特許分類】
【出願日】平成２１年９月３０日（２００９．９．３０）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]