表面実装用の圧電発振器
【課題】 パッケージが傾かないようにするとともに、多量生産が可能で且つパッケージのコンパクト化を図る。
【解決手段】 表面実装用の圧電発振器（１０）は、圧電振動片（２０）及び電子回路（ＩＣ）が内面に実装されるパッケージ（１２）と、このパッケージの外面に２以上形成され、圧電振動片及び電子回路と電気接続される外部端子（１８）と、を備えている。そして、外部端子の表面が、パッケージの外面よりも内側（ΔＺ）に形成されている。
【解決手段】 表面実装用の圧電発振器（１０）は、圧電振動片（２０）及び電子回路（ＩＣ）が内面に実装されるパッケージ（１２）と、このパッケージの外面に２以上形成され、圧電振動片及び電子回路と電気接続される外部端子（１８）と、を備えている。そして、外部端子の表面が、パッケージの外面よりも内側（ΔＺ）に形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は圧電発振器の構造改良に関するものであり、特にパッケージ内部に発振回路を備える表面実装用の圧電発振器に関するものである。
【背景技術】
【０００２】
水晶発振子など圧電発振器は、周波数特性に優れているため、表面実装のプリント基板用の部品の一つとして多用されている。圧電発振器は集積化の要求に応じるため、プリント基板実装に実装されるように小型化が進み、圧電発振器のパッケージ内に配置される発振回路用のベアチップ又はコンデンサーなどのチップ素子なども小型化している。圧電発振器のパッケージに小型になったベアチップ又はチップ素子を実装する際には、一般的にフリップチップ実装が行われる。また、チップ素子に対しては導電性接着剤を塗布している。
【０００３】
パッケージ内にベアチップ又はチップ素子を取り付ける際には、その位置決めが非常に重要となる。その一環として、パッケージを真空チャックするなどして、パッケージが傾いたり移動したりしないようにしている。しかしながら、パッケージに形成された外部端子などは、スクリーン印刷などでメタライジングされているため、その外部端子の厚さにバラツキが生じている。
【特許文献１】特開平７−３３６１７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
外部端子の厚さにバラツキが生じていると、パッケージを真空チャックしてもフリップチップ実装時にパッケージが傾いてしまい、ベアチップなどをパッケージ内の端子の正確な位置に実装できない問題が生じている。
【０００５】
本発明の目的は、パッケージ内にベアチップ又はチップ素子を取り付ける際に、パッケージが傾かないようにするとともに、多量生産が可能で且つパッケージのコンパクト化が容易に達成できる技術を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、第１の観点の表面実装用の圧電発振器は、圧電振動片及び電子回路が内面に実装されるパッケージと、このパッケージの外面に２以上形成され、圧電振動片及び電子回路と電気接続される外部端子と、を備える。そして、外部端子の表面が、パッケージの外面よりも内側に形成されている。
第１の観点の表面実装用の圧電発振器は、その外部端子の表面がパッケージの外面よりも内側に形成されているため、パッケージが基板又はテーブルなどに載置された際にパッケージが傾くことがない。
【０００７】
第２の観点の表面実装用の圧電発振器は、外部端子の表面が、パッケージの外面より３μｍから５０μｍ内側に形成されている。
外部端子の表面がパッケージの外面より３μｍ内側に形成されているため、パッケージが基板又はテーブルなどに載置された際にパッケージが傾くことがない。さらに外部端子の表面がパッケージの外面より５０μｍ以内の内側であるため、圧電発振器がハンダペーストなどでプリント基板に実装された際にしっかりと固着することができる。
【０００８】
第３の観点の表面実装用の圧電発振器は、パッケージはグリーンシートから形成されたセラミックパッケージであり、外部端子はグリーンシートに金属ペーストが印刷されて形成されている。
発電発振器のパッケージには、アルミナ又はガラスセラミックが使用されることが、温度変化又は周波数の経時変化にとって好ましい。
【０００９】
第４の観点の表面実装用の圧電発振器では、パッケージの底面形状は四角形であり、外部端子は、四角形の辺の中央に形成されている。
第４の観点の表面実装用の圧電発振器は、プリント基板などにハンダペーストで固定される際に好ましい。圧電発振器の四隅が着座面として接するためプリント基板などに姿勢よく実装される。
【００１０】
第５の観点の表面実装用の圧電発振器の内部は、不活性ガス又は真空雰囲気である。
内部が不活性ガス又は真空雰囲気であると、圧電振動片の温度変化又は周波数の経時変化にとって好ましい。
【００１１】
第６の観点では、電子回路がフリップチップ実装されている。
第６の観点の表面実装用の圧電発振器は、電子回路が小型化しやすいフリップチップ実装が行われる。フリップチップ実装では電子回路をパッケージの面に平行に移動させて実装するので、パッケージをしっかり固定する必要がある。外部端子の表面がパッケージの外面よりも内側に形成されているためパッケージが傾くことがなく、真空吸着もし易い。
【００１２】
第７の観点では、圧電振動片が第１キャビティ内に実装され、電子回路が第１キャビティとは仕切られた第２キャビティに実装されている。
第７の観点の表面実装用の圧電発振器は、圧電振動片と電子回路とが別個の空間に収容して、小型化及び経済性を計ることができる。また、電子回路を実装し易い。
【発明の効果】
【００１３】
パッケージが傾かないようにするとともに、多量生産が可能で且つパッケージのコンパクト化が容易に達成できる表面実装用の圧電発振器を提供する。
【発明を実施するための最良の形態】
【００１４】
以下に、本発明に係る圧電発振器の製造方法及び製造装置の実施の形態について説明する。
＜セラミックパッケージの構成＞
図１（ａ）は、第１圧電発振器１０の上面図であり金属蓋１９を取り去った状態の図である。（ｂ）は、（ａ）に描いた圧電振動子のｂ−ｂ断面図である。（ｃ）は、第１圧電発振器１０の裏面図である。
【００１５】
第１圧電発振器１０は平板状の底面シート１２ａと、底面シート１２ａに重ねて形成された台座シート１２ｂと、側面シート１２ｃとを備えたセラミックパッケージ１２を有している。この側面シート１２ｃの上面には封止材１１が形成され、金属蓋１９が接合される。第１圧電発振器１０の大きさは、例えば縦２．５ｍｍ＊横２．０ｍｍ、縦２．０ｍｍ＊横１．６ｍｍ又は縦１．６ｍｍ＊横１．２ｍｍである。底面シート１２ａ、台座シート１２ｂ、又は側面シート１２ｃは、焼成前はグリーンシートと呼ばれるセラミック基板で構成されており、それらの厚さは特に限定されず、用途に応じて適宜決定すればよい。一枚のグリーンシートの厚さは一般的には０．１〜２ｍｍ、好ましくは０．２〜０．６ｍｍ程度とすればよい。
【００１６】
セラミックパッケージ１２の内面側、つまり底面シート１２ａの上面には、ベアチップＩＣ又はチップ素子ＣＥが実装されるための配線１７が形成されている。ベアチップＩＣは複数の端子を有しており、その端子に合致する位置に対応する配線１７が底面シート１２ａの上面に形成されている。また、発振回路を構成するチップ素子ＣＥに対応した配線１７も底面シート１２ａの上面に形成されている。また、セラミックパッケージ１２に搭載される圧電振動片２０の接続電極の位置に対応して、マウント電極１５が台座シート１２ｂに形成されている。
【００１７】
そして、ベアチップＩＣ用の配線１７又はマウント電極１５は、セラミックパッケージ１２の裏面、つまり底面シート１２ａに下面に形成された表面実装用の外部端子１８と導通部を介して電気的に接続されている。外部端子１８は、図１（ｃ）に示されるように、４つ設けられている。第１圧電発振器１０は、通常２つから１０以下の外部端子１８を有している。外部端子１８は、モリブデン（Ｍｏ）及びタングステン（Ｗ）などの導電ペーストでスクリーン印刷、カレンダー印刷、又はパッド印刷で形成される。形成される導電ペースト層の厚さは、特に限定されないが、一般的には１〜１００μｍ、好ましくは５〜３０μｍ程度である。
【００１８】
小型化に伴い、ベアチップＩＣは、ワイヤー接続を要しないフリップチップ実装で実装される。フリップチップ実装とは、ベアチップＩＣに金バンプＡｕを付け、セラミックパッケージなどの基板と直接接合する実装方法である。フリップチップ実装のうち、例えば超音波工法は、実装時にチップを加圧しながら基板面に平行な方向に超音波振動を加え接合する。したがって、特にフリップチップ実装では、金バンプＡｕが形成されたベアチップＩＣの面と配線面とが平行である必要がある。ベアチップＩＣの面と配線面とが傾いているとうまく接合できないことがある。なお、圧電振動片２０及びチップ素子ＣＥは、通常、導電性接着剤ＡＤＨで実装されることが多い。
【００１９】
図１の第１圧電発振器１０では、ベアチップＩＣ及びチップ素子ＣＥが実装された後、圧電振動片２０が搭載される。その後、セラミックパッケージ１２は、真空状態又は不活性ガス内のチャンバー内で封止材１１の上面に金属蓋１９が接合され、第１圧電発振器１０の内部を気密封止している。したがって第１圧電発振器１０の内部は、不活性ガス、又は真空雰囲気で占められている。
【００２０】
さて、図１（ｂ）に示されるように、外部端子１８の表面は、底面シート１２ａに下面（外面）より距離ΔＺだけ内側に形成されている。外部端子１８の表面は、底面シート１２ａと同一面以下であればよいが、３μｍから５０μｍぐらい内側に形成されていることが好ましい。５０μｍ以上であると、第１圧電発振器１０がプリント基板４０（図２参照）などにハンダペーストを使って実装される際に、ハンダペーストが薄くて外部端子１８に接触しない場合が生じるからである。さらに好ましくは、外部端子１８の表面が底面シート１２ａの外面より３μｍから３０μｍぐらい内側に形成されると良い。
【００２１】
底面シート１２ａは１枚のグリーンシートで形成されており、焼成した後であっても平面度はあまり変わらない。一方、１つの外部端子１８の焼成後の面は、その一部が盛り上がったりして焼成される場合がある。また、スクリーン印刷などでは複数の外部端子１８の焼成後の面が均一高さに形成し難く、一部の外部端子１８の高さと他の外部端子１８の高さとが異なってしまうことがある。したがって、一部の外部端子１８の表面高さが、他の外部端子１８の表面高さと異なっていると、セラミックパッケージ１２が傾いてしまう。しかし、図１の第１圧電発振器１０は、外部端子１８の表面が、底面シート１２ａの外面を越えないように形成されているため、外部端子１８の一部に多少の高さのバラツキが生じていても、セラミックパッケージ１２が傾いてしまうことがない。
【００２２】
また、図１（ｃ）に描かれるように、第１圧電発振器１０の底面形状は四角形である。この四角形の四辺の中央付近に外部端子１８が形成されている。この外部端子１８は、例えば０．６ｍｍ＊０．４ｍｍ程度で形成されており、第１圧電発振器１０の寸法が２．５ｍｍ＊２．０ｍｍであれば外部端子１８の底面積の約１９パーセントを外部端子１８が占めている。第１圧電発振器１０の寸法が縦２．０ｍｍ＊横１．６ｍｍ又は縦１．６ｍｍ＊横１．２ｍｍのように小さくなっても、外部端子１８はプリント基板９０のリード配線９４との関係で同じ割合で小さくならない。したがって第１圧電発振器１０の寸法が小さくなるほど外部端子１８が占める割合が大きくなる。
【００２３】
＜別のセラミックパッケージの裏面＞
図２は、図１の第１圧電発振器１０とは外形形状の異なる第２圧電発振器３０を示した図である。図２（ａ）は、第２セラミックパッケージ３２の側面図であり、（ｂ）は、裏面図である。（ｃ）は、他の電子デバイスが複数搭載されるプリント基板９０に第２発電発振器３０がハンダペースト９５で固定した上面図である。
【００２４】
図２（ｂ）に描かれるように、第２圧電発振器３０は、この四角形の四隅に例えば０．６ｍｍ＊０．４ｍｍ程度の外部端子１８が形成されており、長手方向の２辺にそれぞれ２箇所、例えば０．２ｍｍ＊０．４ｍｍ程度の外部端子１８が形成されている。
図２（ｃ）において、プリント基板９０にはリード配線９４がエッチングなどで形成されている。第２圧電発振器３０は、そのリード配線９４上にハンダペースト９５で固定している。
【００２５】
第２圧電発振器３０も、第１圧電発振器１０と同様に、外部端子１８の表面は、底面シート１２ａに下面（外面）より距離ΔＺだけ内側に形成されている。外部端子１８の表面は、底面シート１２ａの外面より３μｍから５０μｍぐらい内側に形成されている。さらに好ましくは、外部端子１８の表面が底面シート１２ａの外面より３μｍから３０μｍぐらい内側に形成されると良い。外部端子１８の表面が底面シート１２ａの外面より５０μｍぐらい内側であってもプリント基板９０のリード配線９４とハンダペースト９５でしっかりと固定される。なお、表面実装型の第２圧電発振器３０は、一般的にハンダペースト９５が塗布されたプリント基板９０に実装されてからリフロー炉に投入されることで、プリント基板９０にハンダで固定される。
【００２６】
図３は、第１圧電発振器１０とは外形形状の異なる第３圧電発振器５０を示した断面図である。
第３圧電発振器５０は、上部パッケージ５０ａと下部パッケージ５０ｂとに分かれており、上部パッケージ５０ａは３枚のグリーンシートを積層して焼成により一体的に形成される。上部パッケージ５０ａは中央シート５２ａの両面に上側面シート５２ｂ及び下側面シート５２ｃを有している。上部パッケージ５０ａの上面に、圧電振動片２０が導電性接着剤ＡＤＨで接着される。その後、上部パッケージ５０ａの上面は、真空状態又は不活性ガス内のチャンバー内で封止材１１の上面に金属蓋１９が接合され、第３圧電発振器５０の内部を気密封止している。
【００２７】
一方、下部パッケージ５０ｂは、１枚のグリーンシートを焼成して形成される。下部パッケージ５０ｂは、底面シート５２ｄにベアチップＩＣ及びチップ素子ＣＥを搭載している。ベアチップＩＣはフリップチップ実装の超音波工法によって接合されている。またチップ素子ＣＥは導電性接着剤ＡＤＨにより固定されている。そして、ベアチップＩＣ及びチップ素子ＣＥを覆うように溶融樹脂５８が塗布されて、下部パッケージ５０ｂが上部パッケージ５０ａに固定される。すなわち、第３圧電発振器５０は、中央シート５２ａの上側に第１キャビティを形成して圧電振動片２０を収納し、中央シート５２ａの下側に第２キャビティを形成して圧電振動片２０ベアチップＩＣ及びチップ素子ＣＥを収納している。
【００２８】
底面シート５２ｄに形成された外部端子１８の表面は、底面シート５２ｄより３μｍから５０μｍぐらい内側に形成されている。底面シート５２ｄの平面が均一であるため、下部パッケージ５０ｂが傾くことがない。このため、ベアチップＩＣがフリップチップ実装の超音波工法で底面シート５２ｄに実装される際にも、金バンプＡｕが形成されたベアチップＩＣの面と配線面とが平行となる。
【００２９】
なお、圧電振動片２０のマウント電極１５はいわゆるスルーホールを経てベアチップＩＣの配線１７のうちの入力端子に接続する。そして、ベアチップＩＣの例えば出力、電源、アース用の端子は、チップ素子ＣＥや配線１７により導出され表面実装用の外部端子１８につながっている。
【００３０】
＜圧電発振器に対するベアチップＩＣの実装＞
図４は、第１圧電発振器１０のセラミックパッケージ１２にベアチップＩＣを実装する工程を示した断面図である。
【００３１】
図４（ａ）では、セラミックパッケージ１２が実装テーブル８１に載置されている。実装テーブル８１には、セラミックパッケージ１２を吸着する真空吸着孔８３が設けられており、真空吸着孔８３は不図示の真空ポンプに接続されている。セラミックパッケージ１２は、実装テーブル８１に載置されて真空吸着され、不図示のアライメントカメラにより画像処理が行われ、セラミックパッケージ１２の位置及びセラミックパッケージ１２内の配線１７の位置を確認される。
【００３２】
そして、ベアチップＩＣは、金バンプＡｕが形成された面を下にして、真空チャック８９でチャックされる。図４（ｂ）の矢印ＡＡに示されるように、画像処理の結果に基づいてベアチップＩＣが下降する。真空チャック８９は、ベアチップＩＣの金バンプＡｕが配線１７に接触した状態で、矢印ＡＢに示す水平方向に超音波振動を加え、ベアチップＩＣと配線１７とを接合させる。その後、図４（ｃ）に示すように、真空チャック８９を止めるとともに、真空吸着孔８３の真空も止められる。その後ベアチップＩＣがしっかり固定されるよう、アンダーフィル（不図示）などが注入される。
【００３３】
図４では、セラミックパッケージ１２に形成された外部端子１８の表面は、底面シート１２ａより３μｍから５０μｍぐらい内側に形成されているため、真空吸着孔８３により底面シート１２ａが実装テーブル８１にしっかりと真空吸着されている。そのため、ベアチップＩＣを矢印ＡＢに示す水平方向に超音波振動を加えた際にもセラミックパッケージ１２が動いてしまうことがない。
【００３４】
＜底面シート５２ｄの製造＞
図５は、第３圧電発振器５０の底面シート５２ｄの製造方法を示した図である。
【００３５】
図５（ａ）は、アルミナなどからなる大きなグリーンシート５５を示している。このグリーンシート５５の厚さは、例えば０．４ｍｍである。格子状の破線は、分割が予定されている分割すべき位置を仮想的に表した分割線５９である。図では４つに分割されるように描いてあるが実際は数十から数百に分割される。分割線５９に囲まれたシート部分は、例えば縦横それぞれ２．５ｍｍ＊２．０ｍｍの長方形である。まず、グリーンシート５５は、図５（ａ）に示すように、分割線５９に沿って矩形の溝部５４が型押し加工機などにより形成される。矩形の溝部５４の深さは約４０μｍから６０μｍである。
【００３６】
次に、図５（ｂ）に示すように、大きなグリーンシート５５の溝部５４にモリブデン（Ｍｏ）及びタングステン（Ｗ）などの導電ペーストを、不図示のマスクを使って型押しした位置と同じ位置にスクリーン印刷、カレンダー印刷、又はパッド印刷で塗布する。例えば、この印刷される導電ペーストの厚さは約２０μｍから３０μｍである。
【００３７】
次に、分割線５９に沿って切断して約１５００℃において所定時間にわたり焼成してから切断すると、各シート部分は、図５（ｃ）に示すような外部端子１８を有する底面シート５２ｄとなる。型押しした溝の深さが約４０μｍから６０μｍであり、塗布された導電ペーストの厚さが約２０μｍから３０μｍであるので、出来上がった外部端子１８の表面は、底面シート５２ｄの外面から１０μｍから４０μｍほど内側に形成される。なお、以上はグリーンシート５５が焼成しても収縮しない場合で説明した。グリーンシート５５が焼成されて収縮するような場合は、収縮率を考慮して型押し寸法などを設定する。
【００３８】
上記説明では、分割線５９に沿って切断してからグリーンシート５５を焼成したが、この順序以外でも底面シート５２ｄを生成することができる。例えば、分割前の大きなグリーンシート５５を焼成し、これを分割線５９に沿って切断しても良い。
【産業上の利用可能性】
【００３９】
なお上記実施例では、第１圧電発振器１０、第２圧電発振器３０及び第３圧電発振器５０は、アルミナセラミックパッケージで構成される場合を前提に説明したが、ガラスセラミックパッケージ又は樹脂パッケージであってもよい。
【００４０】
また、本実施例では、ベアチップＩＣをパッケージに接合する工法として超音波工法を挙げたが、Ｃ４工法、ＥＳＣ（Epoxy Encapsulated Solder Connection：樹脂先塗り金属接合）工法、圧接方式のＭＢＢ(Micro Bump Bonding)工法やスタッドバンプ+導電性接着剤方式のＳＢＢ（Stud Bump
Bonding）工法などの工法を使う場合であっても、外部端子がセラミックパッケージの外面よりも内側に形成されている圧電発振器は扱いやすい。
【００４１】
また、本実施例では小型化に有利なベアチップＩＣで説明してきたが、ベアチップＩＣ以外の半導体素子を使用する圧電発振器であってもよい。例えば、チップオンボード素子（ＣＯＢ：Chip On Board）をワイヤーボンディングで結線したりする場合でも、実装テーブルに外部端子がセラミックパッケージの外面よりも内側に形成されていると真空吸着し易い。ワイヤーボンディングは、金属ワイヤーに直径が数十ミクロンの金（Ａｕ）線やアルミニウム（Ａｌ）線を用いて、キャピラリー（図示せず）というノズルをガイドにして、チップオンボード素子と配線とを結線する結線である。
【図面の簡単な説明】
【００４２】
【図１】（ａ）は、第１圧電発振器１０の上面図であり金属蓋１９を取り去った状態の図である。 （ｂ）は、（ａ）に描いた圧電振動子のｂ−ｂ断面図である。 （ｃ）は、第１圧電発振器１０の裏面図である。
【図２】図１の第１圧電発振器１０とは外形形状の異なる第２圧電発振器３０を示した図である。
【図３】第１圧電発振器１０とは外形形状の異なる第３圧電発振器５０を示した断面図である。
【図４】（ａ）は、セラミックパッケージ１２が実装テーブル８１に載置されている図である。 （ｂ）の矢印ＡＡに示されるように、画像処理の結果に基づいてベアチップＩＣが下降する図である。 （ｃ）は、真空チャック８９を止めるとともに、真空吸着孔８３の真空も止められることを示した図である。
【図５】第３圧電発振器５０の底面シート５２ｄの製造方法を示した図である。
【符号の説明】
【００４３】
１０ … 第１圧電発振器、
１１ … 封止材
１２ … セラミックパッケージ（１２ａ …底面シート，１２ｂ …台座シート，１２ｃ …側面シート，５２ａ …中央シート，５２ｂ …上側面シート，５２ｃ …下側面シート，５２ｄ …底面シート）
１５ … マウント電極
１７ … 配線
１８ … 外部端子
１９ … 金属蓋
２０ … 圧電振動片
３０ … 第２圧電発振器
３２ … セラミックパッケージ
４０ … プリント基板
５０ … 第３圧電発振器（５０ａ …上部パッケージ，５０ｂ …下部パッケージ）
５４ … 溝部
５５ … グリーンシート
５８ … 溶融樹脂
５９ … 分割線
８１ … 実装テーブル
８３ … 真空吸着孔
８９ … 真空チャック
９０ … プリント基板
９４ … リード配線
９５ … ハンダペースト
ＡＤＨ …導電性接着剤
Ａｕ … 金バンプ
ＣＥ … チップ素子
ＩＣ … ベアチップ
【技術分野】
【０００１】
本発明は圧電発振器の構造改良に関するものであり、特にパッケージ内部に発振回路を備える表面実装用の圧電発振器に関するものである。
【背景技術】
【０００２】
水晶発振子など圧電発振器は、周波数特性に優れているため、表面実装のプリント基板用の部品の一つとして多用されている。圧電発振器は集積化の要求に応じるため、プリント基板実装に実装されるように小型化が進み、圧電発振器のパッケージ内に配置される発振回路用のベアチップ又はコンデンサーなどのチップ素子なども小型化している。圧電発振器のパッケージに小型になったベアチップ又はチップ素子を実装する際には、一般的にフリップチップ実装が行われる。また、チップ素子に対しては導電性接着剤を塗布している。
【０００３】
パッケージ内にベアチップ又はチップ素子を取り付ける際には、その位置決めが非常に重要となる。その一環として、パッケージを真空チャックするなどして、パッケージが傾いたり移動したりしないようにしている。しかしながら、パッケージに形成された外部端子などは、スクリーン印刷などでメタライジングされているため、その外部端子の厚さにバラツキが生じている。
【特許文献１】特開平７−３３６１７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
外部端子の厚さにバラツキが生じていると、パッケージを真空チャックしてもフリップチップ実装時にパッケージが傾いてしまい、ベアチップなどをパッケージ内の端子の正確な位置に実装できない問題が生じている。
【０００５】
本発明の目的は、パッケージ内にベアチップ又はチップ素子を取り付ける際に、パッケージが傾かないようにするとともに、多量生産が可能で且つパッケージのコンパクト化が容易に達成できる技術を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、第１の観点の表面実装用の圧電発振器は、圧電振動片及び電子回路が内面に実装されるパッケージと、このパッケージの外面に２以上形成され、圧電振動片及び電子回路と電気接続される外部端子と、を備える。そして、外部端子の表面が、パッケージの外面よりも内側に形成されている。
第１の観点の表面実装用の圧電発振器は、その外部端子の表面がパッケージの外面よりも内側に形成されているため、パッケージが基板又はテーブルなどに載置された際にパッケージが傾くことがない。
【０００７】
第２の観点の表面実装用の圧電発振器は、外部端子の表面が、パッケージの外面より３μｍから５０μｍ内側に形成されている。
外部端子の表面がパッケージの外面より３μｍ内側に形成されているため、パッケージが基板又はテーブルなどに載置された際にパッケージが傾くことがない。さらに外部端子の表面がパッケージの外面より５０μｍ以内の内側であるため、圧電発振器がハンダペーストなどでプリント基板に実装された際にしっかりと固着することができる。
【０００８】
第３の観点の表面実装用の圧電発振器は、パッケージはグリーンシートから形成されたセラミックパッケージであり、外部端子はグリーンシートに金属ペーストが印刷されて形成されている。
発電発振器のパッケージには、アルミナ又はガラスセラミックが使用されることが、温度変化又は周波数の経時変化にとって好ましい。
【０００９】
第４の観点の表面実装用の圧電発振器では、パッケージの底面形状は四角形であり、外部端子は、四角形の辺の中央に形成されている。
第４の観点の表面実装用の圧電発振器は、プリント基板などにハンダペーストで固定される際に好ましい。圧電発振器の四隅が着座面として接するためプリント基板などに姿勢よく実装される。
【００１０】
第５の観点の表面実装用の圧電発振器の内部は、不活性ガス又は真空雰囲気である。
内部が不活性ガス又は真空雰囲気であると、圧電振動片の温度変化又は周波数の経時変化にとって好ましい。
【００１１】
第６の観点では、電子回路がフリップチップ実装されている。
第６の観点の表面実装用の圧電発振器は、電子回路が小型化しやすいフリップチップ実装が行われる。フリップチップ実装では電子回路をパッケージの面に平行に移動させて実装するので、パッケージをしっかり固定する必要がある。外部端子の表面がパッケージの外面よりも内側に形成されているためパッケージが傾くことがなく、真空吸着もし易い。
【００１２】
第７の観点では、圧電振動片が第１キャビティ内に実装され、電子回路が第１キャビティとは仕切られた第２キャビティに実装されている。
第７の観点の表面実装用の圧電発振器は、圧電振動片と電子回路とが別個の空間に収容して、小型化及び経済性を計ることができる。また、電子回路を実装し易い。
【発明の効果】
【００１３】
パッケージが傾かないようにするとともに、多量生産が可能で且つパッケージのコンパクト化が容易に達成できる表面実装用の圧電発振器を提供する。
【発明を実施するための最良の形態】
【００１４】
以下に、本発明に係る圧電発振器の製造方法及び製造装置の実施の形態について説明する。
＜セラミックパッケージの構成＞
図１（ａ）は、第１圧電発振器１０の上面図であり金属蓋１９を取り去った状態の図である。（ｂ）は、（ａ）に描いた圧電振動子のｂ−ｂ断面図である。（ｃ）は、第１圧電発振器１０の裏面図である。
【００１５】
第１圧電発振器１０は平板状の底面シート１２ａと、底面シート１２ａに重ねて形成された台座シート１２ｂと、側面シート１２ｃとを備えたセラミックパッケージ１２を有している。この側面シート１２ｃの上面には封止材１１が形成され、金属蓋１９が接合される。第１圧電発振器１０の大きさは、例えば縦２．５ｍｍ＊横２．０ｍｍ、縦２．０ｍｍ＊横１．６ｍｍ又は縦１．６ｍｍ＊横１．２ｍｍである。底面シート１２ａ、台座シート１２ｂ、又は側面シート１２ｃは、焼成前はグリーンシートと呼ばれるセラミック基板で構成されており、それらの厚さは特に限定されず、用途に応じて適宜決定すればよい。一枚のグリーンシートの厚さは一般的には０．１〜２ｍｍ、好ましくは０．２〜０．６ｍｍ程度とすればよい。
【００１６】
セラミックパッケージ１２の内面側、つまり底面シート１２ａの上面には、ベアチップＩＣ又はチップ素子ＣＥが実装されるための配線１７が形成されている。ベアチップＩＣは複数の端子を有しており、その端子に合致する位置に対応する配線１７が底面シート１２ａの上面に形成されている。また、発振回路を構成するチップ素子ＣＥに対応した配線１７も底面シート１２ａの上面に形成されている。また、セラミックパッケージ１２に搭載される圧電振動片２０の接続電極の位置に対応して、マウント電極１５が台座シート１２ｂに形成されている。
【００１７】
そして、ベアチップＩＣ用の配線１７又はマウント電極１５は、セラミックパッケージ１２の裏面、つまり底面シート１２ａに下面に形成された表面実装用の外部端子１８と導通部を介して電気的に接続されている。外部端子１８は、図１（ｃ）に示されるように、４つ設けられている。第１圧電発振器１０は、通常２つから１０以下の外部端子１８を有している。外部端子１８は、モリブデン（Ｍｏ）及びタングステン（Ｗ）などの導電ペーストでスクリーン印刷、カレンダー印刷、又はパッド印刷で形成される。形成される導電ペースト層の厚さは、特に限定されないが、一般的には１〜１００μｍ、好ましくは５〜３０μｍ程度である。
【００１８】
小型化に伴い、ベアチップＩＣは、ワイヤー接続を要しないフリップチップ実装で実装される。フリップチップ実装とは、ベアチップＩＣに金バンプＡｕを付け、セラミックパッケージなどの基板と直接接合する実装方法である。フリップチップ実装のうち、例えば超音波工法は、実装時にチップを加圧しながら基板面に平行な方向に超音波振動を加え接合する。したがって、特にフリップチップ実装では、金バンプＡｕが形成されたベアチップＩＣの面と配線面とが平行である必要がある。ベアチップＩＣの面と配線面とが傾いているとうまく接合できないことがある。なお、圧電振動片２０及びチップ素子ＣＥは、通常、導電性接着剤ＡＤＨで実装されることが多い。
【００１９】
図１の第１圧電発振器１０では、ベアチップＩＣ及びチップ素子ＣＥが実装された後、圧電振動片２０が搭載される。その後、セラミックパッケージ１２は、真空状態又は不活性ガス内のチャンバー内で封止材１１の上面に金属蓋１９が接合され、第１圧電発振器１０の内部を気密封止している。したがって第１圧電発振器１０の内部は、不活性ガス、又は真空雰囲気で占められている。
【００２０】
さて、図１（ｂ）に示されるように、外部端子１８の表面は、底面シート１２ａに下面（外面）より距離ΔＺだけ内側に形成されている。外部端子１８の表面は、底面シート１２ａと同一面以下であればよいが、３μｍから５０μｍぐらい内側に形成されていることが好ましい。５０μｍ以上であると、第１圧電発振器１０がプリント基板４０（図２参照）などにハンダペーストを使って実装される際に、ハンダペーストが薄くて外部端子１８に接触しない場合が生じるからである。さらに好ましくは、外部端子１８の表面が底面シート１２ａの外面より３μｍから３０μｍぐらい内側に形成されると良い。
【００２１】
底面シート１２ａは１枚のグリーンシートで形成されており、焼成した後であっても平面度はあまり変わらない。一方、１つの外部端子１８の焼成後の面は、その一部が盛り上がったりして焼成される場合がある。また、スクリーン印刷などでは複数の外部端子１８の焼成後の面が均一高さに形成し難く、一部の外部端子１８の高さと他の外部端子１８の高さとが異なってしまうことがある。したがって、一部の外部端子１８の表面高さが、他の外部端子１８の表面高さと異なっていると、セラミックパッケージ１２が傾いてしまう。しかし、図１の第１圧電発振器１０は、外部端子１８の表面が、底面シート１２ａの外面を越えないように形成されているため、外部端子１８の一部に多少の高さのバラツキが生じていても、セラミックパッケージ１２が傾いてしまうことがない。
【００２２】
また、図１（ｃ）に描かれるように、第１圧電発振器１０の底面形状は四角形である。この四角形の四辺の中央付近に外部端子１８が形成されている。この外部端子１８は、例えば０．６ｍｍ＊０．４ｍｍ程度で形成されており、第１圧電発振器１０の寸法が２．５ｍｍ＊２．０ｍｍであれば外部端子１８の底面積の約１９パーセントを外部端子１８が占めている。第１圧電発振器１０の寸法が縦２．０ｍｍ＊横１．６ｍｍ又は縦１．６ｍｍ＊横１．２ｍｍのように小さくなっても、外部端子１８はプリント基板９０のリード配線９４との関係で同じ割合で小さくならない。したがって第１圧電発振器１０の寸法が小さくなるほど外部端子１８が占める割合が大きくなる。
【００２３】
＜別のセラミックパッケージの裏面＞
図２は、図１の第１圧電発振器１０とは外形形状の異なる第２圧電発振器３０を示した図である。図２（ａ）は、第２セラミックパッケージ３２の側面図であり、（ｂ）は、裏面図である。（ｃ）は、他の電子デバイスが複数搭載されるプリント基板９０に第２発電発振器３０がハンダペースト９５で固定した上面図である。
【００２４】
図２（ｂ）に描かれるように、第２圧電発振器３０は、この四角形の四隅に例えば０．６ｍｍ＊０．４ｍｍ程度の外部端子１８が形成されており、長手方向の２辺にそれぞれ２箇所、例えば０．２ｍｍ＊０．４ｍｍ程度の外部端子１８が形成されている。
図２（ｃ）において、プリント基板９０にはリード配線９４がエッチングなどで形成されている。第２圧電発振器３０は、そのリード配線９４上にハンダペースト９５で固定している。
【００２５】
第２圧電発振器３０も、第１圧電発振器１０と同様に、外部端子１８の表面は、底面シート１２ａに下面（外面）より距離ΔＺだけ内側に形成されている。外部端子１８の表面は、底面シート１２ａの外面より３μｍから５０μｍぐらい内側に形成されている。さらに好ましくは、外部端子１８の表面が底面シート１２ａの外面より３μｍから３０μｍぐらい内側に形成されると良い。外部端子１８の表面が底面シート１２ａの外面より５０μｍぐらい内側であってもプリント基板９０のリード配線９４とハンダペースト９５でしっかりと固定される。なお、表面実装型の第２圧電発振器３０は、一般的にハンダペースト９５が塗布されたプリント基板９０に実装されてからリフロー炉に投入されることで、プリント基板９０にハンダで固定される。
【００２６】
図３は、第１圧電発振器１０とは外形形状の異なる第３圧電発振器５０を示した断面図である。
第３圧電発振器５０は、上部パッケージ５０ａと下部パッケージ５０ｂとに分かれており、上部パッケージ５０ａは３枚のグリーンシートを積層して焼成により一体的に形成される。上部パッケージ５０ａは中央シート５２ａの両面に上側面シート５２ｂ及び下側面シート５２ｃを有している。上部パッケージ５０ａの上面に、圧電振動片２０が導電性接着剤ＡＤＨで接着される。その後、上部パッケージ５０ａの上面は、真空状態又は不活性ガス内のチャンバー内で封止材１１の上面に金属蓋１９が接合され、第３圧電発振器５０の内部を気密封止している。
【００２７】
一方、下部パッケージ５０ｂは、１枚のグリーンシートを焼成して形成される。下部パッケージ５０ｂは、底面シート５２ｄにベアチップＩＣ及びチップ素子ＣＥを搭載している。ベアチップＩＣはフリップチップ実装の超音波工法によって接合されている。またチップ素子ＣＥは導電性接着剤ＡＤＨにより固定されている。そして、ベアチップＩＣ及びチップ素子ＣＥを覆うように溶融樹脂５８が塗布されて、下部パッケージ５０ｂが上部パッケージ５０ａに固定される。すなわち、第３圧電発振器５０は、中央シート５２ａの上側に第１キャビティを形成して圧電振動片２０を収納し、中央シート５２ａの下側に第２キャビティを形成して圧電振動片２０ベアチップＩＣ及びチップ素子ＣＥを収納している。
【００２８】
底面シート５２ｄに形成された外部端子１８の表面は、底面シート５２ｄより３μｍから５０μｍぐらい内側に形成されている。底面シート５２ｄの平面が均一であるため、下部パッケージ５０ｂが傾くことがない。このため、ベアチップＩＣがフリップチップ実装の超音波工法で底面シート５２ｄに実装される際にも、金バンプＡｕが形成されたベアチップＩＣの面と配線面とが平行となる。
【００２９】
なお、圧電振動片２０のマウント電極１５はいわゆるスルーホールを経てベアチップＩＣの配線１７のうちの入力端子に接続する。そして、ベアチップＩＣの例えば出力、電源、アース用の端子は、チップ素子ＣＥや配線１７により導出され表面実装用の外部端子１８につながっている。
【００３０】
＜圧電発振器に対するベアチップＩＣの実装＞
図４は、第１圧電発振器１０のセラミックパッケージ１２にベアチップＩＣを実装する工程を示した断面図である。
【００３１】
図４（ａ）では、セラミックパッケージ１２が実装テーブル８１に載置されている。実装テーブル８１には、セラミックパッケージ１２を吸着する真空吸着孔８３が設けられており、真空吸着孔８３は不図示の真空ポンプに接続されている。セラミックパッケージ１２は、実装テーブル８１に載置されて真空吸着され、不図示のアライメントカメラにより画像処理が行われ、セラミックパッケージ１２の位置及びセラミックパッケージ１２内の配線１７の位置を確認される。
【００３２】
そして、ベアチップＩＣは、金バンプＡｕが形成された面を下にして、真空チャック８９でチャックされる。図４（ｂ）の矢印ＡＡに示されるように、画像処理の結果に基づいてベアチップＩＣが下降する。真空チャック８９は、ベアチップＩＣの金バンプＡｕが配線１７に接触した状態で、矢印ＡＢに示す水平方向に超音波振動を加え、ベアチップＩＣと配線１７とを接合させる。その後、図４（ｃ）に示すように、真空チャック８９を止めるとともに、真空吸着孔８３の真空も止められる。その後ベアチップＩＣがしっかり固定されるよう、アンダーフィル（不図示）などが注入される。
【００３３】
図４では、セラミックパッケージ１２に形成された外部端子１８の表面は、底面シート１２ａより３μｍから５０μｍぐらい内側に形成されているため、真空吸着孔８３により底面シート１２ａが実装テーブル８１にしっかりと真空吸着されている。そのため、ベアチップＩＣを矢印ＡＢに示す水平方向に超音波振動を加えた際にもセラミックパッケージ１２が動いてしまうことがない。
【００３４】
＜底面シート５２ｄの製造＞
図５は、第３圧電発振器５０の底面シート５２ｄの製造方法を示した図である。
【００３５】
図５（ａ）は、アルミナなどからなる大きなグリーンシート５５を示している。このグリーンシート５５の厚さは、例えば０．４ｍｍである。格子状の破線は、分割が予定されている分割すべき位置を仮想的に表した分割線５９である。図では４つに分割されるように描いてあるが実際は数十から数百に分割される。分割線５９に囲まれたシート部分は、例えば縦横それぞれ２．５ｍｍ＊２．０ｍｍの長方形である。まず、グリーンシート５５は、図５（ａ）に示すように、分割線５９に沿って矩形の溝部５４が型押し加工機などにより形成される。矩形の溝部５４の深さは約４０μｍから６０μｍである。
【００３６】
次に、図５（ｂ）に示すように、大きなグリーンシート５５の溝部５４にモリブデン（Ｍｏ）及びタングステン（Ｗ）などの導電ペーストを、不図示のマスクを使って型押しした位置と同じ位置にスクリーン印刷、カレンダー印刷、又はパッド印刷で塗布する。例えば、この印刷される導電ペーストの厚さは約２０μｍから３０μｍである。
【００３７】
次に、分割線５９に沿って切断して約１５００℃において所定時間にわたり焼成してから切断すると、各シート部分は、図５（ｃ）に示すような外部端子１８を有する底面シート５２ｄとなる。型押しした溝の深さが約４０μｍから６０μｍであり、塗布された導電ペーストの厚さが約２０μｍから３０μｍであるので、出来上がった外部端子１８の表面は、底面シート５２ｄの外面から１０μｍから４０μｍほど内側に形成される。なお、以上はグリーンシート５５が焼成しても収縮しない場合で説明した。グリーンシート５５が焼成されて収縮するような場合は、収縮率を考慮して型押し寸法などを設定する。
【００３８】
上記説明では、分割線５９に沿って切断してからグリーンシート５５を焼成したが、この順序以外でも底面シート５２ｄを生成することができる。例えば、分割前の大きなグリーンシート５５を焼成し、これを分割線５９に沿って切断しても良い。
【産業上の利用可能性】
【００３９】
なお上記実施例では、第１圧電発振器１０、第２圧電発振器３０及び第３圧電発振器５０は、アルミナセラミックパッケージで構成される場合を前提に説明したが、ガラスセラミックパッケージ又は樹脂パッケージであってもよい。
【００４０】
また、本実施例では、ベアチップＩＣをパッケージに接合する工法として超音波工法を挙げたが、Ｃ４工法、ＥＳＣ（Epoxy Encapsulated Solder Connection：樹脂先塗り金属接合）工法、圧接方式のＭＢＢ(Micro Bump Bonding)工法やスタッドバンプ+導電性接着剤方式のＳＢＢ（Stud Bump
Bonding）工法などの工法を使う場合であっても、外部端子がセラミックパッケージの外面よりも内側に形成されている圧電発振器は扱いやすい。
【００４１】
また、本実施例では小型化に有利なベアチップＩＣで説明してきたが、ベアチップＩＣ以外の半導体素子を使用する圧電発振器であってもよい。例えば、チップオンボード素子（ＣＯＢ：Chip On Board）をワイヤーボンディングで結線したりする場合でも、実装テーブルに外部端子がセラミックパッケージの外面よりも内側に形成されていると真空吸着し易い。ワイヤーボンディングは、金属ワイヤーに直径が数十ミクロンの金（Ａｕ）線やアルミニウム（Ａｌ）線を用いて、キャピラリー（図示せず）というノズルをガイドにして、チップオンボード素子と配線とを結線する結線である。
【図面の簡単な説明】
【００４２】
【図１】（ａ）は、第１圧電発振器１０の上面図であり金属蓋１９を取り去った状態の図である。 （ｂ）は、（ａ）に描いた圧電振動子のｂ−ｂ断面図である。 （ｃ）は、第１圧電発振器１０の裏面図である。
【図２】図１の第１圧電発振器１０とは外形形状の異なる第２圧電発振器３０を示した図である。
【図３】第１圧電発振器１０とは外形形状の異なる第３圧電発振器５０を示した断面図である。
【図４】（ａ）は、セラミックパッケージ１２が実装テーブル８１に載置されている図である。 （ｂ）の矢印ＡＡに示されるように、画像処理の結果に基づいてベアチップＩＣが下降する図である。 （ｃ）は、真空チャック８９を止めるとともに、真空吸着孔８３の真空も止められることを示した図である。
【図５】第３圧電発振器５０の底面シート５２ｄの製造方法を示した図である。
【符号の説明】
【００４３】
１０ … 第１圧電発振器、
１１ … 封止材
１２ … セラミックパッケージ（１２ａ …底面シート，１２ｂ …台座シート，１２ｃ …側面シート，５２ａ …中央シート，５２ｂ …上側面シート，５２ｃ …下側面シート，５２ｄ …底面シート）
１５ … マウント電極
１７ … 配線
１８ … 外部端子
１９ … 金属蓋
２０ … 圧電振動片
３０ … 第２圧電発振器
３２ … セラミックパッケージ
４０ … プリント基板
５０ … 第３圧電発振器（５０ａ …上部パッケージ，５０ｂ …下部パッケージ）
５４ … 溝部
５５ … グリーンシート
５８ … 溶融樹脂
５９ … 分割線
８１ … 実装テーブル
８３ … 真空吸着孔
８９ … 真空チャック
９０ … プリント基板
９４ … リード配線
９５ … ハンダペースト
ＡＤＨ …導電性接着剤
Ａｕ … 金バンプ
ＣＥ … チップ素子
ＩＣ … ベアチップ
【特許請求の範囲】
【請求項１】
基板に表面実装される圧電発振器であって、
圧電振動片及び電子回路が内面に実装されるパッケージと、
このパッケージの外面に２以上形成され、前記圧電振動片及び電子回路と電気接続される外部端子と、を備え、
前記外部端子の表面が、前記パッケージの外面よりも内側に形成されていることを特徴とする表面実装用の圧電発振器。
【請求項２】
前記外部端子の表面が、前記パッケージの外面より３μｍから５０μｍ内側に形成されていることを特徴とする請求項１に記載の表面実装用の圧電発振器。
【請求項３】
前記パッケージはグリーンシートから形成されたセラミックパッケージであり、前記外部端子は前記グリーンシートに金属ペーストが印刷されて形成されていることを特徴とする請求項１又は請求項２に記載の表面実装用の圧電発振器。
【請求項４】
前記パッケージの底面形状は四角形であり、前記外部端子は、前記四角形の辺の中央に形成されていることを特徴とする請求項１ないし請求項３のいずれか一項に記載の表面実装用の圧電発振器。
【請求項５】
前記圧電発振器内部は、不活性ガス又は真空雰囲気であることを特徴とする請求項１ないし請求項４のいずれか一項に記載の表面実装用の圧電発振器。
【請求項６】
前記電子回路は、フリップチップ実装されていること特徴とする請求項１ないし請求項５のいずれか一項に記載の表面実装用の圧電発振器。
【請求項７】
前記圧電振動片は第１キャビティ内に実装され、前記電子回路は前記第１キャビティとは仕切られた第２キャビティに実装されていること特徴とする請求項１ないし請求項７のいずれか一項に記載の表面実装用の圧電発振器。
【請求項１】
基板に表面実装される圧電発振器であって、
圧電振動片及び電子回路が内面に実装されるパッケージと、
このパッケージの外面に２以上形成され、前記圧電振動片及び電子回路と電気接続される外部端子と、を備え、
前記外部端子の表面が、前記パッケージの外面よりも内側に形成されていることを特徴とする表面実装用の圧電発振器。
【請求項２】
前記外部端子の表面が、前記パッケージの外面より３μｍから５０μｍ内側に形成されていることを特徴とする請求項１に記載の表面実装用の圧電発振器。
【請求項３】
前記パッケージはグリーンシートから形成されたセラミックパッケージであり、前記外部端子は前記グリーンシートに金属ペーストが印刷されて形成されていることを特徴とする請求項１又は請求項２に記載の表面実装用の圧電発振器。
【請求項４】
前記パッケージの底面形状は四角形であり、前記外部端子は、前記四角形の辺の中央に形成されていることを特徴とする請求項１ないし請求項３のいずれか一項に記載の表面実装用の圧電発振器。
【請求項５】
前記圧電発振器内部は、不活性ガス又は真空雰囲気であることを特徴とする請求項１ないし請求項４のいずれか一項に記載の表面実装用の圧電発振器。
【請求項６】
前記電子回路は、フリップチップ実装されていること特徴とする請求項１ないし請求項５のいずれか一項に記載の表面実装用の圧電発振器。
【請求項７】
前記圧電振動片は第１キャビティ内に実装され、前記電子回路は前記第１キャビティとは仕切られた第２キャビティに実装されていること特徴とする請求項１ないし請求項７のいずれか一項に記載の表面実装用の圧電発振器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００８−２７７９２７（Ｐ２００８−２７７９２７Ａ）
【公開日】平成２０年１１月１３日（２００８．１１．１３）
【国際特許分類】
【出願番号】特願２００７−１１６２８０（Ｐ２００７−１１６２８０）
【出願日】平成１９年４月２６日（２００７．４．２６）
【出願人】（０００２３２４８３）日本電波工業株式会社 (1,148)
【Ｆターム（参考）】
【公開日】平成２０年１１月１３日（２００８．１１．１３）
【国際特許分類】
【出願日】平成１９年４月２６日（２００７．４．２６）
【出願人】（０００２３２４８３）日本電波工業株式会社 (1,148)
【Ｆターム（参考）】
[ Back to top ]