複合電子部品
【課題】静電容量が小さく且つ放電特性、耐熱性及び耐候性に優れた静電気対策素子とコモンモードフィルタとを組み合わせて構成された小型で高性能な複合電子部品を提供する。
【解決手段】複合電子部品１００は、第１及び第２の磁性基体１１ａ、１１ｂに挟まれたコモンモードフィルタ層１２ａ及び静電気対策素子層１２ｂを備え、静電気対策素子層１２ｂは、下地絶縁層２７の表面に形成されたギャップ電極２８〜３１と、ギャップ電極２８〜３１を覆う静電気吸収層３３とを備えている。ギャップ２８Ｇ〜３１Ｇは、スパイラル導体１７，１８の最外周よりも外側に配置されている。磁性コア３６は磁性粉及びカーボンを含有する樹脂からなり、ギャップ電極２８〜３１の上方を覆う保護層として機能する。静電気吸収層３３は低電圧放電タイプの静電気保護材料として機能し、静電気などの過電圧が印加された際に静電気吸収層３３を介して電極間で初期放電が確保される。
【解決手段】複合電子部品１００は、第１及び第２の磁性基体１１ａ、１１ｂに挟まれたコモンモードフィルタ層１２ａ及び静電気対策素子層１２ｂを備え、静電気対策素子層１２ｂは、下地絶縁層２７の表面に形成されたギャップ電極２８〜３１と、ギャップ電極２８〜３１を覆う静電気吸収層３３とを備えている。ギャップ２８Ｇ〜３１Ｇは、スパイラル導体１７，１８の最外周よりも外側に配置されている。磁性コア３６は磁性粉及びカーボンを含有する樹脂からなり、ギャップ電極２８〜３１の上方を覆う保護層として機能する。静電気吸収層３３は低電圧放電タイプの静電気保護材料として機能し、静電気などの過電圧が印加された際に静電気吸収層３３を介して電極間で初期放電が確保される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複合電子部品に関し、特に、インダクタ素子と静電気対策素子とを組み合わせて構成された複合電子部品の構造に関するものである。
【背景技術】
【０００２】
近年、高速な信号伝送インターフェースとしてＵＳＢ２．０やＨＤＭＩなどの規格が広く普及し、パーソナルコンピュータやデジタルハイビジョンテレビなど数多くのデジタル機器に用いられている。これらのインターフェースは、古くから一般的であったシングルエンド伝送方式とは異なり、一対の信号ラインを用いて差動信号（ディファレンシャルモード信号）を伝送する差動信号方式が採用されている。
【０００３】
差動伝送方式は、シングルエンド伝送方式と比べて信号ラインから発生する放射電磁界が少ないだけでなく、外来ノイズの影響を受けにくいという優れた特徴を有している。このため、信号の小振幅化が容易であり、小振幅化による立ち上がり時間及び立ち下がり時間の短縮によって、シングルエンド伝送方式よりも高速な信号伝送を行うことが可能となる。
【０００４】
図１２は、一般的な差動伝送回路の回路図である。
【０００５】
図１２に示す差動伝送回路は、一対の信号ライン１，２と、信号ライン１，２にディファレンシャルモード信号を供給する出力バッファ３と、信号ライン１，２からのディファレンシャルモード信号を受ける入力バッファ４とを備えている。かかる構成により、出力バッファ３に与えられる入力信号ＩＮは、一対の信号ライン１，２を経由して入力バッファ４へ伝えられ、出力信号ＯＵＴとして再生される。このような差動伝送回路は、上述の通り、信号ライン１，２から発生する放射電磁界が少ないという特徴を有しているが、信号ライン１，２に共通のノイズ（コモンモードノイズ）が重畳した場合には比較的大きな放射電磁界を発生させてしまう。コモンモードノイズによって発生する放射電磁界を低減するためには、図１２に示すように、信号ライン１，２にコモンモードフィルタ（コモンモードチョークコイル）５を挿入することが有効である。
【０００６】
コモンモードフィルタ５は、信号ライン１，２を伝わる差動成分（ディファレンシャルモード信号）に対するインピーダンスが低く、同相成分（コモンモードノイズ）に対するインピーダンスが高いという特性を有している。このため、信号ライン１，２にコモンモードチョークコイル５を挿入することにより、ディファレンシャルモード信号を実質的に減衰させることなく、一対の信号ライン１，２を伝わるコモンモードノイズを遮断することができる。
【０００７】
ＨＤＭＩのような最新の高速デジタルインターフェースでは、高転送レートの微小信号を取り扱うため、静電気に対して非常に敏感なＩＣが使用され、静電気が大きな問題となる。静電気によるＩＣの破壊を防止するため、信号ラインとグランドとの間に静電気対策部品としてのバリスタが使用されている。しかし、バリスタを使用すると信号波形が鈍り、信号品質が劣化することから、より低容量の静電気対策部品が求められている。例えば、特許文献１では、図１３に示すように、ＩＣ６に接続された信号ライン７，７上にコイル部品８を直列接続すると共に、各信号ライン７とグランドとの間に静電気対策部品９を接続し、静電気対策部品９の静電容量を０．３ｐＦ以下とした静電気対策回路が提案されている（特許文献１図９参照）。
【０００８】
また、特許文献２には、コモンモードノイズフィルタと静電気保護機能をワンパッケージに収めた複合電子部品において、静電気保護機能を有する電圧依存性抵抗材料を最上部に設けた構造が開示されている。この構造によれば、多数の絶縁層を含む積層体の焼成後に電圧依存性抵抗材料を設けることができ、これにより、焼成時に電圧依存性抵抗材料の酸化、分解などにより静電気保護機能が低下してしまうことを防止でき、その結果、静電気保護機能を向上させることができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−２８２１４号公報
【特許文献２】特開２００７−２１４１６６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献２に記載されたコモンモードフィルタにおいては、静電気対策素子を構成する電圧依存性抵抗材料に樹脂が含まれているため、製造工程上の制約から静電気対策素子を最上部に設けなければならならず、設計上の制約が大きいという問題があった。また、電圧依存性抵抗材料は１０μｍ程度の非常に微細なギャップ間に充填されるが、最上部においては、導体パターンが形成された絶縁層の多数積層する構造に起因して平面の凹凸が大きいため、非常に微細なギャップを安定的に形成することは極めて困難である。さらに、その最上層に静電気対策素子を形成する場合には、製造工程も複雑化し、製造コストも増加するという問題があった。
【００１１】
したがって、本発明の目的は、静電容量が小さく且つ放電特性、耐熱性及び耐候性に優れた静電気対策素子とコモンモードフィルタとを組み合わせて構成された小型で高性能な複合電子部品を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明による複合電子部品は、２つの磁性基体の間にインダクタ素子と静電気対策素子とを有する複合電子部品であって、前記インダクタ素子は、樹脂からなる絶縁層と、前記絶縁層上に形成されたコイル導体パターンとを備え、前記静電気対策素子は、下地絶縁層と、前記下地絶縁層上においてギャップを介して相互に対向配置された電極と、少なくとも前記電極間に配置された静電気吸収層と、前記ギャップの上方及び下方の少なくとも一方に設けられた保護層とを備え、前記静電気吸収層は、絶縁性無機材料のマトリックス中に導電性無機材料が不連続に分散したコンポジットであり、前記保護層は、磁性粉及びカーボンを含有する樹脂からなることを特徴とする。
【００１３】
本発明によれば、静電容量が非常に小さく、放電開始電圧が低く、且つ、放電耐性に優れた低電圧放電タイプの静電気対策素子を備えるので、静電気対策を行っていない場合の信号と同等の信号を伝送することができ、特性インピーダンスの低下を抑制することができる。しかも、静電気保護材料として絶縁性無機材料と導電性無機材料とのコンポジットを構成しているので、耐圧性が格段に高められるとともに、温度や湿度等の外部環境への耐候性が格段に高められる。また、インダクタ素子と静電気対策素子がワンチップ化されていることから、非常に小型で高機能な電子部品を提供することができる。
【００１４】
さらに本発明によれば、静電気対策素子が静電気を吸収する際に部分的に破損、変形し、静電気吸収層の上方又は下方に設けられた保護層に穴が空くようなことがあっても、保護層に含まれる磁性粉及びカーボンが穴に入り込んで穴が修復されるので、静電気対策素子のインピーダンスの低下を防止することができる。さらに、保護層に含まれる微量のカーボンが穴に入り込んで凝集し、カーボンが導電性粒子として有効に機能し、静電気による過電圧が印加されたときにその放電ルートとして作用することから、静電気保護機能の低下を防止して製品の長寿命化を実現することができる。
【００１５】
なお、本明細書において、「コンポジット」とは、絶縁性無機材料のマトリックス中に導電性無機材料が分散した状態を意味し、絶縁性無機材料のマトリックス中に導電性無機材料が一様に或いはランダムに分散した状態のみならず、絶縁性無機材料のマトリックス中に導電性無機材料の集合体が分散した状態、すなわち一般に海島構造と呼ばれる状態を含む概念である。また、本明細書において「絶縁性」とは、０．１Ωｃｍ以上を、「導電性」とは、０．１Ωｃｍ未満を意味し、所謂「半導電性」は、その比抵抗が０．１Ωｃｍ以上である限り、前者の絶縁性に含まれる。
【００１６】
本発明において、前記保護層は、積層方向に延びる略柱状の磁性コアとして構成されていることが好ましい。この構成によれば、インダクタ素子の特性を高めるための磁性コアを保護層として兼用することができ、磁性コアを用いて静電気対策素子のインピーダンスの低下を防止することができる。
【００１７】
本発明において、前記保護層は、前記インダクタ素子と前記静電気対策素子との間に設けられた層であることが好ましい。これによれば、インダクタ素子と静電気対策素子とを磁気的に分離することができ、インダクタ素子の特性を向上させることができる。
【００１８】
本発明において、前記保護層は、下地面の全面に設けられていることが好ましい。この構成によれば、保護層を選択的に形成する必要がないことから、保護層を容易に形成することができ、製造コストの低減を図ることができる。
【００１９】
本発明において、前記コイル導体パターンが円形スパイラルであり、前記ギャップが前記円形スパイラルの外側に設けられていることが好ましい。この構成によれば、静電気保護機能の低下を防止して製品の長寿命化を図ることができるだけでなく、コイル導体パターンの外側に磁性コアを設けることができ、インダクタ素子の特性をさらに向上させることができる。
【００２０】
本発明において、インダクタ素子は、積層方向と垂直な平面にそれぞれ形成された第１及び第２のスパイラル導体を含み、第１及び第２のスパイラル導体は、互いに磁気結合するコモンモードフィルタを構成していることが好ましい。これによれば、静電気を防止しながらコモンモードノイズを除去することができるので、静電気対策が必要な高速デジタル信号ラインのノイズ除去に好ましく使用することができる。
【００２１】
本発明においては、静電気対策素子の静電容量の値が０．３５ｐＦ以下であることが好ましい。静電気対策素子の静電容量が０．３５ｐＦ以下であれば、ＤＶＩやＨＤＭＩなどの高速差動伝送ラインの差動伝送インピーダンス規格（１００±１５Ω）を満足することができる。したがって、信号品質に実質的な影響を与えることなく、静電気によるＩＣの破壊を確実に防止することができる。
【００２２】
本発明において、樹脂の材料はポリイミド樹脂又はエポキシ樹脂であり、絶縁性無機材料は、Ａｌ2Ｏ3、ＴｉＯ2、ＳｉＯ2、ＺｎＯ、Ｉｎ2Ｏ3、ＮｉＯ、ＣｏＯ、ＳｎＯ2、Ｖ2Ｏ5、ＣｕＯ、ＭｇＯ、ＺｒＯ2、ＡｌＮ、ＢＮ及びＳｉＣよりなる群から選択される少なくとも１種であることが好ましい。これらの金属酸化物は、絶縁性、耐熱性及び耐候性に優れるので、コンポジットの絶縁性マトリックスを構成する素材として有効に機能し、その結果、放電特性、耐熱性及び耐候性に優れる高機能な静電気対策素子を実現することができる。その上さらに、これらの金属酸化物は、低コストで入手可能であり、しかも、スパッタリング法の適用が可能なので、生産性及び経済性も高められる。
【００２３】
本発明において、導電性無機材料は、Ｃ、Ｎｉ、Ｃｕ、Ａｕ、Ｔｉ、Ｃｒ、Ａｇ、Ｐｄ及びＰｔよりなる群から選択される少なくとも１種の金属又はこれらの金属化合物であることが好ましい。絶縁性無機材料のマトリックス中にこれらの金属又は金属化合物を不連続に分散した状態で配合することにより、放電特性、耐熱性及び耐候性に優れる高性能な静電気対策素子を実現することができる。
【００２４】
本発明において、静電気吸収層は、絶縁性無機材料と導電性無機材料とを逐次スパッタリングして形成されたコンポジットであるか、これらを同時スパッタリングして形成されたコンポジットであることが好ましい。このようにすると、絶縁性無機材料のマトリックス中に導電性無機材料を不連続に分散した状態で含むコンポジットを、再現性よく簡便に得ることができ、生産性及び経済性が高められる。
【００２５】
また、本発明による複合電子部品は、２つの磁性基体の間に設けられたコモンモードフィルタ層及び静電気対策素子層とを備え、コモンモードフィルタ層は、樹脂からなる第１及び第２の絶縁層と、第１の絶縁層上に形成された第１のスパイラル導体と、第２の絶縁層上に形成された第２のスパイラル導体とを備え、静電気対策素子層は、第１のスパイラル導体の一端に接続された第１の静電気対策素子と、第２のスパイラル導体の一端に接続された第２の静電気対策素子と、前記第１及び第２の静電気対策素子の上方及び下方の少なくとも一方に配置された保護層を備え、第１及び第２のスパイラル導体は、積層方向と垂直な平面方向に形成され、互いに磁気結合するように配置され、第１及び第２の静電気対策素子は、下地絶縁層と、下地絶縁層上においてギャップを介して相互に対向配置された電極と、少なくとも電極間に配置された静電気吸収層とを備え、静電気吸収層は、絶縁性無機材料のマトリックス中に導電性無機材料が不連続に分散したコンポジットであり、前記保護層は、磁性材料及びカーボンを含む樹脂からなることを特徴としている。
【００２６】
本発明による複合電子部品は、第１のスパイラル導体の他端に接続された第３の静電気対策素子と、第２のスパイラル導体の他端に接続された第４の静電気対策素子とをさらに備え、前記保護層は、前記第３及び第４の静電気対策素子の上方及び下方の少なくとも一方にも配置されていることが好ましい。これによれば、複合電子部品の一対の入力端と出力端の両方に静電気対策素子が接続されているので、一対の信号ラインに対する接続の向きを意識することなく複合電子部品を実装することができ、製造時の取り扱いを容易にすることができる。
【発明の効果】
【００２７】
このように、本発明によれば、静電容量が小さく且つ放電特性、耐熱性及び耐候性に優れた静電気対策素子とコモンモードフィルタとを組み合わせて構成された小型で高性能な複合電子部品を提供することができる。特に、本発明による複合電子部品は、信号伝送量が大きく伝送速度も非常に高速なＨＤＭＩ等の高速信号インターフェースに対して顕著な効果を有するものである。さらに、本発明によれば、多数回の静電気吸収を繰り返しても性能が低下することがなく耐久性に優れた静電気対策素子を有する複合電子部品を提供することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１の実施形態による複合電子部品１００の外観構成を示す略斜視図である。
【図２】複合電子部品１００の構成を示す回路図である。
【図３】複合電子部品１００の層構造の一例を示す略分解斜視図である。
【図４】ギャップ電極２８〜３１、保護層３６及び他の導体パターン（スパイラル導体１７，１８等）の位置関係を示す略平面図であり、（ａ）はギャップ電極２８〜３１及び保護層３６のみを示し、（ｂ）はギャップ電極２８〜３１、保護層３６及び他の導体パターンを示している。
【図５】図４（ａ）のＸ−Ｘ'線に沿った複合電子部品１００の側面断面図である。
【図６】静電気対策素子層１２ｂにおける第１のギャップ電極２８付近の層構造の一例を示す図であって、（ａ）は略平面図、（ｂ）は略断面図である。
【図７】静電気対策素子の原理を説明するための模式図である。
【図８】複合電子部品１００の製造工程を示すフローチャートである。
【図９】本発明の他の実施形態による複合電子部品２００〜４００の層構造を示す略側面断面図である。
【図１０】複合電子部品３００の構造を示す略分解斜視図である。
【図１１】過電圧印加した静電気対策素子のインピーダンスの変化を示すグラフであり、（ａ）は実施例、（ｂ）は比較例である。
【図１２】一般的な差動伝送回路の回路図である。
【図１３】従来の静電気対策回路の構成を示す回路図である。
【発明を実施するための形態】
【００２９】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００３０】
図１は、本発明の第１の実施形態による複合電子部品の外観構成を示す略斜視図である。
【００３１】
図１に示すように、本実施形態による複合電子部品１００は、静電気保護機能を備えた薄膜コモンモードフィルタであって、第１及び第２の磁性基体１１ａ、１１ｂと、第１の磁性基体１１ａと第２の磁性基体１１ｂに挟まれた機能層１２とを備えている。また、第１の磁性基体１１ａ、機能層１２及び第２の磁性基体１１ｂからなる積層体の外周面には、第１〜第６の端子電極１３ａ〜１３ｆが形成されている。このうち、第１及び第２の端子電極１３ａ，１３ｂは積層体の長手方向と直交する第１の側面１０ａに形成され、第３及び第４の端子電極１３ｃ、１３ｄは第１の側面１０ａと対向する第２の側面１０ｂに形成され、第５の端子電極１３ｅは第１及び第２の側面１０ａ，１０ｂと直交する第３の側面１０ｃに形成され、第６の端子電極１３ｆは第３の側面と対向する第４の側面１０ｄに形成されている。
【００３２】
第１及び第２の磁性基体１１ａ，１１ｂは、機能層１２を物理的に保護すると共に、コモンモードフィルタの閉磁路としての役割を果たすものである。第１及び第２の磁性基体１１ａ，１１ｂの材料としては、焼結フェライト、複合フェライト（フェライト粉含有樹脂）等を用いることができるが、機械的強度が高く磁気特性に優れた焼結フェライトを用いることが特に好ましい。
【００３３】
図２は、複合電子部品１００の構成を示す回路図である。
【００３４】
図２に示すように、複合電子部品１００は、コモンモードチョークコイルとして機能するインダクタ素子１４ａ、１４ｂと、静電気対策素子１５ａ〜１５ｄとを備えており、インダクタ素子１４ａ、１４ｂの一端は第１及び第２の端子電極１３ａ，１３ｂにそれぞれ接続され、他端は第３及び第４の端子電極１３ｃ、１３ｄにそれぞれ接続されている。また、静電気対策素子１５ａ，１５ｂの一端は第１及び第２の端子電極１３ａ，１３ｂにそれぞれ接続され、他端は第５及び第６の端子電極１３ｅ，１３ｆにそれぞれ接続されている。静電気対策素子１５ｃ，１５ｄの一端は第３及び第４の端子電極１３ｃ，１３ｄにそれぞれ接続され、他端は第５及び第６の端子電極１３ｅ，１３ｆにそれぞれ接続されている。つまり、第５の端子電極１３ｅは静電気対策素子１５ａ，１５ｃに共通の端子電極であり、第５の端子電極１３ｆは静電気対策素子１５ｂ，１５ｄに共通の端子電極である。
【００３５】
図１２に示したように、複合電子部品１００は一対の信号ライン上に実装されるが、このとき第１及び第２の端子電極１３ａ，１３ｂは信号ラインの入力側に接続され、第３及び第４の端子電極１３ｃ，１３ｄは信号ラインの出力側に接続される。また、第５及び第６の端子電極１３ｅ，１３ｆはグランドラインに接続される。本実施形態による複合電子部品１００は、一対の静電気対策素子が入力側と出力側の両方に設けられた対称型の回路であることから、第１及び第２の端子電極１３ａ，１３ｂを信号ラインの入力側に接続しても出力側に接続しても回路構成は同じになる。
【００３６】
図３は、複合電子部品１００の層構造の一例を示す略分解斜視図である。
【００３７】
図３に示すように、複合電子部品１００は、第１及び第２の磁性基体１１ａ、１１ｂと、第１及び第２の磁性基体１１ａ、１１ｂに挟まれた機能層１２とを備えており、機能層１２はコモンモードフィルタ層１２ａと静電気対策素子層１２ｂによって構成されている。
【００３８】
コモンモードフィルタ層１２ａは、静電気対策素子層１２ｂ側から第２の磁性基体１１ｂ側に向かって順に積層された絶縁層１６ａ〜１６ｄと、磁性層１６ｅと、接着層１６ｆと、絶縁層１６ｂ上に形成された第１のスパイラル導体１７と、絶縁層１６ｃ上に形成された第２のスパイラル導体１８と、絶縁層１６ａ上に形成された第１及び第２の引き出し導体１９、２０とを備えている。
【００３９】
絶縁層１６ａ〜１６ｄは、各導体パターン間、或いは導体パターンと磁性層１６ｅとを絶縁すると共に、導体パターンが形成される下地面の平坦性を確保する役割を果たす。絶縁層１６ａ〜１６ｄの材料としては、電気的及び磁気的な絶縁性に優れ、加工性のよい樹脂を用いることが好ましく、ポリイミド樹脂やエポキシ樹脂を用いることが好ましい。導体パターンとしては、導電性及び加工性に優れたＣｕ、Ａｌ等を用いることが好ましい。導体パターンの形成は、フォトリソグラフィーを用いたエッチング法やアディティブ法（めっき）により行うことができる。
【００４０】
絶縁層１６ａ〜１６ｄの中央領域であって第１及び第２のスパイラル導体１７，１８の内側には、絶縁層１６ａ〜１６ｄを貫通する開口２５ａが形成されており、開口２５ａの内部には、磁路を形成するための磁性コア２６が設けられている。また、第１及び第２のスパイラル導体１７，１８の外側には、絶縁層１６ａ〜１６ｄを貫通する開口２５ｂが形成されており、開口２５ｂの内部には、磁性コア２６と共に磁路を形成するための磁性コア３６が設けられている。磁性コア２６，３６の材料としてはフェライト粉含有樹脂（複合フェライト）を用いることが好ましい。
【００４１】
絶縁層１６ｄの表面には磁性層１６ｅが形成されている。開口２５ａ，２５ｂ内の磁性コア２６，３６は、複合フェライトのペーストを硬化させて形成しているが、硬化時に樹脂の収縮が発生し、開口部分に凹凸が生じる。この凹凸をできるだけ少なくするためには、開口の内部のみならず絶縁層１６ｄの表面全体にもペーストを塗布することが好ましく、磁性層１６ｅはそのような平坦性の確保を目的として形成される。
【００４２】
接着層１６ｆは磁性基体１１ｂを磁性層１６ｅ上に貼り付けるために必要な層である。また、磁性基体１１ｂ及び磁性層１６ｅの表面の凹凸を緩和し、密着性を高める役割を果たす。特に限定されるものではないが、接着層１６ｆの材料としては、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂等を用いることができる。
【００４３】
第１のスパイラル導体１７は、図２に示したインダクタ素子１４ａに対応するものである。第１のスパイラル導体１７の内周端は、絶縁層１６ｂを貫通する第１のコンタクトホール導体２１及び第１の引き出し導体１９を介して第１の端子電極１３ａに接続されている。また、第１のスパイラル導体１７の外周端は、第３の引き出し導体２３を介して第３の端子電極１３ｃに接続されている。
【００４４】
第２のスパイラル導体１８は、図２に示したインダクタ素子１４ｂに対応するものである。第２のスパイラル導体１８の内周端は、絶縁層１６ｃ，１６ｂを貫通する第２のコンタクトホール導体２２及び第２の引き出し導体２０を介して第２の端子電極１３ｂに接続されている。また、第２のスパイラル導体１８の外周端は、第４の引き出し導体２４を介して第４の端子電極１３ｄに接続されている。本実施形態においては第２の引き出し導体２０が第１の引き出し導体１９と共通の絶縁層１６ａ上に設けられているが、第１の引き出し導体１９と異なる絶縁層上に設けられていてもよい。
【００４５】
第１及び第２のスパイラル導体１７，１８は共に同一の平面形状を有しており、しかも平面視で同じ位置に設けられている。第１及び第２のスパイラル導体１７，１８は完全に重なり合っていることから、両者の間には強い磁気結合が生じている。以上の構成により、コモンモードフィルタ層１２ａ内の導体パターンはコモンモードフィルタを構成している。
【００４６】
第１及び第２のスパイラル導体１７，１８の外形は共に円形スパイラルである。円形スパイラル導体は高周波での減衰特性が少ないため、高周波用インダクタンスとして好ましく用いることができるが、矩形スパイラルに比べるとループサイズが小さく、矩形状の実装領域を効率良く利用することができないという欠点もある。
【００４７】
以上がコモンモードフィルタ層１２ａの説明である。次に静電気対策素子層１２ｂについて説明する。
【００４８】
静電気対策素子層１２ｂは、下地絶縁層２７と、下地絶縁層２７の表面に形成された第１乃至第４のギャップ電極２８〜３１と、第１乃至第４のギャップ電極２８〜３１を覆う静電気吸収層３３とを備えている。
【００４９】
図４（ａ）及び（ｂ）は、ギャップ電極２８〜３１、磁性コア３６及び導体パターン（スパイラル導体１７，１８等）の位置関係を示す略平面図である。特に、図４（ａ）はギャップ電極２８〜３１及び磁性コア３６のみを示し、図４（ｂ）はギャップ電極２８〜３１、保護層３６及び他の導体パターンを示している。また、図５は、図４（ａ）のＸ−Ｘ'線に沿った複合電子部品１００の側面断面図である。
【００５０】
図４（ａ）に示すように、第１のギャップ電極２８付近の層構造は、図２に示した第１の静電気対策素子１５ａとして機能する部分であり、第２のギャップ電極２９付近の層構造は、第２の静電気対策素子１５ｂとして機能する部分である。また、第３のギャップ電極３０付近の層構造は、図２に示した第３の静電気対策素子１５ｃとして機能する部分であり、第４のギャップ電極３１付近の層構造は、第４の静電気対策素子１５ｄとして機能する部分である。
【００５１】
そのため、第１のギャップ電極２８の一方の電極２８ａは第１の端子電極１３ａに接続されており、他方の電極２８ｂは短絡配線パターン３２ａ，３２ｃを介して第５の端子電極１３ｅに接続されている。また、第２のギャップ電極２９の一方の電極２９ａは第２の端子電極１３ｂに接続されており、他方の電極２９ｂは、短絡配線パターン３２ｂ，３２ｃを介して第６の端子電極１３ｆに接続されている。第３のギャップ電極３０の一方の電極３０ａは第３の端子電極１３ｃに接続されており、他方の電極３０ｂは短絡配線パターン３２ａ，３２ｃを介して第５の端子電極１３ｅに接続されている。また、第４のギャップ電極３１の一方の電極３１ａは第４の端子電極１３ｄに接続されており、他方の電極３１ｂは短絡配線パターン３２ｂ，３２ｃを介して第６の端子電極１３ｆに接続されている。
【００５２】
本実施形態においては、各ギャップ電極の他方の電極２８ｂ，２９ｂ，３０ｂ，３１ｂは、短絡配線パターン３２ａ〜３２ｃを介して相互に電気的に接続されている。特に限定されるものではないが、短絡配線パターン３２ａ〜３２ｃの幅は、第１及び第２の引き出し導体１９，２０と略等しいことが好ましい。短絡配線パターンは、矩形状の実装領域の長辺方向に延びる第１及び第２の短絡配線パターン３２ａ，３２ｂと、矩形状の実装領域の短辺方向に延びる第３の短絡配線パターン３２ｃからなり、第１の短絡配線パターン３２ａによって第１ギャップ電極２８と第３ギャップ電極３０とが接続され、第２の短絡配線パターン３２ｂによって第２ギャップ電極２９と第４ギャップ電極３１とが接続され、さらに円形スパイラルの中央部を通過する第３の短絡配線パターン３２ｃによって第１短絡配線パターン３２ａと第２短絡配線パターン３２ｂとの間のみならず、第５端子電極１３ｅと第６端子電極１３ｆとの間までもが短絡されている。このような配線構造により、ギャップ電極間の短絡状態を確保できるだけでなく、加工中の導体パターンの剥離を防止することができ、さらには複合電子部品１００の機械的強度を確保することもできる。
【００５３】
図４（ｂ）に示すように、ギャップ電極２８〜３１は、スパイラル導体１７，１８の中心から見て右斜め上方、右斜め下方、左斜め上方、左斜め下方にそれぞれ設けられている。ここにいう「斜め」とは、矩形状の実装領域の長辺又はこれと直交する短辺に対して斜めの方向である。このように、ギャップ電極２８〜３１が斜め４方向に設けられていることにより、スパイラル導体１７，１８や引き出し導体１９、２０と重なることなくギャップを効率的に配置することができる。
【００５４】
ギャップ電極２８〜３１が有するギャップ２８Ｇ〜３１Ｇは、スパイラル導体１７，１８の外側であって、第１及び第２のスパイラル導体１７，１８及び第１及び第２の引き出し導体１９，２０と平面的に重ならない位置に設けられている。詳細は後述するが、静電気対策素子は静電気の吸収によって部分的に破損、変形するため、静電気対策素子と重なる位置に導体パターンが配置されている場合には一緒に破損するおそれがある。しかし、静電気対策素子のギャップ２８Ｇ〜３１Ｇが導体パターンを避けた位置に設けられていることから、静電気によって破壊されたときの上下層の影響を抑えることができ、より信頼性の高い複合電子部品を実現することができる。
【００５５】
ギャップ２８Ｇ〜３１Ｇがスパイラル導体１７，１８の外側に配置されている点は重要である。円形スパイラル導体の場合、内側の余白領域が小さい反面、外側の余白領域が大きくなるからである。このとき、円弧状のギャップを含めたギャップ電極２８〜３１の大部分がスパイラル導体と重ならない位置に配置されることにより、第１及び第２のスパイラル導体１７，１８の軸方向に延びる略柱状の磁性コア３６をギャップ電極の直上に設けることができる。なお円弧状のギャップの曲率はスパイラル導体の曲率と必ずしも一致する必要はなく、スパイラル導体よりも大きな曲率であってもよく、さらには直線状であっても構わない。
【００５６】
上述したように、ギャップ電極の数は４つであり、インダクタ素子の端子電極の数と一致している。すなわち、ギャップ電極は４端子回路であるコモンモードフィルタの各入出力端子に設けられている。４つのギャップ電極は斜め４方向にそれぞれ設けられているが、本実施形態においては、円弧状のギャップ２８Ｇ〜３１Ｇの長さ方向の中点は、円形スパイラル導体の中心から見て斜め４５度の方向に配置されていることが好ましい。換言すれば、ギャップの長さ方向の中点は、円形スパイラル導体の中心から見て（２ｎ−１）π／４の方向に配置されていることが好ましい。このように配置された円弧状のギャップは、その長さをできるだけ長く確保することができるので、多数の電流経路を形成することができ、多数回の静電気吸収が可能となる。したがって、静電気対策素子の耐久性を高めることができる。
【００５７】
図４（ｂ）及び図５に示すように、磁性コア３６は各ギャップ電極２８〜３１の上方に設けられている。本実施形態による磁性コア３６は、微量のカーボンを含有する複合フェライトからなり、少なくともギャップ溝の直上を含むギャップ電極２８〜３１の上方を覆っている。これにより、磁性コア３６は、静電気対策素子に対する保護層としても機能する。上記のように静電対策素子は静電気の吸収によって部分的に破損、変質、又は変形し、これにより静電気対策素子の特性は低下する。しかし、磁性コア３６がその上方を覆うことにより、静電気対策素子の破損等を修復させることができ、静電気対策素子の特性の低下を抑制することができる。
【００５８】
スパイラル導体１７，１８の内側に設けられた磁性コア２６及び磁性層１６ｅの材料は、カーボンを含有しない複合フェライトであってもよいが、磁性コア２６，３６及び磁性層１６ｅを同時に形成することを考慮すれば、これらは磁性コア３６と同一材料からなることが好ましい。磁性コア２６，３６及び磁性層１６ｅに含まれる磁性材料はフェライト粉に限定されるものではなく、他の磁性粉を用いてもよい。すなわち、磁性コア２６，３６及び磁性層１６ｅの材料にはカーボンを含有する磁性粉含有樹脂を用いることができる。
【００５９】
このように、本実施形態の磁性コア３６は、静電気対策素子に対しては、ギャップ電極２８〜３１の上方に選択的に設けられた略柱状の保護層であり、磁性コア３６の周囲には、磁性粉及びカーボンを含まない樹脂が存在している。この樹脂は、絶縁層１６ａ〜１６ｄを構成する樹脂である。また、磁性コア３６は実装面の長手方向に沿った側面から露出しているが、これは、一枚の基板上に多数の複合電子部品を形成した後、ダイシングによって個片化する工程に起因するものであり、左右に隣接する素子に共通の磁性コア３６を形成した後、その中央を通過する位置で切断することにより得られた形状だからである。
【００６０】
図６（ａ）及び（ｂ）は、静電気対策素子層１２ｂにおける第１のギャップ電極２８付近の層構造の一例を示す図であって、（ａ）は略平面図、（ｂ）は略断面図である。なお、第２〜第４のギャップ電極２９〜３１の構成は第１のギャップ電極２８と同一であるため、重複する説明を省略する。
【００６１】
静電気対策素子層１２ｂは、磁性基体１１ａの表面に形成された下地絶縁層２７と、第１のギャップ電極２８を構成する一対の電極２８ａ，２８ｂと、これらの電極２８ａ，２８ｂの間に配設された静電気吸収層３３とを備えている。この静電気対策素子層１２ｂにおいて、静電気吸収層３３は低電圧放電タイプの静電気保護材料として機能し、静電気などの過電圧が印加された際に、この静電気吸収層３３を介して電極２８ａ，２８ｂ間で初期放電が確保されるように設計されている。
【００６２】
下地絶縁層２７は絶縁性材料からなり、本実施形態においては製造上の容易さから磁性基体１１ａの全面を覆っているが、少なくとも電極２８ａ，２８ｂ及び静電気吸収層３３の下地となっていればよく、必ずしも全面を覆う必要はない。
【００６３】
下地絶縁層２７の具体例としては、例えば、第１の磁性基体１１ａの表面に、ＮｉＺｎフェライトやアルミナ、シリカ、マグネシア、窒化アルミ等の誘電率が５０以下、好ましくは２０以下の低誘電率材料からなる絶縁膜を形成したものも、好適に用いることができる。なお、下地絶縁層２７の形成方法は、特に限定されず、真空蒸着法、反応性蒸着法、スパッタリング法、イオンプレーティング法、ＣＶＤやＰＶＤ等の気相法等の公知の手法を適用できる。また、下地絶縁層２７の膜厚は、適宜設定可能である。
【００６４】
下地絶縁層２７の表面には、一対の電極２８ａ，２８ｂが相互に離間して配設されている。本実施形態では、一対の電極２８ａ，２８ｂは、下地絶縁層２７上の所定の位置にギャップ距離△Ｇを置いて、対向配置されている。
【００６５】
電極２８ａ，２８ｂを構成する素材としては、例えば、Ｎｉ、Ｃｒ、Ａｌ、Ｐｄ、Ｔｉ、Ｃｕ、Ａｇ、Ａｕ及びＰｔなどから選ばれた少なくとも一種類の金属、或いはこれらの合金等が挙げられるが、これらに特に限定されない。なお、本実施形態では、電極２８ａ，２８ｂは、平面視で矩形状に形成されているが、その形状は特に制限されず、例えば、櫛歯状、或いは、鋸状に形成されていてもよい。
【００６６】
電極２８ａ，２８ｂ間のギャップ距離△Ｇは、所望の放電特性を考慮して適宜設定すればよく、特に限定されないが、通常、０．１〜５０μｍ程度であり、低電圧初期放電を確保するという観点から、より好ましくは０．1〜２０μｍ程度、さらに好ましくは０．１〜１０μｍ程度である。なお、電極２８ａ，２８ｂの厚みは、適宜設定することができ、特に限定されないが、通常、０．０５〜１０μｍ程度である。
【００６７】
上記の電極２８ａ，２８ｂ間には、静電気吸収層３３が配設されている。本実施形態では、上述した下地絶縁層２７の表面及び電極２８ａ，２８ｂ上に、静電気吸収層３３が積層された構成となっている。この静電気吸収層３３の寸法形状及びその配設位置は、過電圧が印加された際に自身を介して電極２８ａ，２８ｂ間で初期放電が確保されるように設計されている限り、特に限定されない。
【００６８】
静電気吸収層３３は、絶縁性無機材料３４のマトリックス中に島状の導電性無機材料３５の集合体が不連続に点在した海島構造のコンポジットである。本実施形態では、静電気吸収層３３は、逐次スパッタリングを行うことにより形成されている。より具体的には、下地絶縁層２７の絶縁性表面上及び／又は電極２８ａ，２８ｂ上に、導電性無機材料３５をスパッタリングして部分的に（不完全に）成膜した後、引き続き絶縁性無機材料３４をスパッタリングすることにより、謂わば、島状に点在した導電性無機材料３５の層とこれを覆う絶縁性無機材料３４の層との積層構造のコンポジットが形成されている。
【００６９】
マトリックスを構成する絶縁性無機材料３４の具体例としては、例えば、金属酸化物、金属窒化物等が挙げられるが、これらに特に限定されない。絶縁性やコスト面を考慮すると、Ａｌ２Ｏ３、ＴｉＯ２、ＳｉＯ2、ＺｎＯ、Ｉｎ2Ｏ3、ＮｉＯ、ＣｏＯ、ＳｎＯ2、Ｖ2Ｏ5、ＣｕＯ、ＭｇＯ、ＺｒＯ2、ＡｌＮ、ＢＮ及びＳｉＣが好ましい。これらは、１種を単独で用いても、２種以上を併用してもよい。これらの中でも、絶縁性マトリックスに高度の絶縁性を付与する観点からは、Ａｌ2Ｏ3やＳｉＯ2等を用いることがより好ましい。一方、絶縁性マトリックスに半導体性を付与する観点からは、ＴｉＯ2やＺｎＯを用いることがより好ましい。絶縁性マトリックスに半導体性を付与することで、放電開始電圧及びクランプ電圧に優れる静電気対策素子を得ることができる。絶縁性マトリックスに半導体性を付与する方法は、特に限定されないが、例えば、これらＴｉＯ2やＺｎＯを単独で用いたり、これらを他の絶縁性無機材料３４と併用すればよい。特に、ＴｉＯ2は、アルゴン雰囲気中でスパッタリングする際に酸素が欠損し易く、電気伝導度が高くなる傾向にあるので、絶縁性マトリックスに半導体性を付与するにはＴｉＯ2を用いることが特に好ましい。絶縁性無機材料３４は、上層に位置する任意の層（例えば絶縁層１６ａ）から一対の電極２８ａ，２８ｂや導電性無機材料３５を保護する保護層としても機能するものである。
【００７０】
導電性無機材料３５の具体例としては、例えば、金属、合金、金属酸化物、金属窒化物、金属炭化物、金属ホウ化物等が挙げられるが、これらに特に限定されない。導電性を考慮すると、Ｃ、Ｎｉ、Ｃｕ、Ａｕ、Ｔｉ、Ｃｒ、Ａｇ、Ｐｄ及びＰｔ、或いは、これらの合金が好ましい。
【００７１】
電極２８、絶縁性無機材料３４及び導電性無機材料３５の組み合わせとしては、Ｃｕ、ＳｉＯ２及びＡｕの組み合わせが特に好ましい。これらの材料で構成された静電気対策素子は電気的特性に優れるだけでなく、加工性やコスト面でも極めて有利である。特に、島状の導電性無機材料３５の集合体が不連続に点在した海島構造のコンポジットを高精度且つ容易に形成することができる。
【００７２】
静電気吸収層３３の総厚みは、特に限定されるものではなく、適宜設定することができるが、より一層の薄膜化を達成する観点から、１０ｎｍ〜１０μｍであることが好ましく、１５ｎｍ〜１μｍであることがより好ましく、１５〜５００ｎｍであることがより好ましい。本実施形態の如く、謂わば、不連続に点在した島状の導電性無機材料３５の層と絶縁性無機材料３４のマトリックスの層とを形成する場合、導電性無機材料３５の層の厚みは、１〜１０ｎｍであることが好ましく、絶縁性無機材料３４の層の厚みは、１０ｎｍ〜１０μｍであることが好ましく、より好ましくは１０ｎｍ〜１μｍであり、より好ましくは１０〜５００ｎｍである。
【００７３】
静電気吸収層３３の形成方法は、上述したスパッタリング法に限定されるものではない。下地絶縁層２７の絶縁性表面上及び／又は電極２８ａ，２８ｂ上に、公知の薄膜形成方法を適用して、上述した絶縁性無機材料３４及び導電性無機材料３５を付与することにより、静電気吸収層３３を形成することができる。
【００７４】
本実施形態の静電気対策素子層１２ｂにおいては、絶縁性無機材料３４のマトリックス中に不連続に点在した島状の導電性無機材料３５を含む静電気吸収層３３が、低電圧放電タイプの静電気保護材料として機能する。そして、かかる構成を採用することにより、静電容量が小さく、放電開始電圧が低く、且つ、放電耐性に優れる、高性能な静電気対策素子が実現される。しかも、低電圧放電タイプの静電気保護材料として機能する静電気吸収層３３として、少なくとも絶縁性無機材料３４と導電性無機材料３５とから構成されるコンポジットが採用されている。そのため、上記従来の有機−無機複合膜のものに比して、耐熱性が高められ、また、温度や湿度等の外部環境により特性が変動し難いものとなり、その結果、信頼性が高められる。その上さらに、スパッタリング法により静電気吸収層３３が形成可能であり、これにより、生産性及び経済性がより一層高められる。なお、本実施形態の静電気対策素子は、電極２８ａ，２８ｂ間に電圧を印加することにより静電気吸収層３３中へ電極２８ａ，２８ｂの一部が飛散した結果、静電気吸収層３３が電極２８ａ，２８ｂを構成する素材を含む構成であってもよい。
【００７５】
磁性コア３６は、静電気による過電圧の印加によって静電気吸収層３３が破損、変質、変形した際、磁性コア３６よりも上方への放電破壊の影響を抑え、静電気吸収層３３の特性低下を補償する。磁性コア３６の材料にはフェライト粉及びカーボンを含有する樹脂（カーボン含有複合フェライト）を用いる。カーボンの含有率はフェライト粉や樹脂に比べて僅かでよく、１〜３ｗｔ％程度でよい。１ｗｔ％未満ではカーボンを含有することによる効果が得られず、３ｗｔ％を超えるとカーボンが原因で磁性コア３６のインピーダンスが低下し、保護層としての本来の機能が低下するからである。フェライト粉の含有率は求める磁気特性によっても異なるが、５０〜８５ｗｔ％程度であればよい。
【００７６】
静電気吸収層３３の上面に樹脂のみが存在する場合、静電気の吸収時に樹脂に穴が空いたときにこの穴が静電気対策素子のインピーダンス低下の原因となる。しかし、本実施形態のようにカーボン含有複合フェライトからなる磁性コア３６がギャップの直上に存在する場合には、これらカーボン及び磁性粉がこの穴に入り込んで穴を埋めるので、静電気対策素子のインピーダンスの低下を防止することができる。さらに、フェライト粉と共に導電性を有する微量のカーボンが穴に入り込み、これが静電気吸収層３３内の導電性無機材料３５と似たような働きをし、修復箇所は補助的な静電気吸収部材として機能する。つまり、静電気による過電圧が印加されたときに穴に充填されたカーボン及び磁性粉を経由して放電するルートが形成されるため、従来の構成であれば十回程度の使用（静電気吸収）で消耗するが、十数回以上の使用が可能となり、静電気対策素子の寿命を引き延ばすことができる。
【００７７】
図７は、静電気対策素子の原理を説明するための模式図である。
【００７８】
図７に示すように、一対の電極２８ａ，２８ｂ間に静電気による放電電圧が印加されたとき、放電電流は、矢印で示すように、絶縁性無機材料３４のマトリックス中に不連続に点在した島状の導電性無機材料３５によって構成される任意の経路を通って電極２８ａから電極２８ｂ（グランド）に向かって流れる。このとき、電流経路中のエネルギー集中が大きかった地点の導電性無機材料３５は絶縁性無機材料３４と共に破壊され、静電気の放電エネルギーは吸収される。破壊された経路は非導通となるが、図示のように、不連続に点在した島状に導電性無機材料３５によって多数の電流経路が形成されているため、多数回の静電気吸収が可能である。
【００７９】
以上説明したように、本実施形態による複合電子部品１００は、静電容量が小さく、放電開始電圧が低く、且つ、放電耐性、耐熱性及び耐候性に優れた低電圧タイプの静電気対策素子を内蔵しているので、高性能な静電気保護機能を備えたコモンモードフィルタとして機能する複合電子部品を実現することができる。
【００８０】
また、本実施形態によれば、静電気対策素子層１２ｂの材料として絶縁性無機材料３４及び導電性無機材料３５が使用され、静電気対策素子層１２ｂを構成する各種材料に樹脂が含まれていないことから、磁性基体１１ａ上に静電気対策素子層１２ｂを形成し、さらにその上にコモンモードフィルタ層１２ａを形成することができる。コモンモードフィルタ層１２ａをいわゆる薄膜工法で形成する場合には３５０℃以上、導体パターンが形成されたセラミックシートを順次積層するいわゆる積層工法で形成する場合には８００℃の熱処理工程が必要となるが、静電気対策素子層の材料として絶縁性無機材料３４及び導電性無機材料３５を使用した場合には、熱処理工程に耐えることができ、正常に機能する静電気対策素子を確実に形成することができる。さらに、磁性基板上の十分に平坦な面に静電気対策素子を形成することができ、ギャップ電極の微小なギャップを安定的に形成することができる。
【００８１】
また、本実施形態によれば、ギャップの形成位置がコモンモードフィルタの最外周よりも外側であって、コモンモードフィルタを構成する第１及び第２のスパイラル導体等と平面的に重ならず、それらの導体パターンを避けた位置に設けられていることから、静電気対策素子が静電気によって部分的に破壊されたときの上下方向の影響を抑えることができ、より信頼性の高い複合電子部品を実現することができる。特に、ギャップをスパイラル導体の最外周に近接させると共にスパイラル導体の最外周に沿った形状とすることで、矩形状の実装面のできるだけ内側にギャップを形成することができ、十分な長さを有する円弧状のギャップを形成することができる。ギャップが十分な長さを有する場合、多数の電流経路を確保することができるので、静電気吸収回数を増加させることができる。したがって、静電気対策素子の耐久性を高めることができる。
【００８２】
また、本実施形態では、各絶縁層１６ａ〜１６ｄを貫通する磁性コアがスパイラル導体１７，１８の内側のみならず外側にも設けられているので、コモンモードフィルタの磁気特性をさらに高めることができる。
【００８３】
また、本実施形態によれば、静電気吸収層の上面であってギャップ電極の上方にカーボン含有複合フェライトからなる磁性コア３６が設けられているので、静電気対策素子の特性低下を防止することができる。すなわち、磁性コア３６の下面が各ギャップ電極２８〜３１の上方に位置し、各ギャップ電極の上方を覆う保護層として機能することから、静電気の放電エネルギー吸収時に静電気吸収層が破損等したとしても静電気対策素子のインピーダンスの低下を抑制することができる。また、微量のカーボンが上記静電気吸収層３３内の導電性無機材料３５と似たような働きをすることで修復箇所を補助的な静電気吸収部材として機能させることができる。そのため、十数回以上の静電気吸収が可能となり、静電気対策素子の寿命を引き延ばすことができる。
【００８４】
さらに、本実施形態によれば、図２に示したように、複合電子部品１００は一対の信号ライン上に実装され、静電気対策素子１５ａ，１５ｂは、コモンモードフィルタを構成するインダクタ素子１４ａ，１４ｂよりも信号ラインの入力側に設けられていることから、静電気対策素子による過電圧の吸収効率を高めることができる。通常、静電気による過電圧は、インピーダンス整合のとれていない異常な電圧であるため、コモンモードフィルタの入力端で一回反射する。この反射信号は元の信号波形に重畳され、電圧が上昇した信号は、静電気対策素子で一気に吸収される。すなわち、静電気対策素子の後段にあるコモンモードフィルタが元波形よりも大きい波形にしてくれるので、電圧レベルが低い状態から吸収する場合よりも静電気対策素子で吸収されやすい状態を作り出すことができる。こうして、一回吸収した信号をコモンモードフィルタに入力することにより、細かいノイズを除去することができる。
【００８５】
さらに、本実施形態による複合電子部品１００は、入力側と出力側の両方に一対の静電気対策素子が設けられた対称型の回路であることから、実装方向の制約がないチップ部品として提供することができる。
【００８６】
次に、本実施形態による複合電子部品１００の製造方法について詳細に説明する。
【００８７】
図８は、複合電子部品１００の製造工程を示すフローチャートである。
【００８８】
複合電子部品１００の製造では、まず第１の磁性基体１１ａを用意し（ステップＳ１０１）、第１の磁性基体１１ａの表面に静電気対策素子層１２ｂを形成し（ステップＳ１０２〜Ｓ１０５）、静電気対策素子層１２ｂの表面にコモンモードフィルタ層１２ａを形成した後（ステップＳ１０６〜Ｓ１１１）、第２の磁性基体１１ｂを積層する（ステップＳ１１２）。その後、外周面に端子電極１３ａ〜１３ｆを形成することにより（ステップＳ１１３）、第１及び第２の磁性基体１１ａ，１１ｂに挟まれたコモンモードフィルタ層１２ａ及び静電気対策素子層１２ｂを有する複合電子部品１００が完成する。
【００８９】
本実施形態による複合電子部品１００の製造方法は、コモンモードフィルタ層１２ａ及び静電気対策素子層１２ｂをいわゆる薄膜工法で一貫して形成することを特徴としている。ここで、薄膜工法とは、感光性樹脂を塗布し、これを露光及び現像して絶縁層を形成した後、絶縁層の表面に導体パターンを形成する工程を繰り返すことにより、絶縁層及び導体層が交互に形成された多層膜を形成する方法である。以下、静電気対策素子層１２ｂ及びコモンモードフィルタ層１２ａの形成工程について詳細に説明する。
【００９０】
静電気対策素子層１２ｂの形成では、まず磁性基体１１ａの表面に下地絶縁層２７（ステップＳ１０２）を形成する。下地絶縁層２７の形成方法は、特に限定されず、真空蒸着法、反応性蒸着法、スパッタリング法、イオンプレーティング法、ＣＶＤやＰＶＤ等の気相法等の公知の手法を適用できる。また、下地絶縁層２７の層厚は、適宜設定可能である。
【００９１】
次に、下地絶縁層２７の表面にギャップ電極２８〜３１及び短絡配線パターン３２ａ〜３２ｃを形成する（ステップＳ１０３）。ギャップ電極２８〜３１及び短絡配線パターン３２ａ〜３２ｃは、下地絶縁層２７の全面に電極材料を成膜した後、電極材料をパターニングすることにより形成することができる。一対の電極間のギャップ距離ΔＧは０．１〜５０μｍ程度と非常に微細であることから、高精度なパターニングが要求され、下地面の平坦性も要求される。ここで、下地絶縁層２７は平坦性の高い磁性基体１１ａ上に形成され、下地絶縁層２７の平坦性も高いことから、微細なギャップ幅を高精度に制御することができる。
【００９２】
次に、ギャップ電極２８〜３１及び短絡配線パターン３２ａ〜３２ｃが形成された下地絶縁層２７の表面に静電気吸収層３３を形成する（ステップＳ１０４）。詳細には、下地絶縁層２７の絶縁性表面上及び／又は電極２８上に、導電性無機材料３５をスパッタリングして部分的に（不完全に）成膜した後、引き続き絶縁性無機材料３４をスパッタリングすることにより、謂わば、島状に点在した導電性無機材料３５の層とこれを覆う絶縁性無機材料３４の層との積層構造のコンポジットを形成する。以上により、静電気対策素子層１２ｂが完成する。
【００９３】
コモンモードフィルタ層１２ａの形成では、絶縁層及び導体パターンを交互に形成することにより、絶縁層１６ａ〜１６ｄ、第１及び第２のスパイラル導体１７，１８、第１及び第２の引き出し導体１９，２０等を形成する（ステップＳ１０５〜Ｓ１０８）。詳細には、静電気対策素子層１２ｂ上にまず絶縁層１６ａを形成した後、絶縁層１６ａ上に第１及び第２の引き出し導体１９，２０を形成する（ステップＳ１０５）。次に、絶縁層１６ａ上に絶縁層１６ｂを形成した後、絶縁層１６ｂ上に第１のスパイラル導体１７、引き出し導体２３を形成すると共に、絶縁層１６ｂを貫通するコンタクトホール導体２１を形成する（ステップＳ１０６）。次に、絶縁層１６ｂ上に絶縁層１６ｃを形成した後、絶縁層１６ｃ上に第２のスパイラル導体１８、引き出し導体２４を形成すると共に、絶縁層１６ｃ，１６ｂを貫通するコンタクトホール導体２２を形成する（ステップＳ１０７）。次に、絶縁層１６ｃ上に絶縁層１６ｄを形成する（ステップＳ１０８）。
【００９４】
ここで、各絶縁層１６ａ〜１６ｄは、下地面に感光性樹脂をスピンコートし、これを露光及び現像することにより形成することができる。特に、絶縁層１６ｂ〜１６ｄは開口２５ａ，２５ｂを有する絶縁層として形成される。また、スパイラル導体等の導体パターンは、蒸着法又はスパッタリング法により導体層を形成した後、パターニングを行うことにより形成することができる。
【００９５】
次に、開口２５ａ，２５ｂ内にカーボン含有複合フェライトのペーストを充填し、さらに絶縁層１６ｄの表面にもカーボン含有複合フェライトのペーストを均一に塗布することにより、内側の磁性コア２６，外側の磁性コア３６及び磁性層１６ｅを同時に形成する（ステップＳ１０９）。その後、接着層１６ｆを形成し（ステップＳ１１０）、接着層１６ｆを介して第２の磁性基体１１ｂを貼り合わせた後（ステップＳ１１１）、積層体の外周面に端子電極１３ａ〜１３ｆを形成することにより（ステップＳ１１２）、複合電子部品１００が完成する。
【００９６】
以上説明したように、本実施形態による複合電子部品の製造方法は、静電気対策素子層１２ｂ及びコモンモードフィルタ層１２ａを一貫して薄膜工法で形成するので、特別な製造工程を経由することなく複合電子部品を製造することができる。また、本実施形態による複合電子部品の製造方法は、磁性基体１１ａ上に静電気対策素子層１２ｂを形成し、静電気対策素子層１２ｂ上にコモンモードフィルタ層１２ａを形成するので、静電気対策素子を比較的平坦な磁性基体１１ａの表面に形成することができ、高品質な静電気対策素子とコモンモードフィルタとを組み合わせた複合電子部品を製造することができる。
【００９７】
次に、本発明の他の好ましい実施の形態について詳細に説明する。
【００９８】
図９（ａ）〜（ｃ）は、本発明の他の好ましい実施形態による複合電子部品２００〜４００の層構造の一例を示す略分解斜視図である。
【００９９】
図９（ａ）に示す複合電子部品２００は、カーボン含有複合フェライトからなる磁性層１６ｇが下地面である静電気吸収層３３の全面に形成されていることを特徴としている。磁性層１６ｇは、静電気対策素子層１２ｂ（静電気吸収層３３）とコモンモードフィルタ層１２ａとの間に介在し、両者を絶縁分離するための層である。磁性層１６ｇがこのように設けられている場合には、コモンモードフィルタ層１２ａと静電気対策素子層１２ｂとを磁気的に絶縁分離することができ、コモンモードフィルタの特性をさらに向上させることができる。また、磁性コア２６と磁性コア３６の上端同士が磁性層１６ｅを介して磁気的に接続されるのみならず、下端同士も磁性層１６ｇを介して磁気的に接続されるので、複合フェライトによる完全な閉磁路を形成することができ、コモンモードフィルタの特性をさらに向上させることができる。また磁性層１６ｇをギャップ電極の上方に選択的に形成する必要がないので、製造工程を簡素化することができ、低コストで製造することができる。なお、磁性層１６ｇ中のカーボンは微量であることから、ギャップ電極２８〜３１の上方以外の領域にカーボン含有複合フェライトが設けられていたとしても特に問題はない。
【０１００】
なお、本実施形態においては、磁性層１６ｇのみならず磁性コア２６，３６及び磁性層１６ｅにカーボン含有複合フェライトを用いてもよく、磁性層１６ｇにのみカーボン含有複合フェライトを用い、それ以外の磁性コア２６，３６及び磁性層１６ｅにはカーボンを含有しない通常の複合フェライトを用いてもよい。ただし、製造の効率性を考慮すれば、これらすべてをカーボン含有複合フェライトで構成した方が合理的である。カーボン含有複合フェライト中のカーボンは微量であることから、磁性コア２６，３６及び磁性層１６ｅにカーボン含有複合フェライトを用いたとしても特に問題はない。
【０１０１】
次に、図９（ｂ）に示す複合電子部品３００は、図９（ａ）の構成において磁性コア３６が省略されたものであり、カーボン含有複合フェライトからなる磁性層１６ｇのみを備えることを特徴としている。図９（ｂ）に示す複合電子部品３００の分解斜視図を図１０に示す。磁性層１６ｇはギャップ電極２８〜３１の上方のみならず静電気吸収層３３の全面を覆っていることから、静電気吸収時の破損によるインピーダンス低下を防止するだけでなく、コモンモードフィルタ層１２ａと静電気対策素子層１２ｂとを磁気的に絶縁分離することができ、コモンモードフィルタの特性をさらに向上させることができる。また磁性層１６ｇをギャップ電極の上方に選択的に形成する必要がないので、製造工程を簡素化することができ、低コストで製造することができる。
【０１０２】
次に、図９（ｃ）に示す複合電子部品４００は、図９（ｂ）の構成において磁性層１６ｇが各ギャップ電極２８〜３１の上方に選択的に設けられていることを特徴としている。この磁性層１６ｇは、コモンモードフィルタ層１２ａを貫通する略柱状体の磁性コア３６と異なり、コモンモードフィルタの外側の磁路として有効に機能するものではないが、静電気吸収時の破損によるインピーダンス低下を防止する機能を有している。磁性層１６ｇの周囲には絶縁層１６ａを構成する樹脂が充填されている。
【０１０３】
以上、本発明の好ましい実施の形態について説明したが、本発明は上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で種々の変更を加えることが可能であり、それらも本発明に包含されるものであることは言うまでもない。
【０１０４】
例えば、上記実施形態においては、静電気対策素子層１２ｂを下層、コモンモードフィルタ層１２ａを上層としているが、静電気対策素子層１２ｂを上層、コモンモードフィルタ層１２ａを下層としてもよい。この場合、静電気対策素子層１２ｂがコモンモードフィルタ層１２ａの上面に形成されることから、コモンモードフィルタ層の上面が十分な平坦性を有することが必要となる。また、静電気吸収層３３の上面に形成された保護層１６ｇは磁性基板１１ｂと静電気吸収層３３との間に介在することになるが、このような構成であっても静電気対策素子の特性低下を抑制する層としての効果を発揮することができる。
【０１０５】
また、上記実施形態においては、略円形状のスパイラル導体（曲線によって形作られる丸パターン）を用いているが、略矩形状のスパイラル導体（直線によって形作られる角パターン）を用いて構成してもよい。
【０１０６】
また、上記実施形態においては、静電気対策素子層１２ｂが４つのギャップ電極２８〜３１を含む場合について説明したが、本発明はこのような構成に限定されるものではなく、例えば端子電極１３ａ，１３ｂにそれぞれ接続された２つのギャップ電極２８、２９のみを有する構成であってもよく、端子電極１３ｃ，１３ｄにそれぞれ接続された２つのギャップ電極３０、３１のみを有する構成であってもよい。
【実施例】
【０１０７】
カーボン含有複合フェライトからなる保護層を有する静電気対策素子とコモンモードフィルタ素子とを組み合わせて構成された複合電子部品の実施例サンプルを用意した。このサンプルは、図１０に示すように、焼結フェライトからなる磁性基体１１ａ，１１ｂと、磁性基体１１ａ上に形成されたＡｌ２Ｏ３からなる厚さ約３μｍの絶縁層２７と、絶縁層２７上に形成された静電気吸収層３３と、静電気吸収層３３上に形成されたカーボン含有複合フェライトからなる保護層１６ｇと備えたものであり、静電気吸収層３３は、Ａｌ２Ｏ３の絶縁層上に形成された厚さ約４０００ÅのＣｒ／Ｃｕ膜からなるギャップ電極２８〜３１と、ギャップ電極２８〜３１上に形成されたＡｕからなる導電性無機材料３５と、導電性無機材料３５上に設けられたＡｌ２Ｏ３からなる絶縁性無機材料３４とで構成されたものであった。さらに、カーボン含有複合フェライト樹脂としては、フェライト粉約６０ｗｔ％と、Ｔｇ＝９０〜１００℃の樹脂約３９ｗｔ％と、ケッチェンブラック約１．０ｗｔ％を含むものを用いた。
【０１０８】
次に、このサンプルに４ｋＶ、１５０ｐＦ、３３０Ωの接触放電電圧を印加した後、静電気対策素子の絶縁抵抗を測定した。そして、このような電圧印加を繰り返し行ったときの絶縁抵抗の変化を調べた。その結果を図１１（ａ）のグラフに示す。
【０１０９】
図１１（ａ）に示すように、電圧印加前（試験前）の絶縁抵抗Ｒは１×１０１１Ω程度であり、放電電圧の印加を繰り返しても絶縁抵抗はほとんど変化しなかった。
【０１１０】
比較例として、カーボンを含有しない複合フェライトからなる保護層１６ｇを有する静電気対策素子とコモンモードフィルタ素子とを組み合わせて構成された複合電子部品の比較例サンプルを用意した。このサンプルは、保護層の材料としてカーボン非含有複合フェライトを用いた点以外は実施例サンプルと同一の構成を有するものであった。カーボン非含有複合フェライトとしては、フェライト粉約８１ｗｔ％と、Ｔｇ＝９０〜１００℃の樹脂約１９ｗｔ％を含むものを用いた。
【０１１１】
次に、このサンプルに上記実施例と同様の条件で接触放電電圧を繰り返し印加したときの絶縁抵抗の変化を調べた。その結果を図１１（ｂ）のグラフに示す。
【０１１２】
図１１（ｂ）に示すように、電圧印加前（試験前）の絶縁抵抗は実施例サンプルとほぼ等しく、１×１０１１Ω程度であったが、放電電圧の印加を繰り返すと絶縁抵抗は低下した。特に、絶縁抵抗は１０回目の電圧印加から低下し始め、放電電圧の印加が２５回繰り返された後の比較例サンプルの絶縁抵抗は１×１０７Ω程度まで低下した。
【符号の説明】
【０１１３】
１，２ 信号ライン
３ 出力バッファ
４ 入力バッファ
５ コモンモードチョークコイル
６ ＩＣ
７ 信号ライン
８ コイル部品
９ 静電気対策部品
１０ａ 第１の側面
１０ｂ 第２の側面
１０ｃ 第３の側面
１０ｄ 第４の側面
１１ａ 第１の磁性基体
１１ｂ 第２の磁性基体
１２ 機能層
１２ａ コモンモードフィルタ層
１２ｂ 静電気対策素子層
１３ａ〜１３ｆ 端子電極
１４ａ，１４ｂ インダクタ素子
１５ａ〜１５ｄ 静電気対策素子
１６ａ〜１６ｄ 絶縁層
１６ｅ 磁性層
１６ｆ 接着層
１６ｇ 磁性層
１７ 第１のスパイラル導体
１８ 第２のスパイラル導体
１９ 第１の引き出し導体
２０ 第２の引き出し導体
２１ 第１のコンタクトホール導体
２２ 第２のコンタクトホール導体
２３ 第３の引き出し導体
２４ 第４の引き出し導体
２５ 開口
２６ 磁性コア
２７ 下地絶縁層
２８〜３１ ギャップ電極
２８Ｇ，２９Ｇ，３０Ｇ，３１Ｇ ギャップ
２８ａ，２８ｂ 電極
２９ａ，２９ｂ 電極
３０ａ，３０ｂ 電極
３１ａ，３１ｂ 電極
３２ａ〜３２ｃ 短絡配線パターン
３３ 静電気吸収層
３４ 絶縁性無機材料
３５ 導電性無機材料
３６ 保護層
１００ 複合電子部品
２００ 複合電子部品
３００ 複合電子部品
【技術分野】
【０００１】
本発明は、複合電子部品に関し、特に、インダクタ素子と静電気対策素子とを組み合わせて構成された複合電子部品の構造に関するものである。
【背景技術】
【０００２】
近年、高速な信号伝送インターフェースとしてＵＳＢ２．０やＨＤＭＩなどの規格が広く普及し、パーソナルコンピュータやデジタルハイビジョンテレビなど数多くのデジタル機器に用いられている。これらのインターフェースは、古くから一般的であったシングルエンド伝送方式とは異なり、一対の信号ラインを用いて差動信号（ディファレンシャルモード信号）を伝送する差動信号方式が採用されている。
【０００３】
差動伝送方式は、シングルエンド伝送方式と比べて信号ラインから発生する放射電磁界が少ないだけでなく、外来ノイズの影響を受けにくいという優れた特徴を有している。このため、信号の小振幅化が容易であり、小振幅化による立ち上がり時間及び立ち下がり時間の短縮によって、シングルエンド伝送方式よりも高速な信号伝送を行うことが可能となる。
【０００４】
図１２は、一般的な差動伝送回路の回路図である。
【０００５】
図１２に示す差動伝送回路は、一対の信号ライン１，２と、信号ライン１，２にディファレンシャルモード信号を供給する出力バッファ３と、信号ライン１，２からのディファレンシャルモード信号を受ける入力バッファ４とを備えている。かかる構成により、出力バッファ３に与えられる入力信号ＩＮは、一対の信号ライン１，２を経由して入力バッファ４へ伝えられ、出力信号ＯＵＴとして再生される。このような差動伝送回路は、上述の通り、信号ライン１，２から発生する放射電磁界が少ないという特徴を有しているが、信号ライン１，２に共通のノイズ（コモンモードノイズ）が重畳した場合には比較的大きな放射電磁界を発生させてしまう。コモンモードノイズによって発生する放射電磁界を低減するためには、図１２に示すように、信号ライン１，２にコモンモードフィルタ（コモンモードチョークコイル）５を挿入することが有効である。
【０００６】
コモンモードフィルタ５は、信号ライン１，２を伝わる差動成分（ディファレンシャルモード信号）に対するインピーダンスが低く、同相成分（コモンモードノイズ）に対するインピーダンスが高いという特性を有している。このため、信号ライン１，２にコモンモードチョークコイル５を挿入することにより、ディファレンシャルモード信号を実質的に減衰させることなく、一対の信号ライン１，２を伝わるコモンモードノイズを遮断することができる。
【０００７】
ＨＤＭＩのような最新の高速デジタルインターフェースでは、高転送レートの微小信号を取り扱うため、静電気に対して非常に敏感なＩＣが使用され、静電気が大きな問題となる。静電気によるＩＣの破壊を防止するため、信号ラインとグランドとの間に静電気対策部品としてのバリスタが使用されている。しかし、バリスタを使用すると信号波形が鈍り、信号品質が劣化することから、より低容量の静電気対策部品が求められている。例えば、特許文献１では、図１３に示すように、ＩＣ６に接続された信号ライン７，７上にコイル部品８を直列接続すると共に、各信号ライン７とグランドとの間に静電気対策部品９を接続し、静電気対策部品９の静電容量を０．３ｐＦ以下とした静電気対策回路が提案されている（特許文献１図９参照）。
【０００８】
また、特許文献２には、コモンモードノイズフィルタと静電気保護機能をワンパッケージに収めた複合電子部品において、静電気保護機能を有する電圧依存性抵抗材料を最上部に設けた構造が開示されている。この構造によれば、多数の絶縁層を含む積層体の焼成後に電圧依存性抵抗材料を設けることができ、これにより、焼成時に電圧依存性抵抗材料の酸化、分解などにより静電気保護機能が低下してしまうことを防止でき、その結果、静電気保護機能を向上させることができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−２８２１４号公報
【特許文献２】特開２００７−２１４１６６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献２に記載されたコモンモードフィルタにおいては、静電気対策素子を構成する電圧依存性抵抗材料に樹脂が含まれているため、製造工程上の制約から静電気対策素子を最上部に設けなければならならず、設計上の制約が大きいという問題があった。また、電圧依存性抵抗材料は１０μｍ程度の非常に微細なギャップ間に充填されるが、最上部においては、導体パターンが形成された絶縁層の多数積層する構造に起因して平面の凹凸が大きいため、非常に微細なギャップを安定的に形成することは極めて困難である。さらに、その最上層に静電気対策素子を形成する場合には、製造工程も複雑化し、製造コストも増加するという問題があった。
【００１１】
したがって、本発明の目的は、静電容量が小さく且つ放電特性、耐熱性及び耐候性に優れた静電気対策素子とコモンモードフィルタとを組み合わせて構成された小型で高性能な複合電子部品を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明による複合電子部品は、２つの磁性基体の間にインダクタ素子と静電気対策素子とを有する複合電子部品であって、前記インダクタ素子は、樹脂からなる絶縁層と、前記絶縁層上に形成されたコイル導体パターンとを備え、前記静電気対策素子は、下地絶縁層と、前記下地絶縁層上においてギャップを介して相互に対向配置された電極と、少なくとも前記電極間に配置された静電気吸収層と、前記ギャップの上方及び下方の少なくとも一方に設けられた保護層とを備え、前記静電気吸収層は、絶縁性無機材料のマトリックス中に導電性無機材料が不連続に分散したコンポジットであり、前記保護層は、磁性粉及びカーボンを含有する樹脂からなることを特徴とする。
【００１３】
本発明によれば、静電容量が非常に小さく、放電開始電圧が低く、且つ、放電耐性に優れた低電圧放電タイプの静電気対策素子を備えるので、静電気対策を行っていない場合の信号と同等の信号を伝送することができ、特性インピーダンスの低下を抑制することができる。しかも、静電気保護材料として絶縁性無機材料と導電性無機材料とのコンポジットを構成しているので、耐圧性が格段に高められるとともに、温度や湿度等の外部環境への耐候性が格段に高められる。また、インダクタ素子と静電気対策素子がワンチップ化されていることから、非常に小型で高機能な電子部品を提供することができる。
【００１４】
さらに本発明によれば、静電気対策素子が静電気を吸収する際に部分的に破損、変形し、静電気吸収層の上方又は下方に設けられた保護層に穴が空くようなことがあっても、保護層に含まれる磁性粉及びカーボンが穴に入り込んで穴が修復されるので、静電気対策素子のインピーダンスの低下を防止することができる。さらに、保護層に含まれる微量のカーボンが穴に入り込んで凝集し、カーボンが導電性粒子として有効に機能し、静電気による過電圧が印加されたときにその放電ルートとして作用することから、静電気保護機能の低下を防止して製品の長寿命化を実現することができる。
【００１５】
なお、本明細書において、「コンポジット」とは、絶縁性無機材料のマトリックス中に導電性無機材料が分散した状態を意味し、絶縁性無機材料のマトリックス中に導電性無機材料が一様に或いはランダムに分散した状態のみならず、絶縁性無機材料のマトリックス中に導電性無機材料の集合体が分散した状態、すなわち一般に海島構造と呼ばれる状態を含む概念である。また、本明細書において「絶縁性」とは、０．１Ωｃｍ以上を、「導電性」とは、０．１Ωｃｍ未満を意味し、所謂「半導電性」は、その比抵抗が０．１Ωｃｍ以上である限り、前者の絶縁性に含まれる。
【００１６】
本発明において、前記保護層は、積層方向に延びる略柱状の磁性コアとして構成されていることが好ましい。この構成によれば、インダクタ素子の特性を高めるための磁性コアを保護層として兼用することができ、磁性コアを用いて静電気対策素子のインピーダンスの低下を防止することができる。
【００１７】
本発明において、前記保護層は、前記インダクタ素子と前記静電気対策素子との間に設けられた層であることが好ましい。これによれば、インダクタ素子と静電気対策素子とを磁気的に分離することができ、インダクタ素子の特性を向上させることができる。
【００１８】
本発明において、前記保護層は、下地面の全面に設けられていることが好ましい。この構成によれば、保護層を選択的に形成する必要がないことから、保護層を容易に形成することができ、製造コストの低減を図ることができる。
【００１９】
本発明において、前記コイル導体パターンが円形スパイラルであり、前記ギャップが前記円形スパイラルの外側に設けられていることが好ましい。この構成によれば、静電気保護機能の低下を防止して製品の長寿命化を図ることができるだけでなく、コイル導体パターンの外側に磁性コアを設けることができ、インダクタ素子の特性をさらに向上させることができる。
【００２０】
本発明において、インダクタ素子は、積層方向と垂直な平面にそれぞれ形成された第１及び第２のスパイラル導体を含み、第１及び第２のスパイラル導体は、互いに磁気結合するコモンモードフィルタを構成していることが好ましい。これによれば、静電気を防止しながらコモンモードノイズを除去することができるので、静電気対策が必要な高速デジタル信号ラインのノイズ除去に好ましく使用することができる。
【００２１】
本発明においては、静電気対策素子の静電容量の値が０．３５ｐＦ以下であることが好ましい。静電気対策素子の静電容量が０．３５ｐＦ以下であれば、ＤＶＩやＨＤＭＩなどの高速差動伝送ラインの差動伝送インピーダンス規格（１００±１５Ω）を満足することができる。したがって、信号品質に実質的な影響を与えることなく、静電気によるＩＣの破壊を確実に防止することができる。
【００２２】
本発明において、樹脂の材料はポリイミド樹脂又はエポキシ樹脂であり、絶縁性無機材料は、Ａｌ2Ｏ3、ＴｉＯ2、ＳｉＯ2、ＺｎＯ、Ｉｎ2Ｏ3、ＮｉＯ、ＣｏＯ、ＳｎＯ2、Ｖ2Ｏ5、ＣｕＯ、ＭｇＯ、ＺｒＯ2、ＡｌＮ、ＢＮ及びＳｉＣよりなる群から選択される少なくとも１種であることが好ましい。これらの金属酸化物は、絶縁性、耐熱性及び耐候性に優れるので、コンポジットの絶縁性マトリックスを構成する素材として有効に機能し、その結果、放電特性、耐熱性及び耐候性に優れる高機能な静電気対策素子を実現することができる。その上さらに、これらの金属酸化物は、低コストで入手可能であり、しかも、スパッタリング法の適用が可能なので、生産性及び経済性も高められる。
【００２３】
本発明において、導電性無機材料は、Ｃ、Ｎｉ、Ｃｕ、Ａｕ、Ｔｉ、Ｃｒ、Ａｇ、Ｐｄ及びＰｔよりなる群から選択される少なくとも１種の金属又はこれらの金属化合物であることが好ましい。絶縁性無機材料のマトリックス中にこれらの金属又は金属化合物を不連続に分散した状態で配合することにより、放電特性、耐熱性及び耐候性に優れる高性能な静電気対策素子を実現することができる。
【００２４】
本発明において、静電気吸収層は、絶縁性無機材料と導電性無機材料とを逐次スパッタリングして形成されたコンポジットであるか、これらを同時スパッタリングして形成されたコンポジットであることが好ましい。このようにすると、絶縁性無機材料のマトリックス中に導電性無機材料を不連続に分散した状態で含むコンポジットを、再現性よく簡便に得ることができ、生産性及び経済性が高められる。
【００２５】
また、本発明による複合電子部品は、２つの磁性基体の間に設けられたコモンモードフィルタ層及び静電気対策素子層とを備え、コモンモードフィルタ層は、樹脂からなる第１及び第２の絶縁層と、第１の絶縁層上に形成された第１のスパイラル導体と、第２の絶縁層上に形成された第２のスパイラル導体とを備え、静電気対策素子層は、第１のスパイラル導体の一端に接続された第１の静電気対策素子と、第２のスパイラル導体の一端に接続された第２の静電気対策素子と、前記第１及び第２の静電気対策素子の上方及び下方の少なくとも一方に配置された保護層を備え、第１及び第２のスパイラル導体は、積層方向と垂直な平面方向に形成され、互いに磁気結合するように配置され、第１及び第２の静電気対策素子は、下地絶縁層と、下地絶縁層上においてギャップを介して相互に対向配置された電極と、少なくとも電極間に配置された静電気吸収層とを備え、静電気吸収層は、絶縁性無機材料のマトリックス中に導電性無機材料が不連続に分散したコンポジットであり、前記保護層は、磁性材料及びカーボンを含む樹脂からなることを特徴としている。
【００２６】
本発明による複合電子部品は、第１のスパイラル導体の他端に接続された第３の静電気対策素子と、第２のスパイラル導体の他端に接続された第４の静電気対策素子とをさらに備え、前記保護層は、前記第３及び第４の静電気対策素子の上方及び下方の少なくとも一方にも配置されていることが好ましい。これによれば、複合電子部品の一対の入力端と出力端の両方に静電気対策素子が接続されているので、一対の信号ラインに対する接続の向きを意識することなく複合電子部品を実装することができ、製造時の取り扱いを容易にすることができる。
【発明の効果】
【００２７】
このように、本発明によれば、静電容量が小さく且つ放電特性、耐熱性及び耐候性に優れた静電気対策素子とコモンモードフィルタとを組み合わせて構成された小型で高性能な複合電子部品を提供することができる。特に、本発明による複合電子部品は、信号伝送量が大きく伝送速度も非常に高速なＨＤＭＩ等の高速信号インターフェースに対して顕著な効果を有するものである。さらに、本発明によれば、多数回の静電気吸収を繰り返しても性能が低下することがなく耐久性に優れた静電気対策素子を有する複合電子部品を提供することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１の実施形態による複合電子部品１００の外観構成を示す略斜視図である。
【図２】複合電子部品１００の構成を示す回路図である。
【図３】複合電子部品１００の層構造の一例を示す略分解斜視図である。
【図４】ギャップ電極２８〜３１、保護層３６及び他の導体パターン（スパイラル導体１７，１８等）の位置関係を示す略平面図であり、（ａ）はギャップ電極２８〜３１及び保護層３６のみを示し、（ｂ）はギャップ電極２８〜３１、保護層３６及び他の導体パターンを示している。
【図５】図４（ａ）のＸ−Ｘ'線に沿った複合電子部品１００の側面断面図である。
【図６】静電気対策素子層１２ｂにおける第１のギャップ電極２８付近の層構造の一例を示す図であって、（ａ）は略平面図、（ｂ）は略断面図である。
【図７】静電気対策素子の原理を説明するための模式図である。
【図８】複合電子部品１００の製造工程を示すフローチャートである。
【図９】本発明の他の実施形態による複合電子部品２００〜４００の層構造を示す略側面断面図である。
【図１０】複合電子部品３００の構造を示す略分解斜視図である。
【図１１】過電圧印加した静電気対策素子のインピーダンスの変化を示すグラフであり、（ａ）は実施例、（ｂ）は比較例である。
【図１２】一般的な差動伝送回路の回路図である。
【図１３】従来の静電気対策回路の構成を示す回路図である。
【発明を実施するための形態】
【００２９】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００３０】
図１は、本発明の第１の実施形態による複合電子部品の外観構成を示す略斜視図である。
【００３１】
図１に示すように、本実施形態による複合電子部品１００は、静電気保護機能を備えた薄膜コモンモードフィルタであって、第１及び第２の磁性基体１１ａ、１１ｂと、第１の磁性基体１１ａと第２の磁性基体１１ｂに挟まれた機能層１２とを備えている。また、第１の磁性基体１１ａ、機能層１２及び第２の磁性基体１１ｂからなる積層体の外周面には、第１〜第６の端子電極１３ａ〜１３ｆが形成されている。このうち、第１及び第２の端子電極１３ａ，１３ｂは積層体の長手方向と直交する第１の側面１０ａに形成され、第３及び第４の端子電極１３ｃ、１３ｄは第１の側面１０ａと対向する第２の側面１０ｂに形成され、第５の端子電極１３ｅは第１及び第２の側面１０ａ，１０ｂと直交する第３の側面１０ｃに形成され、第６の端子電極１３ｆは第３の側面と対向する第４の側面１０ｄに形成されている。
【００３２】
第１及び第２の磁性基体１１ａ，１１ｂは、機能層１２を物理的に保護すると共に、コモンモードフィルタの閉磁路としての役割を果たすものである。第１及び第２の磁性基体１１ａ，１１ｂの材料としては、焼結フェライト、複合フェライト（フェライト粉含有樹脂）等を用いることができるが、機械的強度が高く磁気特性に優れた焼結フェライトを用いることが特に好ましい。
【００３３】
図２は、複合電子部品１００の構成を示す回路図である。
【００３４】
図２に示すように、複合電子部品１００は、コモンモードチョークコイルとして機能するインダクタ素子１４ａ、１４ｂと、静電気対策素子１５ａ〜１５ｄとを備えており、インダクタ素子１４ａ、１４ｂの一端は第１及び第２の端子電極１３ａ，１３ｂにそれぞれ接続され、他端は第３及び第４の端子電極１３ｃ、１３ｄにそれぞれ接続されている。また、静電気対策素子１５ａ，１５ｂの一端は第１及び第２の端子電極１３ａ，１３ｂにそれぞれ接続され、他端は第５及び第６の端子電極１３ｅ，１３ｆにそれぞれ接続されている。静電気対策素子１５ｃ，１５ｄの一端は第３及び第４の端子電極１３ｃ，１３ｄにそれぞれ接続され、他端は第５及び第６の端子電極１３ｅ，１３ｆにそれぞれ接続されている。つまり、第５の端子電極１３ｅは静電気対策素子１５ａ，１５ｃに共通の端子電極であり、第５の端子電極１３ｆは静電気対策素子１５ｂ，１５ｄに共通の端子電極である。
【００３５】
図１２に示したように、複合電子部品１００は一対の信号ライン上に実装されるが、このとき第１及び第２の端子電極１３ａ，１３ｂは信号ラインの入力側に接続され、第３及び第４の端子電極１３ｃ，１３ｄは信号ラインの出力側に接続される。また、第５及び第６の端子電極１３ｅ，１３ｆはグランドラインに接続される。本実施形態による複合電子部品１００は、一対の静電気対策素子が入力側と出力側の両方に設けられた対称型の回路であることから、第１及び第２の端子電極１３ａ，１３ｂを信号ラインの入力側に接続しても出力側に接続しても回路構成は同じになる。
【００３６】
図３は、複合電子部品１００の層構造の一例を示す略分解斜視図である。
【００３７】
図３に示すように、複合電子部品１００は、第１及び第２の磁性基体１１ａ、１１ｂと、第１及び第２の磁性基体１１ａ、１１ｂに挟まれた機能層１２とを備えており、機能層１２はコモンモードフィルタ層１２ａと静電気対策素子層１２ｂによって構成されている。
【００３８】
コモンモードフィルタ層１２ａは、静電気対策素子層１２ｂ側から第２の磁性基体１１ｂ側に向かって順に積層された絶縁層１６ａ〜１６ｄと、磁性層１６ｅと、接着層１６ｆと、絶縁層１６ｂ上に形成された第１のスパイラル導体１７と、絶縁層１６ｃ上に形成された第２のスパイラル導体１８と、絶縁層１６ａ上に形成された第１及び第２の引き出し導体１９、２０とを備えている。
【００３９】
絶縁層１６ａ〜１６ｄは、各導体パターン間、或いは導体パターンと磁性層１６ｅとを絶縁すると共に、導体パターンが形成される下地面の平坦性を確保する役割を果たす。絶縁層１６ａ〜１６ｄの材料としては、電気的及び磁気的な絶縁性に優れ、加工性のよい樹脂を用いることが好ましく、ポリイミド樹脂やエポキシ樹脂を用いることが好ましい。導体パターンとしては、導電性及び加工性に優れたＣｕ、Ａｌ等を用いることが好ましい。導体パターンの形成は、フォトリソグラフィーを用いたエッチング法やアディティブ法（めっき）により行うことができる。
【００４０】
絶縁層１６ａ〜１６ｄの中央領域であって第１及び第２のスパイラル導体１７，１８の内側には、絶縁層１６ａ〜１６ｄを貫通する開口２５ａが形成されており、開口２５ａの内部には、磁路を形成するための磁性コア２６が設けられている。また、第１及び第２のスパイラル導体１７，１８の外側には、絶縁層１６ａ〜１６ｄを貫通する開口２５ｂが形成されており、開口２５ｂの内部には、磁性コア２６と共に磁路を形成するための磁性コア３６が設けられている。磁性コア２６，３６の材料としてはフェライト粉含有樹脂（複合フェライト）を用いることが好ましい。
【００４１】
絶縁層１６ｄの表面には磁性層１６ｅが形成されている。開口２５ａ，２５ｂ内の磁性コア２６，３６は、複合フェライトのペーストを硬化させて形成しているが、硬化時に樹脂の収縮が発生し、開口部分に凹凸が生じる。この凹凸をできるだけ少なくするためには、開口の内部のみならず絶縁層１６ｄの表面全体にもペーストを塗布することが好ましく、磁性層１６ｅはそのような平坦性の確保を目的として形成される。
【００４２】
接着層１６ｆは磁性基体１１ｂを磁性層１６ｅ上に貼り付けるために必要な層である。また、磁性基体１１ｂ及び磁性層１６ｅの表面の凹凸を緩和し、密着性を高める役割を果たす。特に限定されるものではないが、接着層１６ｆの材料としては、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂等を用いることができる。
【００４３】
第１のスパイラル導体１７は、図２に示したインダクタ素子１４ａに対応するものである。第１のスパイラル導体１７の内周端は、絶縁層１６ｂを貫通する第１のコンタクトホール導体２１及び第１の引き出し導体１９を介して第１の端子電極１３ａに接続されている。また、第１のスパイラル導体１７の外周端は、第３の引き出し導体２３を介して第３の端子電極１３ｃに接続されている。
【００４４】
第２のスパイラル導体１８は、図２に示したインダクタ素子１４ｂに対応するものである。第２のスパイラル導体１８の内周端は、絶縁層１６ｃ，１６ｂを貫通する第２のコンタクトホール導体２２及び第２の引き出し導体２０を介して第２の端子電極１３ｂに接続されている。また、第２のスパイラル導体１８の外周端は、第４の引き出し導体２４を介して第４の端子電極１３ｄに接続されている。本実施形態においては第２の引き出し導体２０が第１の引き出し導体１９と共通の絶縁層１６ａ上に設けられているが、第１の引き出し導体１９と異なる絶縁層上に設けられていてもよい。
【００４５】
第１及び第２のスパイラル導体１７，１８は共に同一の平面形状を有しており、しかも平面視で同じ位置に設けられている。第１及び第２のスパイラル導体１７，１８は完全に重なり合っていることから、両者の間には強い磁気結合が生じている。以上の構成により、コモンモードフィルタ層１２ａ内の導体パターンはコモンモードフィルタを構成している。
【００４６】
第１及び第２のスパイラル導体１７，１８の外形は共に円形スパイラルである。円形スパイラル導体は高周波での減衰特性が少ないため、高周波用インダクタンスとして好ましく用いることができるが、矩形スパイラルに比べるとループサイズが小さく、矩形状の実装領域を効率良く利用することができないという欠点もある。
【００４７】
以上がコモンモードフィルタ層１２ａの説明である。次に静電気対策素子層１２ｂについて説明する。
【００４８】
静電気対策素子層１２ｂは、下地絶縁層２７と、下地絶縁層２７の表面に形成された第１乃至第４のギャップ電極２８〜３１と、第１乃至第４のギャップ電極２８〜３１を覆う静電気吸収層３３とを備えている。
【００４９】
図４（ａ）及び（ｂ）は、ギャップ電極２８〜３１、磁性コア３６及び導体パターン（スパイラル導体１７，１８等）の位置関係を示す略平面図である。特に、図４（ａ）はギャップ電極２８〜３１及び磁性コア３６のみを示し、図４（ｂ）はギャップ電極２８〜３１、保護層３６及び他の導体パターンを示している。また、図５は、図４（ａ）のＸ−Ｘ'線に沿った複合電子部品１００の側面断面図である。
【００５０】
図４（ａ）に示すように、第１のギャップ電極２８付近の層構造は、図２に示した第１の静電気対策素子１５ａとして機能する部分であり、第２のギャップ電極２９付近の層構造は、第２の静電気対策素子１５ｂとして機能する部分である。また、第３のギャップ電極３０付近の層構造は、図２に示した第３の静電気対策素子１５ｃとして機能する部分であり、第４のギャップ電極３１付近の層構造は、第４の静電気対策素子１５ｄとして機能する部分である。
【００５１】
そのため、第１のギャップ電極２８の一方の電極２８ａは第１の端子電極１３ａに接続されており、他方の電極２８ｂは短絡配線パターン３２ａ，３２ｃを介して第５の端子電極１３ｅに接続されている。また、第２のギャップ電極２９の一方の電極２９ａは第２の端子電極１３ｂに接続されており、他方の電極２９ｂは、短絡配線パターン３２ｂ，３２ｃを介して第６の端子電極１３ｆに接続されている。第３のギャップ電極３０の一方の電極３０ａは第３の端子電極１３ｃに接続されており、他方の電極３０ｂは短絡配線パターン３２ａ，３２ｃを介して第５の端子電極１３ｅに接続されている。また、第４のギャップ電極３１の一方の電極３１ａは第４の端子電極１３ｄに接続されており、他方の電極３１ｂは短絡配線パターン３２ｂ，３２ｃを介して第６の端子電極１３ｆに接続されている。
【００５２】
本実施形態においては、各ギャップ電極の他方の電極２８ｂ，２９ｂ，３０ｂ，３１ｂは、短絡配線パターン３２ａ〜３２ｃを介して相互に電気的に接続されている。特に限定されるものではないが、短絡配線パターン３２ａ〜３２ｃの幅は、第１及び第２の引き出し導体１９，２０と略等しいことが好ましい。短絡配線パターンは、矩形状の実装領域の長辺方向に延びる第１及び第２の短絡配線パターン３２ａ，３２ｂと、矩形状の実装領域の短辺方向に延びる第３の短絡配線パターン３２ｃからなり、第１の短絡配線パターン３２ａによって第１ギャップ電極２８と第３ギャップ電極３０とが接続され、第２の短絡配線パターン３２ｂによって第２ギャップ電極２９と第４ギャップ電極３１とが接続され、さらに円形スパイラルの中央部を通過する第３の短絡配線パターン３２ｃによって第１短絡配線パターン３２ａと第２短絡配線パターン３２ｂとの間のみならず、第５端子電極１３ｅと第６端子電極１３ｆとの間までもが短絡されている。このような配線構造により、ギャップ電極間の短絡状態を確保できるだけでなく、加工中の導体パターンの剥離を防止することができ、さらには複合電子部品１００の機械的強度を確保することもできる。
【００５３】
図４（ｂ）に示すように、ギャップ電極２８〜３１は、スパイラル導体１７，１８の中心から見て右斜め上方、右斜め下方、左斜め上方、左斜め下方にそれぞれ設けられている。ここにいう「斜め」とは、矩形状の実装領域の長辺又はこれと直交する短辺に対して斜めの方向である。このように、ギャップ電極２８〜３１が斜め４方向に設けられていることにより、スパイラル導体１７，１８や引き出し導体１９、２０と重なることなくギャップを効率的に配置することができる。
【００５４】
ギャップ電極２８〜３１が有するギャップ２８Ｇ〜３１Ｇは、スパイラル導体１７，１８の外側であって、第１及び第２のスパイラル導体１７，１８及び第１及び第２の引き出し導体１９，２０と平面的に重ならない位置に設けられている。詳細は後述するが、静電気対策素子は静電気の吸収によって部分的に破損、変形するため、静電気対策素子と重なる位置に導体パターンが配置されている場合には一緒に破損するおそれがある。しかし、静電気対策素子のギャップ２８Ｇ〜３１Ｇが導体パターンを避けた位置に設けられていることから、静電気によって破壊されたときの上下層の影響を抑えることができ、より信頼性の高い複合電子部品を実現することができる。
【００５５】
ギャップ２８Ｇ〜３１Ｇがスパイラル導体１７，１８の外側に配置されている点は重要である。円形スパイラル導体の場合、内側の余白領域が小さい反面、外側の余白領域が大きくなるからである。このとき、円弧状のギャップを含めたギャップ電極２８〜３１の大部分がスパイラル導体と重ならない位置に配置されることにより、第１及び第２のスパイラル導体１７，１８の軸方向に延びる略柱状の磁性コア３６をギャップ電極の直上に設けることができる。なお円弧状のギャップの曲率はスパイラル導体の曲率と必ずしも一致する必要はなく、スパイラル導体よりも大きな曲率であってもよく、さらには直線状であっても構わない。
【００５６】
上述したように、ギャップ電極の数は４つであり、インダクタ素子の端子電極の数と一致している。すなわち、ギャップ電極は４端子回路であるコモンモードフィルタの各入出力端子に設けられている。４つのギャップ電極は斜め４方向にそれぞれ設けられているが、本実施形態においては、円弧状のギャップ２８Ｇ〜３１Ｇの長さ方向の中点は、円形スパイラル導体の中心から見て斜め４５度の方向に配置されていることが好ましい。換言すれば、ギャップの長さ方向の中点は、円形スパイラル導体の中心から見て（２ｎ−１）π／４の方向に配置されていることが好ましい。このように配置された円弧状のギャップは、その長さをできるだけ長く確保することができるので、多数の電流経路を形成することができ、多数回の静電気吸収が可能となる。したがって、静電気対策素子の耐久性を高めることができる。
【００５７】
図４（ｂ）及び図５に示すように、磁性コア３６は各ギャップ電極２８〜３１の上方に設けられている。本実施形態による磁性コア３６は、微量のカーボンを含有する複合フェライトからなり、少なくともギャップ溝の直上を含むギャップ電極２８〜３１の上方を覆っている。これにより、磁性コア３６は、静電気対策素子に対する保護層としても機能する。上記のように静電対策素子は静電気の吸収によって部分的に破損、変質、又は変形し、これにより静電気対策素子の特性は低下する。しかし、磁性コア３６がその上方を覆うことにより、静電気対策素子の破損等を修復させることができ、静電気対策素子の特性の低下を抑制することができる。
【００５８】
スパイラル導体１７，１８の内側に設けられた磁性コア２６及び磁性層１６ｅの材料は、カーボンを含有しない複合フェライトであってもよいが、磁性コア２６，３６及び磁性層１６ｅを同時に形成することを考慮すれば、これらは磁性コア３６と同一材料からなることが好ましい。磁性コア２６，３６及び磁性層１６ｅに含まれる磁性材料はフェライト粉に限定されるものではなく、他の磁性粉を用いてもよい。すなわち、磁性コア２６，３６及び磁性層１６ｅの材料にはカーボンを含有する磁性粉含有樹脂を用いることができる。
【００５９】
このように、本実施形態の磁性コア３６は、静電気対策素子に対しては、ギャップ電極２８〜３１の上方に選択的に設けられた略柱状の保護層であり、磁性コア３６の周囲には、磁性粉及びカーボンを含まない樹脂が存在している。この樹脂は、絶縁層１６ａ〜１６ｄを構成する樹脂である。また、磁性コア３６は実装面の長手方向に沿った側面から露出しているが、これは、一枚の基板上に多数の複合電子部品を形成した後、ダイシングによって個片化する工程に起因するものであり、左右に隣接する素子に共通の磁性コア３６を形成した後、その中央を通過する位置で切断することにより得られた形状だからである。
【００６０】
図６（ａ）及び（ｂ）は、静電気対策素子層１２ｂにおける第１のギャップ電極２８付近の層構造の一例を示す図であって、（ａ）は略平面図、（ｂ）は略断面図である。なお、第２〜第４のギャップ電極２９〜３１の構成は第１のギャップ電極２８と同一であるため、重複する説明を省略する。
【００６１】
静電気対策素子層１２ｂは、磁性基体１１ａの表面に形成された下地絶縁層２７と、第１のギャップ電極２８を構成する一対の電極２８ａ，２８ｂと、これらの電極２８ａ，２８ｂの間に配設された静電気吸収層３３とを備えている。この静電気対策素子層１２ｂにおいて、静電気吸収層３３は低電圧放電タイプの静電気保護材料として機能し、静電気などの過電圧が印加された際に、この静電気吸収層３３を介して電極２８ａ，２８ｂ間で初期放電が確保されるように設計されている。
【００６２】
下地絶縁層２７は絶縁性材料からなり、本実施形態においては製造上の容易さから磁性基体１１ａの全面を覆っているが、少なくとも電極２８ａ，２８ｂ及び静電気吸収層３３の下地となっていればよく、必ずしも全面を覆う必要はない。
【００６３】
下地絶縁層２７の具体例としては、例えば、第１の磁性基体１１ａの表面に、ＮｉＺｎフェライトやアルミナ、シリカ、マグネシア、窒化アルミ等の誘電率が５０以下、好ましくは２０以下の低誘電率材料からなる絶縁膜を形成したものも、好適に用いることができる。なお、下地絶縁層２７の形成方法は、特に限定されず、真空蒸着法、反応性蒸着法、スパッタリング法、イオンプレーティング法、ＣＶＤやＰＶＤ等の気相法等の公知の手法を適用できる。また、下地絶縁層２７の膜厚は、適宜設定可能である。
【００６４】
下地絶縁層２７の表面には、一対の電極２８ａ，２８ｂが相互に離間して配設されている。本実施形態では、一対の電極２８ａ，２８ｂは、下地絶縁層２７上の所定の位置にギャップ距離△Ｇを置いて、対向配置されている。
【００６５】
電極２８ａ，２８ｂを構成する素材としては、例えば、Ｎｉ、Ｃｒ、Ａｌ、Ｐｄ、Ｔｉ、Ｃｕ、Ａｇ、Ａｕ及びＰｔなどから選ばれた少なくとも一種類の金属、或いはこれらの合金等が挙げられるが、これらに特に限定されない。なお、本実施形態では、電極２８ａ，２８ｂは、平面視で矩形状に形成されているが、その形状は特に制限されず、例えば、櫛歯状、或いは、鋸状に形成されていてもよい。
【００６６】
電極２８ａ，２８ｂ間のギャップ距離△Ｇは、所望の放電特性を考慮して適宜設定すればよく、特に限定されないが、通常、０．１〜５０μｍ程度であり、低電圧初期放電を確保するという観点から、より好ましくは０．1〜２０μｍ程度、さらに好ましくは０．１〜１０μｍ程度である。なお、電極２８ａ，２８ｂの厚みは、適宜設定することができ、特に限定されないが、通常、０．０５〜１０μｍ程度である。
【００６７】
上記の電極２８ａ，２８ｂ間には、静電気吸収層３３が配設されている。本実施形態では、上述した下地絶縁層２７の表面及び電極２８ａ，２８ｂ上に、静電気吸収層３３が積層された構成となっている。この静電気吸収層３３の寸法形状及びその配設位置は、過電圧が印加された際に自身を介して電極２８ａ，２８ｂ間で初期放電が確保されるように設計されている限り、特に限定されない。
【００６８】
静電気吸収層３３は、絶縁性無機材料３４のマトリックス中に島状の導電性無機材料３５の集合体が不連続に点在した海島構造のコンポジットである。本実施形態では、静電気吸収層３３は、逐次スパッタリングを行うことにより形成されている。より具体的には、下地絶縁層２７の絶縁性表面上及び／又は電極２８ａ，２８ｂ上に、導電性無機材料３５をスパッタリングして部分的に（不完全に）成膜した後、引き続き絶縁性無機材料３４をスパッタリングすることにより、謂わば、島状に点在した導電性無機材料３５の層とこれを覆う絶縁性無機材料３４の層との積層構造のコンポジットが形成されている。
【００６９】
マトリックスを構成する絶縁性無機材料３４の具体例としては、例えば、金属酸化物、金属窒化物等が挙げられるが、これらに特に限定されない。絶縁性やコスト面を考慮すると、Ａｌ２Ｏ３、ＴｉＯ２、ＳｉＯ2、ＺｎＯ、Ｉｎ2Ｏ3、ＮｉＯ、ＣｏＯ、ＳｎＯ2、Ｖ2Ｏ5、ＣｕＯ、ＭｇＯ、ＺｒＯ2、ＡｌＮ、ＢＮ及びＳｉＣが好ましい。これらは、１種を単独で用いても、２種以上を併用してもよい。これらの中でも、絶縁性マトリックスに高度の絶縁性を付与する観点からは、Ａｌ2Ｏ3やＳｉＯ2等を用いることがより好ましい。一方、絶縁性マトリックスに半導体性を付与する観点からは、ＴｉＯ2やＺｎＯを用いることがより好ましい。絶縁性マトリックスに半導体性を付与することで、放電開始電圧及びクランプ電圧に優れる静電気対策素子を得ることができる。絶縁性マトリックスに半導体性を付与する方法は、特に限定されないが、例えば、これらＴｉＯ2やＺｎＯを単独で用いたり、これらを他の絶縁性無機材料３４と併用すればよい。特に、ＴｉＯ2は、アルゴン雰囲気中でスパッタリングする際に酸素が欠損し易く、電気伝導度が高くなる傾向にあるので、絶縁性マトリックスに半導体性を付与するにはＴｉＯ2を用いることが特に好ましい。絶縁性無機材料３４は、上層に位置する任意の層（例えば絶縁層１６ａ）から一対の電極２８ａ，２８ｂや導電性無機材料３５を保護する保護層としても機能するものである。
【００７０】
導電性無機材料３５の具体例としては、例えば、金属、合金、金属酸化物、金属窒化物、金属炭化物、金属ホウ化物等が挙げられるが、これらに特に限定されない。導電性を考慮すると、Ｃ、Ｎｉ、Ｃｕ、Ａｕ、Ｔｉ、Ｃｒ、Ａｇ、Ｐｄ及びＰｔ、或いは、これらの合金が好ましい。
【００７１】
電極２８、絶縁性無機材料３４及び導電性無機材料３５の組み合わせとしては、Ｃｕ、ＳｉＯ２及びＡｕの組み合わせが特に好ましい。これらの材料で構成された静電気対策素子は電気的特性に優れるだけでなく、加工性やコスト面でも極めて有利である。特に、島状の導電性無機材料３５の集合体が不連続に点在した海島構造のコンポジットを高精度且つ容易に形成することができる。
【００７２】
静電気吸収層３３の総厚みは、特に限定されるものではなく、適宜設定することができるが、より一層の薄膜化を達成する観点から、１０ｎｍ〜１０μｍであることが好ましく、１５ｎｍ〜１μｍであることがより好ましく、１５〜５００ｎｍであることがより好ましい。本実施形態の如く、謂わば、不連続に点在した島状の導電性無機材料３５の層と絶縁性無機材料３４のマトリックスの層とを形成する場合、導電性無機材料３５の層の厚みは、１〜１０ｎｍであることが好ましく、絶縁性無機材料３４の層の厚みは、１０ｎｍ〜１０μｍであることが好ましく、より好ましくは１０ｎｍ〜１μｍであり、より好ましくは１０〜５００ｎｍである。
【００７３】
静電気吸収層３３の形成方法は、上述したスパッタリング法に限定されるものではない。下地絶縁層２７の絶縁性表面上及び／又は電極２８ａ，２８ｂ上に、公知の薄膜形成方法を適用して、上述した絶縁性無機材料３４及び導電性無機材料３５を付与することにより、静電気吸収層３３を形成することができる。
【００７４】
本実施形態の静電気対策素子層１２ｂにおいては、絶縁性無機材料３４のマトリックス中に不連続に点在した島状の導電性無機材料３５を含む静電気吸収層３３が、低電圧放電タイプの静電気保護材料として機能する。そして、かかる構成を採用することにより、静電容量が小さく、放電開始電圧が低く、且つ、放電耐性に優れる、高性能な静電気対策素子が実現される。しかも、低電圧放電タイプの静電気保護材料として機能する静電気吸収層３３として、少なくとも絶縁性無機材料３４と導電性無機材料３５とから構成されるコンポジットが採用されている。そのため、上記従来の有機−無機複合膜のものに比して、耐熱性が高められ、また、温度や湿度等の外部環境により特性が変動し難いものとなり、その結果、信頼性が高められる。その上さらに、スパッタリング法により静電気吸収層３３が形成可能であり、これにより、生産性及び経済性がより一層高められる。なお、本実施形態の静電気対策素子は、電極２８ａ，２８ｂ間に電圧を印加することにより静電気吸収層３３中へ電極２８ａ，２８ｂの一部が飛散した結果、静電気吸収層３３が電極２８ａ，２８ｂを構成する素材を含む構成であってもよい。
【００７５】
磁性コア３６は、静電気による過電圧の印加によって静電気吸収層３３が破損、変質、変形した際、磁性コア３６よりも上方への放電破壊の影響を抑え、静電気吸収層３３の特性低下を補償する。磁性コア３６の材料にはフェライト粉及びカーボンを含有する樹脂（カーボン含有複合フェライト）を用いる。カーボンの含有率はフェライト粉や樹脂に比べて僅かでよく、１〜３ｗｔ％程度でよい。１ｗｔ％未満ではカーボンを含有することによる効果が得られず、３ｗｔ％を超えるとカーボンが原因で磁性コア３６のインピーダンスが低下し、保護層としての本来の機能が低下するからである。フェライト粉の含有率は求める磁気特性によっても異なるが、５０〜８５ｗｔ％程度であればよい。
【００７６】
静電気吸収層３３の上面に樹脂のみが存在する場合、静電気の吸収時に樹脂に穴が空いたときにこの穴が静電気対策素子のインピーダンス低下の原因となる。しかし、本実施形態のようにカーボン含有複合フェライトからなる磁性コア３６がギャップの直上に存在する場合には、これらカーボン及び磁性粉がこの穴に入り込んで穴を埋めるので、静電気対策素子のインピーダンスの低下を防止することができる。さらに、フェライト粉と共に導電性を有する微量のカーボンが穴に入り込み、これが静電気吸収層３３内の導電性無機材料３５と似たような働きをし、修復箇所は補助的な静電気吸収部材として機能する。つまり、静電気による過電圧が印加されたときに穴に充填されたカーボン及び磁性粉を経由して放電するルートが形成されるため、従来の構成であれば十回程度の使用（静電気吸収）で消耗するが、十数回以上の使用が可能となり、静電気対策素子の寿命を引き延ばすことができる。
【００７７】
図７は、静電気対策素子の原理を説明するための模式図である。
【００７８】
図７に示すように、一対の電極２８ａ，２８ｂ間に静電気による放電電圧が印加されたとき、放電電流は、矢印で示すように、絶縁性無機材料３４のマトリックス中に不連続に点在した島状の導電性無機材料３５によって構成される任意の経路を通って電極２８ａから電極２８ｂ（グランド）に向かって流れる。このとき、電流経路中のエネルギー集中が大きかった地点の導電性無機材料３５は絶縁性無機材料３４と共に破壊され、静電気の放電エネルギーは吸収される。破壊された経路は非導通となるが、図示のように、不連続に点在した島状に導電性無機材料３５によって多数の電流経路が形成されているため、多数回の静電気吸収が可能である。
【００７９】
以上説明したように、本実施形態による複合電子部品１００は、静電容量が小さく、放電開始電圧が低く、且つ、放電耐性、耐熱性及び耐候性に優れた低電圧タイプの静電気対策素子を内蔵しているので、高性能な静電気保護機能を備えたコモンモードフィルタとして機能する複合電子部品を実現することができる。
【００８０】
また、本実施形態によれば、静電気対策素子層１２ｂの材料として絶縁性無機材料３４及び導電性無機材料３５が使用され、静電気対策素子層１２ｂを構成する各種材料に樹脂が含まれていないことから、磁性基体１１ａ上に静電気対策素子層１２ｂを形成し、さらにその上にコモンモードフィルタ層１２ａを形成することができる。コモンモードフィルタ層１２ａをいわゆる薄膜工法で形成する場合には３５０℃以上、導体パターンが形成されたセラミックシートを順次積層するいわゆる積層工法で形成する場合には８００℃の熱処理工程が必要となるが、静電気対策素子層の材料として絶縁性無機材料３４及び導電性無機材料３５を使用した場合には、熱処理工程に耐えることができ、正常に機能する静電気対策素子を確実に形成することができる。さらに、磁性基板上の十分に平坦な面に静電気対策素子を形成することができ、ギャップ電極の微小なギャップを安定的に形成することができる。
【００８１】
また、本実施形態によれば、ギャップの形成位置がコモンモードフィルタの最外周よりも外側であって、コモンモードフィルタを構成する第１及び第２のスパイラル導体等と平面的に重ならず、それらの導体パターンを避けた位置に設けられていることから、静電気対策素子が静電気によって部分的に破壊されたときの上下方向の影響を抑えることができ、より信頼性の高い複合電子部品を実現することができる。特に、ギャップをスパイラル導体の最外周に近接させると共にスパイラル導体の最外周に沿った形状とすることで、矩形状の実装面のできるだけ内側にギャップを形成することができ、十分な長さを有する円弧状のギャップを形成することができる。ギャップが十分な長さを有する場合、多数の電流経路を確保することができるので、静電気吸収回数を増加させることができる。したがって、静電気対策素子の耐久性を高めることができる。
【００８２】
また、本実施形態では、各絶縁層１６ａ〜１６ｄを貫通する磁性コアがスパイラル導体１７，１８の内側のみならず外側にも設けられているので、コモンモードフィルタの磁気特性をさらに高めることができる。
【００８３】
また、本実施形態によれば、静電気吸収層の上面であってギャップ電極の上方にカーボン含有複合フェライトからなる磁性コア３６が設けられているので、静電気対策素子の特性低下を防止することができる。すなわち、磁性コア３６の下面が各ギャップ電極２８〜３１の上方に位置し、各ギャップ電極の上方を覆う保護層として機能することから、静電気の放電エネルギー吸収時に静電気吸収層が破損等したとしても静電気対策素子のインピーダンスの低下を抑制することができる。また、微量のカーボンが上記静電気吸収層３３内の導電性無機材料３５と似たような働きをすることで修復箇所を補助的な静電気吸収部材として機能させることができる。そのため、十数回以上の静電気吸収が可能となり、静電気対策素子の寿命を引き延ばすことができる。
【００８４】
さらに、本実施形態によれば、図２に示したように、複合電子部品１００は一対の信号ライン上に実装され、静電気対策素子１５ａ，１５ｂは、コモンモードフィルタを構成するインダクタ素子１４ａ，１４ｂよりも信号ラインの入力側に設けられていることから、静電気対策素子による過電圧の吸収効率を高めることができる。通常、静電気による過電圧は、インピーダンス整合のとれていない異常な電圧であるため、コモンモードフィルタの入力端で一回反射する。この反射信号は元の信号波形に重畳され、電圧が上昇した信号は、静電気対策素子で一気に吸収される。すなわち、静電気対策素子の後段にあるコモンモードフィルタが元波形よりも大きい波形にしてくれるので、電圧レベルが低い状態から吸収する場合よりも静電気対策素子で吸収されやすい状態を作り出すことができる。こうして、一回吸収した信号をコモンモードフィルタに入力することにより、細かいノイズを除去することができる。
【００８５】
さらに、本実施形態による複合電子部品１００は、入力側と出力側の両方に一対の静電気対策素子が設けられた対称型の回路であることから、実装方向の制約がないチップ部品として提供することができる。
【００８６】
次に、本実施形態による複合電子部品１００の製造方法について詳細に説明する。
【００８７】
図８は、複合電子部品１００の製造工程を示すフローチャートである。
【００８８】
複合電子部品１００の製造では、まず第１の磁性基体１１ａを用意し（ステップＳ１０１）、第１の磁性基体１１ａの表面に静電気対策素子層１２ｂを形成し（ステップＳ１０２〜Ｓ１０５）、静電気対策素子層１２ｂの表面にコモンモードフィルタ層１２ａを形成した後（ステップＳ１０６〜Ｓ１１１）、第２の磁性基体１１ｂを積層する（ステップＳ１１２）。その後、外周面に端子電極１３ａ〜１３ｆを形成することにより（ステップＳ１１３）、第１及び第２の磁性基体１１ａ，１１ｂに挟まれたコモンモードフィルタ層１２ａ及び静電気対策素子層１２ｂを有する複合電子部品１００が完成する。
【００８９】
本実施形態による複合電子部品１００の製造方法は、コモンモードフィルタ層１２ａ及び静電気対策素子層１２ｂをいわゆる薄膜工法で一貫して形成することを特徴としている。ここで、薄膜工法とは、感光性樹脂を塗布し、これを露光及び現像して絶縁層を形成した後、絶縁層の表面に導体パターンを形成する工程を繰り返すことにより、絶縁層及び導体層が交互に形成された多層膜を形成する方法である。以下、静電気対策素子層１２ｂ及びコモンモードフィルタ層１２ａの形成工程について詳細に説明する。
【００９０】
静電気対策素子層１２ｂの形成では、まず磁性基体１１ａの表面に下地絶縁層２７（ステップＳ１０２）を形成する。下地絶縁層２７の形成方法は、特に限定されず、真空蒸着法、反応性蒸着法、スパッタリング法、イオンプレーティング法、ＣＶＤやＰＶＤ等の気相法等の公知の手法を適用できる。また、下地絶縁層２７の層厚は、適宜設定可能である。
【００９１】
次に、下地絶縁層２７の表面にギャップ電極２８〜３１及び短絡配線パターン３２ａ〜３２ｃを形成する（ステップＳ１０３）。ギャップ電極２８〜３１及び短絡配線パターン３２ａ〜３２ｃは、下地絶縁層２７の全面に電極材料を成膜した後、電極材料をパターニングすることにより形成することができる。一対の電極間のギャップ距離ΔＧは０．１〜５０μｍ程度と非常に微細であることから、高精度なパターニングが要求され、下地面の平坦性も要求される。ここで、下地絶縁層２７は平坦性の高い磁性基体１１ａ上に形成され、下地絶縁層２７の平坦性も高いことから、微細なギャップ幅を高精度に制御することができる。
【００９２】
次に、ギャップ電極２８〜３１及び短絡配線パターン３２ａ〜３２ｃが形成された下地絶縁層２７の表面に静電気吸収層３３を形成する（ステップＳ１０４）。詳細には、下地絶縁層２７の絶縁性表面上及び／又は電極２８上に、導電性無機材料３５をスパッタリングして部分的に（不完全に）成膜した後、引き続き絶縁性無機材料３４をスパッタリングすることにより、謂わば、島状に点在した導電性無機材料３５の層とこれを覆う絶縁性無機材料３４の層との積層構造のコンポジットを形成する。以上により、静電気対策素子層１２ｂが完成する。
【００９３】
コモンモードフィルタ層１２ａの形成では、絶縁層及び導体パターンを交互に形成することにより、絶縁層１６ａ〜１６ｄ、第１及び第２のスパイラル導体１７，１８、第１及び第２の引き出し導体１９，２０等を形成する（ステップＳ１０５〜Ｓ１０８）。詳細には、静電気対策素子層１２ｂ上にまず絶縁層１６ａを形成した後、絶縁層１６ａ上に第１及び第２の引き出し導体１９，２０を形成する（ステップＳ１０５）。次に、絶縁層１６ａ上に絶縁層１６ｂを形成した後、絶縁層１６ｂ上に第１のスパイラル導体１７、引き出し導体２３を形成すると共に、絶縁層１６ｂを貫通するコンタクトホール導体２１を形成する（ステップＳ１０６）。次に、絶縁層１６ｂ上に絶縁層１６ｃを形成した後、絶縁層１６ｃ上に第２のスパイラル導体１８、引き出し導体２４を形成すると共に、絶縁層１６ｃ，１６ｂを貫通するコンタクトホール導体２２を形成する（ステップＳ１０７）。次に、絶縁層１６ｃ上に絶縁層１６ｄを形成する（ステップＳ１０８）。
【００９４】
ここで、各絶縁層１６ａ〜１６ｄは、下地面に感光性樹脂をスピンコートし、これを露光及び現像することにより形成することができる。特に、絶縁層１６ｂ〜１６ｄは開口２５ａ，２５ｂを有する絶縁層として形成される。また、スパイラル導体等の導体パターンは、蒸着法又はスパッタリング法により導体層を形成した後、パターニングを行うことにより形成することができる。
【００９５】
次に、開口２５ａ，２５ｂ内にカーボン含有複合フェライトのペーストを充填し、さらに絶縁層１６ｄの表面にもカーボン含有複合フェライトのペーストを均一に塗布することにより、内側の磁性コア２６，外側の磁性コア３６及び磁性層１６ｅを同時に形成する（ステップＳ１０９）。その後、接着層１６ｆを形成し（ステップＳ１１０）、接着層１６ｆを介して第２の磁性基体１１ｂを貼り合わせた後（ステップＳ１１１）、積層体の外周面に端子電極１３ａ〜１３ｆを形成することにより（ステップＳ１１２）、複合電子部品１００が完成する。
【００９６】
以上説明したように、本実施形態による複合電子部品の製造方法は、静電気対策素子層１２ｂ及びコモンモードフィルタ層１２ａを一貫して薄膜工法で形成するので、特別な製造工程を経由することなく複合電子部品を製造することができる。また、本実施形態による複合電子部品の製造方法は、磁性基体１１ａ上に静電気対策素子層１２ｂを形成し、静電気対策素子層１２ｂ上にコモンモードフィルタ層１２ａを形成するので、静電気対策素子を比較的平坦な磁性基体１１ａの表面に形成することができ、高品質な静電気対策素子とコモンモードフィルタとを組み合わせた複合電子部品を製造することができる。
【００９７】
次に、本発明の他の好ましい実施の形態について詳細に説明する。
【００９８】
図９（ａ）〜（ｃ）は、本発明の他の好ましい実施形態による複合電子部品２００〜４００の層構造の一例を示す略分解斜視図である。
【００９９】
図９（ａ）に示す複合電子部品２００は、カーボン含有複合フェライトからなる磁性層１６ｇが下地面である静電気吸収層３３の全面に形成されていることを特徴としている。磁性層１６ｇは、静電気対策素子層１２ｂ（静電気吸収層３３）とコモンモードフィルタ層１２ａとの間に介在し、両者を絶縁分離するための層である。磁性層１６ｇがこのように設けられている場合には、コモンモードフィルタ層１２ａと静電気対策素子層１２ｂとを磁気的に絶縁分離することができ、コモンモードフィルタの特性をさらに向上させることができる。また、磁性コア２６と磁性コア３６の上端同士が磁性層１６ｅを介して磁気的に接続されるのみならず、下端同士も磁性層１６ｇを介して磁気的に接続されるので、複合フェライトによる完全な閉磁路を形成することができ、コモンモードフィルタの特性をさらに向上させることができる。また磁性層１６ｇをギャップ電極の上方に選択的に形成する必要がないので、製造工程を簡素化することができ、低コストで製造することができる。なお、磁性層１６ｇ中のカーボンは微量であることから、ギャップ電極２８〜３１の上方以外の領域にカーボン含有複合フェライトが設けられていたとしても特に問題はない。
【０１００】
なお、本実施形態においては、磁性層１６ｇのみならず磁性コア２６，３６及び磁性層１６ｅにカーボン含有複合フェライトを用いてもよく、磁性層１６ｇにのみカーボン含有複合フェライトを用い、それ以外の磁性コア２６，３６及び磁性層１６ｅにはカーボンを含有しない通常の複合フェライトを用いてもよい。ただし、製造の効率性を考慮すれば、これらすべてをカーボン含有複合フェライトで構成した方が合理的である。カーボン含有複合フェライト中のカーボンは微量であることから、磁性コア２６，３６及び磁性層１６ｅにカーボン含有複合フェライトを用いたとしても特に問題はない。
【０１０１】
次に、図９（ｂ）に示す複合電子部品３００は、図９（ａ）の構成において磁性コア３６が省略されたものであり、カーボン含有複合フェライトからなる磁性層１６ｇのみを備えることを特徴としている。図９（ｂ）に示す複合電子部品３００の分解斜視図を図１０に示す。磁性層１６ｇはギャップ電極２８〜３１の上方のみならず静電気吸収層３３の全面を覆っていることから、静電気吸収時の破損によるインピーダンス低下を防止するだけでなく、コモンモードフィルタ層１２ａと静電気対策素子層１２ｂとを磁気的に絶縁分離することができ、コモンモードフィルタの特性をさらに向上させることができる。また磁性層１６ｇをギャップ電極の上方に選択的に形成する必要がないので、製造工程を簡素化することができ、低コストで製造することができる。
【０１０２】
次に、図９（ｃ）に示す複合電子部品４００は、図９（ｂ）の構成において磁性層１６ｇが各ギャップ電極２８〜３１の上方に選択的に設けられていることを特徴としている。この磁性層１６ｇは、コモンモードフィルタ層１２ａを貫通する略柱状体の磁性コア３６と異なり、コモンモードフィルタの外側の磁路として有効に機能するものではないが、静電気吸収時の破損によるインピーダンス低下を防止する機能を有している。磁性層１６ｇの周囲には絶縁層１６ａを構成する樹脂が充填されている。
【０１０３】
以上、本発明の好ましい実施の形態について説明したが、本発明は上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で種々の変更を加えることが可能であり、それらも本発明に包含されるものであることは言うまでもない。
【０１０４】
例えば、上記実施形態においては、静電気対策素子層１２ｂを下層、コモンモードフィルタ層１２ａを上層としているが、静電気対策素子層１２ｂを上層、コモンモードフィルタ層１２ａを下層としてもよい。この場合、静電気対策素子層１２ｂがコモンモードフィルタ層１２ａの上面に形成されることから、コモンモードフィルタ層の上面が十分な平坦性を有することが必要となる。また、静電気吸収層３３の上面に形成された保護層１６ｇは磁性基板１１ｂと静電気吸収層３３との間に介在することになるが、このような構成であっても静電気対策素子の特性低下を抑制する層としての効果を発揮することができる。
【０１０５】
また、上記実施形態においては、略円形状のスパイラル導体（曲線によって形作られる丸パターン）を用いているが、略矩形状のスパイラル導体（直線によって形作られる角パターン）を用いて構成してもよい。
【０１０６】
また、上記実施形態においては、静電気対策素子層１２ｂが４つのギャップ電極２８〜３１を含む場合について説明したが、本発明はこのような構成に限定されるものではなく、例えば端子電極１３ａ，１３ｂにそれぞれ接続された２つのギャップ電極２８、２９のみを有する構成であってもよく、端子電極１３ｃ，１３ｄにそれぞれ接続された２つのギャップ電極３０、３１のみを有する構成であってもよい。
【実施例】
【０１０７】
カーボン含有複合フェライトからなる保護層を有する静電気対策素子とコモンモードフィルタ素子とを組み合わせて構成された複合電子部品の実施例サンプルを用意した。このサンプルは、図１０に示すように、焼結フェライトからなる磁性基体１１ａ，１１ｂと、磁性基体１１ａ上に形成されたＡｌ２Ｏ３からなる厚さ約３μｍの絶縁層２７と、絶縁層２７上に形成された静電気吸収層３３と、静電気吸収層３３上に形成されたカーボン含有複合フェライトからなる保護層１６ｇと備えたものであり、静電気吸収層３３は、Ａｌ２Ｏ３の絶縁層上に形成された厚さ約４０００ÅのＣｒ／Ｃｕ膜からなるギャップ電極２８〜３１と、ギャップ電極２８〜３１上に形成されたＡｕからなる導電性無機材料３５と、導電性無機材料３５上に設けられたＡｌ２Ｏ３からなる絶縁性無機材料３４とで構成されたものであった。さらに、カーボン含有複合フェライト樹脂としては、フェライト粉約６０ｗｔ％と、Ｔｇ＝９０〜１００℃の樹脂約３９ｗｔ％と、ケッチェンブラック約１．０ｗｔ％を含むものを用いた。
【０１０８】
次に、このサンプルに４ｋＶ、１５０ｐＦ、３３０Ωの接触放電電圧を印加した後、静電気対策素子の絶縁抵抗を測定した。そして、このような電圧印加を繰り返し行ったときの絶縁抵抗の変化を調べた。その結果を図１１（ａ）のグラフに示す。
【０１０９】
図１１（ａ）に示すように、電圧印加前（試験前）の絶縁抵抗Ｒは１×１０１１Ω程度であり、放電電圧の印加を繰り返しても絶縁抵抗はほとんど変化しなかった。
【０１１０】
比較例として、カーボンを含有しない複合フェライトからなる保護層１６ｇを有する静電気対策素子とコモンモードフィルタ素子とを組み合わせて構成された複合電子部品の比較例サンプルを用意した。このサンプルは、保護層の材料としてカーボン非含有複合フェライトを用いた点以外は実施例サンプルと同一の構成を有するものであった。カーボン非含有複合フェライトとしては、フェライト粉約８１ｗｔ％と、Ｔｇ＝９０〜１００℃の樹脂約１９ｗｔ％を含むものを用いた。
【０１１１】
次に、このサンプルに上記実施例と同様の条件で接触放電電圧を繰り返し印加したときの絶縁抵抗の変化を調べた。その結果を図１１（ｂ）のグラフに示す。
【０１１２】
図１１（ｂ）に示すように、電圧印加前（試験前）の絶縁抵抗は実施例サンプルとほぼ等しく、１×１０１１Ω程度であったが、放電電圧の印加を繰り返すと絶縁抵抗は低下した。特に、絶縁抵抗は１０回目の電圧印加から低下し始め、放電電圧の印加が２５回繰り返された後の比較例サンプルの絶縁抵抗は１×１０７Ω程度まで低下した。
【符号の説明】
【０１１３】
１，２ 信号ライン
３ 出力バッファ
４ 入力バッファ
５ コモンモードチョークコイル
６ ＩＣ
７ 信号ライン
８ コイル部品
９ 静電気対策部品
１０ａ 第１の側面
１０ｂ 第２の側面
１０ｃ 第３の側面
１０ｄ 第４の側面
１１ａ 第１の磁性基体
１１ｂ 第２の磁性基体
１２ 機能層
１２ａ コモンモードフィルタ層
１２ｂ 静電気対策素子層
１３ａ〜１３ｆ 端子電極
１４ａ，１４ｂ インダクタ素子
１５ａ〜１５ｄ 静電気対策素子
１６ａ〜１６ｄ 絶縁層
１６ｅ 磁性層
１６ｆ 接着層
１６ｇ 磁性層
１７ 第１のスパイラル導体
１８ 第２のスパイラル導体
１９ 第１の引き出し導体
２０ 第２の引き出し導体
２１ 第１のコンタクトホール導体
２２ 第２のコンタクトホール導体
２３ 第３の引き出し導体
２４ 第４の引き出し導体
２５ 開口
２６ 磁性コア
２７ 下地絶縁層
２８〜３１ ギャップ電極
２８Ｇ，２９Ｇ，３０Ｇ，３１Ｇ ギャップ
２８ａ，２８ｂ 電極
２９ａ，２９ｂ 電極
３０ａ，３０ｂ 電極
３１ａ，３１ｂ 電極
３２ａ〜３２ｃ 短絡配線パターン
３３ 静電気吸収層
３４ 絶縁性無機材料
３５ 導電性無機材料
３６ 保護層
１００ 複合電子部品
２００ 複合電子部品
３００ 複合電子部品
【特許請求の範囲】
【請求項１】
２つの磁性基体の間にインダクタ素子と静電気対策素子とを有する複合電子部品であって、
前記インダクタ素子は、樹脂からなる絶縁層と、前記絶縁層上に形成されたコイル導体パターンとを備え、
前記静電気対策素子は、下地絶縁層と、前記下地絶縁層上においてギャップを介して相互に対向配置された電極と、少なくとも前記電極間に配置された静電気吸収層と、前記ギャップの上方及び下方の少なくとも一方に設けられた保護層とを備え、
前記静電気吸収層は、絶縁性無機材料のマトリックス中に導電性無機材料が不連続に分散したコンポジットであり、
前記保護層は、磁性粉及びカーボンを含有する樹脂からなることを特徴とする複合電子部品。
【請求項２】
前記保護層は、積層方向に延びる略柱状の磁性コアとして構成されていることを特徴とする請求項１に記載の複合電子部品。
【請求項３】
前記保護層は、前記インダクタ素子と前記静電気対策素子との間に設けられた層であることを特徴とする請求項１又は２に記載の複合電子部品。
【請求項４】
前記保護層は、下地面の全面に設けられていることを特徴とする請求項３に記載の複合電子部品。
【請求項５】
前記コイル導体パターンが円形スパイラルであり、前記ギャップが前記円形スパイラルの外側に設けられていることを特徴とする請求項１乃至４のいずれか一項に記載の複合電子部品。
【請求項６】
前記インダクタ素子は、積層方向と垂直な平面にそれぞれ形成された第１及び第２のスパイラル導体を含み、
前記第１及び第２のスパイラル導体は、互いに磁気結合するコモンモードフィルタを構成していることを特徴とする請求項１乃至５のいずれか一項に記載の複合電子部品。
【請求項７】
前記静電気対策素子の静電容量の値が０．３５ｐＦ以下であることを特徴とする請求項１乃至６のいずれか一項に記載の複合電子部品。
【請求項８】
前記樹脂の材料がポリイミド樹脂又はエポキシ樹脂であり、
前記絶縁性無機材料は、Ａｌ2Ｏ3、ＴｉＯ2、ＳｉＯ2、ＺｎＯ、Ｉｎ2Ｏ3、ＮｉＯ、ＣｏＯ、ＳｎＯ2、Ｖ2Ｏ5、ＣｕＯ、ＭｇＯ、ＺｒＯ2、ＡｌＮ、ＢＮ及びＳｉＣよりなる群から選択される少なくとも１種であることを特徴とする請求項１乃至７のいずれか一項に記載の複合電子部品。
【請求項９】
前記導電性無機材料は、Ｃ、Ｎｉ、Ｃｕ、Ａｕ、Ｔｉ、Ｃｒ、Ａｇ、Ｐｄ及びＰｔよりなる群から選択される少なくとも１種の金属又はこれらの金属化合物であることを特徴とする請求項１乃至８のいずれか一項に記載の複合電子部品。
【請求項１】
２つの磁性基体の間にインダクタ素子と静電気対策素子とを有する複合電子部品であって、
前記インダクタ素子は、樹脂からなる絶縁層と、前記絶縁層上に形成されたコイル導体パターンとを備え、
前記静電気対策素子は、下地絶縁層と、前記下地絶縁層上においてギャップを介して相互に対向配置された電極と、少なくとも前記電極間に配置された静電気吸収層と、前記ギャップの上方及び下方の少なくとも一方に設けられた保護層とを備え、
前記静電気吸収層は、絶縁性無機材料のマトリックス中に導電性無機材料が不連続に分散したコンポジットであり、
前記保護層は、磁性粉及びカーボンを含有する樹脂からなることを特徴とする複合電子部品。
【請求項２】
前記保護層は、積層方向に延びる略柱状の磁性コアとして構成されていることを特徴とする請求項１に記載の複合電子部品。
【請求項３】
前記保護層は、前記インダクタ素子と前記静電気対策素子との間に設けられた層であることを特徴とする請求項１又は２に記載の複合電子部品。
【請求項４】
前記保護層は、下地面の全面に設けられていることを特徴とする請求項３に記載の複合電子部品。
【請求項５】
前記コイル導体パターンが円形スパイラルであり、前記ギャップが前記円形スパイラルの外側に設けられていることを特徴とする請求項１乃至４のいずれか一項に記載の複合電子部品。
【請求項６】
前記インダクタ素子は、積層方向と垂直な平面にそれぞれ形成された第１及び第２のスパイラル導体を含み、
前記第１及び第２のスパイラル導体は、互いに磁気結合するコモンモードフィルタを構成していることを特徴とする請求項１乃至５のいずれか一項に記載の複合電子部品。
【請求項７】
前記静電気対策素子の静電容量の値が０．３５ｐＦ以下であることを特徴とする請求項１乃至６のいずれか一項に記載の複合電子部品。
【請求項８】
前記樹脂の材料がポリイミド樹脂又はエポキシ樹脂であり、
前記絶縁性無機材料は、Ａｌ2Ｏ3、ＴｉＯ2、ＳｉＯ2、ＺｎＯ、Ｉｎ2Ｏ3、ＮｉＯ、ＣｏＯ、ＳｎＯ2、Ｖ2Ｏ5、ＣｕＯ、ＭｇＯ、ＺｒＯ2、ＡｌＮ、ＢＮ及びＳｉＣよりなる群から選択される少なくとも１種であることを特徴とする請求項１乃至７のいずれか一項に記載の複合電子部品。
【請求項９】
前記導電性無機材料は、Ｃ、Ｎｉ、Ｃｕ、Ａｕ、Ｔｉ、Ｃｒ、Ａｇ、Ｐｄ及びＰｔよりなる群から選択される少なくとも１種の金属又はこれらの金属化合物であることを特徴とする請求項１乃至８のいずれか一項に記載の複合電子部品。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１１−１８７５６（Ｐ２０１１−１８７５６Ａ）
【公開日】平成２３年１月２７日（２０１１．１．２７）
【国際特許分類】
【出願番号】特願２００９−１６２００３（Ｐ２００９−１６２００３）
【出願日】平成２１年７月８日（２００９．７．８）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
【公開日】平成２３年１月２７日（２０１１．１．２７）
【国際特許分類】
【出願日】平成２１年７月８日（２００９．７．８）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
[ Back to top ]