記録媒体再生装置及び方法並びにディジタルＰＬＬ回路
【課題】 再生信号の品質が劣化したときのディジタルＰＬＬ回路におけるデッドロックを防止し、エラーレートを改善することを可能とする。
【解決手段】 制御信号に応じて発振周波数が変化する仮想ＶＣＯ（電圧制御発振器）３５と、入力信号の位相を位相検出部３２で検出して得られる入力位相と上記仮想ＶＣＯ３５からのＶＣＯ位相とを比較して位相誤差を出力する位相比較部３４と、この位相比較部３４からの位相誤差をフィルタリングして制御信号として上記仮想ＶＣＯ３５に送るループフィルタであるＬＰＦ３６とを有して成るディジタルＰＬＬ回路を有し、端子３９には再生信号の品質劣化を検出して得られるリセット信号が入力される。このリセット信号によりＬＰＦ３６をリセットすることにより、仮想ＶＣＯ３５の発振周波数を自走発振周波数にリセットする。
【解決手段】 制御信号に応じて発振周波数が変化する仮想ＶＣＯ（電圧制御発振器）３５と、入力信号の位相を位相検出部３２で検出して得られる入力位相と上記仮想ＶＣＯ３５からのＶＣＯ位相とを比較して位相誤差を出力する位相比較部３４と、この位相比較部３４からの位相誤差をフィルタリングして制御信号として上記仮想ＶＣＯ３５に送るループフィルタであるＬＰＦ３６とを有して成るディジタルＰＬＬ回路を有し、端子３９には再生信号の品質劣化を検出して得られるリセット信号が入力される。このリセット信号によりＬＰＦ３６をリセットすることにより、仮想ＶＣＯ３５の発振周波数を自走発振周波数にリセットする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記録媒体再生装置及び方法並びにディジタルＰＬＬ回路に関し、特に、記録媒体からの再生信号の位相同期をディジタル的にとるような記録媒体再生装置及び方法並びにディジタルＰＬＬ回路に関する。
【背景技術】
【０００２】
光磁気ディスク等の記録媒体から光学ヘッド等の再生ヘッドにより再生されたそのままの信号である再生ＲＦ（Radio Frequency）信号のクロック成分に位相同期した出力信号を得るために、ＰＬＬ（Phase Locked Loop）回路が用いられている。従来の一般的なアナログＰＬＬ回路では、再生ＲＦ信号と、ＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）からの発振出力信号とを位相比較し、位相誤差の直流成分を制御電圧としてＶＣＯに帰還するような構成が用いられる。
【０００３】
このようなＰＬＬ回路により再生されたクロックに基づいて、再生信号から所定のコードパターンを有するフレーム同期信号を分離し、これらの同期信号とクロックとに基づいて再生信号のデータ処理を行うようにしている。
【０００４】
ところで、上記光磁気ディスク等の記録媒体の傷や汚れ等により再生信号にドロップアウト等の品質の劣化が生じた場合、正常なクロック再生や同期信号の検出が行えなくなることがある。
【０００５】
例えば、特許文献１においては、同期信号の欠落を検出しＶＣＯの入力を欠落前の状態にホールドする技術が開示され、特許文献２においては、再生ＲＦ信号欠落に基づきループフィルタへの入力を停止しＶＣＯをフリーランとし、フレーム同期の検出ミスに対してループフィルタの制御を停止する技術が開示されている。
【０００６】
また、近年においては、小型省電力化、多機能化、高精度化、高信頼性化、低価格化等の要求からアナログ回路のディジタル化が進んでおり、アナログＰＬＬ回路についてもディジタル化が図られている。
【０００７】
このようなディジタルＰＬＬ回路の従来例としては、例えば特許文献３、４に示すような技術が知られている。
【０００８】
【特許文献１】特許第２７６３０００号公報
【特許文献２】特許第２８５６５６３号公報
【特許文献３】特開２００３−３１７４０５号公報
【特許文献４】特許第２６９９３６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、上述のようなディジタルＰＬＬ回路において、再生信号にドロップアウト等のような品質の劣化が起こった場合、ディジタルＰＬＬ回路のＶＣＯ周波数はその品質の悪い再生信号に対して位相ロックを試みる。このように、品質の悪い再生信号に対してロックがかかってしまうことをデッドロックと言い、デッドロックが起こると再生信号が復帰したときに、ディジタルＰＬＬ回路がキャプチャする（正常な位相ロック状態になる）のに時間がかかってしまったり、デッドロック時の状態から復帰できなくなってしまう。ディジタルＰＬＬ回路にてキャプチャできないと、その間の再生信号は正常に得られてもエラーとなってしまうため、エラーレートが悪化する。
【００１０】
本発明は、このような従来の実情に鑑みて提案されたものであり、記録媒体からの再生信号の品質が悪化した後に復帰した場合に、正常なロック状態に戻るまでのいわゆるキャプチャ時間を短縮することができ、エラーレートの改善が図れるような記録媒体再生装置及び方法並びにディジタルＰＬＬ回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述の課題を解決するために、本発明に係る記録媒体再生装置は、記録媒体に記録されたクロック成分を含むデータ信号を再生する記録媒体再生装置において、上記記録媒体から再生される再生信号の品質劣化を検出する品質劣化検出手段と、上記記録媒体から読み出された再生信号のクロック成分を再生するディジタルＰＬＬ手段と、上記品質劣化検出手段からの品質劣化検出出力に応じて上記ディジタルＰＬＬ手段の出力クロック周波数を所定値にリセットするリセット手段とを有することを特徴とする。
【００１２】
ここで、上記品質劣化検出手段は、再生信号中の同期信号が連続してｎ回（ｎは２以上の整数）検出できないとき、再生信号の品質劣化検出出力を発生する。
【００１３】
上記ディジタルＰＬＬ手段は、制御信号に応じて発振周波数が変化する仮想ＶＣＯ（電圧制御発振器）手段と、入力信号の位相を検出した入力位相と上記仮想ＶＣＯ手段からのＶＣＯ位相とを比較して位相誤差を出力する位相比較手段と、この位相比較手段からの位相誤差をフィルタリングして制御信号として上記仮想ＶＣＯ手段に送るループフィルタとを有して成り、上記品質劣化検出手段からの上記品質劣化検出出力に応じて上記ディジタルＰＬＬ手段の上記ループフィルタをリセットすることにより、上記仮想ＶＣＯ手段の発振周波数を自走発振周波数にリセットすることが好ましい。ここで、上記ループフィルタは、１次ループと２次ループとを有し、上記品質劣化検出手段からの上記品質劣化検出出力に応じて上記ループフィルタの上記２次ループの出力をリセットすることが好ましい。
【００１４】
また、上記リセット手段は、上記記録媒体に対する記録単位（例えばクラスタ）を検出する記録単位検出手段からの出力（例えばクラスタ同期信号）に応じて上記ディジタルＰＬＬ手段の出力クロック周波数を所定値にリセットすることが好ましい。
【００１５】
次に、本発明に係る記録媒体再生方法は、上述の課題を解決するために、記録媒体に記録されたクロック成分を含むデータ信号を再生する記録媒体再生方法において、上記記録媒体から再生される再生信号の品質劣化を検出する品質劣化検出工程と、上記記録媒体から読み出された再生信号のクロック成分をディジタル的に再生するクロック再生工程と、上記品質劣化検出工程からの品質劣化検出出力に応じて上記クロック再生工程の出力クロック周波数を所定値にリセットする工程とを有することを特徴とする。
【００１６】
さらに、本発明に係るディジタルＰＬＬ回路は、上述の課題を解決するために、入力信号のクロック成分をディジタル的に再生するディジタルＰＬＬ回路において、制御信号に応じて発振周波数が変化する仮想ＶＣＯ（電圧制御発振器）手段と、上記入力信号の位相を検出した入力位相と上記仮想ＶＣＯ手段からのＶＣＯ位相とを比較して位相誤差を出力する位相比較手段と、上記位相比較手段からの位相誤差をフィルタリングして制御信号として上記仮想ＶＣＯ手段に送るループフィルタとを有して成り、外部からのリセット信号に応じて上記ループフィルタをリセットすることにより、上記仮想ＶＣＯ手段の発振周波数を自走発振周波数にリセットすることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、記録媒体からの再生信号の品質が劣化した場合でも、デッドロック状態となることを防止でき、再生信号の品質が良好な状態に復帰した後の正常なロック状態に戻るまでの時間（キャプチャ時間）を短縮することができ、エラーレートを改善することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
【００１９】
図１は、本発明の実施の形態となるディスク再生装置を概略的に示すブロック図である。この図１において、ディスク再生部１１は、記録媒体であるディスク１１ａに記録された記録信号を再生し、得られた再生信号を増幅器１２に送っている。増幅器１２で増幅された再生信号は、Ａ−Ｄ（アナログ−ディジタル）変換器１３でディジタル信号に変換され、ゲインコントロール（利得制御）回路１４で利得制御されて適切な振幅値に調整され、イコライザ１５に送られて周波数特性を調整される。これらのゲインコントロール回路１４及びイコライザ１５によって、再生信号はエッジ検出のしやすい波形に調整される。イコライザ１５からの出力信号は、ディジタルＰＬＬ回路１６に送られる。このディジタルＰＬＬ回路１６は、再生信号に同期したクロックを抽出する。ディジタルＰＬＬ回路１６からの出力信号は、ビタビ復号器１７に送られてビタビ復号され、“０”、“１”の２値信号に変換される。ビタビ復号器１７からの２値信号は、同期検出器１８に送られ、フレーム同期信号が生成される。このフレーム同期信号は２値信号と共に後段の回路部に送られる。
【００２０】
ここで、図２（Ａ）はディスク再生部１１からの再生信号のＲＦ波形エンベロープを示しており、この再生信号において、図２（Ｂ）の拡大したＲＦ波形エンベロープに示すように、時刻ｔ１〜ｔ２の間でドロップアウト等の品質の劣化が起こった場合、従来のディジタルＰＬＬ回路のＶＣＯ周波数は、その品質の悪い再生信号に対して位相ロックを試みるため、図２（Ｃ）のＶＣＯ出力の区間ＴＣに示すように、ＶＣＯの出力周波数が外れていく。このように、品質の悪い再生信号に対してロックがかかっててしまうことをデッドロックと言い、デッドロックが起こると、時刻ｔ２において再生信号が復帰したときに、ＰＬＬがキャプチャするのに時間がかかってしまったり、デッドロック時の状態から復帰できなくなってしまう。図２（Ｂ）の例では、時刻ｔ３までキャプチャできない状態が持続しており、このようにＰＬＬにてキャプチャできないと、その間（時刻ｔ２〜ｔ３の間）の再生信号は正しくても、図２（Ｄ）のエラーの有無の区間ＴＤに示すようにエラー有りとなってしまうため、エラーレートが悪化する。
【００２１】
このような点を考慮し、本願発明の実施の形態では、同期検出ブロック（例えば図１の同期検出回路１８）においてある一定時間以上同期検出が出来なかった時に、ディジタルＰＬＬ回路１６のＶＣＯ周波数をリセットするような信号品質評価を行っている。
【００２２】
例えば、図２（Ｅ）に示す品質評価信号において、“Ｌ”が品質良好な状態を、“Ｈ”が品質劣化（ＮＧ）状態をそれぞれ示しており、時刻ｔ１において再生信号の品質が劣化して“Ｌ”から“Ｈ”に変化したとき、図２（Ｆ）のＶＣＯ出力に示すように、ディジタルＰＬＬのＶＣＯ周波数をリセットし、時刻ｔ１〜ｔ２の区間ＴＦは自走周波数（変化０％の周波数）で発振動作しており、時刻ｔ２において再生信号が正常復帰した場合に、すぐにその再生信号に対して位相ロックすることができる。従って、従来の図２（Ｃ）のようにエラー有りとされてエラーレートが悪化していた区間ＴＤに対して、本発明の実施の形態によれば、図２（Ｇ）の区間ＴＧのようにエラー無しとなるため、エラーレートを改善することができる。図１の同期検出器１８からディジタルＰＬＬ回路１６に送られる信号ＳＥが図２（Ｅ）の品質評価信号を示している。
【００２３】
次に、本発明の実施の形態のより具体的な構成及び動作について説明する。
【００２４】
図１のディジタルＰＬＬ回路１６の具体例としては、種々の構成が挙げられるが、図３はその一例を示すものである。この図３に示すディジタルＰＬＬ回路において、入力端子３１にはディジタル化された再生信号として、図１のイコライザ１５からの信号が入力されている。この入力再生信号は、位相検出部３２及び補間フィルタ３３に送られ、位相検出部３２で入力再生信号の位相情報が検出される。位相検出部３２で検出された位相情報（入力位相）は、位相比較部３４に送られて、後述する仮想ＶＣＯ（電圧制御発振器）３５からの位相情報（ＶＣＯ位相）と比較される。位相比較部３４は、入力位相とＶＣＯ位相との位相差を位相誤差情報として出力し、ループフィルタとしてのＬＰＦ（ローパスフィルタ）３６に送る。ＰＬＬ回路のループフィルタであるＬＰＦ３６は、位相比較部３４からの位相誤差情報をフィルタリングして直流あるいは低域成分を取り出し、フィルタリングされた出力は加算器３７を介し仮想ＶＣＯ３５に送られる。仮想ＶＣＯ３５からの出力は、加算器３７に戻されると共に、位相比較部３４に送られ、また補間位相として補間フィルタ３３に送られる。補間フィルタ３３からの出力は、出力端子３８を介してディジタルＰＬＬ出力として取り出され、例えば図１のビタビ復号器１７に送られる。ここで、ＰＬＬ回路のループフィルタであるＬＰＦ３６にはリセット端子３９が設けられており、このリセット端子３９にリセット信号が供給されたとき後述するループフィルタ内の２次ループ出力がリセットされ、仮想ＶＣＯ３５が自走周波数（変化０％の周波数）で発振するような動作に強制制御される。
【００２５】
図３のディジタルＰＬＬ回路の動作について、図４の波形図を参照しながら説明する。図３（Ａ）はサンプリングクロック（図１のＡ−Ｄ変換器１３の動作クロック）を示し、このサンプリングクロックのタイミングで、図４（Ｂ）に示すイコライザ後ＲＦ波形のサンプルデータが得られる。仮想ＶＣＯ３５は、アナログＰＬＬ回路のＶＣＯ（電圧制御発振器）に相当するものであるが、このディジタルＰＬＬ回路においては、図４（Ｃ）に示すように位相０から２πまでを繰り返しカウントするものである。位相比較部３４では、仮想ＶＣＯ３５の０位相と、入力位相、例えば図４（Ｂ）に示すイコライザ後ＲＦ波形のゼロクロス位相とを比較し、これらの位相差Δθを位相誤差情報として取り出している。図４（Ｂ）の例では、遅れ位相誤差Δθ１、進み位相誤差Δθ２、・・・等が得られている。この位相誤差情報は、ループフィルタであるＬＰＦ３６に入力され、フィルタ出力を仮想ＶＣＯ３５に帰還することにより補間位相を得て、この補間位相を補間フィルタ３３に送っている。補間フィルタ３３では、この補間位相で入力再生信号、すなわち図４（Ｂ）に示すイコライザ後ＲＦ波形のデータを補間し、この補間出力をディジタルＰＬＬ回路の出力として端子３８より取り出している。図４（Ｄ）は、ロック状態における仮想ＶＣＯの動作波形を示している。
【００２６】
このような図３、図４に示すディジタルＰＬＬ回路においては、入力再生信号に対して仮想ＶＣＯはゼロクロス位相を探しながら、入力位相とＶＣＯ位相との位相誤差を検出する。入力位相が遅れている場合は、仮想ＶＣＯ出力の傾き（位相進角量）を緩くし、進んでいる場合は傾きを急峻にする。仮想ＶＣＯ３５の出力としては、サンプリングクロックに同期したタイミングでの位相値を出力する。従って、ＰＬＬがロックしているときは、図４（Ｄ）に示すように、仮想ＶＣＯ出力は毎回同じ値となる。
【００２７】
図３のループフィルタであるＬＰＦ３６は、例えば図５のような構成を有している。この図５において、端子５１には図３の位相比較部３４からの位相誤差が入力されており、この入力位相誤差に対して、乗算器５２により１次ゲインｇ１が乗算され、加算器５３に送られる。また端子５１からの入力位相誤差に対して、乗算器５４により２次ゲインｇ２が乗算され、加算器５５を介し遅延素子５６を介して加算器５５に帰還されると共に、加算器５３に送られる。加算器５３には、仮想ＶＣＯを所定周波数（フリーラン周波数）で発振させるために必要とされる基準となる位相θＦＲが供給されており、加算器５３からの出力は、ループフィルタであるＬＰＦ出力として図３の加算器３７に送られる。
【００２８】
この図５に示すループフィルタは、乗算器５２側の１次ループ（位相）と、乗算器５４側の２次ループ（周波数）とから構成されており、これらの内の２次ループで入力の周波数偏差に対して追従を行うことから、上述したようにＰＬＬ回路がデッドロックすると、２次ループの出力が暴走してしまう。そこで、本発明の実施の形態では、上述したようなドロップアウト等の再生信号の品質劣化が生じたときに、ループフィルタの２次ループ出力をリセットすることにより、仮想ＶＣＯの周波数を自走周波数（変化０％の周波数）にリセットしている。具体的には、２次ループの遅延素子５６を、端子５７からのリセット信号によりリセットしており、この端子５７は、図３のＬＰＦ３６のリセット端子３９に相当するものである。
【００２９】
次に、再生信号にドロップアウト等の品質劣化が生じたことを検出するための構成の具体例について説明する。本発明の実施の形態においては、復号後の再生信号中の同期信号（フレーム同期信号等）を検出する際に、連続してｎ回（ｎは２以上の整数）同期信号が検出できなかったとき、信号劣化検出出力（NOSYNC）信号を発生し、この信号劣化検出出力（NOSYNC）信号に基づいて、上記ディジタルＰＬＬ回路中の仮想ＶＣＯの周波数を自走周波数にリセットするためのリセット信号を発生している。
【００３０】
例えば図６はリセット信号発生回路の一例を示しており、端子６１には、上記信号劣化検出出力（NOSYNC）信号が供給され、端子６２には、ディスク記録媒体の記録の単位となるクラスタ毎に得られるクラスタ同期信号が供給され、ＯＲ（論理和）回路６３により、上記信号劣化検出出力（NOSYNC）信号と、クラスタ同期信号の反転（否定）との論理和がとられ、ＦＦ（フリップフロップ）６４のＤ端子に送られ、このＦＦ６４のＱ端子からの出力が端子６５よりリセット信号として取り出される。この端子６５からのリセット信号は、図３の端子３９または図５の端子５７に送られ、上述したようにディジタルＰＬＬ回路中の仮想ＶＣＯの周波数を自走周波数にリセットしている。なお、クラスタ同期信号もリセット信号に用いることにより、ディスク等の記録媒体の記録単位の境界で事前にディジタルＰＬＬ回路の仮想ＶＣＯ周波数をリセットすることができる。
【００３１】
図７は、上記信号劣化検出出力（NOSYNC）信号のタイミングチャートを示しており、図７（Ａ）のフレーム信号のｎフレーム（ｎは２以上の整数）間、同期信号（フレーム同期信号）が検出されないとき、図７（Ｂ）の信号劣化検出出力であるNOSYNC信号が出力され、このNOSYNC信号に基づいて、図７（Ｃ）に示すようにＶＣＯ出力がリセットされる。
【００３２】
図８は、上記信号劣化検出出力（NOSYNC）信号を得るための構成例を示しており、図８の端子８１には、例えば図１のビタビ復号器１７からの復号出力信号が入力されている。同期パターン検出回路８２は、端子８１からの入力信号中の同期パターン（フレーム同期パターン）を検出して同期信号を出力する。同期パターン検出回路８２からの同期信号は、同期補間回路８３及びNOSYNC生成回路８４に送られ、同期補間回路８３からの補間同期信号もNOSYNC生成回路８４に送られる。NOSYNC生成回路８４では、同期パターン検出回路８２からの同期信号と、同期補間回路８３からの補間同期信号とに基づいて、同期信号がｎ回続けて検出されないとき、NOSYNC信号を端子８５より出力する。このNOSYNC信号は、例えば図６の端子６１に送られる。
【００３３】
図９は、上記信号劣化検出出力（NOSYNC）信号の発生動作を説明するためのステートマシンの例を示している。この図９において、IDLE状態Ｓ１にあるとき、上記入力信号の同期パターンを検出し、同期パターンが検出されると状態がIDLE状態Ｓ１からCapture状態Ｓ２に遷移する。Capture状態Ｓ２になった後に同期パターンを検出すると、Capture状態Ｓ２からGard状態Ｓ３に遷移する。このGard状態Ｓ３のときに、ｎ回（ｎは２以上の整数）同期パターンが検出できないと、再びCapture状態Ｓ２に遷移するが、このときにNOSYNC信号を発生させる。同様に、IDLE状態Ｓ１時に同期パターンがｎ回検出できなかった時にも、NOSYNC信号が発生する。
【００３４】
以上説明したように、本発明の実施の形態においては、図１のディスク１１ａ等の記録媒体に記録されたクロック成分を含むデータ信号を再生する際に、記録媒体から読み出された再生信号のクロック成分をディジタルＰＬＬ回路１６により再生し、例えば同期検出器１８によりｎ回連続して同期信号（フレーム同期信号）が検出できないとき、記録媒体から再生される再生信号の品質が劣化していると判断して品質劣化検出出力、例えばNOSYNC信号を生成し、ディジタルＰＬＬ回路１６の出力クロック周波数、すなわち図３の仮想ＶＣＯ３５の周波数を所定値（自走周波数）にリセットしている。
【００３５】
これによって、記録媒体からの再生信号の品質が劣化した場合でも、デッドロック状態となることを防止でき、再生信号の品質が良好な状態に復帰した後の正常なロック状態に戻るまでの時間（キャプチャ時間）を短縮することができ、エラーレートを改善することができる。
【００３６】
ここで、ディジタルＰＬＬ回路１６は、例えば図３に示すように、制御信号に応じて発振周波数が変化する仮想ＶＣＯ（電圧制御発振器）３５と、入力信号の位相を位相検出部３２で検出して得られる入力位相と上記仮想ＶＣＯ３５からのＶＣＯ位相とを比較して位相誤差を出力する位相比較部３４と、この位相比較部３４からの位相誤差をフィルタリングして制御信号として上記仮想ＶＣＯ３５に送るループフィルタであるＬＰＦ３６とを有して成るものが挙げられる。このディジタルＰＬＬ回路のＬＰＦ３６を上記品質劣化検出出力（NOSYNC信号）に応じてリセットすることにより、仮想ＶＣＯ３５の発振周波数を自走発振周波数にリセットすることが好ましい。ループフィルタであるＬＰＦ３６は、例えば図５に示すように、乗算器５２を含む１次ループと、乗算器５４、加算器５５、遅延素子５６を含む２次ループとを有し、上記品質劣化検出出力（NOSYNC信号）に応じてループフィルタの上記２次ループの出力をリセットする、すなわち遅延素子５６をリセットすることが好ましい。
【００３７】
また、図６に示すように、上記品質劣化検出出力（NOSYNC信号）のみならず、上記記録媒体（例えばディスク１１ａ）に対する記録単位（例えばクラスタ）を検出する記録単位検出手段からの出力（クラスタ同期信号）に応じてディジタルＰＬＬ回路の出力クロック周波数を所定値にリセットするリセット信号を発生するようにすることが好ましい。この場合、記録単位（例えばクラスタ）の境界で事前に仮想ＶＣＯ周波数をリセットすることができ、キャプチャ時間を短縮することができる。
【００３８】
なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の具体的な構成は、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態となるディスク再生装置の概略構成を示すブロック図である。
【図２】ディジタルＰＬＬ回路のデッドロックによるエラーレートの悪化を説明するための波形図である。
【図３】ディジタルＰＬＬ回路の構成例を示すブロック図である。
【図４】図３に示すディジタルＰＬＬ回路の動作を説明するためのタイミングチャートである。
【図５】ループフィルタであるＬＰＦの構成例を示すブロック図である。
【図６】リセット信号発生回路の具体例を示すブロック図である。
【図７】再生信号の品質劣化検出出力（NOSYNC信号）を説明するためのタイミングチャートである。
【図８】再生信号の品質劣化検出出力（NOSYNC信号）を得るための構成例を示すブロック図である。
【図９】再生信号の品質劣化検出出力（NOSYNC信号）の発生動作を説明するためのステートマシンの一例を示す図である。
【符号の説明】
【００４０】
１１ ディスク再生部、 １１ａ ディスク、 １２ 増幅器、 １３ Ａ−Ｄ変換器、 １４ ゲインコントロール回路、 １５ イコライザ、 １６ ディジタルＰＬＬ回路、 １７ ビタビ復号器、 １８ 同期検出器、 ３２ 位相検出部、 ３３ 補間フィルタ、 ３４ 位相比較部、 ３５ 仮想ＶＣＯ、 ３６ ＬＰＦ（ループフィルタ）
【技術分野】
【０００１】
本発明は、記録媒体再生装置及び方法並びにディジタルＰＬＬ回路に関し、特に、記録媒体からの再生信号の位相同期をディジタル的にとるような記録媒体再生装置及び方法並びにディジタルＰＬＬ回路に関する。
【背景技術】
【０００２】
光磁気ディスク等の記録媒体から光学ヘッド等の再生ヘッドにより再生されたそのままの信号である再生ＲＦ（Radio Frequency）信号のクロック成分に位相同期した出力信号を得るために、ＰＬＬ（Phase Locked Loop）回路が用いられている。従来の一般的なアナログＰＬＬ回路では、再生ＲＦ信号と、ＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）からの発振出力信号とを位相比較し、位相誤差の直流成分を制御電圧としてＶＣＯに帰還するような構成が用いられる。
【０００３】
このようなＰＬＬ回路により再生されたクロックに基づいて、再生信号から所定のコードパターンを有するフレーム同期信号を分離し、これらの同期信号とクロックとに基づいて再生信号のデータ処理を行うようにしている。
【０００４】
ところで、上記光磁気ディスク等の記録媒体の傷や汚れ等により再生信号にドロップアウト等の品質の劣化が生じた場合、正常なクロック再生や同期信号の検出が行えなくなることがある。
【０００５】
例えば、特許文献１においては、同期信号の欠落を検出しＶＣＯの入力を欠落前の状態にホールドする技術が開示され、特許文献２においては、再生ＲＦ信号欠落に基づきループフィルタへの入力を停止しＶＣＯをフリーランとし、フレーム同期の検出ミスに対してループフィルタの制御を停止する技術が開示されている。
【０００６】
また、近年においては、小型省電力化、多機能化、高精度化、高信頼性化、低価格化等の要求からアナログ回路のディジタル化が進んでおり、アナログＰＬＬ回路についてもディジタル化が図られている。
【０００７】
このようなディジタルＰＬＬ回路の従来例としては、例えば特許文献３、４に示すような技術が知られている。
【０００８】
【特許文献１】特許第２７６３０００号公報
【特許文献２】特許第２８５６５６３号公報
【特許文献３】特開２００３−３１７４０５号公報
【特許文献４】特許第２６９９３６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、上述のようなディジタルＰＬＬ回路において、再生信号にドロップアウト等のような品質の劣化が起こった場合、ディジタルＰＬＬ回路のＶＣＯ周波数はその品質の悪い再生信号に対して位相ロックを試みる。このように、品質の悪い再生信号に対してロックがかかってしまうことをデッドロックと言い、デッドロックが起こると再生信号が復帰したときに、ディジタルＰＬＬ回路がキャプチャする（正常な位相ロック状態になる）のに時間がかかってしまったり、デッドロック時の状態から復帰できなくなってしまう。ディジタルＰＬＬ回路にてキャプチャできないと、その間の再生信号は正常に得られてもエラーとなってしまうため、エラーレートが悪化する。
【００１０】
本発明は、このような従来の実情に鑑みて提案されたものであり、記録媒体からの再生信号の品質が悪化した後に復帰した場合に、正常なロック状態に戻るまでのいわゆるキャプチャ時間を短縮することができ、エラーレートの改善が図れるような記録媒体再生装置及び方法並びにディジタルＰＬＬ回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述の課題を解決するために、本発明に係る記録媒体再生装置は、記録媒体に記録されたクロック成分を含むデータ信号を再生する記録媒体再生装置において、上記記録媒体から再生される再生信号の品質劣化を検出する品質劣化検出手段と、上記記録媒体から読み出された再生信号のクロック成分を再生するディジタルＰＬＬ手段と、上記品質劣化検出手段からの品質劣化検出出力に応じて上記ディジタルＰＬＬ手段の出力クロック周波数を所定値にリセットするリセット手段とを有することを特徴とする。
【００１２】
ここで、上記品質劣化検出手段は、再生信号中の同期信号が連続してｎ回（ｎは２以上の整数）検出できないとき、再生信号の品質劣化検出出力を発生する。
【００１３】
上記ディジタルＰＬＬ手段は、制御信号に応じて発振周波数が変化する仮想ＶＣＯ（電圧制御発振器）手段と、入力信号の位相を検出した入力位相と上記仮想ＶＣＯ手段からのＶＣＯ位相とを比較して位相誤差を出力する位相比較手段と、この位相比較手段からの位相誤差をフィルタリングして制御信号として上記仮想ＶＣＯ手段に送るループフィルタとを有して成り、上記品質劣化検出手段からの上記品質劣化検出出力に応じて上記ディジタルＰＬＬ手段の上記ループフィルタをリセットすることにより、上記仮想ＶＣＯ手段の発振周波数を自走発振周波数にリセットすることが好ましい。ここで、上記ループフィルタは、１次ループと２次ループとを有し、上記品質劣化検出手段からの上記品質劣化検出出力に応じて上記ループフィルタの上記２次ループの出力をリセットすることが好ましい。
【００１４】
また、上記リセット手段は、上記記録媒体に対する記録単位（例えばクラスタ）を検出する記録単位検出手段からの出力（例えばクラスタ同期信号）に応じて上記ディジタルＰＬＬ手段の出力クロック周波数を所定値にリセットすることが好ましい。
【００１５】
次に、本発明に係る記録媒体再生方法は、上述の課題を解決するために、記録媒体に記録されたクロック成分を含むデータ信号を再生する記録媒体再生方法において、上記記録媒体から再生される再生信号の品質劣化を検出する品質劣化検出工程と、上記記録媒体から読み出された再生信号のクロック成分をディジタル的に再生するクロック再生工程と、上記品質劣化検出工程からの品質劣化検出出力に応じて上記クロック再生工程の出力クロック周波数を所定値にリセットする工程とを有することを特徴とする。
【００１６】
さらに、本発明に係るディジタルＰＬＬ回路は、上述の課題を解決するために、入力信号のクロック成分をディジタル的に再生するディジタルＰＬＬ回路において、制御信号に応じて発振周波数が変化する仮想ＶＣＯ（電圧制御発振器）手段と、上記入力信号の位相を検出した入力位相と上記仮想ＶＣＯ手段からのＶＣＯ位相とを比較して位相誤差を出力する位相比較手段と、上記位相比較手段からの位相誤差をフィルタリングして制御信号として上記仮想ＶＣＯ手段に送るループフィルタとを有して成り、外部からのリセット信号に応じて上記ループフィルタをリセットすることにより、上記仮想ＶＣＯ手段の発振周波数を自走発振周波数にリセットすることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、記録媒体からの再生信号の品質が劣化した場合でも、デッドロック状態となることを防止でき、再生信号の品質が良好な状態に復帰した後の正常なロック状態に戻るまでの時間（キャプチャ時間）を短縮することができ、エラーレートを改善することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
【００１９】
図１は、本発明の実施の形態となるディスク再生装置を概略的に示すブロック図である。この図１において、ディスク再生部１１は、記録媒体であるディスク１１ａに記録された記録信号を再生し、得られた再生信号を増幅器１２に送っている。増幅器１２で増幅された再生信号は、Ａ−Ｄ（アナログ−ディジタル）変換器１３でディジタル信号に変換され、ゲインコントロール（利得制御）回路１４で利得制御されて適切な振幅値に調整され、イコライザ１５に送られて周波数特性を調整される。これらのゲインコントロール回路１４及びイコライザ１５によって、再生信号はエッジ検出のしやすい波形に調整される。イコライザ１５からの出力信号は、ディジタルＰＬＬ回路１６に送られる。このディジタルＰＬＬ回路１６は、再生信号に同期したクロックを抽出する。ディジタルＰＬＬ回路１６からの出力信号は、ビタビ復号器１７に送られてビタビ復号され、“０”、“１”の２値信号に変換される。ビタビ復号器１７からの２値信号は、同期検出器１８に送られ、フレーム同期信号が生成される。このフレーム同期信号は２値信号と共に後段の回路部に送られる。
【００２０】
ここで、図２（Ａ）はディスク再生部１１からの再生信号のＲＦ波形エンベロープを示しており、この再生信号において、図２（Ｂ）の拡大したＲＦ波形エンベロープに示すように、時刻ｔ１〜ｔ２の間でドロップアウト等の品質の劣化が起こった場合、従来のディジタルＰＬＬ回路のＶＣＯ周波数は、その品質の悪い再生信号に対して位相ロックを試みるため、図２（Ｃ）のＶＣＯ出力の区間ＴＣに示すように、ＶＣＯの出力周波数が外れていく。このように、品質の悪い再生信号に対してロックがかかっててしまうことをデッドロックと言い、デッドロックが起こると、時刻ｔ２において再生信号が復帰したときに、ＰＬＬがキャプチャするのに時間がかかってしまったり、デッドロック時の状態から復帰できなくなってしまう。図２（Ｂ）の例では、時刻ｔ３までキャプチャできない状態が持続しており、このようにＰＬＬにてキャプチャできないと、その間（時刻ｔ２〜ｔ３の間）の再生信号は正しくても、図２（Ｄ）のエラーの有無の区間ＴＤに示すようにエラー有りとなってしまうため、エラーレートが悪化する。
【００２１】
このような点を考慮し、本願発明の実施の形態では、同期検出ブロック（例えば図１の同期検出回路１８）においてある一定時間以上同期検出が出来なかった時に、ディジタルＰＬＬ回路１６のＶＣＯ周波数をリセットするような信号品質評価を行っている。
【００２２】
例えば、図２（Ｅ）に示す品質評価信号において、“Ｌ”が品質良好な状態を、“Ｈ”が品質劣化（ＮＧ）状態をそれぞれ示しており、時刻ｔ１において再生信号の品質が劣化して“Ｌ”から“Ｈ”に変化したとき、図２（Ｆ）のＶＣＯ出力に示すように、ディジタルＰＬＬのＶＣＯ周波数をリセットし、時刻ｔ１〜ｔ２の区間ＴＦは自走周波数（変化０％の周波数）で発振動作しており、時刻ｔ２において再生信号が正常復帰した場合に、すぐにその再生信号に対して位相ロックすることができる。従って、従来の図２（Ｃ）のようにエラー有りとされてエラーレートが悪化していた区間ＴＤに対して、本発明の実施の形態によれば、図２（Ｇ）の区間ＴＧのようにエラー無しとなるため、エラーレートを改善することができる。図１の同期検出器１８からディジタルＰＬＬ回路１６に送られる信号ＳＥが図２（Ｅ）の品質評価信号を示している。
【００２３】
次に、本発明の実施の形態のより具体的な構成及び動作について説明する。
【００２４】
図１のディジタルＰＬＬ回路１６の具体例としては、種々の構成が挙げられるが、図３はその一例を示すものである。この図３に示すディジタルＰＬＬ回路において、入力端子３１にはディジタル化された再生信号として、図１のイコライザ１５からの信号が入力されている。この入力再生信号は、位相検出部３２及び補間フィルタ３３に送られ、位相検出部３２で入力再生信号の位相情報が検出される。位相検出部３２で検出された位相情報（入力位相）は、位相比較部３４に送られて、後述する仮想ＶＣＯ（電圧制御発振器）３５からの位相情報（ＶＣＯ位相）と比較される。位相比較部３４は、入力位相とＶＣＯ位相との位相差を位相誤差情報として出力し、ループフィルタとしてのＬＰＦ（ローパスフィルタ）３６に送る。ＰＬＬ回路のループフィルタであるＬＰＦ３６は、位相比較部３４からの位相誤差情報をフィルタリングして直流あるいは低域成分を取り出し、フィルタリングされた出力は加算器３７を介し仮想ＶＣＯ３５に送られる。仮想ＶＣＯ３５からの出力は、加算器３７に戻されると共に、位相比較部３４に送られ、また補間位相として補間フィルタ３３に送られる。補間フィルタ３３からの出力は、出力端子３８を介してディジタルＰＬＬ出力として取り出され、例えば図１のビタビ復号器１７に送られる。ここで、ＰＬＬ回路のループフィルタであるＬＰＦ３６にはリセット端子３９が設けられており、このリセット端子３９にリセット信号が供給されたとき後述するループフィルタ内の２次ループ出力がリセットされ、仮想ＶＣＯ３５が自走周波数（変化０％の周波数）で発振するような動作に強制制御される。
【００２５】
図３のディジタルＰＬＬ回路の動作について、図４の波形図を参照しながら説明する。図３（Ａ）はサンプリングクロック（図１のＡ−Ｄ変換器１３の動作クロック）を示し、このサンプリングクロックのタイミングで、図４（Ｂ）に示すイコライザ後ＲＦ波形のサンプルデータが得られる。仮想ＶＣＯ３５は、アナログＰＬＬ回路のＶＣＯ（電圧制御発振器）に相当するものであるが、このディジタルＰＬＬ回路においては、図４（Ｃ）に示すように位相０から２πまでを繰り返しカウントするものである。位相比較部３４では、仮想ＶＣＯ３５の０位相と、入力位相、例えば図４（Ｂ）に示すイコライザ後ＲＦ波形のゼロクロス位相とを比較し、これらの位相差Δθを位相誤差情報として取り出している。図４（Ｂ）の例では、遅れ位相誤差Δθ１、進み位相誤差Δθ２、・・・等が得られている。この位相誤差情報は、ループフィルタであるＬＰＦ３６に入力され、フィルタ出力を仮想ＶＣＯ３５に帰還することにより補間位相を得て、この補間位相を補間フィルタ３３に送っている。補間フィルタ３３では、この補間位相で入力再生信号、すなわち図４（Ｂ）に示すイコライザ後ＲＦ波形のデータを補間し、この補間出力をディジタルＰＬＬ回路の出力として端子３８より取り出している。図４（Ｄ）は、ロック状態における仮想ＶＣＯの動作波形を示している。
【００２６】
このような図３、図４に示すディジタルＰＬＬ回路においては、入力再生信号に対して仮想ＶＣＯはゼロクロス位相を探しながら、入力位相とＶＣＯ位相との位相誤差を検出する。入力位相が遅れている場合は、仮想ＶＣＯ出力の傾き（位相進角量）を緩くし、進んでいる場合は傾きを急峻にする。仮想ＶＣＯ３５の出力としては、サンプリングクロックに同期したタイミングでの位相値を出力する。従って、ＰＬＬがロックしているときは、図４（Ｄ）に示すように、仮想ＶＣＯ出力は毎回同じ値となる。
【００２７】
図３のループフィルタであるＬＰＦ３６は、例えば図５のような構成を有している。この図５において、端子５１には図３の位相比較部３４からの位相誤差が入力されており、この入力位相誤差に対して、乗算器５２により１次ゲインｇ１が乗算され、加算器５３に送られる。また端子５１からの入力位相誤差に対して、乗算器５４により２次ゲインｇ２が乗算され、加算器５５を介し遅延素子５６を介して加算器５５に帰還されると共に、加算器５３に送られる。加算器５３には、仮想ＶＣＯを所定周波数（フリーラン周波数）で発振させるために必要とされる基準となる位相θＦＲが供給されており、加算器５３からの出力は、ループフィルタであるＬＰＦ出力として図３の加算器３７に送られる。
【００２８】
この図５に示すループフィルタは、乗算器５２側の１次ループ（位相）と、乗算器５４側の２次ループ（周波数）とから構成されており、これらの内の２次ループで入力の周波数偏差に対して追従を行うことから、上述したようにＰＬＬ回路がデッドロックすると、２次ループの出力が暴走してしまう。そこで、本発明の実施の形態では、上述したようなドロップアウト等の再生信号の品質劣化が生じたときに、ループフィルタの２次ループ出力をリセットすることにより、仮想ＶＣＯの周波数を自走周波数（変化０％の周波数）にリセットしている。具体的には、２次ループの遅延素子５６を、端子５７からのリセット信号によりリセットしており、この端子５７は、図３のＬＰＦ３６のリセット端子３９に相当するものである。
【００２９】
次に、再生信号にドロップアウト等の品質劣化が生じたことを検出するための構成の具体例について説明する。本発明の実施の形態においては、復号後の再生信号中の同期信号（フレーム同期信号等）を検出する際に、連続してｎ回（ｎは２以上の整数）同期信号が検出できなかったとき、信号劣化検出出力（NOSYNC）信号を発生し、この信号劣化検出出力（NOSYNC）信号に基づいて、上記ディジタルＰＬＬ回路中の仮想ＶＣＯの周波数を自走周波数にリセットするためのリセット信号を発生している。
【００３０】
例えば図６はリセット信号発生回路の一例を示しており、端子６１には、上記信号劣化検出出力（NOSYNC）信号が供給され、端子６２には、ディスク記録媒体の記録の単位となるクラスタ毎に得られるクラスタ同期信号が供給され、ＯＲ（論理和）回路６３により、上記信号劣化検出出力（NOSYNC）信号と、クラスタ同期信号の反転（否定）との論理和がとられ、ＦＦ（フリップフロップ）６４のＤ端子に送られ、このＦＦ６４のＱ端子からの出力が端子６５よりリセット信号として取り出される。この端子６５からのリセット信号は、図３の端子３９または図５の端子５７に送られ、上述したようにディジタルＰＬＬ回路中の仮想ＶＣＯの周波数を自走周波数にリセットしている。なお、クラスタ同期信号もリセット信号に用いることにより、ディスク等の記録媒体の記録単位の境界で事前にディジタルＰＬＬ回路の仮想ＶＣＯ周波数をリセットすることができる。
【００３１】
図７は、上記信号劣化検出出力（NOSYNC）信号のタイミングチャートを示しており、図７（Ａ）のフレーム信号のｎフレーム（ｎは２以上の整数）間、同期信号（フレーム同期信号）が検出されないとき、図７（Ｂ）の信号劣化検出出力であるNOSYNC信号が出力され、このNOSYNC信号に基づいて、図７（Ｃ）に示すようにＶＣＯ出力がリセットされる。
【００３２】
図８は、上記信号劣化検出出力（NOSYNC）信号を得るための構成例を示しており、図８の端子８１には、例えば図１のビタビ復号器１７からの復号出力信号が入力されている。同期パターン検出回路８２は、端子８１からの入力信号中の同期パターン（フレーム同期パターン）を検出して同期信号を出力する。同期パターン検出回路８２からの同期信号は、同期補間回路８３及びNOSYNC生成回路８４に送られ、同期補間回路８３からの補間同期信号もNOSYNC生成回路８４に送られる。NOSYNC生成回路８４では、同期パターン検出回路８２からの同期信号と、同期補間回路８３からの補間同期信号とに基づいて、同期信号がｎ回続けて検出されないとき、NOSYNC信号を端子８５より出力する。このNOSYNC信号は、例えば図６の端子６１に送られる。
【００３３】
図９は、上記信号劣化検出出力（NOSYNC）信号の発生動作を説明するためのステートマシンの例を示している。この図９において、IDLE状態Ｓ１にあるとき、上記入力信号の同期パターンを検出し、同期パターンが検出されると状態がIDLE状態Ｓ１からCapture状態Ｓ２に遷移する。Capture状態Ｓ２になった後に同期パターンを検出すると、Capture状態Ｓ２からGard状態Ｓ３に遷移する。このGard状態Ｓ３のときに、ｎ回（ｎは２以上の整数）同期パターンが検出できないと、再びCapture状態Ｓ２に遷移するが、このときにNOSYNC信号を発生させる。同様に、IDLE状態Ｓ１時に同期パターンがｎ回検出できなかった時にも、NOSYNC信号が発生する。
【００３４】
以上説明したように、本発明の実施の形態においては、図１のディスク１１ａ等の記録媒体に記録されたクロック成分を含むデータ信号を再生する際に、記録媒体から読み出された再生信号のクロック成分をディジタルＰＬＬ回路１６により再生し、例えば同期検出器１８によりｎ回連続して同期信号（フレーム同期信号）が検出できないとき、記録媒体から再生される再生信号の品質が劣化していると判断して品質劣化検出出力、例えばNOSYNC信号を生成し、ディジタルＰＬＬ回路１６の出力クロック周波数、すなわち図３の仮想ＶＣＯ３５の周波数を所定値（自走周波数）にリセットしている。
【００３５】
これによって、記録媒体からの再生信号の品質が劣化した場合でも、デッドロック状態となることを防止でき、再生信号の品質が良好な状態に復帰した後の正常なロック状態に戻るまでの時間（キャプチャ時間）を短縮することができ、エラーレートを改善することができる。
【００３６】
ここで、ディジタルＰＬＬ回路１６は、例えば図３に示すように、制御信号に応じて発振周波数が変化する仮想ＶＣＯ（電圧制御発振器）３５と、入力信号の位相を位相検出部３２で検出して得られる入力位相と上記仮想ＶＣＯ３５からのＶＣＯ位相とを比較して位相誤差を出力する位相比較部３４と、この位相比較部３４からの位相誤差をフィルタリングして制御信号として上記仮想ＶＣＯ３５に送るループフィルタであるＬＰＦ３６とを有して成るものが挙げられる。このディジタルＰＬＬ回路のＬＰＦ３６を上記品質劣化検出出力（NOSYNC信号）に応じてリセットすることにより、仮想ＶＣＯ３５の発振周波数を自走発振周波数にリセットすることが好ましい。ループフィルタであるＬＰＦ３６は、例えば図５に示すように、乗算器５２を含む１次ループと、乗算器５４、加算器５５、遅延素子５６を含む２次ループとを有し、上記品質劣化検出出力（NOSYNC信号）に応じてループフィルタの上記２次ループの出力をリセットする、すなわち遅延素子５６をリセットすることが好ましい。
【００３７】
また、図６に示すように、上記品質劣化検出出力（NOSYNC信号）のみならず、上記記録媒体（例えばディスク１１ａ）に対する記録単位（例えばクラスタ）を検出する記録単位検出手段からの出力（クラスタ同期信号）に応じてディジタルＰＬＬ回路の出力クロック周波数を所定値にリセットするリセット信号を発生するようにすることが好ましい。この場合、記録単位（例えばクラスタ）の境界で事前に仮想ＶＣＯ周波数をリセットすることができ、キャプチャ時間を短縮することができる。
【００３８】
なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の具体的な構成は、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態となるディスク再生装置の概略構成を示すブロック図である。
【図２】ディジタルＰＬＬ回路のデッドロックによるエラーレートの悪化を説明するための波形図である。
【図３】ディジタルＰＬＬ回路の構成例を示すブロック図である。
【図４】図３に示すディジタルＰＬＬ回路の動作を説明するためのタイミングチャートである。
【図５】ループフィルタであるＬＰＦの構成例を示すブロック図である。
【図６】リセット信号発生回路の具体例を示すブロック図である。
【図７】再生信号の品質劣化検出出力（NOSYNC信号）を説明するためのタイミングチャートである。
【図８】再生信号の品質劣化検出出力（NOSYNC信号）を得るための構成例を示すブロック図である。
【図９】再生信号の品質劣化検出出力（NOSYNC信号）の発生動作を説明するためのステートマシンの一例を示す図である。
【符号の説明】
【００４０】
１１ ディスク再生部、 １１ａ ディスク、 １２ 増幅器、 １３ Ａ−Ｄ変換器、 １４ ゲインコントロール回路、 １５ イコライザ、 １６ ディジタルＰＬＬ回路、 １７ ビタビ復号器、 １８ 同期検出器、 ３２ 位相検出部、 ３３ 補間フィルタ、 ３４ 位相比較部、 ３５ 仮想ＶＣＯ、 ３６ ＬＰＦ（ループフィルタ）
【特許請求の範囲】
【請求項１】
記録媒体に記録されたクロック成分を含むデータ信号を再生する記録媒体再生装置において、
上記記録媒体から再生される再生信号の品質劣化を検出する品質劣化検出手段と、
上記記録媒体から読み出された再生信号のクロック成分を再生するディジタルＰＬＬ手段と、
上記品質劣化検出手段からの品質劣化検出出力に応じて上記ディジタルＰＬＬ手段の出力クロック周波数を所定値にリセットするリセット手段と
を有することを特徴とする記録媒体再生装置。
【請求項２】
上記品質劣化検出手段は、再生信号中の同期信号が連続してｎ回（ｎは２以上の整数）検出できないとき、再生信号の品質劣化検出出力を発生することを特徴とする請求項１記載の記録媒体再生装置。
【請求項３】
上記ディジタルＰＬＬ手段は、制御信号に応じて発振周波数が変化する仮想ＶＣＯ（電圧制御発振器）手段と、入力信号の位相を検出した入力位相と上記仮想ＶＣＯ手段からのＶＣＯ位相とを比較して位相誤差を出力する位相比較手段と、この位相比較手段からの位相誤差をフィルタリングして制御信号として上記仮想ＶＣＯ手段に送るループフィルタとを有して成り、
上記品質劣化検出手段からの上記品質劣化検出出力に応じて上記ディジタルＰＬＬ手段の上記ループフィルタをリセットすることにより、上記仮想ＶＣＯ手段の発振周波数を自走発振周波数にリセットすることを特徴とする請求項１記載の記録媒体再生装置。
【請求項４】
上記ループフィルタは、１次ループと２次ループとを有し、上記品質劣化検出手段からの上記品質劣化検出出力に応じて上記ループフィルタの上記２次ループの出力をリセットすることを特徴とする請求項３記載の記録媒体再生装置。
【請求項５】
上記リセット手段は、上記記録媒体に対する記録単位を検出する記録単位検出手段からの出力に応じて上記ディジタルＰＬＬ手段の出力クロック周波数を所定値にリセットすることを特徴とする請求項１記載の記録媒体再生装置。
【請求項６】
記録媒体に記録されたクロック成分を含むデータ信号を再生する記録媒体再生方法において、
上記記録媒体から再生される再生信号の品質劣化を検出する品質劣化検出工程と、
上記記録媒体から読み出された再生信号のクロック成分をディジタル的に再生するクロック再生工程と、
上記品質劣化検出工程からの品質劣化検出出力に応じて上記クロック再生工程の出力クロック周波数を所定値にリセットする工程と
を有することを特徴とする記録媒体再生方法。
【請求項７】
入力信号のクロック成分をディジタル的に再生するディジタルＰＬＬ回路において、
制御信号に応じて発振周波数が変化する仮想ＶＣＯ（電圧制御発振器）手段と、
上記入力信号の位相を検出した入力位相と上記仮想ＶＣＯ手段からのＶＣＯ位相とを比較して位相誤差を出力する位相比較手段と、
上記位相比較手段からの位相誤差をフィルタリングして制御信号として上記仮想ＶＣＯ手段に送るループフィルタとを有して成り、
外部からのリセット信号に応じて上記ループフィルタをリセットすることにより、上記仮想ＶＣＯ手段の発振周波数を自走発振周波数にリセットすることを特徴とするディジタルＰＬＬ回路。
【請求項８】
上記ループフィルタは、１次ループと２次ループとを有し、上記外部からのリセット信号に応じて上記ループフィルタの上記２次ループの出力をリセットすることを特徴とする請求項７記載のディジタルＰＬＬ回路。
【請求項１】
記録媒体に記録されたクロック成分を含むデータ信号を再生する記録媒体再生装置において、
上記記録媒体から再生される再生信号の品質劣化を検出する品質劣化検出手段と、
上記記録媒体から読み出された再生信号のクロック成分を再生するディジタルＰＬＬ手段と、
上記品質劣化検出手段からの品質劣化検出出力に応じて上記ディジタルＰＬＬ手段の出力クロック周波数を所定値にリセットするリセット手段と
を有することを特徴とする記録媒体再生装置。
【請求項２】
上記品質劣化検出手段は、再生信号中の同期信号が連続してｎ回（ｎは２以上の整数）検出できないとき、再生信号の品質劣化検出出力を発生することを特徴とする請求項１記載の記録媒体再生装置。
【請求項３】
上記ディジタルＰＬＬ手段は、制御信号に応じて発振周波数が変化する仮想ＶＣＯ（電圧制御発振器）手段と、入力信号の位相を検出した入力位相と上記仮想ＶＣＯ手段からのＶＣＯ位相とを比較して位相誤差を出力する位相比較手段と、この位相比較手段からの位相誤差をフィルタリングして制御信号として上記仮想ＶＣＯ手段に送るループフィルタとを有して成り、
上記品質劣化検出手段からの上記品質劣化検出出力に応じて上記ディジタルＰＬＬ手段の上記ループフィルタをリセットすることにより、上記仮想ＶＣＯ手段の発振周波数を自走発振周波数にリセットすることを特徴とする請求項１記載の記録媒体再生装置。
【請求項４】
上記ループフィルタは、１次ループと２次ループとを有し、上記品質劣化検出手段からの上記品質劣化検出出力に応じて上記ループフィルタの上記２次ループの出力をリセットすることを特徴とする請求項３記載の記録媒体再生装置。
【請求項５】
上記リセット手段は、上記記録媒体に対する記録単位を検出する記録単位検出手段からの出力に応じて上記ディジタルＰＬＬ手段の出力クロック周波数を所定値にリセットすることを特徴とする請求項１記載の記録媒体再生装置。
【請求項６】
記録媒体に記録されたクロック成分を含むデータ信号を再生する記録媒体再生方法において、
上記記録媒体から再生される再生信号の品質劣化を検出する品質劣化検出工程と、
上記記録媒体から読み出された再生信号のクロック成分をディジタル的に再生するクロック再生工程と、
上記品質劣化検出工程からの品質劣化検出出力に応じて上記クロック再生工程の出力クロック周波数を所定値にリセットする工程と
を有することを特徴とする記録媒体再生方法。
【請求項７】
入力信号のクロック成分をディジタル的に再生するディジタルＰＬＬ回路において、
制御信号に応じて発振周波数が変化する仮想ＶＣＯ（電圧制御発振器）手段と、
上記入力信号の位相を検出した入力位相と上記仮想ＶＣＯ手段からのＶＣＯ位相とを比較して位相誤差を出力する位相比較手段と、
上記位相比較手段からの位相誤差をフィルタリングして制御信号として上記仮想ＶＣＯ手段に送るループフィルタとを有して成り、
外部からのリセット信号に応じて上記ループフィルタをリセットすることにより、上記仮想ＶＣＯ手段の発振周波数を自走発振周波数にリセットすることを特徴とするディジタルＰＬＬ回路。
【請求項８】
上記ループフィルタは、１次ループと２次ループとを有し、上記外部からのリセット信号に応じて上記ループフィルタの上記２次ループの出力をリセットすることを特徴とする請求項７記載のディジタルＰＬＬ回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００６−２２８３４６（Ｐ２００６−２２８３４６Ａ）
【公開日】平成１８年８月３１日（２００６．８．３１）
【国際特許分類】
【出願番号】特願２００５−４２９０９（Ｐ２００５−４２９０９）
【出願日】平成１７年２月１８日（２００５．２．１８）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成１８年８月３１日（２００６．８．３１）
【国際特許分類】
【出願日】平成１７年２月１８日（２００５．２．１８）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]