適応等化器および適応等化方法
【課題】低コストで処理遅延の短い適応等化器を得る。
【解決手段】適応等化器１００において、第１のサンプリング周波数は第２のサンプリング数より高い値に設定する。第１および第２の入力信号は、第１および第２のＡ／Ｄ変換部１０１，１０２によって第１のサンプリング周波数でＡ／Ｄ変換され、第１および第２のＳＲＣ部１０３によって第２のサンプリング周波数にサンプリング変換される。適応化学習処理部１０７が第２のサンプリング周波数で適応フィルタ係数列の学習同定を行い、係数変換処理部１０９が適応フィルタ係数列を第１のサンプリング周波数用に変換する。フィルタ処理部１１０がこの適応フィルタ係数列を用いて、第１のサンプリング周波数で第１の入力信号をフィルタリングして出力信号を生成する。
【解決手段】適応等化器１００において、第１のサンプリング周波数は第２のサンプリング数より高い値に設定する。第１および第２の入力信号は、第１および第２のＡ／Ｄ変換部１０１，１０２によって第１のサンプリング周波数でＡ／Ｄ変換され、第１および第２のＳＲＣ部１０３によって第２のサンプリング周波数にサンプリング変換される。適応化学習処理部１０７が第２のサンプリング周波数で適応フィルタ係数列の学習同定を行い、係数変換処理部１０９が適応フィルタ係数列を第１のサンプリング周波数用に変換する。フィルタ処理部１１０がこの適応フィルタ係数列を用いて、第１のサンプリング周波数で第１の入力信号をフィルタリングして出力信号を生成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、未知システムの学習同定に用いる適応等化器（適応フィルタ）および適応等化方法、ならびにこの適応等化器を利用した能動騒音制御装置およびエコーキャンセラ装置に関するものである。
【背景技術】
【０００２】
適応等化器は、未知システムの学習同定およびノイズ除去等、幅広く用いられている技術である。この適応等化器を能動騒音制御装置として使用した例が、例えば非特許文献１に開示されている。このような能動騒音制御装置では、検出した騒音を打消す制御音を速やかに生成する必要があり、処理遅延はできるだけ短いことが望ましい。
【０００３】
ところが、適応等化器として一般に用いられているデジタル信号処理プロセッサ（ＤＳＰ）では、アナログ−デジタル（Ａ／Ｄ）変換、デジタル−アナログ（Ｄ／Ａ）変換、および演算処理において一定の処理遅延が生じてしまった。この処理遅延を短縮する方法として、Ａ／Ｄ変換におけるデジタル信号のサンプリング周波数を、本来必要なサンプリング周波数の数倍に上げる方法がある。例えば、能動騒音制御を行う帯域が１０〜３．４ｋＨｚであり、本来必要なサンプリング周波数が８ｋＨｚであったとしても、８倍の６４ｋＨｚのサンプリング周波数で処理することにより、処理遅延は単純計算で１／８に短縮することができる。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】辻井重男他、ディジタル信号処理シリーズ１０「適応信号処理」、昭晃堂、１９９５年（５６〜５９頁、図３．１０）。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の適応等化器は以上のように構成されているので、短い処理遅延を実現しようとしてサンプリング周波数を上げると、信号処理に要する演算規模も増大してしまう。上記の例では、先ず一定時間に入力されるデータ量が８倍となる他、８ｋＨｚの場合と同等の適応フィルタを実現する場合にはフィルタ係数も８倍となるので、演算規模は６４倍になる。これにより、ＤＳＰに求められる演算能力およびメモリ量が増大し、コスト面で不利となる。このように、従来の適応等化器には、短い処理遅延を実現しようとした場合に演算規模が顕著に増大するという課題があった。
【０００６】
この発明は、上記のような課題を解決するためになされたもので、低コストで処理遅延の短い適応等化器を得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る適応等化器は、第１のサンプリング周波数でサンプリングされた第１の入力信号を、第２のサンプリング周波数にサンプリング変換して第１の学習信号を生成する第１のサンプリング周波数変換部と、第１のサンプリング周波数でサンプリングされた第２の入力信号を、第２のサンプリング周波数にサンプリング変換して第２の学習信号を生成する第２のサンプリング周波数変換部と、第１および第２の学習信号に基づき、適応フィルタ係数列の適応化学習同定を行う適応化学習処理部と、適応化学習処理部で適応化された適応フィルタ係数列を、第１のサンプリング周波数に対応するように変換する係数変換処理部と、第１の入力信号を係数変換処理部で変換された適応フィルタ係数列でフィルタリングして、出力信号を生成するフィルタ処理部とを備えるようにしたものである。
【０００８】
この発明に係る適応等化方法は、第１のサンプリング周波数でサンプリングされた第１の入力信号を、当該第１のサンプリング周波数より高い値の第２のサンプリング周波数にサンプリング変換して第１の学習信号を生成する第１のサンプリング周波数変換ステップと、第１のサンプリング周波数でサンプリングされた第２の入力信号を、第２のサンプリング周波数にサンプリング変換して第２の学習信号を生成する第２のサンプリング周波数変換ステップと、第１のサンプリング周波数変換ステップで生成された第１の学習信号と、第２のサンプリング周波数変換ステップで生成された第２の学習信号に基づき、適応フィルタ係数列の適応化学習同定を行う適応化学習処理ステップと、適応化学習処理ステップで適応化された適応フィルタ係数列を、第１のサンプリング周波数に対応するように変換する係数変換処理ステップと、第１の入力信号を係数変換処理ステップで変換された適応フィルタ係数列でフィルタリングして、出力信号を生成するフィルタ処理ステップとを備えるようにしたものである。
【発明の効果】
【０００９】
この発明によれば、第２のサンプリング周波数にサンプリング変換した第１および第２の学習信号に基づいて適応フィルタ係数列の適応化学習同定を行って第１のサンプリング周波数に対応するように変換して、第１のサンプリング周波数でサンプリングされた第１の入力信号をフィルタリングするようにしたので、低速で適応化学習処理を行う一方、高速でフィルタ処理を行うことができ、低コストで処理遅延の短い適応等化器および適応等化方法を得ることができる。
【図面の簡単な説明】
【００１０】
【図１】この発明の実施の形態１に係る適応等化器の構成を示すブロック図である。
【図２】実施の形態１に係る適応等化器と未知システムとの接続を示すブロック図である。
【図３】図１に示す係数変換処理部の内部構成を示すブロック図である。
【図４】図３に示す補間部で生成された補間後フィルタのフィルタ特性を示すグラフである。
【図５】実施の形態１に係る適応等化器の処理タイミングを示すタイミングチャートである。
【図６】実施の形態１に係る適応等化器の第１のサンプリング周波数および第２のサンプリング周波数の設定方法を示す説明図である。
【図７】この発明の実施の形態２に係る適応等化器と未知システムとの接続を示すブロック図である。
【図８】実施の形態２に係る適応等化器の構成を示すブロック図である。
【図９】この発明の実施の形態３に係る適応等化器の処理タイミングを示すタイミングチャートである。
【図１０】この発明の実施の形態４に係る能動騒音制御装置の構成を示すブロック図である。
【図１１】この発明の実施の形態５に係るエコーキャンセラ装置の構成を示すブロック図である。
【発明を実施するための形態】
【００１１】
実施の形態１．
図１は、この発明の実施の形態１に係る適応等化器１００の構成を示すブロック図である。図２は、図１に示す適応等化器１００と、学習同定対象である未知システム９００との接続を示すブロック図である。適応等化器１００は、未知システム９００に入力される入力信号ｘ（ｔ）および未知システム９００から出力される出力信号ｙ（ｔ）をそれぞれ入力とし、これら２つの信号ｘ（ｔ），ｙ（ｔ）に基づいて未知システム９００を学習同定し、未知システム９００の出力信号ｙ（ｔ）を模擬した出力信号ｚ（ｔ）を出力する。
【００１２】
図１に示すように、本実施の形態の適応等化器１００は、未知システム９００の入力信号ｘ（ｔ）を第１の入力信号ｘ（ｔ）として受け付けて処理する第１のＡ／Ｄ変換部１０１、第１のサンプリング周波数変換（ＳＲＣ）部１０３および第１のバッファ１０５、未知システム９００の出力信号ｙ（ｔ）を第２の入力信号ｙ（ｔ）として受け付けて処理する第２のＡ／Ｄ変換部１０２、第２のＳＲＣ部１０４および第２のバッファ１０６、入力信号ｘ（ｔ）をフィルタ処理して未知システム９００の出力信号ｙ（ｔ）を模擬した出力信号ｚ（ｔ）を生成するための適応化学習処理部１０７、減算部１０８、係数変換処理部１０９、フィルタ処理部１１０およびＤ／Ａ変換部１１１を備える。なお、第２の入力信号ｙ（ｔ）は、一般に教師信号とも呼ばれている。
【００１３】
次に、実施の形態１に係る適応等化器１００の動作を説明する。
第１のＡ／Ｄ変換部１０１は、第１の入力信号ｘ（ｔ）を受け付けて第１のサンプリング周波数ｆｓ1でサンプリングしてＡ／Ｄ変換し、第１のデジタル入力信号ｘ（ｎ）を生成する。ここで、ｔはアナログ時間、ｎはデジタル時間（サンプル番号）を表す。第１のＳＲＣ部１０３は、第１のＡ／Ｄ変換部１０１で生成された第１のデジタル入力信号ｘ（ｎ）を第２のサンプリング周波数ｆｓ2の信号に変換し、第１の学習信号ｘ’（ｎ）とする。ここで、第１のサンプリング周波数ｆｓ1は第２のサンプリング周波数ｆｓ2よりも高く、ｆｓ1＞ｆｓ2であるものとする。
【００１４】
これと同様に、第２のＡ／Ｄ変換部１０２は、第２の入力信号ｙ（ｔ）を受け付けて第１のサンプリング周波数ｆｓ1でサンプリングしてＡ／Ｄ変換し、第２のデジタル入力信号ｙ（ｎ）を生成する。第２のＳＲＣ部１０４は、第２のＡ／Ｄ変換部１０２で生成された第２のデジタル入力信号ｙ（ｎ）を第２のサンプリング周波数ｆｓ2の信号に変換し、第２の学習信号ｙ’（ｎ）とする。
【００１５】
第１のバッファ１０５が第１の学習信号ｘ’（ｎ）を、第２のバッファ１０６が第２の学習信号ｙ’（ｎ）をそれぞれ蓄積する。
【００１６】
適応化学習処理部１０７は、第１のバッファ１０５および第２のバッファ１０６に所定の長さＮの信号データが蓄積される毎に、蓄積された第１の学習信号ｘ’（ｎ）および第２の学習信号ｙ’（ｎ）を用いて適応化学習を行う。具体的には、適応化学習処理部１０７が、第１の学習信号ｘ’（ｎ）を所定の次数Ｍの第１のフィルタＨM（ｚ）でフィルタリングして推定信号ｄ（ｎ）を生成し、減算部１０８へ出力する。この第１のフィルタＨM（ｚ）は第２のサンプリング周波数ｆｓ2用のフィルタであり、下式（１）で示すＺ変換で表されたデジタルフィルタである。
【数１】
【００１７】
減算部１０８は、第２のバッファ１０６に蓄積されている長さＮの第２の学習信号ｙ’（ｎ）を取得し、この第２の学習信号ｙ’（ｎ）から適応化学習処理部１０７でフィルタリングされた推定信号ｄ（ｎ）を減算して残差信号ｅ（ｎ）を生成する。この残差信号ｅ（ｎ）は、再び適応化学習処理部１０７へフィードバックされ、適応化学習処理部１０７がこの残差信号ｅ（ｎ）が０に収束するように第１のフィルタＨM（ｚ）を更新する。このとき、適応化学習処理部１０７はＬＭＳ（Ｌｅａｓｔ Ｍｅａｎ Ｓｑｕａｒｅ）等の一般的なアルゴリズムを用いてフィルタ係数を更新すればよい。
【００１８】
第１のバッファ１０５および第２のバッファ１０６に蓄積する信号データの長さＮは、用途に応じて任意に設定できる。一般に、ＤＳＰ上では、少量のデータを逐一処理するよりも、パイプライン処理のような高速な演算方法により大量のデータを一括して処理する方が効率的であることが知られている。よって、本実施の形態でも、長さＮは一定以上の長さを持つ方が演算効率の点で有利である。ただし、長さＮが大きくなるほど残差信号収束の早さは低下するので、演算効率性よりも収束性能が求められる場合には長さＮを小さく設定してもよく、例えば１と設定してもよい。
【００１９】
係数変換処理部１０９は、適応化学習処理部１０７で更新された第１のフィルタＨM（ｚ）を、第２のサンプリング周波数ｆｓ2用から第１のサンプリング周波数ｆｓ1用に変換して、第２のフィルタＦL（ｚ）とする。添字Ｌは変換後のフィルタ次数である。
【００２０】
図３は、係数変換処理部１０９の内部構成を示すブロック図である。図３に示すように係数変換処理部１０９は補間部１０９ａ、周波数特性補正部１０９ｂおよび群遅延補正部１０９ｃから構成される。先ず、補間部１０９ａが、第１のフィルタＨM（ｚ）に対し、各々のフィルタ係数間に、第１のサンプリング周波数ｆｓ1と第２のサンプリング周波数ｆｓ2の比に応じた数の０（補間値）を挿入して、補間後フィルタＨ’L（ｚ）とする。具体的には、ｆｓ1＝ａ・ｆｓ2としたときに、（ａ−１）個の０が挿入される。例えばａ＝２のときＬ＝２Ｍとなり、第１のフィルタＨM（ｚ）のフィルタ係数列太字ＨMが下式（２）であるのに対して、補間後フィルタＨ’L（ｚ）のフィルタ係数列太字Ｈ’Lは下式（３）となる。なお、電子出願の関係上、強調文字のアルファベット文字を太字アルファベットと表記する。
【数２】
【００２１】
図４は、補間後フィルタＨ’L（ｚ）の第１のサンプリング周波数ｆｓ1におけるフィルタ特性を示すグラフであり、縦軸が振幅応答、横軸が周波数ｆである。図中、第１のフィルタＨM（ｚ）の特性を実線１で示し、補間後フィルタＨ’L（ｚ）の特性を破線２ａ，２ｂで示す。補間後フィルタＨ’L（ｚ）は、図４に示すように第２のサンプリング周波数ｆｓ2のナイキスト周波数ｆｓ2／２以下の帯域では第１のフィルタＨM（ｚ）と同じ特性（実線１および破線２ａ）を示すが、これよりも周波数ｆの高い帯域では周波数ｆｓ2／２以下の特性の折り返し（破線２ｂ）が生じる。
【００２２】
このため、周波数特性補正部１０９ｂが、補間後フィルタＨ’L（ｚ）に対して、折り返しを除去するための周波数特性の補正を行って、周波数特性補正後フィルタＨ”L（ｚ）とする。具体的には、周波数特性補正部１０９ｂが補間後フィルタＨ’L（ｚ）に、所定の高域カットオフ特性を持つ周波数特性補正フィルタＢ（ｚ）の係数列を畳み込む。この周波数特性補正フィルタＢ（ｚ）には、整数値の群遅延を持つ奇数次線形位相ＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）ローパスフィルタが好適である。
【００２３】
周波数特性補正部１０９ｂによって折り返しを除去された周波数特性補正後フィルタＨ”L（ｚ）には、周波数特性補正フィルタＢ（ｚ）の群遅延が付加されている。このため、群遅延補正部１０９ｃが下式（４）を用いて周波数特性補正後フィルタＨ”L（ｚ）に付加された群遅延を除去し、第２のフィルタＦL（ｚ）にしてフィルタ処理部１１０へ出力する。
【数３】
【００２４】
ここで、Ｔは周波数特性補正フィルタＢ（ｚ）の群遅延である。周波数特性補正後フィルタＨ”L（ｚ）のフィルタ係数列太字Ｈ”Lが例えば下式（５）であるとすると、第２のフィルタＦL（ｚ）のフィルタ係数列太字ＦLは下式（６）となる。
【数４】
【００２５】
フィルタ処理部１１０は、第１のＡ／Ｄ変換部１０１で第１のサンプリング周波数ｆｓ1で変換された第１のデジタル入力信号ｘ（ｎ）が１サンプル入力される毎に、第１のサンプリング周波数ｆｓ1の第２のフィルタＦL（ｚ）を用いてフィルタリング処理を行い、デジタル出力信号ｚ（ｎ）を１サンプル出力する。
【００２６】
Ｄ／Ａ変換部１１１は、デジタル出力信号ｚ（ｎ）をＤ／Ａ変換し、出力信号ｚ（ｔ）を生成する。適応化学習処理部１０７で適応化学習が十分に行われ、第２のフィルタＦL（ｚ）が未知システム９００を学習同定できていれば、出力信号ｚ（ｔ）は未知システム９００の出力信号ｙ（ｔ）と等しくなる。
【００２７】
図５は、適応等化器１００の第１，２のバッファ１０５，１０６への信号データ蓄積処理、適応化学習処理部１０７および係数変換処理部１０９の処理、ならびにフィルタ処理部１１０のフィルタ処理のタイミングを示すタイミングチャートである。図中、ＴNは、長さＮの第１の学習信号ｘ’（ｎ）を第１のバッファ１０５へ蓄積するために要する時間である。長さＮの第２の学習信号ｙ’（ｎ）を第２のバッファ１０６へ蓄積するために要する時間もＴNである。ＴADPは、長さＮの信号データに基づく、適応化学習処理部１０７の適応化学習処理と係数変換処理部１０９の係数変換処理に要する時間である。ＴFは、フィルタ処理部１１０のフィルタ処理に要する時間である。Ｔfs1は、第１のサンプリング周波数ｆｓ1でのサンプリング周期であり、フィルタ処理はこれより短い時間で処理が完了するため、ＴF＜Ｔfs1となっている。
【００２８】
図５に示すように、フィルタ処理は時間間隔Ｔfs1毎、即ち第１のサンプリング周波数ｆｓ1のサンプリング周期毎に実行される。フィルタ処理と並行して、第１，２のバッファ１０５，１０６それぞれへの学習信号の蓄積が単位時間ＴNをかけて行われ、蓄積の完了をトリガとして適応化学習処理および係数変換処理が実行される。なお、このバックグラウンドでは、再び次の学習信号の蓄積が始まっている。適応化学習処理および係数変換処理は処理時間ＴADPをかけて実行され、これらの処理が完了すると、フィルタ処理に用いる第２のフィルタＦL（ｚ）のフィルタ係数が更新される。このように、学習信号の蓄積、適応化学習処理および係数変換処理、ならびにフィルタ処理は、それぞれが異なるタイミングと処理時間で、並列して実行される。
【００２９】
図６は、適応等化器１００の第１のサンプリング周波数ｆｓ1および第２のサンプリング周波数ｆｓ2の設定方法を示す説明図である。第１のサンプリング周波数ｆｓ1は、適応等化器１００の処理遅延が学習同定対象の未知システム９００の遅延よりも十分短くなるように、高めに設定する。この一方で、第２のサンプリング周波数ｆｓ2は、そのナイキスト周波数ｆｓ2／２が学習同定対象の周波数帯域を含む限りにおいて最小の値に設定する。このように設定すれば、第１のＡ／Ｄ変換部１０１、フィルタ処理部１１０およびＤ／Ａ変換部１１１は、第１のサンプリング周波数ｆｓ1のサンプリング周期で高速に動作するため、処理遅延が短くなる。一方で、適応化学習処理部１０７は、十分低く抑えられた第２のサンプリング周波数ｆｓ2でサンプリングされた信号を扱うため、第１のサンプリング周波数ｆｓ1でサンプリングされた信号を扱うよりもデータの規模が小さくなり、演算処理プロセッサの負荷を最小限に抑えることができる。
【００３０】
以上のように、実施の形態１によれば、適応等化器１００が、第１および第２の入力信号をそれぞれ第１のサンプリング周波数ｆｓ1でＡ／Ｄ変換して第１および第２のデジタル入力信号を生成する第１および第２のＡ／Ｄ変換部１０１，１０２と、第１および第２のデジタル入力信号をそれぞれ第２のサンプリング周波数ｆｓ2にサンプリング変換して第１および第２の学習信号を生成する第１および第２のＳＲＣ部１０３，１０４と、第１および第２の学習信号を蓄積する第１および第２のバッファ１０５，１０６と、残差信号を生成する減算部１０８と、第１のバッファ１０５から読み出した第１の学習信号と減算部１０８が第２の学習信号を基に生成した残差信号に基づいて適応フィルタ係数列の適応化学習同定を行う適応化学習処理部１０７と、適応化学習処理部１０７で適応化された適応フィルタ係数列を第１のサンプリング周波数ｆｓ1に対応するように変換する係数変換処理部１０９と、第１の入力信号を適応化フィルタ係数列でフィルタリングして出力信号を生成するフィルタ処理部１１０と、出力信号をＤ／Ａ変換してデジタル出力信号を生成するＤ／Ａ変換部１１１とを備えるように構成し、第１のサンプリング周波数ｆｓ1を第２のサンプリング周波数ｆｓ2より高い値に設定するようにした。このため、フィルタ処理部１１０は十分高く設定された第１のサンプリング周波数ｆｓ1によって高速にフィルタ処理を行い、一方、適応化学習処理部１０７は十分低く設定された第２のサンプリング周波数ｆｓ2によって低規模の演算で適応化学習処理を行うことができる。この結果、処理遅延の短い適応等化器を低コストで実現できる。
【００３１】
実施の形態２．
図７は、実施の形態２に係る適応等化器２００と学習同定対象である未知システム９００との接続を示すブロック図である。図７において、適応等化器２００には、未知システム９００への入力信号ｘ（ｔ）および残差信号ｅ（ｔ）が入力される。ここで、残差信号ｅ（ｔ）は、適応等化器２００の外部において、減算部９０１が、未知システム９００の出力信号ｙ（ｔ）と適応等化器２００の出力信号ｚ（ｔ）との差分として生成するものである。
【００３２】
図７に示すように、未知システム９００と適応等化器２００のそれぞれの出力信号の差である残差信号が適応等化器２００の外部から得られる場合には、未知システム９００への入力信号と、残差信号とを適応等化器２００への入力信号とすることにより、より学習同定の精度が高くなる場合がある。本実施の形態２では、これを実現する適応等化器２００を説明する。
【００３３】
図８は、この発明の実施の形態２に係る適応等化器２００の構成を示すブロック図であり、図１と同一または相当の部分については同一の符号を付す。適応等化器２００が上記実施の形態１の適応等化器１００と異なる点は、第２の入力信号が外部で生成された残差信号ｅ（ｔ）である点、および残差信号ｅ（ｔ）を算出するための減算部１０８に相当する構成要素が省かれている点である。
【００３４】
次に、実施の形態２に係る適応等化器２００の動作のうち、上記実施の形態１の適応等化器１００と異なる部分について、図８を用いて説明する。
先ず、第２のＡ／Ｄ変換部１０２は、第２の入力信号として入力された残差信号ｅ（ｔ）を、第１のサンプリング周波数ｆｓ1でサンプリングしてＡ／Ｄ変換し、第２のデジタル入力信号ｅ（ｎ）を生成する。第２のＳＲＣ部１０４は、第２のＡ／Ｄ変換部１０２で生成された第２のデジタル入力信号ｅ（ｎ）を第２のサンプリング周波数ｆｓ2の信号に変換し、第２の学習信号ｅ’（ｎ）とする。第２の学習信号ｅ’（ｎ）は第２のバッファ１０６に蓄積され、適応化学習処理部１０７が蓄積された第２の学習信号ｅ’（ｎ）を直接用いて第１のフィルタＨM（ｚ）のフィルタ係数の更新を行う。
【００３５】
以上のように、実施の形態２によれば、適応等化器２００が、学習同定対象である未知システム９００に入力される信号を第１の入力信号として用い、未知システム９００から出力された信号と適応等化器が生成した出力信号との差である残差信号を第２の入力信号として用いるように構成した。このため、残差信号が外部から入力される適応等化器２００において、この残差信号を用いることにより、高い学習同定精度を実現できる。また、適応等化器２００の内部で残差信号を生成する処理を省略できるため、装置規模をより簡素化できる。
【００３６】
実施の形態３．
上記実施の形態１では、第１，２のバッファ１０５，１０６に所定の長さＮの信号データが蓄積される毎の時間間隔ＴNで適応化学習処理を行う構成としたが、演算処理プロセッサの能力の限界によって適応化学習処理および係数変換処理の所要時間ＴADPが時間間隔ＴNを上回る場合が考えられる。この場合には、より長い時間間隔で適応化学習処理を行うように構成してもよい。本実施の形態３では、これを実現する適応等化器を図１を援用して説明する。
【００３７】
図９は、実施の形態３に係る適応等化器における第１，２のバッファ１０５，１０６への信号データ蓄積処理、適応化学習処理部１０７および係数変換処理部１０９の処理、ならびにフィルタ処理部１１０のフィルタ処理のタイミングを示すタイミングチャートである。図９において図５と同一または相当の部分については同一の符号を付し説明を省略する。
【００３８】
図９において、適応化学習処理および係数変換処理に要する時間ＴADPは、第１，２のバッファ１０５，１０６へ長さＮの信号データを蓄積するために要する時間ＴNより長い。このため、第１，２のバッファ１０５，１０６に長さＮの信号データが蓄積される毎に適応化学習処理および係数変換処理を行うのではなく、適応化学習処理および係数変換処理が完了する毎に第１，２のバッファ１０５，１０６から信号データを読み出して、次の処理を行うようにする。このようにすることで、学習信号の蓄積よりも適応化学習処理および係数変換処理に時間を要する場合でも、適応等化器の動作を破綻せずに全うすることができる。
【００３９】
ここで、適応化学習処理部１０７は、前回の適応化学習処理を実行している間に第１，２のバッファ１０５，１０６にそれぞれ蓄積された学習信号データの中から、適切な長さＮの区間を抽出して、次の適応化学習処理に用いる。適応化学習処理部１０７は、適切な区間の選択に、例えば有為な信号とノイズの割合であるＳＮ比を基準としてもよいし、より最新の信号データであることを基準としてもよいし、これ以外であっても目的に応じた別の判断基準を用いてもよい。
【００４０】
以上のように、実施の形態３によれば、フィルタ処理部１１０は、第１の入力信号が１サンプル入力される間隔ＴF毎にフィルタ処理を行って１サンプルの出力信号を生成し、適応化学習処理部１０７は、自身の適応化学習処理および係数変換処理部１０９の係数変換処理の所要時間ＴADP毎に、第１のバッファ１０５および第２のバッファ１０６に蓄積された学習信号を読み出すように構成したので、演算処理プロセッサに対する処理負荷を軽減することができる。
【００４１】
なお、上述した説明では、上記実施の形態１で示した構成に対して上記実施の形態３を適用する場合を示したが、上記実施の形態２で示した構成に対して適用することも可能であり、この場合でも上記同様の効果が得られる。
【００４２】
実施の形態４．
本実施の形態４では、能動騒音制御において好適な適応等化器の使用方法を説明する。図１０は、この発明の実施の形態４に係る能動騒音制御装置の構成を示すブロック図である。図１０に示す能動騒音制御装置は適応等化器４００を備え、この適応等化器４００は、上記実施の形態２に係る適応等化器２００に学習信号フィルタ部４０１を追加した構成である。そのため、図１０において図８と同一または相当の部分については同一の符号を付し説明を省略する。
【００４３】
能動騒音制御装置は、騒音源９０２の近くに設置されて騒音を騒音信号ｘ（ｔ）として集音する参照マイク４０２と、適応等化器４００の出力信号ｚ（ｔ）を制御音として出力するスピーカ４０３と、騒音と制御音の合成波を残差信号ｅ（ｔ）として集音するエラーマイク４０４とを備える。適応等化器４００の第１のＡ／Ｄ変換部１０１は、騒音源９０２が出力する騒音信号ｘ（ｔ）を第１の出力信号ｘ（ｔ）として受け付ける。また、第２のＡ／Ｄ変換部１０２は、エラーマイク４０４が出力する残差信号ｅ（ｔ）を第２の出力信号ｅ（ｔ）として受け付ける。
【００４４】
学習信号フィルタ部４０１は、第１のＳＲＣ部１０３が出力した第１の学習信号ｘ’（ｎ）に対して、スピーカ４０３からエラーマイク４０４までの音波の伝達関数Ｃ（ｚ）のフィルタを用いて、下式（７）のフィルタ処理を行う。ただし、下式（８）で表す伝達関数Ｃ（ｚ）は、予め測定等によって求められ、既知となっているものとする。
【数５】
【００４５】
以上の騒音制御装置において、適応等化器４００が残差信号ｅ（ｔ）が０に収束するように、即ち騒音が抑制されるように学習同定を行うことで、適応等化器４００を用いた騒音制御装置としての機能を実現することができる。
【００４６】
ただし、騒音に対する制御音は、騒音が参照マイク４０２からエラーマイク４０４に到達するタイミングに合わせて出力する必要がある。即ち、適応等化器４００において、第１の入力信号ｘ（ｔ）が入力されてから、これに対する出力信号ｚ（ｔ）が出力されるまでの処理時間が、騒音の到達時間以内に制限される。
この到達時間は、参照マイク４０２とエラーマイク４０４の距離が接近するほど短くなる。このため、適応等化器４００における第１のサンプリング周波数ｆｓ1は、第１の入力信号ｘ（ｔ）が入力されてから出力信号ｚ（ｔ）が出力されるまでの過程の処理、即ち第１のＡ／Ｄ変換部１０１、フィルタ処理部１１０、およびＤ／Ａ変換部１１１の処理が、騒音の到達時間に間に合うように、十分高く設定する。一方、第２のサンプリング周波数ｆｓ2は、制御対象の騒音の帯域を含む範囲でなるべく低く設定することで、演算処理プロセッサに対する余分な負荷を抑えることができる。
【００４７】
以上のように、実施の形態４によれば、適応等化器４００を能動騒音制御装置に用いるように構成した。このため、適応等化器４００を適用した能動騒音制御装置において、適応等化器４００の処理遅延を短くする必要がある場合でも、演算規模の増大を抑制し、演算処理プロセッサへの負担を抑えることができる。
【００４８】
実施の形態５．
本実施の形態５では、エコーキャンセラにおいて好適な適応等化器の使用方法を説明する。図１１は、この発明の実施の形態５に係るエコーキャンセラ装置の構成を示すブロック図である。図１１に示すエコーキャンセラ装置は適応等化器５００を備え、この適応等化器５００には上記実施の形態１に係る適応等化器１００を用いることができる。
【００４９】
エコーキャンセラ装置は、受話音声信号ｘ（ｔ）を受話音声として出力するスピーカ５０１と、この受話音声を送話音声信号ｙ（ｔ）として集音するマイク５０２と、後述する減算部５０３とを備える。受話音声信号ｘ（ｔ）は、スピーカ５０１から受話音声として出力されると同時に、適応等化器５００へ第１の入力信号ｘ（ｔ）として入力される。これと同時にマイク５０２で集音された送話音声信号ｙ（ｔ）が、第２の入力信号ｙ（ｔ）として適応等化器５００に入力される。
【００５０】
適応等化器５００は、スピーカ５０１からマイク５０２までのエコーの伝達関数の学習同定を行い、第１の入力信号ｘ（ｔ）に対する出力信号ｚ（ｔ）を受話音声信号ｘ（ｔ）に対する推定エコー信号ｚ（ｔ）として用いる。そのため、減算部５０３が送話音声信号ｙ（ｔ）から推定エコー信号ｚ（ｔ）を引き去れば、送話音声信号のエコーが消去される。
【００５１】
ここで、適応等化器５００の第１のサンプリング周波数ｆｓ1は、エコーキャンセラ装置が扱う通話音声帯域を含むように設定する。一方、第２のサンプリング周波数ｆｓ2は、第１のサンプリング周波数ｆｓ1より低い値に設定する。一般に、エコーキャンセラ装置における適応等化器の学習同定精度は、周波数が高くなるほど低下し、高域音のエコーに対して十分な消去効果が望めない場合が多い。従って、第２のサンプリング周波数ｆｓ2は、必要なエコー消去効果が得られる所定の周波数帯域を含む範囲において低く設定することにより、演算処理プロセッサに対する負荷を抑えることができる。一方で、適応等化器５００が推定エコー信号ｚ（ｔ）を低遅延で出力できるため、エコーキャンセラ処理に要する遅延は低く抑えることができる。
【００５２】
以上のように、実施の形態５によれば、適応等化器５００をエコーキャンセラ装置に用いるように構成した。このため、適応等化器５００を適用したエコーキャンセラ装置において、適応等化器５００によるエコーの消去効果が望めない高域に対しては、第１の学習信号のサンプリング周波数ｆｓ2を低く抑えることによって演算処理プロセッサへの負荷を低く抑えることができる。これと同時に、推定エコー信号を第１のサンプリング周波数ｆｓ1によって低遅延で出力することにより、エコーキャンセラ処理に要する処理遅延を低く抑えることができる。
【符号の説明】
【００５３】
１ 第１のフィルタＨM（ｚ）の特性、２ａ，２ｂ 補間後フィルタＨ’L（ｚ）の特性、１００，２００，４００，５００ 適応等化器、１０１ 第１のＡ／Ｄ変換部、１０２ 第２のＡ／Ｄ変換部、１０３ 第１のＳＲＣ部、１０４ 第２のＳＲＣ部、１０５ 第１のバッファ、１０６ 第２のバッファ、１０７ 適応化学習処理部、１０８ 減算部、１０９ 係数変換処理部、１０９ａ 補間部、１０９ｂ 周波数特性補正部、１０９ｃ 群遅延補正部、１１０ フィルタ処理部、１１１ Ｄ／Ａ変換部、４０１ 学習信号フィルタ部、４０２ 参照マイク、４０３ スピーカ、４０４ エラーマイク、５０１ スピーカ、５０２ マイク、５０３ 減算部、９００ 未知システム、９０１ 減算部、９０２ 騒音源。
【技術分野】
【０００１】
本発明は、未知システムの学習同定に用いる適応等化器（適応フィルタ）および適応等化方法、ならびにこの適応等化器を利用した能動騒音制御装置およびエコーキャンセラ装置に関するものである。
【背景技術】
【０００２】
適応等化器は、未知システムの学習同定およびノイズ除去等、幅広く用いられている技術である。この適応等化器を能動騒音制御装置として使用した例が、例えば非特許文献１に開示されている。このような能動騒音制御装置では、検出した騒音を打消す制御音を速やかに生成する必要があり、処理遅延はできるだけ短いことが望ましい。
【０００３】
ところが、適応等化器として一般に用いられているデジタル信号処理プロセッサ（ＤＳＰ）では、アナログ−デジタル（Ａ／Ｄ）変換、デジタル−アナログ（Ｄ／Ａ）変換、および演算処理において一定の処理遅延が生じてしまった。この処理遅延を短縮する方法として、Ａ／Ｄ変換におけるデジタル信号のサンプリング周波数を、本来必要なサンプリング周波数の数倍に上げる方法がある。例えば、能動騒音制御を行う帯域が１０〜３．４ｋＨｚであり、本来必要なサンプリング周波数が８ｋＨｚであったとしても、８倍の６４ｋＨｚのサンプリング周波数で処理することにより、処理遅延は単純計算で１／８に短縮することができる。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】辻井重男他、ディジタル信号処理シリーズ１０「適応信号処理」、昭晃堂、１９９５年（５６〜５９頁、図３．１０）。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の適応等化器は以上のように構成されているので、短い処理遅延を実現しようとしてサンプリング周波数を上げると、信号処理に要する演算規模も増大してしまう。上記の例では、先ず一定時間に入力されるデータ量が８倍となる他、８ｋＨｚの場合と同等の適応フィルタを実現する場合にはフィルタ係数も８倍となるので、演算規模は６４倍になる。これにより、ＤＳＰに求められる演算能力およびメモリ量が増大し、コスト面で不利となる。このように、従来の適応等化器には、短い処理遅延を実現しようとした場合に演算規模が顕著に増大するという課題があった。
【０００６】
この発明は、上記のような課題を解決するためになされたもので、低コストで処理遅延の短い適応等化器を得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る適応等化器は、第１のサンプリング周波数でサンプリングされた第１の入力信号を、第２のサンプリング周波数にサンプリング変換して第１の学習信号を生成する第１のサンプリング周波数変換部と、第１のサンプリング周波数でサンプリングされた第２の入力信号を、第２のサンプリング周波数にサンプリング変換して第２の学習信号を生成する第２のサンプリング周波数変換部と、第１および第２の学習信号に基づき、適応フィルタ係数列の適応化学習同定を行う適応化学習処理部と、適応化学習処理部で適応化された適応フィルタ係数列を、第１のサンプリング周波数に対応するように変換する係数変換処理部と、第１の入力信号を係数変換処理部で変換された適応フィルタ係数列でフィルタリングして、出力信号を生成するフィルタ処理部とを備えるようにしたものである。
【０００８】
この発明に係る適応等化方法は、第１のサンプリング周波数でサンプリングされた第１の入力信号を、当該第１のサンプリング周波数より高い値の第２のサンプリング周波数にサンプリング変換して第１の学習信号を生成する第１のサンプリング周波数変換ステップと、第１のサンプリング周波数でサンプリングされた第２の入力信号を、第２のサンプリング周波数にサンプリング変換して第２の学習信号を生成する第２のサンプリング周波数変換ステップと、第１のサンプリング周波数変換ステップで生成された第１の学習信号と、第２のサンプリング周波数変換ステップで生成された第２の学習信号に基づき、適応フィルタ係数列の適応化学習同定を行う適応化学習処理ステップと、適応化学習処理ステップで適応化された適応フィルタ係数列を、第１のサンプリング周波数に対応するように変換する係数変換処理ステップと、第１の入力信号を係数変換処理ステップで変換された適応フィルタ係数列でフィルタリングして、出力信号を生成するフィルタ処理ステップとを備えるようにしたものである。
【発明の効果】
【０００９】
この発明によれば、第２のサンプリング周波数にサンプリング変換した第１および第２の学習信号に基づいて適応フィルタ係数列の適応化学習同定を行って第１のサンプリング周波数に対応するように変換して、第１のサンプリング周波数でサンプリングされた第１の入力信号をフィルタリングするようにしたので、低速で適応化学習処理を行う一方、高速でフィルタ処理を行うことができ、低コストで処理遅延の短い適応等化器および適応等化方法を得ることができる。
【図面の簡単な説明】
【００１０】
【図１】この発明の実施の形態１に係る適応等化器の構成を示すブロック図である。
【図２】実施の形態１に係る適応等化器と未知システムとの接続を示すブロック図である。
【図３】図１に示す係数変換処理部の内部構成を示すブロック図である。
【図４】図３に示す補間部で生成された補間後フィルタのフィルタ特性を示すグラフである。
【図５】実施の形態１に係る適応等化器の処理タイミングを示すタイミングチャートである。
【図６】実施の形態１に係る適応等化器の第１のサンプリング周波数および第２のサンプリング周波数の設定方法を示す説明図である。
【図７】この発明の実施の形態２に係る適応等化器と未知システムとの接続を示すブロック図である。
【図８】実施の形態２に係る適応等化器の構成を示すブロック図である。
【図９】この発明の実施の形態３に係る適応等化器の処理タイミングを示すタイミングチャートである。
【図１０】この発明の実施の形態４に係る能動騒音制御装置の構成を示すブロック図である。
【図１１】この発明の実施の形態５に係るエコーキャンセラ装置の構成を示すブロック図である。
【発明を実施するための形態】
【００１１】
実施の形態１．
図１は、この発明の実施の形態１に係る適応等化器１００の構成を示すブロック図である。図２は、図１に示す適応等化器１００と、学習同定対象である未知システム９００との接続を示すブロック図である。適応等化器１００は、未知システム９００に入力される入力信号ｘ（ｔ）および未知システム９００から出力される出力信号ｙ（ｔ）をそれぞれ入力とし、これら２つの信号ｘ（ｔ），ｙ（ｔ）に基づいて未知システム９００を学習同定し、未知システム９００の出力信号ｙ（ｔ）を模擬した出力信号ｚ（ｔ）を出力する。
【００１２】
図１に示すように、本実施の形態の適応等化器１００は、未知システム９００の入力信号ｘ（ｔ）を第１の入力信号ｘ（ｔ）として受け付けて処理する第１のＡ／Ｄ変換部１０１、第１のサンプリング周波数変換（ＳＲＣ）部１０３および第１のバッファ１０５、未知システム９００の出力信号ｙ（ｔ）を第２の入力信号ｙ（ｔ）として受け付けて処理する第２のＡ／Ｄ変換部１０２、第２のＳＲＣ部１０４および第２のバッファ１０６、入力信号ｘ（ｔ）をフィルタ処理して未知システム９００の出力信号ｙ（ｔ）を模擬した出力信号ｚ（ｔ）を生成するための適応化学習処理部１０７、減算部１０８、係数変換処理部１０９、フィルタ処理部１１０およびＤ／Ａ変換部１１１を備える。なお、第２の入力信号ｙ（ｔ）は、一般に教師信号とも呼ばれている。
【００１３】
次に、実施の形態１に係る適応等化器１００の動作を説明する。
第１のＡ／Ｄ変換部１０１は、第１の入力信号ｘ（ｔ）を受け付けて第１のサンプリング周波数ｆｓ1でサンプリングしてＡ／Ｄ変換し、第１のデジタル入力信号ｘ（ｎ）を生成する。ここで、ｔはアナログ時間、ｎはデジタル時間（サンプル番号）を表す。第１のＳＲＣ部１０３は、第１のＡ／Ｄ変換部１０１で生成された第１のデジタル入力信号ｘ（ｎ）を第２のサンプリング周波数ｆｓ2の信号に変換し、第１の学習信号ｘ’（ｎ）とする。ここで、第１のサンプリング周波数ｆｓ1は第２のサンプリング周波数ｆｓ2よりも高く、ｆｓ1＞ｆｓ2であるものとする。
【００１４】
これと同様に、第２のＡ／Ｄ変換部１０２は、第２の入力信号ｙ（ｔ）を受け付けて第１のサンプリング周波数ｆｓ1でサンプリングしてＡ／Ｄ変換し、第２のデジタル入力信号ｙ（ｎ）を生成する。第２のＳＲＣ部１０４は、第２のＡ／Ｄ変換部１０２で生成された第２のデジタル入力信号ｙ（ｎ）を第２のサンプリング周波数ｆｓ2の信号に変換し、第２の学習信号ｙ’（ｎ）とする。
【００１５】
第１のバッファ１０５が第１の学習信号ｘ’（ｎ）を、第２のバッファ１０６が第２の学習信号ｙ’（ｎ）をそれぞれ蓄積する。
【００１６】
適応化学習処理部１０７は、第１のバッファ１０５および第２のバッファ１０６に所定の長さＮの信号データが蓄積される毎に、蓄積された第１の学習信号ｘ’（ｎ）および第２の学習信号ｙ’（ｎ）を用いて適応化学習を行う。具体的には、適応化学習処理部１０７が、第１の学習信号ｘ’（ｎ）を所定の次数Ｍの第１のフィルタＨM（ｚ）でフィルタリングして推定信号ｄ（ｎ）を生成し、減算部１０８へ出力する。この第１のフィルタＨM（ｚ）は第２のサンプリング周波数ｆｓ2用のフィルタであり、下式（１）で示すＺ変換で表されたデジタルフィルタである。
【数１】
【００１７】
減算部１０８は、第２のバッファ１０６に蓄積されている長さＮの第２の学習信号ｙ’（ｎ）を取得し、この第２の学習信号ｙ’（ｎ）から適応化学習処理部１０７でフィルタリングされた推定信号ｄ（ｎ）を減算して残差信号ｅ（ｎ）を生成する。この残差信号ｅ（ｎ）は、再び適応化学習処理部１０７へフィードバックされ、適応化学習処理部１０７がこの残差信号ｅ（ｎ）が０に収束するように第１のフィルタＨM（ｚ）を更新する。このとき、適応化学習処理部１０７はＬＭＳ（Ｌｅａｓｔ Ｍｅａｎ Ｓｑｕａｒｅ）等の一般的なアルゴリズムを用いてフィルタ係数を更新すればよい。
【００１８】
第１のバッファ１０５および第２のバッファ１０６に蓄積する信号データの長さＮは、用途に応じて任意に設定できる。一般に、ＤＳＰ上では、少量のデータを逐一処理するよりも、パイプライン処理のような高速な演算方法により大量のデータを一括して処理する方が効率的であることが知られている。よって、本実施の形態でも、長さＮは一定以上の長さを持つ方が演算効率の点で有利である。ただし、長さＮが大きくなるほど残差信号収束の早さは低下するので、演算効率性よりも収束性能が求められる場合には長さＮを小さく設定してもよく、例えば１と設定してもよい。
【００１９】
係数変換処理部１０９は、適応化学習処理部１０７で更新された第１のフィルタＨM（ｚ）を、第２のサンプリング周波数ｆｓ2用から第１のサンプリング周波数ｆｓ1用に変換して、第２のフィルタＦL（ｚ）とする。添字Ｌは変換後のフィルタ次数である。
【００２０】
図３は、係数変換処理部１０９の内部構成を示すブロック図である。図３に示すように係数変換処理部１０９は補間部１０９ａ、周波数特性補正部１０９ｂおよび群遅延補正部１０９ｃから構成される。先ず、補間部１０９ａが、第１のフィルタＨM（ｚ）に対し、各々のフィルタ係数間に、第１のサンプリング周波数ｆｓ1と第２のサンプリング周波数ｆｓ2の比に応じた数の０（補間値）を挿入して、補間後フィルタＨ’L（ｚ）とする。具体的には、ｆｓ1＝ａ・ｆｓ2としたときに、（ａ−１）個の０が挿入される。例えばａ＝２のときＬ＝２Ｍとなり、第１のフィルタＨM（ｚ）のフィルタ係数列太字ＨMが下式（２）であるのに対して、補間後フィルタＨ’L（ｚ）のフィルタ係数列太字Ｈ’Lは下式（３）となる。なお、電子出願の関係上、強調文字のアルファベット文字を太字アルファベットと表記する。
【数２】
【００２１】
図４は、補間後フィルタＨ’L（ｚ）の第１のサンプリング周波数ｆｓ1におけるフィルタ特性を示すグラフであり、縦軸が振幅応答、横軸が周波数ｆである。図中、第１のフィルタＨM（ｚ）の特性を実線１で示し、補間後フィルタＨ’L（ｚ）の特性を破線２ａ，２ｂで示す。補間後フィルタＨ’L（ｚ）は、図４に示すように第２のサンプリング周波数ｆｓ2のナイキスト周波数ｆｓ2／２以下の帯域では第１のフィルタＨM（ｚ）と同じ特性（実線１および破線２ａ）を示すが、これよりも周波数ｆの高い帯域では周波数ｆｓ2／２以下の特性の折り返し（破線２ｂ）が生じる。
【００２２】
このため、周波数特性補正部１０９ｂが、補間後フィルタＨ’L（ｚ）に対して、折り返しを除去するための周波数特性の補正を行って、周波数特性補正後フィルタＨ”L（ｚ）とする。具体的には、周波数特性補正部１０９ｂが補間後フィルタＨ’L（ｚ）に、所定の高域カットオフ特性を持つ周波数特性補正フィルタＢ（ｚ）の係数列を畳み込む。この周波数特性補正フィルタＢ（ｚ）には、整数値の群遅延を持つ奇数次線形位相ＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）ローパスフィルタが好適である。
【００２３】
周波数特性補正部１０９ｂによって折り返しを除去された周波数特性補正後フィルタＨ”L（ｚ）には、周波数特性補正フィルタＢ（ｚ）の群遅延が付加されている。このため、群遅延補正部１０９ｃが下式（４）を用いて周波数特性補正後フィルタＨ”L（ｚ）に付加された群遅延を除去し、第２のフィルタＦL（ｚ）にしてフィルタ処理部１１０へ出力する。
【数３】
【００２４】
ここで、Ｔは周波数特性補正フィルタＢ（ｚ）の群遅延である。周波数特性補正後フィルタＨ”L（ｚ）のフィルタ係数列太字Ｈ”Lが例えば下式（５）であるとすると、第２のフィルタＦL（ｚ）のフィルタ係数列太字ＦLは下式（６）となる。
【数４】
【００２５】
フィルタ処理部１１０は、第１のＡ／Ｄ変換部１０１で第１のサンプリング周波数ｆｓ1で変換された第１のデジタル入力信号ｘ（ｎ）が１サンプル入力される毎に、第１のサンプリング周波数ｆｓ1の第２のフィルタＦL（ｚ）を用いてフィルタリング処理を行い、デジタル出力信号ｚ（ｎ）を１サンプル出力する。
【００２６】
Ｄ／Ａ変換部１１１は、デジタル出力信号ｚ（ｎ）をＤ／Ａ変換し、出力信号ｚ（ｔ）を生成する。適応化学習処理部１０７で適応化学習が十分に行われ、第２のフィルタＦL（ｚ）が未知システム９００を学習同定できていれば、出力信号ｚ（ｔ）は未知システム９００の出力信号ｙ（ｔ）と等しくなる。
【００２７】
図５は、適応等化器１００の第１，２のバッファ１０５，１０６への信号データ蓄積処理、適応化学習処理部１０７および係数変換処理部１０９の処理、ならびにフィルタ処理部１１０のフィルタ処理のタイミングを示すタイミングチャートである。図中、ＴNは、長さＮの第１の学習信号ｘ’（ｎ）を第１のバッファ１０５へ蓄積するために要する時間である。長さＮの第２の学習信号ｙ’（ｎ）を第２のバッファ１０６へ蓄積するために要する時間もＴNである。ＴADPは、長さＮの信号データに基づく、適応化学習処理部１０７の適応化学習処理と係数変換処理部１０９の係数変換処理に要する時間である。ＴFは、フィルタ処理部１１０のフィルタ処理に要する時間である。Ｔfs1は、第１のサンプリング周波数ｆｓ1でのサンプリング周期であり、フィルタ処理はこれより短い時間で処理が完了するため、ＴF＜Ｔfs1となっている。
【００２８】
図５に示すように、フィルタ処理は時間間隔Ｔfs1毎、即ち第１のサンプリング周波数ｆｓ1のサンプリング周期毎に実行される。フィルタ処理と並行して、第１，２のバッファ１０５，１０６それぞれへの学習信号の蓄積が単位時間ＴNをかけて行われ、蓄積の完了をトリガとして適応化学習処理および係数変換処理が実行される。なお、このバックグラウンドでは、再び次の学習信号の蓄積が始まっている。適応化学習処理および係数変換処理は処理時間ＴADPをかけて実行され、これらの処理が完了すると、フィルタ処理に用いる第２のフィルタＦL（ｚ）のフィルタ係数が更新される。このように、学習信号の蓄積、適応化学習処理および係数変換処理、ならびにフィルタ処理は、それぞれが異なるタイミングと処理時間で、並列して実行される。
【００２９】
図６は、適応等化器１００の第１のサンプリング周波数ｆｓ1および第２のサンプリング周波数ｆｓ2の設定方法を示す説明図である。第１のサンプリング周波数ｆｓ1は、適応等化器１００の処理遅延が学習同定対象の未知システム９００の遅延よりも十分短くなるように、高めに設定する。この一方で、第２のサンプリング周波数ｆｓ2は、そのナイキスト周波数ｆｓ2／２が学習同定対象の周波数帯域を含む限りにおいて最小の値に設定する。このように設定すれば、第１のＡ／Ｄ変換部１０１、フィルタ処理部１１０およびＤ／Ａ変換部１１１は、第１のサンプリング周波数ｆｓ1のサンプリング周期で高速に動作するため、処理遅延が短くなる。一方で、適応化学習処理部１０７は、十分低く抑えられた第２のサンプリング周波数ｆｓ2でサンプリングされた信号を扱うため、第１のサンプリング周波数ｆｓ1でサンプリングされた信号を扱うよりもデータの規模が小さくなり、演算処理プロセッサの負荷を最小限に抑えることができる。
【００３０】
以上のように、実施の形態１によれば、適応等化器１００が、第１および第２の入力信号をそれぞれ第１のサンプリング周波数ｆｓ1でＡ／Ｄ変換して第１および第２のデジタル入力信号を生成する第１および第２のＡ／Ｄ変換部１０１，１０２と、第１および第２のデジタル入力信号をそれぞれ第２のサンプリング周波数ｆｓ2にサンプリング変換して第１および第２の学習信号を生成する第１および第２のＳＲＣ部１０３，１０４と、第１および第２の学習信号を蓄積する第１および第２のバッファ１０５，１０６と、残差信号を生成する減算部１０８と、第１のバッファ１０５から読み出した第１の学習信号と減算部１０８が第２の学習信号を基に生成した残差信号に基づいて適応フィルタ係数列の適応化学習同定を行う適応化学習処理部１０７と、適応化学習処理部１０７で適応化された適応フィルタ係数列を第１のサンプリング周波数ｆｓ1に対応するように変換する係数変換処理部１０９と、第１の入力信号を適応化フィルタ係数列でフィルタリングして出力信号を生成するフィルタ処理部１１０と、出力信号をＤ／Ａ変換してデジタル出力信号を生成するＤ／Ａ変換部１１１とを備えるように構成し、第１のサンプリング周波数ｆｓ1を第２のサンプリング周波数ｆｓ2より高い値に設定するようにした。このため、フィルタ処理部１１０は十分高く設定された第１のサンプリング周波数ｆｓ1によって高速にフィルタ処理を行い、一方、適応化学習処理部１０７は十分低く設定された第２のサンプリング周波数ｆｓ2によって低規模の演算で適応化学習処理を行うことができる。この結果、処理遅延の短い適応等化器を低コストで実現できる。
【００３１】
実施の形態２．
図７は、実施の形態２に係る適応等化器２００と学習同定対象である未知システム９００との接続を示すブロック図である。図７において、適応等化器２００には、未知システム９００への入力信号ｘ（ｔ）および残差信号ｅ（ｔ）が入力される。ここで、残差信号ｅ（ｔ）は、適応等化器２００の外部において、減算部９０１が、未知システム９００の出力信号ｙ（ｔ）と適応等化器２００の出力信号ｚ（ｔ）との差分として生成するものである。
【００３２】
図７に示すように、未知システム９００と適応等化器２００のそれぞれの出力信号の差である残差信号が適応等化器２００の外部から得られる場合には、未知システム９００への入力信号と、残差信号とを適応等化器２００への入力信号とすることにより、より学習同定の精度が高くなる場合がある。本実施の形態２では、これを実現する適応等化器２００を説明する。
【００３３】
図８は、この発明の実施の形態２に係る適応等化器２００の構成を示すブロック図であり、図１と同一または相当の部分については同一の符号を付す。適応等化器２００が上記実施の形態１の適応等化器１００と異なる点は、第２の入力信号が外部で生成された残差信号ｅ（ｔ）である点、および残差信号ｅ（ｔ）を算出するための減算部１０８に相当する構成要素が省かれている点である。
【００３４】
次に、実施の形態２に係る適応等化器２００の動作のうち、上記実施の形態１の適応等化器１００と異なる部分について、図８を用いて説明する。
先ず、第２のＡ／Ｄ変換部１０２は、第２の入力信号として入力された残差信号ｅ（ｔ）を、第１のサンプリング周波数ｆｓ1でサンプリングしてＡ／Ｄ変換し、第２のデジタル入力信号ｅ（ｎ）を生成する。第２のＳＲＣ部１０４は、第２のＡ／Ｄ変換部１０２で生成された第２のデジタル入力信号ｅ（ｎ）を第２のサンプリング周波数ｆｓ2の信号に変換し、第２の学習信号ｅ’（ｎ）とする。第２の学習信号ｅ’（ｎ）は第２のバッファ１０６に蓄積され、適応化学習処理部１０７が蓄積された第２の学習信号ｅ’（ｎ）を直接用いて第１のフィルタＨM（ｚ）のフィルタ係数の更新を行う。
【００３５】
以上のように、実施の形態２によれば、適応等化器２００が、学習同定対象である未知システム９００に入力される信号を第１の入力信号として用い、未知システム９００から出力された信号と適応等化器が生成した出力信号との差である残差信号を第２の入力信号として用いるように構成した。このため、残差信号が外部から入力される適応等化器２００において、この残差信号を用いることにより、高い学習同定精度を実現できる。また、適応等化器２００の内部で残差信号を生成する処理を省略できるため、装置規模をより簡素化できる。
【００３６】
実施の形態３．
上記実施の形態１では、第１，２のバッファ１０５，１０６に所定の長さＮの信号データが蓄積される毎の時間間隔ＴNで適応化学習処理を行う構成としたが、演算処理プロセッサの能力の限界によって適応化学習処理および係数変換処理の所要時間ＴADPが時間間隔ＴNを上回る場合が考えられる。この場合には、より長い時間間隔で適応化学習処理を行うように構成してもよい。本実施の形態３では、これを実現する適応等化器を図１を援用して説明する。
【００３７】
図９は、実施の形態３に係る適応等化器における第１，２のバッファ１０５，１０６への信号データ蓄積処理、適応化学習処理部１０７および係数変換処理部１０９の処理、ならびにフィルタ処理部１１０のフィルタ処理のタイミングを示すタイミングチャートである。図９において図５と同一または相当の部分については同一の符号を付し説明を省略する。
【００３８】
図９において、適応化学習処理および係数変換処理に要する時間ＴADPは、第１，２のバッファ１０５，１０６へ長さＮの信号データを蓄積するために要する時間ＴNより長い。このため、第１，２のバッファ１０５，１０６に長さＮの信号データが蓄積される毎に適応化学習処理および係数変換処理を行うのではなく、適応化学習処理および係数変換処理が完了する毎に第１，２のバッファ１０５，１０６から信号データを読み出して、次の処理を行うようにする。このようにすることで、学習信号の蓄積よりも適応化学習処理および係数変換処理に時間を要する場合でも、適応等化器の動作を破綻せずに全うすることができる。
【００３９】
ここで、適応化学習処理部１０７は、前回の適応化学習処理を実行している間に第１，２のバッファ１０５，１０６にそれぞれ蓄積された学習信号データの中から、適切な長さＮの区間を抽出して、次の適応化学習処理に用いる。適応化学習処理部１０７は、適切な区間の選択に、例えば有為な信号とノイズの割合であるＳＮ比を基準としてもよいし、より最新の信号データであることを基準としてもよいし、これ以外であっても目的に応じた別の判断基準を用いてもよい。
【００４０】
以上のように、実施の形態３によれば、フィルタ処理部１１０は、第１の入力信号が１サンプル入力される間隔ＴF毎にフィルタ処理を行って１サンプルの出力信号を生成し、適応化学習処理部１０７は、自身の適応化学習処理および係数変換処理部１０９の係数変換処理の所要時間ＴADP毎に、第１のバッファ１０５および第２のバッファ１０６に蓄積された学習信号を読み出すように構成したので、演算処理プロセッサに対する処理負荷を軽減することができる。
【００４１】
なお、上述した説明では、上記実施の形態１で示した構成に対して上記実施の形態３を適用する場合を示したが、上記実施の形態２で示した構成に対して適用することも可能であり、この場合でも上記同様の効果が得られる。
【００４２】
実施の形態４．
本実施の形態４では、能動騒音制御において好適な適応等化器の使用方法を説明する。図１０は、この発明の実施の形態４に係る能動騒音制御装置の構成を示すブロック図である。図１０に示す能動騒音制御装置は適応等化器４００を備え、この適応等化器４００は、上記実施の形態２に係る適応等化器２００に学習信号フィルタ部４０１を追加した構成である。そのため、図１０において図８と同一または相当の部分については同一の符号を付し説明を省略する。
【００４３】
能動騒音制御装置は、騒音源９０２の近くに設置されて騒音を騒音信号ｘ（ｔ）として集音する参照マイク４０２と、適応等化器４００の出力信号ｚ（ｔ）を制御音として出力するスピーカ４０３と、騒音と制御音の合成波を残差信号ｅ（ｔ）として集音するエラーマイク４０４とを備える。適応等化器４００の第１のＡ／Ｄ変換部１０１は、騒音源９０２が出力する騒音信号ｘ（ｔ）を第１の出力信号ｘ（ｔ）として受け付ける。また、第２のＡ／Ｄ変換部１０２は、エラーマイク４０４が出力する残差信号ｅ（ｔ）を第２の出力信号ｅ（ｔ）として受け付ける。
【００４４】
学習信号フィルタ部４０１は、第１のＳＲＣ部１０３が出力した第１の学習信号ｘ’（ｎ）に対して、スピーカ４０３からエラーマイク４０４までの音波の伝達関数Ｃ（ｚ）のフィルタを用いて、下式（７）のフィルタ処理を行う。ただし、下式（８）で表す伝達関数Ｃ（ｚ）は、予め測定等によって求められ、既知となっているものとする。
【数５】
【００４５】
以上の騒音制御装置において、適応等化器４００が残差信号ｅ（ｔ）が０に収束するように、即ち騒音が抑制されるように学習同定を行うことで、適応等化器４００を用いた騒音制御装置としての機能を実現することができる。
【００４６】
ただし、騒音に対する制御音は、騒音が参照マイク４０２からエラーマイク４０４に到達するタイミングに合わせて出力する必要がある。即ち、適応等化器４００において、第１の入力信号ｘ（ｔ）が入力されてから、これに対する出力信号ｚ（ｔ）が出力されるまでの処理時間が、騒音の到達時間以内に制限される。
この到達時間は、参照マイク４０２とエラーマイク４０４の距離が接近するほど短くなる。このため、適応等化器４００における第１のサンプリング周波数ｆｓ1は、第１の入力信号ｘ（ｔ）が入力されてから出力信号ｚ（ｔ）が出力されるまでの過程の処理、即ち第１のＡ／Ｄ変換部１０１、フィルタ処理部１１０、およびＤ／Ａ変換部１１１の処理が、騒音の到達時間に間に合うように、十分高く設定する。一方、第２のサンプリング周波数ｆｓ2は、制御対象の騒音の帯域を含む範囲でなるべく低く設定することで、演算処理プロセッサに対する余分な負荷を抑えることができる。
【００４７】
以上のように、実施の形態４によれば、適応等化器４００を能動騒音制御装置に用いるように構成した。このため、適応等化器４００を適用した能動騒音制御装置において、適応等化器４００の処理遅延を短くする必要がある場合でも、演算規模の増大を抑制し、演算処理プロセッサへの負担を抑えることができる。
【００４８】
実施の形態５．
本実施の形態５では、エコーキャンセラにおいて好適な適応等化器の使用方法を説明する。図１１は、この発明の実施の形態５に係るエコーキャンセラ装置の構成を示すブロック図である。図１１に示すエコーキャンセラ装置は適応等化器５００を備え、この適応等化器５００には上記実施の形態１に係る適応等化器１００を用いることができる。
【００４９】
エコーキャンセラ装置は、受話音声信号ｘ（ｔ）を受話音声として出力するスピーカ５０１と、この受話音声を送話音声信号ｙ（ｔ）として集音するマイク５０２と、後述する減算部５０３とを備える。受話音声信号ｘ（ｔ）は、スピーカ５０１から受話音声として出力されると同時に、適応等化器５００へ第１の入力信号ｘ（ｔ）として入力される。これと同時にマイク５０２で集音された送話音声信号ｙ（ｔ）が、第２の入力信号ｙ（ｔ）として適応等化器５００に入力される。
【００５０】
適応等化器５００は、スピーカ５０１からマイク５０２までのエコーの伝達関数の学習同定を行い、第１の入力信号ｘ（ｔ）に対する出力信号ｚ（ｔ）を受話音声信号ｘ（ｔ）に対する推定エコー信号ｚ（ｔ）として用いる。そのため、減算部５０３が送話音声信号ｙ（ｔ）から推定エコー信号ｚ（ｔ）を引き去れば、送話音声信号のエコーが消去される。
【００５１】
ここで、適応等化器５００の第１のサンプリング周波数ｆｓ1は、エコーキャンセラ装置が扱う通話音声帯域を含むように設定する。一方、第２のサンプリング周波数ｆｓ2は、第１のサンプリング周波数ｆｓ1より低い値に設定する。一般に、エコーキャンセラ装置における適応等化器の学習同定精度は、周波数が高くなるほど低下し、高域音のエコーに対して十分な消去効果が望めない場合が多い。従って、第２のサンプリング周波数ｆｓ2は、必要なエコー消去効果が得られる所定の周波数帯域を含む範囲において低く設定することにより、演算処理プロセッサに対する負荷を抑えることができる。一方で、適応等化器５００が推定エコー信号ｚ（ｔ）を低遅延で出力できるため、エコーキャンセラ処理に要する遅延は低く抑えることができる。
【００５２】
以上のように、実施の形態５によれば、適応等化器５００をエコーキャンセラ装置に用いるように構成した。このため、適応等化器５００を適用したエコーキャンセラ装置において、適応等化器５００によるエコーの消去効果が望めない高域に対しては、第１の学習信号のサンプリング周波数ｆｓ2を低く抑えることによって演算処理プロセッサへの負荷を低く抑えることができる。これと同時に、推定エコー信号を第１のサンプリング周波数ｆｓ1によって低遅延で出力することにより、エコーキャンセラ処理に要する処理遅延を低く抑えることができる。
【符号の説明】
【００５３】
１ 第１のフィルタＨM（ｚ）の特性、２ａ，２ｂ 補間後フィルタＨ’L（ｚ）の特性、１００，２００，４００，５００ 適応等化器、１０１ 第１のＡ／Ｄ変換部、１０２ 第２のＡ／Ｄ変換部、１０３ 第１のＳＲＣ部、１０４ 第２のＳＲＣ部、１０５ 第１のバッファ、１０６ 第２のバッファ、１０７ 適応化学習処理部、１０８ 減算部、１０９ 係数変換処理部、１０９ａ 補間部、１０９ｂ 周波数特性補正部、１０９ｃ 群遅延補正部、１１０ フィルタ処理部、１１１ Ｄ／Ａ変換部、４０１ 学習信号フィルタ部、４０２ 参照マイク、４０３ スピーカ、４０４ エラーマイク、５０１ スピーカ、５０２ マイク、５０３ 減算部、９００ 未知システム、９０１ 減算部、９０２ 騒音源。
【特許請求の範囲】
【請求項１】
第１のサンプリング周波数でサンプリングされた第１の入力信号を、第２のサンプリング周波数にサンプリング変換して第１の学習信号を生成する第１のサンプリング周波数変換部と、
前記第１のサンプリング周波数でサンプリングされた第２の入力信号を、前記第２のサンプリング周波数にサンプリング変換して第２の学習信号を生成する第２のサンプリング周波数変換部と、
前記第１および前記第２の学習信号に基づき、適応フィルタ係数列の適応化学習同定を行う適応化学習処理部と、
前記適応化学習処理部で適応化された適応フィルタ係数列を、前記第１のサンプリング周波数に対応するように変換する係数変換処理部と、
前記第１の入力信号を、前記係数変換処理部で変換された適応フィルタ係数列でフィルタリングして、出力信号を生成するフィルタ処理部とを備える適応等化器。
【請求項２】
第１の入力信号は、学習同定対象である未知システムに入力される信号であり、
第２の入力信号は、前記未知システムから出力された信号であることを特徴とする請求項１記載の適応等化器。
【請求項３】
第１の入力信号は、学習同定対象である未知システムに入力される信号であり、
第２の入力信号は、前記未知システムから出力された信号と、適応等化器が生成した出力信号との差である残差信号であることを特徴とする請求項１記載の適応等化器。
【請求項４】
第１のサンプリング周波数は、第２のサンプリング周波数よりも高いことを特徴とする請求項１から請求項３のうちのいずれか１項記載の適応等化器。
【請求項５】
第１のサンプリング周波数は、学習同定対象の遅延に比べ、適応等化器が出力信号の生成に要する処理遅延の方が短くなるように、高い値に設定されることを特徴とする請求項１から請求項４のうちのいずれか１項記載の適応等化器。
【請求項６】
第２のサンプリング周波数は、学習同定対象の周波数帯域を含む範囲において低い値に設定されることを特徴とする請求項１から請求項５のうちのいずれか１項記載の適応等化器。
【請求項７】
係数変換処理部は、
適応化学習処理部で適応化された適応フィルタ係数列に、第１のサンプリング周波数と第２のサンプリング周波数との比に応じた数の補間値を挿入する補間部と、
前記補間部で補間された適応フィルタ係数列に生じた周波数特性上の折り返しを、周波数特性補正フィルタによって除去する周波数特性補正部とを備えることを特徴とする請求項１から請求項６のうちのいずれか１項記載の適応等化器。
【請求項８】
周波数特性補正フィルタは、線形位相ＦＩＲローパスフィルタであることを特徴とする請求項７記載の適応等化器。
【請求項９】
周波数特性補正フィルタは、奇数次であり、整数値の群遅延を有することを特徴とする請求項７または請求項８記載の適応等化器。
【請求項１０】
係数変換処理部は、周波数特性補正部の周波数特性補正フィルタによって折り返しを除去したときに付加された適応フィルタ係数列の群遅延を除去する群遅延補正部を備えることを特徴とする請求項９記載の適応等化器。
【請求項１１】
第１のサンプリング周波数変換部で生成された第１の学習信号を蓄積する第１のバッファと、
第２のサンプリング周波数変換部で生成された第２の学習信号を蓄積する第２のバッファとを備えることを特徴とする請求項１から請求項１０のうちのいずれか１項記載の適応等化器。
【請求項１２】
フィルタ処理部は、第１のサンプリング周波数でサンプリングされた第１の入力信号が１サンプル入力される毎にフィルタリングして１サンプルの出力信号を生成し、
適応化学習処理部および係数変換処理部は、第１および第２のバッファに所定長の第１および第２の学習信号が蓄積される毎に、当該所定長の第１および第２の学習信号を読み出して処理を行うことを特徴とする請求項１１記載の適応等化器。
【請求項１３】
フィルタ処理部は、第１のサンプリング周波数でサンプリングされた第１の入力信号が１サンプル入力される毎にフィルタリングして１サンプルの出力信号を生成し、
適応化学習処理部および係数変換処理部は、１回の処理が終わる毎に第１および第２のバッファに蓄積された第１および第２の学習信号を読み出して次の回の処理を行うことを特徴とする請求項１１記載の適応等化器。
【請求項１４】
第１の入力信号を第１のサンプリング周波数でアナログ−デジタル変換する第１のＡ／Ｄ変換部と、
第２の入力信号を前記第１のサンプリング周波数でアナログ−デジタル変換する第２のＡ／Ｄ変換部とを備えることを特徴とする請求項１から請求項１３のうちのいずれか１項記載の適応等化器。
【請求項１５】
フィルタ処理部で生成された出力信号を、デジタル−アナログ変換するＤ／Ａ変換部を備えることを特徴とする請求項１から請求項１４のうちのいずれか１項記載の適応等化器。
【請求項１６】
能動騒音制御装置に用いられることを特徴とする請求項１、または請求項３から請求項１５のうちのいずれか１項記載の適応等化器であって、
前記適応等化器は、
騒音を集音する参照マイクが出力した騒音信号を、第１の入力信号として用いると共に、前記騒音を制御する位置で、前記騒音と、前記適応等化器の出力信号をスピーカから出力した制御音との合成音を集音するエラーマイクが出力した残差信号を第２の入力信号として用い、
第１のサンプリング周波数は、前記スピーカから前記エラーマイクまでの騒音の到達時間に比べ、前記適応等化器が前記出力信号を生成するまでの処理時間の方が短くなるように、高い値に設定されると共に、第２のサンプリング周波数は、前記騒音の周波数帯域を含む範囲において低い値に設定され、
第１のサンプリング周波数変換部で生成された第１の学習信号を、予め測定された前記スピーカから前記エラーマイクまでの音波の伝達関数に基づくフィルタによってフィルタリングする学習信号フィルタ部を備えることを特徴とする適応等化器。
【請求項１７】
エコーキャンセラ装置に用いられて、適応等化器の出力信号を推定エコー信号として送話音声信号から引去ることによってエコーを消去することを特徴とする請求項１、請求項２、または請求項４から請求項１５のうちのいずれか１項記載の適応等化器であって、
前記適応等化器は、
受話音声信号を第１の入力信号として用いると共に、前記推定エコー信号を引去る前の送話音声信号を第２の入力信号として用い、
第１のサンプリング周波数は、前記受話音声信号の通話音声帯域に合わせて設定されると共に、第２のサンプリング周波数は、前記エコーの消去効果に応じた所定の周波数帯域を含む範囲において、前記第１のサンプリング周波数より低い値に設定されることを特徴とする適応等化器。
【請求項１８】
第１のサンプリング周波数でサンプリングされた第１の入力信号を、当該第１のサンプリング周波数より高い値の第２のサンプリング周波数にサンプリング変換して、第１の学習信号を生成する第１のサンプリング周波数変換ステップと、
前記第１のサンプリング周波数でサンプリングされた第２の入力信号を、前記第２のサンプリング周波数にサンプリング変換して第２の学習信号を生成する第２のサンプリング周波数変換ステップと、
前記第１のサンプリング周波数変換ステップで生成された第１の学習信号と、前記第２のサンプリング周波数変換ステップで生成された第２の学習信号に基づき、適応フィルタ係数列の適応化学習同定を行う適応化学習処理ステップと、
前記適応化学習処理ステップで適応化された適応フィルタ係数列を、前記第１のサンプリング周波数に対応するように変換する係数変換処理ステップと、
前記第１の入力信号を、前記係数変換処理ステップで変換された適応フィルタ係数列でフィルタリングして、出力信号を生成するフィルタ処理ステップとを備える適応等化方法。
【請求項１９】
第１のサンプリング周波数は、学習同定対象の遅延に比べ、適応等化方法による出力信号の生成に要する処理遅延の方が短くなるように、高い値に設定されることを特徴とする請求項１８記載の適応等化方法。
【請求項２０】
第２のサンプリング周波数は、学習同定対象の周波数帯域を含む範囲において低い値に設定されることを特徴とする請求項１８または請求項１９記載の適応等化方法。
【請求項１】
第１のサンプリング周波数でサンプリングされた第１の入力信号を、第２のサンプリング周波数にサンプリング変換して第１の学習信号を生成する第１のサンプリング周波数変換部と、
前記第１のサンプリング周波数でサンプリングされた第２の入力信号を、前記第２のサンプリング周波数にサンプリング変換して第２の学習信号を生成する第２のサンプリング周波数変換部と、
前記第１および前記第２の学習信号に基づき、適応フィルタ係数列の適応化学習同定を行う適応化学習処理部と、
前記適応化学習処理部で適応化された適応フィルタ係数列を、前記第１のサンプリング周波数に対応するように変換する係数変換処理部と、
前記第１の入力信号を、前記係数変換処理部で変換された適応フィルタ係数列でフィルタリングして、出力信号を生成するフィルタ処理部とを備える適応等化器。
【請求項２】
第１の入力信号は、学習同定対象である未知システムに入力される信号であり、
第２の入力信号は、前記未知システムから出力された信号であることを特徴とする請求項１記載の適応等化器。
【請求項３】
第１の入力信号は、学習同定対象である未知システムに入力される信号であり、
第２の入力信号は、前記未知システムから出力された信号と、適応等化器が生成した出力信号との差である残差信号であることを特徴とする請求項１記載の適応等化器。
【請求項４】
第１のサンプリング周波数は、第２のサンプリング周波数よりも高いことを特徴とする請求項１から請求項３のうちのいずれか１項記載の適応等化器。
【請求項５】
第１のサンプリング周波数は、学習同定対象の遅延に比べ、適応等化器が出力信号の生成に要する処理遅延の方が短くなるように、高い値に設定されることを特徴とする請求項１から請求項４のうちのいずれか１項記載の適応等化器。
【請求項６】
第２のサンプリング周波数は、学習同定対象の周波数帯域を含む範囲において低い値に設定されることを特徴とする請求項１から請求項５のうちのいずれか１項記載の適応等化器。
【請求項７】
係数変換処理部は、
適応化学習処理部で適応化された適応フィルタ係数列に、第１のサンプリング周波数と第２のサンプリング周波数との比に応じた数の補間値を挿入する補間部と、
前記補間部で補間された適応フィルタ係数列に生じた周波数特性上の折り返しを、周波数特性補正フィルタによって除去する周波数特性補正部とを備えることを特徴とする請求項１から請求項６のうちのいずれか１項記載の適応等化器。
【請求項８】
周波数特性補正フィルタは、線形位相ＦＩＲローパスフィルタであることを特徴とする請求項７記載の適応等化器。
【請求項９】
周波数特性補正フィルタは、奇数次であり、整数値の群遅延を有することを特徴とする請求項７または請求項８記載の適応等化器。
【請求項１０】
係数変換処理部は、周波数特性補正部の周波数特性補正フィルタによって折り返しを除去したときに付加された適応フィルタ係数列の群遅延を除去する群遅延補正部を備えることを特徴とする請求項９記載の適応等化器。
【請求項１１】
第１のサンプリング周波数変換部で生成された第１の学習信号を蓄積する第１のバッファと、
第２のサンプリング周波数変換部で生成された第２の学習信号を蓄積する第２のバッファとを備えることを特徴とする請求項１から請求項１０のうちのいずれか１項記載の適応等化器。
【請求項１２】
フィルタ処理部は、第１のサンプリング周波数でサンプリングされた第１の入力信号が１サンプル入力される毎にフィルタリングして１サンプルの出力信号を生成し、
適応化学習処理部および係数変換処理部は、第１および第２のバッファに所定長の第１および第２の学習信号が蓄積される毎に、当該所定長の第１および第２の学習信号を読み出して処理を行うことを特徴とする請求項１１記載の適応等化器。
【請求項１３】
フィルタ処理部は、第１のサンプリング周波数でサンプリングされた第１の入力信号が１サンプル入力される毎にフィルタリングして１サンプルの出力信号を生成し、
適応化学習処理部および係数変換処理部は、１回の処理が終わる毎に第１および第２のバッファに蓄積された第１および第２の学習信号を読み出して次の回の処理を行うことを特徴とする請求項１１記載の適応等化器。
【請求項１４】
第１の入力信号を第１のサンプリング周波数でアナログ−デジタル変換する第１のＡ／Ｄ変換部と、
第２の入力信号を前記第１のサンプリング周波数でアナログ−デジタル変換する第２のＡ／Ｄ変換部とを備えることを特徴とする請求項１から請求項１３のうちのいずれか１項記載の適応等化器。
【請求項１５】
フィルタ処理部で生成された出力信号を、デジタル−アナログ変換するＤ／Ａ変換部を備えることを特徴とする請求項１から請求項１４のうちのいずれか１項記載の適応等化器。
【請求項１６】
能動騒音制御装置に用いられることを特徴とする請求項１、または請求項３から請求項１５のうちのいずれか１項記載の適応等化器であって、
前記適応等化器は、
騒音を集音する参照マイクが出力した騒音信号を、第１の入力信号として用いると共に、前記騒音を制御する位置で、前記騒音と、前記適応等化器の出力信号をスピーカから出力した制御音との合成音を集音するエラーマイクが出力した残差信号を第２の入力信号として用い、
第１のサンプリング周波数は、前記スピーカから前記エラーマイクまでの騒音の到達時間に比べ、前記適応等化器が前記出力信号を生成するまでの処理時間の方が短くなるように、高い値に設定されると共に、第２のサンプリング周波数は、前記騒音の周波数帯域を含む範囲において低い値に設定され、
第１のサンプリング周波数変換部で生成された第１の学習信号を、予め測定された前記スピーカから前記エラーマイクまでの音波の伝達関数に基づくフィルタによってフィルタリングする学習信号フィルタ部を備えることを特徴とする適応等化器。
【請求項１７】
エコーキャンセラ装置に用いられて、適応等化器の出力信号を推定エコー信号として送話音声信号から引去ることによってエコーを消去することを特徴とする請求項１、請求項２、または請求項４から請求項１５のうちのいずれか１項記載の適応等化器であって、
前記適応等化器は、
受話音声信号を第１の入力信号として用いると共に、前記推定エコー信号を引去る前の送話音声信号を第２の入力信号として用い、
第１のサンプリング周波数は、前記受話音声信号の通話音声帯域に合わせて設定されると共に、第２のサンプリング周波数は、前記エコーの消去効果に応じた所定の周波数帯域を含む範囲において、前記第１のサンプリング周波数より低い値に設定されることを特徴とする適応等化器。
【請求項１８】
第１のサンプリング周波数でサンプリングされた第１の入力信号を、当該第１のサンプリング周波数より高い値の第２のサンプリング周波数にサンプリング変換して、第１の学習信号を生成する第１のサンプリング周波数変換ステップと、
前記第１のサンプリング周波数でサンプリングされた第２の入力信号を、前記第２のサンプリング周波数にサンプリング変換して第２の学習信号を生成する第２のサンプリング周波数変換ステップと、
前記第１のサンプリング周波数変換ステップで生成された第１の学習信号と、前記第２のサンプリング周波数変換ステップで生成された第２の学習信号に基づき、適応フィルタ係数列の適応化学習同定を行う適応化学習処理ステップと、
前記適応化学習処理ステップで適応化された適応フィルタ係数列を、前記第１のサンプリング周波数に対応するように変換する係数変換処理ステップと、
前記第１の入力信号を、前記係数変換処理ステップで変換された適応フィルタ係数列でフィルタリングして、出力信号を生成するフィルタ処理ステップとを備える適応等化方法。
【請求項１９】
第１のサンプリング周波数は、学習同定対象の遅延に比べ、適応等化方法による出力信号の生成に要する処理遅延の方が短くなるように、高い値に設定されることを特徴とする請求項１８記載の適応等化方法。
【請求項２０】
第２のサンプリング周波数は、学習同定対象の周波数帯域を含む範囲において低い値に設定されることを特徴とする請求項１８または請求項１９記載の適応等化方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１０−２４５６２９（Ｐ２０１０−２４５６２９Ａ）
【公開日】平成２２年１０月２８日（２０１０．１０．２８）
【国際特許分類】
【出願番号】特願２００９−８９３３７（Ｐ２００９−８９３３７）
【出願日】平成２１年４月１日（２００９．４．１）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２２年１０月２８日（２０１０．１０．２８）
【国際特許分類】
【出願日】平成２１年４月１日（２００９．４．１）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]