配線基板及びその製造方法と半導体装置
【課題】接続バンプが狭小化された半導体チップであっても信頼性よく実装できる配線基板を提供する。
【解決手段】ガラス又はシリコンからなり、下面に開口した第１ホールＨ１と上面に開口した第２ホールＨ２とが連通してなるスルーホールＴＨを備えた基板層１０と、第１ホールＨ１に形成された配線層２０と、第２ホールＨ２に形成されて配線層２０に接続された接続パッドＰと、基板層１０の下面に形成された絶縁層３０及び他の配線層２２とを含む。
【解決手段】ガラス又はシリコンからなり、下面に開口した第１ホールＨ１と上面に開口した第２ホールＨ２とが連通してなるスルーホールＴＨを備えた基板層１０と、第１ホールＨ１に形成された配線層２０と、第２ホールＨ２に形成されて配線層２０に接続された接続パッドＰと、基板層１０の下面に形成された絶縁層３０及び他の配線層２２とを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体チップなどが実装される配線基板及びその製造方法と半導体装置に関する。
【背景技術】
【０００２】
従来、半導体チップなどを実装するための配線基板がある。そのような配線基板の一例では、貫通電極を備えたコア基板の両面側に多層化されたビルドアップ配線が形成されている。そして、配線基板の一方の面の接続パッドに半導体チップのはんだバンプがリフロー加熱によってフリップチップ接続される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−４７６６７号公報
【特許文献２】特開２００５−８６０７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
後述する予備的事項の欄で説明するように、コア基板の両面側にビルドアップ配線層が形成された配線基板は、実装される半導体チップ（シリコン）より熱膨張係数がかなり大きい。従って、半導体チップを実装する際のリフロー加熱で配線基板が半導体チップより大きく伸びたり反ったりしやすい。
【０００５】
このため、特に半導体チップの接続バンプが狭小化されてくると、半導体チップを実装する際に、配線基板の接続パッドが半導体チップの接続バンプからずれて配置され、半導体チップを信頼性よく実装することが困難になる。
【０００６】
接続バンプが狭小化された半導体チップであっても信頼性よく実装できる配線基板及びその製造方法と半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
以下の開示の一観点によれば、ガラス又はシリコンからなり、下面に開口した第１ホールと上面に開口した第２ホールとが連通してなるスルーホールを備えた基板層と、前記第１ホールに形成された配線層と、前記第２ホールに形成されて前記配線層に接続された接続パッドと、前記基板層の下面に形成された絶縁層及び他の配線層とを有する配線基板が提供される。
【０００８】
また、その開示の他の観点によれば、ガラス又はシリコンからなる基板にその厚みの途中まで第１ホールを形成する工程と、前記第１ホールを含む前記基板の上に配線層を形成する工程と、前記配線層の上に絶縁層及び他の配線層を形成する工程と、前記基板の前記第１ホールが形成された面の反対面側から、前記配線層の上に前記基板が残るように前記基板の厚みを薄くして基板層を得る工程と、前記第１ホールに対応する部分の前記基板層に、前記配線層に到達する第２ホールを形成する工程と、前記配線層に接続される接続パッドを前記第２ホールに形成する工程とを有する配線基板の製造方法が提供される。
【発明の効果】
【０００９】
以下の開示によれば、配線基板では、半導体チップ（シリコン）と熱膨張係数が近似するガラス又はシリコンからなる基板層が半導体チップの搭載面となっており、その基板層に接続パッドが設けられている。これにより、半導体チップを実装する際の加熱処理時に、配線基板が半導体チップより大きく伸びたり反ったりすることが防止される。
【００１０】
従って、狭小ピッチの接続バンプを備えた半導体チップであっても信頼性よく配線基板の接続パッドに実装することができる。
【００１１】
また、好適な態様では、基板層の両面側からホールを形成し、それらを連通させることによりスルーホールを形成している。これにより、各ホールのアスペクト比が小さくなるため、加工やめっき埋込が容易になり、製造歩留りを向上させることができる。
【００１２】
さらには、ガラス又はシリコンからなる基板層は、樹脂による絶縁層よりも表面が平滑であるため、狭小ピッチの接続パッドや配線層を形成することができる。
【図面の簡単な説明】
【００１３】
【図１】図１は予備的事項を説明するための断面図である。
【図２】図２（ａ）〜（ｃ）は第１実施形態の配線基板の製造方法を示す断面図（その１）である。
【図３】図３（ａ）〜（ｃ）は第１実施形態の配線基板の製造方法を示す断面図（その２）である。
【図４】図４（ａ）及び（ｂ）は第１実施形態の配線基板の製造方法を示す断面図（その３）である。
【図５】図５は第１実施形態の配線基板を示す断面図である。
【図６】図６は第１実施形態の半導体装置を示す断面図である。
【図７】図７は第１実施形態の変形例の配線基板を示す断面図である。
【図８】図８は第１実施形態の変形例の半導体装置を示す断面図である
【図９】図９（ａ）〜（ｃ）は第２実施形態の配線基板の製造方法を示す断面図（その１）である。
【図１０】図１０（ａ）及び（ｂ）は第２実施形態の配線基板の製造方法を示す断面図（その２）である。
【図１１】図１１（ａ）及び（ｂ）は第２実施形態の配線基板の製造方法を示す断面図（その３）である。
【図１２】図１２（ａ）及び（ｂ）は第２実施形態の配線基板の製造方法を示す断面図（その４）である。
【図１３】図１３は第２実施形態の配線基板を示す断面図である。
【図１４】図１４は第２実施形態の半導体装置を示す断面図である。
【図１５】図１５（ａ）及び（ｂ）は第３実施形態の配線基板の製造方法を示す断面図（その１）である。
【図１６】図１６（ａ）及び（ｂ）は第３実施形態の配線基板の製造方法を示す断面図（その２）である。
【図１７】図１７は第３実施形態の配線基板を示す断面図である。
【図１８】図１８は第３実施形態の半導体装置を示す断面図である。
【図１９】図１９は第４実施形態の配線基板を示す断面図である。
【図２０】図２０は第４実施形態の半導体装置を示す断面図である。
【発明を実施するための形態】
【００１４】
以下、実施の形態について、添付の図面を参照して説明する。
【００１５】
実施形態の説明の前に、基礎となる予備的事項について説明する。図１は予備的事項を説明するための断面図である。
【００１６】
図１に示すように、予備的事項に係る配線基板１００では、厚み方向の中央部にガラスエポキシ樹脂などからなるコア基板１２０が配置されている。コア基板１２０にはその厚み方向に貫通する貫通電極ＴＥが形成されている。
【００１７】
コア基板１２０の両面側には、貫通電極ＴＥを介して相互接続された第１配線層２００がそれぞれ形成されている。また、コア基板１２０の両面側には、第１配線層２００に到達するビアホールＶＨが設けられた層間絶縁層３００がそれぞれ形成されている。
【００１８】
両面側の層間絶縁層３００の上には、ビアホールＶＨを介して第１配線層２００に接続される第２配線層２２０がそれぞれ形成されている。
【００１９】
さらに、上面側の層間絶縁層３００の上には、第２配線層２２０の接続パッドＰ上に開口部３２０ａが設けられたソルダレジスト３２０が形成されている。また、下面側の層間絶縁層３００の上には、第２配線層２２０の接続部上に開口部３２０ａが設けられたソルダレジスト３２０が形成されている。下面側の第２配線層２２０には外部接続端子２４０が接続されている。
【００２０】
そして、配線基板１００の上面側の接続パッドＰに半導体チップ４００のはんだバンプ４２０がリフロー加熱によってフリップチップ接続される。配線基板１００（層間絶縁層（樹脂）／配線層（銅）など）は半導体チップ４００（シリコン）よりも熱膨張係数がかなり大きい特性を有する。
【００２１】
このため、半導体チップ４００を配線基板１００にフリップチップ接続する際の加熱処理によって、配線基板１００が半導体チップ４００より大きく伸びたり反ったりして接続パッドＰの位置がずれてしまう。
【００２２】
特に半導体チップ４００のはんだバンプ４２０のピッチが１００μｍ以下に狭小化される場合では、配線基板１００の接続パッドＰが半導体チップ４００のはんだバンプ４２０からずれて配置され、半導体チップ４００を信頼性よく実装することが困難になる。
【００２３】
また、第２配線層２２０（接続パッドＰ）は、セミアディティブ法によって層間絶縁層３００（樹脂）の上に形成される。詳しく説明すると、まず、層間絶縁層３００の上にシード層（不図示）を形成した後に、第２配線層２２０が配置される部分に開口部が設けられためっきレジスト（不図示）を形成する。
【００２４】
次いで、シード層をめっき給電経路に利用する電解めっきにより金属めっき層を形成する。さらに、めっきレジストを除去した後に、金属めっき層をマスクにしてシード層をエッチングする。
【００２５】
層間絶縁層３００（樹脂）の表面には比較的大きな凹凸が生じているため、シード層をエッチングする際に、残渣が生じないようにかなりのオーバーエッチングが必要となる。このため、シード層にアンダーカットが生ずると共に、金属めっき層のパターンに細りが生じやすい。
【００２６】
このため、特に、第２配線層２２０（接続パッドＰ）のライン：スペースが１０：１０μｍ以下になってくると、出来上がりの線幅がかなり細くなって設計スペックから外れてしまう。引いては、線幅が細くなることにより、配線層と層間絶縁層との密着性が低下し、第２配線層２２０の一部が層間絶縁層３００の表面から脱落してしまうことがある。
【００２７】
このように、凹凸が生じている樹脂層上では、セミアディティブ法によってライン：スペースが１０：１０μｍ以下の配線層を歩留りよく形成することは困難である。
【００２８】
配線層のピッチの狭小化が困難になると、ビルドアップ配線層の積層数を増やして対応する必要があるため、配線基板の厚みが厚くなり、小型・薄型化の要求に対応することが困難になる。
【００２９】
また、配線基板１００のコア層１２０は全体の反りを抑えるため、その厚みが４００〜８００μｍと比較的厚く設定されている。そして、コア層１２０を貫通する貫通電極ＴＥの径は２００μｍ程度に設定される。
【００３０】
このように、コア層１２０には、第１、第２配線層２００、２２０やビアホールＶＨ（ビア導体）に比べてかなり太くて長い貫通電極ＴＥが形成されている。このため、配線基板１００の高周波信号の伝送ラインにおいて、貫通電極ＴＥでの信号反射が発生しやすくなり、高周波特性の劣化が懸念される。
【００３１】
以下に説明する実施形態の配線基板を使用することにより、上記した不具合を解消することができる。
【００３２】
（第１の実施の形態）
図２〜図４は第１実施形態の配線基板の製造方法を示す断面図、図５は第１実施形態の配線基板を示す断面図である。
【００３３】
第１実施形態の配線基板の製造方法では、図２（ａ）に示すように、まず、厚みが０．３〜１ｍｍのガラス基板１０ａを用意する。ガラス基板１０ａの一例としては、Ｅガラス又はＴガラスなどのアルミノホウケイ酸ガラスが使用される。Ｔガラスは、Ｅガラスに比較してＳｉＯ2とＡｌ2Ｏ3の成分比率を高めたガラスである。
【００３４】
次いで、図２（ｂ）に示すように、ガラス基板１０ａの上面から厚みの途中まで第１ホールＨ１を形成する。第１ホールＨ１は、レーザ、ドリル、ブラスト法、又はエッチングなどにより形成される。
【００３５】
例えば、ガラス基板１０ａの表面に開口する部分の第１ホールＨ１の開口端の径は５０μｍ程度であり、その深さは１００μｍ程度である。また、第１ホールＨ１の断面形状は、上部の径が底部の径より大きいテーパー形状で形成される。
【００３６】
次いで、図２（ｃ）に示すように、ガラス基板１０ａの第１ホールＨ１を含む上面に第１配線層２０を形成する。第１配線層２０は第１ホールＨ１を埋め込んだ状態で形成される。
【００３７】
第１配線層２０は例えばセミアディティブ法によって形成される。詳しく説明すると、まず、ガラス基板１０ａの上面及び第１ホールＨ１の内面に無電解めっき又はスパッタ法により銅などのシード層（不図示）を形成する。次いで、第１配線層２０が配置される部分に開口部が設けられためっきレジスト（不図示）を形成する。
【００３８】
さらに、シード層をめっき給電経路に利用する電解めっきによりめっきレジストの開口部に銅などの金属めっき層を形成する。このとき、ガラス基板１０ａの第１ホールＨ１が金属めっき層によって埋め込まれる。
【００３９】
次いで、めっきレジストを除去した後に、金属めっき層をマスクにしてシード層をエッチングする。これにより、シード層と金属めっき層とにより第１配線層２０が形成される。
【００４０】
続いて、図３（ａ）に示すように、ガラス基板１０ａの上に第１配線層２０を被覆する第１層間絶縁層３０を形成する。第１層間絶縁層３０は、熱硬化性のエポキシ樹脂やポリイミド樹脂などの樹脂フィルムを貼付し、真空プレス装置などで加熱・加圧することにより得られる。
【００４１】
あるいは、エポキシやポリイミドなどの液状の熱硬化性樹脂を塗布し、加熱によって硬化させてもよい。
【００４２】
さらに、第１層間絶縁層３０をレーザで加工することにより、第１配線層２０に到達する第１ビアホールＶＨ１を形成する。あるいは、第１層間絶縁層３０を感光性樹脂から形成し、フォトリソグラフィにより第１ビアホールＶＨ１を形成してもよい。
【００４３】
次いで、同じく図３（ａ）に示すように、第１配線層２０の形成方法と同様な方法により、第１ビアホールＶＨ１（ビア導体）を介して第１配線層２０に接続される第２配線層２２を第１層間絶縁層３０の上に形成する。
【００４４】
次いで、図３（ｂ）に示すように、第１層間絶縁層３０の形成方法と同様な方法により、第２配線層２２に到達する第２ビアホールＶＨ２が設けられた第２層間絶縁層３２を第１層間絶縁層３０の上に形成する。
【００４５】
さらに、同じく図３（ｂ）に示すように、同様な工程を繰り返すことにより、第２ビアホールＶＨ２（ビア導体）を介して第２配線層２２に接続される第３配線層２４を第２層間絶縁層３２の上に形成する。
【００４６】
続いて、図３（ｃ）に示すように、同様な工程を繰り返すことにより、第３配線層２４に到達する第３ビアホールＶＨ３が設けられた第３層間絶縁層３４を第２層間絶縁層３２の上に形成する。
【００４７】
さらに、同じく図３（ｃ）に示すように、同様な工程を繰り返すことにより、第３ビアホールＶＨ３（ビア導体）を介して第３配線層２４に接続される第４配線層２６を第３層間絶縁層３４の上に形成する。
【００４８】
次いで、第４配線層２６の接続部上に開口部３６ａが設けられたソルダレジスト３６を形成する。その後に、必要に応じて、第４配線層２６の接続部に下から順にニッケル／金めっき層を形成するなどしてコンタクト層を形成する。
【００４９】
ガラス基板１０ａは十分な剛性を有するため、ビルドアップ配線層（第２〜第４配線層２２，２４，２６）の製造工程において反りを防止する支持体として機能する。
【００５０】
続いて、図４（ａ）に示すように、図３（ｃ）の構造体を上下反転させ、ガラス基板１０ａの第１ホールＨ１が形成された面と反対面を厚み方向に加工して全体の厚みを薄くする。これにより、厚みが１００〜３００μｍに薄型化されたガラス基板層１０が得られる。
【００５１】
ガラス基板１０ａを加工する方法としては、ＣＭＰなどによる研磨、ドライエッチング、ウェットエッチング、又はブラスト加工などがある。
【００５２】
後述するように、本実施形態では、ガラス基板層１０の一方の面から形成された第１ホールＨ１と、他方の面から形成される第２ホールとが連通することによりスルーホールが形成される。このため、第１ホールＨ１内の第１配線層２０の上にガラス基板層１０が残るようにガラス基板１０ａが薄型化される。
【００５３】
次いで、図４（ｂ）に示すように、第１ホールＨ１上の部分のガラス基板層１０を加工することにより、第１ホールＨ１内の第１配線層２０に到達する第２ホールＨ２を形成する。図４（ｂ）の例では、ガラス基板層１０の表面に開口する部分の第２ホールＨ２の開口端の径は５０μｍ程度で、その深さは１００μｍ程度に設定される。
【００５４】
第２ホールＨ２の断面形状は、上部の径が底部の径より大きいテーパー形状で形成される。このようにして、第１ホールＨ１と第２ホールＨ２は、ガラス基板層１０の厚み方向の中央部を対称軸にして線対称に配置される。
【００５５】
続いて、図５に示すように、第２ホールＨ２内からガラス基板層１０の上面に、第２ホールＨ２を埋め込んだ状態で第１配線層２０に接続される接続パッドＰを形成する。接続パッドＰは島状に孤立して配置されていてもよいし、第２ホールＨ２からガラス基板層１０の上面に引き出して形成された配線の端部に配置されていてもよい。
【００５６】
接続パッドＰは銅などから形成され、必要に応じて、下から順にニッケル／金めっき層を形成するなどしてコンタクト層を表面に形成してもよい。
【００５７】
接続パッドＰは、表面が平滑なガラス基板層１０上に第１配線層２０の形成工程で説明したセミアディティブ法により形成される。このため、セミアディティブ法でのシード層のエッチング時において、凹凸が大きな樹脂層の上に形成する場合よりもオーバーエッチング量をかなり減らすことができる。その結果、ライン：スペースが１０：１０μｍ以下の狭小ピッチの接続パッドＰを形成することができる。
【００５８】
以上により、第１実施形態の配線基板１が得られる。
【００５９】
図５に示すように、第１実施形態の配線基板１では、ガラス基板層１０の下面から厚みの中央部まで第１ホールＨ１が形成され、上面から厚みの中央部まで第２ホールＨ２が形成されている。第１ホールＨ１の断面形状は下部（開口端）の径が上部（底部）の径より大きな逆テーパー形状となっている。また、第２ホールＨ２の断面形状は上部（開口端）の径が下部（底部）の径より大きな順テーパー形状となっている。
【００６０】
第１ホールＨ１と第２ホールＨ２とはガラス基板層１０の厚みの中央部で連通している。このようにして、ガラス基板層１０の厚み方向に第１ホールＨ１と第２ホールＨ２とが対称に配置されて、ガラス基板層１０を貫通するスルーホールＴＨが形成されている。
【００６１】
さらに、第１ホールＨ１からガラス基板層１０の下面に、第１ホールＨ１を埋め込んだ状態で第１配線層２０が形成されている。また、第２ホールＨ２からガラス基板層１０の上面に、第２ホールＨ２を埋め込んだ状態で接続パッドＰが形成されている。第１配線層２０と接続パッドＰとによりガラス基板層１０を貫通する貫通電ＴＥが形成されている。
【００６２】
このように、第１実施形態では、ガラス基板層１０の両面側から第１、第２ホールＨ１，Ｈ２がそれぞれ形成されてスルーホールＴＨが得られる。
【００６３】
本実施形態と違って、ガラス基板層１０に一方の面から径が５０μｍで深さが２００μｍのスルーホールを形成する場合は、アスペクト比が４（深さ／径）と大きくなるため、加工が容易ではなく、製造歩留りが低下するおそれがある。
【００６４】
しかも、スルーホールのアスペクト比が大きいと、前述したセミアディティブ法でスルーホールを金属めっき層で埋め込む際にボイドが発生するなどして歩留りが低下しやすい。
【００６５】
しかしながら、本実施形態では、ガラス基板層１０の両面から径が５０μｍの第１、第２ホールＨ１、Ｈ２を深さ１００μｍで形成して連通させてスルーホールＴＨを形成している。このため、第１、第２ホールＨ１、Ｈ２の各アスペクト比（深さ／径）が２と小さくなるため、加工が容易になり、製造歩留りを向上させることができる。
【００６６】
さらには、第１、第２ホールＨ１、Ｈ２を金属めっき層で埋め込む際にも、アスペクト比が小さいため、ボイドの発生などが回避されて配線層や接続パッドを信頼性よく形成することができる。
【００６７】
第１、第２ホールＨ１，Ｈ２はガラス基板層１０の厚み方向の中心位置で接続されることが好ましい。この場合、第１、第２ホールＨ１，Ｈ２のアスペクト比が共に小さくなり、金属めっき層で埋め込む際にボイドの発生が防止されるため好適である。
【００６８】
しかし、第１、第２ホールＨ１，Ｈ２は、ガラス基板層１０の厚み方向の中心位置に対し、ガラス基板層１０の厚みの±２０％程度上下に方向にずれて接続されていても特に支障はない。
【００６９】
また、第１、第２ホールＨ１，Ｈ２は、一方のホール底面に他方のホール底面が接続される際に、一方のホール底面中心に対して一方のホール直径の±２０％程度水平方向にずれて接続されていても支障はない。
【００７０】
以上のことは、後述する第２実施形態のように、ガラス基板層１０の代わりにシリコン基板層を使用する場合も同様である。
【００７１】
ガラス基板層１０の下面に形成された第１配線層２０の下には、第１配線層２０に到達する第１ビアホールＶＨ１が設けられた第１層間絶縁層３０が形成されている。そして、第１ビアホールＶＨ１（ビア導体）を介して第１配線層２０に接続される第２配線層２２が第１層間絶縁層３０の下に形成されている。
【００７２】
また同様に、第２配線層２２の下には、第２配線層２２に到達する第２ビアホールＶＨ２が設けられた第２層間絶縁層３２が形成されている。そして、第２ビアホールＶＨ２（ビア導体）を介して第２配線層２２に接続される第３配線層２４が第２層間絶縁層３２の下に形成されている。
【００７３】
また同様に、第３配線層２４の下には、第３配線層２４に到達する第３ビアホールＶＨ３が設けられた第３層間絶縁層３４が形成されている。そして、第３ビアホールＶＨ３（ビア導体）を介して第３配線層２４に接続される第４配線層２６が第３層間絶縁層３４の下に形成されている。さらに、第３層間絶縁層３４の下には、第３配線層２４の接続部上に開口部３６ａが設けられたソルダレジスト３６が形成されている。
【００７４】
接続パッドＰ及び各配線層２０，２２，２４，２６は、ホールＨ１，Ｈ２又はビアホールＶＨ１〜ＶＨ３に充填された部分と、ガラス基板層１０又は層間絶縁層３０，３２，３４の上に形成された配線パターン部とからそれぞれ形成される。
【００７５】
図５の例では、ガラス基板層１０の下に、第１配線層２０に接続される３層のビルドアップ配線層を積層しているが、第１配線層２０に接続されるビルドアップ配線層の積層数はｎ層（ｎは１以上の整数）で任意に設定することができる。
【００７６】
次に、本実施形態の配線基板１に半導体チップをフリップチップ接続する方法について説明する。図６に示すように、図５の配線基板１の接続パッドＰの上に半導体チップ４０のはんだバンプ４２を配置し、リフロー加熱する。
【００７７】
これにより、配線基板１の接続パッドＰに半導体チップ４０のはんだバンプ４２がフリップチップ接続される。さらに、第４配線層２６にはんだボールなどの外部接続端子２８を形成する。半導体チップ４０と配線基板１との間にアンダーフィル樹脂を充填してもよい。
【００７８】
これにより、第１実施形態の半導体装置５が得られる。
【００７９】
このとき、配線基板１の半導体チップ４０の搭載面は、半導体チップ（シリコン）と熱膨張係数が近似するガラス基板層１０からなり、そのガラス基板層１０に接続パッドＰが形成されている。
【００８０】
ガラス基板層１０及び半導体チップ４０の熱膨張係数は３〜６ｐｐｍ／℃である。そして、ガラス基板層１０の熱膨張係数は半導体チップ４０の熱膨張係数の±３０％程度である。
【００８１】
このため、半導体チップ４０をフリップチップ接続する際の加熱処理によって配線基板１が半導体チップ４０より大きく伸びたり反ったりする不具合が解消される。
【００８２】
これにより、半導体チップ４０のはんだバンプ４２のピッチが１００μｍ以下に狭小化される場合であっても、半導体チップ４０のはんだバンプ４２を配線基板１の接続パッドＰに精度よく配置することができる。
【００８３】
また、前述したように、ガラス基板層１０のスルーホールＴＨは、両面側から形成された第１ホールＨ１と第２ホールＨ２とが連通して得られ、径が５０μｍ程度で深さが１００〜３００μｍ程度に設定される。
【００８４】
このため、予備的事項で説明した配線基板１００のコア基板１２０に形成される貫通電極ＴＥ（径：２００μｍ、長さ：４００〜８００μｍ）より、貫通電極ＴＥの径を小さくかつ長さを短くすることができる。
【００８５】
これにより、配線基板１の高周波信号の伝送ラインにおいて、貫通電極ＴＥでの信号反射が発生しにくくなり、高周波特性の劣化が防止される。
【００８６】
さらに、剛性の強いガラス基板層１０を基板として使用するため、配線基板１内で熱応力などが発生するとしても配線基板１の反りの発生を防止することができる。
【００８７】
また、基板として機能するガラス基板層１０の厚みを１００〜３００μｍに薄くできるため、予備的事項の配線基板１００よりも配線基板１全体の薄型化が可能になる。
【００８８】
図７には、第１実施形態の変形例の配線基板１ａが示されている。図７に示すように、ガラス基板層１０の第２ホールＨ２に接続パッドを形成する際に、第２ホールＨ２を埋め込まずに、内部に孔が残るように第２ホールＨ２の内面に凹状接続パッドＰＸを形成してもよい。凹状接続パッドＰＸは、銅（Ｃｕ）又は金（Ａｕ）から形成される。
【００８９】
凹状接続パッドＰＸを形成する方法としては、まず、ガラス基板層１０の上面及び第２ホールＨ２の内面に銅又は金からなる薄膜の金属層をスパッタ法などにより形成する。その後に、フォトリソグラフィ及びエッチングにより金属層をパターニングして第２ホールＨ２の内面に凹状接続パッドＰＸを残す。これにより、第２ホールＨ２の内面に沿って金金属層が形成された凹状接続パッドＰＸが得られる。
【００９０】
あるいは、セミアディティブ法や無電解めっきによって凹状接続パッドＰＸを形成してもよい。
【００９１】
変形例の配線基板１ａでは、第１配線層２０と凹状接続パッドＰＸとにより貫通電極ＴＥが形成される。
【００９２】
変形例の配線基板１ａを採用する場合は、銅（Ｃｕ）又は金（Ａｕ）からなる金属バンプ４４を備えた半導体チップ４０が使用される。
【００９３】
そして、図８に示すように、半導体チップ４０の金属バンプ４４を配線基板１ａの凹状接続パッドＰＸに嵌合させて接続する。半導体チップ４０の金属バンプ４４と配線基板１ａの凹状接続パッドＰＸとは、銅−銅又は金―金の金属接合により電気的に接続される。さらに、第４配線層２６にはんだボールを搭載するなどして外部接続端子２８を設ける。
【００９４】
これにより、第１実施形態の変形例の半導体装置５ａが得られる。
【００９５】
（第２の実施の形態）
図９〜図１２は第２実施形態の配線基板の製造方法を示す断面図、図１３は第２実施形態の配線基板を示す断面図である。
【００９６】
第２実施形態の特徴は、第１実施形態のガラス基板の代わりにシリコン基板を使用することにある。第２実施形態では、第１実施形態と同一工程及び同一要素についてはその詳しい説明を省略する。
【００９７】
第２実施形態の配線基板の製造方法では、図９（ａ）に示すように、まず、厚みが０．３〜１ｍｍのシリコン基板５０ａを用意し、第１実施形態と同様な方法により、シリコン基板５０ａの上面から厚みの途中まで第１ホールＨ１を形成する。
【００９８】
次いで、図９（ｂ）に示すように、シリコン基板５０ａを熱酸化することにより、シリコン基板５０ａの両面及び第１ホールＨ１の内面にシリコン酸化層からなる絶縁層５２を形成する。あるいは、ＣＶＤ法によりシリコン基板５０ａの第１ホールＨ１が形成された面にシリコン酸化層又はシリコン窒化層を形成して絶縁層５２としてもよい。
【００９９】
次いで、図９（ｃ）に示すように、第１実施形態と同様な方法により、シリコン基板５０ａの第１ホールＨ１を含む部分の絶縁層５２上に第１配線層２０を形成する。第１配線層２０は第１ホールＨ１を埋め込んで形成される。
【０１００】
続いて、図１０（ａ）に示すように、第１実施形態の図３（ａ）〜（ｃ）と同一工程を遂行することにより、第１配線層２０に接続される３層のビルドアップ配線層（第２、第３、第４配線層２２，２４、２６）を形成する。
【０１０１】
続いて、図１０（ｂ）に示すように、図１０（ａ）の構造体を上下反転させ、絶縁層５２及びシリコン基板５０ａを厚み方向に加工することにより、シリコン基板５０ａの全体の厚みを薄くする。これにより、厚みが１００〜３００μｍ程度に薄型化されたシリコン基板層５０が得られる。このとき、第１実施形態と同様に、シリコン基板５０ａは第１配線層２０の上にシリコン基板層５０が残るように加工される。
【０１０２】
次いで、図１１（ａ）に示すように、第１ホールＨ１上の部分のシリコン基板層５０及び絶縁層５２を加工することにより、第１配線層２０に到達する第２ホールＨ２を形成する。
【０１０３】
さらに、図１１（ｂ）に示すように、ＣＶＤ法によりシリコン基板層５０の上面及び第２ホールＨ２の内面にシリコン酸化層又はシリコン窒化層を形成して絶縁層５４を得る。
【０１０４】
次いで、図１２（ａ）に示すように、第２ホールＨ２に対応する部分に開口部５６ａが設けられたレジスト５６をフォトリソグラフィによってパターニングする。例えば、ドライフィルムレジストを貼付し、露光・現像を行うことにより開口部５６ａが設けられたレジスト５６が得られる。
さらに、レジスト５６の開口部５６ａを通して異方性ドライエッチングにより第２ホールＨ２の底部の絶縁層５４をエッチングして除去する。その後に、レジスト５６が除去される。
【０１０５】
これにより、図１２（ｂ）に示すように、シリコン基板層５０の上面及び第２ホールＨ２の側壁に絶縁層５４が残され、第２ホールＨ２の底部に第１配線層２０が露出した状態になる。
【０１０６】
このようにして、第１ホールＨ１と第２ホールＨ２とより、シリコン基板層５０を貫通するスルーホールＴＨが得られる。
【０１０７】
なお、絶縁層５４をフォトリソグラフィ及びエッチングによりパターニングする方法の他に、感光性絶縁樹脂層によって絶縁層５４を形成してもよい。この場合は、図１１（ａ）のシリコン基板層５０の上に液状又はペースト状の感光性絶縁樹脂材料を塗布し、次いで露光・現像により第２ホールＨ２の底部の絶縁樹脂を除去し、加熱して硬化させる。これにより、同様に、第２ホールＨ２の底部に第１配線層２０が露出した状態で絶縁層５４を形成することができる。
【０１０８】
感光性絶縁樹脂としては、フェノール系感光性樹脂、ポリイミド系感光性樹脂、ポリペンゾオキサゾール系感光性樹脂などを使用することができる。
【０１０９】
絶縁層５４の厚みは第２ホールＨ２の径や深さによるが、例えば２〜５０μｍに設定される。
【０１１０】
続いて、図１３に示すように、第１実施形態と同様に、シリコン基板層５０の第２ホールＨ２を含む部分の絶縁層５４の上に第１配線層２０に電気的に接続される接続パッドＰを形成する。接続パッドＰは第２ホールＨ２を埋め込んだ状態で形成される。
【０１１１】
これにより、第２実施形態の配線基板２が得られる。
【０１１２】
図１３に示すように、第２実施形態の配線基板２では、第１実施形態の配線基板１においてガラス基板層１０の代わりにシリコン基板層５０が使用されている。
【０１１３】
そして、第１実施形態と同様に、シリコン基板層５０の両面側から形成された第１ホールＨ１及び第２ホールＨ２が連通することによってスルーホールＴＨが形成されている。シリコン基板層５０の両面側及びスルーホールＴＨの内面には絶縁層５２，５４が形成されている。
【０１１４】
さらに、第１ホールＨ１からシリコン基板層５０の下面の絶縁層５２上に、第１ホールＨ１を埋め込んだ状態で第１配線層２０が形成されている。また、第２ホールＨ２からシリコン基板層５０の上面の絶縁層５４上に、第２ホールＨ２を埋め込んだ状態で第１配線層２０に接続される接続パッドＰが形成されている。
【０１１５】
第１配線層２０と接続パッドＰとによってシリコン基板層５０を貫通する貫通電ＴＥが形成されている。さらに、第１実施形態と同様に、シリコン基板層５０の下に、第１配線層に２０に接続される３層のビルドアップ配線層（第２、第３、第４配線層２２，２４，２６）が形成されている。
【０１１６】
第２実施形態の配線基板２は第１実施形態と同様な効果を奏する。
【０１１７】
そして、図１４に示すように、第１実施形態と同様に、半導体チップ４０のはんだバンプ４２が配線基板２の接続パッドＰにリフロー加熱によりフリップチップ接続される。さらに、第４配線層２６にはんだボールを搭載するなどして外部接続端子２８を設ける。
【０１１８】
これにより、第２実施形態の半導体装置６が得られる。
【０１１９】
このとき、配線基板２の半導体チップ４０の搭載面は、半導体チップ４０（シリコン）と熱膨張係数が同一のシリコン基板層５０からなり、そのシリコン基板層５０に接続パッドＰが形成されている。
【０１２０】
シリコン基板層５０及び半導体チップ４０の熱膨張係数は３〜６ｐｐｍ／℃である。そして、シリコン基板層５０の熱膨張係数は半導体チップ４０の熱膨張係数の±３０％程度である。
【０１２１】
このため、半導体チップ４０をフリップチップ接続する際の加熱処理によって配線基板２が半導体チップ４０より大きく伸びたり反ったりする不具合が解消される。
【０１２２】
これにより、半導体チップ４０のはんだバンプ４２のピッチが１００μｍ以下に狭小化される場合であっても、半導体チップ４０のはんだバンプ４２を配線基板２の接続パッドＰに精度よく配置することができる。
【０１２３】
また、第１実施形態のガラス基板層１０を使用する場合と同様に、シリコン基板層５０の表面は樹脂による絶縁層の表面よりも平滑であるため、セミアディティブ法によって狭小ピッチの接続パッドＰを形成することができる。
【０１２４】
さらに、第１実施形態のガラス基板層１０を使用する場合と同様に、シリコン基板層５０に形成される貫通電極ＴＥはその径を小さくかつ長さを短くできるので、高周波特性の劣化が防止される。
【０１２５】
第２実施形態の配線基板２においても、第１実施形態の変形例の配線基板１ａと同様に、第２ホールＨ２の内面に凹状接続パッドを形成し、半導体チップの金属バンプを凹状接続パッドに嵌合させてもよい。
【０１２６】
（第３の実施の形態）
図１５及び図１６は第３実施形態の配線基板の製造方法示す断面図、図１７は第３実施形態の配線基板を示す断面図である。
【０１２７】
第１及び第２実施形態では、ガラス基板層又はシリコン基板層の両面側から第１、第２ホールを形成してそれらを連通させてスルーホールを形成している、これにより、各ホールのアスペクト比を小さくすることにより、ホールの加工及びホールへの金属めっきの埋込を容易にしている。
【０１２８】
第３実施形態では、ガラス基板層又はシリコン基板層に設けられるスルーホールの径が比較的大きい場合に、コスト削減のために基板層の一方の面のみからホールを形成してスルーホールを得る形態について説明する。
【０１２９】
第３実施形態では、第１実施形態と同一工程及び同一要素についてはその詳しい説明を省略する。
【０１３０】
第３実施形態の配線基板の製造方法では、図１５（ａ）に示すように、まず、第１実施形態と同様に、ガラス基板１０ａを用意し、ガラス基板１０ａの上面から厚みの途中まで加工することによりホールＨを形成する。
【０１３１】
第３実施形態では、最終的にガラス基板層に設けられるスルーホールの径は１００μｍ程度であり、第１、第２実施形態のガラス基板層又はシリコン基板層のスルーホールの径（５０μｍ）よりかなり大きく設定される。スルーホールの径はガラス基板１０ａの表面に開口する最端の径のことである。
【０１３２】
従って、ホールＨの径を１００μｍとし、その深さを２００μｍとすると、アスペクト比（深さ／径）は２となり、片面側から形成するとしても加工が容易となる。
【０１３３】
ホールＨの断面形状は、上部の径が底部の径より大きいテーパー形状に設定される。
【０１３４】
次いで、図１５（ｂ）に示すように、第１実施形態と同様に、ガラス基板１０ａのホールＨを含む部分にホールＨを埋め込むようにして第１配線層２０を形成する。
【０１３５】
続いて、図１６（ａ）に示すように、第１実施形態の図３（ａ）〜（ｃ）と同一の工程を遂行することにより、第１配線層２０に接続される３層のビルドアップ配線層（第２、第３、第４配線層２２，２４，２６）を形成する。
【０１３６】
次いで、図１６（ｂ）に示すように、図１６（ａ）の構造体を上下反転させ、ガラス基板１０ａの露出面をホールＨの底部の第１配線層２０が露出するまで加工して薄くする。これにより、薄型化されたガラス基板層１０が得られ、ガラス基板層１０の上面から第１配線層２０が露出した状態となる。そして、ホールＨがガラス基板層１０を貫通するスルーホールＴＨとなり、第１配線層２０がスルーホールＴＨに充填された貫通電極ＴＥとして機能する。
【０１３７】
その後に、図１７に示すように、第１配線層２０に電気的に接続される接続パッドＰをホールＨ（第１配線層２０）上からガラス基板層１０の上面に形成する。
【０１３８】
以上により、第３実施形態の配線基板３が得られる。
【０１３９】
以上説明したように、第３実施形態では、まず、ガラス基板１０ａの一方の面から厚みの途中までレーザなどで順テーパー形状のホールＨを形成する。さらに、ホールＨに第１配線層２０を形成した後に、ガラス基板１０ａの反対面を第１配線層２０が露出するまで薄くしてスルーホールＴＨを得る。
【０１４０】
このため、第３実施形態の配線基板３では、ガラス基板層１０に上部の径が下部の径より小さい逆テーパー形状のスルーホールＴＨが形成されている。スルーホールＴＨ内からガラス基板層１０の下面にスルーホールＴＨを埋め込んだ状態で第１配線層２０が形成されている。さらに、ガラス基板層１０の上面に第１配線層２０に接続される接続パッドＰが形成されている。
【０１４１】
また、第１実施形態と同様に、ガラス基板層１０の下に、第１配線層２０に接続される３層のビルドアップ配線層（第２、第３、第４配線層２２，２４，２６）が形成されている。
【０１４２】
そして、図１８に示すように、第１実施形態と同様に、半導体チップ４０のはんだバンプ４２が配線基板３の接続パッドＰにリフロー加熱によりフリップチップ接続される。さらに、第４配線層２６にはんだボールを搭載するなどして外部接続端子２８を設ける。
【０１４３】
これにより、第３実施形態の半導体装置７が得られる。
【０１４４】
第３実施形態の配線基板３は、第１実施形態と同様な効果を奏する。さらに、第３実施形態は、ガラス基板層１０に比較的大きな径のスルーホールＴＨを設ける場合において有用であり、その場合に第１、第２実施形態よりも工程が削減されてコスト低減を図ることができる。
【０１４５】
（第４の実施の形態）
図１９は第４実施形態の配線基板を示す断面図である。第４実施形態の特徴は、第３実施形態のガラス基板層の代わりにシリコン基板層を使用することにある。第４実施形態では、第１実施形態と同一工程及び同一要素についてはその詳しい説明を省略する。
【０１４６】
図１９に示すように、第４実施形態の配線基板４では、第３実施形態の図１７の配線基板３においてガラス基板層１０をシリコン基板層５０に代えている。そして、第３実施形態と同様に、シリコン基板層５０に上部の径が下部の径より小さい逆テーパー形状のスルーホールＴＨが形成されている。
【０１４７】
第４実施形態では、シリコン基板層５０の両面及びスルーホールＴＨの内面に絶縁層５２，５４が形成されている。そして、スルーホールＴＨ内の第１配線層２０上の絶縁層５４に開口部５４ａが形成されている。接続パッドＰは絶縁層５４の開口部５４ａを介して第１配線層２０に接続されている。
【０１４８】
第４実施形態の配線基板４を製造する際には、第３実施形態の図１５（ａ）の工程でシリコン基板を使用し、ホールＨを形成した後に、シリコン基板の上面及びホールＨの内面に熱酸化又はＣＶＤ法により絶縁層５２を形成する。
【０１４９】
さらに、図１６（ｂ）の工程の後で、シリコン基板層５０の上面にＣＶＤ法により絶縁層５４を形成し、絶縁層５４をパターニングして第１配線層２０上に開口部５４ａを形成すればよい。
【０１５０】
そして、図２０に示すように、第１実施形態と同様に、半導体チップ４０のはんだバンプ４２が配線基板４の接続パッドＰにリフロー加熱によりフリップチップ接続される。さらに、第４配線層２６にはんだボールを搭載するなどして外部接続端子２８を設ける。
【０１５１】
これにより、第４実施形態の変形例の半導体装置８が得られる。
【０１５２】
第４実施形態の配線基板４は、第１実施形態と同様な効果を奏する。さらに、第３実施形態と同様に、シリコン基板層５０に比較的大きな径のスルーホールＴＨを設ける場合に有用であり、その場合に第１、第２実施形態よりも工程が削減されてコスト低減を図ることができる。
【符号の説明】
【０１５３】
１，１ａ，２，３，４…配線基板、５，５ａ，６，７，８…半導体装置、１０ａ…ガラス基板、１０…ガラス基板層、２０…第１配線層、２２…第２配線層、２４…第３配線層、２６…第４配線層、２８…外部接続端子、３０…第１層間絶縁層、３２…第２層間絶縁層、３４…第３層間絶縁層、３６…ソルダレジスト、３６ａ，５４ａ，５６ａ…開口部、４０…半導体チップ、４２…はんだバンプ、４４…金属バンプ、５０ａ…シリコン基板、５０…シリコン基板層、５２，５４…絶縁層、５６…レジスト、Ｈ…ホール、Ｈ１…第１ホール、Ｈ２…第２ホール、Ｐ…接続パッド、ＰＸ…凹状接続パッド、ＴＥ…貫通電極、ＴＨ…スルーホール、ＶＨ１…第１ビアホール、ＶＨ２…第２ビアホール、ＶＨ３…第３ビアホール。
【技術分野】
【０００１】
半導体チップなどが実装される配線基板及びその製造方法と半導体装置に関する。
【背景技術】
【０００２】
従来、半導体チップなどを実装するための配線基板がある。そのような配線基板の一例では、貫通電極を備えたコア基板の両面側に多層化されたビルドアップ配線が形成されている。そして、配線基板の一方の面の接続パッドに半導体チップのはんだバンプがリフロー加熱によってフリップチップ接続される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−４７６６７号公報
【特許文献２】特開２００５−８６０７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
後述する予備的事項の欄で説明するように、コア基板の両面側にビルドアップ配線層が形成された配線基板は、実装される半導体チップ（シリコン）より熱膨張係数がかなり大きい。従って、半導体チップを実装する際のリフロー加熱で配線基板が半導体チップより大きく伸びたり反ったりしやすい。
【０００５】
このため、特に半導体チップの接続バンプが狭小化されてくると、半導体チップを実装する際に、配線基板の接続パッドが半導体チップの接続バンプからずれて配置され、半導体チップを信頼性よく実装することが困難になる。
【０００６】
接続バンプが狭小化された半導体チップであっても信頼性よく実装できる配線基板及びその製造方法と半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
以下の開示の一観点によれば、ガラス又はシリコンからなり、下面に開口した第１ホールと上面に開口した第２ホールとが連通してなるスルーホールを備えた基板層と、前記第１ホールに形成された配線層と、前記第２ホールに形成されて前記配線層に接続された接続パッドと、前記基板層の下面に形成された絶縁層及び他の配線層とを有する配線基板が提供される。
【０００８】
また、その開示の他の観点によれば、ガラス又はシリコンからなる基板にその厚みの途中まで第１ホールを形成する工程と、前記第１ホールを含む前記基板の上に配線層を形成する工程と、前記配線層の上に絶縁層及び他の配線層を形成する工程と、前記基板の前記第１ホールが形成された面の反対面側から、前記配線層の上に前記基板が残るように前記基板の厚みを薄くして基板層を得る工程と、前記第１ホールに対応する部分の前記基板層に、前記配線層に到達する第２ホールを形成する工程と、前記配線層に接続される接続パッドを前記第２ホールに形成する工程とを有する配線基板の製造方法が提供される。
【発明の効果】
【０００９】
以下の開示によれば、配線基板では、半導体チップ（シリコン）と熱膨張係数が近似するガラス又はシリコンからなる基板層が半導体チップの搭載面となっており、その基板層に接続パッドが設けられている。これにより、半導体チップを実装する際の加熱処理時に、配線基板が半導体チップより大きく伸びたり反ったりすることが防止される。
【００１０】
従って、狭小ピッチの接続バンプを備えた半導体チップであっても信頼性よく配線基板の接続パッドに実装することができる。
【００１１】
また、好適な態様では、基板層の両面側からホールを形成し、それらを連通させることによりスルーホールを形成している。これにより、各ホールのアスペクト比が小さくなるため、加工やめっき埋込が容易になり、製造歩留りを向上させることができる。
【００１２】
さらには、ガラス又はシリコンからなる基板層は、樹脂による絶縁層よりも表面が平滑であるため、狭小ピッチの接続パッドや配線層を形成することができる。
【図面の簡単な説明】
【００１３】
【図１】図１は予備的事項を説明するための断面図である。
【図２】図２（ａ）〜（ｃ）は第１実施形態の配線基板の製造方法を示す断面図（その１）である。
【図３】図３（ａ）〜（ｃ）は第１実施形態の配線基板の製造方法を示す断面図（その２）である。
【図４】図４（ａ）及び（ｂ）は第１実施形態の配線基板の製造方法を示す断面図（その３）である。
【図５】図５は第１実施形態の配線基板を示す断面図である。
【図６】図６は第１実施形態の半導体装置を示す断面図である。
【図７】図７は第１実施形態の変形例の配線基板を示す断面図である。
【図８】図８は第１実施形態の変形例の半導体装置を示す断面図である
【図９】図９（ａ）〜（ｃ）は第２実施形態の配線基板の製造方法を示す断面図（その１）である。
【図１０】図１０（ａ）及び（ｂ）は第２実施形態の配線基板の製造方法を示す断面図（その２）である。
【図１１】図１１（ａ）及び（ｂ）は第２実施形態の配線基板の製造方法を示す断面図（その３）である。
【図１２】図１２（ａ）及び（ｂ）は第２実施形態の配線基板の製造方法を示す断面図（その４）である。
【図１３】図１３は第２実施形態の配線基板を示す断面図である。
【図１４】図１４は第２実施形態の半導体装置を示す断面図である。
【図１５】図１５（ａ）及び（ｂ）は第３実施形態の配線基板の製造方法を示す断面図（その１）である。
【図１６】図１６（ａ）及び（ｂ）は第３実施形態の配線基板の製造方法を示す断面図（その２）である。
【図１７】図１７は第３実施形態の配線基板を示す断面図である。
【図１８】図１８は第３実施形態の半導体装置を示す断面図である。
【図１９】図１９は第４実施形態の配線基板を示す断面図である。
【図２０】図２０は第４実施形態の半導体装置を示す断面図である。
【発明を実施するための形態】
【００１４】
以下、実施の形態について、添付の図面を参照して説明する。
【００１５】
実施形態の説明の前に、基礎となる予備的事項について説明する。図１は予備的事項を説明するための断面図である。
【００１６】
図１に示すように、予備的事項に係る配線基板１００では、厚み方向の中央部にガラスエポキシ樹脂などからなるコア基板１２０が配置されている。コア基板１２０にはその厚み方向に貫通する貫通電極ＴＥが形成されている。
【００１７】
コア基板１２０の両面側には、貫通電極ＴＥを介して相互接続された第１配線層２００がそれぞれ形成されている。また、コア基板１２０の両面側には、第１配線層２００に到達するビアホールＶＨが設けられた層間絶縁層３００がそれぞれ形成されている。
【００１８】
両面側の層間絶縁層３００の上には、ビアホールＶＨを介して第１配線層２００に接続される第２配線層２２０がそれぞれ形成されている。
【００１９】
さらに、上面側の層間絶縁層３００の上には、第２配線層２２０の接続パッドＰ上に開口部３２０ａが設けられたソルダレジスト３２０が形成されている。また、下面側の層間絶縁層３００の上には、第２配線層２２０の接続部上に開口部３２０ａが設けられたソルダレジスト３２０が形成されている。下面側の第２配線層２２０には外部接続端子２４０が接続されている。
【００２０】
そして、配線基板１００の上面側の接続パッドＰに半導体チップ４００のはんだバンプ４２０がリフロー加熱によってフリップチップ接続される。配線基板１００（層間絶縁層（樹脂）／配線層（銅）など）は半導体チップ４００（シリコン）よりも熱膨張係数がかなり大きい特性を有する。
【００２１】
このため、半導体チップ４００を配線基板１００にフリップチップ接続する際の加熱処理によって、配線基板１００が半導体チップ４００より大きく伸びたり反ったりして接続パッドＰの位置がずれてしまう。
【００２２】
特に半導体チップ４００のはんだバンプ４２０のピッチが１００μｍ以下に狭小化される場合では、配線基板１００の接続パッドＰが半導体チップ４００のはんだバンプ４２０からずれて配置され、半導体チップ４００を信頼性よく実装することが困難になる。
【００２３】
また、第２配線層２２０（接続パッドＰ）は、セミアディティブ法によって層間絶縁層３００（樹脂）の上に形成される。詳しく説明すると、まず、層間絶縁層３００の上にシード層（不図示）を形成した後に、第２配線層２２０が配置される部分に開口部が設けられためっきレジスト（不図示）を形成する。
【００２４】
次いで、シード層をめっき給電経路に利用する電解めっきにより金属めっき層を形成する。さらに、めっきレジストを除去した後に、金属めっき層をマスクにしてシード層をエッチングする。
【００２５】
層間絶縁層３００（樹脂）の表面には比較的大きな凹凸が生じているため、シード層をエッチングする際に、残渣が生じないようにかなりのオーバーエッチングが必要となる。このため、シード層にアンダーカットが生ずると共に、金属めっき層のパターンに細りが生じやすい。
【００２６】
このため、特に、第２配線層２２０（接続パッドＰ）のライン：スペースが１０：１０μｍ以下になってくると、出来上がりの線幅がかなり細くなって設計スペックから外れてしまう。引いては、線幅が細くなることにより、配線層と層間絶縁層との密着性が低下し、第２配線層２２０の一部が層間絶縁層３００の表面から脱落してしまうことがある。
【００２７】
このように、凹凸が生じている樹脂層上では、セミアディティブ法によってライン：スペースが１０：１０μｍ以下の配線層を歩留りよく形成することは困難である。
【００２８】
配線層のピッチの狭小化が困難になると、ビルドアップ配線層の積層数を増やして対応する必要があるため、配線基板の厚みが厚くなり、小型・薄型化の要求に対応することが困難になる。
【００２９】
また、配線基板１００のコア層１２０は全体の反りを抑えるため、その厚みが４００〜８００μｍと比較的厚く設定されている。そして、コア層１２０を貫通する貫通電極ＴＥの径は２００μｍ程度に設定される。
【００３０】
このように、コア層１２０には、第１、第２配線層２００、２２０やビアホールＶＨ（ビア導体）に比べてかなり太くて長い貫通電極ＴＥが形成されている。このため、配線基板１００の高周波信号の伝送ラインにおいて、貫通電極ＴＥでの信号反射が発生しやすくなり、高周波特性の劣化が懸念される。
【００３１】
以下に説明する実施形態の配線基板を使用することにより、上記した不具合を解消することができる。
【００３２】
（第１の実施の形態）
図２〜図４は第１実施形態の配線基板の製造方法を示す断面図、図５は第１実施形態の配線基板を示す断面図である。
【００３３】
第１実施形態の配線基板の製造方法では、図２（ａ）に示すように、まず、厚みが０．３〜１ｍｍのガラス基板１０ａを用意する。ガラス基板１０ａの一例としては、Ｅガラス又はＴガラスなどのアルミノホウケイ酸ガラスが使用される。Ｔガラスは、Ｅガラスに比較してＳｉＯ2とＡｌ2Ｏ3の成分比率を高めたガラスである。
【００３４】
次いで、図２（ｂ）に示すように、ガラス基板１０ａの上面から厚みの途中まで第１ホールＨ１を形成する。第１ホールＨ１は、レーザ、ドリル、ブラスト法、又はエッチングなどにより形成される。
【００３５】
例えば、ガラス基板１０ａの表面に開口する部分の第１ホールＨ１の開口端の径は５０μｍ程度であり、その深さは１００μｍ程度である。また、第１ホールＨ１の断面形状は、上部の径が底部の径より大きいテーパー形状で形成される。
【００３６】
次いで、図２（ｃ）に示すように、ガラス基板１０ａの第１ホールＨ１を含む上面に第１配線層２０を形成する。第１配線層２０は第１ホールＨ１を埋め込んだ状態で形成される。
【００３７】
第１配線層２０は例えばセミアディティブ法によって形成される。詳しく説明すると、まず、ガラス基板１０ａの上面及び第１ホールＨ１の内面に無電解めっき又はスパッタ法により銅などのシード層（不図示）を形成する。次いで、第１配線層２０が配置される部分に開口部が設けられためっきレジスト（不図示）を形成する。
【００３８】
さらに、シード層をめっき給電経路に利用する電解めっきによりめっきレジストの開口部に銅などの金属めっき層を形成する。このとき、ガラス基板１０ａの第１ホールＨ１が金属めっき層によって埋め込まれる。
【００３９】
次いで、めっきレジストを除去した後に、金属めっき層をマスクにしてシード層をエッチングする。これにより、シード層と金属めっき層とにより第１配線層２０が形成される。
【００４０】
続いて、図３（ａ）に示すように、ガラス基板１０ａの上に第１配線層２０を被覆する第１層間絶縁層３０を形成する。第１層間絶縁層３０は、熱硬化性のエポキシ樹脂やポリイミド樹脂などの樹脂フィルムを貼付し、真空プレス装置などで加熱・加圧することにより得られる。
【００４１】
あるいは、エポキシやポリイミドなどの液状の熱硬化性樹脂を塗布し、加熱によって硬化させてもよい。
【００４２】
さらに、第１層間絶縁層３０をレーザで加工することにより、第１配線層２０に到達する第１ビアホールＶＨ１を形成する。あるいは、第１層間絶縁層３０を感光性樹脂から形成し、フォトリソグラフィにより第１ビアホールＶＨ１を形成してもよい。
【００４３】
次いで、同じく図３（ａ）に示すように、第１配線層２０の形成方法と同様な方法により、第１ビアホールＶＨ１（ビア導体）を介して第１配線層２０に接続される第２配線層２２を第１層間絶縁層３０の上に形成する。
【００４４】
次いで、図３（ｂ）に示すように、第１層間絶縁層３０の形成方法と同様な方法により、第２配線層２２に到達する第２ビアホールＶＨ２が設けられた第２層間絶縁層３２を第１層間絶縁層３０の上に形成する。
【００４５】
さらに、同じく図３（ｂ）に示すように、同様な工程を繰り返すことにより、第２ビアホールＶＨ２（ビア導体）を介して第２配線層２２に接続される第３配線層２４を第２層間絶縁層３２の上に形成する。
【００４６】
続いて、図３（ｃ）に示すように、同様な工程を繰り返すことにより、第３配線層２４に到達する第３ビアホールＶＨ３が設けられた第３層間絶縁層３４を第２層間絶縁層３２の上に形成する。
【００４７】
さらに、同じく図３（ｃ）に示すように、同様な工程を繰り返すことにより、第３ビアホールＶＨ３（ビア導体）を介して第３配線層２４に接続される第４配線層２６を第３層間絶縁層３４の上に形成する。
【００４８】
次いで、第４配線層２６の接続部上に開口部３６ａが設けられたソルダレジスト３６を形成する。その後に、必要に応じて、第４配線層２６の接続部に下から順にニッケル／金めっき層を形成するなどしてコンタクト層を形成する。
【００４９】
ガラス基板１０ａは十分な剛性を有するため、ビルドアップ配線層（第２〜第４配線層２２，２４，２６）の製造工程において反りを防止する支持体として機能する。
【００５０】
続いて、図４（ａ）に示すように、図３（ｃ）の構造体を上下反転させ、ガラス基板１０ａの第１ホールＨ１が形成された面と反対面を厚み方向に加工して全体の厚みを薄くする。これにより、厚みが１００〜３００μｍに薄型化されたガラス基板層１０が得られる。
【００５１】
ガラス基板１０ａを加工する方法としては、ＣＭＰなどによる研磨、ドライエッチング、ウェットエッチング、又はブラスト加工などがある。
【００５２】
後述するように、本実施形態では、ガラス基板層１０の一方の面から形成された第１ホールＨ１と、他方の面から形成される第２ホールとが連通することによりスルーホールが形成される。このため、第１ホールＨ１内の第１配線層２０の上にガラス基板層１０が残るようにガラス基板１０ａが薄型化される。
【００５３】
次いで、図４（ｂ）に示すように、第１ホールＨ１上の部分のガラス基板層１０を加工することにより、第１ホールＨ１内の第１配線層２０に到達する第２ホールＨ２を形成する。図４（ｂ）の例では、ガラス基板層１０の表面に開口する部分の第２ホールＨ２の開口端の径は５０μｍ程度で、その深さは１００μｍ程度に設定される。
【００５４】
第２ホールＨ２の断面形状は、上部の径が底部の径より大きいテーパー形状で形成される。このようにして、第１ホールＨ１と第２ホールＨ２は、ガラス基板層１０の厚み方向の中央部を対称軸にして線対称に配置される。
【００５５】
続いて、図５に示すように、第２ホールＨ２内からガラス基板層１０の上面に、第２ホールＨ２を埋め込んだ状態で第１配線層２０に接続される接続パッドＰを形成する。接続パッドＰは島状に孤立して配置されていてもよいし、第２ホールＨ２からガラス基板層１０の上面に引き出して形成された配線の端部に配置されていてもよい。
【００５６】
接続パッドＰは銅などから形成され、必要に応じて、下から順にニッケル／金めっき層を形成するなどしてコンタクト層を表面に形成してもよい。
【００５７】
接続パッドＰは、表面が平滑なガラス基板層１０上に第１配線層２０の形成工程で説明したセミアディティブ法により形成される。このため、セミアディティブ法でのシード層のエッチング時において、凹凸が大きな樹脂層の上に形成する場合よりもオーバーエッチング量をかなり減らすことができる。その結果、ライン：スペースが１０：１０μｍ以下の狭小ピッチの接続パッドＰを形成することができる。
【００５８】
以上により、第１実施形態の配線基板１が得られる。
【００５９】
図５に示すように、第１実施形態の配線基板１では、ガラス基板層１０の下面から厚みの中央部まで第１ホールＨ１が形成され、上面から厚みの中央部まで第２ホールＨ２が形成されている。第１ホールＨ１の断面形状は下部（開口端）の径が上部（底部）の径より大きな逆テーパー形状となっている。また、第２ホールＨ２の断面形状は上部（開口端）の径が下部（底部）の径より大きな順テーパー形状となっている。
【００６０】
第１ホールＨ１と第２ホールＨ２とはガラス基板層１０の厚みの中央部で連通している。このようにして、ガラス基板層１０の厚み方向に第１ホールＨ１と第２ホールＨ２とが対称に配置されて、ガラス基板層１０を貫通するスルーホールＴＨが形成されている。
【００６１】
さらに、第１ホールＨ１からガラス基板層１０の下面に、第１ホールＨ１を埋め込んだ状態で第１配線層２０が形成されている。また、第２ホールＨ２からガラス基板層１０の上面に、第２ホールＨ２を埋め込んだ状態で接続パッドＰが形成されている。第１配線層２０と接続パッドＰとによりガラス基板層１０を貫通する貫通電ＴＥが形成されている。
【００６２】
このように、第１実施形態では、ガラス基板層１０の両面側から第１、第２ホールＨ１，Ｈ２がそれぞれ形成されてスルーホールＴＨが得られる。
【００６３】
本実施形態と違って、ガラス基板層１０に一方の面から径が５０μｍで深さが２００μｍのスルーホールを形成する場合は、アスペクト比が４（深さ／径）と大きくなるため、加工が容易ではなく、製造歩留りが低下するおそれがある。
【００６４】
しかも、スルーホールのアスペクト比が大きいと、前述したセミアディティブ法でスルーホールを金属めっき層で埋め込む際にボイドが発生するなどして歩留りが低下しやすい。
【００６５】
しかしながら、本実施形態では、ガラス基板層１０の両面から径が５０μｍの第１、第２ホールＨ１、Ｈ２を深さ１００μｍで形成して連通させてスルーホールＴＨを形成している。このため、第１、第２ホールＨ１、Ｈ２の各アスペクト比（深さ／径）が２と小さくなるため、加工が容易になり、製造歩留りを向上させることができる。
【００６６】
さらには、第１、第２ホールＨ１、Ｈ２を金属めっき層で埋め込む際にも、アスペクト比が小さいため、ボイドの発生などが回避されて配線層や接続パッドを信頼性よく形成することができる。
【００６７】
第１、第２ホールＨ１，Ｈ２はガラス基板層１０の厚み方向の中心位置で接続されることが好ましい。この場合、第１、第２ホールＨ１，Ｈ２のアスペクト比が共に小さくなり、金属めっき層で埋め込む際にボイドの発生が防止されるため好適である。
【００６８】
しかし、第１、第２ホールＨ１，Ｈ２は、ガラス基板層１０の厚み方向の中心位置に対し、ガラス基板層１０の厚みの±２０％程度上下に方向にずれて接続されていても特に支障はない。
【００６９】
また、第１、第２ホールＨ１，Ｈ２は、一方のホール底面に他方のホール底面が接続される際に、一方のホール底面中心に対して一方のホール直径の±２０％程度水平方向にずれて接続されていても支障はない。
【００７０】
以上のことは、後述する第２実施形態のように、ガラス基板層１０の代わりにシリコン基板層を使用する場合も同様である。
【００７１】
ガラス基板層１０の下面に形成された第１配線層２０の下には、第１配線層２０に到達する第１ビアホールＶＨ１が設けられた第１層間絶縁層３０が形成されている。そして、第１ビアホールＶＨ１（ビア導体）を介して第１配線層２０に接続される第２配線層２２が第１層間絶縁層３０の下に形成されている。
【００７２】
また同様に、第２配線層２２の下には、第２配線層２２に到達する第２ビアホールＶＨ２が設けられた第２層間絶縁層３２が形成されている。そして、第２ビアホールＶＨ２（ビア導体）を介して第２配線層２２に接続される第３配線層２４が第２層間絶縁層３２の下に形成されている。
【００７３】
また同様に、第３配線層２４の下には、第３配線層２４に到達する第３ビアホールＶＨ３が設けられた第３層間絶縁層３４が形成されている。そして、第３ビアホールＶＨ３（ビア導体）を介して第３配線層２４に接続される第４配線層２６が第３層間絶縁層３４の下に形成されている。さらに、第３層間絶縁層３４の下には、第３配線層２４の接続部上に開口部３６ａが設けられたソルダレジスト３６が形成されている。
【００７４】
接続パッドＰ及び各配線層２０，２２，２４，２６は、ホールＨ１，Ｈ２又はビアホールＶＨ１〜ＶＨ３に充填された部分と、ガラス基板層１０又は層間絶縁層３０，３２，３４の上に形成された配線パターン部とからそれぞれ形成される。
【００７５】
図５の例では、ガラス基板層１０の下に、第１配線層２０に接続される３層のビルドアップ配線層を積層しているが、第１配線層２０に接続されるビルドアップ配線層の積層数はｎ層（ｎは１以上の整数）で任意に設定することができる。
【００７６】
次に、本実施形態の配線基板１に半導体チップをフリップチップ接続する方法について説明する。図６に示すように、図５の配線基板１の接続パッドＰの上に半導体チップ４０のはんだバンプ４２を配置し、リフロー加熱する。
【００７７】
これにより、配線基板１の接続パッドＰに半導体チップ４０のはんだバンプ４２がフリップチップ接続される。さらに、第４配線層２６にはんだボールなどの外部接続端子２８を形成する。半導体チップ４０と配線基板１との間にアンダーフィル樹脂を充填してもよい。
【００７８】
これにより、第１実施形態の半導体装置５が得られる。
【００７９】
このとき、配線基板１の半導体チップ４０の搭載面は、半導体チップ（シリコン）と熱膨張係数が近似するガラス基板層１０からなり、そのガラス基板層１０に接続パッドＰが形成されている。
【００８０】
ガラス基板層１０及び半導体チップ４０の熱膨張係数は３〜６ｐｐｍ／℃である。そして、ガラス基板層１０の熱膨張係数は半導体チップ４０の熱膨張係数の±３０％程度である。
【００８１】
このため、半導体チップ４０をフリップチップ接続する際の加熱処理によって配線基板１が半導体チップ４０より大きく伸びたり反ったりする不具合が解消される。
【００８２】
これにより、半導体チップ４０のはんだバンプ４２のピッチが１００μｍ以下に狭小化される場合であっても、半導体チップ４０のはんだバンプ４２を配線基板１の接続パッドＰに精度よく配置することができる。
【００８３】
また、前述したように、ガラス基板層１０のスルーホールＴＨは、両面側から形成された第１ホールＨ１と第２ホールＨ２とが連通して得られ、径が５０μｍ程度で深さが１００〜３００μｍ程度に設定される。
【００８４】
このため、予備的事項で説明した配線基板１００のコア基板１２０に形成される貫通電極ＴＥ（径：２００μｍ、長さ：４００〜８００μｍ）より、貫通電極ＴＥの径を小さくかつ長さを短くすることができる。
【００８５】
これにより、配線基板１の高周波信号の伝送ラインにおいて、貫通電極ＴＥでの信号反射が発生しにくくなり、高周波特性の劣化が防止される。
【００８６】
さらに、剛性の強いガラス基板層１０を基板として使用するため、配線基板１内で熱応力などが発生するとしても配線基板１の反りの発生を防止することができる。
【００８７】
また、基板として機能するガラス基板層１０の厚みを１００〜３００μｍに薄くできるため、予備的事項の配線基板１００よりも配線基板１全体の薄型化が可能になる。
【００８８】
図７には、第１実施形態の変形例の配線基板１ａが示されている。図７に示すように、ガラス基板層１０の第２ホールＨ２に接続パッドを形成する際に、第２ホールＨ２を埋め込まずに、内部に孔が残るように第２ホールＨ２の内面に凹状接続パッドＰＸを形成してもよい。凹状接続パッドＰＸは、銅（Ｃｕ）又は金（Ａｕ）から形成される。
【００８９】
凹状接続パッドＰＸを形成する方法としては、まず、ガラス基板層１０の上面及び第２ホールＨ２の内面に銅又は金からなる薄膜の金属層をスパッタ法などにより形成する。その後に、フォトリソグラフィ及びエッチングにより金属層をパターニングして第２ホールＨ２の内面に凹状接続パッドＰＸを残す。これにより、第２ホールＨ２の内面に沿って金金属層が形成された凹状接続パッドＰＸが得られる。
【００９０】
あるいは、セミアディティブ法や無電解めっきによって凹状接続パッドＰＸを形成してもよい。
【００９１】
変形例の配線基板１ａでは、第１配線層２０と凹状接続パッドＰＸとにより貫通電極ＴＥが形成される。
【００９２】
変形例の配線基板１ａを採用する場合は、銅（Ｃｕ）又は金（Ａｕ）からなる金属バンプ４４を備えた半導体チップ４０が使用される。
【００９３】
そして、図８に示すように、半導体チップ４０の金属バンプ４４を配線基板１ａの凹状接続パッドＰＸに嵌合させて接続する。半導体チップ４０の金属バンプ４４と配線基板１ａの凹状接続パッドＰＸとは、銅−銅又は金―金の金属接合により電気的に接続される。さらに、第４配線層２６にはんだボールを搭載するなどして外部接続端子２８を設ける。
【００９４】
これにより、第１実施形態の変形例の半導体装置５ａが得られる。
【００９５】
（第２の実施の形態）
図９〜図１２は第２実施形態の配線基板の製造方法を示す断面図、図１３は第２実施形態の配線基板を示す断面図である。
【００９６】
第２実施形態の特徴は、第１実施形態のガラス基板の代わりにシリコン基板を使用することにある。第２実施形態では、第１実施形態と同一工程及び同一要素についてはその詳しい説明を省略する。
【００９７】
第２実施形態の配線基板の製造方法では、図９（ａ）に示すように、まず、厚みが０．３〜１ｍｍのシリコン基板５０ａを用意し、第１実施形態と同様な方法により、シリコン基板５０ａの上面から厚みの途中まで第１ホールＨ１を形成する。
【００９８】
次いで、図９（ｂ）に示すように、シリコン基板５０ａを熱酸化することにより、シリコン基板５０ａの両面及び第１ホールＨ１の内面にシリコン酸化層からなる絶縁層５２を形成する。あるいは、ＣＶＤ法によりシリコン基板５０ａの第１ホールＨ１が形成された面にシリコン酸化層又はシリコン窒化層を形成して絶縁層５２としてもよい。
【００９９】
次いで、図９（ｃ）に示すように、第１実施形態と同様な方法により、シリコン基板５０ａの第１ホールＨ１を含む部分の絶縁層５２上に第１配線層２０を形成する。第１配線層２０は第１ホールＨ１を埋め込んで形成される。
【０１００】
続いて、図１０（ａ）に示すように、第１実施形態の図３（ａ）〜（ｃ）と同一工程を遂行することにより、第１配線層２０に接続される３層のビルドアップ配線層（第２、第３、第４配線層２２，２４、２６）を形成する。
【０１０１】
続いて、図１０（ｂ）に示すように、図１０（ａ）の構造体を上下反転させ、絶縁層５２及びシリコン基板５０ａを厚み方向に加工することにより、シリコン基板５０ａの全体の厚みを薄くする。これにより、厚みが１００〜３００μｍ程度に薄型化されたシリコン基板層５０が得られる。このとき、第１実施形態と同様に、シリコン基板５０ａは第１配線層２０の上にシリコン基板層５０が残るように加工される。
【０１０２】
次いで、図１１（ａ）に示すように、第１ホールＨ１上の部分のシリコン基板層５０及び絶縁層５２を加工することにより、第１配線層２０に到達する第２ホールＨ２を形成する。
【０１０３】
さらに、図１１（ｂ）に示すように、ＣＶＤ法によりシリコン基板層５０の上面及び第２ホールＨ２の内面にシリコン酸化層又はシリコン窒化層を形成して絶縁層５４を得る。
【０１０４】
次いで、図１２（ａ）に示すように、第２ホールＨ２に対応する部分に開口部５６ａが設けられたレジスト５６をフォトリソグラフィによってパターニングする。例えば、ドライフィルムレジストを貼付し、露光・現像を行うことにより開口部５６ａが設けられたレジスト５６が得られる。
さらに、レジスト５６の開口部５６ａを通して異方性ドライエッチングにより第２ホールＨ２の底部の絶縁層５４をエッチングして除去する。その後に、レジスト５６が除去される。
【０１０５】
これにより、図１２（ｂ）に示すように、シリコン基板層５０の上面及び第２ホールＨ２の側壁に絶縁層５４が残され、第２ホールＨ２の底部に第１配線層２０が露出した状態になる。
【０１０６】
このようにして、第１ホールＨ１と第２ホールＨ２とより、シリコン基板層５０を貫通するスルーホールＴＨが得られる。
【０１０７】
なお、絶縁層５４をフォトリソグラフィ及びエッチングによりパターニングする方法の他に、感光性絶縁樹脂層によって絶縁層５４を形成してもよい。この場合は、図１１（ａ）のシリコン基板層５０の上に液状又はペースト状の感光性絶縁樹脂材料を塗布し、次いで露光・現像により第２ホールＨ２の底部の絶縁樹脂を除去し、加熱して硬化させる。これにより、同様に、第２ホールＨ２の底部に第１配線層２０が露出した状態で絶縁層５４を形成することができる。
【０１０８】
感光性絶縁樹脂としては、フェノール系感光性樹脂、ポリイミド系感光性樹脂、ポリペンゾオキサゾール系感光性樹脂などを使用することができる。
【０１０９】
絶縁層５４の厚みは第２ホールＨ２の径や深さによるが、例えば２〜５０μｍに設定される。
【０１１０】
続いて、図１３に示すように、第１実施形態と同様に、シリコン基板層５０の第２ホールＨ２を含む部分の絶縁層５４の上に第１配線層２０に電気的に接続される接続パッドＰを形成する。接続パッドＰは第２ホールＨ２を埋め込んだ状態で形成される。
【０１１１】
これにより、第２実施形態の配線基板２が得られる。
【０１１２】
図１３に示すように、第２実施形態の配線基板２では、第１実施形態の配線基板１においてガラス基板層１０の代わりにシリコン基板層５０が使用されている。
【０１１３】
そして、第１実施形態と同様に、シリコン基板層５０の両面側から形成された第１ホールＨ１及び第２ホールＨ２が連通することによってスルーホールＴＨが形成されている。シリコン基板層５０の両面側及びスルーホールＴＨの内面には絶縁層５２，５４が形成されている。
【０１１４】
さらに、第１ホールＨ１からシリコン基板層５０の下面の絶縁層５２上に、第１ホールＨ１を埋め込んだ状態で第１配線層２０が形成されている。また、第２ホールＨ２からシリコン基板層５０の上面の絶縁層５４上に、第２ホールＨ２を埋め込んだ状態で第１配線層２０に接続される接続パッドＰが形成されている。
【０１１５】
第１配線層２０と接続パッドＰとによってシリコン基板層５０を貫通する貫通電ＴＥが形成されている。さらに、第１実施形態と同様に、シリコン基板層５０の下に、第１配線層に２０に接続される３層のビルドアップ配線層（第２、第３、第４配線層２２，２４，２６）が形成されている。
【０１１６】
第２実施形態の配線基板２は第１実施形態と同様な効果を奏する。
【０１１７】
そして、図１４に示すように、第１実施形態と同様に、半導体チップ４０のはんだバンプ４２が配線基板２の接続パッドＰにリフロー加熱によりフリップチップ接続される。さらに、第４配線層２６にはんだボールを搭載するなどして外部接続端子２８を設ける。
【０１１８】
これにより、第２実施形態の半導体装置６が得られる。
【０１１９】
このとき、配線基板２の半導体チップ４０の搭載面は、半導体チップ４０（シリコン）と熱膨張係数が同一のシリコン基板層５０からなり、そのシリコン基板層５０に接続パッドＰが形成されている。
【０１２０】
シリコン基板層５０及び半導体チップ４０の熱膨張係数は３〜６ｐｐｍ／℃である。そして、シリコン基板層５０の熱膨張係数は半導体チップ４０の熱膨張係数の±３０％程度である。
【０１２１】
このため、半導体チップ４０をフリップチップ接続する際の加熱処理によって配線基板２が半導体チップ４０より大きく伸びたり反ったりする不具合が解消される。
【０１２２】
これにより、半導体チップ４０のはんだバンプ４２のピッチが１００μｍ以下に狭小化される場合であっても、半導体チップ４０のはんだバンプ４２を配線基板２の接続パッドＰに精度よく配置することができる。
【０１２３】
また、第１実施形態のガラス基板層１０を使用する場合と同様に、シリコン基板層５０の表面は樹脂による絶縁層の表面よりも平滑であるため、セミアディティブ法によって狭小ピッチの接続パッドＰを形成することができる。
【０１２４】
さらに、第１実施形態のガラス基板層１０を使用する場合と同様に、シリコン基板層５０に形成される貫通電極ＴＥはその径を小さくかつ長さを短くできるので、高周波特性の劣化が防止される。
【０１２５】
第２実施形態の配線基板２においても、第１実施形態の変形例の配線基板１ａと同様に、第２ホールＨ２の内面に凹状接続パッドを形成し、半導体チップの金属バンプを凹状接続パッドに嵌合させてもよい。
【０１２６】
（第３の実施の形態）
図１５及び図１６は第３実施形態の配線基板の製造方法示す断面図、図１７は第３実施形態の配線基板を示す断面図である。
【０１２７】
第１及び第２実施形態では、ガラス基板層又はシリコン基板層の両面側から第１、第２ホールを形成してそれらを連通させてスルーホールを形成している、これにより、各ホールのアスペクト比を小さくすることにより、ホールの加工及びホールへの金属めっきの埋込を容易にしている。
【０１２８】
第３実施形態では、ガラス基板層又はシリコン基板層に設けられるスルーホールの径が比較的大きい場合に、コスト削減のために基板層の一方の面のみからホールを形成してスルーホールを得る形態について説明する。
【０１２９】
第３実施形態では、第１実施形態と同一工程及び同一要素についてはその詳しい説明を省略する。
【０１３０】
第３実施形態の配線基板の製造方法では、図１５（ａ）に示すように、まず、第１実施形態と同様に、ガラス基板１０ａを用意し、ガラス基板１０ａの上面から厚みの途中まで加工することによりホールＨを形成する。
【０１３１】
第３実施形態では、最終的にガラス基板層に設けられるスルーホールの径は１００μｍ程度であり、第１、第２実施形態のガラス基板層又はシリコン基板層のスルーホールの径（５０μｍ）よりかなり大きく設定される。スルーホールの径はガラス基板１０ａの表面に開口する最端の径のことである。
【０１３２】
従って、ホールＨの径を１００μｍとし、その深さを２００μｍとすると、アスペクト比（深さ／径）は２となり、片面側から形成するとしても加工が容易となる。
【０１３３】
ホールＨの断面形状は、上部の径が底部の径より大きいテーパー形状に設定される。
【０１３４】
次いで、図１５（ｂ）に示すように、第１実施形態と同様に、ガラス基板１０ａのホールＨを含む部分にホールＨを埋め込むようにして第１配線層２０を形成する。
【０１３５】
続いて、図１６（ａ）に示すように、第１実施形態の図３（ａ）〜（ｃ）と同一の工程を遂行することにより、第１配線層２０に接続される３層のビルドアップ配線層（第２、第３、第４配線層２２，２４，２６）を形成する。
【０１３６】
次いで、図１６（ｂ）に示すように、図１６（ａ）の構造体を上下反転させ、ガラス基板１０ａの露出面をホールＨの底部の第１配線層２０が露出するまで加工して薄くする。これにより、薄型化されたガラス基板層１０が得られ、ガラス基板層１０の上面から第１配線層２０が露出した状態となる。そして、ホールＨがガラス基板層１０を貫通するスルーホールＴＨとなり、第１配線層２０がスルーホールＴＨに充填された貫通電極ＴＥとして機能する。
【０１３７】
その後に、図１７に示すように、第１配線層２０に電気的に接続される接続パッドＰをホールＨ（第１配線層２０）上からガラス基板層１０の上面に形成する。
【０１３８】
以上により、第３実施形態の配線基板３が得られる。
【０１３９】
以上説明したように、第３実施形態では、まず、ガラス基板１０ａの一方の面から厚みの途中までレーザなどで順テーパー形状のホールＨを形成する。さらに、ホールＨに第１配線層２０を形成した後に、ガラス基板１０ａの反対面を第１配線層２０が露出するまで薄くしてスルーホールＴＨを得る。
【０１４０】
このため、第３実施形態の配線基板３では、ガラス基板層１０に上部の径が下部の径より小さい逆テーパー形状のスルーホールＴＨが形成されている。スルーホールＴＨ内からガラス基板層１０の下面にスルーホールＴＨを埋め込んだ状態で第１配線層２０が形成されている。さらに、ガラス基板層１０の上面に第１配線層２０に接続される接続パッドＰが形成されている。
【０１４１】
また、第１実施形態と同様に、ガラス基板層１０の下に、第１配線層２０に接続される３層のビルドアップ配線層（第２、第３、第４配線層２２，２４，２６）が形成されている。
【０１４２】
そして、図１８に示すように、第１実施形態と同様に、半導体チップ４０のはんだバンプ４２が配線基板３の接続パッドＰにリフロー加熱によりフリップチップ接続される。さらに、第４配線層２６にはんだボールを搭載するなどして外部接続端子２８を設ける。
【０１４３】
これにより、第３実施形態の半導体装置７が得られる。
【０１４４】
第３実施形態の配線基板３は、第１実施形態と同様な効果を奏する。さらに、第３実施形態は、ガラス基板層１０に比較的大きな径のスルーホールＴＨを設ける場合において有用であり、その場合に第１、第２実施形態よりも工程が削減されてコスト低減を図ることができる。
【０１４５】
（第４の実施の形態）
図１９は第４実施形態の配線基板を示す断面図である。第４実施形態の特徴は、第３実施形態のガラス基板層の代わりにシリコン基板層を使用することにある。第４実施形態では、第１実施形態と同一工程及び同一要素についてはその詳しい説明を省略する。
【０１４６】
図１９に示すように、第４実施形態の配線基板４では、第３実施形態の図１７の配線基板３においてガラス基板層１０をシリコン基板層５０に代えている。そして、第３実施形態と同様に、シリコン基板層５０に上部の径が下部の径より小さい逆テーパー形状のスルーホールＴＨが形成されている。
【０１４７】
第４実施形態では、シリコン基板層５０の両面及びスルーホールＴＨの内面に絶縁層５２，５４が形成されている。そして、スルーホールＴＨ内の第１配線層２０上の絶縁層５４に開口部５４ａが形成されている。接続パッドＰは絶縁層５４の開口部５４ａを介して第１配線層２０に接続されている。
【０１４８】
第４実施形態の配線基板４を製造する際には、第３実施形態の図１５（ａ）の工程でシリコン基板を使用し、ホールＨを形成した後に、シリコン基板の上面及びホールＨの内面に熱酸化又はＣＶＤ法により絶縁層５２を形成する。
【０１４９】
さらに、図１６（ｂ）の工程の後で、シリコン基板層５０の上面にＣＶＤ法により絶縁層５４を形成し、絶縁層５４をパターニングして第１配線層２０上に開口部５４ａを形成すればよい。
【０１５０】
そして、図２０に示すように、第１実施形態と同様に、半導体チップ４０のはんだバンプ４２が配線基板４の接続パッドＰにリフロー加熱によりフリップチップ接続される。さらに、第４配線層２６にはんだボールを搭載するなどして外部接続端子２８を設ける。
【０１５１】
これにより、第４実施形態の変形例の半導体装置８が得られる。
【０１５２】
第４実施形態の配線基板４は、第１実施形態と同様な効果を奏する。さらに、第３実施形態と同様に、シリコン基板層５０に比較的大きな径のスルーホールＴＨを設ける場合に有用であり、その場合に第１、第２実施形態よりも工程が削減されてコスト低減を図ることができる。
【符号の説明】
【０１５３】
１，１ａ，２，３，４…配線基板、５，５ａ，６，７，８…半導体装置、１０ａ…ガラス基板、１０…ガラス基板層、２０…第１配線層、２２…第２配線層、２４…第３配線層、２６…第４配線層、２８…外部接続端子、３０…第１層間絶縁層、３２…第２層間絶縁層、３４…第３層間絶縁層、３６…ソルダレジスト、３６ａ，５４ａ，５６ａ…開口部、４０…半導体チップ、４２…はんだバンプ、４４…金属バンプ、５０ａ…シリコン基板、５０…シリコン基板層、５２，５４…絶縁層、５６…レジスト、Ｈ…ホール、Ｈ１…第１ホール、Ｈ２…第２ホール、Ｐ…接続パッド、ＰＸ…凹状接続パッド、ＴＥ…貫通電極、ＴＨ…スルーホール、ＶＨ１…第１ビアホール、ＶＨ２…第２ビアホール、ＶＨ３…第３ビアホール。
【特許請求の範囲】
【請求項１】
ガラス又はシリコンからなり、下面に開口した第１ホールと上面に開口した第２ホールとが連通してなるスルーホールを備えた基板層と、
前記第１ホールに形成された配線層と、
前記第２ホールに形成されて前記配線層に接続された接続パッドと、
前記基板層の下面に形成された絶縁層及び他の配線層とを有することを特徴とする配線基板。
【請求項２】
前記第１ホールの下部の径は上部の径より大きく、かつ、前記第２ホールの上部の径は下部の径より大きいことを特徴とする請求項１に記載の配線基板。
【請求項３】
前記接続パッドは、前記第２ホールを埋め込んで形成されるか、あるいは、前記第２ホールの内面に層状に形成されていることを特徴とする請求項１又は２に記載の配線基板。
【請求項４】
ガラス又はシリコンからなり、上部の径が下部の径より小さいスルーホールを備えた基板層と、
前記スルーホール内から前記基板層の下面に形成された配線層と、
前記配線層に接続されて前記ホールの上に形成された接続パッドと、
前記基板層の下面に形成された絶縁層及び配線層とを有することを特徴とする配線基板。
【請求項５】
ガラス又はシリコンからなり、下面に開口した第１ホールと上面に開口した第２ホールとが連通してなるスルーホールを備えた基板層と、
前記第１ホールに形成された配線層と、
前記第２ホールに形成されて前記配線層に接続された接続パッドと、
前記基板層の下面に形成された絶縁層及び他の配線層と、
前記接続パッドに接続された半導体チップとを有することを特徴とする半導体装置。
【請求項６】
ガラス又はシリコンからなる基板にその厚みの途中まで第１ホールを形成する工程と、
前記第１ホールを含む前記基板の上に配線層を形成する工程と、
前記配線層の上に絶縁層及び他の配線層を形成する工程と、
前記基板の前記第１ホールが形成された面の反対面側から、前記配線層の上に前記基板が残るように前記基板の厚みを薄くして基板層を得る工程と、
前記第１ホールに対応する部分の前記基板層に、前記配線層に到達する第２ホールを形成する工程と、
前記配線層に接続される接続パッドを前記第２ホールに形成する工程とを有することを特徴とする配線基板の製造方法。
【請求項７】
前記第１ホールを形成する工程において、前記第１ホールの上部の径は底部の径より大きく設定され、かつ、
前記第２ホールを形成する工程において、前記第２ホールの上部の径は底部の径より大きく設定されることを特徴とする請求項６に記載の配線基板の製造方法。
【請求項８】
前記接続パッドを形成する工程において、前記接続パッドは、前記第２ホールを埋め込んで形成されるか、あるいは、前記第２ホールの内面に層状に形成されることを特徴とする請求項６又は７に記載の配線基板の製造方法。
【請求項９】
ガラス又はシリコンからなる基板にその厚みの途中までホールを形成する工程と、
前記ホールを含む前記基板の上に配線層を形成する工程と、
前記配線層の上に絶縁層及び他の配線層を形成する工程と、
前記基板の前記ホールが形成された面と反対面を前記配線層が露出するまで加工することにより、前記基板の厚みを薄くして基板層を得る工程と、
前記基板層の加工面の上に、前記配線層に接続される接続パッドを形成する工程とを有することを特徴とする配線基板の製造方法。
【請求項１０】
前記接続パッドに半導体チップが接続されることを特徴とする請求項６乃至９のいずれか一項に記載の配線基板の製造方法。
【請求項１】
ガラス又はシリコンからなり、下面に開口した第１ホールと上面に開口した第２ホールとが連通してなるスルーホールを備えた基板層と、
前記第１ホールに形成された配線層と、
前記第２ホールに形成されて前記配線層に接続された接続パッドと、
前記基板層の下面に形成された絶縁層及び他の配線層とを有することを特徴とする配線基板。
【請求項２】
前記第１ホールの下部の径は上部の径より大きく、かつ、前記第２ホールの上部の径は下部の径より大きいことを特徴とする請求項１に記載の配線基板。
【請求項３】
前記接続パッドは、前記第２ホールを埋め込んで形成されるか、あるいは、前記第２ホールの内面に層状に形成されていることを特徴とする請求項１又は２に記載の配線基板。
【請求項４】
ガラス又はシリコンからなり、上部の径が下部の径より小さいスルーホールを備えた基板層と、
前記スルーホール内から前記基板層の下面に形成された配線層と、
前記配線層に接続されて前記ホールの上に形成された接続パッドと、
前記基板層の下面に形成された絶縁層及び配線層とを有することを特徴とする配線基板。
【請求項５】
ガラス又はシリコンからなり、下面に開口した第１ホールと上面に開口した第２ホールとが連通してなるスルーホールを備えた基板層と、
前記第１ホールに形成された配線層と、
前記第２ホールに形成されて前記配線層に接続された接続パッドと、
前記基板層の下面に形成された絶縁層及び他の配線層と、
前記接続パッドに接続された半導体チップとを有することを特徴とする半導体装置。
【請求項６】
ガラス又はシリコンからなる基板にその厚みの途中まで第１ホールを形成する工程と、
前記第１ホールを含む前記基板の上に配線層を形成する工程と、
前記配線層の上に絶縁層及び他の配線層を形成する工程と、
前記基板の前記第１ホールが形成された面の反対面側から、前記配線層の上に前記基板が残るように前記基板の厚みを薄くして基板層を得る工程と、
前記第１ホールに対応する部分の前記基板層に、前記配線層に到達する第２ホールを形成する工程と、
前記配線層に接続される接続パッドを前記第２ホールに形成する工程とを有することを特徴とする配線基板の製造方法。
【請求項７】
前記第１ホールを形成する工程において、前記第１ホールの上部の径は底部の径より大きく設定され、かつ、
前記第２ホールを形成する工程において、前記第２ホールの上部の径は底部の径より大きく設定されることを特徴とする請求項６に記載の配線基板の製造方法。
【請求項８】
前記接続パッドを形成する工程において、前記接続パッドは、前記第２ホールを埋め込んで形成されるか、あるいは、前記第２ホールの内面に層状に形成されることを特徴とする請求項６又は７に記載の配線基板の製造方法。
【請求項９】
ガラス又はシリコンからなる基板にその厚みの途中までホールを形成する工程と、
前記ホールを含む前記基板の上に配線層を形成する工程と、
前記配線層の上に絶縁層及び他の配線層を形成する工程と、
前記基板の前記ホールが形成された面と反対面を前記配線層が露出するまで加工することにより、前記基板の厚みを薄くして基板層を得る工程と、
前記基板層の加工面の上に、前記配線層に接続される接続パッドを形成する工程とを有することを特徴とする配線基板の製造方法。
【請求項１０】
前記接続パッドに半導体チップが接続されることを特徴とする請求項６乃至９のいずれか一項に記載の配線基板の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２０１３−６２４７４（Ｐ２０１３−６２４７４Ａ）
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願番号】特願２０１１−２０１７０７（Ｐ２０１１−２０１７０７）
【出願日】平成２３年９月１５日（２０１１．９．１５）
【出願人】（０００１９０６８８）新光電気工業株式会社 (1,516)
【Ｆターム（参考）】
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願日】平成２３年９月１５日（２０１１．９．１５）
【出願人】（０００１９０６８８）新光電気工業株式会社 (1,516)
【Ｆターム（参考）】
[ Back to top ]