階調電圧発生回路、駆動回路及び電気光学装置
【課題】 低コスト且つ低消費電力で、種々のガンマ特性に応じた階調電圧を安定して供給できる階調電圧発生回路、駆動回路及び電気光学装置を提供する。
【解決手段】 階調電圧発生回路１４０は、第１及び第２の電源線間に直列に接続された固定抵抗の（Ｊ＋１）（Ｊは正の整数）個の抵抗素子により両電源線間の電圧を分圧した第１〜第Ｊの入力分圧ノードを有する入力側抵抗回路１４２と、各入力分圧ノードの電圧が入力される第１〜第Ｊのボルテージフォロワ回路ＯＰＡＭＰ１〜ＯＰＡＭＰＪと、両電源線間に接続され両端の間の電圧を分圧した各出力分圧ノードが各ボルテージフォロワ回路によって駆動される第１〜第Ｊの出力分圧ノードを有する出力側抵抗回路１４４と、出力側抵抗回路１４４の両端の電圧を分圧するＫ（Ｊ＜Ｋ、Ｋは整数）個の抵抗分割ノードの中からＬ（Ｊ＜Ｌ＜Ｋ、Ｌは整数）種類の抵抗分割ノードの電圧を階調電圧として出力する階調電圧選択回路１４６とを含む。第ｉ（１≦ｉ≦Ｊ、ｉは整数）の出力分圧ノードの電圧は、第ｉの入力分圧ノードの電圧と等しい。
【解決手段】 階調電圧発生回路１４０は、第１及び第２の電源線間に直列に接続された固定抵抗の（Ｊ＋１）（Ｊは正の整数）個の抵抗素子により両電源線間の電圧を分圧した第１〜第Ｊの入力分圧ノードを有する入力側抵抗回路１４２と、各入力分圧ノードの電圧が入力される第１〜第Ｊのボルテージフォロワ回路ＯＰＡＭＰ１〜ＯＰＡＭＰＪと、両電源線間に接続され両端の間の電圧を分圧した各出力分圧ノードが各ボルテージフォロワ回路によって駆動される第１〜第Ｊの出力分圧ノードを有する出力側抵抗回路１４４と、出力側抵抗回路１４４の両端の電圧を分圧するＫ（Ｊ＜Ｋ、Ｋは整数）個の抵抗分割ノードの中からＬ（Ｊ＜Ｌ＜Ｋ、Ｌは整数）種類の抵抗分割ノードの電圧を階調電圧として出力する階調電圧選択回路１４６とを含む。第ｉ（１≦ｉ≦Ｊ、ｉは整数）の出力分圧ノードの電圧は、第ｉの入力分圧ノードの電圧と等しい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、階調電圧発生回路、駆動回路及び電気光学装置に関する。
【背景技術】
【０００２】
近年、液晶表示装置等の電気光学装置の普及に伴い、より一層の表示品位の向上、高精細化等の要求がある。
【０００３】
一般に、電気光学装置に代表される表示装置は、それぞれ固有のガンマ特性を有している。そして、表示装置の入力（入力電圧、入力信号等）と出力（階調、光透過率、明るさ等）とは、直線的な正比例関係になく、指数関数的な関係にある。そこで表示装置の入力と出力とを直線的に正比例関係にするために、表示装置の入力に対してガンマ特性を考慮した出力の補正を行い、表示装置が画像データに基づいて正しい階調を表現できるようにしている。
【０００４】
このような表示装置の中で、液晶表示装置は多くの電子機器に搭載される。液晶表示装置は、パッシブマトリクス型液晶表示装置、アクティブマトリクス型液晶表示に大別でき、それぞれ異なる階調制御により階調表示を実現する。
【０００５】
パッシブマトリクス型液晶表示装置は、液晶を介して対向配置される２つの電極の交点部分を画素としてマトリクス制御により表示を実現する。このため、構造が単純である。ところが、画素毎に階調制御を行うことが困難であるため、アクティブマトリクス型液晶表示装置と比較して画像の高精細化や多階調化の実現は難しいと言われている。
【０００６】
これに対し、アクティブマトリクス型液晶表示装置は、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）等のスイッチング素子により各画素を個別的に制御できるため、多階調の実現が容易である。
【０００７】
このアクティブマトリクス型液晶表示装置を駆動する液晶駆動回路（広義には駆動回路）が、例えば特許文献１、２に開示されている。この液晶駆動回路は、画像データに基づいて、ガンマ補正が施された階調電圧を液晶表示装置のデータ線に供給する。
【特許文献１】特開２００３−２２０６２号公報
【特許文献２】特開２００３−２２０６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、使用される液晶材等に応じて液晶表示装置のガンマ特性が異なるばかりでなく、同一製品であっても製造ばらつき等に起因してガンマ特性が異なる場合がある。従って、異なるガンマ特性を有する液晶駆動回路を提供するためには、階調電圧をガンマ特性に応じて調整できることが望ましい。
【０００９】
また、画質を劣化させないために、１走査期間中の所定の書き込み時間内に、データ線の電圧が、目的とする階調電圧に到達していることが必要とされる。液晶表示装置の表示領域が拡大したり、画素の高精細化を実現したりしようとすると、データ線の本数が増加する。そのため、１垂直走査期間という限られた期間内で１走査期間が短くなる傾向にある。従って、ガンマ補正後の階調電圧もまた、できるだけ早く、目的とする電圧に到達させる必要がある。そして、液晶表示装置が携帯型の電子機器に搭載されるためには、低コスト化且つ低消費電力化も実現させる必要がある。
【００１０】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、低コスト且つ低消費電力で、種々のガンマ特性に応じた階調電圧を安定して供給できる階調電圧発生回路、駆動回路及び電気光学装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するために本発明は、複数の階調電圧を発生するための階調電圧発生回路であって、第１及び第２の電源線の間に直列に接続されその抵抗値が固定の第１〜第（Ｊ＋１）（Ｊは正の整数）の抵抗素子を有し、前記第１〜第（Ｊ＋１）の抵抗素子により前記第１及び第２の電源線の間の電圧を分圧した第１〜第Ｊの入力分圧ノードを有する第１の抵抗回路と、前記第１〜第Ｊの入力分圧ノードの各入力分圧ノードの電圧が各インピーダンス変換回路の入力に供給される第１〜第Ｊのインピーダンス変換回路と、前記第１及び第２の電源線の間に接続され、前記第１及び第２の電源線の間の電圧を分圧した各出力分圧ノードが各インピーダンス変換回路によって駆動される第１〜第Ｊの出力分圧ノードを有する第２の抵抗回路と、前記第２の抵抗回路の両端の電圧を分圧する第１〜第Ｋ（Ｊ＜Ｋ、Ｋは整数）の抵抗分割ノードの電圧の中からＬ（Ｊ＜Ｌ＜Ｋ、Ｌは整数）種類の抵抗分割ノードの電圧を階調電圧として出力する階調電圧選択回路とを含み、第ｉ（１≦ｉ≦Ｊ、ｉは整数）の出力分圧ノードの電圧が、第ｉの入力分圧ノードの電圧と等しい階調電圧発生回路に関係する。
【００１２】
階調電圧を信号線に供給する場合、信号線の電圧が変化して目的とする階調電圧のレベルに到達するまでに時間を要する。この時間は、信号線の容量成分と第２の抵抗回路の各抵抗素子の抵抗成分とで定まる時定数に対応する。従って、この時間を考慮して、所定の書き込み時間内に信号線の電圧を目的の電圧に到達させる必要がある。
【００１３】
本発明によれば、第１〜第Ｊのインピーダンス変換回路が第２の抵抗回路の第１〜第Ｊの出力分圧ノードを駆動するため、第２の抵抗回路の両端の電圧を分圧する場合に比べて、高い駆動能力でいち早く目的とする電圧に到達させることができる。
【００１４】
また第１の抵抗回路の各抵抗素子を可変抵抗にして、各インピーダンス変換回路の入力電圧を可変にして階調電圧を調整する場合と対比すると、本発明においては、インピーダンス変換回路の入力側の電圧と出力側の電圧とが同一となる。このため、第１の抵抗回路の各抵抗素子を可変抵抗にする場合と異なり、インピーダンス変換回路の入力側の電圧と出力側の電圧の電位差に起因してインピーダンス変換回路に流れ込む、若しくは流れ出す電流を削減できる。従って、本発明によれば、その分だけ消費電流を削減できる。更に、この電流の発生に起因して、インピーダンス変換回路の位相余裕が小さくなり、発振し易くなる場合があり、本発明によれば発振状態に陥りやすい状態を回避できるようになる。
【００１５】
そして、上述のように消費電流を削減できるばかりでなく、インピーダンス変換回路の設計時の条件と異なる条件で動作することがなくなるため、設計が容易となり、安定した階調電圧を供給することができるようになる。
【００１６】
また本発明に係る階調電圧発生回路では、前記階調電圧選択回路が、前記第１〜第Ｋの抵抗分割ノードのうち複数の抵抗分割ノードの電圧の中から、前記複数の階調電圧のうち前記第１の電源線の電圧に最も近い第１の階調電圧を出力する第１の選択回路と、前記第１〜第Ｋの抵抗分割ノードのうち複数の抵抗分割ノードの電圧の中から、前記複数の階調電圧のうち前記第２の電源線の電圧に最も近い第２の階調電圧を出力する第２の選択回路とを含むことができる。
【００１７】
一般的に、ガンマ特性は、高電位側及び低電位側において階調と階調電圧とが非線形関係となる。これに対し、階調電圧の中間付近（中間階調付近）では、階調に対する階調電圧の関係が線形関係となり、階調電圧を調整する必要がない。従って本発明によれば、付加回路の増加を最低限に抑え、種々のガンマ特性に対応した階調電圧を発生できる階調電圧発生回路を提供できる。
【００１８】
また本発明に係る階調電圧発生回路では、前記第１〜第Ｋの抵抗分割ノードのうち複数の抵抗分割ノードの電圧の中から、前記複数の階調電圧のうち前記第１及び第２の階調電圧の間の第３の階調電圧を出力する第３の選択回路を含み、前記第１の選択回路が選択する抵抗分割ノード数が、前記第３の選択回路が選択する抵抗分割ノード数より多く、前記第２の選択回路が選択する抵抗分割ノード数が、前記第３の選択回路が選択する抵抗分割ノード数より多くてもよい。
【００１９】
ガンマ特性が、表示装置の種類に応じてその特性が大きく異なるのは高電位側と低電位側に近い階調電圧群に限られる。従って、高電位側及び低電位側のうち少なくとも一方に近い程、１つの階調電圧を選択するための選択回路の選択可能なノード数を多くすることにより、簡素な構成で、種々のガンマ特性に応じた階調電圧を発生させることが可能となる。
【００２０】
また本発明に係る階調電圧発生回路では、前記複数の階調電圧のうち前記第１の電源線の電圧に近い階調電圧ほど、階調電圧間の電圧差が大きくてもよい。
【００２１】
一般に、ガンマ特性は、高電位側又は低電位側に近い階調電圧ほど、１階調当たりの液晶印加電圧の変化が大きくなる。従って本発明によれば、付加回路の増加を最低限に抑え、種々のガンマ特性に対応した階調電圧を発生できる階調電圧発生回路を提供できる。
【００２２】
また本発明に係る階調電圧発生回路では、前記階調電圧選択回路が、各第１のスイッチ素子の一端が前記第２の抵抗回路の複数の抵抗分割ノードのいずれかに接続された複数の第１のスイッチ素子と、一端が前記第２の抵抗回路の複数の抵抗分割ノードのいずれかに接続され前記複数の第１のスイッチ素子の各第１のスイッチ素子よりオン抵抗値が小さい第２のスイッチ素子とを含み、前記複数の階調電圧のいずれか１つの第４の階調電圧を出力する場合に、前記第２のスイッチ素子がオン、前記複数の第１のスイッチ素子がオフとなり前記第２のスイッチ素子を介して前記第４の階調電圧を出力した後に、前記第２のスイッチ素子がオフ、前記複数の第１のスイッチ素子のいずれか１つがオンとなり、オンとなった該第１のスイッチ素子を介して前記第４の階調電圧を出力することができる。
【００２３】
本発明によれば、第２のスイッチ素子で、大まかな電圧を出力するため、第２のスイッチ素子よりオン抵抗値が大きい第１のスイッチ素子を介して階調電圧を出力する場合に比べて、目的とする電圧に到達する速度が速く、消費電力も小さくできる。
【００２４】
また、その後、第２のスイッチ素子をオフ、複数の第１のスイッチ素子のいずれか１つをオンして、オンとなった該第１のスイッチ素子を介して階調電圧を出力するようにしたため、階調電圧の電圧レベルを精度良く設定できる。こうすることで、選択回路を構成するすべてのスイッチ素子のオン抵抗値を低くするためにすべてのスイッチ素子の面積を大きくする必要がなくなる。従って、精度良く階調電圧のレベルを設定できる選択回路を、より少ない面積で構成できるようになる。
【００２５】
また本発明に係る階調電圧発生回路では、前記第１〜第Ｊのインピーダンス変換回路が、前記複数の階調電圧のいずれかが電気光学装置のデータ線に供給される１走査期間中の第１の期間において前記第１〜第Ｊの出力分圧ノードを駆動し、前記１走査期間中の前記第１の期間後の第２の期間において前記第１〜第Ｊの出力分圧ノードの駆動を停止することができる。
【００２６】
本発明においては、インピーダンス変換回路の入力側の電圧と出力側の電圧とが等しく設定される。従って、第１の抵抗回路の各抵抗素子を可変抵抗にして、各インピーダンス変換回路の入力電圧を可変にして階調電圧を調整する場合と比較すると、本発明では、目的とする電圧レベルに到達した後は、インピーダンス変換回路の動作を停止させることができる。このため、インピーダンス変換回路で常に第２の抵抗回路の出力分圧ノードを駆動させる必要がなくなり、不要なときに動作を停止させることでインピーダンス変換回路の駆動時の消費電流を大幅に削減できるようになる。
【００２７】
また本発明に係る階調電圧発生回路では、前記第１の抵抗回路の一端にその一端が接続される第１のオフセット用抵抗回路と、前記第２の抵抗回路の一端にその一端が接続される第２のオフセット用抵抗回路とを含み、前記第１の電源線が、前記第１及び第２のオフセット用抵抗回路の前記一端又は該第１及び第２のオフセット抵抗用回路の他端に電気的に接続されてもよい。
【００２８】
本発明によれば、線形関係にある中間階調領域の各階調電圧を含めて、ガンマ特性に応じて全体の階調電圧をより細かく調整できるようになる。
【００２９】
また本発明は、上記のいずれか記載の階調電圧発生回路と、前記階調電圧発生回路が発生した複数の階調電圧のいずれかを用いて電気光学装置を駆動する出力回路とを含む駆動回路に関係する。
【００３０】
本発明によれば、低コスト且つ低消費電力で、種々のガンマ特性に応じた階調電圧を安定して供給できる階調電圧発生回路を含む駆動回路を提供できる。
【００３１】
また本発明は、上記のいずれか記載の階調電圧発生回路を含む電気光学装置に関係する。
【００３２】
本発明によれば、低コスト且つ低消費電力で、種々のガンマ特性に応じた階調電圧を安定して供給することで画質の劣化を防止できる電気光学装置を提供できる。
【００３３】
また本発明は、上記記載の電気光学装置を含む電子機器に関係する。
【００３４】
本発明によれば、低コスト且つ低消費電力で、種々のガンマ特性に応じた階調電圧を安定して供給することで画質の劣化を防止できる電子機器を提供できる。
【発明を実施するための最良の形態】
【００３５】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
【００３６】
本実施形態における階調電圧発生回路は、例えば表示装置を駆動する駆動回路に含まれる。駆動回路は、印加電圧によって光学特性を変化させる電気光学装置、例えば液晶表示装置の駆動に用いることができる。
【００３７】
以下では、液晶表示装置に本実施形態における階調電圧発生回路を適用する場合について説明するが、これに限定されるものではなく、他の電気光学装置、表示装置にも適用することができる。
【００３８】
１． 液晶表示装置
図１に、本実施形態における液晶表示装置の構成の概要を示す。
【００３９】
液晶表示装置（広義には表示装置又は電気光学装置）１０は、液晶表示パネル（広義には表示パネル）２０を含むことができる。
【００４０】
液晶表示パネル２０は、例えばガラス基板上に形成される。このガラス基板上には、Ｙ方向に複数配列されそれぞれＸ方向に伸びる走査線（ゲート電極、ゲートライン）ＧＬ１〜ＧＬＮ（Ｎは２以上の整数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるデータ線（ソース電極、ソースライン）ＤＬ１〜ＤＬＭ（Ｍは２以上の整数）とが配置されている。また、走査線ＧＬｎ（１≦ｎ≦Ｎ、ｎは整数、以下同様。）とデータ線ＤＬｍ（１≦ｍ≦Ｍ、ｍは整数、以下同様。）との交差位置に対応して、画素領域（画素）が設けられ、該画素領域に薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと略す。）２２ｍｎが配置されている。
【００４１】
ＴＦＴ２２ｍｎのゲート電極は、走査線ＧＬｎに接続されている。ＴＦＴ２２ｍｎのソース電極は、データ線ＤＬｍに接続されている。ＴＦＴ２２ｍｎのドレイン電極は、画素電極２６ｍｎに接続されている。画素電極２６ｍｎとこれに対向する対向電極２８ｍｎとの間に液晶が封入され、液晶容量（広義には液晶素子）２４ｍｎが形成される。画素電極２６ｍｎと対向電極２８ｍｎとの間の印加電圧に応じて画素の透過率が変化するようになっている。対向電極２８ｍｎには、対向電極電圧Ｖｃｏｍが供給される。
【００４２】
以上のような液晶表示パネル２０は、例えば画素電極及びＴＦＴが形成された第１の基板と、対向電極が形成された第２の基板とを貼り合わせ、両基板の間に電気光学材料としての液晶を封入させることで形成される。
【００４３】
液晶表示装置１０は、データドライバ（広義には駆動回路、表示ドライバ）３０を含むことができる。データドライバ３０は、画像データに基づいて、液晶表示パネル２０のデータ線ＤＬ１〜ＤＬＭを駆動する。
【００４４】
液晶表示装置１０は、走査ドライバ（広義には駆動回路、表示ドライバ）３２を含むことができる。走査ドライバ３２は、一垂直走査期間内に、液晶表示パネル２０の走査線ＧＬ１〜ＧＬＮを走査する。
【００４５】
液晶表示装置１０は、電源回路３４を含むことができる。電源回路３４は、データ線の駆動に必要な電圧を生成し、これらをデータドライバ３０に対して供給する。本実施形態では、電源回路３４は、データドライバ３０のデータ線の駆動に必要な電源電圧ＶＤＤＲ、ＶＳＳや、データドライバ３０のロジック部の電圧を生成する。
【００４６】
また電源回路３４は、走査線の走査に必要な電圧を生成し、これを走査ドライバ３２に対して供給する。本実施形態では、電源回路３４は、走査線を走査するための駆動電圧を生成する。
【００４７】
更に電源回路３４は、対向電極電圧Ｖｃｏｍを生成することができる。電源回路３４は、データドライバ３０によって生成された極性反転信号ＰＯＬのタイミングに合わせて、高電位側の電圧ＶｃｏｍＨと低電位側の電圧ＶｃｏｍＬとが周期的に変化する対向電極電圧Ｖｃｏｍを、液晶表示パネル２０の対向電極に出力する。
【００４８】
液晶表示装置１０は、表示コントローラ３８を含むことができる。表示コントローラ３８は、図示しない中央演算処理装置（Central Processing Unit：以下、ＣＰＵと略す。）等のホストにより設定された内容に従って、データドライバ３０、走査ドライバ３２、電源回路３４を制御する。例えば、表示コントローラ３８は、データドライバ３０及び走査ドライバ３２に対し、動作モードの設定、内部で生成した垂直同期信号や水平同期信号の供給を行う。
【００４９】
なお図１では、液晶表示装置１０に電源回路３４又は表示コントローラ３８を含めて構成するようにしているが、これらのうち少なくとも１つを液晶表示装置１０の外部に設けて構成するようにしてもよい。或いは、液晶表示装置１０に、ホストを含めるように構成することも可能である。
【００５０】
また、データドライバ３０は、走査ドライバ３２及び電源回路３４のうち少なくとも１つを内蔵してもよい。
【００５１】
更にまた、データドライバ３０、走査ドライバ３２、表示コントローラ３８及び電源回路３４の一部又は全部を液晶表示パネル２０上に形成してもよい。例えば図２では、液晶表示パネル２０上に、データドライバ３０及び走査ドライバ３２が形成されている。このように液晶表示パネル２０は、複数のデータ線と、複数の走査線と、複数の走査線の各走査線及び複数のデータ線の各データ線とに接続された複数のスイッチ素子と、複数のデータ線を駆動するデータドライバとを含むように構成することができる。液晶表示パネル２０の画素形成領域８０に、複数の画素が形成されている。
【００５２】
２． 電源回路
図３に、図１の電源回路３４の構成の概要を示す。
【００５３】
電源回路３４は、液晶表示装置１０のシステム電源電圧ＶＤＤ、システム接地電源電圧ＶＳＳの電圧差を昇圧した後レギュレートを行って、データドライバ３０及び走査ドライバ３２等に電圧を供給する。
【００５４】
この電源回路３４は、昇圧回路９０、電圧レギュレータ回路９２を含むことができる。昇圧回路９０は、システム接地電源電圧ＶＳＳを基準にシステム電源電圧ＶＤＤを昇圧して昇圧電圧ＶＯＵＴを出力する。電圧レギュレータ回路９２は、システム接地電源電圧ＶＳＳを基準に昇圧電圧ＶＯＵＴのレギュレートを行い、階調電圧発生回路を含むデータドライバ３０に電圧ＶＤＤＲ、ＶＳＳを供給し、走査ドライバ３２に電圧ＶＤＤＨＧ、ＶＥＥを供給する。
【００５５】
走査ドライバ３２は、走査線の選択期間に電圧ＶＤＤＨＧを該走査線に供給し、走査線の非選択期間に電圧ＶＥＥを該走査線に供給する。
【００５６】
３． データドライバ
図４に、図１のデータドライバ３０の構成の概要を示す。
【００５７】
データドライバ３０は、入力ラッチ回路１００、シフトレジスタ１１０、ラインラッチ回路１２０、ラッチ回路１３０、階調電圧発生回路１４０、ＤＡＣ（Digital/Analog Converter）１５０、出力回路１６０を含む。
【００５８】
入力ラッチ回路１００は、画素単位でシリアルに入力される画像データを、クロック信号ＣＬＫに基づいてラッチする。クロック信号ＣＬＫは、図１に示す表示コントローラ３８から供給される。１画素が、それぞれ６ビットのＲ信号、Ｇ信号及びＢ信号により構成される場合、１画素は１８ビットで構成される。
【００５９】
シフトレジスタ１１０は、入力ラッチ回路１００でラッチされた画像データを、クロック信号ＣＬＫに同期してシフトする。そしてシフトレジスタ１１０でシフトされて順次取り込まれた階調データは、ラインラッチ回路１２０に取り込まれる。ラインラッチ回路１２０に取り込まれた画像データは、ラッチパルス信号ＬＰのタイミングでラッチ回路１３０にラッチされる。ラッチパルス信号ＬＰは、表示コントローラ３８から水平走査周期で入力される。
【００６０】
このようにシフトレジスタ１１０が、画素単位でシリアルに入力される画像データを順次シフトして、ラッチ回路１３０が１走査ライン分の画像データを取り込むことができる。
【００６１】
階調電圧発生回路１４０は、電源回路３４からの高電位側電源電圧（第１の電源電圧）ＶＤＤＲ及び低電位側電源電圧（第２の電源電圧）ＶＳＳの間の複数の階調電圧Ｖ０〜ＶＹ（Ｙは、自然数）を発生する。例えばＲ信号、Ｇ信号及びＢ信号がそれぞれ６ビットの場合、各色成分の信号について階調電圧Ｖ０〜Ｖ６３を発生する。
【００６２】
また階調電圧発生回路１４０は、ガンマ補正制御信号ＧＡＭに基づいて、ガンマ補正が施された階調電圧を出力する。更に階調電圧発生回路１４０は、パワーセーブ信号ＰＳに基づく制御により、低消費電力動作を実現させる。ガンマ補正制御信号ＧＡＭは、表示コントローラ３８から供給される。パワーセーブ信号ＰＳは、データドライバ３０の図示しない制御回路、又は表示コントローラ３８から供給される。
【００６３】
ＤＡＣ１５０は、ラッチ回路１３０から出力される画像データに対応した駆動電圧を、データドライバ３０の出力線毎に生成する。より具体的には、ＤＡＣ１５０は、階調電圧発生回路１４０によって生成された複数の階調電圧Ｖ０〜Ｖ６３の中から、ラッチ回路１３０からの１出力線分の画像データ毎に、該画像データに対応した階調電圧を選択し、選択した階調電圧を駆動電圧として出力する。
【００６４】
出力回路１６０は、各出力線が液晶表示パネル２０の各データ線に接続される複数の出力線を駆動する。より具体的には、出力回路１６０は、ＤＡＣ１５０によって出力線毎に生成された駆動電圧に基づいて、各出力線を駆動する。例えば出力回路１６０は、出力線毎に設けられたボルテージフォロワ接続された演算増幅器により、各出力線を駆動する。即ち、出力回路１６０は、階調電圧発生回路１４０が発生した階調電圧Ｖ０〜Ｖ６３のいずれかを用いて電気光学装置としての液晶表示装置を駆動する。
【００６５】
４． 階調電圧発生回路
図５に、図４の階調電圧発生回路１４０の構成例の回路図を示す。ここでは、階調電圧発生回路１４０が、階調電圧Ｖ０〜Ｖ６３を発生する。そして、階調電圧Ｖ０を高電位側電源電圧ＶＤＤＲ、階調電圧Ｖ６３を低電位側電源電圧ＶＳＳとして出力している。
【００６６】
階調電圧発生回路１４０は、入力側抵抗回路（第１の抵抗回路）１４２、出力側抵抗回路（第２の抵抗回路）１４４を含む。入力側抵抗回路１４２及び出力側抵抗回路１４４は、高電位側電源線（第１の電源線）及び低電位側電源線（第２の電源線）の間に接続される。高電位側電源線には、高電位側電源電圧（第１の電源電圧）ＶＤＤＲが供給される。低電位側電源線には、低電位側電源電圧（第２の電源電圧）ＶＳＳが供給される。従って、入力側抵抗回路１４２及び出力側抵抗回路１４４は、高電位側電源電圧ＶＤＤＲ及び低電位側電源電圧ＶＳＳの間に接続されるということができる。
【００６７】
入力側抵抗回路１４２は、その両端の電圧を（Ｊ＋１）（Ｊは正の整数）分割して分圧した第１〜第Ｊの入力分圧ノードＮＤＩ１〜ＮＤＩＪを有する。より具体的には、入力側抵抗回路１４２は、高電位側電源線及び低電位側電源線（或いは高電位側電源電圧ＶＤＤＲ及び低電位側電源電圧ＶＳＳ）の間に直列に接続された第１〜第（Ｊ＋１）の入力側抵抗素子ＩＲ１〜ＩＲＪ＋１を有する。第１〜第（Ｊ＋１）の入力側抵抗素子ＩＲ１〜ＩＲＪ＋１は、それぞれ抵抗値が固定の固定抵抗である。そして、第１〜第（Ｊ＋１）の入力側抵抗素子ＩＲ１〜ＩＲＪ＋１により、高電位側電源電圧ＶＤＤＲ及び低電位側電源電圧ＶＳＳの間の電圧を分圧する。第ｉの入力分圧ノードＮＤＩｉ（１≦ｉ≦Ｊ、ｉは整数）は、第ｉの入力側抵抗素子ＩＲｉと第（ｉ＋１）の入力側抵抗素子ＩＲｉ＋１とが接続されるノードである。
【００６８】
出力側抵抗回路１４４もまた、その両端の電圧を（Ｊ＋１）分割して分圧した第１〜第Ｊの出力分圧ノードＮＤＯ１〜ＮＤＯＪを有する。より具体的には、出力側抵抗回路１４４もまた、例えば高電位側電源線及び低電位側電源線（或いは高電位側電源電圧ＶＤＤＲ及び低電位側電源電圧ＶＳＳ）の間に直列に接続された第１〜第（Ｊ＋１）の出力側抵抗素子ＯＲ１〜ＯＲＪ＋１を有する。第１〜第（Ｊ＋１）の出力側抵抗素子ＯＲ１〜ＯＲＪ＋１は、それぞれ抵抗値が固定の固定抵抗である。そして、第１〜第（Ｊ＋１）の出力側抵抗素子ＯＲ１〜ＯＲＪ＋１により、高電位側電源電圧ＶＤＤＲ及び低電位側電源電圧ＶＳＳの間の電圧を分圧する。第ｉの出力分圧ノードＮＤＯｉは、第ｉの出力側抵抗素子ＯＲｉと第（ｉ＋１）の出力側抵抗素子ＯＲｉ＋１とが接続されるノードである。
【００６９】
そして、第ｉの入力分圧ノードＮＤＩｉの電圧は、第ｉの出力分圧ノードＮＤＯｉの電圧と等しくなるように各入力側抵抗素子、各出力側抵抗素子により分圧されている。
【００７０】
また第ｉの入力分圧ノードＮＤＩｉとこれに対応する第ｉの出力分圧ノードＮＤＯｉとの間に、第ｉのボルテージフォロワ回路（第ｉのインピーダンス変換回路）ＯＰＡＭＰｉが設けられている。第ｉのボルテージフォロワ回路ＯＰＡＭＰｉは、ボルテージフォロワ接続された差動増幅器を有し、インピーダンス変換回路として機能する。第ｉのボルテージフォロワ回路ＯＰＡＭＰｉの入力には、第ｉの入力分圧ノードＮＤＩｉの電圧が供給される。第ｉのボルテージフォロワ回路ＯＰＡＭＰｉの出力は、第ｉの出力分圧ノードＮＤＯｉに接続される。従って、第ｉのボルテージフォロワ回路ＯＰＡＭＰｉは、第ｉの入力分圧ノードＮＤＩｉの電圧に基づいて第ｉの出力分圧ノードＮＤＯｉを駆動する。
【００７１】
第１〜第Ｊのボルテージフォロワ回路ＯＰＡＭＰ１〜ＯＰＡＭＰＪは、パワーセーブ信号ＰＳに基づいて駆動制御が行われる。より具体的には、第１〜第Ｊのボルテージフォロワ回路ＯＰＡＭＰ１〜ＯＰＡＭＰＪは、パワーセーブ信号ＰＳにより指定された駆動期間においては駆動を行い、パワーセーブ信号ＰＳにより指定された非駆動期間においてはその出力の駆動を停止する。
【００７２】
階調電圧発生回路１４０は、階調電圧選択回路１４６を含む。階調電圧選択回路１４６は、出力側抵抗回路１４４の両端の電圧を（Ｋ＋１）（Ｊ＜Ｋ、Ｋは整数）分割して分圧した第１〜第Ｋの抵抗分割ノードｔｐ１〜ｔｐＫの電圧のうち、Ｌ（Ｊ＜Ｌ＜Ｋ、Ｌは整数）種類の電圧を階調電圧として選択する。例えば階調電圧発生回路１４０が、階調電圧Ｖ０〜Ｖ６３を発生する場合、階調電圧Ｖ０、Ｖ６３を除く６２種類の電圧を階調電圧Ｖ１〜Ｖ６２として出力する。階調電圧選択回路１４６は、ガンマ補正制御信号ＧＡＭに基づいて第１〜第Ｋの抵抗分割ノードｔｐ１〜ｔｐＫのうちＬ個の抵抗分割ノードを選択し、選択したＬ個の抵抗分割ノードの電圧を階調電圧として出力する。
【００７３】
図６に、第ｉのボルテージフォロワ回路ＯＰＡＭＰｉの構成例の回路図を示す。ここでは、第ｉのボルテージフォロワ回路ＯＰＡＭＰｉの構成例を示しているが、第１〜第（ｉ−１）のボルテージフォロワ回路ＯＰＡＭＰ１〜ＯＰＡＭＰｉ−１、第（ｉ＋１）〜第Ｊのボルテージフォロワ回路ＯＰＡＭＰｉ＋１〜ＯＰＡＭＰＪの構成も同様である。
【００７４】
第ｉのボルテージフォロワ回路ＯＰＡＭＰｉは、ｐ型差動増幅部ｐＤＩＦｉ、ｎ型差動増幅部ｎＤＩＦｉ、駆動部ＤＲＶｉを含む。ｐ型差動増幅部ｐＤＩＦｉは、電流源を構成するトランジスタを含み、該トランジスタのゲート電極にパワーセーブ信号ＰＳを供給することで、ｐ型差動増幅部ｐＤＩＦｉの動作、又は動作の停止を制御できる。ｎ型差動増幅部ｎＤＩＦｉは、電流源を構成するトランジスタを含み、該トランジスタのゲート電極にパワーセーブ信号ＰＳを供給することで、ｎ型差動増幅部ｎＤＩＦｉの動作、又は動作の停止を制御できる。
【００７５】
このような第ｉのボルテージフォロワ回路ＯＰＡＭＰｉの構成は公知であるため、詳細な動作の説明を省略する。本実施形態では、パワーセーブ信号ＰＳがＨレベルのとき、ｐ型差動増幅部ｐＤＩＦｉは、第ｉの入力分圧ノードＮＤＩｉ及び第ｉの出力分圧ノードＮＤＯｉの電圧が等しくなるように、駆動部ＤＲＶｉのｎ型駆動トランジスタのゲート電圧を供給する。パワーセーブ信号ＰＳがＬレベルのとき、ｐ型差動増幅部ｐＤＩＦｉの電流源の動作が停止され、ｐ型差動増幅部ｐＤＩＦｉの動作が停止する。
【００７６】
またパワーセーブ信号ＰＳがＨレベルのとき、ｎ型差動増幅部ｎＤＩＦｉは、第ｉの入力分圧ノードＮＤＩｉ及び第ｉの出力分圧ノードＮＤＯｉの電圧が等しくなるように、駆動部ＤＲＶｉのｐ型駆動トランジスタのゲート電圧を供給する。パワーセーブ信号ＰＳがＬレベルのとき、ｎ型差動増幅部ｎＤＩＦｉの電流源の動作が停止され、ｎ型差動増幅部ｎＤＩＦｉの動作が停止する。
【００７７】
従って、パワーセーブ信号ＰＳがＨレベルのとき、第ｉのボルテージフォロワ回路ＯＰＡＭＰｉは、第ｉの入力分圧ノードＮＤＩｉの電圧に基づいて第ｉの出力分圧ノードＮＤＯｉを駆動する。またパワーセーブ信号ＰＳがＬレベルのとき、第ｉのボルテージフォロワ回路ＯＰＡＭＰｉは、第ｉの出力分圧ノードＮＤＯｉの駆動を停止する。そしてパワーセーブ信号ＰＳがＬレベルのとき、ｐ型差動増幅部ｐＤＩＦｉ及びｎ型差動増幅部ｎＤＩＦｉの電流源の動作を停止できるため、消費電流を削減できる。
【００７８】
なお、インピーダンス変換回路としてのボルテージフォロワ回路の構成は、図６に示したものに本発明が限定されるものではない。
【００７９】
図７に、本実施形態の階調電圧発生回路１４０の他の構成例の図を示す。但し、図５に示す階調電圧発生回路１４０と同一部分には同一符号を付し、適宜説明を省略する。
【００８０】
図７において、階調電圧選択回路１４６は、高電位側電源電圧ＶＤＤＲ（第１の電源線の電圧）に最も近い階調電圧を選択するための第１の選択回路ＳＥＬ１と、低電位側電源電圧ＶＳＳ（第２の電源線の電圧）に最も近い階調電圧を選択するための第２の選択回路ＳＥＬ２とを少なくとも含むことが望ましい。より具体的には、第１の選択回路ＳＥＬ１は、第１〜第Ｋの抵抗分割ノードｔｐ１〜ｔｐＫのうち複数の抵抗分割ノードの電圧の中から、複数の階調電圧Ｖ０〜Ｖ６３のうち高電位側電源電圧ＶＤＤＲに最も近い階調電圧Ｖ１（第１の階調電圧）を出力する。また第２の選択回路ＳＥＬ２は、第１〜第Ｋの抵抗分割ノードｔｐ１〜ｔｐＫのうち複数の抵抗分割ノードの電圧の中から、複数の階調電圧Ｖ０〜Ｖ６３のうち低電位側電源電圧ＶＳＳに最も近い階調電圧Ｖ６２（第２の階調電圧）を出力する。
【００８１】
図８に、第１の選択回路ＳＥＬ１の構成例を示す。図８では、第１の選択回路ＳＥＬ１の構成例を示すが、第２の選択回路ＳＥＬ２も同様の構成を有する。
【００８２】
図８では、第１の選択回路ＳＥＬ１が、第１〜第４の抵抗分割ノードｔｐ１〜ｔｐ４の電圧のいずれかから１つの電圧を、ガンマ補正制御信号ＧＡＭに基づいて選択する。図８では、４つの抵抗分割ノードの電圧のいずれかから１つの電圧を選択しているが、本発明は、これに限定されるものではない。
【００８３】
このような選択回路は、各出力側抵抗素子に対して、０、１又は複数個を設けられる。
【００８４】
次に、図５又は図７の階調電圧発生回路１４０の動作について説明する。
【００８５】
図９に、液晶表示装置のガンマ特性（液晶の光透過率特性）を示す。
【００８６】
図９において、横軸に表示の明るさを示す階調（ｘ）を示し、縦軸に液晶印加電圧（Ｖｘ）を示す。階調（ｘ）は、例えば６ビットの画像データで表現でき、画像データが「００００００」のとき階調は「０」、画像データが「１１１１０１」のとき階調が「６１」となる。
【００８７】
図９において、ガンマ補正曲線２００は、ノーマリホワイトのアクティブマトリクス型液晶表示装置のガンマ特性を表す。ガンマ補正曲線２００が示すように、階調（ｘ）と液晶印加電圧（Ｖｘ）との関係は非線形関係である。従って、画像データに基づいて画像を忠実に表現するために、ガンマ補正を施した印加電圧を液晶に供給する必要がある。
【００８８】
例えば、図９に示すガンマ補正曲線２００を有するアクティブマトリクス型液晶表示装置を駆動する場合、階調電圧発生回路１４０は、ガンマ補正曲線２００に従って階調「０」〜「６３」に対して対応付けられた階調電圧を発生する。そして、液晶駆動回路が階調「２」の表示を行う場合、階調電圧発生回路１４０が発生した階調電圧「Ｖ０」〜「Ｖ６３」のうち階調電圧「Ｖ２」を選択してデータ線に供給する。また液晶駆動回路が階調「６１」の表示を行う場合、階調電圧発生回路１４０が発生した階調電圧「Ｖ０」〜「Ｖ６３」のうち階調電圧「Ｖ６１」を選択してデータ線に供給する。
【００８９】
このとき、各信号線の電圧が変化して目的とする電圧に到達するまでに、各信号線の容量成分と出力側抵抗回路１４４の各抵抗素子の抵抗成分とで定まる時定数に対応した遅延時間を要する。例えばデータドライバ３０が極性反転駆動を行う場合や電源供給を開始する場合等、高電位側電源電圧ＶＤＤＲ及び低電位側電源電圧ＶＳＳの供給が開始されたとしても各階調電圧が目的の電圧に到達するまでに、ある程度の時間を要することを意味する。従って、この遅延時間を考慮して、所定の書き込み時間内に信号線の電圧を目的の電圧に到達させる必要がある。
【００９０】
本実施形態では、第１〜第Ｊのボルテージフォロワ回路ＯＰＡＭＰ１〜ＯＰＡＭＰＪが第１〜第Ｊの出力分圧ノードＮＤＯ１〜ＮＤＯＪを駆動する。このため、出力側抵抗回路１４４の両端の電圧を分圧する場合に比べて、高い駆動能力でいち早く目的とする電圧に到達させることができる。これにより、液晶表示装置の表示領域の拡大や画素の高精細化のためにデータ線の本数が増加して１水平走査期間が短くなったとしても、目的とする階調電圧にいち早く到達させ、安定した階調電圧を供給できるようになる。
【００９１】
更に、第１〜第Ｊのボルテージフォロワ回路ＯＰＡＭＰ１〜ＯＰＡＭＰＪは、パワーセーブ信号ＰＳにより一斉にその駆動を停止することが望ましい。より具体的には、第１〜第Ｊのボルテージフォロワ回路ＯＰＡＭＰ１〜ＯＰＡＭＰＪが、複数の階調電圧Ｖ０〜Ｖ６３のいずれかがデータ線ＤＬ１〜ＤＬＭに供給される１走査期間中のボルテージフォロワ回路駆動期間（第１の期間）において第１〜第Ｊの出力分圧ノードＮＤＯ１〜ＮＤＯＪを駆動する。そして、該１走査期間中のボルテージフォロワ回路駆動期間後のボルテージフォロワ回路非駆動期間（第２の期間）において、第１〜第Ｊのボルテージフォロワ回路ＯＰＡＭＰ１〜ＯＰＡＭＰＪが、第１〜第Ｊの出力分圧ノードＮＤＯ１〜ＮＤＯＪの駆動を停止する。
【００９２】
図１０に、パワーセーブ信号ＰＳのタイミングの一例を示す。図１０では、パワーセーブ信号ＰＳと階調電圧Ｖ１の変化のみを示しているが、他の階調電圧Ｖ２〜Ｖ６２についても同様である。
【００９３】
パワーセーブ信号ＰＳは、１ラインの走査期間である１Ｈ期間中の前半をボルテージフォロワ回路駆動期間として、Ｈレベルとなる。これにより、第１〜第Ｊのボルテージフォロワ回路ＯＰＡＭＰ１〜ＯＰＡＭＰＪの電流源が動作し、第１〜第Ｊの出力分圧ノードＮＤＯ１〜ＮＤＯＪを駆動する。従って、階調電圧Ｖ１は、抵抗素子により分圧して出力する場合に比べて、より早く目的とする電圧レベルに到達する。
【００９４】
その後、１Ｈ期間中の後半をボルテージフォロワ回路非駆動期間として、パワーセーブ信号ＰＳがＬレベルとなる。これにより、第１〜第Ｊのボルテージフォロワ回路ＯＰＡＭＰ１〜ＯＰＡＭＰＪの電流源の動作が停止する。従って、ボルテージフォロワ回路非駆動期間では、出力側抵抗回路１４４の抵抗素子により分圧された電圧レベルが保持される。既に、ボルテージフォロワ回路駆動期間において目的とする電圧レベルに到達しているため、ボルテージフォロワ回路非駆動期間において第１〜第Ｊのボルテージフォロワ回路ＯＰＡＭＰ１〜ＯＰＡＭＰＪの電流源の動作を停止させても階調電圧のレベルを維持できる。このため、各階調電圧のレベルを変動させることなく、低消費電力化を図ることができる。
【００９５】
ここで、液晶表示装置Ａ、Ｂに最適な階調電圧を発生する場合がを考える。
【００９６】
図１１に、液晶表示装置Ａ、Ｂのガンマ特性を示す。
【００９７】
この場合、例えば階調「６１」に対して、液晶表示装置Ａを駆動する場合は階調電圧「Ｖ６１Ａ」を発生し、液晶表示装置Ｂを駆動する場合は階調電圧「Ｖ６１Ｂ」を発生させる必要がある。
【００９８】
しかしながら本実施形態によれば、ガンマ補正制御信号ＧＡＭに基づいて、抵抗分割ノードの中から最適な抵抗分割ノードを選択すればよいため、種々のガンマ特性に応じた階調電圧を安定して供給できる。
【００９９】
図１１に示すように、液晶表示装置のガンマ特性は、製品や製造ばらつき等によって異なる。しかしながら、大きく異なるのは高電位側電源電圧ＶＤＤＲに近い階調電圧群と低電位側電源電圧ＶＳＳに近い階調電圧群に限られる。階調電圧の中間付近（中間階調付近）では、階調に対する階調電圧の関係が線形関係となり、階調電圧を調整する必要がないからである。そこで、図１１に示すように、高電位側電源電圧ＶＤＤＲ及び低電位側電源電圧ＶＳＳに近い例えば階調電圧Ｖ１〜Ｖ８、Ｖ５９〜Ｖ６２を調整できればよい。従って、高電位側電源電圧ＶＤＤＲ及び低電位側電源電圧ＶＳＳに最も近い階調電圧Ｖ１、Ｖ６２を少なくとも調整できることが望ましい。こうすることで、付加回路の増加を最低限に抑え、種々のガンマ特性に対応した階調電圧を発生できる階調電圧発生回路を提供できる。
【０１００】
また本実施形態では、複数の階調電圧Ｖ０〜Ｖ６３のうち階調電圧Ｖ１、Ｖ６２（第１及び第２の階調電圧）の間の例えば階調電圧Ｖ３（第３の階調電圧）を出力する第３の選択回路ＳＥＬ３を含むことが望ましい。この第３の選択回路ＳＥＬ３は、第１〜第Ｋの抵抗分割ノードｔｐ１〜ｔｐＫのうち複数の抵抗分割ノードの電圧の中から、階調電圧Ｖ１、Ｖ６２（第１及び第２の階調電圧）の間の階調電圧Ｖ３（第３の階調電圧）を出力する。このとき、第１の選択回路ＳＥＬ１が選択する抵抗分割ノード数が、第３の選択回路ＳＥＬ３が選択する抵抗分割ノード数より多い。そして、第２の選択回路ＳＥＬ２が選択する抵抗分割ノード数が、第３の選択回路ＳＥＬ３が選択する抵抗分割ノード数より多い。
【０１０１】
ガンマ特性は、上述のように、その特性が大きく異なるのは高電位側電源電圧ＶＤＤＲに近い階調電圧群と低電位側電源電圧ＶＳＳに近い階調電圧群に限られる。従って、高電位側電源電圧ＶＤＤＲ及び低電位側電源電圧ＶＳＳに近い程、１つの階調電圧を選択するための選択回路の選択可能なノード数を多くすることにより、簡素な構成で、種々のガンマ特性に応じた階調電圧を発生させることが可能となる。
【０１０２】
更に、複数の階調電圧のうち高電位側電源電圧ＶＤＤＲ（第１の電源電圧）又は低電位側電源電圧ＶＳＳ（第２の電源電圧）に近い階調電圧ほど、階調電圧間の電圧差が大きいことが望ましい。これは、図９又は図１１に示すように、高電位側電源電圧ＶＤＤＲ（第１の電源電圧）又は低電位側電源電圧ＶＳＳ（第２の電源電圧）に近い階調電圧ほど、１階調当たりの液晶印加電圧の変化が大きくなるからである。こうすることによっても、簡素な構成で、種々のガンマ特性に応じた階調電圧を発生させることが可能となる。
【０１０３】
４．１ 比較例
次に本実施形態の比較例との対比において、本実施形態における階調電圧発生回路１４０を説明する。
【０１０４】
図１２に、本実施形態の第１の比較例における階調電圧発生回路３００の構成例を示す。但し、図５又は図７に示す本実施形態の階調電圧発生回路１４０と同一部分には同一符号を付し、適宜説明を省略する。
【０１０５】
第１の比較例における階調電圧発生回路３００は、入力電圧差（｜ＶＤＤＲ−ＶＳＳ｜）から、基準階調電圧ＶＲＥＦ１〜ＶＲＥＦ９を生成する。そして、基準階調電圧差（｜ＶＲＥＦ１−ＶＲＥＦ２｜等）から、階調電圧Ｖ０〜Ｖ６３を生成する。
【０１０６】
階調電圧発生回路３００は、高電位側電源線と低電位側電源線との間にガンマ補正抵抗ｒＰ１〜ｒＰ８が直列に接続される。また、高電位側電源線と低電位側電源線との間に、ガンマ補正抵抗ｒＱ１〜ｒＱ６３が直列に接続される。高電位側電源線には、高電位側電源電圧ＶＤＤＲが供給される。低電位側電源線には、低電位側電源電圧ＶＳＳが供給される。
【０１０７】
ガンマ補正抵抗ｒＰ１〜ｒＰ８は可変抵抗であり、ガンマ補正抵抗ｒＱ１〜ｒＱ６３は固定抵抗である。ガンマ補正抵抗ｒＰ１〜ｒＰ８は、補正信号Ｐ１〜Ｐ８によりその抵抗値が調整される。
【０１０８】
ガンマ補正抵抗ｒＰ１〜ｒＰ８の各ガンマ補正抵抗の接続ノードと、この接続ノードと対応する階調電圧発生ノードとの間には、ボルテージフォロワ回路ＶＣ１〜ＶＣ７が接続される。
【０１０９】
ガンマ補正抵抗ｒＰ１〜ｒＰ８のデフォルト時の抵抗値、ガンマ補正抵抗ｒＱ１〜ｒＱ６３のデフォルト時の抵抗値は、液晶表示装置のガンマ特性に応じて決定される。そして、ガンマ補正抵抗の入力側と出力側において各基準階調電圧間の抵抗値は同一となるように決定される。例えば基準階調電圧ＶＲＥＦ１〜ＶＲＥＦ２間に関して、（ｒＰ１のデフォルト時の抵抗値）＝（ｑＱ１の抵抗値）＋（ｒＱ２の抵抗値）となる。
【０１１０】
ここで、図１１の液晶表示装置Ａに対してデフォルト時の抵抗値を決定しているものとする。液晶表示装置Ｂのガンマ特性に応じた階調電圧を発生させる場合、補正信号によりガンマ補正抵抗ｒＰ１〜ｒＰ８の抵抗値を変更し、例えば階調電圧「Ｖ６１Ａ」から「Ｖ６１Ｂ」に変更する。
【０１１１】
ところが、各ボルテージフォロワ回路の入力側と出力側との間に電位差が生じ、出力側のガンマ補正抵抗とボルテージフォロワ回路との間に電流が流れる。即ち、例えばガンマ補正抵抗ｒＰ１を変更して入力側のガンマ補正抵抗比を変更するため、（ｒＰ１の変更後の抵抗値）＜（ｒＱ１の抵抗値）＋（ｒＱ２の抵抗値）、或いは（ｒＰ１の変更後の抵抗値）＞（ｒＱ１の抵抗値）＋（ｒＱ２の抵抗値）となり、ボルテージフォロワ回路ＶＣ１の入力側と出力側との間に電位差が生じ、電流Ｉが発生する。
【０１１２】
また、この電流Ｉの発生に起因して、ボルテージフォロワ回路の位相余裕が小さくなる場合がある。この場合、ボルテージフォロワ回路が発振し易くなる。これにより、安定した階調電圧を供給することができなくなる。更に、電流Ｉの発生によって、消費電力が増大してしまう。更にまた、ボルテージフォロワ回路の設計時の条件と異なる条件で動作することになるため、より一層、発振状態に陥りやすい状態を招くことになる。
【０１１３】
これに対して本実施形態における階調電圧発生回路１４０では、入力側の抵抗素子の抵抗値がすべて固定であるため、ガンマ特性の調整は出力側の抵抗素子の抵抗値を変更することで実現される。このため、各ボルテージフォロワ回路の入力側と出力側の電位とは常に同一となる。従って、第１の比較例における階調電圧発生回路３００における電流Ｉの発生を回避できる。これにより、電流Ｉの削減によって消費電流を低減でき、ボルテージフォロワ回路の発振を回避できる。
【０１１４】
また、各ボルテージフォロワ回路の入力側と出力側の電位とは常に同一となるため、図１０に示すように、目的とする電圧レベルに到達した後はボルテージフォロワ回路の動作を停止させることができる。ところが、第１の比較例では、ボルテージフォロワ回路が、常に出力を駆動する必要があり、該ボルテージフォロワ回路の動作を停止させることができない。このように本実施形態によれば、第１の比較例と比べて大幅に消費電力を削減できる。
【０１１５】
図１３に、本実施形態の第２の比較例における階調電圧発生回路４００の構成例を示す。但し、図１２に示す第１の比較例における階調電圧発生回路３００と同一部分には同一符号を付し、適宜説明を省略する。
【０１１６】
第２の比較例における階調電圧発生回路４００が、第１の比較例における階調電圧発生回路３００と本質的に異なる点は、階調電圧Ｖ０、Ｖ１、Ｖ６２、Ｖ６３を電源回路で直接生成する点である。この電源回路では、電子ボリューム等で、階調電圧Ｖ０、Ｖ１、Ｖ６２、Ｖ６３の電圧が調整される。
【０１１７】
しかしながら、電源回路がより多くの電源電圧を生成する必要があるため、付加回路の増加、レイアウト面積の増大等によりコスト高を招く。しかも、第２の比較例においても、ボルテージフォロワ回路の入力側でガンマ補正抵抗を調整しているため、第１の比較例と同様の問題が生ずる。
【０１１８】
従って、第２の比較例との対比において、本実施形態における階調電圧発生回路１４０は、階調電圧発生回路１４０に電源電圧を供給する電源回路を簡素化できるため、低コスト化を実現できる。しかも、本実施形態によれば、上述のように、低消費電力で、種々のガンマ特性に応じた階調電圧を安定して供給できる。
【０１１９】
なお本発明は、上述した構成に限定されるものではない。
【０１２０】
４．２ 変形例
図１４に、本実施形態の第１の変形例における階調電圧発生回路５００の構成例の回路図を示す。但し、図５に示す本実施形態における階調電圧発生回路１４０と同一部分には同一符号を付し、適宜説明を省略する。
【０１２１】
第１の変形例における階調電圧発生回路５００は、更に、入力側オフセット用抵抗回路（第１のオフセット用抵抗回路）ＩＲ０、ＩＲＪ＋２、出力側オフセット用抵抗回路（第２のオフセット用抵抗回路）ＯＳＲ１、ＯＳＲ２を含む。入力側オフセット用抵抗回路ＩＲ０は、入力側抵抗回路（第１の抵抗回路）の一端に接続される。出力側オフセット用抵抗回路ＯＳＲ１は、出力側抵抗回路（第２の抵抗回路）の一端に接続される。入力側オフセット用抵抗回路ＩＲＪ＋２は、入力側抵抗回路（第１の抵抗回路））の一端に接続される。出力側オフセット用抵抗回路ＯＳＲ２は、出力側抵抗回路（第２の抵抗回路）の他端に接続される。ここで、第ｉのボルテージフォロワ回路（第ｉのインピーダンス変換回路）ＯＰＡＭＰｉの入力電圧と出力電圧とが等しくなるように、入力側オフセット用抵抗回路を含む入力側抵抗回路の抵抗比と、出力側オフセット用抵抗回路を含む出力側抵抗回路の抵抗比とが設定される。
【０１２２】
そして、高電位側電源線が、入力側オフセット用抵抗回路ＩＲ０及び出力側オフセット用抵抗回路ＯＳＲ１の一端又は他端のいずれかに電気的に接続される。即ち、高電位側電源電圧ＶＤＤＲ（第１の電源電圧）が、入力側オフセット用抵抗回路ＩＲ０及び出力側オフセット用抵抗回路ＯＳＲ１の一端又は他端のいずれかに供給される。従って、入力側抵抗回路１４２及び出力側抵抗回路１４４の一端には、高電位側電源電圧ＶＤＤＲが直接供給され、又は高電位側電源電圧ＶＤＤＲが入力側オフセット用抵抗回路ＩＲ０、出力側オフセット用抵抗回路ＯＳＲ１を介して供給される。このとき、スイッチ回路ＳＷ１、ＳＷ２を同一の制御信号で切り替えて、高電位側電源電圧ＶＤＤＲが階調電圧Ｖ０として供給され続けることが望ましい。
【０１２３】
同様に、低電位側電源線が、入力側オフセット用抵抗回路ＩＲＪ＋２、出力側オフセット用抵抗回路ＯＳＲ２の一端又は他端のいずれかに電気的に接続される。即ち、低電位側電源電圧ＶＳＳ（第２の電源電圧）が、入力側オフセット用抵抗回路ＩＲＪ＋２及び出力側オフセット用抵抗回路ＯＳＲ２の一端又は他端のいずれかに供給される。従って、入力側抵抗回路１４２及び出力側抵抗回路１４４の他端には、低電位側電源電圧ＶＳＳが直接供給され、又は低電位側電源電圧ＶＳＳが入力側オフセット用抵抗回路ＩＲＪ＋２、出力側オフセット用抵抗回路ＯＳＲ２を介して供給される。このとき、スイッチ回路ＳＷ３、ＳＷ４を同一の制御信号で切り替えて、低電位側電源電圧ＶＳＳが階調電圧Ｖ６３として供給され続けることが望ましい。
【０１２４】
第１の変形例によれば、線形関係にある中間階調領域の各階調電圧を含めて、ガンマ特性に応じて全体の階調電圧をより細かく調整できるようになる。
【０１２５】
なお図１４では、高電位側にスイッチ回路ＳＷ１、ＳＷ２を設けるだけでなく、低電位側にスイッチ回路ＳＷ３、ＳＷ４を設けているが、本発明はこれに限定されるものではない。例えば、高電位側及び低電位側のうち少なくとも一方に設けるだけでもよい。
【０１２６】
図１５に、本実施形態の第２の変形例における第１の選択回路ＳＥＬ１の構成例の回路図を示す。但し、図８に示す本実施形態における第１の選択回路ＳＥＬ１と同一部分には同一符号を付し、適宜説明を省略する。
【０１２７】
第２の変形例における第１の選択回路ＳＥＬ１は、本実施形態又は第１の変形例における階調電圧選択回路を構成する各選択回路に適用できる。
【０１２８】
第２の変形例における第１の選択回路ＳＥＬ１（広義には階調電圧選択回路）は、複数の第１のスイッチ素子ＳＷＥ１と、１つの第２のスイッチ素子ＳＷＥ２とを含む。複数の第１のスイッチ素子ＳＷＥ１の各第１のスイッチ素子の一端は、出力側抵抗回路１４４（第２の抵抗回路）の複数の抵抗分割ノードのいずれかに接続される。各第１のスイッチ素子ＳＷＥ１の構成は同一である。
【０１２９】
第２のスイッチ素子ＳＷＥ２の一端は、出力側抵抗回路１４４（第２の抵抗回路）の複数の抵抗分割ノードのいずれかに接続される。そして、第２のスイッチ素子ＳＷＥ２のオン抵抗値は、複数の第１のスイッチ素子の各第１のスイッチ素子のオン抵抗値より小さい。ここでオン抵抗値とは、スイッチ素子がオン状態（導通状態）になったときの抵抗値いう。
【０１３０】
図１６に、第１のスイッチ素子ＳＷＥ１及び第２のスイッチ素子ＳＷＥ２のスイッチ制御のタイミング図を示す。
【０１３１】
まず、複数の階調電圧Ｖ０〜Ｖ６３のいずれか１つの階調電圧（図１５では階調電圧Ｖ１（第４の階調電圧））を出力する場合に、第２のスイッチ素子ＳＷＥ２をオン、複数の第１のスイッチ素子ＳＷＥ１のすべてをオフとして第２のスイッチ素子ＳＷＥ２を介して階調電圧Ｖ１（第４の階調電圧）を出力する。これにより、より低いオン抵抗値のスイッチ素子を介して階調電圧Ｖ１を大まかな電圧レベルに設定できる。このとき、第１のスイッチ素子ＳＷＥ１を介して階調電圧を出力する場合に比べて、目的とする電圧に到達する速度が速く、消費電力も小さい。
【０１３２】
その後、第２のスイッチ素子ＳＷＥ２をオフ、複数の第１のスイッチ素子ＳＷＥ１のいずれか１つをオンして、オンとなった該第１のスイッチ素子を介して階調電圧Ｖ１（第４の階調電圧）を出力する。これにより、階調電圧Ｖ１の電圧レベルを精度良く設定できる。
【０１３３】
このような構成を採用することで、第１の選択回路ＳＥＬ１を構成するすべてのスイッチ素子のオン抵抗値を低くするためにすべてのスイッチ素子の面積を大きくする必要がなくなる。従って、精度良く階調電圧のレベルを設定できる第１の選択回路ＳＥＬ１を、より少ない面積で構成できる。
【０１３４】
また本実施形態、第１又は第２の変形例のように、高電位側から順に１又は複数の抵抗分割ノードの電圧から１つの階調電圧を発生させなくてもよい。例えば図１７に示すように、階調電圧Ｖ１を選択するための第４の抵抗分割ノードｔｐ４の電圧が、階調電圧Ｖ２を選択するための第３の抵抗分割ノードｔｐ３の電圧より低い場合であってもよい。この場合、ガンマ補正制御信号ＧＡＭにより、階調電圧Ｖ１の電位が階調電圧Ｖ２の電位より高くなるように、それぞれ複数の抵抗分割ノードの電圧の中から選択する必要がある。
【０１３５】
また液晶の印加電圧を交流化するために極性反転駆動を行う場合、図１８に示すように正極性用及び負極性用の階調電圧発生回路を設けることも可能である。
【０１３６】
図１８に、正極性用及び負極性用の階調電圧発生回路を設けた場合の構成例を示す。
【０１３７】
正極性用階調電圧発生回路６００は、液晶の印加電圧が正極性の期間で用いられる階調電圧Ｖ０ｐ〜Ｖ６３ｐを生成する。負極性用階調電圧発生回路６１０は、液晶の印加電圧が負極性の期間で用いられる階調電圧Ｖ０ｎ〜Ｖ６３ｎを生成する。ＤＡＣでは、正極性の期間で階調電圧Ｖ０ｐ〜Ｖ６３ｐのうちいずれか１つの階調電圧を選択し、負極性の期間で階調電圧Ｖ０ｎ〜Ｖ６３ｎのうちいずれか１つの階調電圧を選択する。
【０１３８】
正極性用階調電圧発生回路６００及び負極性用階調電圧発生回路６１０は、それぞれ高電位側電源線及び低電位側電源線の間に設けられる。正極性用階調電圧発生回路６００及び負極性用階調電圧発生回路６１０として、本実施形態、第１又は第２の変形例における階調電圧発生回路が適用される。
【０１３９】
５． 電子機器
図１９に、上述の階調電圧発生回路を含む駆動回路が適用された電子機器の構成例のブロック図を示す。ここでは、電子機器として、携帯電話機の構成例のブロック図を示す。
【０１４０】
携帯電話機８００は、カメラモジュール８１０を含む。カメラモジュール８１０は、ＣＣＤカメラを含み、ＣＣＤカメラで撮像した画像のデータを表示コントローラ８０２に供給する。表示コントローラ８０２として、図１の表示コントローラ３８を採用できる。
【０１４１】
携帯電話機８００は、表示パネル８２０を含む。表示パネル８２０として、図１の液晶表示パネル２０を採用できる。この場合、表示パネル８２０は、表示ドライバ８３０によって駆動される。表示パネル８２０は、複数の走査線、複数のデータ線、複数の画素を含む。表示ドライバ８３０は、複数の走査線の１又は複数本単位で走査線を選択する走査ドライバの機能を有すると共に、画像データに対応した電圧を複数のデータ線に供給するデータドライバの機能を有する。このような表示ドライバ８３０の機能は、本実施形態、第１又は第２の変形例における階調電圧発生回路を含むデータドライバと、図１の走査ドライバ３２とで実現できる。
【０１４２】
表示コントローラ８０２は、表示ドライバ８３０に接続され、表示ドライバ８３０に対して画像データを供給する。
【０１４３】
ホスト８４０は、表示コントローラ８０２に接続される。ホスト８４０は、表示コントローラ８０２を制御する。またホスト８４０は、アンテナ８６０を介して受信された画像データを、変復調部８５０で復調した後、表示コントローラ８０２に供給できる。表示コントローラ８０２は、この画像データに基づき、表示ドライバ８３０により表示パネル８２０に表示させる。
【０１４４】
ホスト８４０は、カメラモジュール８１０で生成された画像データを変復調部８５０で変調した後、アンテナ８６０を介して他の通信装置への送信を指示できる。
【０１４５】
ホスト８４０は、操作入力部８７０からの操作情報に基づいて画像データの送受信処理、カメラモジュール８１０の撮像、表示パネルの表示処理を行う。
【０１４６】
なお電気光学装置としての液晶表示装置８８０は、表示コントローラ８０２、表示ドライバ８３０及び表示パネル８２０を含むことができる。この場合、ホスト８４０が、液晶表示装置８８０に対して画像データを供給する。
【０１４７】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の液晶表示装置の駆動に適用されるものに限らず、エレクトロクミネッセンス、プラズマディスプレイ装置の駆動に適用可能である。
【０１４８】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【０１４９】
【図１】本実施形態における液晶表示装置の構成の概要の構成図。
【図２】本実施形態における液晶表示装置の他の構成の概要の構成図。
【図３】図１の電源回路の構成の概要を示すブロック図。
【図４】図１のデータドライバの構成の概要を示すブロック図。
【図５】図４の階調電圧発生回路の構成例の回路図。
【図６】第ｉのボルテージフォロワ回路の構成例の回路図。
【図７】本実施形態の階調電圧発生回路の他の構成例の図。
【図８】第１の選択回路の構成例を示す図。
【図９】液晶表示装置のガンマ特性の説明図。
【図１０】パワーセーブ信号のタイミングの一例を示すタイミング図。
【図１１】種々の液晶表示装置のガンマ特性の説明図。
【図１２】本実施形態の第１の比較例における階調電圧発生回路の構成例を示す図。
【図１３】本実施形態の第２の比較例における階調電圧発生回路の構成例を示す図。
【図１４】本実施形態の第１の変形例における階調電圧発生回路の構成例の回路図。
【図１５】本実施形態の第２の変形例における第１の選択回路の構成例の回路図。
【図１６】図１５の第１のスイッチ素子及び第２のスイッチ素子のスイッチ制御のタイミング図。
【図１７】第１の選択回路の他の構成例の回路図。
【図１８】正極性用及び負極性用の階調電圧発生回路を設けた場合の構成例を示す図。
【図１９】本実施形態、第１又は第２の変形例における階調電圧発生回路が適用された表示ドライバを含む電子機器の構成例のブロック図。
【符号の説明】
【０１５０】
１０ 液晶表示装置、 ２０ 液晶表示パネル、 ３０ データドライバ、
３２ 走査ドライバ、 ３４ 電源回路、 ３８ 表示コントローラ、
１００ 入力ラッチ回路、 １１０ シフトレジスタ、 １２０ ラインラッチ回路、
１３０ ラッチ回路、 １４０ 階調電圧発生回路、 １４２ 入力側抵抗回路、
１４４ 出力側抵抗回路、 １４６ 階調電圧選択回路、 １５０ ＤＡＣ、
１６０ 出力回路、 ＧＡＭ ガンマ補正制御信号、
ＩＲ１〜ＩＲＪ＋１ 第１〜第（Ｊ＋１）の入力側抵抗素子、
ＮＤＩ１〜ＮＤＩＪ 第１〜第Ｊの入力分圧ノード、
ＮＤＯ１〜ＮＤＯＪ 第１〜第Ｊの出力分圧ノード、
ＯＰＡＭＰ１〜ＯＰＡＭＰＪ 第１〜第Ｊのボルテージフォロワ回路、
ＯＲ１〜ＯＲＪ＋１ 第１〜第（Ｊ＋１）の出力側抵抗素子、 ＰＳ パワーセーブ信号、
ＳＥＬ１〜ＳＥＬ３ 第１〜第３の選択回路、
ｔｐ１〜ｔｐＫ 第１〜第Ｋの抵抗分割ノード、 ＶＤＤＲ 高電位側電源電圧、
ＶＳＳ 低電位側電源電圧、 Ｖ０〜Ｖ６３ 階調電圧
【技術分野】
【０００１】
本発明は、階調電圧発生回路、駆動回路及び電気光学装置に関する。
【背景技術】
【０００２】
近年、液晶表示装置等の電気光学装置の普及に伴い、より一層の表示品位の向上、高精細化等の要求がある。
【０００３】
一般に、電気光学装置に代表される表示装置は、それぞれ固有のガンマ特性を有している。そして、表示装置の入力（入力電圧、入力信号等）と出力（階調、光透過率、明るさ等）とは、直線的な正比例関係になく、指数関数的な関係にある。そこで表示装置の入力と出力とを直線的に正比例関係にするために、表示装置の入力に対してガンマ特性を考慮した出力の補正を行い、表示装置が画像データに基づいて正しい階調を表現できるようにしている。
【０００４】
このような表示装置の中で、液晶表示装置は多くの電子機器に搭載される。液晶表示装置は、パッシブマトリクス型液晶表示装置、アクティブマトリクス型液晶表示に大別でき、それぞれ異なる階調制御により階調表示を実現する。
【０００５】
パッシブマトリクス型液晶表示装置は、液晶を介して対向配置される２つの電極の交点部分を画素としてマトリクス制御により表示を実現する。このため、構造が単純である。ところが、画素毎に階調制御を行うことが困難であるため、アクティブマトリクス型液晶表示装置と比較して画像の高精細化や多階調化の実現は難しいと言われている。
【０００６】
これに対し、アクティブマトリクス型液晶表示装置は、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）等のスイッチング素子により各画素を個別的に制御できるため、多階調の実現が容易である。
【０００７】
このアクティブマトリクス型液晶表示装置を駆動する液晶駆動回路（広義には駆動回路）が、例えば特許文献１、２に開示されている。この液晶駆動回路は、画像データに基づいて、ガンマ補正が施された階調電圧を液晶表示装置のデータ線に供給する。
【特許文献１】特開２００３−２２０６２号公報
【特許文献２】特開２００３−２２０６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、使用される液晶材等に応じて液晶表示装置のガンマ特性が異なるばかりでなく、同一製品であっても製造ばらつき等に起因してガンマ特性が異なる場合がある。従って、異なるガンマ特性を有する液晶駆動回路を提供するためには、階調電圧をガンマ特性に応じて調整できることが望ましい。
【０００９】
また、画質を劣化させないために、１走査期間中の所定の書き込み時間内に、データ線の電圧が、目的とする階調電圧に到達していることが必要とされる。液晶表示装置の表示領域が拡大したり、画素の高精細化を実現したりしようとすると、データ線の本数が増加する。そのため、１垂直走査期間という限られた期間内で１走査期間が短くなる傾向にある。従って、ガンマ補正後の階調電圧もまた、できるだけ早く、目的とする電圧に到達させる必要がある。そして、液晶表示装置が携帯型の電子機器に搭載されるためには、低コスト化且つ低消費電力化も実現させる必要がある。
【００１０】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、低コスト且つ低消費電力で、種々のガンマ特性に応じた階調電圧を安定して供給できる階調電圧発生回路、駆動回路及び電気光学装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するために本発明は、複数の階調電圧を発生するための階調電圧発生回路であって、第１及び第２の電源線の間に直列に接続されその抵抗値が固定の第１〜第（Ｊ＋１）（Ｊは正の整数）の抵抗素子を有し、前記第１〜第（Ｊ＋１）の抵抗素子により前記第１及び第２の電源線の間の電圧を分圧した第１〜第Ｊの入力分圧ノードを有する第１の抵抗回路と、前記第１〜第Ｊの入力分圧ノードの各入力分圧ノードの電圧が各インピーダンス変換回路の入力に供給される第１〜第Ｊのインピーダンス変換回路と、前記第１及び第２の電源線の間に接続され、前記第１及び第２の電源線の間の電圧を分圧した各出力分圧ノードが各インピーダンス変換回路によって駆動される第１〜第Ｊの出力分圧ノードを有する第２の抵抗回路と、前記第２の抵抗回路の両端の電圧を分圧する第１〜第Ｋ（Ｊ＜Ｋ、Ｋは整数）の抵抗分割ノードの電圧の中からＬ（Ｊ＜Ｌ＜Ｋ、Ｌは整数）種類の抵抗分割ノードの電圧を階調電圧として出力する階調電圧選択回路とを含み、第ｉ（１≦ｉ≦Ｊ、ｉは整数）の出力分圧ノードの電圧が、第ｉの入力分圧ノードの電圧と等しい階調電圧発生回路に関係する。
【００１２】
階調電圧を信号線に供給する場合、信号線の電圧が変化して目的とする階調電圧のレベルに到達するまでに時間を要する。この時間は、信号線の容量成分と第２の抵抗回路の各抵抗素子の抵抗成分とで定まる時定数に対応する。従って、この時間を考慮して、所定の書き込み時間内に信号線の電圧を目的の電圧に到達させる必要がある。
【００１３】
本発明によれば、第１〜第Ｊのインピーダンス変換回路が第２の抵抗回路の第１〜第Ｊの出力分圧ノードを駆動するため、第２の抵抗回路の両端の電圧を分圧する場合に比べて、高い駆動能力でいち早く目的とする電圧に到達させることができる。
【００１４】
また第１の抵抗回路の各抵抗素子を可変抵抗にして、各インピーダンス変換回路の入力電圧を可変にして階調電圧を調整する場合と対比すると、本発明においては、インピーダンス変換回路の入力側の電圧と出力側の電圧とが同一となる。このため、第１の抵抗回路の各抵抗素子を可変抵抗にする場合と異なり、インピーダンス変換回路の入力側の電圧と出力側の電圧の電位差に起因してインピーダンス変換回路に流れ込む、若しくは流れ出す電流を削減できる。従って、本発明によれば、その分だけ消費電流を削減できる。更に、この電流の発生に起因して、インピーダンス変換回路の位相余裕が小さくなり、発振し易くなる場合があり、本発明によれば発振状態に陥りやすい状態を回避できるようになる。
【００１５】
そして、上述のように消費電流を削減できるばかりでなく、インピーダンス変換回路の設計時の条件と異なる条件で動作することがなくなるため、設計が容易となり、安定した階調電圧を供給することができるようになる。
【００１６】
また本発明に係る階調電圧発生回路では、前記階調電圧選択回路が、前記第１〜第Ｋの抵抗分割ノードのうち複数の抵抗分割ノードの電圧の中から、前記複数の階調電圧のうち前記第１の電源線の電圧に最も近い第１の階調電圧を出力する第１の選択回路と、前記第１〜第Ｋの抵抗分割ノードのうち複数の抵抗分割ノードの電圧の中から、前記複数の階調電圧のうち前記第２の電源線の電圧に最も近い第２の階調電圧を出力する第２の選択回路とを含むことができる。
【００１７】
一般的に、ガンマ特性は、高電位側及び低電位側において階調と階調電圧とが非線形関係となる。これに対し、階調電圧の中間付近（中間階調付近）では、階調に対する階調電圧の関係が線形関係となり、階調電圧を調整する必要がない。従って本発明によれば、付加回路の増加を最低限に抑え、種々のガンマ特性に対応した階調電圧を発生できる階調電圧発生回路を提供できる。
【００１８】
また本発明に係る階調電圧発生回路では、前記第１〜第Ｋの抵抗分割ノードのうち複数の抵抗分割ノードの電圧の中から、前記複数の階調電圧のうち前記第１及び第２の階調電圧の間の第３の階調電圧を出力する第３の選択回路を含み、前記第１の選択回路が選択する抵抗分割ノード数が、前記第３の選択回路が選択する抵抗分割ノード数より多く、前記第２の選択回路が選択する抵抗分割ノード数が、前記第３の選択回路が選択する抵抗分割ノード数より多くてもよい。
【００１９】
ガンマ特性が、表示装置の種類に応じてその特性が大きく異なるのは高電位側と低電位側に近い階調電圧群に限られる。従って、高電位側及び低電位側のうち少なくとも一方に近い程、１つの階調電圧を選択するための選択回路の選択可能なノード数を多くすることにより、簡素な構成で、種々のガンマ特性に応じた階調電圧を発生させることが可能となる。
【００２０】
また本発明に係る階調電圧発生回路では、前記複数の階調電圧のうち前記第１の電源線の電圧に近い階調電圧ほど、階調電圧間の電圧差が大きくてもよい。
【００２１】
一般に、ガンマ特性は、高電位側又は低電位側に近い階調電圧ほど、１階調当たりの液晶印加電圧の変化が大きくなる。従って本発明によれば、付加回路の増加を最低限に抑え、種々のガンマ特性に対応した階調電圧を発生できる階調電圧発生回路を提供できる。
【００２２】
また本発明に係る階調電圧発生回路では、前記階調電圧選択回路が、各第１のスイッチ素子の一端が前記第２の抵抗回路の複数の抵抗分割ノードのいずれかに接続された複数の第１のスイッチ素子と、一端が前記第２の抵抗回路の複数の抵抗分割ノードのいずれかに接続され前記複数の第１のスイッチ素子の各第１のスイッチ素子よりオン抵抗値が小さい第２のスイッチ素子とを含み、前記複数の階調電圧のいずれか１つの第４の階調電圧を出力する場合に、前記第２のスイッチ素子がオン、前記複数の第１のスイッチ素子がオフとなり前記第２のスイッチ素子を介して前記第４の階調電圧を出力した後に、前記第２のスイッチ素子がオフ、前記複数の第１のスイッチ素子のいずれか１つがオンとなり、オンとなった該第１のスイッチ素子を介して前記第４の階調電圧を出力することができる。
【００２３】
本発明によれば、第２のスイッチ素子で、大まかな電圧を出力するため、第２のスイッチ素子よりオン抵抗値が大きい第１のスイッチ素子を介して階調電圧を出力する場合に比べて、目的とする電圧に到達する速度が速く、消費電力も小さくできる。
【００２４】
また、その後、第２のスイッチ素子をオフ、複数の第１のスイッチ素子のいずれか１つをオンして、オンとなった該第１のスイッチ素子を介して階調電圧を出力するようにしたため、階調電圧の電圧レベルを精度良く設定できる。こうすることで、選択回路を構成するすべてのスイッチ素子のオン抵抗値を低くするためにすべてのスイッチ素子の面積を大きくする必要がなくなる。従って、精度良く階調電圧のレベルを設定できる選択回路を、より少ない面積で構成できるようになる。
【００２５】
また本発明に係る階調電圧発生回路では、前記第１〜第Ｊのインピーダンス変換回路が、前記複数の階調電圧のいずれかが電気光学装置のデータ線に供給される１走査期間中の第１の期間において前記第１〜第Ｊの出力分圧ノードを駆動し、前記１走査期間中の前記第１の期間後の第２の期間において前記第１〜第Ｊの出力分圧ノードの駆動を停止することができる。
【００２６】
本発明においては、インピーダンス変換回路の入力側の電圧と出力側の電圧とが等しく設定される。従って、第１の抵抗回路の各抵抗素子を可変抵抗にして、各インピーダンス変換回路の入力電圧を可変にして階調電圧を調整する場合と比較すると、本発明では、目的とする電圧レベルに到達した後は、インピーダンス変換回路の動作を停止させることができる。このため、インピーダンス変換回路で常に第２の抵抗回路の出力分圧ノードを駆動させる必要がなくなり、不要なときに動作を停止させることでインピーダンス変換回路の駆動時の消費電流を大幅に削減できるようになる。
【００２７】
また本発明に係る階調電圧発生回路では、前記第１の抵抗回路の一端にその一端が接続される第１のオフセット用抵抗回路と、前記第２の抵抗回路の一端にその一端が接続される第２のオフセット用抵抗回路とを含み、前記第１の電源線が、前記第１及び第２のオフセット用抵抗回路の前記一端又は該第１及び第２のオフセット抵抗用回路の他端に電気的に接続されてもよい。
【００２８】
本発明によれば、線形関係にある中間階調領域の各階調電圧を含めて、ガンマ特性に応じて全体の階調電圧をより細かく調整できるようになる。
【００２９】
また本発明は、上記のいずれか記載の階調電圧発生回路と、前記階調電圧発生回路が発生した複数の階調電圧のいずれかを用いて電気光学装置を駆動する出力回路とを含む駆動回路に関係する。
【００３０】
本発明によれば、低コスト且つ低消費電力で、種々のガンマ特性に応じた階調電圧を安定して供給できる階調電圧発生回路を含む駆動回路を提供できる。
【００３１】
また本発明は、上記のいずれか記載の階調電圧発生回路を含む電気光学装置に関係する。
【００３２】
本発明によれば、低コスト且つ低消費電力で、種々のガンマ特性に応じた階調電圧を安定して供給することで画質の劣化を防止できる電気光学装置を提供できる。
【００３３】
また本発明は、上記記載の電気光学装置を含む電子機器に関係する。
【００３４】
本発明によれば、低コスト且つ低消費電力で、種々のガンマ特性に応じた階調電圧を安定して供給することで画質の劣化を防止できる電子機器を提供できる。
【発明を実施するための最良の形態】
【００３５】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
【００３６】
本実施形態における階調電圧発生回路は、例えば表示装置を駆動する駆動回路に含まれる。駆動回路は、印加電圧によって光学特性を変化させる電気光学装置、例えば液晶表示装置の駆動に用いることができる。
【００３７】
以下では、液晶表示装置に本実施形態における階調電圧発生回路を適用する場合について説明するが、これに限定されるものではなく、他の電気光学装置、表示装置にも適用することができる。
【００３８】
１． 液晶表示装置
図１に、本実施形態における液晶表示装置の構成の概要を示す。
【００３９】
液晶表示装置（広義には表示装置又は電気光学装置）１０は、液晶表示パネル（広義には表示パネル）２０を含むことができる。
【００４０】
液晶表示パネル２０は、例えばガラス基板上に形成される。このガラス基板上には、Ｙ方向に複数配列されそれぞれＸ方向に伸びる走査線（ゲート電極、ゲートライン）ＧＬ１〜ＧＬＮ（Ｎは２以上の整数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるデータ線（ソース電極、ソースライン）ＤＬ１〜ＤＬＭ（Ｍは２以上の整数）とが配置されている。また、走査線ＧＬｎ（１≦ｎ≦Ｎ、ｎは整数、以下同様。）とデータ線ＤＬｍ（１≦ｍ≦Ｍ、ｍは整数、以下同様。）との交差位置に対応して、画素領域（画素）が設けられ、該画素領域に薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと略す。）２２ｍｎが配置されている。
【００４１】
ＴＦＴ２２ｍｎのゲート電極は、走査線ＧＬｎに接続されている。ＴＦＴ２２ｍｎのソース電極は、データ線ＤＬｍに接続されている。ＴＦＴ２２ｍｎのドレイン電極は、画素電極２６ｍｎに接続されている。画素電極２６ｍｎとこれに対向する対向電極２８ｍｎとの間に液晶が封入され、液晶容量（広義には液晶素子）２４ｍｎが形成される。画素電極２６ｍｎと対向電極２８ｍｎとの間の印加電圧に応じて画素の透過率が変化するようになっている。対向電極２８ｍｎには、対向電極電圧Ｖｃｏｍが供給される。
【００４２】
以上のような液晶表示パネル２０は、例えば画素電極及びＴＦＴが形成された第１の基板と、対向電極が形成された第２の基板とを貼り合わせ、両基板の間に電気光学材料としての液晶を封入させることで形成される。
【００４３】
液晶表示装置１０は、データドライバ（広義には駆動回路、表示ドライバ）３０を含むことができる。データドライバ３０は、画像データに基づいて、液晶表示パネル２０のデータ線ＤＬ１〜ＤＬＭを駆動する。
【００４４】
液晶表示装置１０は、走査ドライバ（広義には駆動回路、表示ドライバ）３２を含むことができる。走査ドライバ３２は、一垂直走査期間内に、液晶表示パネル２０の走査線ＧＬ１〜ＧＬＮを走査する。
【００４５】
液晶表示装置１０は、電源回路３４を含むことができる。電源回路３４は、データ線の駆動に必要な電圧を生成し、これらをデータドライバ３０に対して供給する。本実施形態では、電源回路３４は、データドライバ３０のデータ線の駆動に必要な電源電圧ＶＤＤＲ、ＶＳＳや、データドライバ３０のロジック部の電圧を生成する。
【００４６】
また電源回路３４は、走査線の走査に必要な電圧を生成し、これを走査ドライバ３２に対して供給する。本実施形態では、電源回路３４は、走査線を走査するための駆動電圧を生成する。
【００４７】
更に電源回路３４は、対向電極電圧Ｖｃｏｍを生成することができる。電源回路３４は、データドライバ３０によって生成された極性反転信号ＰＯＬのタイミングに合わせて、高電位側の電圧ＶｃｏｍＨと低電位側の電圧ＶｃｏｍＬとが周期的に変化する対向電極電圧Ｖｃｏｍを、液晶表示パネル２０の対向電極に出力する。
【００４８】
液晶表示装置１０は、表示コントローラ３８を含むことができる。表示コントローラ３８は、図示しない中央演算処理装置（Central Processing Unit：以下、ＣＰＵと略す。）等のホストにより設定された内容に従って、データドライバ３０、走査ドライバ３２、電源回路３４を制御する。例えば、表示コントローラ３８は、データドライバ３０及び走査ドライバ３２に対し、動作モードの設定、内部で生成した垂直同期信号や水平同期信号の供給を行う。
【００４９】
なお図１では、液晶表示装置１０に電源回路３４又は表示コントローラ３８を含めて構成するようにしているが、これらのうち少なくとも１つを液晶表示装置１０の外部に設けて構成するようにしてもよい。或いは、液晶表示装置１０に、ホストを含めるように構成することも可能である。
【００５０】
また、データドライバ３０は、走査ドライバ３２及び電源回路３４のうち少なくとも１つを内蔵してもよい。
【００５１】
更にまた、データドライバ３０、走査ドライバ３２、表示コントローラ３８及び電源回路３４の一部又は全部を液晶表示パネル２０上に形成してもよい。例えば図２では、液晶表示パネル２０上に、データドライバ３０及び走査ドライバ３２が形成されている。このように液晶表示パネル２０は、複数のデータ線と、複数の走査線と、複数の走査線の各走査線及び複数のデータ線の各データ線とに接続された複数のスイッチ素子と、複数のデータ線を駆動するデータドライバとを含むように構成することができる。液晶表示パネル２０の画素形成領域８０に、複数の画素が形成されている。
【００５２】
２． 電源回路
図３に、図１の電源回路３４の構成の概要を示す。
【００５３】
電源回路３４は、液晶表示装置１０のシステム電源電圧ＶＤＤ、システム接地電源電圧ＶＳＳの電圧差を昇圧した後レギュレートを行って、データドライバ３０及び走査ドライバ３２等に電圧を供給する。
【００５４】
この電源回路３４は、昇圧回路９０、電圧レギュレータ回路９２を含むことができる。昇圧回路９０は、システム接地電源電圧ＶＳＳを基準にシステム電源電圧ＶＤＤを昇圧して昇圧電圧ＶＯＵＴを出力する。電圧レギュレータ回路９２は、システム接地電源電圧ＶＳＳを基準に昇圧電圧ＶＯＵＴのレギュレートを行い、階調電圧発生回路を含むデータドライバ３０に電圧ＶＤＤＲ、ＶＳＳを供給し、走査ドライバ３２に電圧ＶＤＤＨＧ、ＶＥＥを供給する。
【００５５】
走査ドライバ３２は、走査線の選択期間に電圧ＶＤＤＨＧを該走査線に供給し、走査線の非選択期間に電圧ＶＥＥを該走査線に供給する。
【００５６】
３． データドライバ
図４に、図１のデータドライバ３０の構成の概要を示す。
【００５７】
データドライバ３０は、入力ラッチ回路１００、シフトレジスタ１１０、ラインラッチ回路１２０、ラッチ回路１３０、階調電圧発生回路１４０、ＤＡＣ（Digital/Analog Converter）１５０、出力回路１６０を含む。
【００５８】
入力ラッチ回路１００は、画素単位でシリアルに入力される画像データを、クロック信号ＣＬＫに基づいてラッチする。クロック信号ＣＬＫは、図１に示す表示コントローラ３８から供給される。１画素が、それぞれ６ビットのＲ信号、Ｇ信号及びＢ信号により構成される場合、１画素は１８ビットで構成される。
【００５９】
シフトレジスタ１１０は、入力ラッチ回路１００でラッチされた画像データを、クロック信号ＣＬＫに同期してシフトする。そしてシフトレジスタ１１０でシフトされて順次取り込まれた階調データは、ラインラッチ回路１２０に取り込まれる。ラインラッチ回路１２０に取り込まれた画像データは、ラッチパルス信号ＬＰのタイミングでラッチ回路１３０にラッチされる。ラッチパルス信号ＬＰは、表示コントローラ３８から水平走査周期で入力される。
【００６０】
このようにシフトレジスタ１１０が、画素単位でシリアルに入力される画像データを順次シフトして、ラッチ回路１３０が１走査ライン分の画像データを取り込むことができる。
【００６１】
階調電圧発生回路１４０は、電源回路３４からの高電位側電源電圧（第１の電源電圧）ＶＤＤＲ及び低電位側電源電圧（第２の電源電圧）ＶＳＳの間の複数の階調電圧Ｖ０〜ＶＹ（Ｙは、自然数）を発生する。例えばＲ信号、Ｇ信号及びＢ信号がそれぞれ６ビットの場合、各色成分の信号について階調電圧Ｖ０〜Ｖ６３を発生する。
【００６２】
また階調電圧発生回路１４０は、ガンマ補正制御信号ＧＡＭに基づいて、ガンマ補正が施された階調電圧を出力する。更に階調電圧発生回路１４０は、パワーセーブ信号ＰＳに基づく制御により、低消費電力動作を実現させる。ガンマ補正制御信号ＧＡＭは、表示コントローラ３８から供給される。パワーセーブ信号ＰＳは、データドライバ３０の図示しない制御回路、又は表示コントローラ３８から供給される。
【００６３】
ＤＡＣ１５０は、ラッチ回路１３０から出力される画像データに対応した駆動電圧を、データドライバ３０の出力線毎に生成する。より具体的には、ＤＡＣ１５０は、階調電圧発生回路１４０によって生成された複数の階調電圧Ｖ０〜Ｖ６３の中から、ラッチ回路１３０からの１出力線分の画像データ毎に、該画像データに対応した階調電圧を選択し、選択した階調電圧を駆動電圧として出力する。
【００６４】
出力回路１６０は、各出力線が液晶表示パネル２０の各データ線に接続される複数の出力線を駆動する。より具体的には、出力回路１６０は、ＤＡＣ１５０によって出力線毎に生成された駆動電圧に基づいて、各出力線を駆動する。例えば出力回路１６０は、出力線毎に設けられたボルテージフォロワ接続された演算増幅器により、各出力線を駆動する。即ち、出力回路１６０は、階調電圧発生回路１４０が発生した階調電圧Ｖ０〜Ｖ６３のいずれかを用いて電気光学装置としての液晶表示装置を駆動する。
【００６５】
４． 階調電圧発生回路
図５に、図４の階調電圧発生回路１４０の構成例の回路図を示す。ここでは、階調電圧発生回路１４０が、階調電圧Ｖ０〜Ｖ６３を発生する。そして、階調電圧Ｖ０を高電位側電源電圧ＶＤＤＲ、階調電圧Ｖ６３を低電位側電源電圧ＶＳＳとして出力している。
【００６６】
階調電圧発生回路１４０は、入力側抵抗回路（第１の抵抗回路）１４２、出力側抵抗回路（第２の抵抗回路）１４４を含む。入力側抵抗回路１４２及び出力側抵抗回路１４４は、高電位側電源線（第１の電源線）及び低電位側電源線（第２の電源線）の間に接続される。高電位側電源線には、高電位側電源電圧（第１の電源電圧）ＶＤＤＲが供給される。低電位側電源線には、低電位側電源電圧（第２の電源電圧）ＶＳＳが供給される。従って、入力側抵抗回路１４２及び出力側抵抗回路１４４は、高電位側電源電圧ＶＤＤＲ及び低電位側電源電圧ＶＳＳの間に接続されるということができる。
【００６７】
入力側抵抗回路１４２は、その両端の電圧を（Ｊ＋１）（Ｊは正の整数）分割して分圧した第１〜第Ｊの入力分圧ノードＮＤＩ１〜ＮＤＩＪを有する。より具体的には、入力側抵抗回路１４２は、高電位側電源線及び低電位側電源線（或いは高電位側電源電圧ＶＤＤＲ及び低電位側電源電圧ＶＳＳ）の間に直列に接続された第１〜第（Ｊ＋１）の入力側抵抗素子ＩＲ１〜ＩＲＪ＋１を有する。第１〜第（Ｊ＋１）の入力側抵抗素子ＩＲ１〜ＩＲＪ＋１は、それぞれ抵抗値が固定の固定抵抗である。そして、第１〜第（Ｊ＋１）の入力側抵抗素子ＩＲ１〜ＩＲＪ＋１により、高電位側電源電圧ＶＤＤＲ及び低電位側電源電圧ＶＳＳの間の電圧を分圧する。第ｉの入力分圧ノードＮＤＩｉ（１≦ｉ≦Ｊ、ｉは整数）は、第ｉの入力側抵抗素子ＩＲｉと第（ｉ＋１）の入力側抵抗素子ＩＲｉ＋１とが接続されるノードである。
【００６８】
出力側抵抗回路１４４もまた、その両端の電圧を（Ｊ＋１）分割して分圧した第１〜第Ｊの出力分圧ノードＮＤＯ１〜ＮＤＯＪを有する。より具体的には、出力側抵抗回路１４４もまた、例えば高電位側電源線及び低電位側電源線（或いは高電位側電源電圧ＶＤＤＲ及び低電位側電源電圧ＶＳＳ）の間に直列に接続された第１〜第（Ｊ＋１）の出力側抵抗素子ＯＲ１〜ＯＲＪ＋１を有する。第１〜第（Ｊ＋１）の出力側抵抗素子ＯＲ１〜ＯＲＪ＋１は、それぞれ抵抗値が固定の固定抵抗である。そして、第１〜第（Ｊ＋１）の出力側抵抗素子ＯＲ１〜ＯＲＪ＋１により、高電位側電源電圧ＶＤＤＲ及び低電位側電源電圧ＶＳＳの間の電圧を分圧する。第ｉの出力分圧ノードＮＤＯｉは、第ｉの出力側抵抗素子ＯＲｉと第（ｉ＋１）の出力側抵抗素子ＯＲｉ＋１とが接続されるノードである。
【００６９】
そして、第ｉの入力分圧ノードＮＤＩｉの電圧は、第ｉの出力分圧ノードＮＤＯｉの電圧と等しくなるように各入力側抵抗素子、各出力側抵抗素子により分圧されている。
【００７０】
また第ｉの入力分圧ノードＮＤＩｉとこれに対応する第ｉの出力分圧ノードＮＤＯｉとの間に、第ｉのボルテージフォロワ回路（第ｉのインピーダンス変換回路）ＯＰＡＭＰｉが設けられている。第ｉのボルテージフォロワ回路ＯＰＡＭＰｉは、ボルテージフォロワ接続された差動増幅器を有し、インピーダンス変換回路として機能する。第ｉのボルテージフォロワ回路ＯＰＡＭＰｉの入力には、第ｉの入力分圧ノードＮＤＩｉの電圧が供給される。第ｉのボルテージフォロワ回路ＯＰＡＭＰｉの出力は、第ｉの出力分圧ノードＮＤＯｉに接続される。従って、第ｉのボルテージフォロワ回路ＯＰＡＭＰｉは、第ｉの入力分圧ノードＮＤＩｉの電圧に基づいて第ｉの出力分圧ノードＮＤＯｉを駆動する。
【００７１】
第１〜第Ｊのボルテージフォロワ回路ＯＰＡＭＰ１〜ＯＰＡＭＰＪは、パワーセーブ信号ＰＳに基づいて駆動制御が行われる。より具体的には、第１〜第Ｊのボルテージフォロワ回路ＯＰＡＭＰ１〜ＯＰＡＭＰＪは、パワーセーブ信号ＰＳにより指定された駆動期間においては駆動を行い、パワーセーブ信号ＰＳにより指定された非駆動期間においてはその出力の駆動を停止する。
【００７２】
階調電圧発生回路１４０は、階調電圧選択回路１４６を含む。階調電圧選択回路１４６は、出力側抵抗回路１４４の両端の電圧を（Ｋ＋１）（Ｊ＜Ｋ、Ｋは整数）分割して分圧した第１〜第Ｋの抵抗分割ノードｔｐ１〜ｔｐＫの電圧のうち、Ｌ（Ｊ＜Ｌ＜Ｋ、Ｌは整数）種類の電圧を階調電圧として選択する。例えば階調電圧発生回路１４０が、階調電圧Ｖ０〜Ｖ６３を発生する場合、階調電圧Ｖ０、Ｖ６３を除く６２種類の電圧を階調電圧Ｖ１〜Ｖ６２として出力する。階調電圧選択回路１４６は、ガンマ補正制御信号ＧＡＭに基づいて第１〜第Ｋの抵抗分割ノードｔｐ１〜ｔｐＫのうちＬ個の抵抗分割ノードを選択し、選択したＬ個の抵抗分割ノードの電圧を階調電圧として出力する。
【００７３】
図６に、第ｉのボルテージフォロワ回路ＯＰＡＭＰｉの構成例の回路図を示す。ここでは、第ｉのボルテージフォロワ回路ＯＰＡＭＰｉの構成例を示しているが、第１〜第（ｉ−１）のボルテージフォロワ回路ＯＰＡＭＰ１〜ＯＰＡＭＰｉ−１、第（ｉ＋１）〜第Ｊのボルテージフォロワ回路ＯＰＡＭＰｉ＋１〜ＯＰＡＭＰＪの構成も同様である。
【００７４】
第ｉのボルテージフォロワ回路ＯＰＡＭＰｉは、ｐ型差動増幅部ｐＤＩＦｉ、ｎ型差動増幅部ｎＤＩＦｉ、駆動部ＤＲＶｉを含む。ｐ型差動増幅部ｐＤＩＦｉは、電流源を構成するトランジスタを含み、該トランジスタのゲート電極にパワーセーブ信号ＰＳを供給することで、ｐ型差動増幅部ｐＤＩＦｉの動作、又は動作の停止を制御できる。ｎ型差動増幅部ｎＤＩＦｉは、電流源を構成するトランジスタを含み、該トランジスタのゲート電極にパワーセーブ信号ＰＳを供給することで、ｎ型差動増幅部ｎＤＩＦｉの動作、又は動作の停止を制御できる。
【００７５】
このような第ｉのボルテージフォロワ回路ＯＰＡＭＰｉの構成は公知であるため、詳細な動作の説明を省略する。本実施形態では、パワーセーブ信号ＰＳがＨレベルのとき、ｐ型差動増幅部ｐＤＩＦｉは、第ｉの入力分圧ノードＮＤＩｉ及び第ｉの出力分圧ノードＮＤＯｉの電圧が等しくなるように、駆動部ＤＲＶｉのｎ型駆動トランジスタのゲート電圧を供給する。パワーセーブ信号ＰＳがＬレベルのとき、ｐ型差動増幅部ｐＤＩＦｉの電流源の動作が停止され、ｐ型差動増幅部ｐＤＩＦｉの動作が停止する。
【００７６】
またパワーセーブ信号ＰＳがＨレベルのとき、ｎ型差動増幅部ｎＤＩＦｉは、第ｉの入力分圧ノードＮＤＩｉ及び第ｉの出力分圧ノードＮＤＯｉの電圧が等しくなるように、駆動部ＤＲＶｉのｐ型駆動トランジスタのゲート電圧を供給する。パワーセーブ信号ＰＳがＬレベルのとき、ｎ型差動増幅部ｎＤＩＦｉの電流源の動作が停止され、ｎ型差動増幅部ｎＤＩＦｉの動作が停止する。
【００７７】
従って、パワーセーブ信号ＰＳがＨレベルのとき、第ｉのボルテージフォロワ回路ＯＰＡＭＰｉは、第ｉの入力分圧ノードＮＤＩｉの電圧に基づいて第ｉの出力分圧ノードＮＤＯｉを駆動する。またパワーセーブ信号ＰＳがＬレベルのとき、第ｉのボルテージフォロワ回路ＯＰＡＭＰｉは、第ｉの出力分圧ノードＮＤＯｉの駆動を停止する。そしてパワーセーブ信号ＰＳがＬレベルのとき、ｐ型差動増幅部ｐＤＩＦｉ及びｎ型差動増幅部ｎＤＩＦｉの電流源の動作を停止できるため、消費電流を削減できる。
【００７８】
なお、インピーダンス変換回路としてのボルテージフォロワ回路の構成は、図６に示したものに本発明が限定されるものではない。
【００７９】
図７に、本実施形態の階調電圧発生回路１４０の他の構成例の図を示す。但し、図５に示す階調電圧発生回路１４０と同一部分には同一符号を付し、適宜説明を省略する。
【００８０】
図７において、階調電圧選択回路１４６は、高電位側電源電圧ＶＤＤＲ（第１の電源線の電圧）に最も近い階調電圧を選択するための第１の選択回路ＳＥＬ１と、低電位側電源電圧ＶＳＳ（第２の電源線の電圧）に最も近い階調電圧を選択するための第２の選択回路ＳＥＬ２とを少なくとも含むことが望ましい。より具体的には、第１の選択回路ＳＥＬ１は、第１〜第Ｋの抵抗分割ノードｔｐ１〜ｔｐＫのうち複数の抵抗分割ノードの電圧の中から、複数の階調電圧Ｖ０〜Ｖ６３のうち高電位側電源電圧ＶＤＤＲに最も近い階調電圧Ｖ１（第１の階調電圧）を出力する。また第２の選択回路ＳＥＬ２は、第１〜第Ｋの抵抗分割ノードｔｐ１〜ｔｐＫのうち複数の抵抗分割ノードの電圧の中から、複数の階調電圧Ｖ０〜Ｖ６３のうち低電位側電源電圧ＶＳＳに最も近い階調電圧Ｖ６２（第２の階調電圧）を出力する。
【００８１】
図８に、第１の選択回路ＳＥＬ１の構成例を示す。図８では、第１の選択回路ＳＥＬ１の構成例を示すが、第２の選択回路ＳＥＬ２も同様の構成を有する。
【００８２】
図８では、第１の選択回路ＳＥＬ１が、第１〜第４の抵抗分割ノードｔｐ１〜ｔｐ４の電圧のいずれかから１つの電圧を、ガンマ補正制御信号ＧＡＭに基づいて選択する。図８では、４つの抵抗分割ノードの電圧のいずれかから１つの電圧を選択しているが、本発明は、これに限定されるものではない。
【００８３】
このような選択回路は、各出力側抵抗素子に対して、０、１又は複数個を設けられる。
【００８４】
次に、図５又は図７の階調電圧発生回路１４０の動作について説明する。
【００８５】
図９に、液晶表示装置のガンマ特性（液晶の光透過率特性）を示す。
【００８６】
図９において、横軸に表示の明るさを示す階調（ｘ）を示し、縦軸に液晶印加電圧（Ｖｘ）を示す。階調（ｘ）は、例えば６ビットの画像データで表現でき、画像データが「００００００」のとき階調は「０」、画像データが「１１１１０１」のとき階調が「６１」となる。
【００８７】
図９において、ガンマ補正曲線２００は、ノーマリホワイトのアクティブマトリクス型液晶表示装置のガンマ特性を表す。ガンマ補正曲線２００が示すように、階調（ｘ）と液晶印加電圧（Ｖｘ）との関係は非線形関係である。従って、画像データに基づいて画像を忠実に表現するために、ガンマ補正を施した印加電圧を液晶に供給する必要がある。
【００８８】
例えば、図９に示すガンマ補正曲線２００を有するアクティブマトリクス型液晶表示装置を駆動する場合、階調電圧発生回路１４０は、ガンマ補正曲線２００に従って階調「０」〜「６３」に対して対応付けられた階調電圧を発生する。そして、液晶駆動回路が階調「２」の表示を行う場合、階調電圧発生回路１４０が発生した階調電圧「Ｖ０」〜「Ｖ６３」のうち階調電圧「Ｖ２」を選択してデータ線に供給する。また液晶駆動回路が階調「６１」の表示を行う場合、階調電圧発生回路１４０が発生した階調電圧「Ｖ０」〜「Ｖ６３」のうち階調電圧「Ｖ６１」を選択してデータ線に供給する。
【００８９】
このとき、各信号線の電圧が変化して目的とする電圧に到達するまでに、各信号線の容量成分と出力側抵抗回路１４４の各抵抗素子の抵抗成分とで定まる時定数に対応した遅延時間を要する。例えばデータドライバ３０が極性反転駆動を行う場合や電源供給を開始する場合等、高電位側電源電圧ＶＤＤＲ及び低電位側電源電圧ＶＳＳの供給が開始されたとしても各階調電圧が目的の電圧に到達するまでに、ある程度の時間を要することを意味する。従って、この遅延時間を考慮して、所定の書き込み時間内に信号線の電圧を目的の電圧に到達させる必要がある。
【００９０】
本実施形態では、第１〜第Ｊのボルテージフォロワ回路ＯＰＡＭＰ１〜ＯＰＡＭＰＪが第１〜第Ｊの出力分圧ノードＮＤＯ１〜ＮＤＯＪを駆動する。このため、出力側抵抗回路１４４の両端の電圧を分圧する場合に比べて、高い駆動能力でいち早く目的とする電圧に到達させることができる。これにより、液晶表示装置の表示領域の拡大や画素の高精細化のためにデータ線の本数が増加して１水平走査期間が短くなったとしても、目的とする階調電圧にいち早く到達させ、安定した階調電圧を供給できるようになる。
【００９１】
更に、第１〜第Ｊのボルテージフォロワ回路ＯＰＡＭＰ１〜ＯＰＡＭＰＪは、パワーセーブ信号ＰＳにより一斉にその駆動を停止することが望ましい。より具体的には、第１〜第Ｊのボルテージフォロワ回路ＯＰＡＭＰ１〜ＯＰＡＭＰＪが、複数の階調電圧Ｖ０〜Ｖ６３のいずれかがデータ線ＤＬ１〜ＤＬＭに供給される１走査期間中のボルテージフォロワ回路駆動期間（第１の期間）において第１〜第Ｊの出力分圧ノードＮＤＯ１〜ＮＤＯＪを駆動する。そして、該１走査期間中のボルテージフォロワ回路駆動期間後のボルテージフォロワ回路非駆動期間（第２の期間）において、第１〜第Ｊのボルテージフォロワ回路ＯＰＡＭＰ１〜ＯＰＡＭＰＪが、第１〜第Ｊの出力分圧ノードＮＤＯ１〜ＮＤＯＪの駆動を停止する。
【００９２】
図１０に、パワーセーブ信号ＰＳのタイミングの一例を示す。図１０では、パワーセーブ信号ＰＳと階調電圧Ｖ１の変化のみを示しているが、他の階調電圧Ｖ２〜Ｖ６２についても同様である。
【００９３】
パワーセーブ信号ＰＳは、１ラインの走査期間である１Ｈ期間中の前半をボルテージフォロワ回路駆動期間として、Ｈレベルとなる。これにより、第１〜第Ｊのボルテージフォロワ回路ＯＰＡＭＰ１〜ＯＰＡＭＰＪの電流源が動作し、第１〜第Ｊの出力分圧ノードＮＤＯ１〜ＮＤＯＪを駆動する。従って、階調電圧Ｖ１は、抵抗素子により分圧して出力する場合に比べて、より早く目的とする電圧レベルに到達する。
【００９４】
その後、１Ｈ期間中の後半をボルテージフォロワ回路非駆動期間として、パワーセーブ信号ＰＳがＬレベルとなる。これにより、第１〜第Ｊのボルテージフォロワ回路ＯＰＡＭＰ１〜ＯＰＡＭＰＪの電流源の動作が停止する。従って、ボルテージフォロワ回路非駆動期間では、出力側抵抗回路１４４の抵抗素子により分圧された電圧レベルが保持される。既に、ボルテージフォロワ回路駆動期間において目的とする電圧レベルに到達しているため、ボルテージフォロワ回路非駆動期間において第１〜第Ｊのボルテージフォロワ回路ＯＰＡＭＰ１〜ＯＰＡＭＰＪの電流源の動作を停止させても階調電圧のレベルを維持できる。このため、各階調電圧のレベルを変動させることなく、低消費電力化を図ることができる。
【００９５】
ここで、液晶表示装置Ａ、Ｂに最適な階調電圧を発生する場合がを考える。
【００９６】
図１１に、液晶表示装置Ａ、Ｂのガンマ特性を示す。
【００９７】
この場合、例えば階調「６１」に対して、液晶表示装置Ａを駆動する場合は階調電圧「Ｖ６１Ａ」を発生し、液晶表示装置Ｂを駆動する場合は階調電圧「Ｖ６１Ｂ」を発生させる必要がある。
【００９８】
しかしながら本実施形態によれば、ガンマ補正制御信号ＧＡＭに基づいて、抵抗分割ノードの中から最適な抵抗分割ノードを選択すればよいため、種々のガンマ特性に応じた階調電圧を安定して供給できる。
【００９９】
図１１に示すように、液晶表示装置のガンマ特性は、製品や製造ばらつき等によって異なる。しかしながら、大きく異なるのは高電位側電源電圧ＶＤＤＲに近い階調電圧群と低電位側電源電圧ＶＳＳに近い階調電圧群に限られる。階調電圧の中間付近（中間階調付近）では、階調に対する階調電圧の関係が線形関係となり、階調電圧を調整する必要がないからである。そこで、図１１に示すように、高電位側電源電圧ＶＤＤＲ及び低電位側電源電圧ＶＳＳに近い例えば階調電圧Ｖ１〜Ｖ８、Ｖ５９〜Ｖ６２を調整できればよい。従って、高電位側電源電圧ＶＤＤＲ及び低電位側電源電圧ＶＳＳに最も近い階調電圧Ｖ１、Ｖ６２を少なくとも調整できることが望ましい。こうすることで、付加回路の増加を最低限に抑え、種々のガンマ特性に対応した階調電圧を発生できる階調電圧発生回路を提供できる。
【０１００】
また本実施形態では、複数の階調電圧Ｖ０〜Ｖ６３のうち階調電圧Ｖ１、Ｖ６２（第１及び第２の階調電圧）の間の例えば階調電圧Ｖ３（第３の階調電圧）を出力する第３の選択回路ＳＥＬ３を含むことが望ましい。この第３の選択回路ＳＥＬ３は、第１〜第Ｋの抵抗分割ノードｔｐ１〜ｔｐＫのうち複数の抵抗分割ノードの電圧の中から、階調電圧Ｖ１、Ｖ６２（第１及び第２の階調電圧）の間の階調電圧Ｖ３（第３の階調電圧）を出力する。このとき、第１の選択回路ＳＥＬ１が選択する抵抗分割ノード数が、第３の選択回路ＳＥＬ３が選択する抵抗分割ノード数より多い。そして、第２の選択回路ＳＥＬ２が選択する抵抗分割ノード数が、第３の選択回路ＳＥＬ３が選択する抵抗分割ノード数より多い。
【０１０１】
ガンマ特性は、上述のように、その特性が大きく異なるのは高電位側電源電圧ＶＤＤＲに近い階調電圧群と低電位側電源電圧ＶＳＳに近い階調電圧群に限られる。従って、高電位側電源電圧ＶＤＤＲ及び低電位側電源電圧ＶＳＳに近い程、１つの階調電圧を選択するための選択回路の選択可能なノード数を多くすることにより、簡素な構成で、種々のガンマ特性に応じた階調電圧を発生させることが可能となる。
【０１０２】
更に、複数の階調電圧のうち高電位側電源電圧ＶＤＤＲ（第１の電源電圧）又は低電位側電源電圧ＶＳＳ（第２の電源電圧）に近い階調電圧ほど、階調電圧間の電圧差が大きいことが望ましい。これは、図９又は図１１に示すように、高電位側電源電圧ＶＤＤＲ（第１の電源電圧）又は低電位側電源電圧ＶＳＳ（第２の電源電圧）に近い階調電圧ほど、１階調当たりの液晶印加電圧の変化が大きくなるからである。こうすることによっても、簡素な構成で、種々のガンマ特性に応じた階調電圧を発生させることが可能となる。
【０１０３】
４．１ 比較例
次に本実施形態の比較例との対比において、本実施形態における階調電圧発生回路１４０を説明する。
【０１０４】
図１２に、本実施形態の第１の比較例における階調電圧発生回路３００の構成例を示す。但し、図５又は図７に示す本実施形態の階調電圧発生回路１４０と同一部分には同一符号を付し、適宜説明を省略する。
【０１０５】
第１の比較例における階調電圧発生回路３００は、入力電圧差（｜ＶＤＤＲ−ＶＳＳ｜）から、基準階調電圧ＶＲＥＦ１〜ＶＲＥＦ９を生成する。そして、基準階調電圧差（｜ＶＲＥＦ１−ＶＲＥＦ２｜等）から、階調電圧Ｖ０〜Ｖ６３を生成する。
【０１０６】
階調電圧発生回路３００は、高電位側電源線と低電位側電源線との間にガンマ補正抵抗ｒＰ１〜ｒＰ８が直列に接続される。また、高電位側電源線と低電位側電源線との間に、ガンマ補正抵抗ｒＱ１〜ｒＱ６３が直列に接続される。高電位側電源線には、高電位側電源電圧ＶＤＤＲが供給される。低電位側電源線には、低電位側電源電圧ＶＳＳが供給される。
【０１０７】
ガンマ補正抵抗ｒＰ１〜ｒＰ８は可変抵抗であり、ガンマ補正抵抗ｒＱ１〜ｒＱ６３は固定抵抗である。ガンマ補正抵抗ｒＰ１〜ｒＰ８は、補正信号Ｐ１〜Ｐ８によりその抵抗値が調整される。
【０１０８】
ガンマ補正抵抗ｒＰ１〜ｒＰ８の各ガンマ補正抵抗の接続ノードと、この接続ノードと対応する階調電圧発生ノードとの間には、ボルテージフォロワ回路ＶＣ１〜ＶＣ７が接続される。
【０１０９】
ガンマ補正抵抗ｒＰ１〜ｒＰ８のデフォルト時の抵抗値、ガンマ補正抵抗ｒＱ１〜ｒＱ６３のデフォルト時の抵抗値は、液晶表示装置のガンマ特性に応じて決定される。そして、ガンマ補正抵抗の入力側と出力側において各基準階調電圧間の抵抗値は同一となるように決定される。例えば基準階調電圧ＶＲＥＦ１〜ＶＲＥＦ２間に関して、（ｒＰ１のデフォルト時の抵抗値）＝（ｑＱ１の抵抗値）＋（ｒＱ２の抵抗値）となる。
【０１１０】
ここで、図１１の液晶表示装置Ａに対してデフォルト時の抵抗値を決定しているものとする。液晶表示装置Ｂのガンマ特性に応じた階調電圧を発生させる場合、補正信号によりガンマ補正抵抗ｒＰ１〜ｒＰ８の抵抗値を変更し、例えば階調電圧「Ｖ６１Ａ」から「Ｖ６１Ｂ」に変更する。
【０１１１】
ところが、各ボルテージフォロワ回路の入力側と出力側との間に電位差が生じ、出力側のガンマ補正抵抗とボルテージフォロワ回路との間に電流が流れる。即ち、例えばガンマ補正抵抗ｒＰ１を変更して入力側のガンマ補正抵抗比を変更するため、（ｒＰ１の変更後の抵抗値）＜（ｒＱ１の抵抗値）＋（ｒＱ２の抵抗値）、或いは（ｒＰ１の変更後の抵抗値）＞（ｒＱ１の抵抗値）＋（ｒＱ２の抵抗値）となり、ボルテージフォロワ回路ＶＣ１の入力側と出力側との間に電位差が生じ、電流Ｉが発生する。
【０１１２】
また、この電流Ｉの発生に起因して、ボルテージフォロワ回路の位相余裕が小さくなる場合がある。この場合、ボルテージフォロワ回路が発振し易くなる。これにより、安定した階調電圧を供給することができなくなる。更に、電流Ｉの発生によって、消費電力が増大してしまう。更にまた、ボルテージフォロワ回路の設計時の条件と異なる条件で動作することになるため、より一層、発振状態に陥りやすい状態を招くことになる。
【０１１３】
これに対して本実施形態における階調電圧発生回路１４０では、入力側の抵抗素子の抵抗値がすべて固定であるため、ガンマ特性の調整は出力側の抵抗素子の抵抗値を変更することで実現される。このため、各ボルテージフォロワ回路の入力側と出力側の電位とは常に同一となる。従って、第１の比較例における階調電圧発生回路３００における電流Ｉの発生を回避できる。これにより、電流Ｉの削減によって消費電流を低減でき、ボルテージフォロワ回路の発振を回避できる。
【０１１４】
また、各ボルテージフォロワ回路の入力側と出力側の電位とは常に同一となるため、図１０に示すように、目的とする電圧レベルに到達した後はボルテージフォロワ回路の動作を停止させることができる。ところが、第１の比較例では、ボルテージフォロワ回路が、常に出力を駆動する必要があり、該ボルテージフォロワ回路の動作を停止させることができない。このように本実施形態によれば、第１の比較例と比べて大幅に消費電力を削減できる。
【０１１５】
図１３に、本実施形態の第２の比較例における階調電圧発生回路４００の構成例を示す。但し、図１２に示す第１の比較例における階調電圧発生回路３００と同一部分には同一符号を付し、適宜説明を省略する。
【０１１６】
第２の比較例における階調電圧発生回路４００が、第１の比較例における階調電圧発生回路３００と本質的に異なる点は、階調電圧Ｖ０、Ｖ１、Ｖ６２、Ｖ６３を電源回路で直接生成する点である。この電源回路では、電子ボリューム等で、階調電圧Ｖ０、Ｖ１、Ｖ６２、Ｖ６３の電圧が調整される。
【０１１７】
しかしながら、電源回路がより多くの電源電圧を生成する必要があるため、付加回路の増加、レイアウト面積の増大等によりコスト高を招く。しかも、第２の比較例においても、ボルテージフォロワ回路の入力側でガンマ補正抵抗を調整しているため、第１の比較例と同様の問題が生ずる。
【０１１８】
従って、第２の比較例との対比において、本実施形態における階調電圧発生回路１４０は、階調電圧発生回路１４０に電源電圧を供給する電源回路を簡素化できるため、低コスト化を実現できる。しかも、本実施形態によれば、上述のように、低消費電力で、種々のガンマ特性に応じた階調電圧を安定して供給できる。
【０１１９】
なお本発明は、上述した構成に限定されるものではない。
【０１２０】
４．２ 変形例
図１４に、本実施形態の第１の変形例における階調電圧発生回路５００の構成例の回路図を示す。但し、図５に示す本実施形態における階調電圧発生回路１４０と同一部分には同一符号を付し、適宜説明を省略する。
【０１２１】
第１の変形例における階調電圧発生回路５００は、更に、入力側オフセット用抵抗回路（第１のオフセット用抵抗回路）ＩＲ０、ＩＲＪ＋２、出力側オフセット用抵抗回路（第２のオフセット用抵抗回路）ＯＳＲ１、ＯＳＲ２を含む。入力側オフセット用抵抗回路ＩＲ０は、入力側抵抗回路（第１の抵抗回路）の一端に接続される。出力側オフセット用抵抗回路ＯＳＲ１は、出力側抵抗回路（第２の抵抗回路）の一端に接続される。入力側オフセット用抵抗回路ＩＲＪ＋２は、入力側抵抗回路（第１の抵抗回路））の一端に接続される。出力側オフセット用抵抗回路ＯＳＲ２は、出力側抵抗回路（第２の抵抗回路）の他端に接続される。ここで、第ｉのボルテージフォロワ回路（第ｉのインピーダンス変換回路）ＯＰＡＭＰｉの入力電圧と出力電圧とが等しくなるように、入力側オフセット用抵抗回路を含む入力側抵抗回路の抵抗比と、出力側オフセット用抵抗回路を含む出力側抵抗回路の抵抗比とが設定される。
【０１２２】
そして、高電位側電源線が、入力側オフセット用抵抗回路ＩＲ０及び出力側オフセット用抵抗回路ＯＳＲ１の一端又は他端のいずれかに電気的に接続される。即ち、高電位側電源電圧ＶＤＤＲ（第１の電源電圧）が、入力側オフセット用抵抗回路ＩＲ０及び出力側オフセット用抵抗回路ＯＳＲ１の一端又は他端のいずれかに供給される。従って、入力側抵抗回路１４２及び出力側抵抗回路１４４の一端には、高電位側電源電圧ＶＤＤＲが直接供給され、又は高電位側電源電圧ＶＤＤＲが入力側オフセット用抵抗回路ＩＲ０、出力側オフセット用抵抗回路ＯＳＲ１を介して供給される。このとき、スイッチ回路ＳＷ１、ＳＷ２を同一の制御信号で切り替えて、高電位側電源電圧ＶＤＤＲが階調電圧Ｖ０として供給され続けることが望ましい。
【０１２３】
同様に、低電位側電源線が、入力側オフセット用抵抗回路ＩＲＪ＋２、出力側オフセット用抵抗回路ＯＳＲ２の一端又は他端のいずれかに電気的に接続される。即ち、低電位側電源電圧ＶＳＳ（第２の電源電圧）が、入力側オフセット用抵抗回路ＩＲＪ＋２及び出力側オフセット用抵抗回路ＯＳＲ２の一端又は他端のいずれかに供給される。従って、入力側抵抗回路１４２及び出力側抵抗回路１４４の他端には、低電位側電源電圧ＶＳＳが直接供給され、又は低電位側電源電圧ＶＳＳが入力側オフセット用抵抗回路ＩＲＪ＋２、出力側オフセット用抵抗回路ＯＳＲ２を介して供給される。このとき、スイッチ回路ＳＷ３、ＳＷ４を同一の制御信号で切り替えて、低電位側電源電圧ＶＳＳが階調電圧Ｖ６３として供給され続けることが望ましい。
【０１２４】
第１の変形例によれば、線形関係にある中間階調領域の各階調電圧を含めて、ガンマ特性に応じて全体の階調電圧をより細かく調整できるようになる。
【０１２５】
なお図１４では、高電位側にスイッチ回路ＳＷ１、ＳＷ２を設けるだけでなく、低電位側にスイッチ回路ＳＷ３、ＳＷ４を設けているが、本発明はこれに限定されるものではない。例えば、高電位側及び低電位側のうち少なくとも一方に設けるだけでもよい。
【０１２６】
図１５に、本実施形態の第２の変形例における第１の選択回路ＳＥＬ１の構成例の回路図を示す。但し、図８に示す本実施形態における第１の選択回路ＳＥＬ１と同一部分には同一符号を付し、適宜説明を省略する。
【０１２７】
第２の変形例における第１の選択回路ＳＥＬ１は、本実施形態又は第１の変形例における階調電圧選択回路を構成する各選択回路に適用できる。
【０１２８】
第２の変形例における第１の選択回路ＳＥＬ１（広義には階調電圧選択回路）は、複数の第１のスイッチ素子ＳＷＥ１と、１つの第２のスイッチ素子ＳＷＥ２とを含む。複数の第１のスイッチ素子ＳＷＥ１の各第１のスイッチ素子の一端は、出力側抵抗回路１４４（第２の抵抗回路）の複数の抵抗分割ノードのいずれかに接続される。各第１のスイッチ素子ＳＷＥ１の構成は同一である。
【０１２９】
第２のスイッチ素子ＳＷＥ２の一端は、出力側抵抗回路１４４（第２の抵抗回路）の複数の抵抗分割ノードのいずれかに接続される。そして、第２のスイッチ素子ＳＷＥ２のオン抵抗値は、複数の第１のスイッチ素子の各第１のスイッチ素子のオン抵抗値より小さい。ここでオン抵抗値とは、スイッチ素子がオン状態（導通状態）になったときの抵抗値いう。
【０１３０】
図１６に、第１のスイッチ素子ＳＷＥ１及び第２のスイッチ素子ＳＷＥ２のスイッチ制御のタイミング図を示す。
【０１３１】
まず、複数の階調電圧Ｖ０〜Ｖ６３のいずれか１つの階調電圧（図１５では階調電圧Ｖ１（第４の階調電圧））を出力する場合に、第２のスイッチ素子ＳＷＥ２をオン、複数の第１のスイッチ素子ＳＷＥ１のすべてをオフとして第２のスイッチ素子ＳＷＥ２を介して階調電圧Ｖ１（第４の階調電圧）を出力する。これにより、より低いオン抵抗値のスイッチ素子を介して階調電圧Ｖ１を大まかな電圧レベルに設定できる。このとき、第１のスイッチ素子ＳＷＥ１を介して階調電圧を出力する場合に比べて、目的とする電圧に到達する速度が速く、消費電力も小さい。
【０１３２】
その後、第２のスイッチ素子ＳＷＥ２をオフ、複数の第１のスイッチ素子ＳＷＥ１のいずれか１つをオンして、オンとなった該第１のスイッチ素子を介して階調電圧Ｖ１（第４の階調電圧）を出力する。これにより、階調電圧Ｖ１の電圧レベルを精度良く設定できる。
【０１３３】
このような構成を採用することで、第１の選択回路ＳＥＬ１を構成するすべてのスイッチ素子のオン抵抗値を低くするためにすべてのスイッチ素子の面積を大きくする必要がなくなる。従って、精度良く階調電圧のレベルを設定できる第１の選択回路ＳＥＬ１を、より少ない面積で構成できる。
【０１３４】
また本実施形態、第１又は第２の変形例のように、高電位側から順に１又は複数の抵抗分割ノードの電圧から１つの階調電圧を発生させなくてもよい。例えば図１７に示すように、階調電圧Ｖ１を選択するための第４の抵抗分割ノードｔｐ４の電圧が、階調電圧Ｖ２を選択するための第３の抵抗分割ノードｔｐ３の電圧より低い場合であってもよい。この場合、ガンマ補正制御信号ＧＡＭにより、階調電圧Ｖ１の電位が階調電圧Ｖ２の電位より高くなるように、それぞれ複数の抵抗分割ノードの電圧の中から選択する必要がある。
【０１３５】
また液晶の印加電圧を交流化するために極性反転駆動を行う場合、図１８に示すように正極性用及び負極性用の階調電圧発生回路を設けることも可能である。
【０１３６】
図１８に、正極性用及び負極性用の階調電圧発生回路を設けた場合の構成例を示す。
【０１３７】
正極性用階調電圧発生回路６００は、液晶の印加電圧が正極性の期間で用いられる階調電圧Ｖ０ｐ〜Ｖ６３ｐを生成する。負極性用階調電圧発生回路６１０は、液晶の印加電圧が負極性の期間で用いられる階調電圧Ｖ０ｎ〜Ｖ６３ｎを生成する。ＤＡＣでは、正極性の期間で階調電圧Ｖ０ｐ〜Ｖ６３ｐのうちいずれか１つの階調電圧を選択し、負極性の期間で階調電圧Ｖ０ｎ〜Ｖ６３ｎのうちいずれか１つの階調電圧を選択する。
【０１３８】
正極性用階調電圧発生回路６００及び負極性用階調電圧発生回路６１０は、それぞれ高電位側電源線及び低電位側電源線の間に設けられる。正極性用階調電圧発生回路６００及び負極性用階調電圧発生回路６１０として、本実施形態、第１又は第２の変形例における階調電圧発生回路が適用される。
【０１３９】
５． 電子機器
図１９に、上述の階調電圧発生回路を含む駆動回路が適用された電子機器の構成例のブロック図を示す。ここでは、電子機器として、携帯電話機の構成例のブロック図を示す。
【０１４０】
携帯電話機８００は、カメラモジュール８１０を含む。カメラモジュール８１０は、ＣＣＤカメラを含み、ＣＣＤカメラで撮像した画像のデータを表示コントローラ８０２に供給する。表示コントローラ８０２として、図１の表示コントローラ３８を採用できる。
【０１４１】
携帯電話機８００は、表示パネル８２０を含む。表示パネル８２０として、図１の液晶表示パネル２０を採用できる。この場合、表示パネル８２０は、表示ドライバ８３０によって駆動される。表示パネル８２０は、複数の走査線、複数のデータ線、複数の画素を含む。表示ドライバ８３０は、複数の走査線の１又は複数本単位で走査線を選択する走査ドライバの機能を有すると共に、画像データに対応した電圧を複数のデータ線に供給するデータドライバの機能を有する。このような表示ドライバ８３０の機能は、本実施形態、第１又は第２の変形例における階調電圧発生回路を含むデータドライバと、図１の走査ドライバ３２とで実現できる。
【０１４２】
表示コントローラ８０２は、表示ドライバ８３０に接続され、表示ドライバ８３０に対して画像データを供給する。
【０１４３】
ホスト８４０は、表示コントローラ８０２に接続される。ホスト８４０は、表示コントローラ８０２を制御する。またホスト８４０は、アンテナ８６０を介して受信された画像データを、変復調部８５０で復調した後、表示コントローラ８０２に供給できる。表示コントローラ８０２は、この画像データに基づき、表示ドライバ８３０により表示パネル８２０に表示させる。
【０１４４】
ホスト８４０は、カメラモジュール８１０で生成された画像データを変復調部８５０で変調した後、アンテナ８６０を介して他の通信装置への送信を指示できる。
【０１４５】
ホスト８４０は、操作入力部８７０からの操作情報に基づいて画像データの送受信処理、カメラモジュール８１０の撮像、表示パネルの表示処理を行う。
【０１４６】
なお電気光学装置としての液晶表示装置８８０は、表示コントローラ８０２、表示ドライバ８３０及び表示パネル８２０を含むことができる。この場合、ホスト８４０が、液晶表示装置８８０に対して画像データを供給する。
【０１４７】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の液晶表示装置の駆動に適用されるものに限らず、エレクトロクミネッセンス、プラズマディスプレイ装置の駆動に適用可能である。
【０１４８】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【０１４９】
【図１】本実施形態における液晶表示装置の構成の概要の構成図。
【図２】本実施形態における液晶表示装置の他の構成の概要の構成図。
【図３】図１の電源回路の構成の概要を示すブロック図。
【図４】図１のデータドライバの構成の概要を示すブロック図。
【図５】図４の階調電圧発生回路の構成例の回路図。
【図６】第ｉのボルテージフォロワ回路の構成例の回路図。
【図７】本実施形態の階調電圧発生回路の他の構成例の図。
【図８】第１の選択回路の構成例を示す図。
【図９】液晶表示装置のガンマ特性の説明図。
【図１０】パワーセーブ信号のタイミングの一例を示すタイミング図。
【図１１】種々の液晶表示装置のガンマ特性の説明図。
【図１２】本実施形態の第１の比較例における階調電圧発生回路の構成例を示す図。
【図１３】本実施形態の第２の比較例における階調電圧発生回路の構成例を示す図。
【図１４】本実施形態の第１の変形例における階調電圧発生回路の構成例の回路図。
【図１５】本実施形態の第２の変形例における第１の選択回路の構成例の回路図。
【図１６】図１５の第１のスイッチ素子及び第２のスイッチ素子のスイッチ制御のタイミング図。
【図１７】第１の選択回路の他の構成例の回路図。
【図１８】正極性用及び負極性用の階調電圧発生回路を設けた場合の構成例を示す図。
【図１９】本実施形態、第１又は第２の変形例における階調電圧発生回路が適用された表示ドライバを含む電子機器の構成例のブロック図。
【符号の説明】
【０１５０】
１０ 液晶表示装置、 ２０ 液晶表示パネル、 ３０ データドライバ、
３２ 走査ドライバ、 ３４ 電源回路、 ３８ 表示コントローラ、
１００ 入力ラッチ回路、 １１０ シフトレジスタ、 １２０ ラインラッチ回路、
１３０ ラッチ回路、 １４０ 階調電圧発生回路、 １４２ 入力側抵抗回路、
１４４ 出力側抵抗回路、 １４６ 階調電圧選択回路、 １５０ ＤＡＣ、
１６０ 出力回路、 ＧＡＭ ガンマ補正制御信号、
ＩＲ１〜ＩＲＪ＋１ 第１〜第（Ｊ＋１）の入力側抵抗素子、
ＮＤＩ１〜ＮＤＩＪ 第１〜第Ｊの入力分圧ノード、
ＮＤＯ１〜ＮＤＯＪ 第１〜第Ｊの出力分圧ノード、
ＯＰＡＭＰ１〜ＯＰＡＭＰＪ 第１〜第Ｊのボルテージフォロワ回路、
ＯＲ１〜ＯＲＪ＋１ 第１〜第（Ｊ＋１）の出力側抵抗素子、 ＰＳ パワーセーブ信号、
ＳＥＬ１〜ＳＥＬ３ 第１〜第３の選択回路、
ｔｐ１〜ｔｐＫ 第１〜第Ｋの抵抗分割ノード、 ＶＤＤＲ 高電位側電源電圧、
ＶＳＳ 低電位側電源電圧、 Ｖ０〜Ｖ６３ 階調電圧
【特許請求の範囲】
【請求項１】
複数の階調電圧を発生するための階調電圧発生回路であって、
第１及び第２の電源線の間に直列に接続されその抵抗値が固定の第１〜第（Ｊ＋１）（Ｊは正の整数）の抵抗素子を有し、前記第１〜第（Ｊ＋１）の抵抗素子により前記第１及び第２の電源線の間の電圧を分圧した第１〜第Ｊの入力分圧ノードを有する第１の抵抗回路と、
前記第１〜第Ｊの入力分圧ノードの各入力分圧ノードの電圧が各インピーダンス変換回路の入力に供給される第１〜第Ｊのインピーダンス変換回路と、
前記第１及び第２の電源線の間に接続され、前記第１及び第２の電源線の間の電圧を分圧した各出力分圧ノードが各インピーダンス変換回路によって駆動される第１〜第Ｊの出力分圧ノードを有する第２の抵抗回路と、
前記第２の抵抗回路の両端の電圧を分圧する第１〜第Ｋ（Ｊ＜Ｋ、Ｋは整数）の抵抗分割ノードの電圧の中からＬ（Ｊ＜Ｌ＜Ｋ、Ｌは整数）種類の抵抗分割ノードの電圧を階調電圧として出力する階調電圧選択回路とを含み、
第ｉ（１≦ｉ≦Ｊ、ｉは整数）の出力分圧ノードの電圧が、
第ｉの入力分圧ノードの電圧と等しいことを特徴とする階調電圧発生回路。
【請求項２】
請求項１において、
前記階調電圧選択回路が、
前記第１〜第Ｋの抵抗分割ノードのうち複数の抵抗分割ノードの電圧の中から、前記複数の階調電圧のうち前記第１の電源線の電圧に最も近い第１の階調電圧を出力する第１の選択回路と、
前記第１〜第Ｋの抵抗分割ノードのうち複数の抵抗分割ノードの電圧の中から、前記複数の階調電圧のうち前記第２の電源線の電圧に最も近い第２の階調電圧を出力する第２の選択回路とを含むことを特徴とする階調電圧発生回路。
【請求項３】
請求項２において、
前記第１〜第Ｋの抵抗分割ノードのうち複数の抵抗分割ノードの電圧の中から、前記複数の階調電圧のうち前記第１及び第２の階調電圧の間の第３の階調電圧を出力する第３の選択回路を含み、
前記第１の選択回路が選択する抵抗分割ノード数が、前記第３の選択回路が選択する抵抗分割ノード数より多く、
前記第２の選択回路が選択する抵抗分割ノード数が、前記第３の選択回路が選択する抵抗分割ノード数より多いことを特徴とする階調電圧発生回路。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記複数の階調電圧のうち前記第１の電源線の電圧に近い階調電圧ほど、階調電圧間の電圧差が大きいことを特徴とする階調電圧発生回路。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記階調電圧選択回路が、
各第１のスイッチ素子の一端が前記第２の抵抗回路の複数の抵抗分割ノードのいずれかに接続された複数の第１のスイッチ素子と、
一端が前記第２の抵抗回路の複数の抵抗分割ノードのいずれかに接続され前記複数の第１のスイッチ素子の各第１のスイッチ素子よりオン抵抗値が小さい第２のスイッチ素子とを含み、
前記複数の階調電圧のいずれか１つの第４の階調電圧を出力する場合に、
前記第２のスイッチ素子がオン、前記複数の第１のスイッチ素子がオフとなり前記第２のスイッチ素子を介して前記第４の階調電圧を出力した後に、前記第２のスイッチ素子がオフ、前記複数の第１のスイッチ素子のいずれか１つがオンとなり、オンとなった該第１のスイッチ素子を介して前記第４の階調電圧を出力することを特徴とする階調電圧発生回路。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記第１〜第Ｊのインピーダンス変換回路が、
前記複数の階調電圧のいずれかが電気光学装置のデータ線に供給される１走査期間中の第１の期間において前記第１〜第Ｊの出力分圧ノードを駆動し、
前記１走査期間中の前記第１の期間後の第２の期間において前記第１〜第Ｊの出力分圧ノードの駆動を停止することを特徴とする階調電圧発生回路。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記第１の抵抗回路の一端にその一端が接続される第１のオフセット用抵抗回路と、
前記第２の抵抗回路の一端にその一端が接続される第２のオフセット用抵抗回路とを含み、
前記第１の電源線が、
前記第１及び第２のオフセット用抵抗回路の前記一端又は該第１及び第２のオフセット抵抗用回路の他端に電気的に接続されることを特徴とする階調電圧発生回路。
【請求項８】
請求項１乃至７のいずれか記載の階調電圧発生回路と、
前記階調電圧発生回路が発生した複数の階調電圧のいずれかを用いて電気光学装置を駆動する出力回路とを含むことを特徴とする駆動回路。
【請求項９】
請求項１乃至７のいずれか記載の階調電圧発生回路を含むことを特徴とする電気光学装置。
【請求項１０】
請求項９記載の電気光学装置を含むことを特徴とする電子機器。
【請求項１】
複数の階調電圧を発生するための階調電圧発生回路であって、
第１及び第２の電源線の間に直列に接続されその抵抗値が固定の第１〜第（Ｊ＋１）（Ｊは正の整数）の抵抗素子を有し、前記第１〜第（Ｊ＋１）の抵抗素子により前記第１及び第２の電源線の間の電圧を分圧した第１〜第Ｊの入力分圧ノードを有する第１の抵抗回路と、
前記第１〜第Ｊの入力分圧ノードの各入力分圧ノードの電圧が各インピーダンス変換回路の入力に供給される第１〜第Ｊのインピーダンス変換回路と、
前記第１及び第２の電源線の間に接続され、前記第１及び第２の電源線の間の電圧を分圧した各出力分圧ノードが各インピーダンス変換回路によって駆動される第１〜第Ｊの出力分圧ノードを有する第２の抵抗回路と、
前記第２の抵抗回路の両端の電圧を分圧する第１〜第Ｋ（Ｊ＜Ｋ、Ｋは整数）の抵抗分割ノードの電圧の中からＬ（Ｊ＜Ｌ＜Ｋ、Ｌは整数）種類の抵抗分割ノードの電圧を階調電圧として出力する階調電圧選択回路とを含み、
第ｉ（１≦ｉ≦Ｊ、ｉは整数）の出力分圧ノードの電圧が、
第ｉの入力分圧ノードの電圧と等しいことを特徴とする階調電圧発生回路。
【請求項２】
請求項１において、
前記階調電圧選択回路が、
前記第１〜第Ｋの抵抗分割ノードのうち複数の抵抗分割ノードの電圧の中から、前記複数の階調電圧のうち前記第１の電源線の電圧に最も近い第１の階調電圧を出力する第１の選択回路と、
前記第１〜第Ｋの抵抗分割ノードのうち複数の抵抗分割ノードの電圧の中から、前記複数の階調電圧のうち前記第２の電源線の電圧に最も近い第２の階調電圧を出力する第２の選択回路とを含むことを特徴とする階調電圧発生回路。
【請求項３】
請求項２において、
前記第１〜第Ｋの抵抗分割ノードのうち複数の抵抗分割ノードの電圧の中から、前記複数の階調電圧のうち前記第１及び第２の階調電圧の間の第３の階調電圧を出力する第３の選択回路を含み、
前記第１の選択回路が選択する抵抗分割ノード数が、前記第３の選択回路が選択する抵抗分割ノード数より多く、
前記第２の選択回路が選択する抵抗分割ノード数が、前記第３の選択回路が選択する抵抗分割ノード数より多いことを特徴とする階調電圧発生回路。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記複数の階調電圧のうち前記第１の電源線の電圧に近い階調電圧ほど、階調電圧間の電圧差が大きいことを特徴とする階調電圧発生回路。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記階調電圧選択回路が、
各第１のスイッチ素子の一端が前記第２の抵抗回路の複数の抵抗分割ノードのいずれかに接続された複数の第１のスイッチ素子と、
一端が前記第２の抵抗回路の複数の抵抗分割ノードのいずれかに接続され前記複数の第１のスイッチ素子の各第１のスイッチ素子よりオン抵抗値が小さい第２のスイッチ素子とを含み、
前記複数の階調電圧のいずれか１つの第４の階調電圧を出力する場合に、
前記第２のスイッチ素子がオン、前記複数の第１のスイッチ素子がオフとなり前記第２のスイッチ素子を介して前記第４の階調電圧を出力した後に、前記第２のスイッチ素子がオフ、前記複数の第１のスイッチ素子のいずれか１つがオンとなり、オンとなった該第１のスイッチ素子を介して前記第４の階調電圧を出力することを特徴とする階調電圧発生回路。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記第１〜第Ｊのインピーダンス変換回路が、
前記複数の階調電圧のいずれかが電気光学装置のデータ線に供給される１走査期間中の第１の期間において前記第１〜第Ｊの出力分圧ノードを駆動し、
前記１走査期間中の前記第１の期間後の第２の期間において前記第１〜第Ｊの出力分圧ノードの駆動を停止することを特徴とする階調電圧発生回路。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記第１の抵抗回路の一端にその一端が接続される第１のオフセット用抵抗回路と、
前記第２の抵抗回路の一端にその一端が接続される第２のオフセット用抵抗回路とを含み、
前記第１の電源線が、
前記第１及び第２のオフセット用抵抗回路の前記一端又は該第１及び第２のオフセット抵抗用回路の他端に電気的に接続されることを特徴とする階調電圧発生回路。
【請求項８】
請求項１乃至７のいずれか記載の階調電圧発生回路と、
前記階調電圧発生回路が発生した複数の階調電圧のいずれかを用いて電気光学装置を駆動する出力回路とを含むことを特徴とする駆動回路。
【請求項９】
請求項１乃至７のいずれか記載の階調電圧発生回路を含むことを特徴とする電気光学装置。
【請求項１０】
請求項９記載の電気光学装置を含むことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２００６−３９２０５（Ｐ２００６−３９２０５Ａ）
【公開日】平成１８年２月９日（２００６．２．９）
【国際特許分類】
【出願番号】特願２００４−２１８８４１（Ｐ２００４−２１８８４１）
【出願日】平成１６年７月２７日（２００４．７．２７）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１８年２月９日（２００６．２．９）
【国際特許分類】
【出願日】平成１６年７月２７日（２００４．７．２７）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]