電気光学装置、電気光学装置の駆動方法および電子機器
【課題】表示に寄与する画素とダミー画素との境界での表示上の不具合を抑える。
【解決手段】マトリクス状に配列する表示画素１１０ａに対して、ダミー画素１１０ｂは、平面視で表示画素１１０ａを囲むように配列する。駆動回路は、表示画素１１０ａの画素電極の各々に対して、フレームを単位として繰り返し供給された映像データであって、かつ、表示画素１１０ａの各々にそれぞれ対応した映像データで指定された階調レベルに応じた電圧をそれぞれ印加する。一方、ダミー画素１１０ｂの画素電極の各々に対しては、隣り合う表示画素１１０ａについて１フレーム前の映像データで指定された階調レベルに応じた電圧を印加する。
【解決手段】マトリクス状に配列する表示画素１１０ａに対して、ダミー画素１１０ｂは、平面視で表示画素１１０ａを囲むように配列する。駆動回路は、表示画素１１０ａの画素電極の各々に対して、フレームを単位として繰り返し供給された映像データであって、かつ、表示画素１１０ａの各々にそれぞれ対応した映像データで指定された階調レベルに応じた電圧をそれぞれ印加する。一方、ダミー画素１１０ｂの画素電極の各々に対しては、隣り合う表示画素１１０ａについて１フレーム前の映像データで指定された階調レベルに応じた電圧を印加する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に表示領域の縁端部分での表示の不具合を抑える技術に関する。
【背景技術】
【０００２】
電気光学装置、例えば液晶パネルは、一対の素子基板と対向基板とが一定の間隙を保って貼り合わせられるとともに、この間隙に液晶が封入された構成となっている。素子基板において、対向基板に対向する面には画素電極が画素毎にマトリクス状に配列する一方、対向基板において、素子基板に対向する面には、コモン電極が、すべての画素電極に対向するように設けられている。
このように画素がマトリクス状に配列する液晶パネルでは、表示領域、すなわち表示に寄与する画素が配列する領域の光学特性を均一化するために、当該表示領域を囲むように、表示に寄与しないダミー画素を設ける技術が提案されている（特許文献１参照）。さらに、表示領域の縁端部分で光が漏れるような表示上の不具合を防止するために、ダミー画素の画素電極に対し、表示領域の画素電極のうち、当該ダミー画素電極に隣り合う画素電極と同じ電圧を印加する技術も提案されている（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２４１７７８号公報（図１参照）
【特許文献２】特開２０１０−２１０７３４号公報（図５参照）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、表示領域で表示させるべき画像の映像データが垂直走査および水平走査される順番で供給される構成では、一旦、映像データを記憶しないと、ダミー画素に供給する電圧を確定できない場合がある。このため、表示遅延が発生するといった懸念が生じた。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、表示領域の縁端部分での表示上の不具合を小さく抑えることを、表示遅延の発生を避けて実現する技術を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明に係る電気光学装置にあっては、素子基板と、前記素子基板に対向配置される対向基板と、前記素子基板と前記対向基板との間隙に挟持された液晶と、駆動回路と、を具備し、前記素子基板は、前記対向基板との対向側に形成され、所定のピッチで配列する複数の第１画素の各々に対応した第１画素電極と、平面視で前記第１画素を囲むように配列する複数の第２画素に対応し、かつ、前記第１画素電極に隣り合う第２画素電極と、を有し、前記対向基板は、前記素子基板との対向側に、所定の電圧が印加される対向電極を有し、前記駆動回路は、前記第１画素電極に対して、フレームを単位として繰り返し供給される映像データであって、かつ、前記複数の第１画素にそれぞれ対応した映像データに基づく電圧を印加し、前記第２画素電極に対して、当該第２画素電極と隣り合う第１画素電極に対応した第１画素の１フレーム前の映像データに基づく電圧を印加する構成を特徴とする。この構成によれば、映像データで規定される画像に動きがなければ、表示画素にかかる第１画素電極とダミー画素にかかる第２画素電極との間で横電界が生じないので、表示上の不具合を小さく抑えることが可能になる。さらに、第１画素電極の各々に対しては、繰り返し供給される映像データに基づく電圧がそれぞれ印加されるので、表示遅延の問題も発生しない。
【０００６】
この構成において、前記対向基板は、平面視で前記第１画素に対応した部分で開口し、前記第２画素に対応する部分を遮蔽するブラックマトリクスを有することが好ましい。これによって平面視したときに、第２画素がブラックマトリクスによって遮蔽されて、観察者に視認されてしまうことが防止される。
さらに、前記駆動回路は、前記複数の第１画素のうち、前記複数の第２画素と隣り合う画素に対応した記憶領域を有するメモリーと、供給された映像データが前記記憶領域に対応した画素のものであるとき、当該映像データを当該記憶領域に格納させ、前記第２画素電極に電圧を印加するとき、当該第２画素と隣り合う画素に対応した記憶領域から前記映像データを読み出す制御回路と、を有し、当該読み出した映像データに基づくデータ信号を前記第２画素電極に印加し、供給された映像データに基づくデータ信号を前記第１画素電極に印加する構成が好ましい。この構成によれば、メモリーには、第１画素のすべてに対応した記憶領域が必要でなく、第１画素のうち、第２画素に隣り合う画素だけに対応した記憶領域だけで足りる。このため、メモリーの記憶領域に要求される容量を小さく抑えて、構成の複雑化を避けることができる。
くわえて、前記素子基板は、複数の走査線と平面視したときに前記複数の走査線と交差する複数のデータ線と、を有し、前記複数の第１画素および前記複数の第２画素の各々は、前記複数の走査線および前記複数のデータ線の交差に対応して設けられ、前記駆動回路は、前記複数の走査線を駆動する走査線駆動回路と、前記複数のデータ線に前記データ信号を供給するデータ線駆動回路と、を含む構成としても良い。この構成によれば、データ信号の画素の順を、走査線駆動回路およびデータ線駆動回路の動作によって規定することができる。
なお、本発明は、電気光学装置のほか、当該電気光学装置の駆動方法、さらには当該電気光学装置を含む電子機器としても概念することが可能である。このような電子機器としては、電気光学装置による光変調画像を拡大投射するプロジェクターが挙げられる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】同電気光学装置における液晶パネルの構成を示す図である。
【図３】液晶パネルにおける画素の等価回路を示す図である。
【図４】液晶パネルにおける画素の配列を説明するための図である。
【図５】液晶パネルの対向基板に形成されるブラックマトリクスを示す図である。
【図６】上位装置から電気光学装置に供給される映像データを示す図である。
【図７】ダミー画素の映像データを供給する際の参照先を示す図である。
【図８】映像データが液晶パネルへの転送される際の動作を示す図である。
【図９】供給される映像データと転送される映像データとの関係を示す図である。
【図１０】走査線駆動回路の動作を示す図である。
【図１１】データ線駆動回路の動作を示す図である。
【図１２】表示画素とダミー画素とに指定された階調レベルの関係を示す図である。
【図１３】実施形態の優位性を説明するための図である。
【図１４】液晶パネルを適用したプロジェクターの構成を示す図である。
【図１５】比較例の問題点を説明するための図である。
【発明を実施するための形態】
【０００８】
以下、本発明の実施形態について図面を参照して説明する。
この実施形態は、プロジェクターのライトバルブとして用いられる電気光学装置である。なお、以下の図においては、各層、各部材、各領域などを認識可能な大きさとするために、縮尺を異ならせている場合がある。
【０００９】
図１は、実施形態に係る電気光学装置の全体的な構成を示すブロック図である。この図に示されるように、電気光学装置１は、制御回路２、メモリー３、セレクター４、Ｄ／Ａ変換回路５および液晶パネル１００を含んだ構成となっている。
このうち、液晶パネル１００には、本実施形態にあっては４８０行プラス４行の計４８４行の走査線１１２が図において行（Ｘ）方向に沿って設けられている。一方、６４０列プラス４列の計６４４列のデータ線１１４が、列（Ｙ）方向に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられている。画素１１０は、４８４行の走査線１１２と６４４列のデータ線１１４との交差に対応して、それぞれ配列している。
したがって、本実施形態では、画素１１０が縦４８４行×横６４４列でマトリクス状に配列することになるが、本発明を当該配列に限定する趣旨ではない。
【００１０】
本実施形態にあっては、走査線１１２または画素１１０の行を区別するために、図１において上から順に、ａ行目、ｂ行目、１行目、２行目、…、４８０行目、ｃ行目、ｄ行目と呼ぶことにし、同様にデータ線１１４または画素１１０の列を区別するために、図１において左から順に、Ａ列目、Ｂ列目、１列目、２列目、…、６４０列目、Ｃ列目、Ｄ列目と呼ぶことにする。
【００１１】
図４は、本実施形態における画素の配列を説明するための平面図である。この図において四角枠で簡易的に示されているものが画素であり、上述したように縦４８４行×横６４４列でマトリクス状に配列している。
このうち、図においてａ、ｂ、ｃおよびｄ行を除いた１〜４８０行と、Ａ、Ｂ、ＣおよびＤ列を除いた１〜６４０列との交差に対応するものが、表示に寄与する表示画素（第１画素）である。
一方、ａ、ｂ、ｃおよびｄ行と、Ａ、Ｂ、ＣおよびＤ列との交差に対応するものが、表示に寄与しないダミー画素（第２画素）である。図において、枠状の仮想線２００は、表示画素が配列する表示領域とダミー画素が配列するダミー領域とを便宜的に区画するためのものである。すなわち、当該仮想線２００の内側が表示領域であり、仮想線２００の外側がダミー領域である。
なお、本実施形態においてダミー画素は、表示に寄与する画素と比較して、ブラックマトリクスで遮光されるなど、構造的な相違はあるが、電気的な構成についてみれば特別な相違はない。このため、区別しないときは画素１１０と表記するが、区別するときには、図４に示されるように表示画素については符号を１１０ａで表し、ダミー画素については符号を１１０ｂで表すことにする。
【００１２】
説明を再び図１に戻すと、液晶パネル１００は、画素１１０が配列する領域の周辺に走査線駆動回路１３０およびデータ線駆動回路１４０を形成した周辺回路内蔵型となっている。このうち、走査線駆動回路１３０は、ａ、ｂ、１、２、…、４８０、ｃ、ｄ行目の走査線１１２にそれぞれ走査信号Ｇa、Ｇb、Ｇ1、Ｇ2、…、Ｇ480、Ｇc、Ｇdを供給するものである。詳細には、走査線駆動回路１３０は、制御回路２から供給されるスタートパルスＤyをクロック信号Ｃlyにしたがって順次転送するとともに、そのパルス幅を狭めて、順次排他的にＨレベルとなる走査信号を各行にそれぞれ供給する。
【００１３】
データ線駆動回路１４０は、サンプリング信号出力回路１４２と、データ線１１４毎に設けられるｎチャネル型のＴＦＴ（Thin Film Transistor：薄膜トランジスター）１４４とを有する。
このうち、サンプリング信号出力回路１４２は、Ａ、Ｂ、１、２、…、６４０、Ｃ、Ｄ列目のデータ線１１４に対応して、それぞれサンプリング信号ＳA、ＳB、Ｓ1、Ｓ2、…、Ｓ640、ＳC、ＳDを供給するものである。詳細には、サンプリング信号出力回路１４２は、制御回路２から供給されるスタートパルスＤxをドットクロック信号Ｃlxにしたがって順次転送して、順次排他的にＨレベルとなるサンプリング信号を各列にそれぞれ供給する。
各列に設けられるＴＦＴ１４４は、そのソース電極が信号線１４６に接続され、そのドレイン電極が列に対応するデータ線１１４に接続され、そのゲート電極には、列に対応するサンプリング信号が供給される。
【００１４】
電気光学装置１には、映像データＤaが、図示省略した上位装置から垂直同期信号Ｖs、水平同期信号Ｈsおよびドットクロック信号Ｃlkに同期してフレーム単位で繰り返し供給される。この映像データＤaは、例えば８ビットであり、画素１１０の濃淡（階調レベル）を最も暗い「０」から最も明るい「２５５」までの２５６階調で指定する。
メモリー３は、表示に寄与する表示画素１１０ａのうち、最外周に位置する表示画素１１０ａに対応した記憶領域を有する（図４参照）。
なお、メモリー３の各記憶領域には、制御回路２による指示にしたがって、それぞれ映像データＤaが格納される一方で、１フレーム経過後に、液晶パネル１００における書込走査に応じて映像データＤmとして読み出される構成となっている。
【００１５】
セレクター４は、上位装置から入力端ａに供給された映像データＤa、または、メモリー３から読み出されて入力端ｂに供給された映像データＤmのいずれかを、制御回路２の指示にしたがって選択して、映像データＤbとして出力するものである。
Ｄ／Ａ変換回路５は、選択された映像データＤbを階調レベルに応じた電圧であって、かつ、極性指示信号Ｐolによって指定された極性の電圧のデータ信号Ｖidに変換するものである。詳細には、Ｄ／Ａ変換回路５は、正極性が指示されていれば電圧Ｖcを基準として高位側電圧に変換する一方、負極性が指示されていれば電圧Ｖcを基準として低位側電圧に変換し、データ信号Ｖidとして信号線１４６に出力する。
なお、電圧Ｖcは、データ信号Ｖidの振幅中心電位であり、画素１１０への書込極性の基準であって、電源電圧ＶH、ＶLのほぼ中間電圧である（後述する図１０および図１１参照）。換言すれば、本実施形態では、データ信号についていえば電圧Ｖcよりも高位側を正極性とし、低位側を負極性としている。一方、電圧については、特に説明のない限り、電圧ＶL（＝Ｇnd）を基準とする。
また、データ信号の極性を反転する理由は、画素を交流駆動するためである。本実施形態にあっては、フレーム毎にすべての画素を極性反転させる面反転方式としている。
【００１６】
図２（Ａ）は、液晶パネル１００の構造を示す斜視図であり、図２（Ｂ）は、図２（Ａ）におけるＨ−ｈ線で破断した断面図である。
これらの図に示されるように、液晶パネル１００は、画素電極１１８が形成された素子基板１０１と、コモン電極１０８が設けられた対向基板１０２とが、スペーサー（図示省略）を含むシール材９０によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられ、この間隙に例えばＶＡ（Vertical Alignment）型の液晶１０５が挟持された構造になっている。
【００１７】
素子基板１０１および対向基板１０２には、それぞれガラスや石英などの光透過性を有する基板が用いられる。素子基板１０１にあっては、対向基板１０２よりも図２（Ａ）においてＹ方向のサイズが長いが、奥側（ｈ側）で揃えられているので、素子基板１０１の手前側（Ｈ側）の一辺が対向基板１０２から張り出している。この張り出した領域にＸ方向に沿って複数の端子１０７が設けられている。複数の端子１０７は、ＦＰＣ（Flexible Printed Circuits）基板に接続されて、制御回路２やＤ／Ａ変換回路５から各種信号や各種電圧、データ信号などが供給される。
【００１８】
素子基板１０１において対向基板１０２と対向する面には、画素電極１１８が形成されている。画素電極１１８は、ＩＴＯ（Indium Tin Oxide）などの透明性を有する導電層を矩形状にパターニングしたものである。
なお、画素電極については、表示画素１１０ａに係るものと、ダミー画素１１０ｂに係るものについて、区別しないときは符号を１１８として表記する。ただし、区別するときには、表示画素１１０ａに係る画素電極（第１画素電極）について符号を１１８ａと表記し、ダミー画素１１０ｂに係る画素電極（第２画素電極）について符号を１１８ｂと表記する場合がある。
【００１９】
また、素子基板１０１において、画素電極１１８が配列する周辺には、データ線駆動回路１４０のほか、走査線駆動回路１３０が形成されている。
なお、図２（Ｂ）では、Ｙ方向に沿ったＨ−ｈ線で破断したために、走査線駆動回路１３０が図示されていない。
一方、対向基板１０２において、素子基板１０１と対向する面には、ＩＴＯなどの透明性を有するベタ状のコモン電極１０８が設けられている。
【００２０】
対向基板１０２には、後述するようにブラックマトリクスが設けられるが、図２（Ｂ）では省略されている。また、シール材９０は、対向基板１０２の内縁に沿って額縁状に形成されるが、液晶１０５を封入するために、その一部が開口している。このため、液晶１０５の封入後に、その開口部分が封止材９２によって封止されている。さらに、素子基板１０１の対向面および対向基板１０２の対向面には、電圧無印加状態において液晶分子を基板面の法線方向に沿って配向させる配向膜がそれぞれ設けられるが、図示省略されている。
【００２１】
なお、実施形態においては、素子基板１０１に光透過性を有しない基板、例えばシリコン基板を用いて、液晶パネル１００を、いわゆるＬＣＯＳ（Liquid Crystal on Silicon）型として構成しても良い。ＬＣＯＳ型とする場合には、素子基板１０１に制御回路２、メモリー３、セレクター４およびＤ／Ａ変換回路５を、走査線駆動回路１３０およびデータ線駆動回路１４０とともに形成しても良い。
【００２２】
図３は、画素１１０の等価回路を示す図である。この図に示されるように、各画素１１０は、ｎチャネル型のＴＦＴ１１６と液晶素子１２０と補助容量１２５とを含む。各画素１１０については、上述したように表示に寄与するものであるか否かに拘わらず、電気的にみれば、互いに同一構成である。
ここで、ある行と、ある列とに着目したときに、着目行および着目列に対応する画素１１０については、ＴＦＴ１１６のゲート電極が着目行の走査線１１２に接続される一方、そのソース電極が着目列のデータ線１１４に接続され、そのドレイン電極が画素電極１１８と補助容量１２５の一端をなす容量電極６２に接続されている。コモン電極１０８は、すべての画素１１０にわたって共通であって、本実施形態にあっては電圧ＬＣcomに保たれている。
【００２３】
上述したように、液晶パネル１００は、素子基板１０１と対向基板１０２との間隙に液晶１０５が挟持された構造である。このため、液晶素子１２０は、素子基板１０１の対向面に形成された画素電極１１８と対向基板１０２の対向面に形成されたコモン電極１０８とで誘電体たる液晶１０５を挟持した構成となる。液晶１０５は、上述したようにＶＡ型であるから、本実施形態にあっては、電圧無印加状態で黒色となるノーマリーブラックモードに設定されている。
また、補助容量１２５の他端は容量電極１１５であり、すべての画素１１０に対して、容量線７２を介して電圧ＬＣcomが共通に印加されている。補助容量１２５は、容量電極６２、１１５によって画素１１０毎に図示省略した絶縁体を挟持することによって構成される。このため、補助容量１２５は、画素１１０毎に液晶素子１２０に対して並列に接続されている。
【００２４】
図５は、対向基板１０２に設けられるブラックマトリクスの位置関係を平面視で示す図である。
この図に示されるようにブラックマトリクス９４は、仮想線２００の内側の表示領域にあっては、画素電極同士の隙間を遮蔽するように格子状に設けられる。逆にいえば、ブラックマトリクス９４は、表示領域においては、表示画素に対応した開口部分を有する。一方、ブラックマトリクス９４は、仮想線２００の外側のダミー領域にあっては、全面にわたって設けられる。
【００２５】
このような構成において、走査線駆動回路１３０が、ある走査線１１２を選択して、選択しんた走査線１１２への走査信号をＨレベル（電圧ＶH）にすると、当該走査線１１２にゲート電極が接続されたＴＦＴ１１６がオン状態になって、画素電極１１８がデータ線１１４に電気的に接続された状態になる。このため、走査線１１２がＨレベルであるときに、データ線駆動回路１４０が、ＴＦＴ１４４をオンさせて、階調に応じた電圧のデータ信号を信号線１４６からデータ線１１４に順次サンプリングすると、当該データ信号は、オン状態になったＴＦＴ１１６を介して画素電極１１８に印加される。走査線１１２がＬレベル（電圧ＶL）になると、ＴＦＴ１１６はオフ状態になるが、画素電極１１８に印加された電圧は液晶素子１２０の容量性および補助容量１２５によって保持される。
走査線駆動回路１３０は、ａ、ｂ、１、２、…、４８０、ｃ、ｄ行目の順番で選択するとともに、データ線駆動回路１４０が、選択された走査線１１２に位置する１行分の画素に対しデータ信号を、順次データ線にサンプリングして供給することによって、すべての液晶素子１２０に階調に応じた電圧が印加・保持される。この動作が１フレーム（１垂直走査期間）毎に繰り返される。
一方、液晶素子１２０では、画素電極１１８およびコモン電極１０８の間によって生じる電界の強さに応じて液晶１０５の分子配向状態が変化する。
【００２６】
図２（Ａ）または図２（Ｂ）において素子基板１０１の側から入射した光は、画素電極１１８、液晶１０５およびコモン電極１０８という経路を辿って、対向基板１０２の側に出射する。このときに液晶素子１２０に入射する光量に対して出射する光量の比率、すなわち透過率は、液晶素子１２０に印加・保持された電圧が高くなるにつれて、大きくなる。このように液晶パネル１００では、液晶素子１２０毎に透過率が変化するので、表示領域に属する１〜４８０行と１〜６４０列との交差に対応する液晶素子１２０が、表示すべき画像の最小単位である画素として機能することになる。
なお、ダミー領域に属する画素の液晶素子１２０は、ブラックマトリクス９４で遮蔽されているので、透過率が変化しても表示にはなんら寄与しない。
【００２７】
次に、上述した電気光学装置１の動作について説明する。まず、便宜上、メモリー３に対する動作について説明する。
映像データＤaは、垂直同期信号Ｖsおよび水平同期信号Ｈsに同期して上位装置からフレームを単位として繰り返し供給される。詳細には、１フレームの期間にわたって、図６に示されるように、１行１列〜１行６４０列、２行１列〜２行６４０列、３行１列〜３行６４０列、…、４８０行１列〜４８０行６４０列という順番で、図６では省略したドットクロック信号Ｃlkに同期して画素毎に供給される。
【００２８】
メモリー３は、図４において太線で示されるように、表示領域の最外周に位置する表示画素１１０ａに対応した記憶領域を有する。制御回路２は、上位装置から供給された映像データＤaが、表示領域の最外周に位置する表示画素１１０ａに対応するものであれば、当該映像データＤaを対応する記憶領域に格納させる。一方、制御回路２は、供給された映像データＤaが、表示領域の最外周に位置する表示画素１１０ａに対応するものでなければ、当該映像データＤaをメモリー３に格納させない。
なお、セレクター４の入力端ａに入力された映像データＤaは、メモリー３から読み出されて入力端ｂに入力された映像データＤmとともに、映像データＤbとしてＤ／Ａ変換回路５に供給されて、液晶パネル１００において後述する表示動作に用いられる。
【００２９】
さて、１行１列から４８０行６４０列までの表示画素１１０ａに係る映像データＤaが１フレーム分供給されると、メモリー３の記憶領域には、表示領域の最外周に位置する表示画素１１０ａの映像データＤaが記憶されている。
上位装置から供給される映像データＤaは、表示画素１１０ａに対応したものだけであるのに対し、液晶パネル１００には、表示画素１１０ａのほかにダミー画素１１０ｂも含まれる。このため、本実施形態において、ダミー画素１１０ｂに対応する映像データＤmについては、メモリー３のうち、当該ダミー画素１１０ｂに関連性の高い表示画素１１０ａの記憶領域を参照して読み出し、当該ダミー画素１１０ｂに対応する映像データＤmとして供給する構成としている。
【００３０】
図７は、ダミー画素１１０ｂに対応する映像データＤmをメモリー３から読み出す際に、参照先の記憶領域を示す図である。この図に示されるように、ダミー画素１１０ｂの映像データは、当該ダミー画素に対して距離が最も近い表示画素１１０ａの映像データがメモリー３から読み出される構成となっている。例えば、ダミー画素１１０ｂであるａ行Ｂ列については、同図に示されるように、表示画素１１０ａのうち、距離が最も近い１行１列の映像データＤaが、メモリー３から読み出されて映像データＤmとして供給される構成となっている。また例えば、ダミー画素１１０ｂであるｃ行３列については、表示画素１１０ａのうち、距離が最も近い４８０行３列の映像データＤaが、メモリー３から読み出されて映像データＤmとしてそれぞれ供給される構成となっている。
なお、参照先の記憶領域を決定するために、あらかじめダミー画素１１０ｂと参照先の記憶領域との関係を、ルックアップテーブルに記憶しておくとよい。
【００３１】
ここで、液晶パネル１００に対し、表示画素１１０ａおよびダミー画素１１０ｂに対応する映像データＤbについては、図８に示される走査の順で供給する必要がある。すなわち、同図に示されるように、映像データＤbについては、ａ行目、ｂ行目、１行目、２行目、…、４７９行目、４８０行目、ｃ行目、ｄ行目という順番で、さらに各行については、Ａ列目、Ｂ列目、１列目、２列目、…、６３９列目、６４０列目、Ｃ列目、Ｄ列目という順番で、画素毎に供給する必要がある。
【００３２】
そこで、制御回路２は、第１に、上位装置から供給される垂直同期信号Ｖs、水平同期信号Ｈsおよびドットクロック信号Ｃlkで規定される走査を、液晶パネル１００に合わせた走査に再構成する。
詳細には、制御回路２は、１行目の映像データＤaが供給される前の垂直走査帰線期間のうち二水平走査期間にわたって、それぞれａ行目およびｂ行目の映像データＤmを供給するように液晶パネル１００の走査を再構成する。同様に、制御回路２は、４８０行目の映像データＤaが供給された後の垂直走査帰線期間のうち二水平走査期間にわたって、それぞれｃ行目およびｄ行目の映像データＤmを供給するように液晶パネル１００の走査を再構成する。
さらに、制御回路２は、各行におけるＡ列目およびＢ列目の映像データＤmについては、各行における１列目の映像データＤaが供給される前の水平走査帰線期間のうち２ドットクロック期間（２画素分の映像データの供給期間）にわたって、それぞれ供給するように、また、各行におけるＣ列目およびＤ列目の映像データＤmについては、各行における６４０列目の映像データＤaが供給された後の水平走査期間のうち２ドットクロック期間にわたって、それぞれ供給するように、それぞれ当該液晶パネル１００の走査を再構成する。
【００３３】
制御回路２は、第２に、液晶パネル１００に合わせて再構成した走査のうち、最初のａ行目の映像データＤbを供給開始するタイミングにおいて、スタートパルスＤyを出力するとともに、各行の映像データＤbを供給開始するタイミングにおいて、スタートパルスＤxを出力する。
制御回路２は、第３に、セレクター４に対し、再構成した走査において表示画素１１０ａの映像データＤaを供給するときには入力端ａを選択させ、ダミー画素１１０ｂの映像データＤmをメモリー３の参照先から読み出すときには、入力端ｂを選択させる。
【００３４】
図９は、上位装置から供給される同期信号等で規定される走査と、液晶パネル１００に合わせて再構成された走査との関係を示す図である。詳細には、図９（Ａ）は、垂直同期信号Ｖsおよび水平同期信号Ｈsで規定される走査にしたがって供給される映像データＤaを示す図であり、図９（Ｂ）は、液晶パネル１００に合わせて再構成された走査にしたがって供給される映像データＤbを示す図である。
なお、いずれの図においてもドットクロック信号Ｃlk、Ｃlxについては省略している。
【００３５】
これらの図に示されるように、フレームについては、図４において左上隅の画素に対応する映像データの供給タイミングから、再び左上隅の画素に対応する映像データの供給タイミングまでの期間として規定されている。なお実質的には、フレームは、１カット（コマ）分の映像データが上位装置から供給される期間、または、１カットの分の画像を液晶パネル１００が形成するのに要する期間をいい、垂直走査信号Ｖsの周波数が６０Ｈｚである場合、その１周期分の１６．６７ミリ秒である。
ここで、表示画素１１０ａに対応する１行１列から４８０行６４０列までの映像データＤaは、セレクター４における入力端ａの選択によって、そのままスルー状態で映像データＤbとして供給される。一方、ダミー画素１１０ｂに対応する映像データＤmは、１フレーム前に供給された時点でメモリー３に格納されたものを参照先から読み出されて、セレクター４における入力端ｂの選択によって、映像データＤbとして供給される。
【００３６】
さて、制御回路２は、液晶パネル１００への映像データＤbの転送に際し、再構成した走査における開始タイミングにスタートパルスＤyを出力するとともに、１行分の映像データＤbを供給する毎にクロック信号Ｃlyの論理レベルを反転させて、それぞれ走査線駆動回路１３０に供給する。
【００３７】
図１０は、走査線駆動回路１３０によって出力される走査信号Ｇa、Ｇb、Ｇ1、Ｇ2、…、Ｇ480、Ｇc、Ｇdの波形を示す図である。走査線駆動回路１３０では、スタートパルスＤyがクロック信号Ｃlyにしたがって順次転送されるとともに、そのパルス幅が狭められ、走査信号として出力される。このため、走査信号Ｇa、Ｇb、Ｇ1、Ｇ2、…、Ｇ480、Ｇc、Ｇdは、一水平走査期間（Ｈ）ずつ順次遅延して排他的にＨレベルになる。
また、図において、走査信号のＨレベルは電圧ＶHであり、Ｌレベルが電圧ＶLである。本実施形態において、Ｌレベルに相当する電圧ＶLは、上述したように実際には接地電位Ｇndであって電圧ゼロであり、電圧基準となっている。
本実施形態では上述したように面反転方式としているので、極性指示信号Ｐolの論理レベルは１フレーム毎に反転している。ここで、上位装置から、あるフレームに相当する映像データＤaが供給されている場合に、当該フレームを、便宜的に現行フレームまたはｎフレームと呼び、次のフレームをｎフレームに続くという意味で（ｎ＋１）フレームと呼ぶ場合がある。また、ｎフレームに対して、１つ前のフレームを（ｎ−１）フレームと呼ぶ場合がある。
なお、説明の便宜上、ｎフレームについては、極性指示信号ＰolがＨレベルであって正極性書込が指定され、次の（ｎ＋１）フレームについては、極性指示信号Ｐolの論理レベルがＬレベルに反転して負極性書込が指定されるものとする。
また、表示領域を含む１行目から４８０行目までを一般化して説明するために、符号ｉ（ｉは１から４８０までの整数）を用いる。走査信号Ｇiは、ｉ行目の走査線１１２に供給される走査信号である。
【００３８】
映像データＤbの転送に際し、制御回路２は、１行分の映像データＤbの供給開始タイミングにスタートパルスＤxを出力するとともに、１画素分の映像データＤbを供給する毎にクロック信号Ｃlxの論理レベルを反転させて、それぞれデータ線駆動回路１４０に供給する。
【００３９】
図１１は、サンプリング信号出力回路１４２によって出力されるサンプリング信号ＳA、ＳB、Ｓ1、Ｓ2、…、Ｓ640、ＳC、ＳDの波形を示す図である。サンプリング信号出力回路１４２では、スタートパルスＤxがクロック信号Ｃlxにしたがって順次転送されて、サンプリング信号として出力される。このため、サンプリング信号ＳA、ＳB、Ｓ1、Ｓ2、…、Ｓ640、ＳC、ＳDは、メモリー３から１画素分の映像データＤbが読み出される期間、すなわちドットクロック信号Ｃlxの半周期ずつ順次遅延して排他的にＨレベルになる。
【００４０】
さて、液晶パネル１００におけるフレームでは、図８または図９（Ｂ）に示されるように、まずａ行目に位置する１行分の映像データＤbが液晶パネル１００に転送される。
ａ行目は、すべてダミー画素１１０ｂである。このため、制御回路２は、メモリー３において、ダミー画素１１０ｂに対応する参照先の記憶領域から映像データＤmを読み出すとともに、セレクター４に対してａ行目の映像データを供給する期間にわたって入力端ｂを選択させる。これにより、セレクター４から出力される映像データＤbのうち、ａ行目のＡ列目、Ｂ列目および１列目の計３画素の映像データＤbは、１フレーム前に上位装置から供給された１行１列の映像データＤaとなる。ａ行目のうち、２列目から６３９列目の映像データＤbは、それぞれ１フレーム前に上位装置から供給された１行２列から１行６３９列の映像データＤaとなる。また、ａ行目のうち、６４０列目、Ｃ列目およびＤ列目の計３画素の映像データＤbは、１フレーム前に上位装置から供給された１行６４０列の映像データＤaとなる。
ｎフレームであれば、極性指定信号Ｐolによって正極性書込が指定されるので、映像データＤbは、Ｄ／Ａ変換回路５によって、正極性のデータ信号Ｖidに変換されて信号Ｖidに変換されて信号線１４６に出力される。
【００４１】
ここで、ａ行Ａ列の映像データＤbが変換されてデータ信号Ｖidとして信号線１４６に出力されているときに、サンプリング信号出力回路１４２は、図１１に示されるようにサンプリング信号ＳAをＨレベルにする。これにより、Ａ列に対応するＴＦＴ１４４がオンするので、信号線１４６に供給されたａ行Ａ列のデータ信号Ｖidは、Ａ列のデータ線１１４にサンプリングされる。
以降同様にして、ａ行目であって、Ｂ列、１列、２列、…、６４０列、Ｃ列、Ｄ列の映像データＤbが変換されてデータ信号Ｖidとして信号線１４６に出力されるのに合わせて、サンプリング信号出力回路１４２が、サンプリング信号ＳB、Ｓ1、Ｓ2、…、Ｓ640、Ｓc、Ｓdを順にＨレベルにする。これによって、各列のＴＦＴ１４４が順にオンするので、ａ行Ｂ列、ａ行１列、ａ行２列、…、ａ行６４０列、ａ行Ｃ列、ａ行Ｄ列のデータ信号ＶidがＢ列、１列、２列、…、６４０列、Ｃ列、Ｄ列のデータ線１１４に、それぞれサンプリングされる。
一方、ａ行目の映像データＤbが転送される期間において、走査線駆動回路１３０は、図１０に示されるように、走査信号ＧaをＨレベルにさせて、ａ行目に位置する画素１１０におけるＴＦＴ１１６をオンさせる。このため、各列のデータ線１１４にサンプリングされたデータ信号Ｖidは、ａ行目のダミー画素１１０ｂにおける画素電極１１８にそれぞれ印加される。
【００４２】
次に、ｂ行目の映像データＤbが液晶パネル１００に転送される。ｂ行目についても、すべてダミー画素１１０ｂであるので、制御回路２は、メモリー３において、ダミー画素１１０ｂに対応する参照先の記憶領域から映像データを読み出すとともに、セレクター４に対してｂ行目の映像データを供給する期間にわたって入力端ｂを選択させる。これにより、ｂ行目のうち、Ａ列目、Ｂ列目および１列目の計３画素の映像データＤbは、１フレーム前に上位装置から供給された１行１列の映像データＤaとなる。ｂ行目のうち、２列目から６３９列目の映像データＤbは、それぞれ１フレーム前に上位装置から供給された１行２列から１行６３９列の映像データＤaとなる。また、ｂ行目のうち、６４０列目、Ｃ列目およびＤ列目の計３画素の映像データＤbは、１フレーム前に上位装置から供給された１行６４０列の映像データＤaとなる。
ｎフレームであるので、ｂ行目の映像データＤbは、Ｄ／Ａ変換回路５によって、正極性のデータ信号Ｖidに変換されて信号線１４６に出力される。
【００４３】
ａ行目と同様に、ｂ行目であって、Ａ列、Ｂ列、１列、２列、…、６４０列、Ｃ列、Ｄ列の映像データＤbが変換されてデータ信号Ｖidとして信号線１４６に出力されるのに合わせて、サンプリング信号出力回路１４２が、サンプリング信号ＳA、ＳB、Ｓ1、Ｓ2、…、Ｓ640、Ｓc、Ｓdを順にＨレベルにする。これによって、ｂ行Ａ列、ｂ行Ｂ列、ｂ行１列、ｂ行２列、…、ｂ行６４０列、ｂ行Ｃ列、ｂ行Ｄ列のデータ信号ＶidがＡ列、Ｂ列、１列、２列、…、６４０列、Ｃ列、Ｄ列のデータ線１１４に、それぞれサンプリングされる。一方、ｂ行目の映像データＤbが転送される期間において、走査線駆動回路１３０は、走査信号ＧbをＨレベルにさせる。このため、各列のデータ線１１４にサンプリングされたデータ信号Ｖidは、ｂ行目のダミー画素１１０ｂにおける画素電極１１８にそれぞれ印加される。
なお、ａ行目およびｂ行目、さらには、後述するｃ行目およびｄ行目については、ブラックマトリクス９４によって遮光されているので、印加電圧に応じた透過率となっても、視認されることはない。
【００４４】
次に、１行目の映像データＤbが液晶パネル１００に転送される。１行目については、Ａ列目、Ｂ列目、Ｃ列目およびＤ列目がダミー画素１１０ｂであり、１列目から６４０列目までが表示画素１１０ａである。このため、制御回路２は、Ａ列目、Ｂ列目、Ｃ列目およびＤ列目のときには、メモリー３のうち、対応する参照先の記憶領域から映像データを読み出すとともに、セレクター４に対して入力端ｂを選択させる。これにより、１行目のうち、Ａ列目およびＢ列目の２画素の映像データＤbは、１フレーム前に上位装置から供給された１行１列の映像データＤaとなる。また、１行目のうち、Ｃ列目およびＤ列目の２画素の映像データＤbは、１フレーム前に上位装置から供給された１行６４０列の映像データＤaとなる。
一方、制御回路２は、１列目から６４０列目までのときには、セレクター４に対して入力端ａを選択させる。これにより、１行１列から１行６４０列目までの映像データＤbは、上位装置から供給された現フレームの映像データＤaが、スルー状態で転送される。また、このときに供給された１行１列から１行６４０列までの映像データＤaは、制御回路２によって、メモリー３において対応する記憶領域に格納されて、次の（ｎ＋１）フレームにおいて用いられる。
１行目の映像データＤbは、Ｄ／Ａ変換回路５によって、正極性のデータ信号Ｖidに変換されて信号線１４６に出力される。
【００４５】
ａ行目、ｂ行目と同様にして、１行Ａ列、１行Ｂ列、１行１列、１行２列、…、１行６４０列、１行Ｃ列、１行Ｄ列のデータ信号ＶidがＡ列、Ｂ列、１列、２列、…、６４０列、Ｃ列、Ｄ列のデータ線１１４に、それぞれサンプリングされる。一方、１行目の映像データＤbが転送される期間において、走査線駆動回路１３０は、走査信号Ｇ1をＨレベルにさせる。このため、各列のデータ線１１４にサンプリングされたデータ信号Ｖidは、１行目の表示画素１１０ａまたはダミー画素１１０ｂにおける画素電極１１８にそれぞれ印加される。
これにより、１行１列から１行６４０列までの表示画素１１０ａは、上位装置から供給された映像データＤaで指定された階調レベルに応じた透過率となる。
なお、１行目のうち、Ａ列、Ｂ列、Ｃ列およびＤ列は、ブラックマトリクス９４によって遮光されているので、印加電圧に応じた透過率となっても、視認されることはない。
【００４６】
以降、２行目から４８０行目まで同様な動作が繰り返される。
ここで、１行目から４８０行目までを一般化して説明すると、ｉ行目の走査線１１２に供給される走査信号ＧiがＨレベルとなる期間に、データ信号Ｖidは、例えば図１１に示されるような波形になる。
すなわち、ｉ行Ａ列およびｉ行Ｂ列に対応したデータ信号Ｖidは、１つ前の（ｎ−１）フレームの映像データＤaを現行のｎフレームに合わせて正極性に変換した信号であるから、（ｎ−１）フレームから現行のｎフレームにかけて映像データＤaで規定される画像に動きがなければ、これら３つの画素に対応するデータ信号Ｖidは、互いに同一電圧になる。また、ｉ行１列〜ｉ行６４０列までに対応するデータ信号Ｖidは、映像データＤaで指定された階調レベルに応じた電圧、すなわち正極性が指定された現行のｎフレームでは黒色に相当する電圧Ｖb(+)から白色に相当する電圧Ｖw(+)までの範囲であって、指定される階調レベルが高く（明るく）なるにつれて、電圧Ｖcよりも高位側の電圧になる。また、ｉ行Ｃ列およびｉ行Ｄ列に対応したデータ信号Ｖidは、（ｎ−１）フレームのｉ行６４０列の映像データＤaを現行のｎフレームに合わせて正極性に変換した信号であるから、画像に動きがなければ、これら３つの画素に対応するデータ信号Ｖidは、互いに同一電圧になる。
【００４７】
続いて、ダミー画素１１０ｂにかかるｃ行目の映像データＤbが転送され、これにより、ｃ行目のうち、Ａ列目、Ｂ列目および１列目の計３画素の映像データＤbは、（ｎ−１）フレームのときに上位装置から供給された４８０行１列の映像データＤaとなる。ｃ行目のうち、２列目から６３９列目の映像データＤbは、それぞれ（ｎ−１）フレームのときに上位装置から供給された４８０行２列から４８０行６３９列の映像データＤaとなる。また、ｃ行目のうち、６４０列目、Ｃ列目およびＤ列目の計３画素の映像データＤbは、（ｎ−１）フレームのときに上位装置から供給された４８０行６４０列の映像データＤaとなる。
この映像データＤaは、データ信号Ｖidに変換され、信号線１４６に出力されるとともに、走査線駆動回路１３０およびデータ線駆動回路１４０によって、ｃ行目のダミー画素１１０ｂにおける画素電極１１８にそれぞれ印加される。これにより、ｃ行Ａ列からｃ行Ｄ列までのダミー画素１１０ｂの画素電極１１８には、画像に動きがなければ、４８０行Ａ列から４８０行Ｄ列までの画素１１０の画素電極１１８と、それぞれ同じ電圧が印加されることになる。
【００４８】
そして、ダミー画素１１０ｂにかかるｄ行目の映像データＤbが転送され、これにより、ｄ行目のうち、Ａ列目、Ｂ列目および１列目の計３画素の映像データＤbは、（ｎ−１）フレームのときに上位装置から供給された４８０行１列の映像データＤaとなる。ｄ行目のうち、２列目から６３９列目の映像データＤbは、それぞれ（ｎ−１）フレームのときに上位装置から供給された４８０行２列から４８０行６３９列の映像データＤaとなる。また、ｄ行目のうち、６４０列目、Ｃ列目およびＤ列目の計３画素の映像データＤbは、（ｎ−１）フレームのときに上位装置から供給された４８０行６４０列の映像データＤaとなる。
このため、ｄ行Ａ列からｄ行Ｄ列までのダミー画素１１０ｂの画素電極１１８には、画像に動きがなければ、４８０行Ａ列から４８０行Ｄ列までの画素１１０の画素電極１１８と、ｃ行Ａ列からｃ行Ｄ列までのダミー画素１１０ｂの画素電極１１８と、それぞれ同じ電圧が印加されることになる。
【００４９】
次の（ｎ＋１）フレームでは、極性指定信号ＰolがＬレベルになって書込極性が負極性に指定される以外、同様な動作となる。なお、負極性書込が指定される（ｎ＋１）フレームにおいてデータ信号Ｖidは、図１１に示されるように、黒色に相当する電圧Ｖb(-)から白色に相当する電圧Ｖw(-)までの範囲であって、指定される階調レベルが高く（明るく）なるにつれて、電圧Ｖcよりも低位側の電圧になる。
なお、制御回路２、メモリー３、セレクター４、Ｄ／Ａ変換回路５、走査線駆動回路１３０およびデータ線駆動回路１４０が、表示画素１１０ａおよびダミー画素１１０ｂにおける各画素電極にそれぞれ所定の電圧を印加する駆動回路として機能することになる。
【００５０】
図１２は、本実施形態において、表示画素１１０ａのうち、表示領域の最外周における画素に指定された階調レベルと、ダミー画素１１０ｂに指定される階調レベルとを、連続する２フレームで通したときの関係を示す図である。
現行のｎフレームよりも１つ前の（ｎ−１）フレームにおいて、表示領域の最外周に位置する表示画素１１０ａに対し、例えば図１２（Ａ）に示されるように階調レベルが「ａ」から「ｌ（エル）」まで指定されているものとする。このとき、現行のｎフレームにおいて、ダミー画素１１０ｂの映像データＤmは、図７に示したように距離が最も近い表示画素１１０ａを参照先として、メモリー３から読み出されたものが用いられる。このため、図１２（Ｂ）に示されるように、画像に動きがなければ、ダミー画素１１０ｂに対して指定される階調レベルは、距離が最も近い表示画素１１０ａに指定された階調レベルと同じになる。
したがって、仮想線２００を挟むように位置する表示画素１１０ａとダミー画素１１０ｂとでは、ｎフレームにおいて同じ階調レベルが指定されるので、当該２つの画素にかかる画素電極１１８には同じ電圧が印加されることになる。
【００５１】
本実施形態に係る電気光学装置１による効果を説明する前に、本実施形態との比較対象となる比較例について図１５（Ａ）および図１５（Ｂ）を参照して説明する。ここで、図１５（Ｂ）は、比較例に係る液晶パネルにおいてドメインが発生する地点を説明するための図である。また、図１５（Ａ）は、比較例に係る液晶パネルについて、表示領域とダミー領域との境界である仮想線２００を含むように図１５（Ｂ）におけるＱa−Ｑb線で破断した部分断面図である。
まず、図１５（Ａ）に示されるように、比較例に係る液晶パネルにおいて、ダミー画素の画素構造は、表示領域の画素と比べ、対向基板１０２のブラックマトリクス９４によって遮蔽される点以外、ほぼ同一である。また、ダミー画素の画素電極１１８ｂに対しては、液晶を不透過とさせる黒色に相当する電圧、例えば液晶がＶＡ型であってノーマリーブラックモードであれば、上述した電圧Ｖb(+)または電圧Ｖb(-)が印加される。このため、ダミー画素での液晶分子は、同図に示されるようにほぼ基板垂直方向に配向する。したがって、ダミー画素は、ブラックマトリクス９４との相乗効果によって、表示領域を囲む黒色の額縁として機能する。
ここで、比較例に係る液晶パネルにおいて、例えば表示領域を白色表示にさせるために、表示領域の画素電極１１８ａに白色に相当する電圧を印加させると、黒色に相当する電圧が印加されたダミー領域の画素電極１１８ｂに対して、大きな電位差が生じてしまう。このため、図１５（Ａ）において太線Ｅで示されるように、表示に寄与すべき縦電界を乱すように横電界が発生し、これによってドメイン（液晶配向不良）が引き起こされる。このようなドメインは、実際には、画素電極の隙間のみならず、液晶分子が連続的に配向する性質によって表示領域の画素を一部浸食するように発生する。
このため、入射光がドメイン発生部分を通過する際に散乱する結果、観察側では表示領域の縁端部において、白でも黒でもない、一種の光漏れのような現象が現れて、表示品位を低下させてしまう。
【００５２】
これに対して、本実施形態では 図１３（Ａ）において、仮想線２００の外側に位置するダミー画素の画素電極１１８ｂには、映像データＤaで規定される画像に動きがなければ、当該ダミー画素と仮想線２００を挟んで隣り合う表示画素の画素電極１１８ａと同じ電圧が印加される。このため、ダミー画素の画素電極１１８ｂと、表示領域の最外周に位置する表示画素の画素電極１１８ａとの間に電位差が生じない。したがって、本実施形態によれば、比較例とは異なり、図１３（Ｂ）に示されるように、仮想線２００近傍でドメインは発生しないので、表示領域の縁端部において光漏れのような現象を防止することが可能になる。
なお、図１３（Ａ）および図１３（Ｂ）は、それぞれ比較例にかかる図１５（Ａ）および図１５（Ｂ）に対応した図である。このため、図１３（Ａ）は、本実施形態に係る液晶パネルについて、表示領域とダミー領域との境界である仮想線２００を含むように図１３（Ｂ）におけるＰa−Ｐb線で破断した部分断面図となる。
【００５３】
本実施形態において、ダミー画素の画素電極１１８ｂに印加される電圧の根拠となる映像データＤmは、当該ダミー画素に対し仮想線２００を挟んで隣り合う表示画素についての１フレーム前の映像データＤaである。このため、映像データＤaで規定される画像に動きがあれば、ドメインが発生する可能性がある。ただし、一般的な動画像において、ある画素についての階調レベルが極端に大きく変化することは、シーン変化などを除けばレアケースであるので、実際には、画像の動きによるドメインの影響は小さいと考えられる。
【００５４】
ところで、ダミー画素１１０ｂの映像データＤmを、隣り合う表示画素１１０ａの１フレーム前の映像データＤaではなく、上位装置から供給される映像データＤaと同一フレームにする構成にすれば、当該ダミー画素の画素電極１１８ｂには、当該表示画素の画素電極１１８ａと同じ電圧が印加されるので、画像の動きに関係なくドメインの発生が抑えられるはずである。
ただし、この構成では次の点を考慮しなければならない。すなわち、液晶パネル１００に映像データＤbを転送する場合、上述したようにａ行目、ｂ行目、１行目、２行目という順番で供給する必要があるが、ａ行目、ｂ行目の映像データＤbは、１行目の映像データＤaが上位装置から供給されないと確定できない。同様に、同一行においてＡ列目、Ｂ列目の映像データＤbは、当該同一行において１列目の映像データＤaが上位装置から供給されないと確定できない。
ダミー画素１１０ｂの映像データＤmを、隣り合う表示画素１１０ａの映像データＤaとフレームを揃えて供給するためには、上位装置から供給される映像データＤaを一旦メモリーに記憶するとともに、記憶した映像データＤaによってダミー画素１１０ｂの映像データＤmを確定し、この後に、液晶パネル１００の走査に合わせて、記憶した映像データを読み出して当該液晶パネル１００に転送する構成が必要となる。しかしながら、この構成では、メモリー３には要する記憶容量が膨大になりやすいし、なによりも表示遅延が、すなわち上位装置から供給された映像データＤaに対して、液晶パネル１００の表示動作が遅延してしまうという問題が発生する。
これに対して、本実施形態では 表示画素１１０ａのうち、ダミー画素１１０ｂに隣り合うものだけを記憶するので、メモリー３に多くの記憶容量を必要としない。さらに、本実施形態では、上位装置から供給された映像データＤaについては、そのままスルー状態で液晶パネル１００に転送しているので、表示遅延を発生させることもない。
【００５５】
なお、上述した実施形態において、メモリー３は、表示領域の最外周に位置する表示画素１１０ａに対応した記憶領域を有し、ダミー画素１１０ｂの映像データについては、距離が最も近い表示画素１１０ａの記憶領域を参照先としてメモリー３から読み出したものを用いる、として説明した。
ここで、ダミー画素１１０ｂのうち、ｃ行、ｄ行と、Ｃ列、Ｄ列（ａ行、ｂ行を除く）とに位置するダミー画素の映像データを液晶パネル１００への供給するタイミングは、参照先となる上位装置から映像データＤaの供給を受けた後である。したがって、ダミー画素１１０ｂに対し、距離が最も近い表示画素１１０ａの記憶領域から１フレーム前に格納された映像データを読み出して供給する構成とする場合、これらのダミー画素の参照先となる記憶領域、すなわち図４において「＋」印が付された画素に対応する記憶領域については、上書きによる消滅を防ぐために、２つの記憶領域を対応させるとともに、次のように動作させる必要がある。
詳細には、ある奇数フレームにおいて供給された表示画素の映像データを一方の記憶領域に格納して、次の偶数フレームにおいてダミー画素の参照先として用いるとともに、当該偶数フレームにおいて供給された表示画素の映像データを他方の記憶領域に格納して、次の奇数フレームにおいてダミー画素の参照先として用いる、という動作を交互に実行する構成となる。
もっとも、ｃ行、ｄ行と、Ｃ列、Ｄ列（ａ行、ｂ行を除く）とに位置するダミー画素について、距離が最も近い表示画素１１０ａの記憶領域から、１フレーム前ではなく現フレームの映像データを参照して供給する構成にすれば、図４において「＋」印が付された画素に対応する記憶領域については、２つではなく、１つであれば良い。
【００５６】
本発明は、上述した実施形態に限られず、次のような応用・変形が可能である。
上述した説明では、書込極性の基準とする電圧Ｖc、すなわちデータ信号の振幅中心電圧Ｖcと、コモン電極１０８に印加される電圧ＬＣcomとを同一にしているが、これは、ＴＦＴ１１６が理想的なスイッチとして機能する場合である。実際には、ＴＦＴ１１６のゲート・ドレイン間の寄生容量に起因して、オンからオフに状態変化するときにドレイン電極、すなわち画素電極１１８の電位が低下する現象（プッシュダウン、突き抜け、フィールドスルーなどと呼ばれる）が発生する。液晶の劣化を防止するため、液晶素子１２０については交流駆動としなければならないが、コモン電極１０８への印加電圧ＬＣcomを書込極性の基準電圧Ｖcに一致させて交流駆動すると、プッシュダウンのために、負極性書込による液晶素子１２０の電圧実効値が、正極性書込による実効値よりも若干大きくなってしまう（ＴＦＴ１１６がｎチャネルの場合）。このため、書込極性の基準となる電圧Ｖcとコモン電極１０８の電圧ＬＣcomとを別々とするとともに、プッシュダウンの影響が相殺されるように、電圧Ｖcを、電圧ＬＣcomに対して高位側にオフセットして設定しても良い。
【００５７】
実施形態においては、マトリクス状に配列する表示画素１１０ａに対して、ダミー画素１１０ｂを２行または２列で配設させたが、１行または１列であっても良いし、３行または３列以上であっても良い。
ここで、ダミー画素１１０ｂを２行または２列以上で配設させる場合、表示画素１１０ａに隣り合うダミー画素１１０ｂの画素電極１１８ｂに対して、１フレーム前に供給された当該表示画素１１０ａの映像データに基づくデータ信号を印加すれば良いので、それ以外のダミー画素１１０ｂの画素電極１１８ｂに対しては、例えば液晶素子１２０を不透過にさせる電圧、すなわち黒色に相当する電圧Ｖb(+)または電圧Ｖb(-)を印加しても良い。
また、液晶素子１２０は、透過型に限られず、反射型であっても良い。さらに、液晶素子１２０は、ノーマリーブラックモードに限られず、例えばＴＮ方式として、電圧無印加時において液晶素子１２０が白状態となるノーマリーホワイトモードとしても良い。
【００５８】
＜電子機器＞
次に、上述した実施形態に係る電気光学装置１を適用した電子機器の一例として、プロジェクターを例にとって説明する。図１４は、このプロジェクターの構成を示す平面図である。
この図に示されるように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００５９】
このプロジェクター２１００では、実施形態に係る電気光学装置が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられる。そして、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する映像データがそれぞれ上位回路から供給されて、各色に対応するデータ信号Ｖidに変換される構成となっている。ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した液晶パネル１００と同様であり、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する映像データに応じて駆動される。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【００６０】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルターを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
【００６１】
なお、電子機器としては、図１４を参照して説明したプロジェクターの他、電子ビューファインダーや、リヤ・プロジェクション型のテレビジョン、ヘッドマウントディスプレイなどが挙げられる。
【符号の説明】
【００６２】
１…電気光学装置、２…制御回路、３…メモリー、４…セレクター、５…Ｄ／Ａ変換回路、１００…液晶パネル、１０１…素子基板、１０２…対向基板、１０５…液晶、１０８…コモン電極、１１０…画素、１１０ａ…表示画素、１１０ｂ…ダミー画素、１１６…ＴＦＴ、１１８…画素電極、１２０…液晶素子、１３０…走査線駆動回路、１４０…データ線駆動回路、２１００…プロジェクター
【技術分野】
【０００１】
本発明は、特に表示領域の縁端部分での表示の不具合を抑える技術に関する。
【背景技術】
【０００２】
電気光学装置、例えば液晶パネルは、一対の素子基板と対向基板とが一定の間隙を保って貼り合わせられるとともに、この間隙に液晶が封入された構成となっている。素子基板において、対向基板に対向する面には画素電極が画素毎にマトリクス状に配列する一方、対向基板において、素子基板に対向する面には、コモン電極が、すべての画素電極に対向するように設けられている。
このように画素がマトリクス状に配列する液晶パネルでは、表示領域、すなわち表示に寄与する画素が配列する領域の光学特性を均一化するために、当該表示領域を囲むように、表示に寄与しないダミー画素を設ける技術が提案されている（特許文献１参照）。さらに、表示領域の縁端部分で光が漏れるような表示上の不具合を防止するために、ダミー画素の画素電極に対し、表示領域の画素電極のうち、当該ダミー画素電極に隣り合う画素電極と同じ電圧を印加する技術も提案されている（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２４１７７８号公報（図１参照）
【特許文献２】特開２０１０−２１０７３４号公報（図５参照）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、表示領域で表示させるべき画像の映像データが垂直走査および水平走査される順番で供給される構成では、一旦、映像データを記憶しないと、ダミー画素に供給する電圧を確定できない場合がある。このため、表示遅延が発生するといった懸念が生じた。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、表示領域の縁端部分での表示上の不具合を小さく抑えることを、表示遅延の発生を避けて実現する技術を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明に係る電気光学装置にあっては、素子基板と、前記素子基板に対向配置される対向基板と、前記素子基板と前記対向基板との間隙に挟持された液晶と、駆動回路と、を具備し、前記素子基板は、前記対向基板との対向側に形成され、所定のピッチで配列する複数の第１画素の各々に対応した第１画素電極と、平面視で前記第１画素を囲むように配列する複数の第２画素に対応し、かつ、前記第１画素電極に隣り合う第２画素電極と、を有し、前記対向基板は、前記素子基板との対向側に、所定の電圧が印加される対向電極を有し、前記駆動回路は、前記第１画素電極に対して、フレームを単位として繰り返し供給される映像データであって、かつ、前記複数の第１画素にそれぞれ対応した映像データに基づく電圧を印加し、前記第２画素電極に対して、当該第２画素電極と隣り合う第１画素電極に対応した第１画素の１フレーム前の映像データに基づく電圧を印加する構成を特徴とする。この構成によれば、映像データで規定される画像に動きがなければ、表示画素にかかる第１画素電極とダミー画素にかかる第２画素電極との間で横電界が生じないので、表示上の不具合を小さく抑えることが可能になる。さらに、第１画素電極の各々に対しては、繰り返し供給される映像データに基づく電圧がそれぞれ印加されるので、表示遅延の問題も発生しない。
【０００６】
この構成において、前記対向基板は、平面視で前記第１画素に対応した部分で開口し、前記第２画素に対応する部分を遮蔽するブラックマトリクスを有することが好ましい。これによって平面視したときに、第２画素がブラックマトリクスによって遮蔽されて、観察者に視認されてしまうことが防止される。
さらに、前記駆動回路は、前記複数の第１画素のうち、前記複数の第２画素と隣り合う画素に対応した記憶領域を有するメモリーと、供給された映像データが前記記憶領域に対応した画素のものであるとき、当該映像データを当該記憶領域に格納させ、前記第２画素電極に電圧を印加するとき、当該第２画素と隣り合う画素に対応した記憶領域から前記映像データを読み出す制御回路と、を有し、当該読み出した映像データに基づくデータ信号を前記第２画素電極に印加し、供給された映像データに基づくデータ信号を前記第１画素電極に印加する構成が好ましい。この構成によれば、メモリーには、第１画素のすべてに対応した記憶領域が必要でなく、第１画素のうち、第２画素に隣り合う画素だけに対応した記憶領域だけで足りる。このため、メモリーの記憶領域に要求される容量を小さく抑えて、構成の複雑化を避けることができる。
くわえて、前記素子基板は、複数の走査線と平面視したときに前記複数の走査線と交差する複数のデータ線と、を有し、前記複数の第１画素および前記複数の第２画素の各々は、前記複数の走査線および前記複数のデータ線の交差に対応して設けられ、前記駆動回路は、前記複数の走査線を駆動する走査線駆動回路と、前記複数のデータ線に前記データ信号を供給するデータ線駆動回路と、を含む構成としても良い。この構成によれば、データ信号の画素の順を、走査線駆動回路およびデータ線駆動回路の動作によって規定することができる。
なお、本発明は、電気光学装置のほか、当該電気光学装置の駆動方法、さらには当該電気光学装置を含む電子機器としても概念することが可能である。このような電子機器としては、電気光学装置による光変調画像を拡大投射するプロジェクターが挙げられる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】同電気光学装置における液晶パネルの構成を示す図である。
【図３】液晶パネルにおける画素の等価回路を示す図である。
【図４】液晶パネルにおける画素の配列を説明するための図である。
【図５】液晶パネルの対向基板に形成されるブラックマトリクスを示す図である。
【図６】上位装置から電気光学装置に供給される映像データを示す図である。
【図７】ダミー画素の映像データを供給する際の参照先を示す図である。
【図８】映像データが液晶パネルへの転送される際の動作を示す図である。
【図９】供給される映像データと転送される映像データとの関係を示す図である。
【図１０】走査線駆動回路の動作を示す図である。
【図１１】データ線駆動回路の動作を示す図である。
【図１２】表示画素とダミー画素とに指定された階調レベルの関係を示す図である。
【図１３】実施形態の優位性を説明するための図である。
【図１４】液晶パネルを適用したプロジェクターの構成を示す図である。
【図１５】比較例の問題点を説明するための図である。
【発明を実施するための形態】
【０００８】
以下、本発明の実施形態について図面を参照して説明する。
この実施形態は、プロジェクターのライトバルブとして用いられる電気光学装置である。なお、以下の図においては、各層、各部材、各領域などを認識可能な大きさとするために、縮尺を異ならせている場合がある。
【０００９】
図１は、実施形態に係る電気光学装置の全体的な構成を示すブロック図である。この図に示されるように、電気光学装置１は、制御回路２、メモリー３、セレクター４、Ｄ／Ａ変換回路５および液晶パネル１００を含んだ構成となっている。
このうち、液晶パネル１００には、本実施形態にあっては４８０行プラス４行の計４８４行の走査線１１２が図において行（Ｘ）方向に沿って設けられている。一方、６４０列プラス４列の計６４４列のデータ線１１４が、列（Ｙ）方向に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられている。画素１１０は、４８４行の走査線１１２と６４４列のデータ線１１４との交差に対応して、それぞれ配列している。
したがって、本実施形態では、画素１１０が縦４８４行×横６４４列でマトリクス状に配列することになるが、本発明を当該配列に限定する趣旨ではない。
【００１０】
本実施形態にあっては、走査線１１２または画素１１０の行を区別するために、図１において上から順に、ａ行目、ｂ行目、１行目、２行目、…、４８０行目、ｃ行目、ｄ行目と呼ぶことにし、同様にデータ線１１４または画素１１０の列を区別するために、図１において左から順に、Ａ列目、Ｂ列目、１列目、２列目、…、６４０列目、Ｃ列目、Ｄ列目と呼ぶことにする。
【００１１】
図４は、本実施形態における画素の配列を説明するための平面図である。この図において四角枠で簡易的に示されているものが画素であり、上述したように縦４８４行×横６４４列でマトリクス状に配列している。
このうち、図においてａ、ｂ、ｃおよびｄ行を除いた１〜４８０行と、Ａ、Ｂ、ＣおよびＤ列を除いた１〜６４０列との交差に対応するものが、表示に寄与する表示画素（第１画素）である。
一方、ａ、ｂ、ｃおよびｄ行と、Ａ、Ｂ、ＣおよびＤ列との交差に対応するものが、表示に寄与しないダミー画素（第２画素）である。図において、枠状の仮想線２００は、表示画素が配列する表示領域とダミー画素が配列するダミー領域とを便宜的に区画するためのものである。すなわち、当該仮想線２００の内側が表示領域であり、仮想線２００の外側がダミー領域である。
なお、本実施形態においてダミー画素は、表示に寄与する画素と比較して、ブラックマトリクスで遮光されるなど、構造的な相違はあるが、電気的な構成についてみれば特別な相違はない。このため、区別しないときは画素１１０と表記するが、区別するときには、図４に示されるように表示画素については符号を１１０ａで表し、ダミー画素については符号を１１０ｂで表すことにする。
【００１２】
説明を再び図１に戻すと、液晶パネル１００は、画素１１０が配列する領域の周辺に走査線駆動回路１３０およびデータ線駆動回路１４０を形成した周辺回路内蔵型となっている。このうち、走査線駆動回路１３０は、ａ、ｂ、１、２、…、４８０、ｃ、ｄ行目の走査線１１２にそれぞれ走査信号Ｇa、Ｇb、Ｇ1、Ｇ2、…、Ｇ480、Ｇc、Ｇdを供給するものである。詳細には、走査線駆動回路１３０は、制御回路２から供給されるスタートパルスＤyをクロック信号Ｃlyにしたがって順次転送するとともに、そのパルス幅を狭めて、順次排他的にＨレベルとなる走査信号を各行にそれぞれ供給する。
【００１３】
データ線駆動回路１４０は、サンプリング信号出力回路１４２と、データ線１１４毎に設けられるｎチャネル型のＴＦＴ（Thin Film Transistor：薄膜トランジスター）１４４とを有する。
このうち、サンプリング信号出力回路１４２は、Ａ、Ｂ、１、２、…、６４０、Ｃ、Ｄ列目のデータ線１１４に対応して、それぞれサンプリング信号ＳA、ＳB、Ｓ1、Ｓ2、…、Ｓ640、ＳC、ＳDを供給するものである。詳細には、サンプリング信号出力回路１４２は、制御回路２から供給されるスタートパルスＤxをドットクロック信号Ｃlxにしたがって順次転送して、順次排他的にＨレベルとなるサンプリング信号を各列にそれぞれ供給する。
各列に設けられるＴＦＴ１４４は、そのソース電極が信号線１４６に接続され、そのドレイン電極が列に対応するデータ線１１４に接続され、そのゲート電極には、列に対応するサンプリング信号が供給される。
【００１４】
電気光学装置１には、映像データＤaが、図示省略した上位装置から垂直同期信号Ｖs、水平同期信号Ｈsおよびドットクロック信号Ｃlkに同期してフレーム単位で繰り返し供給される。この映像データＤaは、例えば８ビットであり、画素１１０の濃淡（階調レベル）を最も暗い「０」から最も明るい「２５５」までの２５６階調で指定する。
メモリー３は、表示に寄与する表示画素１１０ａのうち、最外周に位置する表示画素１１０ａに対応した記憶領域を有する（図４参照）。
なお、メモリー３の各記憶領域には、制御回路２による指示にしたがって、それぞれ映像データＤaが格納される一方で、１フレーム経過後に、液晶パネル１００における書込走査に応じて映像データＤmとして読み出される構成となっている。
【００１５】
セレクター４は、上位装置から入力端ａに供給された映像データＤa、または、メモリー３から読み出されて入力端ｂに供給された映像データＤmのいずれかを、制御回路２の指示にしたがって選択して、映像データＤbとして出力するものである。
Ｄ／Ａ変換回路５は、選択された映像データＤbを階調レベルに応じた電圧であって、かつ、極性指示信号Ｐolによって指定された極性の電圧のデータ信号Ｖidに変換するものである。詳細には、Ｄ／Ａ変換回路５は、正極性が指示されていれば電圧Ｖcを基準として高位側電圧に変換する一方、負極性が指示されていれば電圧Ｖcを基準として低位側電圧に変換し、データ信号Ｖidとして信号線１４６に出力する。
なお、電圧Ｖcは、データ信号Ｖidの振幅中心電位であり、画素１１０への書込極性の基準であって、電源電圧ＶH、ＶLのほぼ中間電圧である（後述する図１０および図１１参照）。換言すれば、本実施形態では、データ信号についていえば電圧Ｖcよりも高位側を正極性とし、低位側を負極性としている。一方、電圧については、特に説明のない限り、電圧ＶL（＝Ｇnd）を基準とする。
また、データ信号の極性を反転する理由は、画素を交流駆動するためである。本実施形態にあっては、フレーム毎にすべての画素を極性反転させる面反転方式としている。
【００１６】
図２（Ａ）は、液晶パネル１００の構造を示す斜視図であり、図２（Ｂ）は、図２（Ａ）におけるＨ−ｈ線で破断した断面図である。
これらの図に示されるように、液晶パネル１００は、画素電極１１８が形成された素子基板１０１と、コモン電極１０８が設けられた対向基板１０２とが、スペーサー（図示省略）を含むシール材９０によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられ、この間隙に例えばＶＡ（Vertical Alignment）型の液晶１０５が挟持された構造になっている。
【００１７】
素子基板１０１および対向基板１０２には、それぞれガラスや石英などの光透過性を有する基板が用いられる。素子基板１０１にあっては、対向基板１０２よりも図２（Ａ）においてＹ方向のサイズが長いが、奥側（ｈ側）で揃えられているので、素子基板１０１の手前側（Ｈ側）の一辺が対向基板１０２から張り出している。この張り出した領域にＸ方向に沿って複数の端子１０７が設けられている。複数の端子１０７は、ＦＰＣ（Flexible Printed Circuits）基板に接続されて、制御回路２やＤ／Ａ変換回路５から各種信号や各種電圧、データ信号などが供給される。
【００１８】
素子基板１０１において対向基板１０２と対向する面には、画素電極１１８が形成されている。画素電極１１８は、ＩＴＯ（Indium Tin Oxide）などの透明性を有する導電層を矩形状にパターニングしたものである。
なお、画素電極については、表示画素１１０ａに係るものと、ダミー画素１１０ｂに係るものについて、区別しないときは符号を１１８として表記する。ただし、区別するときには、表示画素１１０ａに係る画素電極（第１画素電極）について符号を１１８ａと表記し、ダミー画素１１０ｂに係る画素電極（第２画素電極）について符号を１１８ｂと表記する場合がある。
【００１９】
また、素子基板１０１において、画素電極１１８が配列する周辺には、データ線駆動回路１４０のほか、走査線駆動回路１３０が形成されている。
なお、図２（Ｂ）では、Ｙ方向に沿ったＨ−ｈ線で破断したために、走査線駆動回路１３０が図示されていない。
一方、対向基板１０２において、素子基板１０１と対向する面には、ＩＴＯなどの透明性を有するベタ状のコモン電極１０８が設けられている。
【００２０】
対向基板１０２には、後述するようにブラックマトリクスが設けられるが、図２（Ｂ）では省略されている。また、シール材９０は、対向基板１０２の内縁に沿って額縁状に形成されるが、液晶１０５を封入するために、その一部が開口している。このため、液晶１０５の封入後に、その開口部分が封止材９２によって封止されている。さらに、素子基板１０１の対向面および対向基板１０２の対向面には、電圧無印加状態において液晶分子を基板面の法線方向に沿って配向させる配向膜がそれぞれ設けられるが、図示省略されている。
【００２１】
なお、実施形態においては、素子基板１０１に光透過性を有しない基板、例えばシリコン基板を用いて、液晶パネル１００を、いわゆるＬＣＯＳ（Liquid Crystal on Silicon）型として構成しても良い。ＬＣＯＳ型とする場合には、素子基板１０１に制御回路２、メモリー３、セレクター４およびＤ／Ａ変換回路５を、走査線駆動回路１３０およびデータ線駆動回路１４０とともに形成しても良い。
【００２２】
図３は、画素１１０の等価回路を示す図である。この図に示されるように、各画素１１０は、ｎチャネル型のＴＦＴ１１６と液晶素子１２０と補助容量１２５とを含む。各画素１１０については、上述したように表示に寄与するものであるか否かに拘わらず、電気的にみれば、互いに同一構成である。
ここで、ある行と、ある列とに着目したときに、着目行および着目列に対応する画素１１０については、ＴＦＴ１１６のゲート電極が着目行の走査線１１２に接続される一方、そのソース電極が着目列のデータ線１１４に接続され、そのドレイン電極が画素電極１１８と補助容量１２５の一端をなす容量電極６２に接続されている。コモン電極１０８は、すべての画素１１０にわたって共通であって、本実施形態にあっては電圧ＬＣcomに保たれている。
【００２３】
上述したように、液晶パネル１００は、素子基板１０１と対向基板１０２との間隙に液晶１０５が挟持された構造である。このため、液晶素子１２０は、素子基板１０１の対向面に形成された画素電極１１８と対向基板１０２の対向面に形成されたコモン電極１０８とで誘電体たる液晶１０５を挟持した構成となる。液晶１０５は、上述したようにＶＡ型であるから、本実施形態にあっては、電圧無印加状態で黒色となるノーマリーブラックモードに設定されている。
また、補助容量１２５の他端は容量電極１１５であり、すべての画素１１０に対して、容量線７２を介して電圧ＬＣcomが共通に印加されている。補助容量１２５は、容量電極６２、１１５によって画素１１０毎に図示省略した絶縁体を挟持することによって構成される。このため、補助容量１２５は、画素１１０毎に液晶素子１２０に対して並列に接続されている。
【００２４】
図５は、対向基板１０２に設けられるブラックマトリクスの位置関係を平面視で示す図である。
この図に示されるようにブラックマトリクス９４は、仮想線２００の内側の表示領域にあっては、画素電極同士の隙間を遮蔽するように格子状に設けられる。逆にいえば、ブラックマトリクス９４は、表示領域においては、表示画素に対応した開口部分を有する。一方、ブラックマトリクス９４は、仮想線２００の外側のダミー領域にあっては、全面にわたって設けられる。
【００２５】
このような構成において、走査線駆動回路１３０が、ある走査線１１２を選択して、選択しんた走査線１１２への走査信号をＨレベル（電圧ＶH）にすると、当該走査線１１２にゲート電極が接続されたＴＦＴ１１６がオン状態になって、画素電極１１８がデータ線１１４に電気的に接続された状態になる。このため、走査線１１２がＨレベルであるときに、データ線駆動回路１４０が、ＴＦＴ１４４をオンさせて、階調に応じた電圧のデータ信号を信号線１４６からデータ線１１４に順次サンプリングすると、当該データ信号は、オン状態になったＴＦＴ１１６を介して画素電極１１８に印加される。走査線１１２がＬレベル（電圧ＶL）になると、ＴＦＴ１１６はオフ状態になるが、画素電極１１８に印加された電圧は液晶素子１２０の容量性および補助容量１２５によって保持される。
走査線駆動回路１３０は、ａ、ｂ、１、２、…、４８０、ｃ、ｄ行目の順番で選択するとともに、データ線駆動回路１４０が、選択された走査線１１２に位置する１行分の画素に対しデータ信号を、順次データ線にサンプリングして供給することによって、すべての液晶素子１２０に階調に応じた電圧が印加・保持される。この動作が１フレーム（１垂直走査期間）毎に繰り返される。
一方、液晶素子１２０では、画素電極１１８およびコモン電極１０８の間によって生じる電界の強さに応じて液晶１０５の分子配向状態が変化する。
【００２６】
図２（Ａ）または図２（Ｂ）において素子基板１０１の側から入射した光は、画素電極１１８、液晶１０５およびコモン電極１０８という経路を辿って、対向基板１０２の側に出射する。このときに液晶素子１２０に入射する光量に対して出射する光量の比率、すなわち透過率は、液晶素子１２０に印加・保持された電圧が高くなるにつれて、大きくなる。このように液晶パネル１００では、液晶素子１２０毎に透過率が変化するので、表示領域に属する１〜４８０行と１〜６４０列との交差に対応する液晶素子１２０が、表示すべき画像の最小単位である画素として機能することになる。
なお、ダミー領域に属する画素の液晶素子１２０は、ブラックマトリクス９４で遮蔽されているので、透過率が変化しても表示にはなんら寄与しない。
【００２７】
次に、上述した電気光学装置１の動作について説明する。まず、便宜上、メモリー３に対する動作について説明する。
映像データＤaは、垂直同期信号Ｖsおよび水平同期信号Ｈsに同期して上位装置からフレームを単位として繰り返し供給される。詳細には、１フレームの期間にわたって、図６に示されるように、１行１列〜１行６４０列、２行１列〜２行６４０列、３行１列〜３行６４０列、…、４８０行１列〜４８０行６４０列という順番で、図６では省略したドットクロック信号Ｃlkに同期して画素毎に供給される。
【００２８】
メモリー３は、図４において太線で示されるように、表示領域の最外周に位置する表示画素１１０ａに対応した記憶領域を有する。制御回路２は、上位装置から供給された映像データＤaが、表示領域の最外周に位置する表示画素１１０ａに対応するものであれば、当該映像データＤaを対応する記憶領域に格納させる。一方、制御回路２は、供給された映像データＤaが、表示領域の最外周に位置する表示画素１１０ａに対応するものでなければ、当該映像データＤaをメモリー３に格納させない。
なお、セレクター４の入力端ａに入力された映像データＤaは、メモリー３から読み出されて入力端ｂに入力された映像データＤmとともに、映像データＤbとしてＤ／Ａ変換回路５に供給されて、液晶パネル１００において後述する表示動作に用いられる。
【００２９】
さて、１行１列から４８０行６４０列までの表示画素１１０ａに係る映像データＤaが１フレーム分供給されると、メモリー３の記憶領域には、表示領域の最外周に位置する表示画素１１０ａの映像データＤaが記憶されている。
上位装置から供給される映像データＤaは、表示画素１１０ａに対応したものだけであるのに対し、液晶パネル１００には、表示画素１１０ａのほかにダミー画素１１０ｂも含まれる。このため、本実施形態において、ダミー画素１１０ｂに対応する映像データＤmについては、メモリー３のうち、当該ダミー画素１１０ｂに関連性の高い表示画素１１０ａの記憶領域を参照して読み出し、当該ダミー画素１１０ｂに対応する映像データＤmとして供給する構成としている。
【００３０】
図７は、ダミー画素１１０ｂに対応する映像データＤmをメモリー３から読み出す際に、参照先の記憶領域を示す図である。この図に示されるように、ダミー画素１１０ｂの映像データは、当該ダミー画素に対して距離が最も近い表示画素１１０ａの映像データがメモリー３から読み出される構成となっている。例えば、ダミー画素１１０ｂであるａ行Ｂ列については、同図に示されるように、表示画素１１０ａのうち、距離が最も近い１行１列の映像データＤaが、メモリー３から読み出されて映像データＤmとして供給される構成となっている。また例えば、ダミー画素１１０ｂであるｃ行３列については、表示画素１１０ａのうち、距離が最も近い４８０行３列の映像データＤaが、メモリー３から読み出されて映像データＤmとしてそれぞれ供給される構成となっている。
なお、参照先の記憶領域を決定するために、あらかじめダミー画素１１０ｂと参照先の記憶領域との関係を、ルックアップテーブルに記憶しておくとよい。
【００３１】
ここで、液晶パネル１００に対し、表示画素１１０ａおよびダミー画素１１０ｂに対応する映像データＤbについては、図８に示される走査の順で供給する必要がある。すなわち、同図に示されるように、映像データＤbについては、ａ行目、ｂ行目、１行目、２行目、…、４７９行目、４８０行目、ｃ行目、ｄ行目という順番で、さらに各行については、Ａ列目、Ｂ列目、１列目、２列目、…、６３９列目、６４０列目、Ｃ列目、Ｄ列目という順番で、画素毎に供給する必要がある。
【００３２】
そこで、制御回路２は、第１に、上位装置から供給される垂直同期信号Ｖs、水平同期信号Ｈsおよびドットクロック信号Ｃlkで規定される走査を、液晶パネル１００に合わせた走査に再構成する。
詳細には、制御回路２は、１行目の映像データＤaが供給される前の垂直走査帰線期間のうち二水平走査期間にわたって、それぞれａ行目およびｂ行目の映像データＤmを供給するように液晶パネル１００の走査を再構成する。同様に、制御回路２は、４８０行目の映像データＤaが供給された後の垂直走査帰線期間のうち二水平走査期間にわたって、それぞれｃ行目およびｄ行目の映像データＤmを供給するように液晶パネル１００の走査を再構成する。
さらに、制御回路２は、各行におけるＡ列目およびＢ列目の映像データＤmについては、各行における１列目の映像データＤaが供給される前の水平走査帰線期間のうち２ドットクロック期間（２画素分の映像データの供給期間）にわたって、それぞれ供給するように、また、各行におけるＣ列目およびＤ列目の映像データＤmについては、各行における６４０列目の映像データＤaが供給された後の水平走査期間のうち２ドットクロック期間にわたって、それぞれ供給するように、それぞれ当該液晶パネル１００の走査を再構成する。
【００３３】
制御回路２は、第２に、液晶パネル１００に合わせて再構成した走査のうち、最初のａ行目の映像データＤbを供給開始するタイミングにおいて、スタートパルスＤyを出力するとともに、各行の映像データＤbを供給開始するタイミングにおいて、スタートパルスＤxを出力する。
制御回路２は、第３に、セレクター４に対し、再構成した走査において表示画素１１０ａの映像データＤaを供給するときには入力端ａを選択させ、ダミー画素１１０ｂの映像データＤmをメモリー３の参照先から読み出すときには、入力端ｂを選択させる。
【００３４】
図９は、上位装置から供給される同期信号等で規定される走査と、液晶パネル１００に合わせて再構成された走査との関係を示す図である。詳細には、図９（Ａ）は、垂直同期信号Ｖsおよび水平同期信号Ｈsで規定される走査にしたがって供給される映像データＤaを示す図であり、図９（Ｂ）は、液晶パネル１００に合わせて再構成された走査にしたがって供給される映像データＤbを示す図である。
なお、いずれの図においてもドットクロック信号Ｃlk、Ｃlxについては省略している。
【００３５】
これらの図に示されるように、フレームについては、図４において左上隅の画素に対応する映像データの供給タイミングから、再び左上隅の画素に対応する映像データの供給タイミングまでの期間として規定されている。なお実質的には、フレームは、１カット（コマ）分の映像データが上位装置から供給される期間、または、１カットの分の画像を液晶パネル１００が形成するのに要する期間をいい、垂直走査信号Ｖsの周波数が６０Ｈｚである場合、その１周期分の１６．６７ミリ秒である。
ここで、表示画素１１０ａに対応する１行１列から４８０行６４０列までの映像データＤaは、セレクター４における入力端ａの選択によって、そのままスルー状態で映像データＤbとして供給される。一方、ダミー画素１１０ｂに対応する映像データＤmは、１フレーム前に供給された時点でメモリー３に格納されたものを参照先から読み出されて、セレクター４における入力端ｂの選択によって、映像データＤbとして供給される。
【００３６】
さて、制御回路２は、液晶パネル１００への映像データＤbの転送に際し、再構成した走査における開始タイミングにスタートパルスＤyを出力するとともに、１行分の映像データＤbを供給する毎にクロック信号Ｃlyの論理レベルを反転させて、それぞれ走査線駆動回路１３０に供給する。
【００３７】
図１０は、走査線駆動回路１３０によって出力される走査信号Ｇa、Ｇb、Ｇ1、Ｇ2、…、Ｇ480、Ｇc、Ｇdの波形を示す図である。走査線駆動回路１３０では、スタートパルスＤyがクロック信号Ｃlyにしたがって順次転送されるとともに、そのパルス幅が狭められ、走査信号として出力される。このため、走査信号Ｇa、Ｇb、Ｇ1、Ｇ2、…、Ｇ480、Ｇc、Ｇdは、一水平走査期間（Ｈ）ずつ順次遅延して排他的にＨレベルになる。
また、図において、走査信号のＨレベルは電圧ＶHであり、Ｌレベルが電圧ＶLである。本実施形態において、Ｌレベルに相当する電圧ＶLは、上述したように実際には接地電位Ｇndであって電圧ゼロであり、電圧基準となっている。
本実施形態では上述したように面反転方式としているので、極性指示信号Ｐolの論理レベルは１フレーム毎に反転している。ここで、上位装置から、あるフレームに相当する映像データＤaが供給されている場合に、当該フレームを、便宜的に現行フレームまたはｎフレームと呼び、次のフレームをｎフレームに続くという意味で（ｎ＋１）フレームと呼ぶ場合がある。また、ｎフレームに対して、１つ前のフレームを（ｎ−１）フレームと呼ぶ場合がある。
なお、説明の便宜上、ｎフレームについては、極性指示信号ＰolがＨレベルであって正極性書込が指定され、次の（ｎ＋１）フレームについては、極性指示信号Ｐolの論理レベルがＬレベルに反転して負極性書込が指定されるものとする。
また、表示領域を含む１行目から４８０行目までを一般化して説明するために、符号ｉ（ｉは１から４８０までの整数）を用いる。走査信号Ｇiは、ｉ行目の走査線１１２に供給される走査信号である。
【００３８】
映像データＤbの転送に際し、制御回路２は、１行分の映像データＤbの供給開始タイミングにスタートパルスＤxを出力するとともに、１画素分の映像データＤbを供給する毎にクロック信号Ｃlxの論理レベルを反転させて、それぞれデータ線駆動回路１４０に供給する。
【００３９】
図１１は、サンプリング信号出力回路１４２によって出力されるサンプリング信号ＳA、ＳB、Ｓ1、Ｓ2、…、Ｓ640、ＳC、ＳDの波形を示す図である。サンプリング信号出力回路１４２では、スタートパルスＤxがクロック信号Ｃlxにしたがって順次転送されて、サンプリング信号として出力される。このため、サンプリング信号ＳA、ＳB、Ｓ1、Ｓ2、…、Ｓ640、ＳC、ＳDは、メモリー３から１画素分の映像データＤbが読み出される期間、すなわちドットクロック信号Ｃlxの半周期ずつ順次遅延して排他的にＨレベルになる。
【００４０】
さて、液晶パネル１００におけるフレームでは、図８または図９（Ｂ）に示されるように、まずａ行目に位置する１行分の映像データＤbが液晶パネル１００に転送される。
ａ行目は、すべてダミー画素１１０ｂである。このため、制御回路２は、メモリー３において、ダミー画素１１０ｂに対応する参照先の記憶領域から映像データＤmを読み出すとともに、セレクター４に対してａ行目の映像データを供給する期間にわたって入力端ｂを選択させる。これにより、セレクター４から出力される映像データＤbのうち、ａ行目のＡ列目、Ｂ列目および１列目の計３画素の映像データＤbは、１フレーム前に上位装置から供給された１行１列の映像データＤaとなる。ａ行目のうち、２列目から６３９列目の映像データＤbは、それぞれ１フレーム前に上位装置から供給された１行２列から１行６３９列の映像データＤaとなる。また、ａ行目のうち、６４０列目、Ｃ列目およびＤ列目の計３画素の映像データＤbは、１フレーム前に上位装置から供給された１行６４０列の映像データＤaとなる。
ｎフレームであれば、極性指定信号Ｐolによって正極性書込が指定されるので、映像データＤbは、Ｄ／Ａ変換回路５によって、正極性のデータ信号Ｖidに変換されて信号Ｖidに変換されて信号線１４６に出力される。
【００４１】
ここで、ａ行Ａ列の映像データＤbが変換されてデータ信号Ｖidとして信号線１４６に出力されているときに、サンプリング信号出力回路１４２は、図１１に示されるようにサンプリング信号ＳAをＨレベルにする。これにより、Ａ列に対応するＴＦＴ１４４がオンするので、信号線１４６に供給されたａ行Ａ列のデータ信号Ｖidは、Ａ列のデータ線１１４にサンプリングされる。
以降同様にして、ａ行目であって、Ｂ列、１列、２列、…、６４０列、Ｃ列、Ｄ列の映像データＤbが変換されてデータ信号Ｖidとして信号線１４６に出力されるのに合わせて、サンプリング信号出力回路１４２が、サンプリング信号ＳB、Ｓ1、Ｓ2、…、Ｓ640、Ｓc、Ｓdを順にＨレベルにする。これによって、各列のＴＦＴ１４４が順にオンするので、ａ行Ｂ列、ａ行１列、ａ行２列、…、ａ行６４０列、ａ行Ｃ列、ａ行Ｄ列のデータ信号ＶidがＢ列、１列、２列、…、６４０列、Ｃ列、Ｄ列のデータ線１１４に、それぞれサンプリングされる。
一方、ａ行目の映像データＤbが転送される期間において、走査線駆動回路１３０は、図１０に示されるように、走査信号ＧaをＨレベルにさせて、ａ行目に位置する画素１１０におけるＴＦＴ１１６をオンさせる。このため、各列のデータ線１１４にサンプリングされたデータ信号Ｖidは、ａ行目のダミー画素１１０ｂにおける画素電極１１８にそれぞれ印加される。
【００４２】
次に、ｂ行目の映像データＤbが液晶パネル１００に転送される。ｂ行目についても、すべてダミー画素１１０ｂであるので、制御回路２は、メモリー３において、ダミー画素１１０ｂに対応する参照先の記憶領域から映像データを読み出すとともに、セレクター４に対してｂ行目の映像データを供給する期間にわたって入力端ｂを選択させる。これにより、ｂ行目のうち、Ａ列目、Ｂ列目および１列目の計３画素の映像データＤbは、１フレーム前に上位装置から供給された１行１列の映像データＤaとなる。ｂ行目のうち、２列目から６３９列目の映像データＤbは、それぞれ１フレーム前に上位装置から供給された１行２列から１行６３９列の映像データＤaとなる。また、ｂ行目のうち、６４０列目、Ｃ列目およびＤ列目の計３画素の映像データＤbは、１フレーム前に上位装置から供給された１行６４０列の映像データＤaとなる。
ｎフレームであるので、ｂ行目の映像データＤbは、Ｄ／Ａ変換回路５によって、正極性のデータ信号Ｖidに変換されて信号線１４６に出力される。
【００４３】
ａ行目と同様に、ｂ行目であって、Ａ列、Ｂ列、１列、２列、…、６４０列、Ｃ列、Ｄ列の映像データＤbが変換されてデータ信号Ｖidとして信号線１４６に出力されるのに合わせて、サンプリング信号出力回路１４２が、サンプリング信号ＳA、ＳB、Ｓ1、Ｓ2、…、Ｓ640、Ｓc、Ｓdを順にＨレベルにする。これによって、ｂ行Ａ列、ｂ行Ｂ列、ｂ行１列、ｂ行２列、…、ｂ行６４０列、ｂ行Ｃ列、ｂ行Ｄ列のデータ信号ＶidがＡ列、Ｂ列、１列、２列、…、６４０列、Ｃ列、Ｄ列のデータ線１１４に、それぞれサンプリングされる。一方、ｂ行目の映像データＤbが転送される期間において、走査線駆動回路１３０は、走査信号ＧbをＨレベルにさせる。このため、各列のデータ線１１４にサンプリングされたデータ信号Ｖidは、ｂ行目のダミー画素１１０ｂにおける画素電極１１８にそれぞれ印加される。
なお、ａ行目およびｂ行目、さらには、後述するｃ行目およびｄ行目については、ブラックマトリクス９４によって遮光されているので、印加電圧に応じた透過率となっても、視認されることはない。
【００４４】
次に、１行目の映像データＤbが液晶パネル１００に転送される。１行目については、Ａ列目、Ｂ列目、Ｃ列目およびＤ列目がダミー画素１１０ｂであり、１列目から６４０列目までが表示画素１１０ａである。このため、制御回路２は、Ａ列目、Ｂ列目、Ｃ列目およびＤ列目のときには、メモリー３のうち、対応する参照先の記憶領域から映像データを読み出すとともに、セレクター４に対して入力端ｂを選択させる。これにより、１行目のうち、Ａ列目およびＢ列目の２画素の映像データＤbは、１フレーム前に上位装置から供給された１行１列の映像データＤaとなる。また、１行目のうち、Ｃ列目およびＤ列目の２画素の映像データＤbは、１フレーム前に上位装置から供給された１行６４０列の映像データＤaとなる。
一方、制御回路２は、１列目から６４０列目までのときには、セレクター４に対して入力端ａを選択させる。これにより、１行１列から１行６４０列目までの映像データＤbは、上位装置から供給された現フレームの映像データＤaが、スルー状態で転送される。また、このときに供給された１行１列から１行６４０列までの映像データＤaは、制御回路２によって、メモリー３において対応する記憶領域に格納されて、次の（ｎ＋１）フレームにおいて用いられる。
１行目の映像データＤbは、Ｄ／Ａ変換回路５によって、正極性のデータ信号Ｖidに変換されて信号線１４６に出力される。
【００４５】
ａ行目、ｂ行目と同様にして、１行Ａ列、１行Ｂ列、１行１列、１行２列、…、１行６４０列、１行Ｃ列、１行Ｄ列のデータ信号ＶidがＡ列、Ｂ列、１列、２列、…、６４０列、Ｃ列、Ｄ列のデータ線１１４に、それぞれサンプリングされる。一方、１行目の映像データＤbが転送される期間において、走査線駆動回路１３０は、走査信号Ｇ1をＨレベルにさせる。このため、各列のデータ線１１４にサンプリングされたデータ信号Ｖidは、１行目の表示画素１１０ａまたはダミー画素１１０ｂにおける画素電極１１８にそれぞれ印加される。
これにより、１行１列から１行６４０列までの表示画素１１０ａは、上位装置から供給された映像データＤaで指定された階調レベルに応じた透過率となる。
なお、１行目のうち、Ａ列、Ｂ列、Ｃ列およびＤ列は、ブラックマトリクス９４によって遮光されているので、印加電圧に応じた透過率となっても、視認されることはない。
【００４６】
以降、２行目から４８０行目まで同様な動作が繰り返される。
ここで、１行目から４８０行目までを一般化して説明すると、ｉ行目の走査線１１２に供給される走査信号ＧiがＨレベルとなる期間に、データ信号Ｖidは、例えば図１１に示されるような波形になる。
すなわち、ｉ行Ａ列およびｉ行Ｂ列に対応したデータ信号Ｖidは、１つ前の（ｎ−１）フレームの映像データＤaを現行のｎフレームに合わせて正極性に変換した信号であるから、（ｎ−１）フレームから現行のｎフレームにかけて映像データＤaで規定される画像に動きがなければ、これら３つの画素に対応するデータ信号Ｖidは、互いに同一電圧になる。また、ｉ行１列〜ｉ行６４０列までに対応するデータ信号Ｖidは、映像データＤaで指定された階調レベルに応じた電圧、すなわち正極性が指定された現行のｎフレームでは黒色に相当する電圧Ｖb(+)から白色に相当する電圧Ｖw(+)までの範囲であって、指定される階調レベルが高く（明るく）なるにつれて、電圧Ｖcよりも高位側の電圧になる。また、ｉ行Ｃ列およびｉ行Ｄ列に対応したデータ信号Ｖidは、（ｎ−１）フレームのｉ行６４０列の映像データＤaを現行のｎフレームに合わせて正極性に変換した信号であるから、画像に動きがなければ、これら３つの画素に対応するデータ信号Ｖidは、互いに同一電圧になる。
【００４７】
続いて、ダミー画素１１０ｂにかかるｃ行目の映像データＤbが転送され、これにより、ｃ行目のうち、Ａ列目、Ｂ列目および１列目の計３画素の映像データＤbは、（ｎ−１）フレームのときに上位装置から供給された４８０行１列の映像データＤaとなる。ｃ行目のうち、２列目から６３９列目の映像データＤbは、それぞれ（ｎ−１）フレームのときに上位装置から供給された４８０行２列から４８０行６３９列の映像データＤaとなる。また、ｃ行目のうち、６４０列目、Ｃ列目およびＤ列目の計３画素の映像データＤbは、（ｎ−１）フレームのときに上位装置から供給された４８０行６４０列の映像データＤaとなる。
この映像データＤaは、データ信号Ｖidに変換され、信号線１４６に出力されるとともに、走査線駆動回路１３０およびデータ線駆動回路１４０によって、ｃ行目のダミー画素１１０ｂにおける画素電極１１８にそれぞれ印加される。これにより、ｃ行Ａ列からｃ行Ｄ列までのダミー画素１１０ｂの画素電極１１８には、画像に動きがなければ、４８０行Ａ列から４８０行Ｄ列までの画素１１０の画素電極１１８と、それぞれ同じ電圧が印加されることになる。
【００４８】
そして、ダミー画素１１０ｂにかかるｄ行目の映像データＤbが転送され、これにより、ｄ行目のうち、Ａ列目、Ｂ列目および１列目の計３画素の映像データＤbは、（ｎ−１）フレームのときに上位装置から供給された４８０行１列の映像データＤaとなる。ｄ行目のうち、２列目から６３９列目の映像データＤbは、それぞれ（ｎ−１）フレームのときに上位装置から供給された４８０行２列から４８０行６３９列の映像データＤaとなる。また、ｄ行目のうち、６４０列目、Ｃ列目およびＤ列目の計３画素の映像データＤbは、（ｎ−１）フレームのときに上位装置から供給された４８０行６４０列の映像データＤaとなる。
このため、ｄ行Ａ列からｄ行Ｄ列までのダミー画素１１０ｂの画素電極１１８には、画像に動きがなければ、４８０行Ａ列から４８０行Ｄ列までの画素１１０の画素電極１１８と、ｃ行Ａ列からｃ行Ｄ列までのダミー画素１１０ｂの画素電極１１８と、それぞれ同じ電圧が印加されることになる。
【００４９】
次の（ｎ＋１）フレームでは、極性指定信号ＰolがＬレベルになって書込極性が負極性に指定される以外、同様な動作となる。なお、負極性書込が指定される（ｎ＋１）フレームにおいてデータ信号Ｖidは、図１１に示されるように、黒色に相当する電圧Ｖb(-)から白色に相当する電圧Ｖw(-)までの範囲であって、指定される階調レベルが高く（明るく）なるにつれて、電圧Ｖcよりも低位側の電圧になる。
なお、制御回路２、メモリー３、セレクター４、Ｄ／Ａ変換回路５、走査線駆動回路１３０およびデータ線駆動回路１４０が、表示画素１１０ａおよびダミー画素１１０ｂにおける各画素電極にそれぞれ所定の電圧を印加する駆動回路として機能することになる。
【００５０】
図１２は、本実施形態において、表示画素１１０ａのうち、表示領域の最外周における画素に指定された階調レベルと、ダミー画素１１０ｂに指定される階調レベルとを、連続する２フレームで通したときの関係を示す図である。
現行のｎフレームよりも１つ前の（ｎ−１）フレームにおいて、表示領域の最外周に位置する表示画素１１０ａに対し、例えば図１２（Ａ）に示されるように階調レベルが「ａ」から「ｌ（エル）」まで指定されているものとする。このとき、現行のｎフレームにおいて、ダミー画素１１０ｂの映像データＤmは、図７に示したように距離が最も近い表示画素１１０ａを参照先として、メモリー３から読み出されたものが用いられる。このため、図１２（Ｂ）に示されるように、画像に動きがなければ、ダミー画素１１０ｂに対して指定される階調レベルは、距離が最も近い表示画素１１０ａに指定された階調レベルと同じになる。
したがって、仮想線２００を挟むように位置する表示画素１１０ａとダミー画素１１０ｂとでは、ｎフレームにおいて同じ階調レベルが指定されるので、当該２つの画素にかかる画素電極１１８には同じ電圧が印加されることになる。
【００５１】
本実施形態に係る電気光学装置１による効果を説明する前に、本実施形態との比較対象となる比較例について図１５（Ａ）および図１５（Ｂ）を参照して説明する。ここで、図１５（Ｂ）は、比較例に係る液晶パネルにおいてドメインが発生する地点を説明するための図である。また、図１５（Ａ）は、比較例に係る液晶パネルについて、表示領域とダミー領域との境界である仮想線２００を含むように図１５（Ｂ）におけるＱa−Ｑb線で破断した部分断面図である。
まず、図１５（Ａ）に示されるように、比較例に係る液晶パネルにおいて、ダミー画素の画素構造は、表示領域の画素と比べ、対向基板１０２のブラックマトリクス９４によって遮蔽される点以外、ほぼ同一である。また、ダミー画素の画素電極１１８ｂに対しては、液晶を不透過とさせる黒色に相当する電圧、例えば液晶がＶＡ型であってノーマリーブラックモードであれば、上述した電圧Ｖb(+)または電圧Ｖb(-)が印加される。このため、ダミー画素での液晶分子は、同図に示されるようにほぼ基板垂直方向に配向する。したがって、ダミー画素は、ブラックマトリクス９４との相乗効果によって、表示領域を囲む黒色の額縁として機能する。
ここで、比較例に係る液晶パネルにおいて、例えば表示領域を白色表示にさせるために、表示領域の画素電極１１８ａに白色に相当する電圧を印加させると、黒色に相当する電圧が印加されたダミー領域の画素電極１１８ｂに対して、大きな電位差が生じてしまう。このため、図１５（Ａ）において太線Ｅで示されるように、表示に寄与すべき縦電界を乱すように横電界が発生し、これによってドメイン（液晶配向不良）が引き起こされる。このようなドメインは、実際には、画素電極の隙間のみならず、液晶分子が連続的に配向する性質によって表示領域の画素を一部浸食するように発生する。
このため、入射光がドメイン発生部分を通過する際に散乱する結果、観察側では表示領域の縁端部において、白でも黒でもない、一種の光漏れのような現象が現れて、表示品位を低下させてしまう。
【００５２】
これに対して、本実施形態では 図１３（Ａ）において、仮想線２００の外側に位置するダミー画素の画素電極１１８ｂには、映像データＤaで規定される画像に動きがなければ、当該ダミー画素と仮想線２００を挟んで隣り合う表示画素の画素電極１１８ａと同じ電圧が印加される。このため、ダミー画素の画素電極１１８ｂと、表示領域の最外周に位置する表示画素の画素電極１１８ａとの間に電位差が生じない。したがって、本実施形態によれば、比較例とは異なり、図１３（Ｂ）に示されるように、仮想線２００近傍でドメインは発生しないので、表示領域の縁端部において光漏れのような現象を防止することが可能になる。
なお、図１３（Ａ）および図１３（Ｂ）は、それぞれ比較例にかかる図１５（Ａ）および図１５（Ｂ）に対応した図である。このため、図１３（Ａ）は、本実施形態に係る液晶パネルについて、表示領域とダミー領域との境界である仮想線２００を含むように図１３（Ｂ）におけるＰa−Ｐb線で破断した部分断面図となる。
【００５３】
本実施形態において、ダミー画素の画素電極１１８ｂに印加される電圧の根拠となる映像データＤmは、当該ダミー画素に対し仮想線２００を挟んで隣り合う表示画素についての１フレーム前の映像データＤaである。このため、映像データＤaで規定される画像に動きがあれば、ドメインが発生する可能性がある。ただし、一般的な動画像において、ある画素についての階調レベルが極端に大きく変化することは、シーン変化などを除けばレアケースであるので、実際には、画像の動きによるドメインの影響は小さいと考えられる。
【００５４】
ところで、ダミー画素１１０ｂの映像データＤmを、隣り合う表示画素１１０ａの１フレーム前の映像データＤaではなく、上位装置から供給される映像データＤaと同一フレームにする構成にすれば、当該ダミー画素の画素電極１１８ｂには、当該表示画素の画素電極１１８ａと同じ電圧が印加されるので、画像の動きに関係なくドメインの発生が抑えられるはずである。
ただし、この構成では次の点を考慮しなければならない。すなわち、液晶パネル１００に映像データＤbを転送する場合、上述したようにａ行目、ｂ行目、１行目、２行目という順番で供給する必要があるが、ａ行目、ｂ行目の映像データＤbは、１行目の映像データＤaが上位装置から供給されないと確定できない。同様に、同一行においてＡ列目、Ｂ列目の映像データＤbは、当該同一行において１列目の映像データＤaが上位装置から供給されないと確定できない。
ダミー画素１１０ｂの映像データＤmを、隣り合う表示画素１１０ａの映像データＤaとフレームを揃えて供給するためには、上位装置から供給される映像データＤaを一旦メモリーに記憶するとともに、記憶した映像データＤaによってダミー画素１１０ｂの映像データＤmを確定し、この後に、液晶パネル１００の走査に合わせて、記憶した映像データを読み出して当該液晶パネル１００に転送する構成が必要となる。しかしながら、この構成では、メモリー３には要する記憶容量が膨大になりやすいし、なによりも表示遅延が、すなわち上位装置から供給された映像データＤaに対して、液晶パネル１００の表示動作が遅延してしまうという問題が発生する。
これに対して、本実施形態では 表示画素１１０ａのうち、ダミー画素１１０ｂに隣り合うものだけを記憶するので、メモリー３に多くの記憶容量を必要としない。さらに、本実施形態では、上位装置から供給された映像データＤaについては、そのままスルー状態で液晶パネル１００に転送しているので、表示遅延を発生させることもない。
【００５５】
なお、上述した実施形態において、メモリー３は、表示領域の最外周に位置する表示画素１１０ａに対応した記憶領域を有し、ダミー画素１１０ｂの映像データについては、距離が最も近い表示画素１１０ａの記憶領域を参照先としてメモリー３から読み出したものを用いる、として説明した。
ここで、ダミー画素１１０ｂのうち、ｃ行、ｄ行と、Ｃ列、Ｄ列（ａ行、ｂ行を除く）とに位置するダミー画素の映像データを液晶パネル１００への供給するタイミングは、参照先となる上位装置から映像データＤaの供給を受けた後である。したがって、ダミー画素１１０ｂに対し、距離が最も近い表示画素１１０ａの記憶領域から１フレーム前に格納された映像データを読み出して供給する構成とする場合、これらのダミー画素の参照先となる記憶領域、すなわち図４において「＋」印が付された画素に対応する記憶領域については、上書きによる消滅を防ぐために、２つの記憶領域を対応させるとともに、次のように動作させる必要がある。
詳細には、ある奇数フレームにおいて供給された表示画素の映像データを一方の記憶領域に格納して、次の偶数フレームにおいてダミー画素の参照先として用いるとともに、当該偶数フレームにおいて供給された表示画素の映像データを他方の記憶領域に格納して、次の奇数フレームにおいてダミー画素の参照先として用いる、という動作を交互に実行する構成となる。
もっとも、ｃ行、ｄ行と、Ｃ列、Ｄ列（ａ行、ｂ行を除く）とに位置するダミー画素について、距離が最も近い表示画素１１０ａの記憶領域から、１フレーム前ではなく現フレームの映像データを参照して供給する構成にすれば、図４において「＋」印が付された画素に対応する記憶領域については、２つではなく、１つであれば良い。
【００５６】
本発明は、上述した実施形態に限られず、次のような応用・変形が可能である。
上述した説明では、書込極性の基準とする電圧Ｖc、すなわちデータ信号の振幅中心電圧Ｖcと、コモン電極１０８に印加される電圧ＬＣcomとを同一にしているが、これは、ＴＦＴ１１６が理想的なスイッチとして機能する場合である。実際には、ＴＦＴ１１６のゲート・ドレイン間の寄生容量に起因して、オンからオフに状態変化するときにドレイン電極、すなわち画素電極１１８の電位が低下する現象（プッシュダウン、突き抜け、フィールドスルーなどと呼ばれる）が発生する。液晶の劣化を防止するため、液晶素子１２０については交流駆動としなければならないが、コモン電極１０８への印加電圧ＬＣcomを書込極性の基準電圧Ｖcに一致させて交流駆動すると、プッシュダウンのために、負極性書込による液晶素子１２０の電圧実効値が、正極性書込による実効値よりも若干大きくなってしまう（ＴＦＴ１１６がｎチャネルの場合）。このため、書込極性の基準となる電圧Ｖcとコモン電極１０８の電圧ＬＣcomとを別々とするとともに、プッシュダウンの影響が相殺されるように、電圧Ｖcを、電圧ＬＣcomに対して高位側にオフセットして設定しても良い。
【００５７】
実施形態においては、マトリクス状に配列する表示画素１１０ａに対して、ダミー画素１１０ｂを２行または２列で配設させたが、１行または１列であっても良いし、３行または３列以上であっても良い。
ここで、ダミー画素１１０ｂを２行または２列以上で配設させる場合、表示画素１１０ａに隣り合うダミー画素１１０ｂの画素電極１１８ｂに対して、１フレーム前に供給された当該表示画素１１０ａの映像データに基づくデータ信号を印加すれば良いので、それ以外のダミー画素１１０ｂの画素電極１１８ｂに対しては、例えば液晶素子１２０を不透過にさせる電圧、すなわち黒色に相当する電圧Ｖb(+)または電圧Ｖb(-)を印加しても良い。
また、液晶素子１２０は、透過型に限られず、反射型であっても良い。さらに、液晶素子１２０は、ノーマリーブラックモードに限られず、例えばＴＮ方式として、電圧無印加時において液晶素子１２０が白状態となるノーマリーホワイトモードとしても良い。
【００５８】
＜電子機器＞
次に、上述した実施形態に係る電気光学装置１を適用した電子機器の一例として、プロジェクターを例にとって説明する。図１４は、このプロジェクターの構成を示す平面図である。
この図に示されるように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００５９】
このプロジェクター２１００では、実施形態に係る電気光学装置が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられる。そして、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する映像データがそれぞれ上位回路から供給されて、各色に対応するデータ信号Ｖidに変換される構成となっている。ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した液晶パネル１００と同様であり、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する映像データに応じて駆動される。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【００６０】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルターを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
【００６１】
なお、電子機器としては、図１４を参照して説明したプロジェクターの他、電子ビューファインダーや、リヤ・プロジェクション型のテレビジョン、ヘッドマウントディスプレイなどが挙げられる。
【符号の説明】
【００６２】
１…電気光学装置、２…制御回路、３…メモリー、４…セレクター、５…Ｄ／Ａ変換回路、１００…液晶パネル、１０１…素子基板、１０２…対向基板、１０５…液晶、１０８…コモン電極、１１０…画素、１１０ａ…表示画素、１１０ｂ…ダミー画素、１１６…ＴＦＴ、１１８…画素電極、１２０…液晶素子、１３０…走査線駆動回路、１４０…データ線駆動回路、２１００…プロジェクター
【特許請求の範囲】
【請求項１】
素子基板と、
前記素子基板に対向配置される対向基板と、
前記素子基板と前記対向基板との間隙に挟持された液晶と、
駆動回路と、
を具備し、
前記素子基板は、
前記対向基板との対向側に形成され、所定のピッチで配列する複数の第１画素の各々に対応した第１画素電極と、
平面視で前記第１画素を囲むように配列する複数の第２画素に対応し、かつ、前記第１画素電極に隣り合う第２画素電極と、
を有し、
前記対向基板は、
前記素子基板との対向側に、所定の電圧が印加される対向電極を有し、
前記駆動回路は、
前記第１画素電極に対して、フレームを単位として繰り返し供給される映像データであって、かつ、前記複数の第１画素にそれぞれ対応した映像データに基づく電圧を印加し、
前記第２画素電極に対して、当該第２画素電極と隣り合う第１画素電極に対応した第１画素の１フレーム前の映像データに基づく電圧を印加する
ことを特徴とする電気光学装置。
【請求項２】
前記対向基板は、
平面視で前記第２画素に対応する部分を遮蔽するブラックマトリクスを有する
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記駆動回路は、
前記複数の第１画素のうち、前記複数の第２画素と隣り合う画素に対応した記憶領域を有するメモリーと、
供給された映像データが前記記憶領域に対応した画素のものであるとき、当該映像データを当該記憶領域に格納させ、
前記第２画素電極に電圧を印加するとき、当該第２画素と隣り合う画素に対応した記憶領域から前記映像データを読み出す制御回路と、
を有し、
当該読み出した映像データに基づくデータ信号を前記第２画素電極に印加し、
供給された映像データに基づくデータ信号を前記第１画素電極に印加する
ことを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記素子基板は、
複数の走査線と
平面視したときに前記複数の走査線と交差する複数のデータ線と、
を有し、
前記複数の第１画素および前記複数の第２画素の各々は、前記複数の走査線および前記複数のデータ線の交差に対応して設けられ、
前記駆動回路は、
前記複数の走査線を駆動する走査線駆動回路と、
前記複数のデータ線に前記データ信号を供給するデータ線駆動回路と、
を含むことを特徴とする請求項３に記載の電気光学装置。
【請求項５】
素子基板と、
前記素子基板に対向配置される対向基板と、
前記素子基板と前記対向基板との間隙に挟持された液晶と、
駆動回路と、
を具備し、
前記素子基板は、
前記対向基板との対向側に形成され、所定のピッチで配列する複数の第１画素の各々に対応した第１画素電極と、
平面視で前記第１画素を囲むように配列する複数の第２画素に対応し、かつ、前記第１画素電極に隣り合う第２画素電極と、
を有し、
前記対向基板は、
前記素子基板との対向側に、所定の電圧が印加される対向電極
を有する電気光学装置の駆動方法であって、
前記第１画素電極の各々に対して、フレームを単位として繰り返し供給される映像データであって、かつ、前記複数の第１画素にそれぞれ対応した映像データに基づく電圧を印加し、
前記第２画素電極の各々に対して、当該第２画素電極と隣り合う第１画素電極に対応した第１画素の１フレーム前の映像データに基づく電圧を印加する
ことを特徴とする電気光学装置の駆動方法。
【請求項６】
請求項１乃至４のいずれかに記載の電気光学装置を有する
ことを特徴とする電子機器。
【請求項１】
素子基板と、
前記素子基板に対向配置される対向基板と、
前記素子基板と前記対向基板との間隙に挟持された液晶と、
駆動回路と、
を具備し、
前記素子基板は、
前記対向基板との対向側に形成され、所定のピッチで配列する複数の第１画素の各々に対応した第１画素電極と、
平面視で前記第１画素を囲むように配列する複数の第２画素に対応し、かつ、前記第１画素電極に隣り合う第２画素電極と、
を有し、
前記対向基板は、
前記素子基板との対向側に、所定の電圧が印加される対向電極を有し、
前記駆動回路は、
前記第１画素電極に対して、フレームを単位として繰り返し供給される映像データであって、かつ、前記複数の第１画素にそれぞれ対応した映像データに基づく電圧を印加し、
前記第２画素電極に対して、当該第２画素電極と隣り合う第１画素電極に対応した第１画素の１フレーム前の映像データに基づく電圧を印加する
ことを特徴とする電気光学装置。
【請求項２】
前記対向基板は、
平面視で前記第２画素に対応する部分を遮蔽するブラックマトリクスを有する
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記駆動回路は、
前記複数の第１画素のうち、前記複数の第２画素と隣り合う画素に対応した記憶領域を有するメモリーと、
供給された映像データが前記記憶領域に対応した画素のものであるとき、当該映像データを当該記憶領域に格納させ、
前記第２画素電極に電圧を印加するとき、当該第２画素と隣り合う画素に対応した記憶領域から前記映像データを読み出す制御回路と、
を有し、
当該読み出した映像データに基づくデータ信号を前記第２画素電極に印加し、
供給された映像データに基づくデータ信号を前記第１画素電極に印加する
ことを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記素子基板は、
複数の走査線と
平面視したときに前記複数の走査線と交差する複数のデータ線と、
を有し、
前記複数の第１画素および前記複数の第２画素の各々は、前記複数の走査線および前記複数のデータ線の交差に対応して設けられ、
前記駆動回路は、
前記複数の走査線を駆動する走査線駆動回路と、
前記複数のデータ線に前記データ信号を供給するデータ線駆動回路と、
を含むことを特徴とする請求項３に記載の電気光学装置。
【請求項５】
素子基板と、
前記素子基板に対向配置される対向基板と、
前記素子基板と前記対向基板との間隙に挟持された液晶と、
駆動回路と、
を具備し、
前記素子基板は、
前記対向基板との対向側に形成され、所定のピッチで配列する複数の第１画素の各々に対応した第１画素電極と、
平面視で前記第１画素を囲むように配列する複数の第２画素に対応し、かつ、前記第１画素電極に隣り合う第２画素電極と、
を有し、
前記対向基板は、
前記素子基板との対向側に、所定の電圧が印加される対向電極
を有する電気光学装置の駆動方法であって、
前記第１画素電極の各々に対して、フレームを単位として繰り返し供給される映像データであって、かつ、前記複数の第１画素にそれぞれ対応した映像データに基づく電圧を印加し、
前記第２画素電極の各々に対して、当該第２画素電極と隣り合う第１画素電極に対応した第１画素の１フレーム前の映像データに基づく電圧を印加する
ことを特徴とする電気光学装置の駆動方法。
【請求項６】
請求項１乃至４のいずれかに記載の電気光学装置を有する
ことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１２−１３２９７５（Ｐ２０１２−１３２９７５Ａ）
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願番号】特願２０１０−２８２７３７（Ｐ２０１０−２８２７３７）
【出願日】平成２２年１２月２０日（２０１０．１２．２０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願日】平成２２年１２月２０日（２０１０．１２．２０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]