電気光学装置および電子機器
【課題】データ線１１４の電位変動の影響を受けにくくし、表示品位の低下を防止する。
【解決手段】走査線１１２およびデータ線１１４の交差に対応して画素回路１１０が設けられる。画素回路１１０には、発光素子１５０に流れる電流を制御するトランジスター１４０のソースに接続される中継電極４３を、データ線１１４からシールドするための配線を設ける。この配線は、データ線１１４と同層の中継電極８１ａと、中継電極４３と同層の中継電極４４ａと、データ線１１４と中継電極４３ａとの間にある導電層の電極部分１１７ａとを、コンタクトホール５３ａ、７３ａとで互いに電気的に接続した構造体とする。
【解決手段】走査線１１２およびデータ線１１４の交差に対応して画素回路１１０が設けられる。画素回路１１０には、発光素子１５０に流れる電流を制御するトランジスター１４０のソースに接続される中継電極４３を、データ線１１４からシールドするための配線を設ける。この配線は、データ線１１４と同層の中継電極８１ａと、中継電極４３と同層の中継電極４４ａと、データ線１１４と中継電極４３ａとの間にある導電層の電極部分１１７ａとを、コンタクトホール５３ａ、７３ａとで互いに電気的に接続した構造体とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示品位の低下を防止した電気光学装置および電子機器に関する。
【背景技術】
【０００２】
近年、有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）などの発光素子を用いた電気光学装置が各種提案されている。このような電気光学装置では、走査線とデータ線との交差に対応して画素回路が設けられる。当該画素回路は、上記発光素子と、スイッチングトランジスターと、駆動トランジスターとを含む構成が一般的である（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−３１０３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、電気光学装置の小型化、表示の高精細化が進むと、データ線と駆動トランジスターとが互いに接近して、容量結合する度合いが高くなる。このため、データ線が電位変動すると、当該電位変動が寄生容量を介して駆動トランジスターの各部、特にゲートの保持電位を変動させてしまう。したがって、目的とする電流を発光素子に流すことができなくなるので、表示品位を低下させてしまう、という問題が指摘された。
本発明は、上述した課題に鑑みてなされたもので、その目的の一つは、データ線の電位変動に起因する表示品位の低下を防止することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明に係る電気光学装置にあっては、互いに交差する走査線およびデータ線と、前記走査線と前記データ線との交差に対応して設けられた画素回路と、を有し、前記画素回路は、ゲートおよびソース間の電圧に応じた電流をドレインから前記ソースに流す駆動トランジスターと、前記駆動トランジスターのゲートと前記データ線との間に電気的に接続されたスイッチングトランジスターと、前記駆動トランジスターのゲートおよびソース間の電圧を保持する第１容量と、陽極が前記駆動トランジスターのソースに接続されて、当該陽極から陰極に向かって流れる電流に応じて発光する発光素子と、一端が前記駆動トランジスターのソースに接続され、他端が給電線に接続された第２容量と、を有し、前記給電線は、前記駆動トランジスターのゲートを構成する配線層と前記データ線を構成する配線層との間の配線層からなり、平面視したときに前記データ線と前記駆動トランジスターのゲートとの間に位置する電極部分を含むことを特徴とする。
本発明では、平面視でみたときにデータ線と駆動トランジスターのゲートとの間において、給電線から延在する電極部分が位置する。給電線およびその電極部分は、駆動トランジスターのゲートを構成する配線層とデータ線を構成する配線層との間の配線層からなるので、駆動トランジスターのゲートは、データ線からシールドされる。したがって、本発明によれば、データ線の電位変動に起因する表示品位の低下を防止するができる。
【０００６】
本発明において、平面視したときに前記駆動トランジスターのゲートを構成するゲート電極の一部に重なり、前記駆動トランジスターのソースに電極的に接続された第１中継電極を備え、前記給電線の電極部分は、平面視したときに前記第１中継電極の一部に重なり、前記第１容量は、前記ゲート電極と前記第１中継電極とで第１層間絶縁膜を挟持してなり、前記第２容量は、前記第１中継電極と前記給電線の電極部分とで第２層間絶縁膜を挟持してなる態様が好ましい。この態様によれば、データ線の電位変動による影響は、駆動トランジスターのゲートのみならず、第１中継電極に接続された駆動トランジスターのソースにも及び難くなっている。
この態様において、前記データ線を構成する配線層からなり、平面視したときに前記データ線と前記ゲート電極との間に設けられた第２中継電極を備え、前記第２中継電極は、コンタクトホールを介して前記給電線の電極部分に電気的に接続された構成が好ましい。この構成によれば、データ線は、当該データ線と同層からなり、給電線とほぼ同電位の第２中継電極によってもシールドされるので、データ線の電位変動の影響を、より受け難くすることができる。
【０００７】
上記構成においては、前記第１中継電極と同層からなり、平面視したときに前記第２中継電極に重なる第３中継電極を備え、前記第３中継電極は、コンタクトホールを介して前記給電線の電極部分に電気的に接続された態様が好ましい。この態様によれば、駆動トランジスターは、第１中継電極と同層からなる第３中継電極と、給電線の電極部分と、データ線と同層からなる第２中継電極とを電気的に接続した構造体によって、平面方向に加えて断面方向においても、データ線からシールドされることになる。
本発明において、初期化期間に、前記駆動トランジスターのドレインの電位が第１電源電位にセットされるとともに、前記駆動トランジスターのゲートに前記データ線およびスイッチングトランジスターを介し初期化電位が供給され、前記駆動トランジスターのソースの電位が初期化され、セット期間に、前記電源線の電位が第２電源電位にセットされ、前記発光素子が発光しない状態で、前記駆動トランジスターのゲートおよびソース間に当該駆動トランジスターの閾値電圧に対応する電圧が保持され、書込期間に、前記駆動トランジスターのゲートに前記データ線およびスイッチングトランジスターを介し階調に応じた電位が供給され、少なくともセット期間から書込期間までにわたって前記第２容量にセット電流が流れる構成が好ましい。
なお、本発明に係る電気光学装置は、各種の電子機器に適用可能である。典型的には、表示装置であり、電子機器としてはパーソナルコンピューターや携帯電話機が挙げられる。特に本願発明は、データ線の電位変動が、画素回路における駆動トランジスターのゲート（ソース）電位に影響を及ぼしにくく、これによって、表示品位の低下を防止することができるので、例えばヘッドマウントディスプレイ用やプロジェクターのように小型の表示装置に好適である。もっとも、本発明に係る電気光学装置の用途は、表示装置に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（光ヘッド）にも適用可能である。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】電気光学装置における画素回路の等価回路を示す図である。
【図３】電気光学装置の表示動作を示す図である。
【図４】実施形態に係る画素回路の構成を示す要部平面図である。
【図５】図４におけるＤ−ｄ線で破断した構成を示す部分断面図である。
【図６】図５におけるＥ−ｅ線で破断した構成を示す部分断面図である。
【図７】応用形態（その１）に係る画素回路の構成を示す要部平面図である。
【図８】図７におけるＦ−ｆ線で破断した構成を示す部分断面図である。
【図９】応用形態（その２）に係る画素回路の構成を示す要部平面図である。
【図１０】応用形態（その３）に係る画素回路の構成を示す要部平面図である。
【図１１】電気光学装置を適用した電子機器（その１）を示す図である。
【図１２】電気光学装置を適用した電子機器（その２）を示す図である。
【図１３】電気光学装置を適用した電子機器（その３）を示す図である。
【図１４】比較例に係る画素回路の構成を示す要部平面図である。
【図１５】図１４におけるＫ−ｋ線で破断した構成を示す部分断面図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態に係る電気光学装置について図面を参照して説明する。
図１は、実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１は、表示部１００、走査線駆動回路２１０、電源線駆動回路２２０およびデータ線駆動回路２３０を含んだ構成となっている。
このうち、表示部１００には、ｍ行の走査線１１２が図において横（Ｘ）方向に沿って設けられ、ｎ列のデータ線１１４が、縦（Ｙ）方向に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられている。
画素回路１１０は、表示すべき画像の１画素を表現するものであり、ｍ行の走査線１１２とｎ列のデータ線１１４との交差部に対応して、それぞれ設けられている。したがって、本実施形態では、画素回路１１０がマトリクス状に配列して、横ｎ画素×縦ｍ画素の画像が表示されることになる。なお、ｍ、ｎは、いずれも自然数である。
【００１０】
表示部１００には、１行毎に個別の電源線１１６および給電線１１７が設けられている。なお、図１では省略されているが、後述するように共通電極が各画素回路１１０にわたって設けられて、素子電源の低位側の電位Ｖctが供給される。
また、走査線１１２や画素回路１１０など行を便宜的に区別するために、図１において上から順に１、２、３、…、（ｍ−１）、ｍ行目と呼ぶ場合がある。同様にデータ線１１４および画素回路１１０の列を便宜的に区別するために、図１において左から順に１、２、３、…、（ｎ−１）、ｎ列目と呼ぶ場合がある。
【００１１】
電気光学装置１では、画素回路１１０がマトリクス状に配列する表示部１００の周辺に制御回路２００、走査線駆動回路２１０、電源線駆動回路２２０およびデータ線駆動回路２３０が設けられている。
制御回路２００は、走査線駆動回路２１０、電源線駆動回路２２０およびデータ線駆動回路２３０の動作を制御するほか、各画素回路１１０で表現すべき画素の階調（輝度）を指定する階調データをデータ線駆動回路２３０に供給する。
【００１２】
走査線駆動回路２１０は、１、２、３、…、（ｍ−１）、ｍ行目の走査線１１２にそれぞれ走査信号Ｇw(1)、Ｇw(2)、Ｇw(3)、…、Ｇw(m-1)、Ｇw(m)を供給して、各フレームにおいて１〜ｍ行目を順次走査するものである。なお、本説明において、フレームとは、１カット（コマ）分の画像を電気光学装置１に表示させるのに要する期間をいい、垂直走査周波数が６０Ｈｚであれば、その１周期分の１６．６７ミリ秒の期間をいう。
【００１３】
電源線駆動回路２２０は、１、２、３、…、（ｍ−１）、ｍ行目の電源線１１６にそれぞれ信号Ｖel(1)、Ｖel(2)、Ｖel(3)、…、Ｖel(m-1)、Ｖel(m)を供給するとともに、これらの信号の電位を、走査線駆動回路２１０による走査に同期して低位側の電位Ｖel_Lと高位側の電位Ｖel_Hとで切り替える。また、電源線駆動回路２２０は、１、２、３、…、（ｍ−１）、ｍ行目の給電線１１７に、それぞれランプ信号Ｖrmp(1)、Ｖrmp(2)、Ｖrmp(3)、…、Ｖrmp(m-1)、Ｖrmp(m)を、走査線駆動回路２１０による走査に同期して供給する。
なお、画素回路の駆動方法によっては、給電線１１７に少なくとも一定の期間、固定電位を供給する形態にも適用可能である。
【００１４】
データ線駆動回路２３０は、走査線駆動回路２１０によって走査された行に位置する画素回路１１０に対し、初期化電位、または、当該画素回路１１０の階調データに応じた電位のデータ信号を、データ線１１４を介して供給するものである。便宜的に、１、２、３、…、（ｎ−１）、ｎ列目のデータ線１１４の各々に供給されたデータ信号を、それぞれＶd(1)、Ｖd(2)、Ｖd(3)、…、Ｖd(n-1)、Ｖd(n)と表記している。
【００１５】
図２を参照して、画素回路１１０の等価回路について説明する。なお、図２には、ｉ行目及び当該ｉ行目に隣り合う（ｉ＋１）行目の走査線１１２と、ｊ列目及び当該ｊ列目に隣り合う（ｊ＋１）列目のデータ線１１４との交差に対応する２×２の計４画素分の画素回路１１０が示されている。ここで、ｉ、（ｉ＋１）は、画素回路１１０が配列する行を一般的に示す場合の記号であって、１以上ｍ以下の整数である。同様に、ｊ、（ｊ＋１）は、画素回路１１０が配列する列を一般的に示す場合の記号であって、１以上ｎ以下の整数である。
【００１６】
図２に示されるように、各画素回路１１０は、Ｎチャネル型のトランジスター１３０、１４０と、容量素子１３５、１３７と、発光素子１５０とを有する。ここで、各画素回路１１０については電気的にみれば互いに同一構成なので、ｉ行ｊ列に位置するもので代表して説明する。
ｉ行ｊ列の画素回路１１０においてトランジスター１３０、１４０は、例えば低温ポリシリコンプロセスによって形成された薄膜トランジスターである。このうち、トランジスター１３０は、スイッチングトランジスターとして機能するものであり、ゲートはｉ行目の走査線１１２に電気的に接続される一方、ドレインはｊ列目のデータ線１１４に電気的に接続され、そのソースは容量素子１３５の一端と、トランジスター１４０のゲートとにそれぞれ接続されている。容量素子１３５の他端は、トランジスター１４０のソース、容量素子１３７の一端および発光素子１５０の陽極にそれぞれ電気的に接続されている。容量素子１３５は、トランジスター１４０のゲートおよびソース間の電圧を保持する第１容量として機能する。
一方、トランジスター１４０のドレインは、ｉ行目の電源線１１６に接続されている。また、容量素子１３７の他端は、ｉ行目の給電線１１７に接続されている。容量素子１３７は、トランジスター１４０のソースと給電線１１７との間に電気的に介挿された第２容量として機能する。
【００１７】
便宜的に、ｉ行ｊ列の画素回路１１０において、トランジスター１３０のドレインを大文字のＤと表記し、トランジスター１４０のゲート（トランジスター１３０のソースおよび容量素子１３５の一端）を小文字のｇと表記している。
また、トランジスター１４０のドレイン（電源線１１６）を小文字のｄと表記し、トランジスター１４０のソース（容量素子１３７の一端および発光素子１５０の陽極）を小文字のｓと表記している。
【００１８】
発光素子１５０の陰極は、電位Ｖctに保たれた共通電極１１８に、画素回路１１０にわたって共通接続されている。発光素子１５０は、互いに対向する陽極と陰極とで有機ＥＬ材料からなる発光層を挟持した構造のＯＬＥＤであり、陽極から陰極に向かって流れる電流に応じた輝度にて発光する。なお、上記構造であるために、発光素子１５０の陽極と陰極との間には容量成分１５２が発生する。
【００１９】
図２において、Ｇw(i)、Ｇw(i+1)は、それぞれｉ、（ｉ＋１）行目の走査線１１２に供給される走査信号を示している。Ｖel(i)、Ｖel(i+1)は、それぞれｉ、（ｉ＋１）行目の電源線１１６に供給される信号を示し、Ｖrmp(i)、Ｖrmp(i+1)は、それぞれｉ、（ｉ＋１）行目の給電線１１７に供給されるランプ信号を示している。また、Ｖd(j)、Ｖd(j+1)は、それぞれｊ、（ｊ＋１）列目のデータ線１１４に供給されるデータ信号を示している。
また、本実施形態において、トランジスター１４０のゲートおよびソースは、隣り合うデータ線１１４からシールドされているが、この構造の詳細については後述することにする。
【００２０】
図３を参照して電気光学装置１の動作について説明する。図３は、電気光学装置１における各部の動作を説明するための図である。
この図に示されるように、走査線駆動回路２１０が制御回路２００による制御にしたがい、走査信号Ｇw(1)〜Ｇw(m)の電位を切り替えることによって、１フレームにおいて１〜ｍ行目の走査線１１２を１水平走査期間（Ｈ）毎に順番に走査する。
１水平走査期間（Ｈ）での動作は、各行の画素回路１１０にわたって共通である。そこで以下については、主にｉ行目の走査線１１２が走査されたときに、当該ｉ行目のうちの、ｊ列目の画素回路１１０について着目して説明する。
【００２１】
本実施形態において、各走査線１１２の走査期間は、大別すると、時間の順で初期化期間、セット期間および書込期間に分けられる。このうち、初期化期間およびセット期間については時間的に連続し、セット期間および書込期間ついては時間的に非連続となっている。
【００２２】
ここで、走査線駆動回路２１０は、制御回路２００による制御にしたがって次のような走査信号Ｇw(i)を出力する。すなわち、走査線駆動回路２１０は、ｉ行目の走査線１１２の走査期間において走査信号Ｇw(i)を、初期化期間およびセット期間においてＨレベルとし、セット期間の終了時から書込期間の開始時までの期間においてＬレベルとし、書込期間において再度Ｈレベルとし、書込期間の終了時から次のフレームにおけるｉ行目の初期間期間までＬレベルとする。
【００２３】
電源線駆動回路２２０は、制御回路２００による制御にしたがって次のような信号Ｖel(i)およびランプ信号Ｖrmp(i)をそれぞれ出力する。
すなわち、電源線駆動回路２２０は、ｉ行目の電源線１１６に供給する信号Ｖel(i)を、初期化期間において第１電源電位である電位Ｖel_Lとし、セット期間以降では、第２電源電位である電位Ｖel_Hとする。なお、電位Ｖel(i)が電位Ｖel_Hから電位Ｖel_Lに遷移するタイミングは、図３においては初期化期間の開始時としているが、発光素子１５０の発光期間を短くする目的で、初期化期間よりも手前のタイミングで電位Ｖel_Lに遷移させる場合もある。
【００２４】
また、電源線駆動回路２２０は、ｉ行目の給電線１１７に供給するランプ信号Ｖrmp(i)を、ｉ行目の走査線１１２の走査期間の開始時から終了時までにかけて、電位Ｖxから電位Ｖref（Ｖx＞Ｖref）に直線的に減少させる。なお、電位Ｖxと電位Ｖrefとの差は、実際には微小であり、ランプ信号Ｖrmp(i)の電位減少が画素回路１１０の各部に与える影響は、無視できるほどに小さい。
【００２５】
データ線駆動回路２３０は、制御回路２００による制御にしたがって次のようなデータ信号Ｖdl(1)〜Ｖd(n)を、それぞれ対応するデータ線１１４に供給する。
すなわち、データ線駆動回路２３０は、データ信号Ｖdl(1)〜Ｖd(n)を、初期化期間と、セット期間と、当該セット期間の終了時から時間Ｔが経過したタイミングＴsまでの期間とにわたって、一斉に初期化電位Ｖofsとし、タイミングＴsから次の（ｉ＋１）行目の走査線１１２の走査期間が開始するまでに、ｉ行目と１〜ｎ列目との交差に対応した画素に指定された階調データに応じた電位とする。
このため、例えばｊ列目のデータ線１１４に供給されるデータ信号Ｖd(j)は、図３に示されるように、初期化期間の開始時からタイミングＴsまでの期間にわたって初期化電位Ｖofsとなり、タイミングＴsから次の（ｉ＋１）行目の走査線１１２の走査期間が開始するまでの期間にわたって、ｉ行ｊ列の画素回路１１０に指定された階調データに応じた電位Ｖsigとなる。
【００２６】
さて、ｉ行目の初期化期間では、走査信号の電位Ｇw(i)がＨレベルに遷移して、トランジスター１３０がオンするので、トランジスター１４０のゲートｇは、データ線１１４に電気的に接続された状態になる。初期間期間においてデータ線１１４に供給されたデータ信号Ｖd(j)は電位Ｖofsであるので、ゲートｇについても電位Ｖofsになる。
一方、ｉ行目の電源線１１６に供給された信号Ｖel(i)は電位Ｖel_Lである。本実施形態において電位Ｖofsから電位Ｖel_Lを減じた差分電圧（Ｖofs−Ｖel_L）がトランジスター１４０の閾値電圧Ｖth_trを十分に上回るように設定されている。
このため、初期化期間においてトランジスター１４０が駆動状態になるので、当該トランジスター１４０のソースｓ（発光素子１５０の陽極）は、電位Ｖel_Lに初期化される。
【００２７】
したがって、トランジスター１４０のゲートｇおよびソースｓの間の電圧、すなわち容量素子１３５によって保持される電圧は、電位Ｖofsと電位Ｖel_Lとの差分電圧に初期化される。
なお、電位Ｖel_Lと共通電極１１８の電位Ｖctとの電位差が発光素子１５０の発光閾値電圧Ｖth_oledを下回るような値となるように当該電位Ｖel_Lが設定されるので、初期化期間において発光素子１５０は、オフ状態（非発光状態）である。
【００２８】
次に、ｉ行目のセット期間では、走査信号Ｇw(i)が引き続きＨレベルであるので、トランジスター１３０のオン状態が継続する結果、トランジスター１４０のゲートｇは、初期化電位Ｖofsを維持する。
セット期間の開始時において信号Ｖel(i)は高位側の電位Ｖel_Hに遷移するので、電流が電源線１１６からトランジスター１４０のドレインｄ、ソースｓを流れる結果、当該ソースｓの電位が上昇し始める。トランジスター１４０においては、ゲートｇが初期化電位Ｖofsに維持されているから、ゲート・ソース間の電圧は徐々に減少していく。
このとき、ランプ信号Ｖrmp(i)の電位が経時的に変化しているので、トランジスター１４０のドレインｄ・ソースｓ間に流れた電流は、発光素子１５０の側と容量素子１３７の側との両側に分岐する。
【００２９】
このうち、発光素子１５０の側に流れる電流は、発光素子１５０の容量成分１５２に流れて、当該容量成分１５２を充電し始める。この充電がまもなく完了すると、トランジスター１４０のドレインｄ・ソースｓ間に流れた電流は、発光素子１５０の側に電流が流れずに、容量素子１３７の側のみに流れることになる。
一方、容量素子１３７の側に流れる電流をセット電流と呼ぶことにすると、本実施形態において、ランプ信号Ｖrmp(i)の電位は直線的に減少し、減少率が一定である。このため、容量成分１５２の充電完了後に、電源線１１６→ドレインｄ→ソースｓ→容量素子１３７という経路で流れるセット電流はほぼ一定となる。
【００３０】
セット期間の終了時において、トランジスター１４０のゲート・ソース間の電圧は、当該セット電流がトランジスター１４０を流れるのに必要な電圧Ｖgs1にほぼ等しくなる。このため、トランジスター１４０のソースｓは、初期化電位Ｖofs（ゲートｇの電位）よりも電圧Ｖgs1だけ低い電位（Ｖofs−Ｖgs1）に設定される。本実施形態では、この電位（Ｖofs−Ｖgs1）と電位Ｖctとの差、すなわち発光素子１５０の両端電圧は、発光素子１５０の発光閾値電圧Ｖth_oledを下回るように設定される。したがって、セット期間においても、発光素子１５０は非発光状態となる。
【００３１】
なお、電圧Ｖgs1は、以下の式（１）で表される。
Ｖgs1＝Ｖth_tr＋Ｖa …（１）
式（１）において、Ｖth_trは、トランジスター１４０の閾値電圧であり、Ｖaは、セット電流に応じた電圧である。このため、セット期間において、トランジスター１４０のゲート・ソース間の電圧は、当該トランジスター１４０の閾値電圧に対応する電圧にセットされるということもできる。
【００３２】
続いて、ｉ行目のセット期間が完了すると、走査信号Ｇw(i)がＬレベルに遷移するので、トランジスター１４０がオフ状態になり、トランジスター１４０のゲートｇは、フローティング（ハイ・インピーダンス）状態となる。
一方、セット期間が完了しても、ランプ信号Ｖrmp(i)の電位は直線的に減少するので、容量素子１３７にはセット電流が流れ続ける。
ここで、トランジスター１４０の移動度μが大きいほど、当該トランジスター１４０に流れる電流の値は大きくなり、ソースの電位の上昇量も大きくなる。反対に、移動度μが小さいほど、トランジスター１４０に流れる電流の値は小さくなる。換言すれば、移動度μが大きいほどトランジスター１４０のゲート・ソース間の電圧の減少量（負帰還量）が大きくなる一方、移動度μが小さいほどゲート・ソース間の電圧の減少量（負帰還量）は小さくなる。これにより、トランジスター１４０の移動度μが画素回路１１０毎に相違していても、その相違が補償される構成になっている。
【００３３】
本実施形態では、図３に示されるように、セット期間の終了から時間Ｔだけ経過したタイミングＴsにおいて、ｊ列目のデータ線１１４に供給されるデータ信号Ｖd(j)が、初期化電位Ｖofsから階調データに応じた電位Ｖsigに変化する。
【００３４】
ｉ行目の書込期間では、走査信号の電位Ｇw(i)が再びＨレベルに遷移して、トランジスター１３０がオンするので、トランジスター１４０のゲートｇは、データ線１１４に電気的に接続された状態となる結果、データ信号Ｖd(j)の電位Ｖsigになる。このため、当該電位Ｖsigに応じた電流がトランジスター１４０のドレインｄからソースｓに向かって流れるので、ソースｓの電位が上昇する。
一方、ランプ信号Ｖrmp(i)の電位は、引き続き減少するので、容量素子１３７には電流が流れる。そうとすると、トランジスター１４０においてドレインｄからソースｓに向かって流れた電流は、容量素子１３５と容量素子１３７とに分岐して流れる。
このとき、電位Ｖsigに応じてトランジスター１４０に流れる電流がおおきいほど、容量素子１３５に流れ込む電流が大きくなり、結果として、トランジスター１４０のソースｓの電位上昇量（つまりゲート・ソース間の電圧の減少量）も大きくなる。
【００３５】
また、上述したように、トランジスター１４０の移動度μを補償する動作は、この書込期間においても引き続き実行される。
書込期間の終了時において、トランジスター１４０のゲート・ソース間の電圧（容量素子１３５の保持電圧）は、データ信号Ｖd(j)の電位Ｖsigと、トランジスター１４０の特性（移動度μ）とを反映した値に設定される。詳細には、書込期間の終了時におけるトランジスター１４０のゲート・ソース間の電圧Ｖgs2は、以下の式（２）で表される。
Ｖgs2＝Ｖgs1＋ΔＶ＝Ｖth_tr＋Ｖa＋ΔＶ …（２）
式（２）のΔＶは、電位Ｖsigおよびトランジスター１４０の特性（移動度μ）に応じた値となる。
また、書込期間の終了時においてトランジスター１４０のソースｓの電位と電位Ｖctとの差、すなわち発光素子１５０の両端電圧は、発光素子１５０の発光閾値電圧Ｖth_oledを下回るように設定される。したがって、書込期間においても発光素子１５０は非発光状態となる。
【００３６】
ｉ行目の書込期間が終了すると、走査信号の電位Ｇw(i)がＬレベルに遷移するので、トランジスター１４０がオフ状態になって、ゲートｇがフローティング状態となる。また、ランプ信号Ｖrmp(i)の電位減少も終了するので、容量素子１３７に流れるセット電流もゼロになる。
ここで、容量素子１３５の両端電圧（トランジスター１４０のゲート・ソース間の電圧）は、書込期間の終点時における電圧Ｖgs2に維持されるので、当該電圧Ｖgs2に応じた電流がトランジスター１４０を流れる結果、ソースｓの電位が時間経過とともに上昇する。トランジスター１４０においてゲートｇはフローティング状態であるから、当該ゲートｇの電位はソースｓの電位に連動して上昇する。
結局、トランジスター１４０におけるゲート・ソース間の電圧は、書込期間の終点時にセットされた電圧Ｖgs2に維持されたまま、ソースｓの電位が時間経過とともに上昇する。
ソースｓの電位と電位Ｖctとの差である発光素子１５０の両端電圧が、発光素子１５０の発光閾値電圧Ｖth_oledを超えた時点で、発光素子１５０に電流が流れ始めて、当該電流に応じた輝度で発光開始となる。
【００３７】
いま、トランジスター１４０が飽和領域で動作する場合を想定すると、発光素子１５０に流れる電流Ｉelは以下の式（３）の形で表現される。なお、βは、トランジスター１４０トランジスターの利得係数である。
Ｉel＝（β／２）（Ｖgs2−Ｖth_tr）２ …（３）
式（２）の代入によって式（３）は以下のように変形することができる。
Ｉel＝（β／２）（Ｖth_tr＋Ｖa＋ΔＶ−Ｖth_tr）２
＝（β／２）（Ｖa＋ΔＶ）２
結局、発光素子に流れる電流Ｉelは、トランジスター１４０の閾値電圧Ｖth_trに依存しないので、画素回路１１０毎に閾値電圧Ｖth_trが相違しても、その相違が補償されて、輝度のムラが抑制されることになる。
【００３８】
ところで、本実施形態では、ｉ行目の走査期間においてはセット期間の終了時から書込期間の開始時までにわたって走査信号Ｇw(i)がＬレベルであり、トランジスター１３０がオフするので、トランジスター１４０のゲートがフローティング状態になる。
ここで、タイミングＴsにてデータ線１１４が初期化電位Ｖofsから電位Ｖsigに変動するので、当該電位変動が寄生容量（図示省略）を介しトランジスター１４０のゲートｇおよびソースｓにそれぞれ伝播し、セット期間の終了時にトランジスター１４０のゲート・ソース間にセットされた電圧Ｖgs1を変動させてしまう。このため、表示斑や縦スジなどの発生を招き、表示品位を大きく低下させる要因となる。
そこで、本実施形態では、画素回路１１０を次のように構成して、データ線１１４の電位変動の影響を受けにくくしている。
【００３９】
この画素回路１１０の構造について、図４乃至図６を参照して説明する。
図４は、縦および横方向で互いに隣り合う４つの画素回路１１０の構成を示す平面図であり、図５は、図４におけるＤ−ｄ線で破断した部分断面図であり、図６は、図４におけるＥ−ｅ線で破断した部分断面図である。
なお、図４は、トップエミッション構造の画素回路１１０を観察側から平面視した場合の配線構造を示しているが、簡略化のために、発光素子１５０における画素電極（陽極）以降に形成される構造体を省略している。図５および図６については、発光素子１５０の画素電極までを示し、以降の構造体を省略している。また、以下の各図については、各層、各部材、各領域などを認識可能な大きさとするために、縮尺を異ならせている場合がある。
【００４０】
まず、図５に示されるように、基礎となる基板体２には、ポリシリコン層を島状にパターニングすることによって、半導体１３０ａ、１４０ａがそれぞれ設けられている。半導体１３０ａは、トランジスター１３０を構成する基体であり、半導体１４０ａは、トランジスター１４０を構成する基体である。ここで、半導体１３０ａは、平面視したときに図４に示されるように、後に形成される走査線１１２に沿った横方向に長手が延在する矩形に形成されている。一方、半導体１４０ａは、平面視したときに後に形成されるデータ線１１４に沿った縦方向に長手が延在する矩形に形成されている。
【００４１】
図５および図６に示されるように、半導体１３０ａ、１４０ａのほぼ全面を覆うようにゲート絶縁膜１０が設けられている。ゲート絶縁膜１０の表面には、モリブデンやポリシリコンなどからなるゲート配線層をパターニングすることによって、走査線１１２およびゲート電極２１がそれぞれ設けられている。
走査線１１２は、図４において横方向に延在するとともに、画素回路１１０毎に、図において下方向に向かって分岐した部分を有し、当該分岐部分が、半導体１３０ａの中央部で重なっている。半導体１３０ａのうち、走査線１１２の分岐部分と重なった領域がチャネル領域１３０ｃになっている（図５参照）。なお、半導体１３０ａのうち、チャネル領域１３０ｃに対し図５において左方向がドレイン領域１３０ｄであり、右方向がソース領域１３０ｓである。
一方、ゲート電極２１は、平面視したときに図４に示されるように、四角枠のうち、左辺を有さずに上辺、右辺および下辺を一体とした形状である。このうち、下辺が、半導体１４０ａの中央部で重なっている。半導体１４０ａのうち、ゲート電極２１の下辺と重なった領域がチャネル領域１４０ｃになっている（図５参照）。半導体１４０ａのうち、チャネル領域１４０ｃに対し図５において左方向がソース領域１４０ｓであり、右方向がドレイン領域１４０ｄである。
【００４２】
図５および図６において、走査線１１２、ゲート電極２１またはゲート絶縁膜１０を覆うように第１層間絶縁膜１１が形成されている。第１層間絶縁膜１１の表面には、アルミニウムなどの導電性の配線層をパターニングすることによって、中継電極４１、４２、４３、４４ａ、４４ｂおよび電源線１１６がそれぞれ形成されている。
このうち、中継電極４１は、第１層間絶縁膜１１およびゲート絶縁膜１０をそれぞれ開孔するコンタクトホール（ビア）３１を介してドレイン領域１３０ｄに接続されている。
なお、図４において異種の配線層同士が重なる部分で「□」印に「×」印を付した部分がコンタクトホールである。
【００４３】
図５において、中継電極４２の一端は、第１層間絶縁膜１１およびゲート絶縁膜１０をそれぞれ開孔するコンタクトホール３２を介してソース領域１３０ｓに接続される一方、中継電極４２の他端は、第１層間絶縁膜１１を開孔するコンタクトホール３３を介してゲート電極２１に接続されている。
【００４４】
中継電極４３は、第１層間絶縁膜１１およびゲート絶縁膜１０をそれぞれ開孔するコンタクトホール３４を介してソース領域１４０ｓに接続されている。ここで、中継電極４３は、平面視したときに図４に示されるようにゲート電極２１の三辺のうち、上辺を覆うような長方形部分と、当該長方形部分の左端から下側に向かって突出する電極部分４３ａとを一体とした形状である。このため、中継電極４３は、平面視したときにゲート電極２１の一部に重なるとともに、トランジスター１４０のソースに接続された第１中継電極として機能する。また、容量素子１３５は、図５に示されるようにゲート電極２１と中継電極４３とで第１層間絶縁膜１１を挟持した構成となる。
【００４５】
中継電極４４ａは、ｊ列目でいえば、平面視したときに図４に示されるように、後に形成されるｊ列目のデータ線１１４と中継電極４３との間に設けられ、縦方向に長手が延在する矩形に形成されている。
中継電極４４ｂは、同じくｊ列目でいえば、平面視したときに図４に示されるように、（ｊ＋１）列目のデータ線１１４とゲート電極２１との間に設けられ、縦方向に長手が延在する矩形に形成されている。
【００４６】
電源線１１６は、図４において横方向に延在するとともに、画素回路１１０毎に、図において上方向に向かって分岐した部分を有する。当該分岐した部分の先端が、第１層間絶縁膜１１およびゲート絶縁膜１０をそれぞれ開孔するコンタクトホール３５を介してドレイン領域１４０ｄに接続されている（図５参照）。
【００４７】
図５および図６において、中継電極４１、４２、４３、４４ａ、４４ｂ、電源線１１６または第１層間絶縁膜１１を覆うように第２層間絶縁膜１２が形成されている。第２層間絶縁膜１２の表面にはアルミニウムなどの導電性の配線層をパターニングすることによって、中継電極６１、６２および給電線１１７がそれぞれ形成されている。
このうち、中継電極６１は、第２層間絶縁膜１２を開孔するコンタクトホール５１を介して中継電極４１に接続されている。中継電極６２についても、第２層間絶縁膜１２を開孔するコンタクトホール５２を介して中継電極４３に接続されている。
【００４８】
給電線１１７は、平面視したときに図４においてトランジスター１４０と電源線１１６との間に横方向に延在するとともに、画素回路１１０毎に、図において上方向に向かって分岐した電極部分１１７ａ、１１７ｂを有する。
このうち、電極部分１１７ａは、中継電極４４ａおよび電極部分４３ａを覆うように形成されるとともに、第２層間絶縁膜１２を開孔する複数のコンタクトホール５３ａを介して中継電極４４ａに接続されている（図６参照）。
また、容量素子１３７は、特に図示しないが中継電極４３の電極部分４３ａと電極部分１１７ａとで第２層間絶縁膜１２を挟持した構成となる。
一方、電極部分１１７ｂは、中継電極４４ｂを覆うように形成されるとともに、第２層間絶縁膜１２を開孔する複数のコンタクトホール５３ｂを介して中継電極４４ｂに接続されている（図６参照）。このため、中継電極４４ｂは、給電線１１７に電気的に接続される。
【００４９】
図５および図６において、中継電極６１、６２、給電線１１７または第２層間絶縁膜１２を覆うように第３層間絶縁膜１３が形成されている。第３層間絶縁膜１３の表面にはアルミニウムなどの導電性の配線層をパターニングすることによって、データ線１１４、中継電極８１ａ、８１ｂ、８２がそれぞれ形成されている。
このうち、データ線１１４は、第３層間絶縁膜１３を開孔するコンタクトホール７１を介して中継電極６１に接続されている（図５参照）。このため、データ線１１４は、中継電極６１、中継電極４１という経路を辿ってドレイン領域１３０ｄに接続される。ここで、データ線１１４は、平面視したときに図４に示されるように走査線１１２の延在方向と直行する縦方向に沿って形成される。
【００５０】
中継電極８１ａは、ｊ列目でいえば、平面視したときに図４に示されるようにｊ列目のデータ線１１４と中継電極４３・ゲート電極２１との間で、中継電極４４ａおよび電極部分１１７ａと重なるように形成されている。中継電極８１ａは、図６に示されるように第３層間絶縁膜１３を開孔する複数のコンタクトホール７３ａを介して電極部分１１７ａに接続されている。このため、中継電極８１ａは、第２中継電極として機能することになる。
ここで、ｊ列目に対応した中継電極８１ａ付近を断面視したとき、次のような構造体が形成されていることになる。すなわち、図６に示されるように、電極部分１１７ａの下側には、中継電極４３と同層の中継電極４４ａがコンタクトホール５３ａを介して接続され、電極部分１１７ａの上側には、データ線１１４と同層の中継電極８１ａがコンタクトホール７３ａを介して接続されるので、中継電極４３・ゲート電極２１を、ｊ列目のデータ線１１４から電気的にシールドする構造体が形成されていることになる。
【００５１】
一方、中継電極８１ｂは、ｊ列目でいえば、平面視したときに図４に示されるように（ｊ＋１）列目のデータ線１１４と中継電極４２・ゲート電極２１との間で、中継電極４４ｂおよび電極部分１１７ｂと重なるように形成されている。中継電極８１ｂは、図６に示されるように第３層間絶縁膜１３を開孔する複数のコンタクトホール７３ｂを介して電極部分１１７ｂに接続されている。このため、中継電極８１ｂについても、第２中継電極として機能することになる。
ここで、ｊ列目に対応した中継電極８１ｂ付近を断面視したとき、次のような構造体が形成されていることになる。すなわち、図６に示されるように、電極部分１１７ｂの下側には、中継電極４２（４３）と同層の中継電極４４ｂがコンタクトホール５３ｂを介して接続され、電極部分１１７ｂの上側には、データ線１１４と同層の中継電極８１ｂがコンタクトホール７３ｂを介して接続されるので、中継電極４２（４３）・ゲート電極２１を、（ｊ＋）列目のデータ線１１４から電気的にシールドする構造体が形成されていることになる。
【００５２】
なお、中継電極４４ａは、中継電極４３と同じ配線層からなり、平面視したときに第２中継電極としての中継電極８１ａと重なるので、第３中継電極として機能することになる。中継電極４４ｂについても同様である。
【００５３】
中継電極８２については、図５に示されるように第３層間絶縁膜１３を開孔するコンタクトホール７２を介して中継電極６２に接続されている。
【００５４】
データ線１１４、中継電極８１ａ、８１ｂ、８２または第３層間絶縁膜１３を覆うように第４層間絶縁膜１４が形成されている。第４層間絶縁膜１４の表面には、アルミニウムやＩＴＯ（Indium Tin Oxide）などの導電性を有する配線層をパターニングすることによって、発光素子１５０の陽極が形成されている。この陽極は、画素回路１１０毎に個別の画素電極であり、第４層間絶縁膜１４を開孔するコンタクトホール９２を介して中継電極８２に接続されている。このため、陽極（画素電極）は、中継電極８２、中継電極６２、および、容量素子１３５の他方の電極を兼ねる中継電極４３という経路を辿ってソース領域１４０ｓに接続されることになる。
【００５５】
電気光学装置１としての以降の構造については図示省略するが、陽極に画素回路１１０毎に有機ＥＬ材料からなる発光層が積層されるとともに、各画素回路１１０にわたって共通の透明電極が、陰極としての共通電極１１８が設けられる。これによって、発光素子１５０は、互いに対向する陽極と陰極とで発光層を挟持したＯＬＥＤになり、陽極から陰極に向かって流れる電流に応じた輝度にて発光して、基板体２とは反対方向に向かって観察されることになる（トップエミッション構造）。このほかにも、発光層を大気から遮断するための封止材などが設けられるが、説明は省略する。
なお、図４では、発光素子１５０の陽極である画素電極の図示を省略している。このため、図４におけるコンタクトホール９２については、下層側だけが図示されているので、他のコンタクトホールと区別する意味で「□」印だけで表現している。
【００５６】
本実施形態に係る電気光学装置１において、電極部分１１７ａ、１１７ｂを含む構造体を設けたことによる効果について言及する前に、このような構造体を有しない比較例での問題点について説明する。
図１４は、比較例に係る画素回路の構成を示す平面図であり、図１５は、図１４におけるＫ−ｋ線で破断した部分断面図である。
図１４に示されるように比較例では、図４に示した実施形態のような中継電極８１ａ（８１ｂ）、中継電極４４ａ（４４ｂ）を有しないし、給電線１１７についても図において上方向に向かって分岐していない。
このため、データ線１１４の電位が変動すると、図１５に示されるように当該電位変動がゲート電極２１や、中継電極４２、４３に伝播する。ゲート電極２１は、トランジスター１４０のゲートｇであるし、中継電極４２はコンタクトホール３３を介してゲート電極２１に接続され、また、中継電極４３は、トランジスター１４０のソース領域に接続されている。
したがって、あるｊ列の画素回路１１０でみたときに、自身に対応するｊ列目のみならず、隣り合う（ｊ＋１）列目のデータ線１１４が電位変動したときに、当該電位変動がゲート電極２１や、中継電極４２、４３に伝播し、トランジスター１４０のゲート・ソース間にセットされた電圧を変動させて、表示品位を大きく低下させる要因となる。
【００５７】
これに対して本実施形態によれば、図４または図６に示されるように、ゲート電極２１、中継電極４３は、それぞれｊ列目のデータ線１１４から、次のような構造体によって、平面視でみても断面視でみても、シールドされる。すなわち、中継電極８１ａと、給電線１１７から分岐した電極部分１１７ａと、中継電極４４ａとをコンタクトホール７３ａ、５３ａで電気的に接続して互いに同電位とした構造体である。なお、中継電極８１ａ、電極部分１１７ａ、中継電極４４ａのいずれか１つでもシールド効果が得られるが、これらの二者または三者によってシールド効果を向上させることができる。
同様に、ゲート電極２１、中継電極４２、４３は、それぞれ隣である（ｊ＋１）列目のデータ線１１４から、平面視でみても断面視でみても、中継電極８１ｂと、給電線１１７から分岐した電極部分１１７ｂと、中継電極４４ｂとをコンタクトホール７３ｂ、５３ｂで電気的に接続して互いに同電位とした構造体によってそれぞれシールドされる。なお、中継電極８１ｂ、電極部分１１７ｂ、中継電極４４ｂのいずれか１つでもシールド効果が得られるが、これらの二者または三者によってシールド効果を向上させる点も同様である。
このように、本実施形態では、ｊ列目および（ｊ＋１）列目のデータ線１１４の電位が変動しても、当該電位変動がゲート電極２１、中継電極４２、４３に伝播し難くなるので、表示品位の低下を防止することができるのである。
【００５８】
本発明は、上述した実施形態に限られず、次のような応用・変形が可能である。
図７は、応用形態（その１）に係る画素回路１１０の構成を示す平面図であり、図８は、図７におけるＦ−ｆ線で破断した部分断面図である。
これらの図に示されるように、給電線１１７から分岐する電極部分１１７ａを、平面視したときにゲート電極２１と重なるまで延設させた構成としても良い。このように構成すると、ｊ列の画素回路１１０でみたときに、ゲート電極２１、中継電極４３をｊ列目のデータ線１１４からシールドする面積が拡大するので、表示品位の低下を、より確実に防止することができる。
なお、この構成において、単純に電極部分１１７ａを延設させただけの構成にすると、中継電極４３と電極部分１１７の重なる面積が拡大して容量素子１３７の容量が、図４に示した構成と比較して増加する。そこで、電極部分４３ａのうち、図７において横方向の幅を図４よりも狭くして、バランスが図られている。
【００５９】
ところで、 中継電極８１ａ、８１ｂは、データ線１１４と同じ導電層からなるので、データ線１１４とは電気的に独立して形成する必要がある。一方、給電線１１７、中継電極４４ａ、４４ｂは、それぞれデータ線１１４とは異なる導電層からなるので、同じ導電層からなる他の中継電極や他の配線と電気的に独立してさえすれば、データ線１１４と平面視で交差しても問題ない。
このため、図９に示される応用形態（その２）のように、給電線１１７については、データ線１１４との交差部分で欠き取ることなくパターニングしても良い。また、中継電極４４ａ、４４ｂについても、一体化して中継電極４４としても良い。
【００６０】
また、実施形態においてコンタクトホール５３ａ、５３ｂ、７３ａ、７３ｂについては、それぞれ複数個としたが、例えば図１０に示される応用形態（その３）のように、ハッチングが付された領域にわたって連続的に形成しても良い。このように形成すると、データ線１１４の電位変動が、コンタクトホールの隙間を通って中継電極４２、４３、ゲート電極２１に伝播してしまうのを、より確実に抑えることができる。
【００６１】
実施形態では、給電線１１７に供給されるランプ信号の電位は、直線的に減少しているが、これに限らず、給電線１１７に出力される電位の変化の態様は任意である。例えば給電線１１７に出力される電位の波形が曲線状であってもよい。要するに、給電線１１７に出力される電位は、トランジスター１４０にセット電流を流すのであれば、セット期間から書込期間にかけて時間経過とともに変化するものであれば良い。また、移動度の補償が重要視されないのであれば、セット電流を流す必要が少ないので、給電線１１７を定電位とする構成、すなわちＤＣを供給する構成としても良い。
【００６２】
画素電極（陽極）を構成する配線層、または、当該配線層よりも基板体２とは反対方向の上層側に位置する配線層によって走査線１１２をパターニングする場合、当該走査線と、トランジスター１４０のゲート、ソースとの間において、平面視でみても断面視でも重なるように給電線１１７をパターニングした構成としても良い。この構成によれば、走査線１１２に供給される走査信号の電位変動が、トランジスター１４０のゲート・ソースに伝播することを抑えることができる。
【００６３】
発光素子１５０としては、ＯＬＥＤのほか、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子など、電流に応じた輝度で発光する素子が適用可能である。
【００６４】
次に、実施形態に係る電気光学装置１を用いた電子機器について例を挙げて説明する。
図１１は、上述した実施形態に係る電気光学装置１を表示装置に適用した電子機器（その１）としてのパーソナルコンピューターの外観を示す図である。パーソナルコンピューター２０００は、表示装置としての電気光学装置１と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。
電気光学装置１において、発光素子１５０にＯＬＥＤを使用した場合、視野角が広く見易い画面表示が可能になる。
【００６５】
図１２は、実施形態に係る電気光学装置１を表示装置に適用した電子機器（その２）である携帯電話機の外観を示す図である。携帯電話機３０００は、複数の操作ボタン３００１や方向キー３００２などのほか、受話口３００３、送話口３００４とともに上述した電気光学装置１を備える。方向キー３００２を操作することによって、電気光学装置１に表示される画面がスクロールする。
【００６６】
図１３は、実施形態に係る電気光学装置１を表示装置に適用した電子機器（その３）としての携帯情報端末（ＰＤＡ：Personal Digital Assistants）の外観を示す図である。携帯情報端末４０００は、複数の操作ボタン４００１や方向キー４００２などのほか、上述した電気光学装置１を備える。携帯情報端末４０００では、所定の操作によって住所録やスケジュール帳などの各種の情報が電気光学装置１に表示されるとともに、表示された情報が方向キー４００２の操作に応じてスクロールする。
【００６７】
なお、本発明に係る電気光学装置が適用される電子機器としては、図１１から図１３までに示した例のほか、テレビ、カーナビゲーション装置、ページャー、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、プリンター、スキャナー、複写機、ビデオプレーヤー、タッチパネルを備えた機器等などが挙げられる。特にマイクロディスプレイとしては、ヘッドマウントディスプレイや、デジタルスチルカメラまたはビデオカメラの電子ビューファインダーなどが挙げられる。
【符号の説明】
【００６８】
１…電気光学装置、２１…ゲート電極、４３、４４ａ、４４ｂ、８１ａ、８１ｂ…中継電極、１１０…画素回路、１１２…走査線、１１４…データ線、１１６…電源線、１１７…給電線、１１８…共通電極、１３０…トランジスター、１３５、１３７…容量素子、１４０…トランジスター、１５０…発光素子、２１０…走査線駆動回路、２２０…電源線駆動回路、２３０…データ線駆動回路、２０００…パーソナルコンピューター、３０００…携帯電話機、４０００…携帯情報端末。
【技術分野】
【０００１】
本発明は、表示品位の低下を防止した電気光学装置および電子機器に関する。
【背景技術】
【０００２】
近年、有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）などの発光素子を用いた電気光学装置が各種提案されている。このような電気光学装置では、走査線とデータ線との交差に対応して画素回路が設けられる。当該画素回路は、上記発光素子と、スイッチングトランジスターと、駆動トランジスターとを含む構成が一般的である（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−３１０３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、電気光学装置の小型化、表示の高精細化が進むと、データ線と駆動トランジスターとが互いに接近して、容量結合する度合いが高くなる。このため、データ線が電位変動すると、当該電位変動が寄生容量を介して駆動トランジスターの各部、特にゲートの保持電位を変動させてしまう。したがって、目的とする電流を発光素子に流すことができなくなるので、表示品位を低下させてしまう、という問題が指摘された。
本発明は、上述した課題に鑑みてなされたもので、その目的の一つは、データ線の電位変動に起因する表示品位の低下を防止することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明に係る電気光学装置にあっては、互いに交差する走査線およびデータ線と、前記走査線と前記データ線との交差に対応して設けられた画素回路と、を有し、前記画素回路は、ゲートおよびソース間の電圧に応じた電流をドレインから前記ソースに流す駆動トランジスターと、前記駆動トランジスターのゲートと前記データ線との間に電気的に接続されたスイッチングトランジスターと、前記駆動トランジスターのゲートおよびソース間の電圧を保持する第１容量と、陽極が前記駆動トランジスターのソースに接続されて、当該陽極から陰極に向かって流れる電流に応じて発光する発光素子と、一端が前記駆動トランジスターのソースに接続され、他端が給電線に接続された第２容量と、を有し、前記給電線は、前記駆動トランジスターのゲートを構成する配線層と前記データ線を構成する配線層との間の配線層からなり、平面視したときに前記データ線と前記駆動トランジスターのゲートとの間に位置する電極部分を含むことを特徴とする。
本発明では、平面視でみたときにデータ線と駆動トランジスターのゲートとの間において、給電線から延在する電極部分が位置する。給電線およびその電極部分は、駆動トランジスターのゲートを構成する配線層とデータ線を構成する配線層との間の配線層からなるので、駆動トランジスターのゲートは、データ線からシールドされる。したがって、本発明によれば、データ線の電位変動に起因する表示品位の低下を防止するができる。
【０００６】
本発明において、平面視したときに前記駆動トランジスターのゲートを構成するゲート電極の一部に重なり、前記駆動トランジスターのソースに電極的に接続された第１中継電極を備え、前記給電線の電極部分は、平面視したときに前記第１中継電極の一部に重なり、前記第１容量は、前記ゲート電極と前記第１中継電極とで第１層間絶縁膜を挟持してなり、前記第２容量は、前記第１中継電極と前記給電線の電極部分とで第２層間絶縁膜を挟持してなる態様が好ましい。この態様によれば、データ線の電位変動による影響は、駆動トランジスターのゲートのみならず、第１中継電極に接続された駆動トランジスターのソースにも及び難くなっている。
この態様において、前記データ線を構成する配線層からなり、平面視したときに前記データ線と前記ゲート電極との間に設けられた第２中継電極を備え、前記第２中継電極は、コンタクトホールを介して前記給電線の電極部分に電気的に接続された構成が好ましい。この構成によれば、データ線は、当該データ線と同層からなり、給電線とほぼ同電位の第２中継電極によってもシールドされるので、データ線の電位変動の影響を、より受け難くすることができる。
【０００７】
上記構成においては、前記第１中継電極と同層からなり、平面視したときに前記第２中継電極に重なる第３中継電極を備え、前記第３中継電極は、コンタクトホールを介して前記給電線の電極部分に電気的に接続された態様が好ましい。この態様によれば、駆動トランジスターは、第１中継電極と同層からなる第３中継電極と、給電線の電極部分と、データ線と同層からなる第２中継電極とを電気的に接続した構造体によって、平面方向に加えて断面方向においても、データ線からシールドされることになる。
本発明において、初期化期間に、前記駆動トランジスターのドレインの電位が第１電源電位にセットされるとともに、前記駆動トランジスターのゲートに前記データ線およびスイッチングトランジスターを介し初期化電位が供給され、前記駆動トランジスターのソースの電位が初期化され、セット期間に、前記電源線の電位が第２電源電位にセットされ、前記発光素子が発光しない状態で、前記駆動トランジスターのゲートおよびソース間に当該駆動トランジスターの閾値電圧に対応する電圧が保持され、書込期間に、前記駆動トランジスターのゲートに前記データ線およびスイッチングトランジスターを介し階調に応じた電位が供給され、少なくともセット期間から書込期間までにわたって前記第２容量にセット電流が流れる構成が好ましい。
なお、本発明に係る電気光学装置は、各種の電子機器に適用可能である。典型的には、表示装置であり、電子機器としてはパーソナルコンピューターや携帯電話機が挙げられる。特に本願発明は、データ線の電位変動が、画素回路における駆動トランジスターのゲート（ソース）電位に影響を及ぼしにくく、これによって、表示品位の低下を防止することができるので、例えばヘッドマウントディスプレイ用やプロジェクターのように小型の表示装置に好適である。もっとも、本発明に係る電気光学装置の用途は、表示装置に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（光ヘッド）にも適用可能である。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】電気光学装置における画素回路の等価回路を示す図である。
【図３】電気光学装置の表示動作を示す図である。
【図４】実施形態に係る画素回路の構成を示す要部平面図である。
【図５】図４におけるＤ−ｄ線で破断した構成を示す部分断面図である。
【図６】図５におけるＥ−ｅ線で破断した構成を示す部分断面図である。
【図７】応用形態（その１）に係る画素回路の構成を示す要部平面図である。
【図８】図７におけるＦ−ｆ線で破断した構成を示す部分断面図である。
【図９】応用形態（その２）に係る画素回路の構成を示す要部平面図である。
【図１０】応用形態（その３）に係る画素回路の構成を示す要部平面図である。
【図１１】電気光学装置を適用した電子機器（その１）を示す図である。
【図１２】電気光学装置を適用した電子機器（その２）を示す図である。
【図１３】電気光学装置を適用した電子機器（その３）を示す図である。
【図１４】比較例に係る画素回路の構成を示す要部平面図である。
【図１５】図１４におけるＫ−ｋ線で破断した構成を示す部分断面図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態に係る電気光学装置について図面を参照して説明する。
図１は、実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１は、表示部１００、走査線駆動回路２１０、電源線駆動回路２２０およびデータ線駆動回路２３０を含んだ構成となっている。
このうち、表示部１００には、ｍ行の走査線１１２が図において横（Ｘ）方向に沿って設けられ、ｎ列のデータ線１１４が、縦（Ｙ）方向に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられている。
画素回路１１０は、表示すべき画像の１画素を表現するものであり、ｍ行の走査線１１２とｎ列のデータ線１１４との交差部に対応して、それぞれ設けられている。したがって、本実施形態では、画素回路１１０がマトリクス状に配列して、横ｎ画素×縦ｍ画素の画像が表示されることになる。なお、ｍ、ｎは、いずれも自然数である。
【００１０】
表示部１００には、１行毎に個別の電源線１１６および給電線１１７が設けられている。なお、図１では省略されているが、後述するように共通電極が各画素回路１１０にわたって設けられて、素子電源の低位側の電位Ｖctが供給される。
また、走査線１１２や画素回路１１０など行を便宜的に区別するために、図１において上から順に１、２、３、…、（ｍ−１）、ｍ行目と呼ぶ場合がある。同様にデータ線１１４および画素回路１１０の列を便宜的に区別するために、図１において左から順に１、２、３、…、（ｎ−１）、ｎ列目と呼ぶ場合がある。
【００１１】
電気光学装置１では、画素回路１１０がマトリクス状に配列する表示部１００の周辺に制御回路２００、走査線駆動回路２１０、電源線駆動回路２２０およびデータ線駆動回路２３０が設けられている。
制御回路２００は、走査線駆動回路２１０、電源線駆動回路２２０およびデータ線駆動回路２３０の動作を制御するほか、各画素回路１１０で表現すべき画素の階調（輝度）を指定する階調データをデータ線駆動回路２３０に供給する。
【００１２】
走査線駆動回路２１０は、１、２、３、…、（ｍ−１）、ｍ行目の走査線１１２にそれぞれ走査信号Ｇw(1)、Ｇw(2)、Ｇw(3)、…、Ｇw(m-1)、Ｇw(m)を供給して、各フレームにおいて１〜ｍ行目を順次走査するものである。なお、本説明において、フレームとは、１カット（コマ）分の画像を電気光学装置１に表示させるのに要する期間をいい、垂直走査周波数が６０Ｈｚであれば、その１周期分の１６．６７ミリ秒の期間をいう。
【００１３】
電源線駆動回路２２０は、１、２、３、…、（ｍ−１）、ｍ行目の電源線１１６にそれぞれ信号Ｖel(1)、Ｖel(2)、Ｖel(3)、…、Ｖel(m-1)、Ｖel(m)を供給するとともに、これらの信号の電位を、走査線駆動回路２１０による走査に同期して低位側の電位Ｖel_Lと高位側の電位Ｖel_Hとで切り替える。また、電源線駆動回路２２０は、１、２、３、…、（ｍ−１）、ｍ行目の給電線１１７に、それぞれランプ信号Ｖrmp(1)、Ｖrmp(2)、Ｖrmp(3)、…、Ｖrmp(m-1)、Ｖrmp(m)を、走査線駆動回路２１０による走査に同期して供給する。
なお、画素回路の駆動方法によっては、給電線１１７に少なくとも一定の期間、固定電位を供給する形態にも適用可能である。
【００１４】
データ線駆動回路２３０は、走査線駆動回路２１０によって走査された行に位置する画素回路１１０に対し、初期化電位、または、当該画素回路１１０の階調データに応じた電位のデータ信号を、データ線１１４を介して供給するものである。便宜的に、１、２、３、…、（ｎ−１）、ｎ列目のデータ線１１４の各々に供給されたデータ信号を、それぞれＶd(1)、Ｖd(2)、Ｖd(3)、…、Ｖd(n-1)、Ｖd(n)と表記している。
【００１５】
図２を参照して、画素回路１１０の等価回路について説明する。なお、図２には、ｉ行目及び当該ｉ行目に隣り合う（ｉ＋１）行目の走査線１１２と、ｊ列目及び当該ｊ列目に隣り合う（ｊ＋１）列目のデータ線１１４との交差に対応する２×２の計４画素分の画素回路１１０が示されている。ここで、ｉ、（ｉ＋１）は、画素回路１１０が配列する行を一般的に示す場合の記号であって、１以上ｍ以下の整数である。同様に、ｊ、（ｊ＋１）は、画素回路１１０が配列する列を一般的に示す場合の記号であって、１以上ｎ以下の整数である。
【００１６】
図２に示されるように、各画素回路１１０は、Ｎチャネル型のトランジスター１３０、１４０と、容量素子１３５、１３７と、発光素子１５０とを有する。ここで、各画素回路１１０については電気的にみれば互いに同一構成なので、ｉ行ｊ列に位置するもので代表して説明する。
ｉ行ｊ列の画素回路１１０においてトランジスター１３０、１４０は、例えば低温ポリシリコンプロセスによって形成された薄膜トランジスターである。このうち、トランジスター１３０は、スイッチングトランジスターとして機能するものであり、ゲートはｉ行目の走査線１１２に電気的に接続される一方、ドレインはｊ列目のデータ線１１４に電気的に接続され、そのソースは容量素子１３５の一端と、トランジスター１４０のゲートとにそれぞれ接続されている。容量素子１３５の他端は、トランジスター１４０のソース、容量素子１３７の一端および発光素子１５０の陽極にそれぞれ電気的に接続されている。容量素子１３５は、トランジスター１４０のゲートおよびソース間の電圧を保持する第１容量として機能する。
一方、トランジスター１４０のドレインは、ｉ行目の電源線１１６に接続されている。また、容量素子１３７の他端は、ｉ行目の給電線１１７に接続されている。容量素子１３７は、トランジスター１４０のソースと給電線１１７との間に電気的に介挿された第２容量として機能する。
【００１７】
便宜的に、ｉ行ｊ列の画素回路１１０において、トランジスター１３０のドレインを大文字のＤと表記し、トランジスター１４０のゲート（トランジスター１３０のソースおよび容量素子１３５の一端）を小文字のｇと表記している。
また、トランジスター１４０のドレイン（電源線１１６）を小文字のｄと表記し、トランジスター１４０のソース（容量素子１３７の一端および発光素子１５０の陽極）を小文字のｓと表記している。
【００１８】
発光素子１５０の陰極は、電位Ｖctに保たれた共通電極１１８に、画素回路１１０にわたって共通接続されている。発光素子１５０は、互いに対向する陽極と陰極とで有機ＥＬ材料からなる発光層を挟持した構造のＯＬＥＤであり、陽極から陰極に向かって流れる電流に応じた輝度にて発光する。なお、上記構造であるために、発光素子１５０の陽極と陰極との間には容量成分１５２が発生する。
【００１９】
図２において、Ｇw(i)、Ｇw(i+1)は、それぞれｉ、（ｉ＋１）行目の走査線１１２に供給される走査信号を示している。Ｖel(i)、Ｖel(i+1)は、それぞれｉ、（ｉ＋１）行目の電源線１１６に供給される信号を示し、Ｖrmp(i)、Ｖrmp(i+1)は、それぞれｉ、（ｉ＋１）行目の給電線１１７に供給されるランプ信号を示している。また、Ｖd(j)、Ｖd(j+1)は、それぞれｊ、（ｊ＋１）列目のデータ線１１４に供給されるデータ信号を示している。
また、本実施形態において、トランジスター１４０のゲートおよびソースは、隣り合うデータ線１１４からシールドされているが、この構造の詳細については後述することにする。
【００２０】
図３を参照して電気光学装置１の動作について説明する。図３は、電気光学装置１における各部の動作を説明するための図である。
この図に示されるように、走査線駆動回路２１０が制御回路２００による制御にしたがい、走査信号Ｇw(1)〜Ｇw(m)の電位を切り替えることによって、１フレームにおいて１〜ｍ行目の走査線１１２を１水平走査期間（Ｈ）毎に順番に走査する。
１水平走査期間（Ｈ）での動作は、各行の画素回路１１０にわたって共通である。そこで以下については、主にｉ行目の走査線１１２が走査されたときに、当該ｉ行目のうちの、ｊ列目の画素回路１１０について着目して説明する。
【００２１】
本実施形態において、各走査線１１２の走査期間は、大別すると、時間の順で初期化期間、セット期間および書込期間に分けられる。このうち、初期化期間およびセット期間については時間的に連続し、セット期間および書込期間ついては時間的に非連続となっている。
【００２２】
ここで、走査線駆動回路２１０は、制御回路２００による制御にしたがって次のような走査信号Ｇw(i)を出力する。すなわち、走査線駆動回路２１０は、ｉ行目の走査線１１２の走査期間において走査信号Ｇw(i)を、初期化期間およびセット期間においてＨレベルとし、セット期間の終了時から書込期間の開始時までの期間においてＬレベルとし、書込期間において再度Ｈレベルとし、書込期間の終了時から次のフレームにおけるｉ行目の初期間期間までＬレベルとする。
【００２３】
電源線駆動回路２２０は、制御回路２００による制御にしたがって次のような信号Ｖel(i)およびランプ信号Ｖrmp(i)をそれぞれ出力する。
すなわち、電源線駆動回路２２０は、ｉ行目の電源線１１６に供給する信号Ｖel(i)を、初期化期間において第１電源電位である電位Ｖel_Lとし、セット期間以降では、第２電源電位である電位Ｖel_Hとする。なお、電位Ｖel(i)が電位Ｖel_Hから電位Ｖel_Lに遷移するタイミングは、図３においては初期化期間の開始時としているが、発光素子１５０の発光期間を短くする目的で、初期化期間よりも手前のタイミングで電位Ｖel_Lに遷移させる場合もある。
【００２４】
また、電源線駆動回路２２０は、ｉ行目の給電線１１７に供給するランプ信号Ｖrmp(i)を、ｉ行目の走査線１１２の走査期間の開始時から終了時までにかけて、電位Ｖxから電位Ｖref（Ｖx＞Ｖref）に直線的に減少させる。なお、電位Ｖxと電位Ｖrefとの差は、実際には微小であり、ランプ信号Ｖrmp(i)の電位減少が画素回路１１０の各部に与える影響は、無視できるほどに小さい。
【００２５】
データ線駆動回路２３０は、制御回路２００による制御にしたがって次のようなデータ信号Ｖdl(1)〜Ｖd(n)を、それぞれ対応するデータ線１１４に供給する。
すなわち、データ線駆動回路２３０は、データ信号Ｖdl(1)〜Ｖd(n)を、初期化期間と、セット期間と、当該セット期間の終了時から時間Ｔが経過したタイミングＴsまでの期間とにわたって、一斉に初期化電位Ｖofsとし、タイミングＴsから次の（ｉ＋１）行目の走査線１１２の走査期間が開始するまでに、ｉ行目と１〜ｎ列目との交差に対応した画素に指定された階調データに応じた電位とする。
このため、例えばｊ列目のデータ線１１４に供給されるデータ信号Ｖd(j)は、図３に示されるように、初期化期間の開始時からタイミングＴsまでの期間にわたって初期化電位Ｖofsとなり、タイミングＴsから次の（ｉ＋１）行目の走査線１１２の走査期間が開始するまでの期間にわたって、ｉ行ｊ列の画素回路１１０に指定された階調データに応じた電位Ｖsigとなる。
【００２６】
さて、ｉ行目の初期化期間では、走査信号の電位Ｇw(i)がＨレベルに遷移して、トランジスター１３０がオンするので、トランジスター１４０のゲートｇは、データ線１１４に電気的に接続された状態になる。初期間期間においてデータ線１１４に供給されたデータ信号Ｖd(j)は電位Ｖofsであるので、ゲートｇについても電位Ｖofsになる。
一方、ｉ行目の電源線１１６に供給された信号Ｖel(i)は電位Ｖel_Lである。本実施形態において電位Ｖofsから電位Ｖel_Lを減じた差分電圧（Ｖofs−Ｖel_L）がトランジスター１４０の閾値電圧Ｖth_trを十分に上回るように設定されている。
このため、初期化期間においてトランジスター１４０が駆動状態になるので、当該トランジスター１４０のソースｓ（発光素子１５０の陽極）は、電位Ｖel_Lに初期化される。
【００２７】
したがって、トランジスター１４０のゲートｇおよびソースｓの間の電圧、すなわち容量素子１３５によって保持される電圧は、電位Ｖofsと電位Ｖel_Lとの差分電圧に初期化される。
なお、電位Ｖel_Lと共通電極１１８の電位Ｖctとの電位差が発光素子１５０の発光閾値電圧Ｖth_oledを下回るような値となるように当該電位Ｖel_Lが設定されるので、初期化期間において発光素子１５０は、オフ状態（非発光状態）である。
【００２８】
次に、ｉ行目のセット期間では、走査信号Ｇw(i)が引き続きＨレベルであるので、トランジスター１３０のオン状態が継続する結果、トランジスター１４０のゲートｇは、初期化電位Ｖofsを維持する。
セット期間の開始時において信号Ｖel(i)は高位側の電位Ｖel_Hに遷移するので、電流が電源線１１６からトランジスター１４０のドレインｄ、ソースｓを流れる結果、当該ソースｓの電位が上昇し始める。トランジスター１４０においては、ゲートｇが初期化電位Ｖofsに維持されているから、ゲート・ソース間の電圧は徐々に減少していく。
このとき、ランプ信号Ｖrmp(i)の電位が経時的に変化しているので、トランジスター１４０のドレインｄ・ソースｓ間に流れた電流は、発光素子１５０の側と容量素子１３７の側との両側に分岐する。
【００２９】
このうち、発光素子１５０の側に流れる電流は、発光素子１５０の容量成分１５２に流れて、当該容量成分１５２を充電し始める。この充電がまもなく完了すると、トランジスター１４０のドレインｄ・ソースｓ間に流れた電流は、発光素子１５０の側に電流が流れずに、容量素子１３７の側のみに流れることになる。
一方、容量素子１３７の側に流れる電流をセット電流と呼ぶことにすると、本実施形態において、ランプ信号Ｖrmp(i)の電位は直線的に減少し、減少率が一定である。このため、容量成分１５２の充電完了後に、電源線１１６→ドレインｄ→ソースｓ→容量素子１３７という経路で流れるセット電流はほぼ一定となる。
【００３０】
セット期間の終了時において、トランジスター１４０のゲート・ソース間の電圧は、当該セット電流がトランジスター１４０を流れるのに必要な電圧Ｖgs1にほぼ等しくなる。このため、トランジスター１４０のソースｓは、初期化電位Ｖofs（ゲートｇの電位）よりも電圧Ｖgs1だけ低い電位（Ｖofs−Ｖgs1）に設定される。本実施形態では、この電位（Ｖofs−Ｖgs1）と電位Ｖctとの差、すなわち発光素子１５０の両端電圧は、発光素子１５０の発光閾値電圧Ｖth_oledを下回るように設定される。したがって、セット期間においても、発光素子１５０は非発光状態となる。
【００３１】
なお、電圧Ｖgs1は、以下の式（１）で表される。
Ｖgs1＝Ｖth_tr＋Ｖa …（１）
式（１）において、Ｖth_trは、トランジスター１４０の閾値電圧であり、Ｖaは、セット電流に応じた電圧である。このため、セット期間において、トランジスター１４０のゲート・ソース間の電圧は、当該トランジスター１４０の閾値電圧に対応する電圧にセットされるということもできる。
【００３２】
続いて、ｉ行目のセット期間が完了すると、走査信号Ｇw(i)がＬレベルに遷移するので、トランジスター１４０がオフ状態になり、トランジスター１４０のゲートｇは、フローティング（ハイ・インピーダンス）状態となる。
一方、セット期間が完了しても、ランプ信号Ｖrmp(i)の電位は直線的に減少するので、容量素子１３７にはセット電流が流れ続ける。
ここで、トランジスター１４０の移動度μが大きいほど、当該トランジスター１４０に流れる電流の値は大きくなり、ソースの電位の上昇量も大きくなる。反対に、移動度μが小さいほど、トランジスター１４０に流れる電流の値は小さくなる。換言すれば、移動度μが大きいほどトランジスター１４０のゲート・ソース間の電圧の減少量（負帰還量）が大きくなる一方、移動度μが小さいほどゲート・ソース間の電圧の減少量（負帰還量）は小さくなる。これにより、トランジスター１４０の移動度μが画素回路１１０毎に相違していても、その相違が補償される構成になっている。
【００３３】
本実施形態では、図３に示されるように、セット期間の終了から時間Ｔだけ経過したタイミングＴsにおいて、ｊ列目のデータ線１１４に供給されるデータ信号Ｖd(j)が、初期化電位Ｖofsから階調データに応じた電位Ｖsigに変化する。
【００３４】
ｉ行目の書込期間では、走査信号の電位Ｇw(i)が再びＨレベルに遷移して、トランジスター１３０がオンするので、トランジスター１４０のゲートｇは、データ線１１４に電気的に接続された状態となる結果、データ信号Ｖd(j)の電位Ｖsigになる。このため、当該電位Ｖsigに応じた電流がトランジスター１４０のドレインｄからソースｓに向かって流れるので、ソースｓの電位が上昇する。
一方、ランプ信号Ｖrmp(i)の電位は、引き続き減少するので、容量素子１３７には電流が流れる。そうとすると、トランジスター１４０においてドレインｄからソースｓに向かって流れた電流は、容量素子１３５と容量素子１３７とに分岐して流れる。
このとき、電位Ｖsigに応じてトランジスター１４０に流れる電流がおおきいほど、容量素子１３５に流れ込む電流が大きくなり、結果として、トランジスター１４０のソースｓの電位上昇量（つまりゲート・ソース間の電圧の減少量）も大きくなる。
【００３５】
また、上述したように、トランジスター１４０の移動度μを補償する動作は、この書込期間においても引き続き実行される。
書込期間の終了時において、トランジスター１４０のゲート・ソース間の電圧（容量素子１３５の保持電圧）は、データ信号Ｖd(j)の電位Ｖsigと、トランジスター１４０の特性（移動度μ）とを反映した値に設定される。詳細には、書込期間の終了時におけるトランジスター１４０のゲート・ソース間の電圧Ｖgs2は、以下の式（２）で表される。
Ｖgs2＝Ｖgs1＋ΔＶ＝Ｖth_tr＋Ｖa＋ΔＶ …（２）
式（２）のΔＶは、電位Ｖsigおよびトランジスター１４０の特性（移動度μ）に応じた値となる。
また、書込期間の終了時においてトランジスター１４０のソースｓの電位と電位Ｖctとの差、すなわち発光素子１５０の両端電圧は、発光素子１５０の発光閾値電圧Ｖth_oledを下回るように設定される。したがって、書込期間においても発光素子１５０は非発光状態となる。
【００３６】
ｉ行目の書込期間が終了すると、走査信号の電位Ｇw(i)がＬレベルに遷移するので、トランジスター１４０がオフ状態になって、ゲートｇがフローティング状態となる。また、ランプ信号Ｖrmp(i)の電位減少も終了するので、容量素子１３７に流れるセット電流もゼロになる。
ここで、容量素子１３５の両端電圧（トランジスター１４０のゲート・ソース間の電圧）は、書込期間の終点時における電圧Ｖgs2に維持されるので、当該電圧Ｖgs2に応じた電流がトランジスター１４０を流れる結果、ソースｓの電位が時間経過とともに上昇する。トランジスター１４０においてゲートｇはフローティング状態であるから、当該ゲートｇの電位はソースｓの電位に連動して上昇する。
結局、トランジスター１４０におけるゲート・ソース間の電圧は、書込期間の終点時にセットされた電圧Ｖgs2に維持されたまま、ソースｓの電位が時間経過とともに上昇する。
ソースｓの電位と電位Ｖctとの差である発光素子１５０の両端電圧が、発光素子１５０の発光閾値電圧Ｖth_oledを超えた時点で、発光素子１５０に電流が流れ始めて、当該電流に応じた輝度で発光開始となる。
【００３７】
いま、トランジスター１４０が飽和領域で動作する場合を想定すると、発光素子１５０に流れる電流Ｉelは以下の式（３）の形で表現される。なお、βは、トランジスター１４０トランジスターの利得係数である。
Ｉel＝（β／２）（Ｖgs2−Ｖth_tr）２ …（３）
式（２）の代入によって式（３）は以下のように変形することができる。
Ｉel＝（β／２）（Ｖth_tr＋Ｖa＋ΔＶ−Ｖth_tr）２
＝（β／２）（Ｖa＋ΔＶ）２
結局、発光素子に流れる電流Ｉelは、トランジスター１４０の閾値電圧Ｖth_trに依存しないので、画素回路１１０毎に閾値電圧Ｖth_trが相違しても、その相違が補償されて、輝度のムラが抑制されることになる。
【００３８】
ところで、本実施形態では、ｉ行目の走査期間においてはセット期間の終了時から書込期間の開始時までにわたって走査信号Ｇw(i)がＬレベルであり、トランジスター１３０がオフするので、トランジスター１４０のゲートがフローティング状態になる。
ここで、タイミングＴsにてデータ線１１４が初期化電位Ｖofsから電位Ｖsigに変動するので、当該電位変動が寄生容量（図示省略）を介しトランジスター１４０のゲートｇおよびソースｓにそれぞれ伝播し、セット期間の終了時にトランジスター１４０のゲート・ソース間にセットされた電圧Ｖgs1を変動させてしまう。このため、表示斑や縦スジなどの発生を招き、表示品位を大きく低下させる要因となる。
そこで、本実施形態では、画素回路１１０を次のように構成して、データ線１１４の電位変動の影響を受けにくくしている。
【００３９】
この画素回路１１０の構造について、図４乃至図６を参照して説明する。
図４は、縦および横方向で互いに隣り合う４つの画素回路１１０の構成を示す平面図であり、図５は、図４におけるＤ−ｄ線で破断した部分断面図であり、図６は、図４におけるＥ−ｅ線で破断した部分断面図である。
なお、図４は、トップエミッション構造の画素回路１１０を観察側から平面視した場合の配線構造を示しているが、簡略化のために、発光素子１５０における画素電極（陽極）以降に形成される構造体を省略している。図５および図６については、発光素子１５０の画素電極までを示し、以降の構造体を省略している。また、以下の各図については、各層、各部材、各領域などを認識可能な大きさとするために、縮尺を異ならせている場合がある。
【００４０】
まず、図５に示されるように、基礎となる基板体２には、ポリシリコン層を島状にパターニングすることによって、半導体１３０ａ、１４０ａがそれぞれ設けられている。半導体１３０ａは、トランジスター１３０を構成する基体であり、半導体１４０ａは、トランジスター１４０を構成する基体である。ここで、半導体１３０ａは、平面視したときに図４に示されるように、後に形成される走査線１１２に沿った横方向に長手が延在する矩形に形成されている。一方、半導体１４０ａは、平面視したときに後に形成されるデータ線１１４に沿った縦方向に長手が延在する矩形に形成されている。
【００４１】
図５および図６に示されるように、半導体１３０ａ、１４０ａのほぼ全面を覆うようにゲート絶縁膜１０が設けられている。ゲート絶縁膜１０の表面には、モリブデンやポリシリコンなどからなるゲート配線層をパターニングすることによって、走査線１１２およびゲート電極２１がそれぞれ設けられている。
走査線１１２は、図４において横方向に延在するとともに、画素回路１１０毎に、図において下方向に向かって分岐した部分を有し、当該分岐部分が、半導体１３０ａの中央部で重なっている。半導体１３０ａのうち、走査線１１２の分岐部分と重なった領域がチャネル領域１３０ｃになっている（図５参照）。なお、半導体１３０ａのうち、チャネル領域１３０ｃに対し図５において左方向がドレイン領域１３０ｄであり、右方向がソース領域１３０ｓである。
一方、ゲート電極２１は、平面視したときに図４に示されるように、四角枠のうち、左辺を有さずに上辺、右辺および下辺を一体とした形状である。このうち、下辺が、半導体１４０ａの中央部で重なっている。半導体１４０ａのうち、ゲート電極２１の下辺と重なった領域がチャネル領域１４０ｃになっている（図５参照）。半導体１４０ａのうち、チャネル領域１４０ｃに対し図５において左方向がソース領域１４０ｓであり、右方向がドレイン領域１４０ｄである。
【００４２】
図５および図６において、走査線１１２、ゲート電極２１またはゲート絶縁膜１０を覆うように第１層間絶縁膜１１が形成されている。第１層間絶縁膜１１の表面には、アルミニウムなどの導電性の配線層をパターニングすることによって、中継電極４１、４２、４３、４４ａ、４４ｂおよび電源線１１６がそれぞれ形成されている。
このうち、中継電極４１は、第１層間絶縁膜１１およびゲート絶縁膜１０をそれぞれ開孔するコンタクトホール（ビア）３１を介してドレイン領域１３０ｄに接続されている。
なお、図４において異種の配線層同士が重なる部分で「□」印に「×」印を付した部分がコンタクトホールである。
【００４３】
図５において、中継電極４２の一端は、第１層間絶縁膜１１およびゲート絶縁膜１０をそれぞれ開孔するコンタクトホール３２を介してソース領域１３０ｓに接続される一方、中継電極４２の他端は、第１層間絶縁膜１１を開孔するコンタクトホール３３を介してゲート電極２１に接続されている。
【００４４】
中継電極４３は、第１層間絶縁膜１１およびゲート絶縁膜１０をそれぞれ開孔するコンタクトホール３４を介してソース領域１４０ｓに接続されている。ここで、中継電極４３は、平面視したときに図４に示されるようにゲート電極２１の三辺のうち、上辺を覆うような長方形部分と、当該長方形部分の左端から下側に向かって突出する電極部分４３ａとを一体とした形状である。このため、中継電極４３は、平面視したときにゲート電極２１の一部に重なるとともに、トランジスター１４０のソースに接続された第１中継電極として機能する。また、容量素子１３５は、図５に示されるようにゲート電極２１と中継電極４３とで第１層間絶縁膜１１を挟持した構成となる。
【００４５】
中継電極４４ａは、ｊ列目でいえば、平面視したときに図４に示されるように、後に形成されるｊ列目のデータ線１１４と中継電極４３との間に設けられ、縦方向に長手が延在する矩形に形成されている。
中継電極４４ｂは、同じくｊ列目でいえば、平面視したときに図４に示されるように、（ｊ＋１）列目のデータ線１１４とゲート電極２１との間に設けられ、縦方向に長手が延在する矩形に形成されている。
【００４６】
電源線１１６は、図４において横方向に延在するとともに、画素回路１１０毎に、図において上方向に向かって分岐した部分を有する。当該分岐した部分の先端が、第１層間絶縁膜１１およびゲート絶縁膜１０をそれぞれ開孔するコンタクトホール３５を介してドレイン領域１４０ｄに接続されている（図５参照）。
【００４７】
図５および図６において、中継電極４１、４２、４３、４４ａ、４４ｂ、電源線１１６または第１層間絶縁膜１１を覆うように第２層間絶縁膜１２が形成されている。第２層間絶縁膜１２の表面にはアルミニウムなどの導電性の配線層をパターニングすることによって、中継電極６１、６２および給電線１１７がそれぞれ形成されている。
このうち、中継電極６１は、第２層間絶縁膜１２を開孔するコンタクトホール５１を介して中継電極４１に接続されている。中継電極６２についても、第２層間絶縁膜１２を開孔するコンタクトホール５２を介して中継電極４３に接続されている。
【００４８】
給電線１１７は、平面視したときに図４においてトランジスター１４０と電源線１１６との間に横方向に延在するとともに、画素回路１１０毎に、図において上方向に向かって分岐した電極部分１１７ａ、１１７ｂを有する。
このうち、電極部分１１７ａは、中継電極４４ａおよび電極部分４３ａを覆うように形成されるとともに、第２層間絶縁膜１２を開孔する複数のコンタクトホール５３ａを介して中継電極４４ａに接続されている（図６参照）。
また、容量素子１３７は、特に図示しないが中継電極４３の電極部分４３ａと電極部分１１７ａとで第２層間絶縁膜１２を挟持した構成となる。
一方、電極部分１１７ｂは、中継電極４４ｂを覆うように形成されるとともに、第２層間絶縁膜１２を開孔する複数のコンタクトホール５３ｂを介して中継電極４４ｂに接続されている（図６参照）。このため、中継電極４４ｂは、給電線１１７に電気的に接続される。
【００４９】
図５および図６において、中継電極６１、６２、給電線１１７または第２層間絶縁膜１２を覆うように第３層間絶縁膜１３が形成されている。第３層間絶縁膜１３の表面にはアルミニウムなどの導電性の配線層をパターニングすることによって、データ線１１４、中継電極８１ａ、８１ｂ、８２がそれぞれ形成されている。
このうち、データ線１１４は、第３層間絶縁膜１３を開孔するコンタクトホール７１を介して中継電極６１に接続されている（図５参照）。このため、データ線１１４は、中継電極６１、中継電極４１という経路を辿ってドレイン領域１３０ｄに接続される。ここで、データ線１１４は、平面視したときに図４に示されるように走査線１１２の延在方向と直行する縦方向に沿って形成される。
【００５０】
中継電極８１ａは、ｊ列目でいえば、平面視したときに図４に示されるようにｊ列目のデータ線１１４と中継電極４３・ゲート電極２１との間で、中継電極４４ａおよび電極部分１１７ａと重なるように形成されている。中継電極８１ａは、図６に示されるように第３層間絶縁膜１３を開孔する複数のコンタクトホール７３ａを介して電極部分１１７ａに接続されている。このため、中継電極８１ａは、第２中継電極として機能することになる。
ここで、ｊ列目に対応した中継電極８１ａ付近を断面視したとき、次のような構造体が形成されていることになる。すなわち、図６に示されるように、電極部分１１７ａの下側には、中継電極４３と同層の中継電極４４ａがコンタクトホール５３ａを介して接続され、電極部分１１７ａの上側には、データ線１１４と同層の中継電極８１ａがコンタクトホール７３ａを介して接続されるので、中継電極４３・ゲート電極２１を、ｊ列目のデータ線１１４から電気的にシールドする構造体が形成されていることになる。
【００５１】
一方、中継電極８１ｂは、ｊ列目でいえば、平面視したときに図４に示されるように（ｊ＋１）列目のデータ線１１４と中継電極４２・ゲート電極２１との間で、中継電極４４ｂおよび電極部分１１７ｂと重なるように形成されている。中継電極８１ｂは、図６に示されるように第３層間絶縁膜１３を開孔する複数のコンタクトホール７３ｂを介して電極部分１１７ｂに接続されている。このため、中継電極８１ｂについても、第２中継電極として機能することになる。
ここで、ｊ列目に対応した中継電極８１ｂ付近を断面視したとき、次のような構造体が形成されていることになる。すなわち、図６に示されるように、電極部分１１７ｂの下側には、中継電極４２（４３）と同層の中継電極４４ｂがコンタクトホール５３ｂを介して接続され、電極部分１１７ｂの上側には、データ線１１４と同層の中継電極８１ｂがコンタクトホール７３ｂを介して接続されるので、中継電極４２（４３）・ゲート電極２１を、（ｊ＋）列目のデータ線１１４から電気的にシールドする構造体が形成されていることになる。
【００５２】
なお、中継電極４４ａは、中継電極４３と同じ配線層からなり、平面視したときに第２中継電極としての中継電極８１ａと重なるので、第３中継電極として機能することになる。中継電極４４ｂについても同様である。
【００５３】
中継電極８２については、図５に示されるように第３層間絶縁膜１３を開孔するコンタクトホール７２を介して中継電極６２に接続されている。
【００５４】
データ線１１４、中継電極８１ａ、８１ｂ、８２または第３層間絶縁膜１３を覆うように第４層間絶縁膜１４が形成されている。第４層間絶縁膜１４の表面には、アルミニウムやＩＴＯ（Indium Tin Oxide）などの導電性を有する配線層をパターニングすることによって、発光素子１５０の陽極が形成されている。この陽極は、画素回路１１０毎に個別の画素電極であり、第４層間絶縁膜１４を開孔するコンタクトホール９２を介して中継電極８２に接続されている。このため、陽極（画素電極）は、中継電極８２、中継電極６２、および、容量素子１３５の他方の電極を兼ねる中継電極４３という経路を辿ってソース領域１４０ｓに接続されることになる。
【００５５】
電気光学装置１としての以降の構造については図示省略するが、陽極に画素回路１１０毎に有機ＥＬ材料からなる発光層が積層されるとともに、各画素回路１１０にわたって共通の透明電極が、陰極としての共通電極１１８が設けられる。これによって、発光素子１５０は、互いに対向する陽極と陰極とで発光層を挟持したＯＬＥＤになり、陽極から陰極に向かって流れる電流に応じた輝度にて発光して、基板体２とは反対方向に向かって観察されることになる（トップエミッション構造）。このほかにも、発光層を大気から遮断するための封止材などが設けられるが、説明は省略する。
なお、図４では、発光素子１５０の陽極である画素電極の図示を省略している。このため、図４におけるコンタクトホール９２については、下層側だけが図示されているので、他のコンタクトホールと区別する意味で「□」印だけで表現している。
【００５６】
本実施形態に係る電気光学装置１において、電極部分１１７ａ、１１７ｂを含む構造体を設けたことによる効果について言及する前に、このような構造体を有しない比較例での問題点について説明する。
図１４は、比較例に係る画素回路の構成を示す平面図であり、図１５は、図１４におけるＫ−ｋ線で破断した部分断面図である。
図１４に示されるように比較例では、図４に示した実施形態のような中継電極８１ａ（８１ｂ）、中継電極４４ａ（４４ｂ）を有しないし、給電線１１７についても図において上方向に向かって分岐していない。
このため、データ線１１４の電位が変動すると、図１５に示されるように当該電位変動がゲート電極２１や、中継電極４２、４３に伝播する。ゲート電極２１は、トランジスター１４０のゲートｇであるし、中継電極４２はコンタクトホール３３を介してゲート電極２１に接続され、また、中継電極４３は、トランジスター１４０のソース領域に接続されている。
したがって、あるｊ列の画素回路１１０でみたときに、自身に対応するｊ列目のみならず、隣り合う（ｊ＋１）列目のデータ線１１４が電位変動したときに、当該電位変動がゲート電極２１や、中継電極４２、４３に伝播し、トランジスター１４０のゲート・ソース間にセットされた電圧を変動させて、表示品位を大きく低下させる要因となる。
【００５７】
これに対して本実施形態によれば、図４または図６に示されるように、ゲート電極２１、中継電極４３は、それぞれｊ列目のデータ線１１４から、次のような構造体によって、平面視でみても断面視でみても、シールドされる。すなわち、中継電極８１ａと、給電線１１７から分岐した電極部分１１７ａと、中継電極４４ａとをコンタクトホール７３ａ、５３ａで電気的に接続して互いに同電位とした構造体である。なお、中継電極８１ａ、電極部分１１７ａ、中継電極４４ａのいずれか１つでもシールド効果が得られるが、これらの二者または三者によってシールド効果を向上させることができる。
同様に、ゲート電極２１、中継電極４２、４３は、それぞれ隣である（ｊ＋１）列目のデータ線１１４から、平面視でみても断面視でみても、中継電極８１ｂと、給電線１１７から分岐した電極部分１１７ｂと、中継電極４４ｂとをコンタクトホール７３ｂ、５３ｂで電気的に接続して互いに同電位とした構造体によってそれぞれシールドされる。なお、中継電極８１ｂ、電極部分１１７ｂ、中継電極４４ｂのいずれか１つでもシールド効果が得られるが、これらの二者または三者によってシールド効果を向上させる点も同様である。
このように、本実施形態では、ｊ列目および（ｊ＋１）列目のデータ線１１４の電位が変動しても、当該電位変動がゲート電極２１、中継電極４２、４３に伝播し難くなるので、表示品位の低下を防止することができるのである。
【００５８】
本発明は、上述した実施形態に限られず、次のような応用・変形が可能である。
図７は、応用形態（その１）に係る画素回路１１０の構成を示す平面図であり、図８は、図７におけるＦ−ｆ線で破断した部分断面図である。
これらの図に示されるように、給電線１１７から分岐する電極部分１１７ａを、平面視したときにゲート電極２１と重なるまで延設させた構成としても良い。このように構成すると、ｊ列の画素回路１１０でみたときに、ゲート電極２１、中継電極４３をｊ列目のデータ線１１４からシールドする面積が拡大するので、表示品位の低下を、より確実に防止することができる。
なお、この構成において、単純に電極部分１１７ａを延設させただけの構成にすると、中継電極４３と電極部分１１７の重なる面積が拡大して容量素子１３７の容量が、図４に示した構成と比較して増加する。そこで、電極部分４３ａのうち、図７において横方向の幅を図４よりも狭くして、バランスが図られている。
【００５９】
ところで、 中継電極８１ａ、８１ｂは、データ線１１４と同じ導電層からなるので、データ線１１４とは電気的に独立して形成する必要がある。一方、給電線１１７、中継電極４４ａ、４４ｂは、それぞれデータ線１１４とは異なる導電層からなるので、同じ導電層からなる他の中継電極や他の配線と電気的に独立してさえすれば、データ線１１４と平面視で交差しても問題ない。
このため、図９に示される応用形態（その２）のように、給電線１１７については、データ線１１４との交差部分で欠き取ることなくパターニングしても良い。また、中継電極４４ａ、４４ｂについても、一体化して中継電極４４としても良い。
【００６０】
また、実施形態においてコンタクトホール５３ａ、５３ｂ、７３ａ、７３ｂについては、それぞれ複数個としたが、例えば図１０に示される応用形態（その３）のように、ハッチングが付された領域にわたって連続的に形成しても良い。このように形成すると、データ線１１４の電位変動が、コンタクトホールの隙間を通って中継電極４２、４３、ゲート電極２１に伝播してしまうのを、より確実に抑えることができる。
【００６１】
実施形態では、給電線１１７に供給されるランプ信号の電位は、直線的に減少しているが、これに限らず、給電線１１７に出力される電位の変化の態様は任意である。例えば給電線１１７に出力される電位の波形が曲線状であってもよい。要するに、給電線１１７に出力される電位は、トランジスター１４０にセット電流を流すのであれば、セット期間から書込期間にかけて時間経過とともに変化するものであれば良い。また、移動度の補償が重要視されないのであれば、セット電流を流す必要が少ないので、給電線１１７を定電位とする構成、すなわちＤＣを供給する構成としても良い。
【００６２】
画素電極（陽極）を構成する配線層、または、当該配線層よりも基板体２とは反対方向の上層側に位置する配線層によって走査線１１２をパターニングする場合、当該走査線と、トランジスター１４０のゲート、ソースとの間において、平面視でみても断面視でも重なるように給電線１１７をパターニングした構成としても良い。この構成によれば、走査線１１２に供給される走査信号の電位変動が、トランジスター１４０のゲート・ソースに伝播することを抑えることができる。
【００６３】
発光素子１５０としては、ＯＬＥＤのほか、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子など、電流に応じた輝度で発光する素子が適用可能である。
【００６４】
次に、実施形態に係る電気光学装置１を用いた電子機器について例を挙げて説明する。
図１１は、上述した実施形態に係る電気光学装置１を表示装置に適用した電子機器（その１）としてのパーソナルコンピューターの外観を示す図である。パーソナルコンピューター２０００は、表示装置としての電気光学装置１と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。
電気光学装置１において、発光素子１５０にＯＬＥＤを使用した場合、視野角が広く見易い画面表示が可能になる。
【００６５】
図１２は、実施形態に係る電気光学装置１を表示装置に適用した電子機器（その２）である携帯電話機の外観を示す図である。携帯電話機３０００は、複数の操作ボタン３００１や方向キー３００２などのほか、受話口３００３、送話口３００４とともに上述した電気光学装置１を備える。方向キー３００２を操作することによって、電気光学装置１に表示される画面がスクロールする。
【００６６】
図１３は、実施形態に係る電気光学装置１を表示装置に適用した電子機器（その３）としての携帯情報端末（ＰＤＡ：Personal Digital Assistants）の外観を示す図である。携帯情報端末４０００は、複数の操作ボタン４００１や方向キー４００２などのほか、上述した電気光学装置１を備える。携帯情報端末４０００では、所定の操作によって住所録やスケジュール帳などの各種の情報が電気光学装置１に表示されるとともに、表示された情報が方向キー４００２の操作に応じてスクロールする。
【００６７】
なお、本発明に係る電気光学装置が適用される電子機器としては、図１１から図１３までに示した例のほか、テレビ、カーナビゲーション装置、ページャー、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、プリンター、スキャナー、複写機、ビデオプレーヤー、タッチパネルを備えた機器等などが挙げられる。特にマイクロディスプレイとしては、ヘッドマウントディスプレイや、デジタルスチルカメラまたはビデオカメラの電子ビューファインダーなどが挙げられる。
【符号の説明】
【００６８】
１…電気光学装置、２１…ゲート電極、４３、４４ａ、４４ｂ、８１ａ、８１ｂ…中継電極、１１０…画素回路、１１２…走査線、１１４…データ線、１１６…電源線、１１７…給電線、１１８…共通電極、１３０…トランジスター、１３５、１３７…容量素子、１４０…トランジスター、１５０…発光素子、２１０…走査線駆動回路、２２０…電源線駆動回路、２３０…データ線駆動回路、２０００…パーソナルコンピューター、３０００…携帯電話機、４０００…携帯情報端末。
【特許請求の範囲】
【請求項１】
互いに交差する走査線およびデータ線と、
前記走査線と前記データ線との交差に対応して設けられた画素回路と、
を有し、
前記画素回路は、
ゲートおよびソース間の電圧に応じた電流をドレインから前記ソースに流す駆動トランジスターと、
前記駆動トランジスターのゲートと前記データ線との間に電気的に接続されたスイッチングトランジスターと、
前記駆動トランジスターのゲートおよびソース間の電圧を保持する第１容量と、
陽極が前記駆動トランジスターのソースに接続されて、当該陽極から陰極に向かって流れる電流に応じて発光する発光素子と、
一端が前記駆動トランジスターのソースに接続され、他端が給電線に接続された第２容量と、
を有し、
前記給電線は、
前記駆動トランジスターのゲートを構成する配線層と前記データ線を構成する配線層との間の配線層からなり、平面視したときに前記データ線と前記駆動トランジスターのゲートとの間に位置する電極部分を含む
ことを特徴とする電気光学装置。
【請求項２】
互いに交差する走査線およびデータ線と、
前記走査線と前記データ線との交差に対応して設けられた画素回路と、
を有し、
前記画素回路は、
発光素子と、
前記発光素子に電流を供給する駆動トランジスターと、
前記駆動トランジスターのゲートと前記データ線との間に電気的に接続されたスイッチングトランジスターと、
前記駆動トランジスターのゲート電位を保持するために設けられた第１容量と、
一端が前記駆動トランジスターのソースに接続され、他端が給電線に接続された第２容量と、
を有し、
前記給電線は、
前記駆動トランジスターのゲートを構成する第１配線層、前記データ線を構成する第２配線層及び前記第１配線層と前記第２配線層との間に設けられた第３配線層のうち少なくとも一つの層からなり、平面視したときに前記データ線と前記駆動トランジスターのゲートとの間に位置する部分を含む
ことを特徴とする電気光学装置。
【請求項３】
平面視したときに前記駆動トランジスターのゲートを構成するゲート電極の一部に重なり、前記駆動トランジスターのソースに電極的に接続された第１中継電極を備え、
前記給電線の電極部分は、平面視したときに前記第１中継電極の一部に重なり、
前記第１容量は、前記ゲート電極と前記第１中継電極とで第１層間絶縁膜を挟持してなり、
前記第２容量は、前記第１中継電極と前記給電線の電極部分とで第２層間絶縁膜を挟持してなる
ことを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記データ線を構成する配線層からなり、平面視したときに前記データ線と前記ゲート電極との間に設けられた第２中継電極を備え、
前記第２中継電極は、
コンタクトホールを介して前記給電線の電極部分に電気的に接続された
ことを特徴とする請求項３に記載の電気光学装置。
【請求項５】
前記第１中継電極と同層からなり、平面視したときに前記第２中継電極に重なる第３中継電極を備え、
前記第３中継電極は、
コンタクトホールを介して前記給電線の電極部分に電気的に接続された
ことを特徴とする請求項４に記載の電気光学装置。
【請求項６】
初期化期間に、前記駆動トランジスターのドレインの電位が第１電源電位にセットされるとともに、前記駆動トランジスターのゲートに前記データ線およびスイッチングトランジスターを介し初期化電位が供給され、前記駆動トランジスターのソースの電位が初期化され、
セット期間に、前記電源線の電位が第２電源電位にセットされ、前記発光素子が発光しない状態で、前記駆動トランジスターのゲートおよびソース間に当該駆動トランジスターの閾値電圧に対応する電圧が保持され、
書込期間に、前記駆動トランジスターのゲートに前記データ線およびスイッチングトランジスターを介し階調に応じた電位が供給され、
少なくともセット期間から書込期間までにわたって前記第２容量にセット電流が流れる
ことを特徴とする請求項１乃至５のいずれかに記載の電気光学装置。
【請求項７】
請求項１乃至６のいずれかに記載の電気光学装置を有する
ことを特徴とする電子機器。
【請求項１】
互いに交差する走査線およびデータ線と、
前記走査線と前記データ線との交差に対応して設けられた画素回路と、
を有し、
前記画素回路は、
ゲートおよびソース間の電圧に応じた電流をドレインから前記ソースに流す駆動トランジスターと、
前記駆動トランジスターのゲートと前記データ線との間に電気的に接続されたスイッチングトランジスターと、
前記駆動トランジスターのゲートおよびソース間の電圧を保持する第１容量と、
陽極が前記駆動トランジスターのソースに接続されて、当該陽極から陰極に向かって流れる電流に応じて発光する発光素子と、
一端が前記駆動トランジスターのソースに接続され、他端が給電線に接続された第２容量と、
を有し、
前記給電線は、
前記駆動トランジスターのゲートを構成する配線層と前記データ線を構成する配線層との間の配線層からなり、平面視したときに前記データ線と前記駆動トランジスターのゲートとの間に位置する電極部分を含む
ことを特徴とする電気光学装置。
【請求項２】
互いに交差する走査線およびデータ線と、
前記走査線と前記データ線との交差に対応して設けられた画素回路と、
を有し、
前記画素回路は、
発光素子と、
前記発光素子に電流を供給する駆動トランジスターと、
前記駆動トランジスターのゲートと前記データ線との間に電気的に接続されたスイッチングトランジスターと、
前記駆動トランジスターのゲート電位を保持するために設けられた第１容量と、
一端が前記駆動トランジスターのソースに接続され、他端が給電線に接続された第２容量と、
を有し、
前記給電線は、
前記駆動トランジスターのゲートを構成する第１配線層、前記データ線を構成する第２配線層及び前記第１配線層と前記第２配線層との間に設けられた第３配線層のうち少なくとも一つの層からなり、平面視したときに前記データ線と前記駆動トランジスターのゲートとの間に位置する部分を含む
ことを特徴とする電気光学装置。
【請求項３】
平面視したときに前記駆動トランジスターのゲートを構成するゲート電極の一部に重なり、前記駆動トランジスターのソースに電極的に接続された第１中継電極を備え、
前記給電線の電極部分は、平面視したときに前記第１中継電極の一部に重なり、
前記第１容量は、前記ゲート電極と前記第１中継電極とで第１層間絶縁膜を挟持してなり、
前記第２容量は、前記第１中継電極と前記給電線の電極部分とで第２層間絶縁膜を挟持してなる
ことを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記データ線を構成する配線層からなり、平面視したときに前記データ線と前記ゲート電極との間に設けられた第２中継電極を備え、
前記第２中継電極は、
コンタクトホールを介して前記給電線の電極部分に電気的に接続された
ことを特徴とする請求項３に記載の電気光学装置。
【請求項５】
前記第１中継電極と同層からなり、平面視したときに前記第２中継電極に重なる第３中継電極を備え、
前記第３中継電極は、
コンタクトホールを介して前記給電線の電極部分に電気的に接続された
ことを特徴とする請求項４に記載の電気光学装置。
【請求項６】
初期化期間に、前記駆動トランジスターのドレインの電位が第１電源電位にセットされるとともに、前記駆動トランジスターのゲートに前記データ線およびスイッチングトランジスターを介し初期化電位が供給され、前記駆動トランジスターのソースの電位が初期化され、
セット期間に、前記電源線の電位が第２電源電位にセットされ、前記発光素子が発光しない状態で、前記駆動トランジスターのゲートおよびソース間に当該駆動トランジスターの閾値電圧に対応する電圧が保持され、
書込期間に、前記駆動トランジスターのゲートに前記データ線およびスイッチングトランジスターを介し階調に応じた電位が供給され、
少なくともセット期間から書込期間までにわたって前記第２容量にセット電流が流れる
ことを特徴とする請求項１乃至５のいずれかに記載の電気光学装置。
【請求項７】
請求項１乃至６のいずれかに記載の電気光学装置を有する
ことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１２−２５２１３１（Ｐ２０１２−２５２１３１Ａ）
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願番号】特願２０１１−１２４１９７（Ｐ２０１１−１２４１９７）
【出願日】平成２３年６月２日（２０１１．６．２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願日】平成２３年６月２日（２０１１．６．２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]