電流制御回路
【課題】電源電圧に基づき２つの異なる電圧が出力可能となり、該２つの電圧のデューティ比によって負荷に流れる電流を制御する電流制御回路において、電源電圧の影響を受けないようにする。
【解決手段】電流制御回路１６は、発振回路２０から構成され、発振回路２０は、オペアンプ２２を用いた無安定マルチバイブレータからなる。オペアンプ２２は、その電源電圧として、前記電源電圧Ｖｐまたは前記電源電圧Ｖｐの変動を反映した電圧が供給され、発振時に、−側端子に直列接続された抵抗ＲｔとコンデンサＣｔとの接続点が接続され、＋側端子に一端にオペアンプ２２の出力電圧Ｖｏが印加された抵抗Ｒｆの他端と一端に所定電圧Ｖｚが印加された抵抗Ｒｓの他端との接続点が接続される。これにより発振回路２０は、電源電圧Ｖｐが上昇するに連れてデューティ比が減少し、電源電圧が減少するに連れてデューティ比が増加する特性をそれ自身が持つ。
【解決手段】電流制御回路１６は、発振回路２０から構成され、発振回路２０は、オペアンプ２２を用いた無安定マルチバイブレータからなる。オペアンプ２２は、その電源電圧として、前記電源電圧Ｖｐまたは前記電源電圧Ｖｐの変動を反映した電圧が供給され、発振時に、−側端子に直列接続された抵抗ＲｔとコンデンサＣｔとの接続点が接続され、＋側端子に一端にオペアンプ２２の出力電圧Ｖｏが印加された抵抗Ｒｆの他端と一端に所定電圧Ｖｚが印加された抵抗Ｒｓの他端との接続点が接続される。これにより発振回路２０は、電源電圧Ｖｐが上昇するに連れてデューティ比が減少し、電源電圧が減少するに連れてデューティ比が増加する特性をそれ自身が持つ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電磁切換弁や電磁開閉器のソレノイドのような負荷に流す電流を制御する電流制御回路に関する。
【背景技術】
【０００２】
電磁切換弁を例にとって説明すると、従来、電磁切換弁においては、ボディ内に摺動可能に挿入され、スプリングによって中立状態に付勢されるスプールを、電磁ソレノイドの励磁により、プッシュピンを介して押圧して移動させて、流路を切り換えるようになっている。
【０００３】
このような電磁ソレノイドを駆動するための従来のソレノイド駆動回路と電流制御回路としては、図７に示すものが知られている。スイッチング素子ＳＷが電磁ソレノイド１に直列に接続されており、スイッチング素子ＳＷのゲートには、電流制御回路４からのスイッチング制御信号が印加されるようになっている。そして、図８に示すように、外部から入力される励磁指令がＯＮになると、電流制御回路４から、励磁指令ＯＮの間中ＯＮとなるスイッチ制御信号が出力され、電源電圧による定格のソレノイド電流を流し、励磁指令がＯＦＦになると、電流制御回路４からのスイッチ制御信号をＯＦＦとする。尚、電磁ソレノイドには、サージアブソーバとしてのバリスタ２が並列に接続されている。
【０００４】
しかしながら図７に示す回路であると、スプールの切換完了後にも、電源電圧による定格のソレノイド電流が流れ続ける。スプールをスプリングの付勢力に抗して切換状態を保持するために本来必要な電流は、切換時の定格のソレノイド電流よりも小さくて済むために、切換完了後も定格のソレノイド電流を流し続けると、そのほとんどがジュール熱となって放熱してしまい、消費電力の無駄となってしまうという問題がある。
【０００５】
かかる問題を回避するために、特許文献１で提案する駆動回路では、図９に示すように、電源の両端子間に、電磁ソレノイド１と第１スイッチング素子ＳＷ１とを直列に接続し、その電磁ソレノイド１に、還流ダイオード６と第２スイッチング素子ＳＷ２との直列回路と、サージアブソーバ２とをそれぞれ並列に接続している。電流制御回路４は、第１スイッチング素子ＳＷ１と第２スイッチング素子ＳＷ２とをＯＮ／ＯＦＦ制御しており、図１０に示すように、励磁指令がＯＮの間、第２スイッチング素子をＯＮにし、励磁指令がＯＮになってからスプールによる切換が完了するまでは、第１スイッチング素子をＯＮにし続け、その後、励磁指令がＯＦＦになるまでは、第１スイッチング素子を所定の周期でＯＮ／ＯＦＦして電磁ソレノイドに流れる電流を制御している。
【０００６】
これによって、スプールの移動による切換完了までは電磁ソレノイド１に定格電流を流してスプールを駆動する励磁電流とし、切換完了後はスプールが切換状態を保つために十分なソレノイド吸引力となるような保持電流となるように、スイッチング制御することにより電磁ソレノイド１に流れる電流を低減する。このとき、スイッチング制御により電磁ソレノイド１への電圧印加がＯＦＦになる時間は、ソレノイド１に蓄えられた磁気エネルギーによる電流を還流ダイオード６を経由してソレノイド１に流している。また、励磁指令がＯＦＦになると、還流ダイオード６を経由する還流回路を絶って、ソレノイドに蓄えられた磁気エネルギーによる電流をサージアブソーバ２で吸収して応答遅れが生じないようにしている。こうして、特許文献１の構成によれば消費電力を低減させることができる。
【０００７】
【特許文献１】特開２００１−１３２８６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、電源電圧の変動があった場合、それに伴って保持電流が変動するため、変動の大きさによっては、保持電流が低くなりすぎて、ソレノイドを十分に保持することができず、切換不良を起こすおそれがある、という問題がある。
【０００９】
このような電源電圧の変動は、例えば、共通の電源電圧によって複数の電磁切換弁を独自のタイミングでＯＮ／ＯＦＦ制御する場合において、１つの電磁切換弁が保持状態にあるときに、別の電磁切換弁がＯＮとなるとき等に発生するおそれがある。
【００１０】
または、他の例として、電源にバッテリーを使う場合、バッテリーの出力電圧が充電直後は高く（定格電圧よりも高く）、経時的に漸次減少していく、という時間的にゆっくりとした変動が挙げられる。この場合、充電直後のフル出力は、消費電力の無駄使いとなり、バッテリーの消耗を早めることになる。
【００１１】
一般的に電源電圧変動に対する常套的解決手段としては、保持電流を検出しフィードバックして、パルス幅を制御するようなＰＷＭ制御を行なうことが考えられるが、そのような解決手段は、負荷毎にそれぞれ電流検出回路とＰＷＭ制御演算回路を設ける必要があるため構成が複雑になり、品質的にも故障発生確立が高く、高価になるという問題がある。
【００１２】
本発明はかかる課題に鑑みなされたもので、負荷に流れる電流を電圧のデューティ比で制御するものにおいて、電源電圧の影響を受けない電流制御回路を提供することをその目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明のうち請求項１記載の発明は、電源電圧Ｖｐに基づき２つの異なる電圧Ｖｏｈ、Ｖｏｌが発振出力可能となり、該２つの電圧のデューティ比Ｒｄ＝ｔｖｏｈ／（ｔｖｏｈ＋ｔｖｏｌ）、（ｔｖｏｈ：Ｖｏｈの出力継続時間、ｔｖｏｌ：Ｖｏｌの出力継続時間、｜Ｖｏｈ｜＞｜Ｖｏｌ｜）によって負荷に流れる電流を制御するための電流制御回路において、
電源電圧Ｖｐが上昇するに連れてデューティ比が減少し、電源電圧Ｖｐが減少するに連れてデューティ比が増加する特性をそれ自身が持つ発振回路を有することを特徴とする。
【００１４】
請求項２記載の発明は、電源電圧Ｖｐに基づき２つの異なる電圧Ｖｏｈ、Ｖｏｌが発振出力可能となり、該２つの電圧のデューティ比Ｒｄ＝ｔｖｏｈ／（ｔｖｏｈ＋ｔｖｏｌ）、（ｔｖｏｈ：Ｖｏｈの出力継続時間、ｔｖｏｌ：Ｖｏｌの出力継続時間、｜Ｖｏｈ｜＞｜Ｖｏｌ｜）によって負荷に流れる電流を制御する電流制御回路において、
電源電圧Ｖｐの変動割合よりも、等価印加電圧Ｖｅ≡Ｖｐ・Ｒｄの変動割合が小さくなるようにデューティ比Ｒｄが変化する特性をそれ自身が持つ発振回路を有することを特徴とする。
【００１５】
請求項３記載の発明は、請求項１または２記載の前記発振回路が、オペアンプを用いた無安定マルチバイブレータからなることを特徴とする。
【００１６】
請求項４記載の発明は、請求項３記載の前記発振回路が、オペアンプを用いた無安定マルチバイブレータからなり、該オペアンプは、その電源電圧として、前記電源電圧Ｖｐまたは前記電源電圧Ｖｐの変動を反映した電圧が供給され、発振時に、その−側端子に、直列接続された抵抗ＲｔとコンデンサＣｔとの接続点が接続され、その＋側端子に、一端にオペアンプの出力電圧が印加された抵抗Ｒｆの他端と一端に所定電圧Ｖｚが印加された抵抗Ｒｓの他端との接続点が接続されることを特徴とする。
【００１７】
請求項５記載の発明は、請求項４記載の抵抗Ｒｆと抵抗Ｒｓの抵抗値の比率が、電源電圧Ｖｐの変動割合に対する等価印加電圧Ｖｅ＝Ｖｐ・Ｒｄの変動割合が所望の範囲となるように設定されることを特徴とする。
【００１８】
請求項６記載の発明は、請求項１ないし５のいずれか１項に記載の前記発振回路が、電源電圧Ｖｐ＞所定電圧Ｖｚを満足する場合には発振して２つの電圧Ｖｏｈ、Ｖｏｌを交互に出力し、電源電圧Ｖｐ＜所定電圧Ｖｚを満足する場合には発振を停止してＶｏｈのみを出力することを特徴とする。
【００１９】
請求項７記載の発明は、請求項４ないし６のいずれか１項に記載の前記所定電圧Ｖｚが、ツェナダイオードＺＤからなる基準電圧回路によって生成されることを特徴とする。
【００２０】
請求項８記載の発明は、請求項７記載の前記基準電圧回路が、複数の所定電圧のうちのいずれかの所定電圧を選択的に出力可能であることを特徴とする。
【００２１】
請求項９記載の発明は、請求項１ないし８のいずれか１項に記載の前記電源電圧が、バッテリー電圧であることを特徴とする。
【００２２】
請求項１０記載の発明は、請求項１ないし９のいずれか１項に記載の電流制御回路が、可動部材を復元力に抗した位置に維持するために負荷に流すことが必要な保持電流のための回路であることを特徴とする。
【００２３】
請求項１１記載の発明は、請求項１０記載のものが、電磁切換弁の電磁ソレノイドの保持電流のための回路であることを特徴とする。
【発明の効果】
【００２４】
請求項１記載の発明によれば、電源電圧が上昇するに連れてデューティ比が減少し、電源電圧が減少するに連れてデューティ比が増加する特性を発振回路がそれ自身で持つことにより、電源電圧の変動に拘わらず、負荷に流れる電流をほぼ等しくなるように補正することができる。発振回路自身によるデューティ比の変化を利用するので、複雑なフィードバック制御を不要とすることができ、回路構成を簡単にすることができ、よって、低コストで達成することができる。
【００２５】
請求項２記載の発明によれば、電源電圧Ｖｐの変動よりも等価印加電圧Ｖｅ≡Ｖｐ・Ｒｄの変動が小さくなるようにデューティ比Ｒｄが変化する特性を発振回路がそれ自身で持つことにより、電源電圧の変動に拘わらず、負荷に流れる電流をほぼ等しくなるように補正することができる。発振回路自身によるデューティ比の変化を利用するので、複雑なフィードバック制御を不要とすることができ、回路構成を簡単にすることができ、よって、低コストで達成することができる。
【００２６】
請求項３記載の発明によれば、上記特性を持つ回路としてオペアンプを用いた無安定マルチバイブレータとすることで、特殊部品を用いることなく、回路構成を簡単にすることができる。
【００２７】
請求項４記載の発明によれば、オペアンプの電源電圧として、前記電源電圧Ｖｐまたは前記電源電圧Ｖｐの変動を反映した電圧が供給され、オペアンプの＋側端子に出力電圧と所定電圧との電圧を抵抗Ｒｓと抵抗Ｒｆとで分圧した電圧が帰還されることにより、電源電圧の上昇と共に等価印加電圧が増加するという常識に反して、ほぼ一定の等価印加電圧とすることができる。
【００２８】
請求項５記載の発明によれば、抵抗Ｒｆと抵抗Ｒｓの比率を適宜に設定することにより、要求される等価印加電圧の変動割合を満足するように簡単に設計することができるようになる。
【００２９】
請求項６記載の発明によれば、電源電圧が高いときには発振し、電源電圧が低いときには発振しないようにして、電源電圧が高いときの消費電力を節約することができるようになる。
【００３０】
請求項７記載の発明によれば、ツェナダイオードによって所定電圧を簡単に生成することができると共に、電源電圧ＶｐがＶｚよりも小さくなると、所定電圧が印加されないようにして、発振を停止させることができるようになる。
【００３１】
請求項８記載の発明によれば、複数の所定電圧のうちのいずれかの所定電圧を選択的に出力することにより、きめ細かい制御を行なうことができるようになる。
【００３２】
請求項９記載の発明によれば、本発明を経時変化するバッテリー電圧に適用することで、経時変化による影響を緩和させることができるようになる。
【００３３】
請求項１０記載の発明によれば、本発明を、可動部材を移動させるためではなく、可動部材を復元力に抗した位置を維持するために負荷に流すことが必要な保持電流のための回路として適用することができる。
【００３４】
請求項１１記載の発明によれば、本発明を電磁切換弁の電磁ソレノイドの保持電流のための回路として適用することができる。
【発明を実施するための最良の形態】
【００３５】
以下、図面を用いて本発明の実施の形態を説明する。
図１は、本発明の電流制御回路を含み負荷に電流を流すための回路のブロック図の一例である。
【００３６】
図１において、負荷はソレノイド１０であり、ソレノイド１０にはソレノイド駆動回路１２が接続される。ソレノイド駆動回路１２は例えば、図７や特許文献１で示されたような図９のソレノイド駆動回路とすることができ、電源電圧Ｖｐがそれぞれ供給されている。ソレノイド駆動回路１２には、ソレノイドの励磁電流の制御を行なう電流制御回路１４と、本発明による保持電流の制御を行なうための電流制御回路１６と、指令信号を出すための入力信号処理回路１８からの信号がゲート回路を介して入力される。
【００３７】
電流制御回路１４は、励磁指令がＯＮとなると、所定時間ＯＮとなる矩形波信号を出力するもので、ワンショット回路で構成される。この所定時間とは、電磁切換弁であれば可動部材となるスプールが移動して切換完了するのに必要な時間となる。
【００３８】
電流制御回路１６は発振回路からなり、以下で詳述するように、そのデューティ比が電源電圧により変化する特性を持つ。この電流制御回路１４と電流制御回路１６との出力をＯＲ回路等で加算することにより、図１０（ｂ）に示すようなスイッチ制御信号が生成される。
【００３９】
図１は、ソレノイド１０が電磁切換弁の電磁ソレノイドとして使用された例である。複数のソレノイド１０に対応して、各々ソレノイド駆動回路１２、電流制御回路１４及び入力信号処理回路１８が備えられている。但し、電流制御回路１６は共通となっており、そのために、電流制御回路１６は、各電磁切換弁のＯＮ／ＯＦＦの影響を受けて電源電圧が変動しやすい状況にある。
【００４０】
図２は、本発明による電流制御回路１６の詳細回路図であり、発振回路であるオペアンプを用いた無安定マルチバイブレータ２０で構成される。
【００４１】
図において、無安定マルチバイブレータ２０は、オペアンプ２２を備えており、オペアンプ２２の電源電圧としては、一定電圧ではなく変動し得る電源電圧Ｖｐが供給される。この場合、電源電圧Ｖｐそのものではなくとも、電源電圧Ｖｐに比例する電圧等の電源電圧Ｖｐの変動を反映した電圧が供給されればよい。そして、オペアンプ２２の−側端子には、コンデンサＣｔと抵抗Ｒｔとからなる直列回路２４の抵抗ＲｔとコンデンサＣｔとの接続点が接続される。また、オペアンプ２２の＋側端子には、抵抗Ｒｓと抵抗Ｒｆとの接続点が接続される。抵抗Ｒｆの一端には、オペアンプ２２の出力電圧Ｖｏが印加される。そして、抵抗Ｒｓの一端には、基準電圧回路２６を構成するツェナダイオードＺＤが接続されており、変動し得る電源電圧Ｖｐに対して所定電圧Ｖｚが印加されている。よって、オペアンプ２２の＋側端子には、出力電圧Ｖｏと所定電圧Ｖｚとの電圧を抵抗Ｒｓと抵抗Ｒｆとで分圧した電圧が正帰還されている。
【００４２】
以上の無安定マルチバイブレータの作用を説明すると、次のようになる。抵抗Ｒｓと抵抗Ｒｆとの接続点の電圧Ｖｔは、
【００４３】
【数１】
となる。ここで、
【数２】
とおいた。
【００４４】
オペアンプ２２の出力が、Ｖｏ＝Ｖｏｈのとき、つまり電流を吐き出す方向で飽和しているときは、コンデンサＣｔに充電中であり、抵抗Ｒｓと抵抗Ｒｆとの接続点の電圧Ｖｔは、（１）式より
【００４５】
【数３】
となり、オペアンプ２２の出力が、Ｖｏ＝Ｖｏｌのとき、つまり、電流を吸い込む方向で飽和しているときは、コンデンサＣｔから放電中であり、抵抗Ｒｓと抵抗Ｒｆとの接続点の電圧Ｖｔは、（１）式より
【００４６】
【数４】
となる。
【００４７】
コンデンサＣｔの電圧をＶｃ（ｔ）とすると、充電中は、
【数５】
となる。ここで、τ≡Ｃｔ・Ｒｔであり、Ｖｃｌは発振が持続しているときのＶｃの最小値で、充電の初期値となる。また、放電中は、
【００４８】
【数６】
となり、Ｖｃｈは発振が持続しているときのＶｃの最大値で、放電の初期値となる。
【００４９】
オペアンプ２２の出力は、Ｖｃ＝Ｖｔのときに反転するから、Ｖｃｌ＝Ｖｔｌ、Ｖｃｈ＝Ｖｔｈである。
【００５０】
コンデンサＣｔの電圧がＶｃｈになるまでの充電時間をｔｃとすると、（４）式から
【数７】
となるので、この式を変形すると、充電時間ｔｃは、
【数８】
で求められる。ここに、（２）、（３）式を用いて、Ｖｔｈ、Ｖｔｌを消去して整理すると、
【００５１】
【数９】
となる。
【００５２】
同様に、コンデンサＣｔの電圧がＶｃｌになるまでの放電時間をｔｄとすると、（５）式から
【００５３】
【数１０】
となるので、この式を変形すると、放電時間ｔｄは、
【００５４】
【数１１】
となる。ここに、（２）、（３）式を用いて、Ｖｔｈ、Ｖｔｌを消去して整理すると、
【００５５】
【数１２】
となる。
【００５６】
発振周期Ｔは、
【数１３】
であり、デューティ比Ｒｄは、Ｒｄ＝ｔｃ／Ｔであるから、
【００５７】
【数１４】
となる。上記式からＲｄは、時定数τには無関係であることが分かる。
【００５８】
図１に例示するように電源電圧Ｖｐが供給されると共にその電源電圧Ｖｐの供給が電流制御回路１６のデューティ比Ｒｄによってスイッチング制御されるソレノイド１０に対して実質的に印加される等価印加電圧は、Ｖｅ＝Ｒｄ×Ｖｐとなる。
【００５９】
オペアンプ２２の電源電圧は、電源電圧Ｖｐの変動下にあるので、Ｖｏｈは電源電圧Ｖｐの影響を受け、通常電源電圧Ｖｐより若干小さい値を持つ一方、Ｖｏｌは電源電圧Ｖｐの影響をほとんど受けない。さらにオペアンプ２２には、その＋側端子に出力電圧Ｖｏ（Ｖｏｈ，Ｖｏｌ）と所定電圧Ｖｚとの電圧を抵抗Ｒｓと抵抗Ｒｆとで分圧した電圧が帰還されており、抵抗Ｒｓの一端には電源電圧Ｖｐによらない所定電圧Ｖｚが印加されるために、電源電圧Ｖｐの変動の影響を受けてデューティ比Ｒｄ＝ｔｖｏｈ／（ｔｖｏｈ＋ｔｖｏｌ）、（ｔｖｏｈ＝ｔｃ：Ｖｏｈの出力継続時間、ｔｖｏｌ＝ｔｄ：Ｖｏｌの出力継続時間）が変化する特性を持つ。具体的には、電源電圧Ｖｐが上昇するに連れて、デューティ比が減少し、電源電圧が減少するに連れて、デューティ比が増加する特性を備える。このとき、発振周波数も変化する。この特性は、外部の電流値といった検出値をフィードバック制御する必要なく、無安定マルチバイブレータ２０自身によって達成されるために、この特性を利用すれば、特別な部品を用いることなく簡単な構成で電源電圧Ｖｐを相殺して、等価印加電圧Ｖｅが電源電圧Ｖｐの変動割合よりも小さい変動割合となるようにすることができる。
【００６０】
さらに、ｋを適切な範囲の値に選択することによって、電源電圧Ｖｐの変動に対する等価印加電圧Ｖｅ＝Ｒｄ×Ｖｐの変動が所定の範囲に収まるように設定することができる。
【００６１】
ここで、ｋの値とデューティ比Ｒｄの関係、ｋの値と等価印加電圧Ｖｅとの関係を定性的に見るために、Ｖｐ＝Ｖｐｓ（１＋ΔＶｐ）（Ｖｐｓ：基準電圧（または定格電圧））とし、便宜上、Ｖｏｈ＝Ｖｐ−ａ・Ｖｐｓ、Ｖｏｌ＝ｂ・Ｖｐｓ、Ｖｚ＝ｃ・Ｖｐｓとして、（８）式を用いて、様々なｋ（０＜ｋ＜１）に対して、Ｖｐ／Ｖｐｓを横軸に、デューティ比Ｒｄを縦軸としたグラフを描くと図３Ａに示すようになり、Ｖｐ／Ｖｐｓを横軸に、Ｖｅ／Ｖｅｓ（Ｖｅｓは、Ｖｐ＝ＶｐｓのときのＶｅである）を縦軸としたグラフを描くと、図３Ｂに示すようになる。尚、図３のグラフを作成するに当たり、ａ、ｂ、ｃのパラメータについては、（ａ）はｃ＝０．４、即ちＶｚ＝０．４Ｖｐｓ、（ｂ）はｃ＝０．６、即ちＶｚ＝０．６Ｖｐｓとし、ａ＝０．０４、ｂ＝０．０３とした。実際の一般的なオペアンプでは、上述のように、Ｖｏｈは、オペアンプに供給される電源電圧に対して１Ｖ程度低く、また、Ｖｏｌは、オペアンプに供給される電源電圧にほとんど依存しないほぼ一定値をとるが、上記式のようにＶｏｈ＝Ｖｐ−ａ・Ｖｐｓ、Ｖｏｌ＝ｂ・Ｖｐｓと近似してもその傾向は変わるものではない。
【００６２】
図３Ａから、電源電圧Ｖｐの基準電圧（定格電圧）Ｖｐｓの増加・減少に対して、デューティ比Ｒｄが反対の減少・増加の傾向になることが分かり、図３Ｂから、電源電圧Ｖｐの基準電圧（定格電圧）Ｖｐｓに対する変動割合に対して、等価印加電圧Ｖｅの基準等価印加電圧Ｖｅｓに対する変動割合を小さくすることができることが分かる。ｋを所望の範囲（例えば０．９前後または０．９以上）に設定することにより、等価印加電圧Ｖｅをほとんど変化しないようにすることができる。よって、要求される許容変動幅に対して、これを満足するようにＲｓとＲｆを選択することによって、仕様を満足する回路の設計を行なうことができる。
【００６３】
以上の例は、電流制御回路１６の随時の電源電圧変動に対応する例であったが、本発明は電源電圧が所定値以上にあるときにデューティ比をその電源電圧に応じて発振させて、所定値以下の範囲で発振させないようにして、使用することも可能である。
【００６４】
この場合に、図２の回路構成は変わらないが、Ｖｚの値を、前記所定値となるように設定する。Ｖｐ＞Ｖｚの関係にある場合には、図２の等価回路は図４（ａ）のように表され、電流制御回路１６は、電源電圧Ｖｐの大きさに依存したデューティ比で発振する。一方、Ｖｐ＜Ｖｚの関係にある場合には、図２の等価回路は図４（ｂ）のように表され、常時、Ｖｔ＞Ｖｏｈとなり、発振が停止する。
【００６５】
これによれば、例えば図５に示すように、電源電圧Ｖｐが経時的に減少していく傾向のあるバッテリー電圧のようなものの場合に、電源電圧Ｖｐが所定電圧Ｖｚよりも大きい範囲では発振して、電源電圧Ｖｐが低下して所定電圧Ｖｚよりも小さくなると、発振が停止する。よって、所定電圧Ｖｚを定格電圧に設定すれば、電源電圧Ｖｐが定格電圧以上である場合には発振をして消費電力を節約し、電源電圧が定格電圧以下となった場合には、フル出力とすることができるようになる。
【００６６】
図６は、本発明によるさらに別の発振回路２０−１を持つ電流制御回路の例であり、この例では、基準電圧回路２６−１が複数の所定電圧Ｖｚを出力可能となっている点で、前実施形態と異なっている。具体的には、基準電圧回路２６−１は、電圧の異なるツェナダイオードＶｚ１、Ｖｚ２、及びスイッチＳ１を有しており、切換信号により所定電圧Ｖｚ１と所定電圧Ｖｚ２を切り換えている。
【００６７】
所定電圧Ｖｚ１と所定電圧Ｖｚ２との値の設定及び切換を適宜行なうことにより、さらに細かい制御が可能となる。例えば、所定電圧Ｖｚ１と所定電圧Ｖｚ２とを切り換えることで、基準デューティ比を変化させることが可能になる。または、所定電圧Ｖｚ１によって発振を停止させ、所定電圧Ｖｚ２によって発振を発生させる、または、その逆の制御を行なうといったことも可能である。さらには、図５の制御と組み合わせて、図５（ａ）の電源電圧Ｖｐの経時的変化に対する閾値をＶｚ１に設定する一方で、所定電圧Ｖｚ２によって、デューティ比を変化させるといった制御も可能である。
【００６８】
本実施形態によれば、以下の効果を有する。
・簡単な構成で電源電圧の変動に対して補正を行なうことができ、低コストで実現できる。
・電源の定格電圧に対して使用上許容できる範囲を広げることができる。使用上許可する電圧を低めに設定すると、保持電流を予め高めに設定する必要があり、省エネルギー効果を損なうことになり、逆に保持電流を低めにすると使用する電圧の許容範囲が狭くなるが、本発明では、かかる問題を一掃することができる。
・負荷への電流値を電圧のデューティ比により制御しているために、定格電圧が同じであれば、異なる電力の負荷に対して同じ電流制御回路を使用することができる。例えば、電磁切換弁においても、弁のサイズによって、必要な励磁電流、保持電流の値が異なるソレノイドが複数種類あるが、同じデューティ比制御が適用できるので、これらの複数のソレノイドに対して１つの電流制御回路を共通に使用することができ、低コストとすることができる。
【００６９】
尚、以上の例においては、電磁切換弁におけるソレノイドのための電流制御回路を例にとったが、これに限るものではなく、電流制御が必要な任意の負荷に対して適用することが可能である。例えば、電磁開閉器の場合においても、コイルの焼付け・発熱を防止するために、保持電流を励磁電流よりも低くすると好ましいが、そのような保持電流の電流制御回路として、本発明の電流制御回路は適用可能である。
【図面の簡単な説明】
【００７０】
【図１】本発明の電流制御回路を含み負荷に電流を流すための回路のブロック図の一例である。
【図２】本発明の電流制御回路の回路図である。
【図３Ａ】ｋ＝Ｒｆ／（Ｒｓ＋Ｒｆ）の値に応じた電源電圧の変動に対するデューティ比の変化を表すグラフである。
【図３Ｂ】ｋ＝Ｒｆ／（Ｒｓ＋Ｒｆ）の値に応じた電源電圧の変動に対する等価印加電圧の変動を表すグラフである。
【図４】（ａ）はＶｐ＞Ｖｚの関係にある場合の図２の等価回路、（ｂ）はＶｐ＜Ｖｚの関係にある場合の図２の等価回路である。
【図５】電源電圧Ｖｐが経時的に減少していく場合の、出力電圧と等価印加電圧の波形図である。
【図６】本発明によるさらに別の電流制御回路の回路図である。
【図７】従来の電磁切換弁の電磁ソレノイドを駆動するためのソレノイド駆動回路と電流制御回路を表す回路図である。
【図８】図７の回路の励磁指令、スイッチ制御信号及びソレノイド電流の波形図である。
【図９】さらに別の従来の電磁切換弁の電磁ソレノイドを駆動するためのソレノイド駆動回路と電流制御回路を表す回路図である。
【図１０】図９の回路の励磁指令、スイッチ制御信号及びソレノイド電流の波形図である。
【符号の説明】
【００７１】
１０ ソレノイド（負荷）
１６ 電流制御回路
２０ 無安定マルチバイブレータ（発振回路）
２２ オペアンプ
２６ 基準電圧回路
Ｒｓ，Ｒｆ 抵抗
ＺＤ ツェナダイオード
【技術分野】
【０００１】
本発明は、電磁切換弁や電磁開閉器のソレノイドのような負荷に流す電流を制御する電流制御回路に関する。
【背景技術】
【０００２】
電磁切換弁を例にとって説明すると、従来、電磁切換弁においては、ボディ内に摺動可能に挿入され、スプリングによって中立状態に付勢されるスプールを、電磁ソレノイドの励磁により、プッシュピンを介して押圧して移動させて、流路を切り換えるようになっている。
【０００３】
このような電磁ソレノイドを駆動するための従来のソレノイド駆動回路と電流制御回路としては、図７に示すものが知られている。スイッチング素子ＳＷが電磁ソレノイド１に直列に接続されており、スイッチング素子ＳＷのゲートには、電流制御回路４からのスイッチング制御信号が印加されるようになっている。そして、図８に示すように、外部から入力される励磁指令がＯＮになると、電流制御回路４から、励磁指令ＯＮの間中ＯＮとなるスイッチ制御信号が出力され、電源電圧による定格のソレノイド電流を流し、励磁指令がＯＦＦになると、電流制御回路４からのスイッチ制御信号をＯＦＦとする。尚、電磁ソレノイドには、サージアブソーバとしてのバリスタ２が並列に接続されている。
【０００４】
しかしながら図７に示す回路であると、スプールの切換完了後にも、電源電圧による定格のソレノイド電流が流れ続ける。スプールをスプリングの付勢力に抗して切換状態を保持するために本来必要な電流は、切換時の定格のソレノイド電流よりも小さくて済むために、切換完了後も定格のソレノイド電流を流し続けると、そのほとんどがジュール熱となって放熱してしまい、消費電力の無駄となってしまうという問題がある。
【０００５】
かかる問題を回避するために、特許文献１で提案する駆動回路では、図９に示すように、電源の両端子間に、電磁ソレノイド１と第１スイッチング素子ＳＷ１とを直列に接続し、その電磁ソレノイド１に、還流ダイオード６と第２スイッチング素子ＳＷ２との直列回路と、サージアブソーバ２とをそれぞれ並列に接続している。電流制御回路４は、第１スイッチング素子ＳＷ１と第２スイッチング素子ＳＷ２とをＯＮ／ＯＦＦ制御しており、図１０に示すように、励磁指令がＯＮの間、第２スイッチング素子をＯＮにし、励磁指令がＯＮになってからスプールによる切換が完了するまでは、第１スイッチング素子をＯＮにし続け、その後、励磁指令がＯＦＦになるまでは、第１スイッチング素子を所定の周期でＯＮ／ＯＦＦして電磁ソレノイドに流れる電流を制御している。
【０００６】
これによって、スプールの移動による切換完了までは電磁ソレノイド１に定格電流を流してスプールを駆動する励磁電流とし、切換完了後はスプールが切換状態を保つために十分なソレノイド吸引力となるような保持電流となるように、スイッチング制御することにより電磁ソレノイド１に流れる電流を低減する。このとき、スイッチング制御により電磁ソレノイド１への電圧印加がＯＦＦになる時間は、ソレノイド１に蓄えられた磁気エネルギーによる電流を還流ダイオード６を経由してソレノイド１に流している。また、励磁指令がＯＦＦになると、還流ダイオード６を経由する還流回路を絶って、ソレノイドに蓄えられた磁気エネルギーによる電流をサージアブソーバ２で吸収して応答遅れが生じないようにしている。こうして、特許文献１の構成によれば消費電力を低減させることができる。
【０００７】
【特許文献１】特開２００１−１３２８６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、電源電圧の変動があった場合、それに伴って保持電流が変動するため、変動の大きさによっては、保持電流が低くなりすぎて、ソレノイドを十分に保持することができず、切換不良を起こすおそれがある、という問題がある。
【０００９】
このような電源電圧の変動は、例えば、共通の電源電圧によって複数の電磁切換弁を独自のタイミングでＯＮ／ＯＦＦ制御する場合において、１つの電磁切換弁が保持状態にあるときに、別の電磁切換弁がＯＮとなるとき等に発生するおそれがある。
【００１０】
または、他の例として、電源にバッテリーを使う場合、バッテリーの出力電圧が充電直後は高く（定格電圧よりも高く）、経時的に漸次減少していく、という時間的にゆっくりとした変動が挙げられる。この場合、充電直後のフル出力は、消費電力の無駄使いとなり、バッテリーの消耗を早めることになる。
【００１１】
一般的に電源電圧変動に対する常套的解決手段としては、保持電流を検出しフィードバックして、パルス幅を制御するようなＰＷＭ制御を行なうことが考えられるが、そのような解決手段は、負荷毎にそれぞれ電流検出回路とＰＷＭ制御演算回路を設ける必要があるため構成が複雑になり、品質的にも故障発生確立が高く、高価になるという問題がある。
【００１２】
本発明はかかる課題に鑑みなされたもので、負荷に流れる電流を電圧のデューティ比で制御するものにおいて、電源電圧の影響を受けない電流制御回路を提供することをその目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明のうち請求項１記載の発明は、電源電圧Ｖｐに基づき２つの異なる電圧Ｖｏｈ、Ｖｏｌが発振出力可能となり、該２つの電圧のデューティ比Ｒｄ＝ｔｖｏｈ／（ｔｖｏｈ＋ｔｖｏｌ）、（ｔｖｏｈ：Ｖｏｈの出力継続時間、ｔｖｏｌ：Ｖｏｌの出力継続時間、｜Ｖｏｈ｜＞｜Ｖｏｌ｜）によって負荷に流れる電流を制御するための電流制御回路において、
電源電圧Ｖｐが上昇するに連れてデューティ比が減少し、電源電圧Ｖｐが減少するに連れてデューティ比が増加する特性をそれ自身が持つ発振回路を有することを特徴とする。
【００１４】
請求項２記載の発明は、電源電圧Ｖｐに基づき２つの異なる電圧Ｖｏｈ、Ｖｏｌが発振出力可能となり、該２つの電圧のデューティ比Ｒｄ＝ｔｖｏｈ／（ｔｖｏｈ＋ｔｖｏｌ）、（ｔｖｏｈ：Ｖｏｈの出力継続時間、ｔｖｏｌ：Ｖｏｌの出力継続時間、｜Ｖｏｈ｜＞｜Ｖｏｌ｜）によって負荷に流れる電流を制御する電流制御回路において、
電源電圧Ｖｐの変動割合よりも、等価印加電圧Ｖｅ≡Ｖｐ・Ｒｄの変動割合が小さくなるようにデューティ比Ｒｄが変化する特性をそれ自身が持つ発振回路を有することを特徴とする。
【００１５】
請求項３記載の発明は、請求項１または２記載の前記発振回路が、オペアンプを用いた無安定マルチバイブレータからなることを特徴とする。
【００１６】
請求項４記載の発明は、請求項３記載の前記発振回路が、オペアンプを用いた無安定マルチバイブレータからなり、該オペアンプは、その電源電圧として、前記電源電圧Ｖｐまたは前記電源電圧Ｖｐの変動を反映した電圧が供給され、発振時に、その−側端子に、直列接続された抵抗ＲｔとコンデンサＣｔとの接続点が接続され、その＋側端子に、一端にオペアンプの出力電圧が印加された抵抗Ｒｆの他端と一端に所定電圧Ｖｚが印加された抵抗Ｒｓの他端との接続点が接続されることを特徴とする。
【００１７】
請求項５記載の発明は、請求項４記載の抵抗Ｒｆと抵抗Ｒｓの抵抗値の比率が、電源電圧Ｖｐの変動割合に対する等価印加電圧Ｖｅ＝Ｖｐ・Ｒｄの変動割合が所望の範囲となるように設定されることを特徴とする。
【００１８】
請求項６記載の発明は、請求項１ないし５のいずれか１項に記載の前記発振回路が、電源電圧Ｖｐ＞所定電圧Ｖｚを満足する場合には発振して２つの電圧Ｖｏｈ、Ｖｏｌを交互に出力し、電源電圧Ｖｐ＜所定電圧Ｖｚを満足する場合には発振を停止してＶｏｈのみを出力することを特徴とする。
【００１９】
請求項７記載の発明は、請求項４ないし６のいずれか１項に記載の前記所定電圧Ｖｚが、ツェナダイオードＺＤからなる基準電圧回路によって生成されることを特徴とする。
【００２０】
請求項８記載の発明は、請求項７記載の前記基準電圧回路が、複数の所定電圧のうちのいずれかの所定電圧を選択的に出力可能であることを特徴とする。
【００２１】
請求項９記載の発明は、請求項１ないし８のいずれか１項に記載の前記電源電圧が、バッテリー電圧であることを特徴とする。
【００２２】
請求項１０記載の発明は、請求項１ないし９のいずれか１項に記載の電流制御回路が、可動部材を復元力に抗した位置に維持するために負荷に流すことが必要な保持電流のための回路であることを特徴とする。
【００２３】
請求項１１記載の発明は、請求項１０記載のものが、電磁切換弁の電磁ソレノイドの保持電流のための回路であることを特徴とする。
【発明の効果】
【００２４】
請求項１記載の発明によれば、電源電圧が上昇するに連れてデューティ比が減少し、電源電圧が減少するに連れてデューティ比が増加する特性を発振回路がそれ自身で持つことにより、電源電圧の変動に拘わらず、負荷に流れる電流をほぼ等しくなるように補正することができる。発振回路自身によるデューティ比の変化を利用するので、複雑なフィードバック制御を不要とすることができ、回路構成を簡単にすることができ、よって、低コストで達成することができる。
【００２５】
請求項２記載の発明によれば、電源電圧Ｖｐの変動よりも等価印加電圧Ｖｅ≡Ｖｐ・Ｒｄの変動が小さくなるようにデューティ比Ｒｄが変化する特性を発振回路がそれ自身で持つことにより、電源電圧の変動に拘わらず、負荷に流れる電流をほぼ等しくなるように補正することができる。発振回路自身によるデューティ比の変化を利用するので、複雑なフィードバック制御を不要とすることができ、回路構成を簡単にすることができ、よって、低コストで達成することができる。
【００２６】
請求項３記載の発明によれば、上記特性を持つ回路としてオペアンプを用いた無安定マルチバイブレータとすることで、特殊部品を用いることなく、回路構成を簡単にすることができる。
【００２７】
請求項４記載の発明によれば、オペアンプの電源電圧として、前記電源電圧Ｖｐまたは前記電源電圧Ｖｐの変動を反映した電圧が供給され、オペアンプの＋側端子に出力電圧と所定電圧との電圧を抵抗Ｒｓと抵抗Ｒｆとで分圧した電圧が帰還されることにより、電源電圧の上昇と共に等価印加電圧が増加するという常識に反して、ほぼ一定の等価印加電圧とすることができる。
【００２８】
請求項５記載の発明によれば、抵抗Ｒｆと抵抗Ｒｓの比率を適宜に設定することにより、要求される等価印加電圧の変動割合を満足するように簡単に設計することができるようになる。
【００２９】
請求項６記載の発明によれば、電源電圧が高いときには発振し、電源電圧が低いときには発振しないようにして、電源電圧が高いときの消費電力を節約することができるようになる。
【００３０】
請求項７記載の発明によれば、ツェナダイオードによって所定電圧を簡単に生成することができると共に、電源電圧ＶｐがＶｚよりも小さくなると、所定電圧が印加されないようにして、発振を停止させることができるようになる。
【００３１】
請求項８記載の発明によれば、複数の所定電圧のうちのいずれかの所定電圧を選択的に出力することにより、きめ細かい制御を行なうことができるようになる。
【００３２】
請求項９記載の発明によれば、本発明を経時変化するバッテリー電圧に適用することで、経時変化による影響を緩和させることができるようになる。
【００３３】
請求項１０記載の発明によれば、本発明を、可動部材を移動させるためではなく、可動部材を復元力に抗した位置を維持するために負荷に流すことが必要な保持電流のための回路として適用することができる。
【００３４】
請求項１１記載の発明によれば、本発明を電磁切換弁の電磁ソレノイドの保持電流のための回路として適用することができる。
【発明を実施するための最良の形態】
【００３５】
以下、図面を用いて本発明の実施の形態を説明する。
図１は、本発明の電流制御回路を含み負荷に電流を流すための回路のブロック図の一例である。
【００３６】
図１において、負荷はソレノイド１０であり、ソレノイド１０にはソレノイド駆動回路１２が接続される。ソレノイド駆動回路１２は例えば、図７や特許文献１で示されたような図９のソレノイド駆動回路とすることができ、電源電圧Ｖｐがそれぞれ供給されている。ソレノイド駆動回路１２には、ソレノイドの励磁電流の制御を行なう電流制御回路１４と、本発明による保持電流の制御を行なうための電流制御回路１６と、指令信号を出すための入力信号処理回路１８からの信号がゲート回路を介して入力される。
【００３７】
電流制御回路１４は、励磁指令がＯＮとなると、所定時間ＯＮとなる矩形波信号を出力するもので、ワンショット回路で構成される。この所定時間とは、電磁切換弁であれば可動部材となるスプールが移動して切換完了するのに必要な時間となる。
【００３８】
電流制御回路１６は発振回路からなり、以下で詳述するように、そのデューティ比が電源電圧により変化する特性を持つ。この電流制御回路１４と電流制御回路１６との出力をＯＲ回路等で加算することにより、図１０（ｂ）に示すようなスイッチ制御信号が生成される。
【００３９】
図１は、ソレノイド１０が電磁切換弁の電磁ソレノイドとして使用された例である。複数のソレノイド１０に対応して、各々ソレノイド駆動回路１２、電流制御回路１４及び入力信号処理回路１８が備えられている。但し、電流制御回路１６は共通となっており、そのために、電流制御回路１６は、各電磁切換弁のＯＮ／ＯＦＦの影響を受けて電源電圧が変動しやすい状況にある。
【００４０】
図２は、本発明による電流制御回路１６の詳細回路図であり、発振回路であるオペアンプを用いた無安定マルチバイブレータ２０で構成される。
【００４１】
図において、無安定マルチバイブレータ２０は、オペアンプ２２を備えており、オペアンプ２２の電源電圧としては、一定電圧ではなく変動し得る電源電圧Ｖｐが供給される。この場合、電源電圧Ｖｐそのものではなくとも、電源電圧Ｖｐに比例する電圧等の電源電圧Ｖｐの変動を反映した電圧が供給されればよい。そして、オペアンプ２２の−側端子には、コンデンサＣｔと抵抗Ｒｔとからなる直列回路２４の抵抗ＲｔとコンデンサＣｔとの接続点が接続される。また、オペアンプ２２の＋側端子には、抵抗Ｒｓと抵抗Ｒｆとの接続点が接続される。抵抗Ｒｆの一端には、オペアンプ２２の出力電圧Ｖｏが印加される。そして、抵抗Ｒｓの一端には、基準電圧回路２６を構成するツェナダイオードＺＤが接続されており、変動し得る電源電圧Ｖｐに対して所定電圧Ｖｚが印加されている。よって、オペアンプ２２の＋側端子には、出力電圧Ｖｏと所定電圧Ｖｚとの電圧を抵抗Ｒｓと抵抗Ｒｆとで分圧した電圧が正帰還されている。
【００４２】
以上の無安定マルチバイブレータの作用を説明すると、次のようになる。抵抗Ｒｓと抵抗Ｒｆとの接続点の電圧Ｖｔは、
【００４３】
【数１】
となる。ここで、
【数２】
とおいた。
【００４４】
オペアンプ２２の出力が、Ｖｏ＝Ｖｏｈのとき、つまり電流を吐き出す方向で飽和しているときは、コンデンサＣｔに充電中であり、抵抗Ｒｓと抵抗Ｒｆとの接続点の電圧Ｖｔは、（１）式より
【００４５】
【数３】
となり、オペアンプ２２の出力が、Ｖｏ＝Ｖｏｌのとき、つまり、電流を吸い込む方向で飽和しているときは、コンデンサＣｔから放電中であり、抵抗Ｒｓと抵抗Ｒｆとの接続点の電圧Ｖｔは、（１）式より
【００４６】
【数４】
となる。
【００４７】
コンデンサＣｔの電圧をＶｃ（ｔ）とすると、充電中は、
【数５】
となる。ここで、τ≡Ｃｔ・Ｒｔであり、Ｖｃｌは発振が持続しているときのＶｃの最小値で、充電の初期値となる。また、放電中は、
【００４８】
【数６】
となり、Ｖｃｈは発振が持続しているときのＶｃの最大値で、放電の初期値となる。
【００４９】
オペアンプ２２の出力は、Ｖｃ＝Ｖｔのときに反転するから、Ｖｃｌ＝Ｖｔｌ、Ｖｃｈ＝Ｖｔｈである。
【００５０】
コンデンサＣｔの電圧がＶｃｈになるまでの充電時間をｔｃとすると、（４）式から
【数７】
となるので、この式を変形すると、充電時間ｔｃは、
【数８】
で求められる。ここに、（２）、（３）式を用いて、Ｖｔｈ、Ｖｔｌを消去して整理すると、
【００５１】
【数９】
となる。
【００５２】
同様に、コンデンサＣｔの電圧がＶｃｌになるまでの放電時間をｔｄとすると、（５）式から
【００５３】
【数１０】
となるので、この式を変形すると、放電時間ｔｄは、
【００５４】
【数１１】
となる。ここに、（２）、（３）式を用いて、Ｖｔｈ、Ｖｔｌを消去して整理すると、
【００５５】
【数１２】
となる。
【００５６】
発振周期Ｔは、
【数１３】
であり、デューティ比Ｒｄは、Ｒｄ＝ｔｃ／Ｔであるから、
【００５７】
【数１４】
となる。上記式からＲｄは、時定数τには無関係であることが分かる。
【００５８】
図１に例示するように電源電圧Ｖｐが供給されると共にその電源電圧Ｖｐの供給が電流制御回路１６のデューティ比Ｒｄによってスイッチング制御されるソレノイド１０に対して実質的に印加される等価印加電圧は、Ｖｅ＝Ｒｄ×Ｖｐとなる。
【００５９】
オペアンプ２２の電源電圧は、電源電圧Ｖｐの変動下にあるので、Ｖｏｈは電源電圧Ｖｐの影響を受け、通常電源電圧Ｖｐより若干小さい値を持つ一方、Ｖｏｌは電源電圧Ｖｐの影響をほとんど受けない。さらにオペアンプ２２には、その＋側端子に出力電圧Ｖｏ（Ｖｏｈ，Ｖｏｌ）と所定電圧Ｖｚとの電圧を抵抗Ｒｓと抵抗Ｒｆとで分圧した電圧が帰還されており、抵抗Ｒｓの一端には電源電圧Ｖｐによらない所定電圧Ｖｚが印加されるために、電源電圧Ｖｐの変動の影響を受けてデューティ比Ｒｄ＝ｔｖｏｈ／（ｔｖｏｈ＋ｔｖｏｌ）、（ｔｖｏｈ＝ｔｃ：Ｖｏｈの出力継続時間、ｔｖｏｌ＝ｔｄ：Ｖｏｌの出力継続時間）が変化する特性を持つ。具体的には、電源電圧Ｖｐが上昇するに連れて、デューティ比が減少し、電源電圧が減少するに連れて、デューティ比が増加する特性を備える。このとき、発振周波数も変化する。この特性は、外部の電流値といった検出値をフィードバック制御する必要なく、無安定マルチバイブレータ２０自身によって達成されるために、この特性を利用すれば、特別な部品を用いることなく簡単な構成で電源電圧Ｖｐを相殺して、等価印加電圧Ｖｅが電源電圧Ｖｐの変動割合よりも小さい変動割合となるようにすることができる。
【００６０】
さらに、ｋを適切な範囲の値に選択することによって、電源電圧Ｖｐの変動に対する等価印加電圧Ｖｅ＝Ｒｄ×Ｖｐの変動が所定の範囲に収まるように設定することができる。
【００６１】
ここで、ｋの値とデューティ比Ｒｄの関係、ｋの値と等価印加電圧Ｖｅとの関係を定性的に見るために、Ｖｐ＝Ｖｐｓ（１＋ΔＶｐ）（Ｖｐｓ：基準電圧（または定格電圧））とし、便宜上、Ｖｏｈ＝Ｖｐ−ａ・Ｖｐｓ、Ｖｏｌ＝ｂ・Ｖｐｓ、Ｖｚ＝ｃ・Ｖｐｓとして、（８）式を用いて、様々なｋ（０＜ｋ＜１）に対して、Ｖｐ／Ｖｐｓを横軸に、デューティ比Ｒｄを縦軸としたグラフを描くと図３Ａに示すようになり、Ｖｐ／Ｖｐｓを横軸に、Ｖｅ／Ｖｅｓ（Ｖｅｓは、Ｖｐ＝ＶｐｓのときのＶｅである）を縦軸としたグラフを描くと、図３Ｂに示すようになる。尚、図３のグラフを作成するに当たり、ａ、ｂ、ｃのパラメータについては、（ａ）はｃ＝０．４、即ちＶｚ＝０．４Ｖｐｓ、（ｂ）はｃ＝０．６、即ちＶｚ＝０．６Ｖｐｓとし、ａ＝０．０４、ｂ＝０．０３とした。実際の一般的なオペアンプでは、上述のように、Ｖｏｈは、オペアンプに供給される電源電圧に対して１Ｖ程度低く、また、Ｖｏｌは、オペアンプに供給される電源電圧にほとんど依存しないほぼ一定値をとるが、上記式のようにＶｏｈ＝Ｖｐ−ａ・Ｖｐｓ、Ｖｏｌ＝ｂ・Ｖｐｓと近似してもその傾向は変わるものではない。
【００６２】
図３Ａから、電源電圧Ｖｐの基準電圧（定格電圧）Ｖｐｓの増加・減少に対して、デューティ比Ｒｄが反対の減少・増加の傾向になることが分かり、図３Ｂから、電源電圧Ｖｐの基準電圧（定格電圧）Ｖｐｓに対する変動割合に対して、等価印加電圧Ｖｅの基準等価印加電圧Ｖｅｓに対する変動割合を小さくすることができることが分かる。ｋを所望の範囲（例えば０．９前後または０．９以上）に設定することにより、等価印加電圧Ｖｅをほとんど変化しないようにすることができる。よって、要求される許容変動幅に対して、これを満足するようにＲｓとＲｆを選択することによって、仕様を満足する回路の設計を行なうことができる。
【００６３】
以上の例は、電流制御回路１６の随時の電源電圧変動に対応する例であったが、本発明は電源電圧が所定値以上にあるときにデューティ比をその電源電圧に応じて発振させて、所定値以下の範囲で発振させないようにして、使用することも可能である。
【００６４】
この場合に、図２の回路構成は変わらないが、Ｖｚの値を、前記所定値となるように設定する。Ｖｐ＞Ｖｚの関係にある場合には、図２の等価回路は図４（ａ）のように表され、電流制御回路１６は、電源電圧Ｖｐの大きさに依存したデューティ比で発振する。一方、Ｖｐ＜Ｖｚの関係にある場合には、図２の等価回路は図４（ｂ）のように表され、常時、Ｖｔ＞Ｖｏｈとなり、発振が停止する。
【００６５】
これによれば、例えば図５に示すように、電源電圧Ｖｐが経時的に減少していく傾向のあるバッテリー電圧のようなものの場合に、電源電圧Ｖｐが所定電圧Ｖｚよりも大きい範囲では発振して、電源電圧Ｖｐが低下して所定電圧Ｖｚよりも小さくなると、発振が停止する。よって、所定電圧Ｖｚを定格電圧に設定すれば、電源電圧Ｖｐが定格電圧以上である場合には発振をして消費電力を節約し、電源電圧が定格電圧以下となった場合には、フル出力とすることができるようになる。
【００６６】
図６は、本発明によるさらに別の発振回路２０−１を持つ電流制御回路の例であり、この例では、基準電圧回路２６−１が複数の所定電圧Ｖｚを出力可能となっている点で、前実施形態と異なっている。具体的には、基準電圧回路２６−１は、電圧の異なるツェナダイオードＶｚ１、Ｖｚ２、及びスイッチＳ１を有しており、切換信号により所定電圧Ｖｚ１と所定電圧Ｖｚ２を切り換えている。
【００６７】
所定電圧Ｖｚ１と所定電圧Ｖｚ２との値の設定及び切換を適宜行なうことにより、さらに細かい制御が可能となる。例えば、所定電圧Ｖｚ１と所定電圧Ｖｚ２とを切り換えることで、基準デューティ比を変化させることが可能になる。または、所定電圧Ｖｚ１によって発振を停止させ、所定電圧Ｖｚ２によって発振を発生させる、または、その逆の制御を行なうといったことも可能である。さらには、図５の制御と組み合わせて、図５（ａ）の電源電圧Ｖｐの経時的変化に対する閾値をＶｚ１に設定する一方で、所定電圧Ｖｚ２によって、デューティ比を変化させるといった制御も可能である。
【００６８】
本実施形態によれば、以下の効果を有する。
・簡単な構成で電源電圧の変動に対して補正を行なうことができ、低コストで実現できる。
・電源の定格電圧に対して使用上許容できる範囲を広げることができる。使用上許可する電圧を低めに設定すると、保持電流を予め高めに設定する必要があり、省エネルギー効果を損なうことになり、逆に保持電流を低めにすると使用する電圧の許容範囲が狭くなるが、本発明では、かかる問題を一掃することができる。
・負荷への電流値を電圧のデューティ比により制御しているために、定格電圧が同じであれば、異なる電力の負荷に対して同じ電流制御回路を使用することができる。例えば、電磁切換弁においても、弁のサイズによって、必要な励磁電流、保持電流の値が異なるソレノイドが複数種類あるが、同じデューティ比制御が適用できるので、これらの複数のソレノイドに対して１つの電流制御回路を共通に使用することができ、低コストとすることができる。
【００６９】
尚、以上の例においては、電磁切換弁におけるソレノイドのための電流制御回路を例にとったが、これに限るものではなく、電流制御が必要な任意の負荷に対して適用することが可能である。例えば、電磁開閉器の場合においても、コイルの焼付け・発熱を防止するために、保持電流を励磁電流よりも低くすると好ましいが、そのような保持電流の電流制御回路として、本発明の電流制御回路は適用可能である。
【図面の簡単な説明】
【００７０】
【図１】本発明の電流制御回路を含み負荷に電流を流すための回路のブロック図の一例である。
【図２】本発明の電流制御回路の回路図である。
【図３Ａ】ｋ＝Ｒｆ／（Ｒｓ＋Ｒｆ）の値に応じた電源電圧の変動に対するデューティ比の変化を表すグラフである。
【図３Ｂ】ｋ＝Ｒｆ／（Ｒｓ＋Ｒｆ）の値に応じた電源電圧の変動に対する等価印加電圧の変動を表すグラフである。
【図４】（ａ）はＶｐ＞Ｖｚの関係にある場合の図２の等価回路、（ｂ）はＶｐ＜Ｖｚの関係にある場合の図２の等価回路である。
【図５】電源電圧Ｖｐが経時的に減少していく場合の、出力電圧と等価印加電圧の波形図である。
【図６】本発明によるさらに別の電流制御回路の回路図である。
【図７】従来の電磁切換弁の電磁ソレノイドを駆動するためのソレノイド駆動回路と電流制御回路を表す回路図である。
【図８】図７の回路の励磁指令、スイッチ制御信号及びソレノイド電流の波形図である。
【図９】さらに別の従来の電磁切換弁の電磁ソレノイドを駆動するためのソレノイド駆動回路と電流制御回路を表す回路図である。
【図１０】図９の回路の励磁指令、スイッチ制御信号及びソレノイド電流の波形図である。
【符号の説明】
【００７１】
１０ ソレノイド（負荷）
１６ 電流制御回路
２０ 無安定マルチバイブレータ（発振回路）
２２ オペアンプ
２６ 基準電圧回路
Ｒｓ，Ｒｆ 抵抗
ＺＤ ツェナダイオード
【特許請求の範囲】
【請求項１】
電源電圧Ｖｐに基づき２つの異なる電圧Ｖｏｈ、Ｖｏｌが発振出力可能となり、該２つの電圧のデューティ比Ｒｄ＝ｔｖｏｈ／（ｔｖｏｈ＋ｔｖｏｌ）、（ｔｖｏｈ：Ｖｏｈの出力継続時間、ｔｖｏｌ：Ｖｏｌの出力継続時間、｜Ｖｏｈ｜＞｜Ｖｏｌ｜）によって負荷に流れる電流を制御するための電流制御回路において、
電源電圧Ｖｐが上昇するに連れてデューティ比が減少し、電源電圧Ｖｐが減少するに連れてデューティ比が増加する特性をそれ自身が持つ発振回路を有することを特徴とする電流制御回路。
【請求項２】
電源電圧Ｖｐに基づき２つの異なる電圧Ｖｏｈ、Ｖｏｌが発振出力可能となり、該２つの電圧のデューティ比Ｒｄ＝ｔｖｏｈ／（ｔｖｏｈ＋ｔｖｏｌ）、（ｔｖｏｈ：Ｖｏｈの出力継続時間、ｔｖｏｌ：Ｖｏｌの出力継続時間、｜Ｖｏｈ｜＞｜Ｖｏｌ｜）によって負荷に流れる電流を制御する電流制御回路において、
電源電圧Ｖｐの変動割合よりも、等価印加電圧Ｖｅ≡Ｖｐ・Ｒｄの変動割合が小さくなるようにデューティ比Ｒｄが変化する特性をそれ自身が持つ発振回路を有することを特徴とする電流制御回路。
【請求項３】
前記発振回路は、オペアンプを用いた無安定マルチバイブレータからなることを特徴とする請求項１または２記載の電流制御回路。
【請求項４】
前記発振回路は、オペアンプを用いた無安定マルチバイブレータからなり、該オペアンプは、その電源電圧として、前記電源電圧Ｖｐまたは前記電源電圧Ｖｐの変動を反映した電圧が供給され、発振時に、その−側端子に、直列接続された抵抗ＲｔとコンデンサＣｔとの接続点が接続され、その＋側端子に、一端にオペアンプの出力電圧が印加された抵抗Ｒｆの他端と一端に所定電圧Ｖｚが印加された抵抗Ｒｓの他端との接続点が接続されることを特徴とする請求項１または２記載の電流制御回路。
【請求項５】
前記抵抗Ｒｆと抵抗Ｒｓの抵抗値の比率が、電源電圧Ｖｐの変動割合に対する等価印加電圧Ｖｅ＝Ｖｐ・Ｒｄの変動割合が所望の範囲となるように設定されることを特徴とする請求項４記載の電流制御回路。
【請求項６】
前記発振回路は、電源電圧Ｖｐ＞所定電圧Ｖｚを満足する場合には発振して２つの電圧Ｖｏｈ、Ｖｏｌを交互に出力し、電源電圧Ｖｐ＜所定電圧Ｖｚを満足する場合には発振を停止してＶｏｈのみを出力することを特徴とする請求項１ないし５のいずれか１項に記載の電流制御回路。
【請求項７】
前記所定電圧Ｖｚは、ツェナダイオードＺＤからなる基準電圧回路によって生成されることを特徴とする請求項４ないし６のいずれか１項に記載の電流制御回路。
【請求項８】
前記基準電圧回路は、複数の所定電圧のうちのいずれかの所定電圧を選択的に出力可能であることを特徴とする請求項７記載の電流制御回路。
【請求項９】
前記電源電圧は、バッテリー電圧であることを特徴とする請求項１ないし８のいずれか１項に記載の電流制御回路。
【請求項１０】
可動部材を復元力に抗した位置に維持するために前記負荷に流すことが必要な保持電流のための回路であることを特徴とする請求項１ないし９のいずれか１項に記載の電流制御回路。
【請求項１１】
電磁切換弁の電磁ソレノイドの保持電流のための回路であることを特徴とする請求項１０記載の電流制御回路。
【請求項１】
電源電圧Ｖｐに基づき２つの異なる電圧Ｖｏｈ、Ｖｏｌが発振出力可能となり、該２つの電圧のデューティ比Ｒｄ＝ｔｖｏｈ／（ｔｖｏｈ＋ｔｖｏｌ）、（ｔｖｏｈ：Ｖｏｈの出力継続時間、ｔｖｏｌ：Ｖｏｌの出力継続時間、｜Ｖｏｈ｜＞｜Ｖｏｌ｜）によって負荷に流れる電流を制御するための電流制御回路において、
電源電圧Ｖｐが上昇するに連れてデューティ比が減少し、電源電圧Ｖｐが減少するに連れてデューティ比が増加する特性をそれ自身が持つ発振回路を有することを特徴とする電流制御回路。
【請求項２】
電源電圧Ｖｐに基づき２つの異なる電圧Ｖｏｈ、Ｖｏｌが発振出力可能となり、該２つの電圧のデューティ比Ｒｄ＝ｔｖｏｈ／（ｔｖｏｈ＋ｔｖｏｌ）、（ｔｖｏｈ：Ｖｏｈの出力継続時間、ｔｖｏｌ：Ｖｏｌの出力継続時間、｜Ｖｏｈ｜＞｜Ｖｏｌ｜）によって負荷に流れる電流を制御する電流制御回路において、
電源電圧Ｖｐの変動割合よりも、等価印加電圧Ｖｅ≡Ｖｐ・Ｒｄの変動割合が小さくなるようにデューティ比Ｒｄが変化する特性をそれ自身が持つ発振回路を有することを特徴とする電流制御回路。
【請求項３】
前記発振回路は、オペアンプを用いた無安定マルチバイブレータからなることを特徴とする請求項１または２記載の電流制御回路。
【請求項４】
前記発振回路は、オペアンプを用いた無安定マルチバイブレータからなり、該オペアンプは、その電源電圧として、前記電源電圧Ｖｐまたは前記電源電圧Ｖｐの変動を反映した電圧が供給され、発振時に、その−側端子に、直列接続された抵抗ＲｔとコンデンサＣｔとの接続点が接続され、その＋側端子に、一端にオペアンプの出力電圧が印加された抵抗Ｒｆの他端と一端に所定電圧Ｖｚが印加された抵抗Ｒｓの他端との接続点が接続されることを特徴とする請求項１または２記載の電流制御回路。
【請求項５】
前記抵抗Ｒｆと抵抗Ｒｓの抵抗値の比率が、電源電圧Ｖｐの変動割合に対する等価印加電圧Ｖｅ＝Ｖｐ・Ｒｄの変動割合が所望の範囲となるように設定されることを特徴とする請求項４記載の電流制御回路。
【請求項６】
前記発振回路は、電源電圧Ｖｐ＞所定電圧Ｖｚを満足する場合には発振して２つの電圧Ｖｏｈ、Ｖｏｌを交互に出力し、電源電圧Ｖｐ＜所定電圧Ｖｚを満足する場合には発振を停止してＶｏｈのみを出力することを特徴とする請求項１ないし５のいずれか１項に記載の電流制御回路。
【請求項７】
前記所定電圧Ｖｚは、ツェナダイオードＺＤからなる基準電圧回路によって生成されることを特徴とする請求項４ないし６のいずれか１項に記載の電流制御回路。
【請求項８】
前記基準電圧回路は、複数の所定電圧のうちのいずれかの所定電圧を選択的に出力可能であることを特徴とする請求項７記載の電流制御回路。
【請求項９】
前記電源電圧は、バッテリー電圧であることを特徴とする請求項１ないし８のいずれか１項に記載の電流制御回路。
【請求項１０】
可動部材を復元力に抗した位置に維持するために前記負荷に流すことが必要な保持電流のための回路であることを特徴とする請求項１ないし９のいずれか１項に記載の電流制御回路。
【請求項１１】
電磁切換弁の電磁ソレノイドの保持電流のための回路であることを特徴とする請求項１０記載の電流制御回路。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３Ａ】
【図３Ｂ】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００７−１８０８６４（Ｐ２００７−１８０８６４Ａ）
【公開日】平成１９年７月１２日（２００７．７．１２）
【国際特許分類】
【出願番号】特願２００５−３７６５９２（Ｐ２００５−３７６５９２）
【出願日】平成１７年１２月２７日（２００５．１２．２７）
【出願人】（０００００３３８８）株式会社トキメック (103)
【Ｆターム（参考）】
【公開日】平成１９年７月１２日（２００７．７．１２）
【国際特許分類】
【出願日】平成１７年１２月２７日（２００５．１２．２７）
【出願人】（０００００３３８８）株式会社トキメック (103)
【Ｆターム（参考）】
[ Back to top ]