電源回路
【課題】 過大電流が外部から流入しても、素子が破損するのを防止すること。
【解決手段】 トランスＴの二次側に、前記ＦＥＴ２および３とチョークコイルＬとコンデンサＣとの他、フォトカプラＰＣ１，ＰＣ２と、トランジスタＴｒ１，Ｔｒ２とを有し、トランスＴの一次側の主スイッチ１が故障したとき、外部電源Ｅから過電流が流入しても、これらフォトカプラＰＣ１，ＰＣ２とトランジスタＴｒ１，Ｔｒ２とによってＦＥＴ２，ＦＥＴ３の双方がオンするのを防止できるように構成されている。
【解決手段】 トランスＴの二次側に、前記ＦＥＴ２および３とチョークコイルＬとコンデンサＣとの他、フォトカプラＰＣ１，ＰＣ２と、トランジスタＴｒ１，Ｔｒ２とを有し、トランスＴの一次側の主スイッチ１が故障したとき、外部電源Ｅから過電流が流入しても、これらフォトカプラＰＣ１，ＰＣ２とトランジスタＴｒ１，Ｔｒ２とによってＦＥＴ２，ＦＥＴ３の双方がオンするのを防止できるように構成されている。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、直流入力電圧をスイッチング素子によって矩形状のパルス電圧に変換し、変換されたパルス電圧をトランスの一次巻線に印加し、トランスの二次巻線から取り出された電圧を、整流，平滑して直流電圧を出力端子に出力する電源回路に関するものである。
【０００２】
【従来の技術】図２は、従来の電源回路を示す回路図である。この電源回路は、トランスＴの一次側に，図示しない直流電源，ＭＯＳ−ＦＥＴからなる主スイッチ１を有し、トランスＴの二次側に同期整流用のＭＯＳ−ＦＥＴ（以下、ＦＥＴという）２，転流用のＭＯＳ−ＦＥＴ（以下、ＦＥＴという）３，出力用のチョークコイルＬ，平滑用のコンデンサＣをそれぞれ有している。なお、主スイッチ１のオン／オフに同期して、同期整流用のＦＥＴ２がオン／オフし、また転流用のＦＥＴ３がオフ／オンする。
【０００３】そして、主スイッチ１がオンすると、直流電源の電圧がトランスＴの一次巻線に印加され、トランスＴの二次巻線が誘起されることによって電圧が発生する。この二次巻線の電圧によりＦＥＴ２のゲートが正電圧となってＦＥＴ２がオンし、出力用のチョークコイルＬを介して負荷に所望電圧が供給される。
【０００４】一方、主スイッチ１がオフすると、トランスＴに蓄えられた電磁エネルギーによって二次巻線にフライバック電圧が発生する。この電圧により、ＦＥＴ３のゲートが正電圧となってＦＥＴ３がオンし、チョークコイルＬに蓄えられた電磁エネルギーがＦＥＴ３を介して負荷に供給される一方、ＦＥＴ２のゲートが負電圧となってオフする。また、上記フライバック電圧がゼロになると、ＦＥＴ３のゲート電圧がゼロになってＦＥＴ３がオフし、このとき主スイッチ１がオンすることにより、上述と同様の動作が繰り返されることとなる。
【０００５】上記電源回路は、複数が並列接続されており、一方の電源回路が何等かの事情によって動作しなくなった場合には、他方の電源回路側に設けられている外部電源Ｅによって負荷に電力が供給できるよう並列運転されるようになっている。
【０００６】
【発明が解決しようとする課題】ところで、上記に示す従来の電源回路は、元々はトランスＴの二次側にダイオードを用いていて発熱量が大きく、ヒートシンク等の放熱体を必要としてスペースの増大を招くことから、発熱量の小さなＭＯＳ−ＦＥＴ用い、小型化を実現できるようにしている。しかしながら、従来の電源回路は、複数の電源回路の並列運転時、一方の電源回路の主スイッチ１が故障等によって停止した場合、その電源回路の出力端子ｔ３，ｔ４に外部電源Ｅからの過大電流が流入すると、その電流により、停止している電源回路側のＦＥＴ２もしくはＦＥＴ３が破損するおそれがある。
【０００７】つまり、電源回路の一次側の主スイッチ１が停止したとき、外部電源Ｅから過大電流が流入すると、その電流が抵抗ｒ１，ｒ２によって分圧されてＦＥＴ２のゲートに充電されることによりＦＥＴ２がオンしたり、また抵抗ｒ３，ｒ４によって分圧されたＦＥＴ３のゲートに充電されるこによりＦＥＴ３がオンしたりする。そのようにＦＥＴ２或いはＦＥＴ３の何れかがオンすると、過大電流により多量に発熱して素子が破損するという問題があった。
【０００８】本発明は、上記従来技術の問題点に鑑み、その目的とするところは、並列運転時、外部電源からの過大電流が流入しても素子が破損するのを防止することができる電源回路を提供することにある。
【０００９】
【課題を解決するための手段】上記課題を解決するために本発明においては、以下の手段を採用した。請求項１記載の発明は、直流入力電圧をスイッチング素子によって所定電圧に変換し、変換した所定電圧をトランスの一次巻線に印加し、トランスの二次巻線から取り出された電圧を、同期整流用のＦＥＴと転流用のＦＥＴとチョークコイルと平滑用コンデンサとにより平滑化して出力端子に出力する電源回路において、前記スイッチング素子のオフ時、前記出力端子に接続されている外部電源から同期整流用のＦＥＴ及び転流用のＦＥＴの双方に電流が流れるのを防止する防止手段を有することを特徴とする。また請求項２記載の発明は、請求項１記載の電源回路において、前記防止手段は、フォトカプラと、ＮＰＮ型トランジスタとを有することを特徴とする。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を図１に基づいて説明する。図１は本発明の一実施の形態に係る電源回路を示し、図２と同一部分もしくは相当する部分には同一符号を付している。この電源回路は、トランスＴの一次側に、入力端子ｔ１，ｔ２に接続される直流入力電源（図示せず）と、直流入力電圧をスイッチングして所望電圧に変換する、ＭＯＳ−ＦＥＴからなる主スイッチ１を有している（図２参照）。一方、トランスＴの二次側には、同期整流用のＭＯＳ−ＦＥＴ（以下、単にＦＥＴと略称す）２と、転流用のＦＥＴ３と、出力用のチョークコイルＬと、平滑用のコンデンサＣとがそれぞれ設けられ、二次側に発生した電圧がチョークコイルＬとコンデンサＣとによって整流，平滑化して出力端子ｔ３，ｔ４に出力するようになっている。この点は従来技術と同様である。なお、図１ではトランスＴの一次側が省略して図示されている。
【００１１】そして、本実施形態においては、トランスＴの二次側に、前記ＦＥＴ２および３とチョークコイルＬとコンデンサＣとの他、フォトカプラＰＣ１，ＰＣ２と、トランジスタＴｒ１，Ｔｒ２とを有し、トランスＴの一次側の主スイッチ１が故障したとき、外部電源Ｅから過電流が流入しても、これらフォトカプラＰＣ１，ＰＣ２とトランジスタＴｒ１，Ｔｒ２とによってＦＥＴ２，ＦＥＴ３の双方がオンするのを防止できるように構成されている。
【００１２】即ち、トランスＴの二次巻線の端子ＡとＢとの間に、フォトカプラＰＣ１のダイオードおよび抵抗Ｒ１からなる直列回路が順方向に接続されると共に、その直列回路に対し、抵抗Ｒ２およびフォトカプラＰＣ２のダイオードからなる直列回路が接続されている。
【００１３】フォトカプラＰＣ１のトランジスタのコレクタが端子Ａに接続され、そのエミッタがトランジスタＴｒ１のベースに接続されている。トランジスタＴｒ１は、そのコレクタが端子Ａに接続されると共に、そのエミッタが抵抗Ｒ３およびダイオードＤ１間の接続部に接続されている。また、抵抗Ｒ３とＦＥＴ２のゲートとが直列接続され、ＦＥＴ２のソースがコンデンサＣとチョークコイルＬを介して端子Ａに接続されると共に、ＦＥＴ２のドレインが端子Ｂに接続されている。ＦＥＴ２のソースとゲート間に抵抗Ｒ４が接続されている。
【００１４】フォトカプラＰＣ２のトランジスタは、そのコレクタが端子Ｂ側における抵抗Ｒ１とフォトカプラＰＣ２のダイオードとの間に接続されると共に、そのエミッタがトランジスタＴｒ２のベースに接続されている。トランジスタＴｒ２は、そのエミッタがダイオードＤ２と抵抗Ｒ５との間に接続され、そのコレクタがフォトカプラＰＣ２のトランジスタのコレクタ側に接続されている。
【００１５】抵抗Ｒ５と抵抗Ｒ６とが直列に接続され、その間の接続部がＦＥＴ３のゲートに接続されている。ＦＥＴ３は、ソースがＦＥＴ２を介して二次巻線のＢ端子に接続され、そのドレインが二次巻線のＡ端子に接続されている。
【００１６】上記のように構成された電源回路の動作について説明する。電源回路が正常に動作する場合には、まず、主スイッチ１がオンし、トランスＴの一次側に直流電源が投入されると、二次巻線に誘起電流が発生することによって電圧が発生し、Ａ端子が＋になると共にＢ端子が−になる。これにより、フォトカプラＰＣ１と抵抗Ｒ１との直列回路に電流が流れ、フォトカプラＰＣ１の発光ダイオードがオンすると、フォトカプラＰＣ１のトランジスタもオンしてトランジスタＴｒ１をオンさせ、抵抗Ｒ３を介してＦＥＴ２のゲートが所定電圧となることにより、ＦＥＴ２がオンする。
【００１７】このＦＥＴ２のオンにより、二次巻線によって発生した電圧がチョークコイルＬとコンデンサＣによって平滑され、かつ出力端子ｔ３，ｔ４から図示しない負荷に供給されることとなる。
【００１８】その後、主スイッチ１がオン状態からオフすると、トランスＴの二次巻線に逆起電力が発生し、端子Ａが−になると共に端子Ｂが＋になるので、フォトカプラＰＣ１の発光ダイオードがオフする一方、フォトカプラＰＣ２の発光ダイオードがオンしてそのトランジスタもオンする。これにより、トランジスタＴｒ２がオンしてＦＥＴ３のゲートが正電圧となるので、出力端子ｔ３，ｔ４に電圧が出力される。また、フォトカプラＰＣ１の発光ダイオードがオフすると、フォトカプラＰＣ１のトランジスタもオフするので、トランジスタＴｒ１がオフし、ＦＥＴ２のゲート容量に蓄積された電荷が放電されるので、ＦＥＴ２がオフする。
【００１９】そして、再び主スイッチ１がオンすると、トランスＴの二次巻線の端子Ａに＋、端子Ｂに−の極性の電圧が発生し、フォトカプラＰＣ１のオンによってＦＥＴ２がオンする。このとき、ＦＥＴ３のゲート容量に蓄積されていた電荷はダイオードＤ２を介して放電され、ＦＥＴ３がオフする。以下、上記動作が交互に繰り返されることにより、負荷に所望電圧が供給される。
【００２０】上記電源回路の動作持、一次側の主スイッチ１が何等かの事情によって故障等して停止した場合、複数の電源回路が並列運転されていることから、他の電源回路の外部電源Ｅが入力されると、過電流が流入するおそれがあり、その際、トランスの二次巻線の端子Ａと端子Ｂ間の電位がほぼ０Ｖであって、電位が発生しないので、端子Ｂに、外部電源Ｅの＋側の過大な電圧が印加されることとなる。
【００２１】ところが、フォトカプラＰＣ２がオフ状態のままであって、かつトランジスタＴｒ１がＮＰＮ型トランジスタであるので、トランジスタＴｒ１がオンせず、ＦＥＴ２もオンしない。また、トランジスタＴｒ２のコレクタに外部電源Ｅの＋側の電圧が発生するが、トランジスタＴｒ２もＮＰＮ型トランジスタであるので、エミッタ電流が流れず、したがってトランジスタＴｒ２がオンしないので、ＦＥＴ３のゲート容量が充電されないので、ＦＥＴ３がオンしない。
【００２２】即ち、一次側が故障した場合に他の電源回路の外部電源Ｅから過大電流が流入しても、同期整流用のＦＥＴ２や転流防止用のＦＥＴ３がオフ状態を維持するので、従来のように発熱して素子が破損するのを確実に防止することができる。これにより、低電圧大電流化に極めて有益となる。
【００２３】また、トランスＴの二次側にフォトカプラＰＣ１，ＰＣ２と、トランジスタＴｒ１，Ｔｒ２とを用いることにより、素子の破損を防止できるので、簡単に構成することができる。しかも、トランジスタＴｒ１，Ｔｒ２として、ＮＰＮ型のものを用いているので、ノイズマージンが大きく、そのため、ノイズからの悪影響を受けるおそれがないので、それだけ信頼性を高めることができる。
【００２４】なお、図示実施形態においては、主スイッチ１が故障した場合について述べた例を示したが、これに限らず、主スイッチ１がオフ状態にある場合で、外部電源Ｅから過電流が流入した場合にも同様の作用効果を得ることができ、同様に対処することができる。
【００２５】
【発明の効果】以上述べたように、請求項１記載の本発明によれば、一次側が故障した場合に外部電源から過大電流が流入しても、同期整流用のＦＥＴや転流防止用のＦＥＴがオフ状態を維持するように構成したので、素子が破損するのを確実に防止することができ、特に、低電圧大電流化に好適な効果を得ることができる。
【００２６】請求項２記載の本発明によれば、トランジスタとしてＮＰＮ型のものを用いているので、ノイズマージンが大きく、そのため、ノイズからの悪影響を受けるおそれがないので、それだけ信頼性を高めることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る電源回路を示す一次側省略の回路図である。
【図２】従来の電源回路を示す全体回路図である。
【符号の説明】
１ 主スイッチ
２ 同期整流用のＭＯＳ−ＦＥＴ
３ 転流用のＭＯＳ−ＦＥＴ
Ｔｒ１，Ｔｒ２ ＮＰＮ型トランジスタ
ＰＣ１，ＰＣ２ フォトカプラ
ｔ１，ｔ２ 入力端子
ｔ３，ｔ４ 出力端子
【０００１】
【発明の属する技術分野】本発明は、直流入力電圧をスイッチング素子によって矩形状のパルス電圧に変換し、変換されたパルス電圧をトランスの一次巻線に印加し、トランスの二次巻線から取り出された電圧を、整流，平滑して直流電圧を出力端子に出力する電源回路に関するものである。
【０００２】
【従来の技術】図２は、従来の電源回路を示す回路図である。この電源回路は、トランスＴの一次側に，図示しない直流電源，ＭＯＳ−ＦＥＴからなる主スイッチ１を有し、トランスＴの二次側に同期整流用のＭＯＳ−ＦＥＴ（以下、ＦＥＴという）２，転流用のＭＯＳ−ＦＥＴ（以下、ＦＥＴという）３，出力用のチョークコイルＬ，平滑用のコンデンサＣをそれぞれ有している。なお、主スイッチ１のオン／オフに同期して、同期整流用のＦＥＴ２がオン／オフし、また転流用のＦＥＴ３がオフ／オンする。
【０００３】そして、主スイッチ１がオンすると、直流電源の電圧がトランスＴの一次巻線に印加され、トランスＴの二次巻線が誘起されることによって電圧が発生する。この二次巻線の電圧によりＦＥＴ２のゲートが正電圧となってＦＥＴ２がオンし、出力用のチョークコイルＬを介して負荷に所望電圧が供給される。
【０００４】一方、主スイッチ１がオフすると、トランスＴに蓄えられた電磁エネルギーによって二次巻線にフライバック電圧が発生する。この電圧により、ＦＥＴ３のゲートが正電圧となってＦＥＴ３がオンし、チョークコイルＬに蓄えられた電磁エネルギーがＦＥＴ３を介して負荷に供給される一方、ＦＥＴ２のゲートが負電圧となってオフする。また、上記フライバック電圧がゼロになると、ＦＥＴ３のゲート電圧がゼロになってＦＥＴ３がオフし、このとき主スイッチ１がオンすることにより、上述と同様の動作が繰り返されることとなる。
【０００５】上記電源回路は、複数が並列接続されており、一方の電源回路が何等かの事情によって動作しなくなった場合には、他方の電源回路側に設けられている外部電源Ｅによって負荷に電力が供給できるよう並列運転されるようになっている。
【０００６】
【発明が解決しようとする課題】ところで、上記に示す従来の電源回路は、元々はトランスＴの二次側にダイオードを用いていて発熱量が大きく、ヒートシンク等の放熱体を必要としてスペースの増大を招くことから、発熱量の小さなＭＯＳ−ＦＥＴ用い、小型化を実現できるようにしている。しかしながら、従来の電源回路は、複数の電源回路の並列運転時、一方の電源回路の主スイッチ１が故障等によって停止した場合、その電源回路の出力端子ｔ３，ｔ４に外部電源Ｅからの過大電流が流入すると、その電流により、停止している電源回路側のＦＥＴ２もしくはＦＥＴ３が破損するおそれがある。
【０００７】つまり、電源回路の一次側の主スイッチ１が停止したとき、外部電源Ｅから過大電流が流入すると、その電流が抵抗ｒ１，ｒ２によって分圧されてＦＥＴ２のゲートに充電されることによりＦＥＴ２がオンしたり、また抵抗ｒ３，ｒ４によって分圧されたＦＥＴ３のゲートに充電されるこによりＦＥＴ３がオンしたりする。そのようにＦＥＴ２或いはＦＥＴ３の何れかがオンすると、過大電流により多量に発熱して素子が破損するという問題があった。
【０００８】本発明は、上記従来技術の問題点に鑑み、その目的とするところは、並列運転時、外部電源からの過大電流が流入しても素子が破損するのを防止することができる電源回路を提供することにある。
【０００９】
【課題を解決するための手段】上記課題を解決するために本発明においては、以下の手段を採用した。請求項１記載の発明は、直流入力電圧をスイッチング素子によって所定電圧に変換し、変換した所定電圧をトランスの一次巻線に印加し、トランスの二次巻線から取り出された電圧を、同期整流用のＦＥＴと転流用のＦＥＴとチョークコイルと平滑用コンデンサとにより平滑化して出力端子に出力する電源回路において、前記スイッチング素子のオフ時、前記出力端子に接続されている外部電源から同期整流用のＦＥＴ及び転流用のＦＥＴの双方に電流が流れるのを防止する防止手段を有することを特徴とする。また請求項２記載の発明は、請求項１記載の電源回路において、前記防止手段は、フォトカプラと、ＮＰＮ型トランジスタとを有することを特徴とする。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を図１に基づいて説明する。図１は本発明の一実施の形態に係る電源回路を示し、図２と同一部分もしくは相当する部分には同一符号を付している。この電源回路は、トランスＴの一次側に、入力端子ｔ１，ｔ２に接続される直流入力電源（図示せず）と、直流入力電圧をスイッチングして所望電圧に変換する、ＭＯＳ−ＦＥＴからなる主スイッチ１を有している（図２参照）。一方、トランスＴの二次側には、同期整流用のＭＯＳ−ＦＥＴ（以下、単にＦＥＴと略称す）２と、転流用のＦＥＴ３と、出力用のチョークコイルＬと、平滑用のコンデンサＣとがそれぞれ設けられ、二次側に発生した電圧がチョークコイルＬとコンデンサＣとによって整流，平滑化して出力端子ｔ３，ｔ４に出力するようになっている。この点は従来技術と同様である。なお、図１ではトランスＴの一次側が省略して図示されている。
【００１１】そして、本実施形態においては、トランスＴの二次側に、前記ＦＥＴ２および３とチョークコイルＬとコンデンサＣとの他、フォトカプラＰＣ１，ＰＣ２と、トランジスタＴｒ１，Ｔｒ２とを有し、トランスＴの一次側の主スイッチ１が故障したとき、外部電源Ｅから過電流が流入しても、これらフォトカプラＰＣ１，ＰＣ２とトランジスタＴｒ１，Ｔｒ２とによってＦＥＴ２，ＦＥＴ３の双方がオンするのを防止できるように構成されている。
【００１２】即ち、トランスＴの二次巻線の端子ＡとＢとの間に、フォトカプラＰＣ１のダイオードおよび抵抗Ｒ１からなる直列回路が順方向に接続されると共に、その直列回路に対し、抵抗Ｒ２およびフォトカプラＰＣ２のダイオードからなる直列回路が接続されている。
【００１３】フォトカプラＰＣ１のトランジスタのコレクタが端子Ａに接続され、そのエミッタがトランジスタＴｒ１のベースに接続されている。トランジスタＴｒ１は、そのコレクタが端子Ａに接続されると共に、そのエミッタが抵抗Ｒ３およびダイオードＤ１間の接続部に接続されている。また、抵抗Ｒ３とＦＥＴ２のゲートとが直列接続され、ＦＥＴ２のソースがコンデンサＣとチョークコイルＬを介して端子Ａに接続されると共に、ＦＥＴ２のドレインが端子Ｂに接続されている。ＦＥＴ２のソースとゲート間に抵抗Ｒ４が接続されている。
【００１４】フォトカプラＰＣ２のトランジスタは、そのコレクタが端子Ｂ側における抵抗Ｒ１とフォトカプラＰＣ２のダイオードとの間に接続されると共に、そのエミッタがトランジスタＴｒ２のベースに接続されている。トランジスタＴｒ２は、そのエミッタがダイオードＤ２と抵抗Ｒ５との間に接続され、そのコレクタがフォトカプラＰＣ２のトランジスタのコレクタ側に接続されている。
【００１５】抵抗Ｒ５と抵抗Ｒ６とが直列に接続され、その間の接続部がＦＥＴ３のゲートに接続されている。ＦＥＴ３は、ソースがＦＥＴ２を介して二次巻線のＢ端子に接続され、そのドレインが二次巻線のＡ端子に接続されている。
【００１６】上記のように構成された電源回路の動作について説明する。電源回路が正常に動作する場合には、まず、主スイッチ１がオンし、トランスＴの一次側に直流電源が投入されると、二次巻線に誘起電流が発生することによって電圧が発生し、Ａ端子が＋になると共にＢ端子が−になる。これにより、フォトカプラＰＣ１と抵抗Ｒ１との直列回路に電流が流れ、フォトカプラＰＣ１の発光ダイオードがオンすると、フォトカプラＰＣ１のトランジスタもオンしてトランジスタＴｒ１をオンさせ、抵抗Ｒ３を介してＦＥＴ２のゲートが所定電圧となることにより、ＦＥＴ２がオンする。
【００１７】このＦＥＴ２のオンにより、二次巻線によって発生した電圧がチョークコイルＬとコンデンサＣによって平滑され、かつ出力端子ｔ３，ｔ４から図示しない負荷に供給されることとなる。
【００１８】その後、主スイッチ１がオン状態からオフすると、トランスＴの二次巻線に逆起電力が発生し、端子Ａが−になると共に端子Ｂが＋になるので、フォトカプラＰＣ１の発光ダイオードがオフする一方、フォトカプラＰＣ２の発光ダイオードがオンしてそのトランジスタもオンする。これにより、トランジスタＴｒ２がオンしてＦＥＴ３のゲートが正電圧となるので、出力端子ｔ３，ｔ４に電圧が出力される。また、フォトカプラＰＣ１の発光ダイオードがオフすると、フォトカプラＰＣ１のトランジスタもオフするので、トランジスタＴｒ１がオフし、ＦＥＴ２のゲート容量に蓄積された電荷が放電されるので、ＦＥＴ２がオフする。
【００１９】そして、再び主スイッチ１がオンすると、トランスＴの二次巻線の端子Ａに＋、端子Ｂに−の極性の電圧が発生し、フォトカプラＰＣ１のオンによってＦＥＴ２がオンする。このとき、ＦＥＴ３のゲート容量に蓄積されていた電荷はダイオードＤ２を介して放電され、ＦＥＴ３がオフする。以下、上記動作が交互に繰り返されることにより、負荷に所望電圧が供給される。
【００２０】上記電源回路の動作持、一次側の主スイッチ１が何等かの事情によって故障等して停止した場合、複数の電源回路が並列運転されていることから、他の電源回路の外部電源Ｅが入力されると、過電流が流入するおそれがあり、その際、トランスの二次巻線の端子Ａと端子Ｂ間の電位がほぼ０Ｖであって、電位が発生しないので、端子Ｂに、外部電源Ｅの＋側の過大な電圧が印加されることとなる。
【００２１】ところが、フォトカプラＰＣ２がオフ状態のままであって、かつトランジスタＴｒ１がＮＰＮ型トランジスタであるので、トランジスタＴｒ１がオンせず、ＦＥＴ２もオンしない。また、トランジスタＴｒ２のコレクタに外部電源Ｅの＋側の電圧が発生するが、トランジスタＴｒ２もＮＰＮ型トランジスタであるので、エミッタ電流が流れず、したがってトランジスタＴｒ２がオンしないので、ＦＥＴ３のゲート容量が充電されないので、ＦＥＴ３がオンしない。
【００２２】即ち、一次側が故障した場合に他の電源回路の外部電源Ｅから過大電流が流入しても、同期整流用のＦＥＴ２や転流防止用のＦＥＴ３がオフ状態を維持するので、従来のように発熱して素子が破損するのを確実に防止することができる。これにより、低電圧大電流化に極めて有益となる。
【００２３】また、トランスＴの二次側にフォトカプラＰＣ１，ＰＣ２と、トランジスタＴｒ１，Ｔｒ２とを用いることにより、素子の破損を防止できるので、簡単に構成することができる。しかも、トランジスタＴｒ１，Ｔｒ２として、ＮＰＮ型のものを用いているので、ノイズマージンが大きく、そのため、ノイズからの悪影響を受けるおそれがないので、それだけ信頼性を高めることができる。
【００２４】なお、図示実施形態においては、主スイッチ１が故障した場合について述べた例を示したが、これに限らず、主スイッチ１がオフ状態にある場合で、外部電源Ｅから過電流が流入した場合にも同様の作用効果を得ることができ、同様に対処することができる。
【００２５】
【発明の効果】以上述べたように、請求項１記載の本発明によれば、一次側が故障した場合に外部電源から過大電流が流入しても、同期整流用のＦＥＴや転流防止用のＦＥＴがオフ状態を維持するように構成したので、素子が破損するのを確実に防止することができ、特に、低電圧大電流化に好適な効果を得ることができる。
【００２６】請求項２記載の本発明によれば、トランジスタとしてＮＰＮ型のものを用いているので、ノイズマージンが大きく、そのため、ノイズからの悪影響を受けるおそれがないので、それだけ信頼性を高めることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る電源回路を示す一次側省略の回路図である。
【図２】従来の電源回路を示す全体回路図である。
【符号の説明】
１ 主スイッチ
２ 同期整流用のＭＯＳ−ＦＥＴ
３ 転流用のＭＯＳ−ＦＥＴ
Ｔｒ１，Ｔｒ２ ＮＰＮ型トランジスタ
ＰＣ１，ＰＣ２ フォトカプラ
ｔ１，ｔ２ 入力端子
ｔ３，ｔ４ 出力端子
【特許請求の範囲】
【請求項１】 直流入力電圧をスイッチング素子によって所定電圧に変換し、変換した所定電圧をトランスの一次巻線に印加し、トランスの二次巻線から取り出された電圧を、同期整流用のＦＥＴと転流用のＦＥＴとチョークコイルと平滑用コンデンサとにより平滑化して出力端子に出力する電源回路において、前記スイッチング素子のオフ時、前記出力端子に接続されている外部電源から同期整流用のＦＥＴ及び転流用のＦＥＴの双方に電流が流れるのを防止する防止手段を有することを特徴とする電源回路。
【請求項２】 請求項１記載の電源回路において、前記防止手段は、フォトカプラと、ＮＰＮ型トランジスタとを有することを特徴とする電源回路。
【請求項１】 直流入力電圧をスイッチング素子によって所定電圧に変換し、変換した所定電圧をトランスの一次巻線に印加し、トランスの二次巻線から取り出された電圧を、同期整流用のＦＥＴと転流用のＦＥＴとチョークコイルと平滑用コンデンサとにより平滑化して出力端子に出力する電源回路において、前記スイッチング素子のオフ時、前記出力端子に接続されている外部電源から同期整流用のＦＥＴ及び転流用のＦＥＴの双方に電流が流れるのを防止する防止手段を有することを特徴とする電源回路。
【請求項２】 請求項１記載の電源回路において、前記防止手段は、フォトカプラと、ＮＰＮ型トランジスタとを有することを特徴とする電源回路。
【図１】
【図２】
【図２】
【公開番号】特開２００３−２２４９６９（Ｐ２００３−２２４９６９Ａ）
【公開日】平成１５年８月８日（２００３．８．８）
【国際特許分類】
【出願番号】特願２００２−５４９２７（Ｐ２００２−５４９２７）
【出願日】平成１４年１月２５日（２００２．１．２５）
【出願人】（０００２３３２９５）日立ハイブリッドネットワーク株式会社 (195)
【Ｆターム（参考）】
【公開日】平成１５年８月８日（２００３．８．８）
【国際特許分類】
【出願日】平成１４年１月２５日（２００２．１．２５）
【出願人】（０００２３３２９５）日立ハイブリッドネットワーク株式会社 (195)
【Ｆターム（参考）】
[ Back to top ]