高周波モジュール及びＧＰＳ受信装置
【課題】簡易な構成で、デジタル信号ノイズのアナログ信号へ与える影響を低減できる高周波モジュール及びこれを用いたＧＰＳ受信装置を提供する。
【解決手段】内層に連続したグランドプレーンからなる内層ベタグランド２５を有し、一方の表層面にＲＦ回路４を搭載し、他方の表層面にバッファ８等のデジタル回路を搭載した多層基板１５を備える。
【解決手段】内層に連続したグランドプレーンからなる内層ベタグランド２５を有し、一方の表層面にＲＦ回路４を搭載し、他方の表層面にバッファ８等のデジタル回路を搭載した多層基板１５を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えばＧＰＳ（Global Positioning System）衛星からのＧＰＳ−ＲＦ信号を受信してＩＦ（中間周波数；Intermediate Frequency）信号へダウンコンバートする高周波モジュール及びこれを用いたＧＰＳ受信装置に関するものである。
【背景技術】
【０００２】
ＧＰＳ受信装置は、複数基のＧＰＳ衛星から位置や時刻に関する情報を載せたＧＰＳ−ＲＦ信号（キャリア周波数；１．５７５４２ＧＨｚ）を受信して測位者の地球上の位置を算出する。このようなＧＰＳ受信装置は、ＧＰＳ−ＲＦ信号を処理するアナログ回路と、アナログ回路のＡ／Ｄコンバータから出力されるデジタル信号を処理するデジタル回路とを含んで構成される（例えば、特許文献１参照）。
【０００３】
また、ＧＰＳ受信装置に代表されるスペクトラム拡散方式の受信装置では、ＧＰＳ−ＲＦ信号がガウスノイズ以下のレベルに埋もれており、ＧＰＳ−ＲＦ信号の周波数帯域内（１．５７５４２ＧＨｚ±１ＭＨｚ）に侵入してくるデジタル信号の高調波ノイズ等の影響により、デジタル信号の復調処理に支障を来す場合がある。
【０００４】
従来のＧＰＳ受信装置には、デジタル回路からの信号ノイズの影響をアナログ回路のＲＦ回路部に与えないようにするため、ＧＰＳ−ＲＦ信号を処理するアナログ回路をＧＰＳＲＦモジュールに搭載し、このＧＰＳＲＦモジュールの出力をデジタル信号に変換するＡ／Ｄコンバータ及びデジタル信号を処理するデジタル回路を、ＧＰＳＲＦモジュールとは別個に設けた大規模集積回路に搭載したものがある（従来例１と称す）。
【０００５】
また、ＧＰＳ−ＲＦ信号を処理するアナログ回路及びＡ／ＤコンバータをＧＰＳＲＦモジュールに搭載し、Ａ／Ｄコンバータから出力されるデジタル信号を処理するデジタル回路と前記ＧＰＳＲＦモジュールとを、１つのＧＰＳ受信機としてモジュール化したものがある（従来例２と称す）。この構成では、ＧＰＳＲＦモジュールとこの出力を処理するデジタル回路とを近隣に配置することによって、Ａ／Ｄコンバータとデジタル回路との間のバッファが不要となる。このバッファがアナログ回路外部のクロック信号ライン等に挿入されると、上述のようなデジタル信号ノイズ源となる。
【０００６】
【特許文献１】特開２００１−２３０６２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来では、デジタル信号ノイズを低減するために構造上の制約があり、製造が複雑になる可能性があるという課題があった。
【０００８】
上記課題を具体的に説明する。
図６は、従来例１のＧＰＳ受信装置の構成を概略的に示す図である。従来例１のＧＰＳ受信装置は、ＧＰＳＲＦモジュール１００にダウンコンバート処理部１０４、バッファ１０５、及び不図示のＲＦ回路などが搭載されており、ＧＰＳＲＦモジュール１００とは別個に設けた大規模集積回路１０２にＧＰＳベースバンド部１０６及び中央演算処理部１０９が搭載される。
【０００９】
ダウンコンバート処理部１０４は、アンテナ１０３にて受信され、不図示のＲＦ回路で処理されたＧＰＳ−ＲＦ信号をＩＦ信号（アナログ信号）にダウンコンバートする。ダウンコンバート処理部１０４から出力されるＩＦ信号は、バッファ１０５に一次蓄積されて大規模集積回路１０２の処理タイミングでＧＰＳアナログ信号として出力される。
【００１０】
ＧＰＳＲＦモジュール１００からのＧＰＳアナログ信号は、大規模集積回路１０２に内蔵されたＧＰＳベースバンド部１０６のＡ／Ｄコンバータ１０７によってデジタル信号に変換された後、ベースバンド処理部１０８でベースバンド処理が行われる。中央演算処理部１０９は、ベースバンド処理されたデジタル信号を基に自装置の現在位置を演算する。
【００１１】
このように、従来例１の構成では、ＧＰＳＲＦモジュール１００を大規模集積回路１０２のデジタル回路から隔離することにより、デジタル信号ノイズの影響がＲＦ回路に及ぶ危険性は少ない。
【００１２】
しかしながら、大規模集積回路１０２にＡ／Ｄコンバータ１０７等のアナログ処理部を内蔵する必要があり、大規模集積回路１０２をデジタル回路向けの製造プロセス（半導体プロセス）を使って一貫して製造することができず、製造が複雑になる。また、デジタル回路向けの製造プロセスを使ってアナログ回路を製造した場合、アナログ回路としての性能を確保できない可能性もある。
【００１３】
図７は、従来例２のＧＰＳ受信装置の構成を概略的に示す図である。従来例２のＧＰＳ受信装置は、ＧＰＳＲＦモジュール１１１とＧＰＳベースバンド部１１４が１つの基板上にセットしてＧＰＳ受信機１１０とし、このＧＰＳ受信機１１０が外付けされる大規模集積回路１１７に中央演算処理部１１６が搭載される。
【００１４】
ＧＰＳＲＦモジュール１１１には、ダウンコンバート処理部１１２、Ａ／Ｄコンバータ１１３及び不図示のＲＦ回路などが搭載されており、ＧＰＳベースバンド部１１４からのＳＰＩ（Serial Peripheral Interface）制御信号に従ってＡ／Ｄコンバータ１１３から出力されたＧＰＳデジタル信号を、ＧＰＳベースバンド部１１４のベースバンド処理部１１５がベースバンド処理する。大規模集積回路１１７の中央演算処理部１１６は、外付けされたＧＰＳ受信機１１０からのベースバンド信号を基に自装置の現在位置を演算する。
【００１５】
従来例２では、上述のように、ＧＰＳＲＦモジュール１１１にアナログ回路を集約し、ＧＰＳＲＦモジュール１１１をデジタル回路であるＧＰＳベースバンド部１１４とセットにしたＧＰＳ受信機１１０としてモジュール化することにより、デジタル信号ノイズ源となるバッファを省略している。
【００１６】
しかしながら、ＧＰＳベースバンド部１１４を大規模集積回路１１７に内蔵できず、ＧＰＳ受信機１１０を外付けする必要があることから、ＧＰＳベースバンド部を大規模集積回路に一括して製造した場合と比較して製造が複雑になるという課題がある。
【００１７】
また、特許文献１には、ＧＰＳ−ＲＦ信号を処理するアナログ回路と、アナログ回路のＡ／Ｄコンバータから出力されるデジタル信号を処理するデジタル回路とを含んで構成される一般的なＧＰＳ受信装置は開示されているが、デジタル信号ノイズを低減するための具体的な構成については記載されていない。
【００１８】
この発明は、上記のような課題を解決するためになされたもので、簡易な構成で、デジタル信号ノイズのアナログ信号へ与える影響を低減できる高周波モジュール及びこれを用いたＧＰＳ受信装置を得ることを目的とする。
【課題を解決するための手段】
【００１９】
この発明に係る高周波モジュールは、アンテナで受信された高周波のアナログ信号を処理するアナログ回路と、前記アナログ回路で処理された信号をデジタル信号に変換するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部からのデジタル信号を処理するデジタル回路と、内層に連続したグランドプレーンからなるベタグランド層を有し、一方の表層面に前記アナログ回路を搭載し、他方の表層面に前記デジタル回路を搭載した多層基板とを備えるものである。
【発明の効果】
【００２０】
この発明によれば、内層に連続したグランドプレーンからなるベタグランド層を有し、一方の表層面にアナログ回路を搭載し、他方の表層面にデジタル回路を搭載した多層基板を備えたので、アナログ回路とデジタル回路とを多層基板の互いに異なる表面層に配置した簡易な構成で、デジタル信号ノイズのアナログ信号への影響を低減することができるという効果がある。
【発明を実施するための最良の形態】
【００２１】
実施の形態１．
図１は、この発明の実施の形態１によるＧＰＳ受信装置の構成を概略的に示す図である。実施の形態１によるＧＰＳ受信装置において、ＧＰＳＲＦモジュール（高周波モジュール）は、ＲＦ回路（アナログ回路）４、ＲＦチップ５及びバッファ（デジタル回路）８を内蔵しており、ＲＦチップ５には、ダウンコンバート処理部６及びＡ／Ｄコンバータ（Ａ／Ｄ変換部）７が内蔵されている。
【００２２】
ダウンコンバート処理部６は、アンテナ３にて受信され、ＲＦ回路４で処理されたＧＰＳ−ＲＦ信号をＩＦ信号（中間周波数；Intermediate Frequency）（アナログ信号）にダウンコンバート（周波数変換）する。ダウンコンバート処理部６からのＩＦ信号は、Ａ／Ｄコンバータ７でデジタル信号に変換され、ＧＰＳデジタル信号としてバッファ８に一次蓄積される。
【００２３】
また、大規模集積回路（集積回路部）２には、ＧＰＳベースバンド部９及び中央演算処理部１１が内蔵されている。ＧＰＳベースバンド部９のベースバンド処理部１０は、ＳＰＩ制御信号に従ってバッファ８から出力されたＧＰＳデジタル信号をベースバンド処理する。中央演算処理部１１は、ＧＰＳベースバンド部９で得られたベースバンド信号を用いて自装置の現在位置を演算する。
【００２４】
上述したように、実施の形態１によるＧＰＳ受信装置では、ＧＰＳＲＦモジュール１でＧＰＳ−ＲＦ信号から変換されたＧＰＳデジタル信号が、マザーボード側にある大規模集積回路２でデジタル処理される。このように、ＧＰＳＲＦモジュール１にアナログ回路を集約し、大規模集積回路２にデジタル回路を集約することにより、大規模集積回路２をデジタル回路向けの製造プロセスを使って一貫して製造することができる。
【００２５】
なお、この構成では、従来例２のようにＧＰＳ受信機としてモジュール化した場合と比較してＧＰＳＲＦモジュール１とベースバンド処理部１０との距離が開くため、ＧＰＳＲＦモジュール１の出力信号ラインにバッファ８の挿入が必要である。このバッファ８は、Ａ／Ｄコンバータ７からのデジタル信号を一次蓄積するデジタル回路であるため、デジタル信号ノイズ源となり得る。そこで、実施の形態１では、ＧＰＳＲＦモジュール１基板を下記のように構成することにより、デジタル信号ノイズの影響を低減している。
【００２６】
図２は、図１中のＧＰＳＲＦモジュールの基板構成を示す縦断面図である。ＧＰＳＲＦモジュール１は、図１で示した大規模集積回路２が実装されたマザーボード１２に対し、ピンヘッダ型コネクタ１３を介して電気的に接続される。また、ＧＰＳＲＦモジュール１のアナログ回路は多層基板１５の各層及び実装面に構成されており、多層基板１５は、シールドケース１４でカバーされている。
【００２７】
多層基板１５において、基板の表面層と裏面層との間は、内層として設けた連続したグランドプレーン層によって隔離される。図２中の例では、絶縁層で互いに絶縁された第１層１６ａ〜第４層１６ｄからなり、連続したグランドプレーンである内層ベタグランド（ベタグランド層）２５が内層１６ｃに形成される。この構成によって、ＲＦ回路４及びＲＦチップ５を搭載した第４層１６ｄと、デジタル回路となるバッファ８を搭載した第１層１６ａとの間の信号漏れを最小限に抑えることができ、さらにデジタル信号ノイズのＧＰＳ−ＲＦ信号への影響を低減することが可能である。
【００２８】
ＲＦ回路４からのＲＦ信号が伝搬するＲＦ信号ラインは、第１層１６ａのＲＦ信号面（アナログ信号配線領域）１７に形成される。また、バッファ８を搭載するデジタル信号面１８は第１層１６ａ面上で対極する位置にある両端部のうちの一方の端部に形成し、ＲＦ信号面１７は他方の端部に形成する。なお、ＲＦ信号面１７とデジタル信号面１８とは、多層基板１５の対角位置のように第１層１６ａの同一面上での互いの間隔が可能な限り離れていることが望ましい。
【００２９】
なお、図２では第４層１６ｄ面上に形成したデジタル信号ライン領域を図示していないが、この場合も上記と同様にデジタル信号ライン領域が第４層１６ｄ面上で対極する位置にある両端部の一方の端部に形成され、ＲＦ回路４の搭載面が他方の端部に形成される。
【００３０】
また、図２中に破線で囲んで示すパターン非形成領域１９では、ＲＦチップ５と貫通ビア２７を介して接続される第１層１６ａ上の領域とデジタル信号面１８とを隔離するために、電気接続パターンを形成していない。
【００３１】
さらに、上記の第１層１６ａ面上及び第４層１６ｄ面上での配置関係に加えて、第１層１６ａ面上のデジタル信号面１８と、第４層１６ｄ面上でＲＦ回路４を搭載するＲＦ回路搭載面２６とを、図２に示すように、多層基板１５の基板面に対して垂直な方向についても対極位置に配置する。つまり、多層基板１５の基板面に対して垂直な方向でデジタル信号面１８に対応する第４層１６ｄ面上の位置と第４層１６ｄ面上で対極する位置にある端部と多層基板１５の基板面に対して垂直な方向で対応する第１層１６ａ面上の位置にＲＦ回路搭載面２６を配置する。このように配置することにより、ＲＦ回路４に対するバッファ８からのデジタル信号ノイズの影響を低減できる。
【００３２】
デジタル信号面１８とＲＦ回路搭載面２６とは、多層基板１５の基板面に垂直な方向に関して同じ側、すなわち多層基板１５に垂直な方向でデジタル信号面１８に対応する第４層１６ｄ面上の位置にＲＦ回路搭載面２６を配置しても、デジタル信号ノイズの影響を低減する効果は得られる。
【００３３】
デジタル信号面１８、ＲＦ回路搭載面２６、及びＲＦチップ５の搭載面のグランドは、内層ベタグランド２５と電気的に接続される。一方、内層のグランド層及び電源ライン層は、同一層面で隔離して配置される。図２の例では、第２層１６ｂにおいて、内層グランド２０、内層グランド２１、内層グランド２２、内層電源ライン２３、及び内層電源ライン２４がそれぞれ隔離して配置される。このように構成することで、デジタル信号ノイズのＧＰＳ−ＲＦ信号への影響を低減することができる。
【００３４】
ピンヘッダ型コネクタ（コネクタ）１３において、ピン（アナログ信号端子）１３−１はＧＰＳ−ＲＦ信号を伝搬させるピンであり、ピン１３−２，１３−４はグランドと接続するグランドピン、ピン１３−３はＳＰＩ制御信号を伝搬させるピンであり、ピン（デジタル信号端子）１３−５はデジタル信号を伝搬させるピンである。ここで、ピンヘッダ型コネクタ１３のピン配置面においても、ＲＦ信号及びデジタル信号に影響を与えないピン１３−２〜１３−４を介して対極する位置にある両端部の一方の端部にピン１３−１を配置し、他方の端部にピン１３−５を配置する。このように構成することによっても、デジタル信号ノイズのＧＰＳ−ＲＦ信号への影響を低減できる。
【００３５】
図３は、図２中の多層基板の各層面における基板パターンの一例を示す図であり、図３（ａ）〜図３（ｄ）は図２中の第１層面〜第４層面を示している。図３（ａ）に示す第１層１６ａ面において、ＲＦ信号ラインが形成されるＲＦ信号ライン領域２８（図２中のＲＦ信号面１７に対応する）（アナログ信号配線領域）と、バッファ８等のデジタル回路及びデジタル信号ラインが形成されるデジタル回路領域２９（図２中のデジタル信号面１８に対応する）とが、ピンヘッダ型コネクタ搭載領域３０を介して、第１層１６ａ面上で対極する位置にある端部にそれぞれ形成される。
【００３６】
なお、ピンヘッダ型コネクタ搭載領域３０においては、ＲＦ信号を伝搬するピン１３−１とデジタル信号を伝搬するピン１３−５とにそれぞれ接続する配線パターンが、他のピン１３−２〜１３−４の配線パターンを介して対極する位置に形成される。
【００３７】
また、図３（ｂ）に示す第２層１６ｂ面においては、ＲＦ信号ライン領域２８ａが、第１層１６ａのＲＦ信号ライン領域２８と対応する位置に設けられる。このＲＦ信号ライン領域２８ａには、第４層１６ｄのＲＦ回路４やＲＦチップ５と接続するＲＦ信号ラインが形成される。同様に、デジタル信号ライン領域２９ａが、第１層１６ａのデジタル回路領域２９と対応する位置に設けられる。デジタル信号ライン領域２９ａには、第１層１６ａのデジタル信号処理部と接続するデジタル信号ラインが形成される。
【００３８】
ＲＦ信号ライン領域２８ａとデジタル信号ライン領域２９ａとは、これら領域２８ａ，２９ａの間に、内層電源ライン２３，２４が形成される電源ライン領域３１（電源ライン領域３１内では内層電源ライン２３，２４は隔離して配置される）を介在させることで、互いが極力離れた位置に配置される。
【００３９】
なお、図３（ｂ）中に斜線を付して記載した内層グランド２０，２１，２２、ＲＦ信号ライン領域２８ａ、デジタル信号ライン領域２９ａ及び電源ライン領域３１は、それぞれ隔離されている。
【００４０】
図３（ｃ）に示す第３層１６ｃでは、連続したグランドプレーンである内層ベタグランド２５が形成される。第１層１６ａのデジタル回路と第４層１６ｄのＲＦ回路の双方のグランドは、貫通ビア２７を介して内層ベタグランド２５に接続され、グランドが共通化される。なお、図３（ｃ）では、デジタル信号ライン及びＲＦ信号ラインとなる貫通ビアの記載を省略している。
【００４１】
さらに、図３（ｄ）に示す第４層１６ｄでは、デジタル信号ライン領域（デジタル信号配線領域）３２が、第１層１６ａのデジタル回路領域２９と対応する位置に設けられる。デジタル信号ライン領域３２には、貫通ビアを介して第１層１６ａのデジタル回路と接続するデジタル信号ラインが形成される。
【００４２】
ＲＦ回路４及びＲＦ信号ラインを搭載するＲＦ回路領域３４は、第４層１６ｄ面上で対極する位置にある両端部の一方に形成され、デジタル信号ライン領域３２は他方の端部に形成される。なお、デジタル信号ライン領域３２とＲＦ回路領域３４とは、これら領域３２，３４の間にＲＦチップ５を搭載するＲＦチップ搭載領域３３を介在させることで、互いが極力離れた位置に配置される。
【００４３】
図３（ａ）〜図３（ｄ）に示したように、バッファ８などのデジタル回路を多層基板１５の一方の表層面（第１層１６ａ）に搭載し、ＲＦ回路４などのアナログ回路を多層基板１５の他方の表層面（第４層１６ｄ）に搭載し、同一表層面においては、デジタル回路とＲＦ信号ライン形成面とを対極位置に配置するとともに、ＲＦ回路４とデジタル信号ライン形成面とを対極位置に配置する。このような基板パターンとすることにより、ＲＦ信号とデジタル信号との隔離が可能となる。
【００４４】
次に、上述した構成によるデジタル信号ノイズの低減効果について説明する。
図４は、ＲＦ信号ラインとデジタル回路とを近付けたＧＰＳＲＦモジュールのＲＦ回路でデジタル信号ノイズを測定した場合を示す図であり、図４（ａ）はデジタル回路搭載面の基板パターンを示しており、図４（ｂ）はデジタル信号ノイズの測定結果を示すグラフである。図４（ａ）に示す第１層１６ａでは、デジタル回路及びデジタル信号ラインを、第１層１６ａ面上で対極する位置にある端部ではなく、基板面の中央部よりもＲＦ信号ライン領域２８に近いデジタル回路領域２９Ａに形成している。
【００４５】
図３で示した各層のうち、デジタル回路搭載面（第１層１６ａ）を図４（ａ）に示す基板パターンとしたＧＰＳＲＦモジュールについて、ＲＦ回路４におけるデジタル信号ノイズをスペクトラムアナライザで測定したところ、図４（ｂ）に示すように、最大でノイズフロアから３０ｄＢのピークを持つノイズが検出される。
【００４６】
図５は、実施の形態１によるＧＰＳＲＦモジュールのＲＦ回路でデジタル信号ノイズを測定した場合を示す図であり、図５（ａ）はデジタル回路の搭載面を示しており、図５（ｂ）はデジタル信号ノイズの測定結果を示すグラフである。図５（ａ）に示す例では、図３（ａ）と同様に、第１層１６ａ面上で対極する位置にある両端部の一方の端部にＲＦ信号ライン領域２８が配置され、他方の端部にデジタル回路領域２９が配置されている。
【００４７】
図５（ａ）に示す基板パターンでデジタル回路搭載面を構成したＧＰＳＲＦモジュールについて、ＲＦ回路４におけるデジタル信号ノイズをスペクトラムアナライザで測定したところ、図５（ｂ）に示すように、最大でもノイズフロアから１０ｄＢ程度のピークを持つノイズが検出される。このように、実施の形態１によるＧＰＳＲＦモジュール１では、デジタル回路領域２９とＲＦ信号ライン領域２８とを接近させて配置した場合と比較してノイズが３分の１程度に低減されている。
【００４８】
以上のように、この実施の形態１によれば、内層に連続したグランドプレーンからなる内層ベタグランド２５を有し、一方の表層面にＲＦ回路４を搭載し、他方の表層面にバッファ８等のデジタル回路を搭載した多層基板１５を備えたので、多層基板１５を利用した簡易な構成で、ＲＦアナログ信号とデジタル信号とが隔離され、デジタル信号ノイズのアナログ信号への影響を低減できる。
【００４９】
また、この実施の形態１によれば、多層基板１５の第１層１６ａ面上で対極する位置にある両端部の一方の端部にＲＦ信号ライン領域２８を配置し、他方の端部にデジタル回路を配置し、第４層１６ｄ面上で対極する位置にある両端部の一方の端部にデジタル信号ライン領域３２を配置し、他方の端部にアナログ回路を配置したので、デジタル信号ノイズのアナログ信号への影響をさらに低減できる。
【００５０】
さらに、この実施の形態１によれば、アナログ回及びデジタル回路を、多層基板１５の垂直方向に関して対極する位置に配置したので、アナログ信号に与えるデジタル信号ノイズの影響をさらに低減することができる。
【００５１】
なお、上記実施の形態１では、デジタル回路がバッファ８である場合を示したが、ＧＰＳＲＦモジュール１においてＡ／Ｄコンバータ７から出力されたデジタル信号を処理する回路であれば、バッファ８に限定されるものではない。
【図面の簡単な説明】
【００５２】
【図１】この発明の実施の形態１によるＧＰＳ受信装置の構成を概略的に示す図である。
【図２】図１中のＧＰＳＲＦモジュールの基板構成を示す縦断面図である。
【図３】図２中の多層基板の各層面における基板パターンの一例を示す図である。
【図４】ＲＦ信号ラインとデジタル回路とを近付けたＧＰＳＲＦモジュールのＲＦ回路でデジタル信号ノイズを測定した場合を示す図である。
【図５】実施の形態１によるＧＰＳＲＦモジュールのＲＦ回路でデジタル信号ノイズを測定した場合を示す図である。
【図６】従来例１のＧＰＳ受信装置の構成を概略的に示す図である。
【図７】従来例２のＧＰＳ受信装置の構成を概略的に示す図である。
【符号の説明】
【００５３】
１ ＧＰＳＲＦモジュール（高周波モジュール）、２ 大規模集積回路（集積回路部）、３ アンテナ、４ ＲＦ回路（アナログ回路）、５ ＲＦチップ、６ ダウンコンバート処理部、７ Ａ／Ｄコンバータ、８ バッファ（デジタル回路）、９ ＧＰＳベースバンド部、１０ ベースバンド処理部、１１ 中央演算処理部、１２ マザーボード、１３ ピンヘッダ型コネクタ（コネクタ）、１３−１〜１３−５ ピン、１４ シールドケース、１５ 多層基板、１６ａ〜１６ｄ 第１層〜第４層、１７ ＲＦ信号面（アナログ信号配線領域）、１８ デジタル信号面、１９ パターン非形成領域、２０〜２２ 内層グランド、２３，２４ 内層電源ライン、２５ 内層ベタグランド（ベタグランド層）、２６ ＲＦ回路搭載面、２７ 貫通ビア、２８，２８ａ ＲＦ信号ライン領域（アナログ信号配線領域）、２９，２９ａ，２９Ａ，３２ デジタル信号ライン領域（デジタル信号配線領域）、３０ ピンヘッダ型コネクタ搭載領域、３１ 電源ライン領域、３３ ＲＦチップ搭載領域。
【技術分野】
【０００１】
この発明は、例えばＧＰＳ（Global Positioning System）衛星からのＧＰＳ−ＲＦ信号を受信してＩＦ（中間周波数；Intermediate Frequency）信号へダウンコンバートする高周波モジュール及びこれを用いたＧＰＳ受信装置に関するものである。
【背景技術】
【０００２】
ＧＰＳ受信装置は、複数基のＧＰＳ衛星から位置や時刻に関する情報を載せたＧＰＳ−ＲＦ信号（キャリア周波数；１．５７５４２ＧＨｚ）を受信して測位者の地球上の位置を算出する。このようなＧＰＳ受信装置は、ＧＰＳ−ＲＦ信号を処理するアナログ回路と、アナログ回路のＡ／Ｄコンバータから出力されるデジタル信号を処理するデジタル回路とを含んで構成される（例えば、特許文献１参照）。
【０００３】
また、ＧＰＳ受信装置に代表されるスペクトラム拡散方式の受信装置では、ＧＰＳ−ＲＦ信号がガウスノイズ以下のレベルに埋もれており、ＧＰＳ−ＲＦ信号の周波数帯域内（１．５７５４２ＧＨｚ±１ＭＨｚ）に侵入してくるデジタル信号の高調波ノイズ等の影響により、デジタル信号の復調処理に支障を来す場合がある。
【０００４】
従来のＧＰＳ受信装置には、デジタル回路からの信号ノイズの影響をアナログ回路のＲＦ回路部に与えないようにするため、ＧＰＳ−ＲＦ信号を処理するアナログ回路をＧＰＳＲＦモジュールに搭載し、このＧＰＳＲＦモジュールの出力をデジタル信号に変換するＡ／Ｄコンバータ及びデジタル信号を処理するデジタル回路を、ＧＰＳＲＦモジュールとは別個に設けた大規模集積回路に搭載したものがある（従来例１と称す）。
【０００５】
また、ＧＰＳ−ＲＦ信号を処理するアナログ回路及びＡ／ＤコンバータをＧＰＳＲＦモジュールに搭載し、Ａ／Ｄコンバータから出力されるデジタル信号を処理するデジタル回路と前記ＧＰＳＲＦモジュールとを、１つのＧＰＳ受信機としてモジュール化したものがある（従来例２と称す）。この構成では、ＧＰＳＲＦモジュールとこの出力を処理するデジタル回路とを近隣に配置することによって、Ａ／Ｄコンバータとデジタル回路との間のバッファが不要となる。このバッファがアナログ回路外部のクロック信号ライン等に挿入されると、上述のようなデジタル信号ノイズ源となる。
【０００６】
【特許文献１】特開２００１−２３０６２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来では、デジタル信号ノイズを低減するために構造上の制約があり、製造が複雑になる可能性があるという課題があった。
【０００８】
上記課題を具体的に説明する。
図６は、従来例１のＧＰＳ受信装置の構成を概略的に示す図である。従来例１のＧＰＳ受信装置は、ＧＰＳＲＦモジュール１００にダウンコンバート処理部１０４、バッファ１０５、及び不図示のＲＦ回路などが搭載されており、ＧＰＳＲＦモジュール１００とは別個に設けた大規模集積回路１０２にＧＰＳベースバンド部１０６及び中央演算処理部１０９が搭載される。
【０００９】
ダウンコンバート処理部１０４は、アンテナ１０３にて受信され、不図示のＲＦ回路で処理されたＧＰＳ−ＲＦ信号をＩＦ信号（アナログ信号）にダウンコンバートする。ダウンコンバート処理部１０４から出力されるＩＦ信号は、バッファ１０５に一次蓄積されて大規模集積回路１０２の処理タイミングでＧＰＳアナログ信号として出力される。
【００１０】
ＧＰＳＲＦモジュール１００からのＧＰＳアナログ信号は、大規模集積回路１０２に内蔵されたＧＰＳベースバンド部１０６のＡ／Ｄコンバータ１０７によってデジタル信号に変換された後、ベースバンド処理部１０８でベースバンド処理が行われる。中央演算処理部１０９は、ベースバンド処理されたデジタル信号を基に自装置の現在位置を演算する。
【００１１】
このように、従来例１の構成では、ＧＰＳＲＦモジュール１００を大規模集積回路１０２のデジタル回路から隔離することにより、デジタル信号ノイズの影響がＲＦ回路に及ぶ危険性は少ない。
【００１２】
しかしながら、大規模集積回路１０２にＡ／Ｄコンバータ１０７等のアナログ処理部を内蔵する必要があり、大規模集積回路１０２をデジタル回路向けの製造プロセス（半導体プロセス）を使って一貫して製造することができず、製造が複雑になる。また、デジタル回路向けの製造プロセスを使ってアナログ回路を製造した場合、アナログ回路としての性能を確保できない可能性もある。
【００１３】
図７は、従来例２のＧＰＳ受信装置の構成を概略的に示す図である。従来例２のＧＰＳ受信装置は、ＧＰＳＲＦモジュール１１１とＧＰＳベースバンド部１１４が１つの基板上にセットしてＧＰＳ受信機１１０とし、このＧＰＳ受信機１１０が外付けされる大規模集積回路１１７に中央演算処理部１１６が搭載される。
【００１４】
ＧＰＳＲＦモジュール１１１には、ダウンコンバート処理部１１２、Ａ／Ｄコンバータ１１３及び不図示のＲＦ回路などが搭載されており、ＧＰＳベースバンド部１１４からのＳＰＩ（Serial Peripheral Interface）制御信号に従ってＡ／Ｄコンバータ１１３から出力されたＧＰＳデジタル信号を、ＧＰＳベースバンド部１１４のベースバンド処理部１１５がベースバンド処理する。大規模集積回路１１７の中央演算処理部１１６は、外付けされたＧＰＳ受信機１１０からのベースバンド信号を基に自装置の現在位置を演算する。
【００１５】
従来例２では、上述のように、ＧＰＳＲＦモジュール１１１にアナログ回路を集約し、ＧＰＳＲＦモジュール１１１をデジタル回路であるＧＰＳベースバンド部１１４とセットにしたＧＰＳ受信機１１０としてモジュール化することにより、デジタル信号ノイズ源となるバッファを省略している。
【００１６】
しかしながら、ＧＰＳベースバンド部１１４を大規模集積回路１１７に内蔵できず、ＧＰＳ受信機１１０を外付けする必要があることから、ＧＰＳベースバンド部を大規模集積回路に一括して製造した場合と比較して製造が複雑になるという課題がある。
【００１７】
また、特許文献１には、ＧＰＳ−ＲＦ信号を処理するアナログ回路と、アナログ回路のＡ／Ｄコンバータから出力されるデジタル信号を処理するデジタル回路とを含んで構成される一般的なＧＰＳ受信装置は開示されているが、デジタル信号ノイズを低減するための具体的な構成については記載されていない。
【００１８】
この発明は、上記のような課題を解決するためになされたもので、簡易な構成で、デジタル信号ノイズのアナログ信号へ与える影響を低減できる高周波モジュール及びこれを用いたＧＰＳ受信装置を得ることを目的とする。
【課題を解決するための手段】
【００１９】
この発明に係る高周波モジュールは、アンテナで受信された高周波のアナログ信号を処理するアナログ回路と、前記アナログ回路で処理された信号をデジタル信号に変換するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部からのデジタル信号を処理するデジタル回路と、内層に連続したグランドプレーンからなるベタグランド層を有し、一方の表層面に前記アナログ回路を搭載し、他方の表層面に前記デジタル回路を搭載した多層基板とを備えるものである。
【発明の効果】
【００２０】
この発明によれば、内層に連続したグランドプレーンからなるベタグランド層を有し、一方の表層面にアナログ回路を搭載し、他方の表層面にデジタル回路を搭載した多層基板を備えたので、アナログ回路とデジタル回路とを多層基板の互いに異なる表面層に配置した簡易な構成で、デジタル信号ノイズのアナログ信号への影響を低減することができるという効果がある。
【発明を実施するための最良の形態】
【００２１】
実施の形態１．
図１は、この発明の実施の形態１によるＧＰＳ受信装置の構成を概略的に示す図である。実施の形態１によるＧＰＳ受信装置において、ＧＰＳＲＦモジュール（高周波モジュール）は、ＲＦ回路（アナログ回路）４、ＲＦチップ５及びバッファ（デジタル回路）８を内蔵しており、ＲＦチップ５には、ダウンコンバート処理部６及びＡ／Ｄコンバータ（Ａ／Ｄ変換部）７が内蔵されている。
【００２２】
ダウンコンバート処理部６は、アンテナ３にて受信され、ＲＦ回路４で処理されたＧＰＳ−ＲＦ信号をＩＦ信号（中間周波数；Intermediate Frequency）（アナログ信号）にダウンコンバート（周波数変換）する。ダウンコンバート処理部６からのＩＦ信号は、Ａ／Ｄコンバータ７でデジタル信号に変換され、ＧＰＳデジタル信号としてバッファ８に一次蓄積される。
【００２３】
また、大規模集積回路（集積回路部）２には、ＧＰＳベースバンド部９及び中央演算処理部１１が内蔵されている。ＧＰＳベースバンド部９のベースバンド処理部１０は、ＳＰＩ制御信号に従ってバッファ８から出力されたＧＰＳデジタル信号をベースバンド処理する。中央演算処理部１１は、ＧＰＳベースバンド部９で得られたベースバンド信号を用いて自装置の現在位置を演算する。
【００２４】
上述したように、実施の形態１によるＧＰＳ受信装置では、ＧＰＳＲＦモジュール１でＧＰＳ−ＲＦ信号から変換されたＧＰＳデジタル信号が、マザーボード側にある大規模集積回路２でデジタル処理される。このように、ＧＰＳＲＦモジュール１にアナログ回路を集約し、大規模集積回路２にデジタル回路を集約することにより、大規模集積回路２をデジタル回路向けの製造プロセスを使って一貫して製造することができる。
【００２５】
なお、この構成では、従来例２のようにＧＰＳ受信機としてモジュール化した場合と比較してＧＰＳＲＦモジュール１とベースバンド処理部１０との距離が開くため、ＧＰＳＲＦモジュール１の出力信号ラインにバッファ８の挿入が必要である。このバッファ８は、Ａ／Ｄコンバータ７からのデジタル信号を一次蓄積するデジタル回路であるため、デジタル信号ノイズ源となり得る。そこで、実施の形態１では、ＧＰＳＲＦモジュール１基板を下記のように構成することにより、デジタル信号ノイズの影響を低減している。
【００２６】
図２は、図１中のＧＰＳＲＦモジュールの基板構成を示す縦断面図である。ＧＰＳＲＦモジュール１は、図１で示した大規模集積回路２が実装されたマザーボード１２に対し、ピンヘッダ型コネクタ１３を介して電気的に接続される。また、ＧＰＳＲＦモジュール１のアナログ回路は多層基板１５の各層及び実装面に構成されており、多層基板１５は、シールドケース１４でカバーされている。
【００２７】
多層基板１５において、基板の表面層と裏面層との間は、内層として設けた連続したグランドプレーン層によって隔離される。図２中の例では、絶縁層で互いに絶縁された第１層１６ａ〜第４層１６ｄからなり、連続したグランドプレーンである内層ベタグランド（ベタグランド層）２５が内層１６ｃに形成される。この構成によって、ＲＦ回路４及びＲＦチップ５を搭載した第４層１６ｄと、デジタル回路となるバッファ８を搭載した第１層１６ａとの間の信号漏れを最小限に抑えることができ、さらにデジタル信号ノイズのＧＰＳ−ＲＦ信号への影響を低減することが可能である。
【００２８】
ＲＦ回路４からのＲＦ信号が伝搬するＲＦ信号ラインは、第１層１６ａのＲＦ信号面（アナログ信号配線領域）１７に形成される。また、バッファ８を搭載するデジタル信号面１８は第１層１６ａ面上で対極する位置にある両端部のうちの一方の端部に形成し、ＲＦ信号面１７は他方の端部に形成する。なお、ＲＦ信号面１７とデジタル信号面１８とは、多層基板１５の対角位置のように第１層１６ａの同一面上での互いの間隔が可能な限り離れていることが望ましい。
【００２９】
なお、図２では第４層１６ｄ面上に形成したデジタル信号ライン領域を図示していないが、この場合も上記と同様にデジタル信号ライン領域が第４層１６ｄ面上で対極する位置にある両端部の一方の端部に形成され、ＲＦ回路４の搭載面が他方の端部に形成される。
【００３０】
また、図２中に破線で囲んで示すパターン非形成領域１９では、ＲＦチップ５と貫通ビア２７を介して接続される第１層１６ａ上の領域とデジタル信号面１８とを隔離するために、電気接続パターンを形成していない。
【００３１】
さらに、上記の第１層１６ａ面上及び第４層１６ｄ面上での配置関係に加えて、第１層１６ａ面上のデジタル信号面１８と、第４層１６ｄ面上でＲＦ回路４を搭載するＲＦ回路搭載面２６とを、図２に示すように、多層基板１５の基板面に対して垂直な方向についても対極位置に配置する。つまり、多層基板１５の基板面に対して垂直な方向でデジタル信号面１８に対応する第４層１６ｄ面上の位置と第４層１６ｄ面上で対極する位置にある端部と多層基板１５の基板面に対して垂直な方向で対応する第１層１６ａ面上の位置にＲＦ回路搭載面２６を配置する。このように配置することにより、ＲＦ回路４に対するバッファ８からのデジタル信号ノイズの影響を低減できる。
【００３２】
デジタル信号面１８とＲＦ回路搭載面２６とは、多層基板１５の基板面に垂直な方向に関して同じ側、すなわち多層基板１５に垂直な方向でデジタル信号面１８に対応する第４層１６ｄ面上の位置にＲＦ回路搭載面２６を配置しても、デジタル信号ノイズの影響を低減する効果は得られる。
【００３３】
デジタル信号面１８、ＲＦ回路搭載面２６、及びＲＦチップ５の搭載面のグランドは、内層ベタグランド２５と電気的に接続される。一方、内層のグランド層及び電源ライン層は、同一層面で隔離して配置される。図２の例では、第２層１６ｂにおいて、内層グランド２０、内層グランド２１、内層グランド２２、内層電源ライン２３、及び内層電源ライン２４がそれぞれ隔離して配置される。このように構成することで、デジタル信号ノイズのＧＰＳ−ＲＦ信号への影響を低減することができる。
【００３４】
ピンヘッダ型コネクタ（コネクタ）１３において、ピン（アナログ信号端子）１３−１はＧＰＳ−ＲＦ信号を伝搬させるピンであり、ピン１３−２，１３−４はグランドと接続するグランドピン、ピン１３−３はＳＰＩ制御信号を伝搬させるピンであり、ピン（デジタル信号端子）１３−５はデジタル信号を伝搬させるピンである。ここで、ピンヘッダ型コネクタ１３のピン配置面においても、ＲＦ信号及びデジタル信号に影響を与えないピン１３−２〜１３−４を介して対極する位置にある両端部の一方の端部にピン１３−１を配置し、他方の端部にピン１３−５を配置する。このように構成することによっても、デジタル信号ノイズのＧＰＳ−ＲＦ信号への影響を低減できる。
【００３５】
図３は、図２中の多層基板の各層面における基板パターンの一例を示す図であり、図３（ａ）〜図３（ｄ）は図２中の第１層面〜第４層面を示している。図３（ａ）に示す第１層１６ａ面において、ＲＦ信号ラインが形成されるＲＦ信号ライン領域２８（図２中のＲＦ信号面１７に対応する）（アナログ信号配線領域）と、バッファ８等のデジタル回路及びデジタル信号ラインが形成されるデジタル回路領域２９（図２中のデジタル信号面１８に対応する）とが、ピンヘッダ型コネクタ搭載領域３０を介して、第１層１６ａ面上で対極する位置にある端部にそれぞれ形成される。
【００３６】
なお、ピンヘッダ型コネクタ搭載領域３０においては、ＲＦ信号を伝搬するピン１３−１とデジタル信号を伝搬するピン１３−５とにそれぞれ接続する配線パターンが、他のピン１３−２〜１３−４の配線パターンを介して対極する位置に形成される。
【００３７】
また、図３（ｂ）に示す第２層１６ｂ面においては、ＲＦ信号ライン領域２８ａが、第１層１６ａのＲＦ信号ライン領域２８と対応する位置に設けられる。このＲＦ信号ライン領域２８ａには、第４層１６ｄのＲＦ回路４やＲＦチップ５と接続するＲＦ信号ラインが形成される。同様に、デジタル信号ライン領域２９ａが、第１層１６ａのデジタル回路領域２９と対応する位置に設けられる。デジタル信号ライン領域２９ａには、第１層１６ａのデジタル信号処理部と接続するデジタル信号ラインが形成される。
【００３８】
ＲＦ信号ライン領域２８ａとデジタル信号ライン領域２９ａとは、これら領域２８ａ，２９ａの間に、内層電源ライン２３，２４が形成される電源ライン領域３１（電源ライン領域３１内では内層電源ライン２３，２４は隔離して配置される）を介在させることで、互いが極力離れた位置に配置される。
【００３９】
なお、図３（ｂ）中に斜線を付して記載した内層グランド２０，２１，２２、ＲＦ信号ライン領域２８ａ、デジタル信号ライン領域２９ａ及び電源ライン領域３１は、それぞれ隔離されている。
【００４０】
図３（ｃ）に示す第３層１６ｃでは、連続したグランドプレーンである内層ベタグランド２５が形成される。第１層１６ａのデジタル回路と第４層１６ｄのＲＦ回路の双方のグランドは、貫通ビア２７を介して内層ベタグランド２５に接続され、グランドが共通化される。なお、図３（ｃ）では、デジタル信号ライン及びＲＦ信号ラインとなる貫通ビアの記載を省略している。
【００４１】
さらに、図３（ｄ）に示す第４層１６ｄでは、デジタル信号ライン領域（デジタル信号配線領域）３２が、第１層１６ａのデジタル回路領域２９と対応する位置に設けられる。デジタル信号ライン領域３２には、貫通ビアを介して第１層１６ａのデジタル回路と接続するデジタル信号ラインが形成される。
【００４２】
ＲＦ回路４及びＲＦ信号ラインを搭載するＲＦ回路領域３４は、第４層１６ｄ面上で対極する位置にある両端部の一方に形成され、デジタル信号ライン領域３２は他方の端部に形成される。なお、デジタル信号ライン領域３２とＲＦ回路領域３４とは、これら領域３２，３４の間にＲＦチップ５を搭載するＲＦチップ搭載領域３３を介在させることで、互いが極力離れた位置に配置される。
【００４３】
図３（ａ）〜図３（ｄ）に示したように、バッファ８などのデジタル回路を多層基板１５の一方の表層面（第１層１６ａ）に搭載し、ＲＦ回路４などのアナログ回路を多層基板１５の他方の表層面（第４層１６ｄ）に搭載し、同一表層面においては、デジタル回路とＲＦ信号ライン形成面とを対極位置に配置するとともに、ＲＦ回路４とデジタル信号ライン形成面とを対極位置に配置する。このような基板パターンとすることにより、ＲＦ信号とデジタル信号との隔離が可能となる。
【００４４】
次に、上述した構成によるデジタル信号ノイズの低減効果について説明する。
図４は、ＲＦ信号ラインとデジタル回路とを近付けたＧＰＳＲＦモジュールのＲＦ回路でデジタル信号ノイズを測定した場合を示す図であり、図４（ａ）はデジタル回路搭載面の基板パターンを示しており、図４（ｂ）はデジタル信号ノイズの測定結果を示すグラフである。図４（ａ）に示す第１層１６ａでは、デジタル回路及びデジタル信号ラインを、第１層１６ａ面上で対極する位置にある端部ではなく、基板面の中央部よりもＲＦ信号ライン領域２８に近いデジタル回路領域２９Ａに形成している。
【００４５】
図３で示した各層のうち、デジタル回路搭載面（第１層１６ａ）を図４（ａ）に示す基板パターンとしたＧＰＳＲＦモジュールについて、ＲＦ回路４におけるデジタル信号ノイズをスペクトラムアナライザで測定したところ、図４（ｂ）に示すように、最大でノイズフロアから３０ｄＢのピークを持つノイズが検出される。
【００４６】
図５は、実施の形態１によるＧＰＳＲＦモジュールのＲＦ回路でデジタル信号ノイズを測定した場合を示す図であり、図５（ａ）はデジタル回路の搭載面を示しており、図５（ｂ）はデジタル信号ノイズの測定結果を示すグラフである。図５（ａ）に示す例では、図３（ａ）と同様に、第１層１６ａ面上で対極する位置にある両端部の一方の端部にＲＦ信号ライン領域２８が配置され、他方の端部にデジタル回路領域２９が配置されている。
【００４７】
図５（ａ）に示す基板パターンでデジタル回路搭載面を構成したＧＰＳＲＦモジュールについて、ＲＦ回路４におけるデジタル信号ノイズをスペクトラムアナライザで測定したところ、図５（ｂ）に示すように、最大でもノイズフロアから１０ｄＢ程度のピークを持つノイズが検出される。このように、実施の形態１によるＧＰＳＲＦモジュール１では、デジタル回路領域２９とＲＦ信号ライン領域２８とを接近させて配置した場合と比較してノイズが３分の１程度に低減されている。
【００４８】
以上のように、この実施の形態１によれば、内層に連続したグランドプレーンからなる内層ベタグランド２５を有し、一方の表層面にＲＦ回路４を搭載し、他方の表層面にバッファ８等のデジタル回路を搭載した多層基板１５を備えたので、多層基板１５を利用した簡易な構成で、ＲＦアナログ信号とデジタル信号とが隔離され、デジタル信号ノイズのアナログ信号への影響を低減できる。
【００４９】
また、この実施の形態１によれば、多層基板１５の第１層１６ａ面上で対極する位置にある両端部の一方の端部にＲＦ信号ライン領域２８を配置し、他方の端部にデジタル回路を配置し、第４層１６ｄ面上で対極する位置にある両端部の一方の端部にデジタル信号ライン領域３２を配置し、他方の端部にアナログ回路を配置したので、デジタル信号ノイズのアナログ信号への影響をさらに低減できる。
【００５０】
さらに、この実施の形態１によれば、アナログ回及びデジタル回路を、多層基板１５の垂直方向に関して対極する位置に配置したので、アナログ信号に与えるデジタル信号ノイズの影響をさらに低減することができる。
【００５１】
なお、上記実施の形態１では、デジタル回路がバッファ８である場合を示したが、ＧＰＳＲＦモジュール１においてＡ／Ｄコンバータ７から出力されたデジタル信号を処理する回路であれば、バッファ８に限定されるものではない。
【図面の簡単な説明】
【００５２】
【図１】この発明の実施の形態１によるＧＰＳ受信装置の構成を概略的に示す図である。
【図２】図１中のＧＰＳＲＦモジュールの基板構成を示す縦断面図である。
【図３】図２中の多層基板の各層面における基板パターンの一例を示す図である。
【図４】ＲＦ信号ラインとデジタル回路とを近付けたＧＰＳＲＦモジュールのＲＦ回路でデジタル信号ノイズを測定した場合を示す図である。
【図５】実施の形態１によるＧＰＳＲＦモジュールのＲＦ回路でデジタル信号ノイズを測定した場合を示す図である。
【図６】従来例１のＧＰＳ受信装置の構成を概略的に示す図である。
【図７】従来例２のＧＰＳ受信装置の構成を概略的に示す図である。
【符号の説明】
【００５３】
１ ＧＰＳＲＦモジュール（高周波モジュール）、２ 大規模集積回路（集積回路部）、３ アンテナ、４ ＲＦ回路（アナログ回路）、５ ＲＦチップ、６ ダウンコンバート処理部、７ Ａ／Ｄコンバータ、８ バッファ（デジタル回路）、９ ＧＰＳベースバンド部、１０ ベースバンド処理部、１１ 中央演算処理部、１２ マザーボード、１３ ピンヘッダ型コネクタ（コネクタ）、１３−１〜１３−５ ピン、１４ シールドケース、１５ 多層基板、１６ａ〜１６ｄ 第１層〜第４層、１７ ＲＦ信号面（アナログ信号配線領域）、１８ デジタル信号面、１９ パターン非形成領域、２０〜２２ 内層グランド、２３，２４ 内層電源ライン、２５ 内層ベタグランド（ベタグランド層）、２６ ＲＦ回路搭載面、２７ 貫通ビア、２８，２８ａ ＲＦ信号ライン領域（アナログ信号配線領域）、２９，２９ａ，２９Ａ，３２ デジタル信号ライン領域（デジタル信号配線領域）、３０ ピンヘッダ型コネクタ搭載領域、３１ 電源ライン領域、３３ ＲＦチップ搭載領域。
【特許請求の範囲】
【請求項１】
アンテナで受信された高周波のアナログ信号を処理するアナログ回路と、
前記アナログ回路で処理された信号をデジタル信号に変換するＡ／Ｄ変換部と、
前記Ａ／Ｄ変換部からのデジタル信号を処理するデジタル回路と、
内層に連続したグランドプレーンからなるベタグランド層を有し、一方の表層面に前記アナログ回路を搭載し、他方の表層面に前記デジタル回路を搭載した多層基板とを備えた高周波モジュール。
【請求項２】
多層基板は、アナログ回路を搭載する表層面に形成するデジタル信号配線領域を当該表層面上で対極位置にある両端部の一方の端部に配置し、他方の端部に前記アナログ回路を配置するとともに、デジタル回路を搭載する表層面に形成するアナログ信号配線領域を当該表層面上で対極位置にある両端部の一方の端部に配置し、他方の端部に前記デジタル回路を配置したことを特徴とする請求項１記載の高周波モジュール。
【請求項３】
アナログ回路及びデジタル回路は、各表層面において、多層基板の基板面に垂直な方向で対極する位置に配置したことを特徴とする請求項１又は請求項２記載の高周波モジュール。
【請求項４】
多層基板の各表層面に形成したアナログ回路及びデジタル回路の各グランド配線は、前記ベタグランド層と電気的に接続され、
前記ベタグランド層を除く前記多層基板の内層に形成した前記アナログ回路及び前記デジタル回路の各配線は、互いに隔離して配置されたことを特徴とする請求項１から請求項３のうちのいずれか１項記載の高周波モジュール。
【請求項５】
外部との間で信号のやり取りをするための複数の端子を有し、アナログ信号を伝搬するアナログ信号端子とデジタル信号を伝搬するデジタル信号端子とが、前記複数の端子のうちの前記アナログ信号端子及び前記デジタル信号端子以外の端子を介して対極する位置に配置されたコネクタを備えたことを特徴とする請求項１から請求項４のうちのいずれか１項記載の高周波モジュール。
【請求項６】
アンテナで受信されたＧＰＳ高周波信号を中間周波数のアナログ信号に周波数変換し、当該アナログ信号をデジタル信号に変換する請求項１から請求項５のうちのいずれか１項記載の高周波モジュールと、
前記高周波モジュールを搭載したマザーボードに設けられ、前記高周波モジュールから出力された前記デジタル信号に基づいて現在位置を演算する集積回路部とを備えたＧＰＳ受信装置。
【請求項１】
アンテナで受信された高周波のアナログ信号を処理するアナログ回路と、
前記アナログ回路で処理された信号をデジタル信号に変換するＡ／Ｄ変換部と、
前記Ａ／Ｄ変換部からのデジタル信号を処理するデジタル回路と、
内層に連続したグランドプレーンからなるベタグランド層を有し、一方の表層面に前記アナログ回路を搭載し、他方の表層面に前記デジタル回路を搭載した多層基板とを備えた高周波モジュール。
【請求項２】
多層基板は、アナログ回路を搭載する表層面に形成するデジタル信号配線領域を当該表層面上で対極位置にある両端部の一方の端部に配置し、他方の端部に前記アナログ回路を配置するとともに、デジタル回路を搭載する表層面に形成するアナログ信号配線領域を当該表層面上で対極位置にある両端部の一方の端部に配置し、他方の端部に前記デジタル回路を配置したことを特徴とする請求項１記載の高周波モジュール。
【請求項３】
アナログ回路及びデジタル回路は、各表層面において、多層基板の基板面に垂直な方向で対極する位置に配置したことを特徴とする請求項１又は請求項２記載の高周波モジュール。
【請求項４】
多層基板の各表層面に形成したアナログ回路及びデジタル回路の各グランド配線は、前記ベタグランド層と電気的に接続され、
前記ベタグランド層を除く前記多層基板の内層に形成した前記アナログ回路及び前記デジタル回路の各配線は、互いに隔離して配置されたことを特徴とする請求項１から請求項３のうちのいずれか１項記載の高周波モジュール。
【請求項５】
外部との間で信号のやり取りをするための複数の端子を有し、アナログ信号を伝搬するアナログ信号端子とデジタル信号を伝搬するデジタル信号端子とが、前記複数の端子のうちの前記アナログ信号端子及び前記デジタル信号端子以外の端子を介して対極する位置に配置されたコネクタを備えたことを特徴とする請求項１から請求項４のうちのいずれか１項記載の高周波モジュール。
【請求項６】
アンテナで受信されたＧＰＳ高周波信号を中間周波数のアナログ信号に周波数変換し、当該アナログ信号をデジタル信号に変換する請求項１から請求項５のうちのいずれか１項記載の高周波モジュールと、
前記高周波モジュールを搭載したマザーボードに設けられ、前記高周波モジュールから出力された前記デジタル信号に基づいて現在位置を演算する集積回路部とを備えたＧＰＳ受信装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１０−９８４３９（Ｐ２０１０−９８４３９Ａ）
【公開日】平成２２年４月３０日（２０１０．４．３０）
【国際特許分類】
【出願番号】特願２００８−２６６４３９（Ｐ２００８−２６６４３９）
【出願日】平成２０年１０月１５日（２００８．１０．１５）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２２年４月３０日（２０１０．４．３０）
【国際特許分類】
【出願日】平成２０年１０月１５日（２００８．１０．１５）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]