ＰＬＬ回路およびディスク再生装置
【課題】 ＰＬＬ回路の引き込みレンジの拡大と引き込み速度の高速化を簡単な構成にて実現する。
【解決手段】 ｎＴの単マークが連続するＶＦＯ区間をピックアップが走査中であるときの信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔの出現頻度の分布傾向から、ＰＬＬクロックの適正周波数に対するずれ量を検出し、このずれ量に応じた補正量ｆａを決定する。出現頻度の分布傾向が信号パターン（ｎ−１）Ｔの方に偏重している場合にはＰＬＬクロックの周波数を速める補正量＋Δｆに設定し、出現頻度の分布傾向が信号パターン（ｎ＋１）Ｔの方に偏重している場合にはＰＬＬクロックの周波数を遅らせる補正量−Δｆに設定する。設定した補正量ｆａを、デジタル位相比較器６０１にて検出された位相差に加算してＶＦＯ６０５に供給する。これにより、補正量ｆａが加味され、ＰＬＬレンジの拡大と引き込み動作の高速化が図られる。
【解決手段】 ｎＴの単マークが連続するＶＦＯ区間をピックアップが走査中であるときの信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔの出現頻度の分布傾向から、ＰＬＬクロックの適正周波数に対するずれ量を検出し、このずれ量に応じた補正量ｆａを決定する。出現頻度の分布傾向が信号パターン（ｎ−１）Ｔの方に偏重している場合にはＰＬＬクロックの周波数を速める補正量＋Δｆに設定し、出現頻度の分布傾向が信号パターン（ｎ＋１）Ｔの方に偏重している場合にはＰＬＬクロックの周波数を遅らせる補正量−Δｆに設定する。設定した補正量ｆａを、デジタル位相比較器６０１にて検出された位相差に加算してＶＦＯ６０５に供給する。これにより、補正量ｆａが加味され、ＰＬＬレンジの拡大と引き込み動作の高速化が図られる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ（Phase Locked Loop）回路およびディスク再生装置に関し、特に、デジタル方式のＰＬＬ回路およびそれを内蔵したディスク再生装置に用いて好適なものである。
【背景技術】
【０００２】
ディスク再生装置のＰＬＬ回路として、従来よりアナログ方式のＰＬＬ回路が用いられている。しかし、アナログ方式のＰＬＬ回路は、ノイズによる影響を受け易く、また、温度変化等の環境変化に弱いといった欠点を有している。これに対し、デジタル方式のＰＬＬ回路は、ノイズによる影響を受け難く、温度変化等の環境変化にも特性が左右され難い。また、高集積化を図りやすくＬＳＩに実装する際に有利であるとのメリットを有している。
【０００３】
しかし、デジタル方式のＰＬＬ回路は、アナログ方式に比べ、引き込み周波数レンジが狭く、引き込み速度も遅いといった欠点がある。この問題は、特に、ディスク起動時や再生位置のジャンプ直後等、ディスクの回転状態が不安定な場合に顕著となり、ドライブの性能を左右する一因ともなり得る。
【０００４】
これに対し、以下の特許文献１に記載の発明では、アナログ方式のＰＬＬ回路とデジタル方式のＰＬＬ回路を併用することにより上記問題の解決が図られている。この発明では、先ず、アナログ方式のＰＬＬ回路にてＰＬＬの引き込みを行った後、デジタル方式のＰＬＬ回路を用いてＰＬＬがなされる。これにより、周波数のロックレンジの拡張と引き込み速度の高速化が図られている。
【特許文献１】特許第３３５０３４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、かかる従来技術によれば、アナログ方式のＰＬＬ回路とデジタル方式のＰＬＬ回路の２系統の回路構成が必要となるため、回路構成が複雑化し、また、回路規模が大きくなるとの問題が生じる。
【０００６】
本発明は、かかる問題を解消し、簡単な構成にて容易に引き込みレンジの拡大と引き込み速度の高速化をなし得るＰＬＬ回路およびディスク再生装置を提供することを課題とする。
【課題を解決するための手段】
【０００７】
上記課題に鑑み本発明は、以下の特徴を有する。
【０００８】
本発明の第１の局面は、再生信号に対するデータ取得位置の位相差を補償するＰＬＬ回路において、再生信号に対する前記データ取得位置の位相差を検出する位相差検出部と、該位相差検出部によって検出された位相差をもとに前記データ取得位置の周期を変更する読取位置変更部と、単一周波数の信号パターンが連続する区間を検出する区間検出部と、前記再生信号から２値化データを生成する２値化データ生成部と、前記２値化データ生成部によって生成された２値化データのデータ列から信号パターンを検出する信号パターン検出部と、前記区間検出部によって検出された区間の再生信号をもとに前記信号パターン検出部によって検出された信号パターンの周波数分布を検出する周波数分布検出部と、前記周波数分布検出部によって検出された前記分布状態に基づいて前記読取位置変更部における周期の変更量を補正する周期補正部とを有するものとして把握される。
【０００９】
かかる第１の局面において、周期補正部は、前記周波数分布に基づいて前記読取位置変更部における周期の変更量を補正するための補正量を生成し、前記読取位置変更部は、前記位相差検出部にて検出された位相差に前記周期補正部から供給された補正量をもとに前記データ取得位置の周期を変更するものとして構成される。
【００１０】
より詳しくは、前記周期補正部は、前記周波数分布検出部によって検出された周波数分布が前記単一周波数よりも高周波側に偏っているとき前記周期を短くする補正量を生成し、前記周波数分布検出部によって検出された周波数分布が前記単一周波数よりも低周波側に偏っているとき前記周期を長くする補正量を生成するものとして構成することができる。
【００１１】
また、区間検出部は、前記２値化データをもとに取得される信号パターンが、前記単一周波数に対し所定の周波数幅を与えた周波数レンジ内に一定期間以上含まれるかによって、再生信号が前記単一周波数の信号パターンが連続する区間のものであるかを検出するものとして構成することができる。
【００１２】
本発明の第２の局面は、再生信号に対するＰＬＬクロックの位相差を補償するＰＬＬ回路において、再生信号に対する前記ＰＬＬクロックの位相差を検出する位相差検出部と、該位相差検出部によって検出された位相差をもとに前記クロックの周波数を変更するクロック周波数変更部と、単一周波数の信号パターンが連続する区間を検出する区間検出部と、前記再生信号を前記ＰＬＬクロックにてサンプリングしたときのサンプル信号をもとに２値化データを生成する２値化データ生成部と、前記２値化データ生成部によって生成された２値化データのデータ列をもとに信号パターンを検出する信号パターン検出部と、前記区間検出部によって検出された区間における再生信号をもとに前記信号パターン検出部によって検出された信号パターンの周波数分布を検出する周波数分布検出部と、前記周波数分布検出部によって検出された前記周波数分布に基づいて前記クロック周波数変更部における周波数の変更量を補正する周波数補正部とを有するものとして把握される。
【００１３】
かかる第２の局面において、周波数補正部は、前記周波数分布に基づいて前記クロック周波数変更部における周波数の変更量を補正するための補正量を生成し、前記クロック周波数変更部は、前記位相差検出部にて検出された位相差と前記周波数補正部から供給された補正量をもとに前記ＰＬＬクロックの周波数を変更するものとして構成される。
【００１４】
より詳しくは、周波数補正部は、前記周波数分布検出部によって検出された周波数分布が前記単一周波数よりも高周波側に偏っているとき前記ＰＬＬクロックを高周波側にシフトさせる補正量を生成し、前記周波数分布検出部によって検出された周波数分布が前記単一周波数よりも低周波側に偏っているとき前記ＰＬＬクロックを低周波側にシフトさせる補正量を生成するものとして構成することができる。
【００１５】
また、区間検出部は、前記２値化データをもとに取得される信号パターンが、前記単一周波数に対し所定の周波数幅を与えた周波数レンジ内に一定期間以上含まれるかによって、再生信号が前記単一周波数の信号パターンが連続する区間のものであるかを検出するものとして構成することができる。
【００１６】
本発明の第３の局面は、再生信号に対するデータ補間位置の位相差を補償するＰＬＬ回路において、再生信号に対する前記データ補間位置の位相差を検出する位相差検出部と、該位相差検出部によって検出された位相差をもとに前記データ補間位置の周期を変更する補間位置変更部と、単一周波数の信号パターンが連続する区間を検出する区間検出部と、前記再生信号を非同期クロックにてサンプリングしたときのサンプリングデータに補間処理を施して前記補間位置における２値化データを生成する２値化データ生成部と、前記２値化データ生成部によって生成された２値化データのデータ列をもとに信号パターンを検出する信号パターン検出部と、前記区間検出部によって検出された区間における再生信号をもとに前記信号パターン検出部によって検出された信号パターンの周波数分布を検出する周波数分布検出部と、前記周波数分布検出部によって検出された前記周波数分布に基づいて前記補間位置変更部における周期の変更量を補正する周期補正部とを有するものとして把握される。
【００１７】
かかる第３の局面において、周期補正部は、前記周波数分布に基づいて前記補間位置変更部における周期の変更量を補正するための補正量を生成し、前記補間位置変更部は、前記位相差検出部にて検出された位相差と前記周期補正部から供給された補正量をもとに前記クロックの周波数を変更するものとして構成される。
【００１８】
より詳しくは、周期補正部は、前記周波数分布検出部によって検出された周波数分布が前記単一周波数よりも高周波側に偏っているとき前記補間位置の周期を短くする補正量を生成し、前記周波数分布検出部によって検出された周波数分布が前記単一周波数よりも低周波側に偏っているとき前記補間位置の周期を長くする補正量を生成するものとして構成することができる。
【００１９】
また、区間検出部は、前記２値化データをもとに取得される信号パターンが、前記単一周波数に対し所定の周波数幅を与えた周波数レンジ内に一定期間以上含まれるかによって、再生信号が前記単一周波数の信号パターンが連続する区間のものであるかを検出するものとして構成することができる。
【００２０】
本発明の第４の局面は、請求項１ないし１２の何れか一項に記載のＰＬＬ回路を具備するディスク再生装置として把握される。
【００２１】
かかる第４の局面においては、ディスクの回転状態が定常状態にないときに前記変更量に対する補正を行う手段をさらに具備するものとして構成することができる。
【００２２】
また、区間検出手段は、ｎＴ（ｎ：自然数、Ｔ：単位マーク長）の長さを有する信号が一定期間連続してディスク上に記録されている区間を、（ｎ±ｍ）Ｔ（ｍ：自然数）の範囲内にある信号パターンが一定期間以上連続して検出されたかによって検出するものとして構成することができる。
【発明の効果】
【００２３】
本発明によれば、位相差の他、２値化データから生成される信号パターンの周波数分布に基づく補正量をも加味してＰＬＬの引き込みを行うものであるから、位相差のみに基づく場合に比べてＰＬＬの引き込み周波数レンジの拡張を図ることができ、また、引き込み速度の高速化を図ることができる。
【００２４】
ここで、補正量は、単一周波数の信号パターンが連続する区間において、２値化データから生成される信号パターンの周波数分布が本来の周波数（単一周波数）に対してどのように偏重しているかに応じて設定されるものであるから、たとえば、再生回路系に配備されている２値化データ生成回路を補正量の生成のためにそのまま共用することができ、よって、複雑な回路構成の追加を伴わずに、簡易かつ円滑に、補正量の生成を行うことができる。
【００２５】
このように本発明によれば、簡単な構成にて容易かつ円滑にＰＬＬ回路の引き込みレンジを拡大と引き込み速度の高速化を図ることができる。
【００２６】
本発明の効果ないし特徴は、以下に示す実施形態の説明により更に明らかとなろう。
【００２７】
なお、以下の実施形態では、本発明の第４の局面に係るディスク再生装置が光ディスク装置として実現化されている。また、第２の局面の実施形態として図１〜図１１に示す実施形態が示されており、本発明の第３の局面として図１２〜図１４に示す実施形態が示されている。なお、第１の局面は、第２の局面と第１の局面を包括するものである。
【００２８】
また、本発明における「信号パターンの周波数分布」は、以下の実施形態では信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔの出現頻度の分布として示されている。ここで、信号パターンの時間長は（ｎ−１）Ｔ＜ｎＴ＜（ｎ＋１）Ｔの関係にあるため、その周波数は（ｎ−１）Ｔ＞ｎＴ＞（ｎ＋１）Ｔの関係にある。したがって、信号パターン（ｎ−１）Ｔの出現頻度が高いほど信号パターンの周波数分布は高周波側に偏重し、信号パターン（ｎ＋１）Ｔの出現頻度が高いほど信号パターンの周波数分布は低周波側に偏重していることとなる。
【００２９】
ただし、以下の実施形態は、あくまでも、本発明を実施する際の一つの例示であって、本発明ないし各構成要件の用語の意義は、以下の実施形態に記載されたものに制限されるものではない。
【発明を実施するための最良の形態】
【００３０】
図１に、実施の形態に係る光ディスク装置の構成を示す。本実施の形態は、ＤＶＤ（Digital Versatile Disc）や次世代ＤＶＤ等の高密度光ディスクに対し記録／再生を行う光ディスク装置に本発明を適用したものである。なお、図１には、再生系のみを図示し記録系については図示省略している。また、フォーカスサーボ回路やトラッキングサーボ回路等のサーボ系も図示省略している。
【００３１】
図１に示す如く、光ディスク装置は、光ピックアップ２０と、増幅回路３０と、アナログＢＰＦ（Band Pass Filter）４０と、ＡＤＣ（Analog-Digital Converter）５０と、デジタルＰＬＬ６０と、デジタルイコライザ７０と、２値化回路８０と、周波数検出補正回路９０を備えている。
【００３２】
光ピックアップ２０は、ディスク１０にレーザ光を照射してデータの記録／再生を行う。ディスク１０には、螺旋状のトラックが形成されており、トラック上には、一定周期毎にＶＦＯ区間が配置されている。かかるＶＦＯ区間には、同一時間長のマークとスペースが連続して配列されている。すなわち、マークとスペースの単位時間長をＴとしたとき、ｎＴ（ｎ：所定の自然数）の長さのマークとスペースが連続して配列されている。
【００３３】
増幅回路３０は、光ピックアップ３０から供給される再生ＲＦ信号を増幅してアナログＢＰＦ４０に出力する。アナログＢＰＦ４０は再生ＲＦ信号のノイズ成分を除去するとともに所定の周波数成分を増幅してＡＤＣ５０に出力する。ＡＤＣ５０は、デジタルＰＬＬ６０から供給されるＰＬＬクロック（サンプリングクロック）に応じたサンプリングタイミングにて再生ＲＦ信号をサンプリングし、サンプル値をデジタル信号に変換してデジタルＰＬＬ６０に出力する。
【００３４】
デジタルＰＬＬ６０は、ＡＤＣ５０から入力されるデジタル信号をもとにＰＬＬクロックによるサンプリングタイミングと再生ＲＦ信号に対する適正サンプリングタイミングの位相差を検出し、この位相差を解消するようＰＬＬクロックの周波数を調整する。
【００３５】
デジタルイコライザ７０は、ＡＤＣ５０から供給されるデジタル信号を波形等化して２値化回路８０に出力する。２値化回路８０は、デジタルイコライザ７０から供給されたデジタル信号を復号して１、０の２値化データを生成出力する。
【００３６】
周波数検出補正回路９０は、２値化回路８０から供給される２値化データに基づいて上記位相差に対する補正量を生成し、デジタルＰＬＬ６０に出力する。かかる補正量は、デジタルＰＬＬ６０にて位相差に加算される。
【００３７】
図２に、デジタルＰＬＬ６０の構成を示す。
【００３８】
図示の如く、デジタルＰＬＬ６０は、デジタル位相比較器６０１と、ループフィルタ６０２と、加算器６０３と、ＤＡＣ（Digital-Analog Converter）６０４と、ＶＣＯ（Voltage Controlled Oscillator）６０５を備えている。
【００３９】
デジタル位相比較器６０１は、ＡＤＣ５０から供給されるデジタル信号をもとに再生信号波形のエッジを判別し、このエッジとＰＬＬクロックの間の位相差を検出する。そして、この位相差に応じたデジタル信号（位相差信号）をループフィルタ６０２に出力する。ループフィルタ６０２は、位相差信号の高周波成分を遮断して直流化し、これを加算器６０３に出力する。
【００４０】
加算器６０３は、ループフィルタ６０２から供給される位相差信号と、周波数検出補正回路９０５から供給される補正信号（補正量に応じたデジタル信号）を加算してＤＡＣ６０４に出力する。ＤＡＣ６０４は、加算器６０３から供給されたデジタル信号をアナログ信号（電圧値）に変換してＶＣＯ６０５に出力する。ＶＣＯ６０５は、ＤＡＣ６０４から供給されたアナログ信号（電圧値）を制御信号としてＰＬＬクロックの発振周波数を変化させる。
【００４１】
図３に、光ピックアップ２０がディスク１０上のＶＦＯ区間を走査しているときのタイミングチャートを示す。なお、同図には、ＶＦＯ区間におけるマークとスペースの時間長（ｎＴ）が３Ｔである場合が示されている。
【００４２】
図示の如く、高密度記録の光ディスクでは再生信号に波形間干渉が生じるため、ＶＦＯ区間走査時の再生信号波形は、同図（ｂ）に示す如く、マークとスペースが符号間干渉した波形となる。このとき、同図（ｃ）に示す如く、ＰＬＬクロックが適正位相（適正周波数）であると、ＰＬＬクロックに応じてサンプリングされた再生ＲＦ信号の等化信号レベルは、同図（ｄ）に示すものとなる。かかる等化信号レベルを上述の２値化回路８０にて復号すると、同図（ｅ）に示す如く、１と０が３個ずつ連続する２値化データが得られる。したがって、かかる２値化データから、３Ｔの時間長に応じた周波数の信号パターンが検出される。
【００４３】
図４に、ＰＬＬクロックが適正周波数よりも高周波となった場合のタイミングチャートを示す。この場合、ＰＬＬクロックに応じてサンプリングされた再生ＲＦ信号の等化信号レベルは、同図（ｄ）に示すものとなる。かかる等化信号レベルを上述の２値化回路８０にて復号すると、同図（ｅ）に示す如く、１と０が４個ずつ連続する２値化データが得られる。したがって、かかる２値化データから、４Ｔの時間長に応じた周波数の信号パターンが検出される。
【００４４】
図５に、ＰＬＬクロックが適正周波数よりも低周波となった場合のタイミングチャートを示す。この場合、ＰＬＬクロックに応じてサンプリングされた再生ＲＦ信号の等化信号レベルは、同図（ｄ）に示すものとなる。かかる等化信号レベルを上述の２値化回路８０にて復号すると、同図（ｅ）に示す如く、１と０が２個ずつ連続する２値化データが得られる。したがって、かかる２値化データから、２Ｔの時間長に応じた周波数の信号パターンが検出される。
【００４５】
図６は、ＶＦＯ区間（マークとスペースの時間長：ｎＴ）を走査したときの信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔの出現頻度の傾向を示すものである。
【００４６】
ＰＬＬクロックが適正周波数の場合（同図（ａ）参照）、上記図３を参照して説明したように、ＶＦＯ区間のマークとスペースの時間長ｎＴと同一時間長の信号パターンの出現頻度（検出頻度）がピーク的に大きくなる。このとき、ＰＬＬクロックの位相が適正位相から揺らぐことから、前後の時間長（ｎ−１）Ｔ、（ｎ＋１）Ｔの信号パターンも同時に検出される。
【００４７】
これに対し、ＰＬＬクロックが適正周波数よりも速い場合（同図（ｂ）参照）には、上記図４を参照して説明したように、出現頻度の分布は時間長（ｎ＋１）Ｔの信号パターンの出現頻度（検出頻度）の方に偏重する。また、ＰＬＬクロックが適正周波数よりも遅い場合（同図（ｃ）参照）には、上記図５を参照して説明したように、出現頻度の分布は時間長（ｎ−１）Ｔの信号パターンの出現頻度（検出頻度）の方に偏重する。
【００４８】
これら信号パターンの出現頻度の傾向から、出現頻度の分布が（ｎ＋１）Ｔの方に偏重している場合はＰＬＬクロックが適正周波数よりも速いと判別でき、また、出現頻度の分布が（ｎ−１）Ｔの方に偏重している場合はＰＬＬクロックが適正周波数よりも遅いと判別できる。上述の周波数検出補正回路９０は、かかる分布の偏重具合を検出し、その検出結果に応じて、ＰＬＬクロックが適正周波数に近づくように補正を掛ける。
【００４９】
図７に、周波数検出補正回路９０の構成例を示す。
【００５０】
図示の如く、周波数検出補正回路９０は、信号パターン検出器９０１と、周波数分布測定部９０２と、大小関係検知部９０３と、周波数補正量決定部９０４と、周波数補正出力制御部９０５と、ＯＲ回路９０６と、信号パターン検出カウンタ９０７を備えている。
【００５１】
信号パターン検出器９０１は、２値化回路８０から供給される２値化データから信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔを検出し、検出結果を周波数分布測定部９０２に出力する。すなわち、信号パターン（ｎ−１）Ｔを検出したときは、周波数分布測定部９０２の（ｎ−１）Ｔカウンタ９０２ａに検出信号を出力し、信号パターンｎＴ、（ｎ＋１）Ｔを検出したときは、それぞれｎＴカウンタ９０２ｂ、（ｎ＋１）Ｔカウンタ９０２ｃに検出信号を出力する。また、信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔ以外の信号パターンを検出したときは、周波数分布測定部９０２内の各カウンタおよび信号パターン検出カウンタ９０７のカウント値をリセットする信号を出力する。
【００５２】
周波数分布測定部９０２は、（ｎ−１）Ｔカウンタ９０２ａ、ｎＴカウンタ９０２ｂおよび（ｎ＋１）Ｔカウンタ９０２ｃを備えており、これらカウンタのカウント値をもとに、上述の信号パターンの出現頻度の分布を測定する。
【００５３】
大小関係検知部９０３は、（ｎ−１）Ｔカウンタ９０２ａ、ｎＴカウンタ９０２ｂおよび（ｎ＋１）Ｔカウンタ９０２ｃのカウント値をもとに、上述の信号パターンの出現頻度の分布の偏重具合を検出し、検出結果を周波数補正量決定部９０４に出力する。
【００５４】
周波数補正量決定部９０４は、大小関係検知部９０３から供給された検出結果をもとに、ＰＬＬクロックの周波数を補正するための補正量ｆａを決定し、これを周波数補正出力制御部９０５に出力する。具体的には、大小関係検知部９０３から供給された検出結果が、出現頻度の分布が（ｎ＋１）Ｔの方に偏重していることを示すものである場合には、補正量ｆａとしてＰＬＬクロックの周波数をΔｆだけ低くする補正量−Δｆを決定し、また、出現頻度の分布が（ｎ−１）Ｔの方に偏重している場合は、補正量ｆａとしてＰＬＬクロックの周波数をΔｆだけ高くする補正量＋Δｆを決定する。ここで、Δｆは、偏重の大きさに応じた値としても良く、あるいは、偏重の大きさに関係なく一律の値に設定しても良い。
【００５５】
周波数補正出力制御部９０５は、信号パターン検出カウンタ９０７からの検出信号に応じて、周波数補正量決定部９０４から供給された補正量ｆａをデジタルＰＬＬ６０の加算器６０３に出力する。
【００５６】
信号パターン検出カウンタ９０７は、信号パターン検出器９０１からのリセット信号によってリセットされるとともに、ＯＲ回路９０６を介して入力される信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔの検出信号によって１カウントアップされる。また、カウント値Ｋｐが予め設定された閾値Ｋ０以上となったとき、ＶＦＯ区間を走査しているとして、検出信号を周波数補正出力制御部９０５に出力する。すなわち、信号パターン検出カウンタ９０７は、信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔの連続性をもとに、ピックアップがＶＦＯ区間を走査しているかを判別する。信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔが閾値Ｋ０回以上連続したとき、ピックアップがＶＦＯ区間を走査しているとして検出信号を出力する。
【００５７】
図８に、周波数検出補正回路９０の動作フローチャートを示す。
【００５８】
補正動作が開始されると、周波数分布測定部９０２内の各カウンタと信号パターン検出カウンタ９０７がリセットされた後（Ｓ１０１）、各カウンタのカウントアップが開始される（Ｓ１０２）。しかる後、信号パターン検出カウンタ９０７のカウント値Ｋｐが閾値Ｋ０に達すると（Ｓ１０３:ＹＥＳ）、（ｎ−１）Ｔカウンタ９０２ａ、ｎＴカウンタ９０２ｂ、（ｎ＋１）Ｔカウンタ９０２ｃのカウント値に基づく周波数補正量ｆａが周波数補正出力制御部９０５からデジタルＰＬＬ６０の加算器６０３に出力される（Ｓ１０４）。
【００５９】
一方、信号パターン検出カウンタ９０７のカウント値Ｋｐが閾値Ｋ０に達していなければ、信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔ以外の信号パターンが検出されるまで各カウンタのカウントアップが行われる（Ｓ１０５：ＮＯ→Ｓ１０２）。また、信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔ以外の信号パターンが検出されると（Ｓ１０５：ＹＥＳ）、信号パターン検出器９０１からリセット信号が出力され、周波数分布測定部９０２内の各カウンタと信号パターン検出カウンタ９０７がリセットされる（Ｓ１０１）。その後、これらカウンタのカウントアップが再開され（Ｓ１０２）、上記と同様の動作が実行される（Ｓ１０２〜Ｓ１０５）。
【００６０】
以上、本実施の形態によれば、ＰＬＬクロックの周波数の補正量ｆａがデジタルＰＬＬ６０の加算器６０３によって位相差に加算されるため、適正周波数に対するＰＬＬクロックの周波数のずれ量が比較的大きくても、補正量ｆａによる引き込み作用によって、ＰＬＬクロックを適正周波数に迅速に引き込むことができる。よって、ロックレンジの拡張と引き込み動作の高速化を測ることができる。
【００６１】
なお、本発明は、上記実施の形態に限定されるものではなく、他に種々の変更が可能である。
【００６２】
たとえば、上記実施の形態では、図７に示すように、信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔの出現頻度を比較してＰＬＬクロックの周波数の補正量ｆａを決定するようにしたが、図９に示すように、信号パターン（ｎ−１）Ｔと（ｎ＋１）Ｔの出現頻度を比較してＰＬＬクロックの周波数の補正量ｆａを決定するようにすることもできる。この場合にも、信号パターンの出現頻度の分布の偏重を検出することができるため、上記と同様、分布の偏重に応じた補正量ｆａの決定を行うことができる。
【００６３】
また、信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔの出現頻度を比較するものであったが、信号パターン（ｎ−２）Ｔ、（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔ、（ｎ＋２）Ｔの出現頻度を比較する等、信号パターンの比較範囲をさらに広げるようにしても良い。この場合、信号パターン検出器９０１は、比較範囲に含まれるそれぞれの信号パターンを検出してその検出結果を周波数分布測定部９０２に出力する。また、周波数分布測定部９０２には、各信号パターンの出現頻度をカウントするためのカウンタが各信号パターンに応じて配備される。さらに、大小関係検知部９０３は、周波数分布測定部９０２に配備された各カウンタのカウント値を比較する。また、周波数補正量決定部９０４は、かかる比較結果に基づいてＰＬＬクロックの周波数の補正量ｆａを決定する。
【００６４】
但し、このように比較範囲を広げると、その分、回路規模が大きくなるとのデメリットがある。なお、この場合にも、図９に示すように、信号パターンｎＴを比較対象から外すようにしても良い。また、各信号パターンの出現比率に重み付けを行った後に大小比較を行い、補正量ｆａを決定するようにしても良い。
【００６５】
また、上記実施形態では、周波数補正出力制御部９０５から加算器６０３に直接補正量ｆａを入力するようにしたが、急激な周波数の変化を回避するために、フィルタによって補正量ｆａを平滑化（積分）した後、これを加算器６０３に入力するようにしても良い。こうすると、ＰＬＬの引き込み速度は鈍るが、急激な周波数変化によるＰＬＬの暴走を防止でき、引き込み動作の安定化を図ることができる。
【００６６】
また、図１０に示すように、周波数補正出力制御部９０５と加算器６０３の間にスイッチ９１１を配し、ディスク起動時やピックアップアクセス時等、ディスクの回転状態が定常状態になくＰＬＬの引き込み動作を円滑に行い難い場合にのみ、補正量ｆａを加算器６０３に印加するようにしても良い。こうすると、ＰＬＬロック後における補正量ｆａによる影響を回避することができる。なお、図１０には、スイッチ９１１の他、補正量ｆａを平滑化（積分）するためのフィルタ９１０が周波数補正出力制御部９０５と加算器６０３の間に配されている。
【００６７】
また、上記実施の形態では、図２に示すように、デジタル位相比較器６０１とループフィルタ６０２をデジタル方式とし、それ以外をアナログ方式としたが、図１１に示すように、ループフィルタ６０２をアナログ方式として構成しても良い。
【００６８】
ところで、上記実施の形態では、ＰＬＬクロックをＡＤＣ５０のサンプリングクロックとして用いるものであったが、図１２に示すように、ＡＤＣ５０のサンプリングクロックとして非同期のクロックを用い、これによりサンプリングされた信号をデータ補間回路６２１にて補間して、読み取り信号を生成するタイプのＰＬＬ回路に本発明を適用することもできる。この場合、図１３を参照して、非同期のサンプリングクロックにてサンプリングされたサンプル信号（図中○印）をもとに、データ補間位置（図中■印）における読み取り信号が補間生成される。
【００６９】
図１２を参照して、データ補間回路６２１は、上記のように、ＡＤＣ５０からのサンプル信号をもとに補間処理を実行し、データ補間位置における読み取り信号を生成出力する。
【００７０】
デジタル位相比較器６２２は、データ補間回路６２１から供給される読み取り信号をもとに再生信号波形のエッジを判別し、このエッジをもとに設定される正規の読み取り位置とデータ補間位置の間の位相差を検出する。そして、この位相差に応じたデジタル信号（位相差信号）を加算器６２３に出力する。
【００７１】
加算器６２３は、デジタル位相比較器６２２から供給される位相差信号と、周波数検出補正回路９０から供給される補正信号（補正量に応じたデジタル信号）を加算してループフィルタ６２４に出力する。ループフィルタ６２４は、補正信号と位相差信号が加算された信号の高周波成分を遮断して直流化し、これを補間位相情報発生器６２５に出力する。
【００７２】
補間位相情報発生器６２５は、ループフィルタ６２４から供給される信号に応じてデータ補間位置の周期を変更する情報をデータ補正回路６２１に出力する。この信号をもとにデータ補間回路６２１は、データ補間位置を設定し、ＡＤＣ５０からのサンプル信号をもとにデータ補間位置における読み取り信号を算出する。
【００７３】
かかる実施形態では、周波数検出補正回路９０によって、データ補間位置の周期が適正周期に対し速いか遅いかが判別され、それに応じて、データ補間位置の周期を適正周期に近付けるための補正量ｆａが設定される。すなわち、図７において、（ｎ−１）Ｔカウンタ９０２ａ、ｎＴカウンタ９０２ｂ、（ｎ＋１）Ｔカウンタ９０２ｃにて信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔの出現比率がカウントされ、この出現比率が信号パターン（ｎ−１）Ｔの方に偏重している場合には、周波数補正量決定部９０４にてデータ補間位置の周期を早める（短くする）補正量＋Δｆが設定される。また、各信号パターンの出現比率が信号パターン（ｎ＋１）Ｔの方に偏重している場合には、周波数補正量決定部９０４にてデータ補間位置の周期を遅らせる（長くする）補正量−Δｆが設定される。
【００７４】
かかる実施形態においても、上記と同様、補間位置の周期の補正量ｆａがデジタルＰＬＬ６０の加算器６１２によって位相差に加算されるため、適正周期に対する補間位置周期のずれ量が比較的大きくても、補正量ｆａによる引き込み作用によって、補間位置の位相を適正位相に迅速に引き込むことができる。よって、ロックレンジの拡張と引き込み動作の高速化を測ることができる。
【００７５】
なお、図１２に示す構成例では、位相差に補正量を加算した後、ループフィルタ６２４に入力させるようにしたが、図１４に示すように、位相差をループフィルタ６２４にて直流化した後に補正量を加算するようにすることもできる。
【００７６】
また、図１２の構成例では、スイッチ９１１とフィルタ９１０が配されているが、上記のとおりこれらを適宜省略することもできる。さらに、上記実施の形態では、光ディスク装置に本発明を適用した例を示したが、光磁気ディスク装置や磁気ディスク装置等、他のドライブ装置に本発明を適用することもできる。
【００７７】
本発明の実施の形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。
【図面の簡単な説明】
【００７８】
【図１】実施の形態に係る光ディスク装置の構成を示す図
【図２】実施の形態に係るデジタルＰＬＬの構成を示す図
【図３】実施の形態に係るタイミングチャート（クロック正常時）を示す図
【図４】実施の形態に係るタイミングチャート（クロックが早い）を示す図
【図５】実施の形態に係るタイミングチャート（クロックが遅い）を示す図
【図６】実施の形態に係る信号パターン出現頻度の分布傾向を示す図
【図７】実施の形態に係る周波数検出補正回路の構成を示す図
【図８】実施の形態に係る周波数検出補正回路の動作フローを示す図
【図９】実施の形態に係る周波数検出補正回路の変更例を示す図
【図１０】実施の形態に係る周波数検出補正回路の変更例を示す図
【図１１】実施の形態に係るデジタルＰＬＬの変更例を示す図
【図１２】実施の形態に係るデジタルＰＬＬの変更例を示す図
【図１３】実施の形態に係るデジタルＰＬＬの動作を説明する図
【図１４】実施の形態に係るデジタルＰＬＬの変更例を示す図
【符号の説明】
【００７９】
６０ デジタルＰＬＬ
８０ ２値化回路
９０ 周波数検出補正回路
６０１、６１１ デジタル位相比較器
６０１、６１４ ループフィルタ
６０３、６１２ 加算器
６０４、６１３ ＤＡＣ
６０５、６１５ ＶＣＯ
６１２ データ補間回路
６２２ デジタル位相比較器
６２３ 加算器
６２４ ループフィルタ
６２５ 補間位相情報発生器
９０１ 信号パターン検出器
９０２ 周波数分布測定部
９０３ 大小関係検知部
９０４ 周波数補正量決定部
９０５ 周波数補正出力制御部
９０６ ＯＲ回路
９０７ 信号パターン検出カウンタ
９１０ フィルタ
９１１ スイッチ
【技術分野】
【０００１】
本発明は、ＰＬＬ（Phase Locked Loop）回路およびディスク再生装置に関し、特に、デジタル方式のＰＬＬ回路およびそれを内蔵したディスク再生装置に用いて好適なものである。
【背景技術】
【０００２】
ディスク再生装置のＰＬＬ回路として、従来よりアナログ方式のＰＬＬ回路が用いられている。しかし、アナログ方式のＰＬＬ回路は、ノイズによる影響を受け易く、また、温度変化等の環境変化に弱いといった欠点を有している。これに対し、デジタル方式のＰＬＬ回路は、ノイズによる影響を受け難く、温度変化等の環境変化にも特性が左右され難い。また、高集積化を図りやすくＬＳＩに実装する際に有利であるとのメリットを有している。
【０００３】
しかし、デジタル方式のＰＬＬ回路は、アナログ方式に比べ、引き込み周波数レンジが狭く、引き込み速度も遅いといった欠点がある。この問題は、特に、ディスク起動時や再生位置のジャンプ直後等、ディスクの回転状態が不安定な場合に顕著となり、ドライブの性能を左右する一因ともなり得る。
【０００４】
これに対し、以下の特許文献１に記載の発明では、アナログ方式のＰＬＬ回路とデジタル方式のＰＬＬ回路を併用することにより上記問題の解決が図られている。この発明では、先ず、アナログ方式のＰＬＬ回路にてＰＬＬの引き込みを行った後、デジタル方式のＰＬＬ回路を用いてＰＬＬがなされる。これにより、周波数のロックレンジの拡張と引き込み速度の高速化が図られている。
【特許文献１】特許第３３５０３４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、かかる従来技術によれば、アナログ方式のＰＬＬ回路とデジタル方式のＰＬＬ回路の２系統の回路構成が必要となるため、回路構成が複雑化し、また、回路規模が大きくなるとの問題が生じる。
【０００６】
本発明は、かかる問題を解消し、簡単な構成にて容易に引き込みレンジの拡大と引き込み速度の高速化をなし得るＰＬＬ回路およびディスク再生装置を提供することを課題とする。
【課題を解決するための手段】
【０００７】
上記課題に鑑み本発明は、以下の特徴を有する。
【０００８】
本発明の第１の局面は、再生信号に対するデータ取得位置の位相差を補償するＰＬＬ回路において、再生信号に対する前記データ取得位置の位相差を検出する位相差検出部と、該位相差検出部によって検出された位相差をもとに前記データ取得位置の周期を変更する読取位置変更部と、単一周波数の信号パターンが連続する区間を検出する区間検出部と、前記再生信号から２値化データを生成する２値化データ生成部と、前記２値化データ生成部によって生成された２値化データのデータ列から信号パターンを検出する信号パターン検出部と、前記区間検出部によって検出された区間の再生信号をもとに前記信号パターン検出部によって検出された信号パターンの周波数分布を検出する周波数分布検出部と、前記周波数分布検出部によって検出された前記分布状態に基づいて前記読取位置変更部における周期の変更量を補正する周期補正部とを有するものとして把握される。
【０００９】
かかる第１の局面において、周期補正部は、前記周波数分布に基づいて前記読取位置変更部における周期の変更量を補正するための補正量を生成し、前記読取位置変更部は、前記位相差検出部にて検出された位相差に前記周期補正部から供給された補正量をもとに前記データ取得位置の周期を変更するものとして構成される。
【００１０】
より詳しくは、前記周期補正部は、前記周波数分布検出部によって検出された周波数分布が前記単一周波数よりも高周波側に偏っているとき前記周期を短くする補正量を生成し、前記周波数分布検出部によって検出された周波数分布が前記単一周波数よりも低周波側に偏っているとき前記周期を長くする補正量を生成するものとして構成することができる。
【００１１】
また、区間検出部は、前記２値化データをもとに取得される信号パターンが、前記単一周波数に対し所定の周波数幅を与えた周波数レンジ内に一定期間以上含まれるかによって、再生信号が前記単一周波数の信号パターンが連続する区間のものであるかを検出するものとして構成することができる。
【００１２】
本発明の第２の局面は、再生信号に対するＰＬＬクロックの位相差を補償するＰＬＬ回路において、再生信号に対する前記ＰＬＬクロックの位相差を検出する位相差検出部と、該位相差検出部によって検出された位相差をもとに前記クロックの周波数を変更するクロック周波数変更部と、単一周波数の信号パターンが連続する区間を検出する区間検出部と、前記再生信号を前記ＰＬＬクロックにてサンプリングしたときのサンプル信号をもとに２値化データを生成する２値化データ生成部と、前記２値化データ生成部によって生成された２値化データのデータ列をもとに信号パターンを検出する信号パターン検出部と、前記区間検出部によって検出された区間における再生信号をもとに前記信号パターン検出部によって検出された信号パターンの周波数分布を検出する周波数分布検出部と、前記周波数分布検出部によって検出された前記周波数分布に基づいて前記クロック周波数変更部における周波数の変更量を補正する周波数補正部とを有するものとして把握される。
【００１３】
かかる第２の局面において、周波数補正部は、前記周波数分布に基づいて前記クロック周波数変更部における周波数の変更量を補正するための補正量を生成し、前記クロック周波数変更部は、前記位相差検出部にて検出された位相差と前記周波数補正部から供給された補正量をもとに前記ＰＬＬクロックの周波数を変更するものとして構成される。
【００１４】
より詳しくは、周波数補正部は、前記周波数分布検出部によって検出された周波数分布が前記単一周波数よりも高周波側に偏っているとき前記ＰＬＬクロックを高周波側にシフトさせる補正量を生成し、前記周波数分布検出部によって検出された周波数分布が前記単一周波数よりも低周波側に偏っているとき前記ＰＬＬクロックを低周波側にシフトさせる補正量を生成するものとして構成することができる。
【００１５】
また、区間検出部は、前記２値化データをもとに取得される信号パターンが、前記単一周波数に対し所定の周波数幅を与えた周波数レンジ内に一定期間以上含まれるかによって、再生信号が前記単一周波数の信号パターンが連続する区間のものであるかを検出するものとして構成することができる。
【００１６】
本発明の第３の局面は、再生信号に対するデータ補間位置の位相差を補償するＰＬＬ回路において、再生信号に対する前記データ補間位置の位相差を検出する位相差検出部と、該位相差検出部によって検出された位相差をもとに前記データ補間位置の周期を変更する補間位置変更部と、単一周波数の信号パターンが連続する区間を検出する区間検出部と、前記再生信号を非同期クロックにてサンプリングしたときのサンプリングデータに補間処理を施して前記補間位置における２値化データを生成する２値化データ生成部と、前記２値化データ生成部によって生成された２値化データのデータ列をもとに信号パターンを検出する信号パターン検出部と、前記区間検出部によって検出された区間における再生信号をもとに前記信号パターン検出部によって検出された信号パターンの周波数分布を検出する周波数分布検出部と、前記周波数分布検出部によって検出された前記周波数分布に基づいて前記補間位置変更部における周期の変更量を補正する周期補正部とを有するものとして把握される。
【００１７】
かかる第３の局面において、周期補正部は、前記周波数分布に基づいて前記補間位置変更部における周期の変更量を補正するための補正量を生成し、前記補間位置変更部は、前記位相差検出部にて検出された位相差と前記周期補正部から供給された補正量をもとに前記クロックの周波数を変更するものとして構成される。
【００１８】
より詳しくは、周期補正部は、前記周波数分布検出部によって検出された周波数分布が前記単一周波数よりも高周波側に偏っているとき前記補間位置の周期を短くする補正量を生成し、前記周波数分布検出部によって検出された周波数分布が前記単一周波数よりも低周波側に偏っているとき前記補間位置の周期を長くする補正量を生成するものとして構成することができる。
【００１９】
また、区間検出部は、前記２値化データをもとに取得される信号パターンが、前記単一周波数に対し所定の周波数幅を与えた周波数レンジ内に一定期間以上含まれるかによって、再生信号が前記単一周波数の信号パターンが連続する区間のものであるかを検出するものとして構成することができる。
【００２０】
本発明の第４の局面は、請求項１ないし１２の何れか一項に記載のＰＬＬ回路を具備するディスク再生装置として把握される。
【００２１】
かかる第４の局面においては、ディスクの回転状態が定常状態にないときに前記変更量に対する補正を行う手段をさらに具備するものとして構成することができる。
【００２２】
また、区間検出手段は、ｎＴ（ｎ：自然数、Ｔ：単位マーク長）の長さを有する信号が一定期間連続してディスク上に記録されている区間を、（ｎ±ｍ）Ｔ（ｍ：自然数）の範囲内にある信号パターンが一定期間以上連続して検出されたかによって検出するものとして構成することができる。
【発明の効果】
【００２３】
本発明によれば、位相差の他、２値化データから生成される信号パターンの周波数分布に基づく補正量をも加味してＰＬＬの引き込みを行うものであるから、位相差のみに基づく場合に比べてＰＬＬの引き込み周波数レンジの拡張を図ることができ、また、引き込み速度の高速化を図ることができる。
【００２４】
ここで、補正量は、単一周波数の信号パターンが連続する区間において、２値化データから生成される信号パターンの周波数分布が本来の周波数（単一周波数）に対してどのように偏重しているかに応じて設定されるものであるから、たとえば、再生回路系に配備されている２値化データ生成回路を補正量の生成のためにそのまま共用することができ、よって、複雑な回路構成の追加を伴わずに、簡易かつ円滑に、補正量の生成を行うことができる。
【００２５】
このように本発明によれば、簡単な構成にて容易かつ円滑にＰＬＬ回路の引き込みレンジを拡大と引き込み速度の高速化を図ることができる。
【００２６】
本発明の効果ないし特徴は、以下に示す実施形態の説明により更に明らかとなろう。
【００２７】
なお、以下の実施形態では、本発明の第４の局面に係るディスク再生装置が光ディスク装置として実現化されている。また、第２の局面の実施形態として図１〜図１１に示す実施形態が示されており、本発明の第３の局面として図１２〜図１４に示す実施形態が示されている。なお、第１の局面は、第２の局面と第１の局面を包括するものである。
【００２８】
また、本発明における「信号パターンの周波数分布」は、以下の実施形態では信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔの出現頻度の分布として示されている。ここで、信号パターンの時間長は（ｎ−１）Ｔ＜ｎＴ＜（ｎ＋１）Ｔの関係にあるため、その周波数は（ｎ−１）Ｔ＞ｎＴ＞（ｎ＋１）Ｔの関係にある。したがって、信号パターン（ｎ−１）Ｔの出現頻度が高いほど信号パターンの周波数分布は高周波側に偏重し、信号パターン（ｎ＋１）Ｔの出現頻度が高いほど信号パターンの周波数分布は低周波側に偏重していることとなる。
【００２９】
ただし、以下の実施形態は、あくまでも、本発明を実施する際の一つの例示であって、本発明ないし各構成要件の用語の意義は、以下の実施形態に記載されたものに制限されるものではない。
【発明を実施するための最良の形態】
【００３０】
図１に、実施の形態に係る光ディスク装置の構成を示す。本実施の形態は、ＤＶＤ（Digital Versatile Disc）や次世代ＤＶＤ等の高密度光ディスクに対し記録／再生を行う光ディスク装置に本発明を適用したものである。なお、図１には、再生系のみを図示し記録系については図示省略している。また、フォーカスサーボ回路やトラッキングサーボ回路等のサーボ系も図示省略している。
【００３１】
図１に示す如く、光ディスク装置は、光ピックアップ２０と、増幅回路３０と、アナログＢＰＦ（Band Pass Filter）４０と、ＡＤＣ（Analog-Digital Converter）５０と、デジタルＰＬＬ６０と、デジタルイコライザ７０と、２値化回路８０と、周波数検出補正回路９０を備えている。
【００３２】
光ピックアップ２０は、ディスク１０にレーザ光を照射してデータの記録／再生を行う。ディスク１０には、螺旋状のトラックが形成されており、トラック上には、一定周期毎にＶＦＯ区間が配置されている。かかるＶＦＯ区間には、同一時間長のマークとスペースが連続して配列されている。すなわち、マークとスペースの単位時間長をＴとしたとき、ｎＴ（ｎ：所定の自然数）の長さのマークとスペースが連続して配列されている。
【００３３】
増幅回路３０は、光ピックアップ３０から供給される再生ＲＦ信号を増幅してアナログＢＰＦ４０に出力する。アナログＢＰＦ４０は再生ＲＦ信号のノイズ成分を除去するとともに所定の周波数成分を増幅してＡＤＣ５０に出力する。ＡＤＣ５０は、デジタルＰＬＬ６０から供給されるＰＬＬクロック（サンプリングクロック）に応じたサンプリングタイミングにて再生ＲＦ信号をサンプリングし、サンプル値をデジタル信号に変換してデジタルＰＬＬ６０に出力する。
【００３４】
デジタルＰＬＬ６０は、ＡＤＣ５０から入力されるデジタル信号をもとにＰＬＬクロックによるサンプリングタイミングと再生ＲＦ信号に対する適正サンプリングタイミングの位相差を検出し、この位相差を解消するようＰＬＬクロックの周波数を調整する。
【００３５】
デジタルイコライザ７０は、ＡＤＣ５０から供給されるデジタル信号を波形等化して２値化回路８０に出力する。２値化回路８０は、デジタルイコライザ７０から供給されたデジタル信号を復号して１、０の２値化データを生成出力する。
【００３６】
周波数検出補正回路９０は、２値化回路８０から供給される２値化データに基づいて上記位相差に対する補正量を生成し、デジタルＰＬＬ６０に出力する。かかる補正量は、デジタルＰＬＬ６０にて位相差に加算される。
【００３７】
図２に、デジタルＰＬＬ６０の構成を示す。
【００３８】
図示の如く、デジタルＰＬＬ６０は、デジタル位相比較器６０１と、ループフィルタ６０２と、加算器６０３と、ＤＡＣ（Digital-Analog Converter）６０４と、ＶＣＯ（Voltage Controlled Oscillator）６０５を備えている。
【００３９】
デジタル位相比較器６０１は、ＡＤＣ５０から供給されるデジタル信号をもとに再生信号波形のエッジを判別し、このエッジとＰＬＬクロックの間の位相差を検出する。そして、この位相差に応じたデジタル信号（位相差信号）をループフィルタ６０２に出力する。ループフィルタ６０２は、位相差信号の高周波成分を遮断して直流化し、これを加算器６０３に出力する。
【００４０】
加算器６０３は、ループフィルタ６０２から供給される位相差信号と、周波数検出補正回路９０５から供給される補正信号（補正量に応じたデジタル信号）を加算してＤＡＣ６０４に出力する。ＤＡＣ６０４は、加算器６０３から供給されたデジタル信号をアナログ信号（電圧値）に変換してＶＣＯ６０５に出力する。ＶＣＯ６０５は、ＤＡＣ６０４から供給されたアナログ信号（電圧値）を制御信号としてＰＬＬクロックの発振周波数を変化させる。
【００４１】
図３に、光ピックアップ２０がディスク１０上のＶＦＯ区間を走査しているときのタイミングチャートを示す。なお、同図には、ＶＦＯ区間におけるマークとスペースの時間長（ｎＴ）が３Ｔである場合が示されている。
【００４２】
図示の如く、高密度記録の光ディスクでは再生信号に波形間干渉が生じるため、ＶＦＯ区間走査時の再生信号波形は、同図（ｂ）に示す如く、マークとスペースが符号間干渉した波形となる。このとき、同図（ｃ）に示す如く、ＰＬＬクロックが適正位相（適正周波数）であると、ＰＬＬクロックに応じてサンプリングされた再生ＲＦ信号の等化信号レベルは、同図（ｄ）に示すものとなる。かかる等化信号レベルを上述の２値化回路８０にて復号すると、同図（ｅ）に示す如く、１と０が３個ずつ連続する２値化データが得られる。したがって、かかる２値化データから、３Ｔの時間長に応じた周波数の信号パターンが検出される。
【００４３】
図４に、ＰＬＬクロックが適正周波数よりも高周波となった場合のタイミングチャートを示す。この場合、ＰＬＬクロックに応じてサンプリングされた再生ＲＦ信号の等化信号レベルは、同図（ｄ）に示すものとなる。かかる等化信号レベルを上述の２値化回路８０にて復号すると、同図（ｅ）に示す如く、１と０が４個ずつ連続する２値化データが得られる。したがって、かかる２値化データから、４Ｔの時間長に応じた周波数の信号パターンが検出される。
【００４４】
図５に、ＰＬＬクロックが適正周波数よりも低周波となった場合のタイミングチャートを示す。この場合、ＰＬＬクロックに応じてサンプリングされた再生ＲＦ信号の等化信号レベルは、同図（ｄ）に示すものとなる。かかる等化信号レベルを上述の２値化回路８０にて復号すると、同図（ｅ）に示す如く、１と０が２個ずつ連続する２値化データが得られる。したがって、かかる２値化データから、２Ｔの時間長に応じた周波数の信号パターンが検出される。
【００４５】
図６は、ＶＦＯ区間（マークとスペースの時間長：ｎＴ）を走査したときの信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔの出現頻度の傾向を示すものである。
【００４６】
ＰＬＬクロックが適正周波数の場合（同図（ａ）参照）、上記図３を参照して説明したように、ＶＦＯ区間のマークとスペースの時間長ｎＴと同一時間長の信号パターンの出現頻度（検出頻度）がピーク的に大きくなる。このとき、ＰＬＬクロックの位相が適正位相から揺らぐことから、前後の時間長（ｎ−１）Ｔ、（ｎ＋１）Ｔの信号パターンも同時に検出される。
【００４７】
これに対し、ＰＬＬクロックが適正周波数よりも速い場合（同図（ｂ）参照）には、上記図４を参照して説明したように、出現頻度の分布は時間長（ｎ＋１）Ｔの信号パターンの出現頻度（検出頻度）の方に偏重する。また、ＰＬＬクロックが適正周波数よりも遅い場合（同図（ｃ）参照）には、上記図５を参照して説明したように、出現頻度の分布は時間長（ｎ−１）Ｔの信号パターンの出現頻度（検出頻度）の方に偏重する。
【００４８】
これら信号パターンの出現頻度の傾向から、出現頻度の分布が（ｎ＋１）Ｔの方に偏重している場合はＰＬＬクロックが適正周波数よりも速いと判別でき、また、出現頻度の分布が（ｎ−１）Ｔの方に偏重している場合はＰＬＬクロックが適正周波数よりも遅いと判別できる。上述の周波数検出補正回路９０は、かかる分布の偏重具合を検出し、その検出結果に応じて、ＰＬＬクロックが適正周波数に近づくように補正を掛ける。
【００４９】
図７に、周波数検出補正回路９０の構成例を示す。
【００５０】
図示の如く、周波数検出補正回路９０は、信号パターン検出器９０１と、周波数分布測定部９０２と、大小関係検知部９０３と、周波数補正量決定部９０４と、周波数補正出力制御部９０５と、ＯＲ回路９０６と、信号パターン検出カウンタ９０７を備えている。
【００５１】
信号パターン検出器９０１は、２値化回路８０から供給される２値化データから信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔを検出し、検出結果を周波数分布測定部９０２に出力する。すなわち、信号パターン（ｎ−１）Ｔを検出したときは、周波数分布測定部９０２の（ｎ−１）Ｔカウンタ９０２ａに検出信号を出力し、信号パターンｎＴ、（ｎ＋１）Ｔを検出したときは、それぞれｎＴカウンタ９０２ｂ、（ｎ＋１）Ｔカウンタ９０２ｃに検出信号を出力する。また、信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔ以外の信号パターンを検出したときは、周波数分布測定部９０２内の各カウンタおよび信号パターン検出カウンタ９０７のカウント値をリセットする信号を出力する。
【００５２】
周波数分布測定部９０２は、（ｎ−１）Ｔカウンタ９０２ａ、ｎＴカウンタ９０２ｂおよび（ｎ＋１）Ｔカウンタ９０２ｃを備えており、これらカウンタのカウント値をもとに、上述の信号パターンの出現頻度の分布を測定する。
【００５３】
大小関係検知部９０３は、（ｎ−１）Ｔカウンタ９０２ａ、ｎＴカウンタ９０２ｂおよび（ｎ＋１）Ｔカウンタ９０２ｃのカウント値をもとに、上述の信号パターンの出現頻度の分布の偏重具合を検出し、検出結果を周波数補正量決定部９０４に出力する。
【００５４】
周波数補正量決定部９０４は、大小関係検知部９０３から供給された検出結果をもとに、ＰＬＬクロックの周波数を補正するための補正量ｆａを決定し、これを周波数補正出力制御部９０５に出力する。具体的には、大小関係検知部９０３から供給された検出結果が、出現頻度の分布が（ｎ＋１）Ｔの方に偏重していることを示すものである場合には、補正量ｆａとしてＰＬＬクロックの周波数をΔｆだけ低くする補正量−Δｆを決定し、また、出現頻度の分布が（ｎ−１）Ｔの方に偏重している場合は、補正量ｆａとしてＰＬＬクロックの周波数をΔｆだけ高くする補正量＋Δｆを決定する。ここで、Δｆは、偏重の大きさに応じた値としても良く、あるいは、偏重の大きさに関係なく一律の値に設定しても良い。
【００５５】
周波数補正出力制御部９０５は、信号パターン検出カウンタ９０７からの検出信号に応じて、周波数補正量決定部９０４から供給された補正量ｆａをデジタルＰＬＬ６０の加算器６０３に出力する。
【００５６】
信号パターン検出カウンタ９０７は、信号パターン検出器９０１からのリセット信号によってリセットされるとともに、ＯＲ回路９０６を介して入力される信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔの検出信号によって１カウントアップされる。また、カウント値Ｋｐが予め設定された閾値Ｋ０以上となったとき、ＶＦＯ区間を走査しているとして、検出信号を周波数補正出力制御部９０５に出力する。すなわち、信号パターン検出カウンタ９０７は、信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔの連続性をもとに、ピックアップがＶＦＯ区間を走査しているかを判別する。信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔが閾値Ｋ０回以上連続したとき、ピックアップがＶＦＯ区間を走査しているとして検出信号を出力する。
【００５７】
図８に、周波数検出補正回路９０の動作フローチャートを示す。
【００５８】
補正動作が開始されると、周波数分布測定部９０２内の各カウンタと信号パターン検出カウンタ９０７がリセットされた後（Ｓ１０１）、各カウンタのカウントアップが開始される（Ｓ１０２）。しかる後、信号パターン検出カウンタ９０７のカウント値Ｋｐが閾値Ｋ０に達すると（Ｓ１０３:ＹＥＳ）、（ｎ−１）Ｔカウンタ９０２ａ、ｎＴカウンタ９０２ｂ、（ｎ＋１）Ｔカウンタ９０２ｃのカウント値に基づく周波数補正量ｆａが周波数補正出力制御部９０５からデジタルＰＬＬ６０の加算器６０３に出力される（Ｓ１０４）。
【００５９】
一方、信号パターン検出カウンタ９０７のカウント値Ｋｐが閾値Ｋ０に達していなければ、信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔ以外の信号パターンが検出されるまで各カウンタのカウントアップが行われる（Ｓ１０５：ＮＯ→Ｓ１０２）。また、信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔ以外の信号パターンが検出されると（Ｓ１０５：ＹＥＳ）、信号パターン検出器９０１からリセット信号が出力され、周波数分布測定部９０２内の各カウンタと信号パターン検出カウンタ９０７がリセットされる（Ｓ１０１）。その後、これらカウンタのカウントアップが再開され（Ｓ１０２）、上記と同様の動作が実行される（Ｓ１０２〜Ｓ１０５）。
【００６０】
以上、本実施の形態によれば、ＰＬＬクロックの周波数の補正量ｆａがデジタルＰＬＬ６０の加算器６０３によって位相差に加算されるため、適正周波数に対するＰＬＬクロックの周波数のずれ量が比較的大きくても、補正量ｆａによる引き込み作用によって、ＰＬＬクロックを適正周波数に迅速に引き込むことができる。よって、ロックレンジの拡張と引き込み動作の高速化を測ることができる。
【００６１】
なお、本発明は、上記実施の形態に限定されるものではなく、他に種々の変更が可能である。
【００６２】
たとえば、上記実施の形態では、図７に示すように、信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔの出現頻度を比較してＰＬＬクロックの周波数の補正量ｆａを決定するようにしたが、図９に示すように、信号パターン（ｎ−１）Ｔと（ｎ＋１）Ｔの出現頻度を比較してＰＬＬクロックの周波数の補正量ｆａを決定するようにすることもできる。この場合にも、信号パターンの出現頻度の分布の偏重を検出することができるため、上記と同様、分布の偏重に応じた補正量ｆａの決定を行うことができる。
【００６３】
また、信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔの出現頻度を比較するものであったが、信号パターン（ｎ−２）Ｔ、（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔ、（ｎ＋２）Ｔの出現頻度を比較する等、信号パターンの比較範囲をさらに広げるようにしても良い。この場合、信号パターン検出器９０１は、比較範囲に含まれるそれぞれの信号パターンを検出してその検出結果を周波数分布測定部９０２に出力する。また、周波数分布測定部９０２には、各信号パターンの出現頻度をカウントするためのカウンタが各信号パターンに応じて配備される。さらに、大小関係検知部９０３は、周波数分布測定部９０２に配備された各カウンタのカウント値を比較する。また、周波数補正量決定部９０４は、かかる比較結果に基づいてＰＬＬクロックの周波数の補正量ｆａを決定する。
【００６４】
但し、このように比較範囲を広げると、その分、回路規模が大きくなるとのデメリットがある。なお、この場合にも、図９に示すように、信号パターンｎＴを比較対象から外すようにしても良い。また、各信号パターンの出現比率に重み付けを行った後に大小比較を行い、補正量ｆａを決定するようにしても良い。
【００６５】
また、上記実施形態では、周波数補正出力制御部９０５から加算器６０３に直接補正量ｆａを入力するようにしたが、急激な周波数の変化を回避するために、フィルタによって補正量ｆａを平滑化（積分）した後、これを加算器６０３に入力するようにしても良い。こうすると、ＰＬＬの引き込み速度は鈍るが、急激な周波数変化によるＰＬＬの暴走を防止でき、引き込み動作の安定化を図ることができる。
【００６６】
また、図１０に示すように、周波数補正出力制御部９０５と加算器６０３の間にスイッチ９１１を配し、ディスク起動時やピックアップアクセス時等、ディスクの回転状態が定常状態になくＰＬＬの引き込み動作を円滑に行い難い場合にのみ、補正量ｆａを加算器６０３に印加するようにしても良い。こうすると、ＰＬＬロック後における補正量ｆａによる影響を回避することができる。なお、図１０には、スイッチ９１１の他、補正量ｆａを平滑化（積分）するためのフィルタ９１０が周波数補正出力制御部９０５と加算器６０３の間に配されている。
【００６７】
また、上記実施の形態では、図２に示すように、デジタル位相比較器６０１とループフィルタ６０２をデジタル方式とし、それ以外をアナログ方式としたが、図１１に示すように、ループフィルタ６０２をアナログ方式として構成しても良い。
【００６８】
ところで、上記実施の形態では、ＰＬＬクロックをＡＤＣ５０のサンプリングクロックとして用いるものであったが、図１２に示すように、ＡＤＣ５０のサンプリングクロックとして非同期のクロックを用い、これによりサンプリングされた信号をデータ補間回路６２１にて補間して、読み取り信号を生成するタイプのＰＬＬ回路に本発明を適用することもできる。この場合、図１３を参照して、非同期のサンプリングクロックにてサンプリングされたサンプル信号（図中○印）をもとに、データ補間位置（図中■印）における読み取り信号が補間生成される。
【００６９】
図１２を参照して、データ補間回路６２１は、上記のように、ＡＤＣ５０からのサンプル信号をもとに補間処理を実行し、データ補間位置における読み取り信号を生成出力する。
【００７０】
デジタル位相比較器６２２は、データ補間回路６２１から供給される読み取り信号をもとに再生信号波形のエッジを判別し、このエッジをもとに設定される正規の読み取り位置とデータ補間位置の間の位相差を検出する。そして、この位相差に応じたデジタル信号（位相差信号）を加算器６２３に出力する。
【００７１】
加算器６２３は、デジタル位相比較器６２２から供給される位相差信号と、周波数検出補正回路９０から供給される補正信号（補正量に応じたデジタル信号）を加算してループフィルタ６２４に出力する。ループフィルタ６２４は、補正信号と位相差信号が加算された信号の高周波成分を遮断して直流化し、これを補間位相情報発生器６２５に出力する。
【００７２】
補間位相情報発生器６２５は、ループフィルタ６２４から供給される信号に応じてデータ補間位置の周期を変更する情報をデータ補正回路６２１に出力する。この信号をもとにデータ補間回路６２１は、データ補間位置を設定し、ＡＤＣ５０からのサンプル信号をもとにデータ補間位置における読み取り信号を算出する。
【００７３】
かかる実施形態では、周波数検出補正回路９０によって、データ補間位置の周期が適正周期に対し速いか遅いかが判別され、それに応じて、データ補間位置の周期を適正周期に近付けるための補正量ｆａが設定される。すなわち、図７において、（ｎ−１）Ｔカウンタ９０２ａ、ｎＴカウンタ９０２ｂ、（ｎ＋１）Ｔカウンタ９０２ｃにて信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔの出現比率がカウントされ、この出現比率が信号パターン（ｎ−１）Ｔの方に偏重している場合には、周波数補正量決定部９０４にてデータ補間位置の周期を早める（短くする）補正量＋Δｆが設定される。また、各信号パターンの出現比率が信号パターン（ｎ＋１）Ｔの方に偏重している場合には、周波数補正量決定部９０４にてデータ補間位置の周期を遅らせる（長くする）補正量−Δｆが設定される。
【００７４】
かかる実施形態においても、上記と同様、補間位置の周期の補正量ｆａがデジタルＰＬＬ６０の加算器６１２によって位相差に加算されるため、適正周期に対する補間位置周期のずれ量が比較的大きくても、補正量ｆａによる引き込み作用によって、補間位置の位相を適正位相に迅速に引き込むことができる。よって、ロックレンジの拡張と引き込み動作の高速化を測ることができる。
【００７５】
なお、図１２に示す構成例では、位相差に補正量を加算した後、ループフィルタ６２４に入力させるようにしたが、図１４に示すように、位相差をループフィルタ６２４にて直流化した後に補正量を加算するようにすることもできる。
【００７６】
また、図１２の構成例では、スイッチ９１１とフィルタ９１０が配されているが、上記のとおりこれらを適宜省略することもできる。さらに、上記実施の形態では、光ディスク装置に本発明を適用した例を示したが、光磁気ディスク装置や磁気ディスク装置等、他のドライブ装置に本発明を適用することもできる。
【００７７】
本発明の実施の形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。
【図面の簡単な説明】
【００７８】
【図１】実施の形態に係る光ディスク装置の構成を示す図
【図２】実施の形態に係るデジタルＰＬＬの構成を示す図
【図３】実施の形態に係るタイミングチャート（クロック正常時）を示す図
【図４】実施の形態に係るタイミングチャート（クロックが早い）を示す図
【図５】実施の形態に係るタイミングチャート（クロックが遅い）を示す図
【図６】実施の形態に係る信号パターン出現頻度の分布傾向を示す図
【図７】実施の形態に係る周波数検出補正回路の構成を示す図
【図８】実施の形態に係る周波数検出補正回路の動作フローを示す図
【図９】実施の形態に係る周波数検出補正回路の変更例を示す図
【図１０】実施の形態に係る周波数検出補正回路の変更例を示す図
【図１１】実施の形態に係るデジタルＰＬＬの変更例を示す図
【図１２】実施の形態に係るデジタルＰＬＬの変更例を示す図
【図１３】実施の形態に係るデジタルＰＬＬの動作を説明する図
【図１４】実施の形態に係るデジタルＰＬＬの変更例を示す図
【符号の説明】
【００７９】
６０ デジタルＰＬＬ
８０ ２値化回路
９０ 周波数検出補正回路
６０１、６１１ デジタル位相比較器
６０１、６１４ ループフィルタ
６０３、６１２ 加算器
６０４、６１３ ＤＡＣ
６０５、６１５ ＶＣＯ
６１２ データ補間回路
６２２ デジタル位相比較器
６２３ 加算器
６２４ ループフィルタ
６２５ 補間位相情報発生器
９０１ 信号パターン検出器
９０２ 周波数分布測定部
９０３ 大小関係検知部
９０４ 周波数補正量決定部
９０５ 周波数補正出力制御部
９０６ ＯＲ回路
９０７ 信号パターン検出カウンタ
９１０ フィルタ
９１１ スイッチ
【特許請求の範囲】
【請求項１】
再生信号に対するデータ取得位置の位相差を補償するＰＬＬ回路において、
再生信号に対する前記データ取得位置の位相差を検出する位相差検出部と、
該位相差検出部によって検出された位相差をもとに前記データ取得位置の周期を変更する読取位置変更部と、
単一周波数の信号パターンが連続する区間を検出する区間検出部と、
前記再生信号から２値化データを生成する２値化データ生成部と、
前記２値化データ生成部によって生成された２値化データのデータ列から信号パターンを検出する信号パターン検出部と、
前記区間検出部によって検出された区間の再生信号をもとに前記信号パターン検出部によって検出された信号パターンの周波数分布を検出する周波数分布検出部と、
前記周波数分布検出部によって検出された前記分布状態に基づいて前記読取位置変更部における周期の変更量を補正する周期補正部と、
を有することを特徴とするＰＬＬ回路。
【請求項２】
請求項１において、
前記周期補正部は、前記周波数分布に基づいて前記読取位置変更部における周期の変更量を補正するための補正量を生成し、
前記読取位置変更部は、前記位相差検出部にて検出された位相差に前記周期補正部から供給された補正量をもとに前記データ取得位置の周期を変更する、
ことを特徴とするＰＬＬ回路。
【請求項３】
請求項２において、
前記周期補正部は、前記周波数分布検出部によって検出された周波数分布が前記単一周波数よりも高周波側に偏っているとき前記周期を短くする補正量を生成し、前記周波数分布検出部によって検出された周波数分布が前記単一周波数よりも低周波側に偏っているとき前記周期を長くする補正量を生成する、
ことを特徴とするＰＬＬ回路。
【請求項４】
請求項１ないし３の何れかにおいて、
前記区間検出部は、前記２値化データをもとに取得される信号パターンが、前記単一周波数に対し所定の周波数幅を与えた周波数レンジ内に一定期間以上含まれるかによって、再生信号が前記単一周波数の信号パターンが連続する区間のものであるかを検出する、
ことを特徴とするＰＬＬ回路。
【請求項５】
再生信号に対するＰＬＬクロックの位相差を補償するＰＬＬ回路において、
再生信号に対する前記ＰＬＬクロックの位相差を検出する位相差検出部と、
該位相差検出部によって検出された位相差をもとに前記クロックの周波数を変更するクロック周波数変更部と、
単一周波数の信号パターンが連続する区間を検出する区間検出部と、
前記再生信号を前記ＰＬＬクロックにてサンプリングしたときのサンプル信号をもとに２値化データを生成する２値化データ生成部と、
前記２値化データ生成部によって生成された２値化データのデータ列をもとに信号パターンを検出する信号パターン検出部と、
前記区間検出部によって検出された区間における再生信号をもとに前記信号パターン検出部によって検出された信号パターンの周波数分布を検出する周波数分布検出部と、
前記周波数分布検出部によって検出された前記周波数分布に基づいて前記クロック周波数変更部における周波数の変更量を補正する周波数補正部と、
を有することを特徴とするＰＬＬ回路。
【請求項６】
請求項５において、
前記周波数補正部は、前記周波数分布に基づいて前記クロック周波数変更部における周波数の変更量を補正するための補正量を生成し、
前記クロック周波数変更部は、前記位相差検出部にて検出された位相差と前記周波数補正部から供給された補正量をもとに前記ＰＬＬクロックの周波数を変更する、
ことを特徴とするＰＬＬ回路。
【請求項７】
請求項６において、
前記周波数補正部は、前記周波数分布検出部によって検出された周波数分布が前記単一周波数よりも高周波側に偏っているとき前記ＰＬＬクロックを高周波側にシフトさせる補正量を生成し、前記周波数分布検出部によって検出された周波数分布が前記単一周波数よりも低周波側に偏っているとき前記ＰＬＬクロックを低周波側にシフトさせる補正量を生成する、
ことを特徴とするＰＬＬ回路。
【請求項８】
請求項５ないし７の何れかにおいて、
前記区間検出部は、前記２値化データをもとに取得される信号パターンが、前記単一周波数に対し所定の周波数幅を与えた周波数レンジ内に一定期間以上含まれるかによって、再生信号が前記単一周波数の信号パターンが連続する区間のものであるかを検出する、
ことを特徴とするＰＬＬ回路。
【請求項９】
再生信号に対するデータ補間位置の位相差を補償するＰＬＬ回路において、
再生信号に対する前記データ補間位置の位相差を検出する位相差検出部と、
該位相差検出部によって検出された位相差をもとに前記データ補間位置の周期を変更する補間位置変更部と、
単一周波数の信号パターンが連続する区間を検出する区間検出部と、
前記再生信号を非同期クロックにてサンプリングしたときのサンプリングデータに補間処理を施して前記補間位置における２値化データを生成する２値化データ生成部と、
前記２値化データ生成部によって生成された２値化データのデータ列をもとに信号パターンを検出する信号パターン検出部と、
前記区間検出部によって検出された区間における再生信号をもとに前記信号パターン検出部によって検出された信号パターンの周波数分布を検出する周波数分布検出部と、
前記周波数分布検出部によって検出された前記周波数分布に基づいて前記補間位置変更部における周期の変更量を補正する周期補正部と、
を有することを特徴とするＰＬＬ回路。
【請求項１０】
請求項９において、
前記周期補正部は、前記周波数分布に基づいて前記補間位置変更部における周期の変更量を補正するための補正量を生成し、
前記補間位置変更部は、前記位相差検出部にて検出された位相差と前記周期補正部から供給された補正量をもとに前記クロックの周波数を変更する、
ことを特徴とするＰＬＬ回路。
【請求項１１】
請求項１０において、
前記周期補正部は、前記周波数分布検出部によって検出された周波数分布が前記単一周波数よりも高周波側に偏っているとき前記補間位置の周期を短くする補正量を生成し、前記周波数分布検出部によって検出された周波数分布が前記単一周波数よりも低周波側に偏っているとき前記補間位置の周期を長くする補正量を生成する、
ことを特徴とするＰＬＬ回路。
【請求項１２】
請求項９ないし１１の何れかにおいて、
前記区間検出部は、前記２値化データをもとに取得される信号パターンが、前記単一周波数に対し所定の周波数幅を与えた周波数レンジ内に一定期間以上含まれるかによって、再生信号が前記単一周波数の信号パターンが連続する区間のものであるかを検出する、
ことを特徴とするＰＬＬ回路。
【請求項１３】
請求項１ないし１２の何れか一項に記載のＰＬＬ回路を具備するディスク再生装置。
【請求項１４】
請求項１３において、
ディスクの回転状態が定常状態にないときに前記変更量に対する補正を行う手段を具備する、
ことを特徴とするディスク再生装置。
【請求項１５】
請求項１３または１４において、
前記区間検出手段は、ｎＴ（ｎ：自然数、Ｔ：単位マーク長）の長さを有する信号が一定期間連続してディスク上に記録されている区間を、（ｎ±ｍ）Ｔ（ｍ：自然数）の範囲内にある信号パターンが一定期間以上連続して検出されたかによって検出する、
ことを特徴とするディスク再生装置。
【請求項１】
再生信号に対するデータ取得位置の位相差を補償するＰＬＬ回路において、
再生信号に対する前記データ取得位置の位相差を検出する位相差検出部と、
該位相差検出部によって検出された位相差をもとに前記データ取得位置の周期を変更する読取位置変更部と、
単一周波数の信号パターンが連続する区間を検出する区間検出部と、
前記再生信号から２値化データを生成する２値化データ生成部と、
前記２値化データ生成部によって生成された２値化データのデータ列から信号パターンを検出する信号パターン検出部と、
前記区間検出部によって検出された区間の再生信号をもとに前記信号パターン検出部によって検出された信号パターンの周波数分布を検出する周波数分布検出部と、
前記周波数分布検出部によって検出された前記分布状態に基づいて前記読取位置変更部における周期の変更量を補正する周期補正部と、
を有することを特徴とするＰＬＬ回路。
【請求項２】
請求項１において、
前記周期補正部は、前記周波数分布に基づいて前記読取位置変更部における周期の変更量を補正するための補正量を生成し、
前記読取位置変更部は、前記位相差検出部にて検出された位相差に前記周期補正部から供給された補正量をもとに前記データ取得位置の周期を変更する、
ことを特徴とするＰＬＬ回路。
【請求項３】
請求項２において、
前記周期補正部は、前記周波数分布検出部によって検出された周波数分布が前記単一周波数よりも高周波側に偏っているとき前記周期を短くする補正量を生成し、前記周波数分布検出部によって検出された周波数分布が前記単一周波数よりも低周波側に偏っているとき前記周期を長くする補正量を生成する、
ことを特徴とするＰＬＬ回路。
【請求項４】
請求項１ないし３の何れかにおいて、
前記区間検出部は、前記２値化データをもとに取得される信号パターンが、前記単一周波数に対し所定の周波数幅を与えた周波数レンジ内に一定期間以上含まれるかによって、再生信号が前記単一周波数の信号パターンが連続する区間のものであるかを検出する、
ことを特徴とするＰＬＬ回路。
【請求項５】
再生信号に対するＰＬＬクロックの位相差を補償するＰＬＬ回路において、
再生信号に対する前記ＰＬＬクロックの位相差を検出する位相差検出部と、
該位相差検出部によって検出された位相差をもとに前記クロックの周波数を変更するクロック周波数変更部と、
単一周波数の信号パターンが連続する区間を検出する区間検出部と、
前記再生信号を前記ＰＬＬクロックにてサンプリングしたときのサンプル信号をもとに２値化データを生成する２値化データ生成部と、
前記２値化データ生成部によって生成された２値化データのデータ列をもとに信号パターンを検出する信号パターン検出部と、
前記区間検出部によって検出された区間における再生信号をもとに前記信号パターン検出部によって検出された信号パターンの周波数分布を検出する周波数分布検出部と、
前記周波数分布検出部によって検出された前記周波数分布に基づいて前記クロック周波数変更部における周波数の変更量を補正する周波数補正部と、
を有することを特徴とするＰＬＬ回路。
【請求項６】
請求項５において、
前記周波数補正部は、前記周波数分布に基づいて前記クロック周波数変更部における周波数の変更量を補正するための補正量を生成し、
前記クロック周波数変更部は、前記位相差検出部にて検出された位相差と前記周波数補正部から供給された補正量をもとに前記ＰＬＬクロックの周波数を変更する、
ことを特徴とするＰＬＬ回路。
【請求項７】
請求項６において、
前記周波数補正部は、前記周波数分布検出部によって検出された周波数分布が前記単一周波数よりも高周波側に偏っているとき前記ＰＬＬクロックを高周波側にシフトさせる補正量を生成し、前記周波数分布検出部によって検出された周波数分布が前記単一周波数よりも低周波側に偏っているとき前記ＰＬＬクロックを低周波側にシフトさせる補正量を生成する、
ことを特徴とするＰＬＬ回路。
【請求項８】
請求項５ないし７の何れかにおいて、
前記区間検出部は、前記２値化データをもとに取得される信号パターンが、前記単一周波数に対し所定の周波数幅を与えた周波数レンジ内に一定期間以上含まれるかによって、再生信号が前記単一周波数の信号パターンが連続する区間のものであるかを検出する、
ことを特徴とするＰＬＬ回路。
【請求項９】
再生信号に対するデータ補間位置の位相差を補償するＰＬＬ回路において、
再生信号に対する前記データ補間位置の位相差を検出する位相差検出部と、
該位相差検出部によって検出された位相差をもとに前記データ補間位置の周期を変更する補間位置変更部と、
単一周波数の信号パターンが連続する区間を検出する区間検出部と、
前記再生信号を非同期クロックにてサンプリングしたときのサンプリングデータに補間処理を施して前記補間位置における２値化データを生成する２値化データ生成部と、
前記２値化データ生成部によって生成された２値化データのデータ列をもとに信号パターンを検出する信号パターン検出部と、
前記区間検出部によって検出された区間における再生信号をもとに前記信号パターン検出部によって検出された信号パターンの周波数分布を検出する周波数分布検出部と、
前記周波数分布検出部によって検出された前記周波数分布に基づいて前記補間位置変更部における周期の変更量を補正する周期補正部と、
を有することを特徴とするＰＬＬ回路。
【請求項１０】
請求項９において、
前記周期補正部は、前記周波数分布に基づいて前記補間位置変更部における周期の変更量を補正するための補正量を生成し、
前記補間位置変更部は、前記位相差検出部にて検出された位相差と前記周期補正部から供給された補正量をもとに前記クロックの周波数を変更する、
ことを特徴とするＰＬＬ回路。
【請求項１１】
請求項１０において、
前記周期補正部は、前記周波数分布検出部によって検出された周波数分布が前記単一周波数よりも高周波側に偏っているとき前記補間位置の周期を短くする補正量を生成し、前記周波数分布検出部によって検出された周波数分布が前記単一周波数よりも低周波側に偏っているとき前記補間位置の周期を長くする補正量を生成する、
ことを特徴とするＰＬＬ回路。
【請求項１２】
請求項９ないし１１の何れかにおいて、
前記区間検出部は、前記２値化データをもとに取得される信号パターンが、前記単一周波数に対し所定の周波数幅を与えた周波数レンジ内に一定期間以上含まれるかによって、再生信号が前記単一周波数の信号パターンが連続する区間のものであるかを検出する、
ことを特徴とするＰＬＬ回路。
【請求項１３】
請求項１ないし１２の何れか一項に記載のＰＬＬ回路を具備するディスク再生装置。
【請求項１４】
請求項１３において、
ディスクの回転状態が定常状態にないときに前記変更量に対する補正を行う手段を具備する、
ことを特徴とするディスク再生装置。
【請求項１５】
請求項１３または１４において、
前記区間検出手段は、ｎＴ（ｎ：自然数、Ｔ：単位マーク長）の長さを有する信号が一定期間連続してディスク上に記録されている区間を、（ｎ±ｍ）Ｔ（ｍ：自然数）の範囲内にある信号パターンが一定期間以上連続して検出されたかによって検出する、
ことを特徴とするディスク再生装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２００６−２０２３５０（Ｐ２００６−２０２３５０Ａ）
【公開日】平成１８年８月３日（２００６．８．３）
【国際特許分類】
【出願番号】特願２００５−９６７３（Ｐ２００５−９６７３）
【出願日】平成１７年１月１７日（２００５．１．１７）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
【公開日】平成１８年８月３日（２００６．８．３）
【国際特許分類】
【出願日】平成１７年１月１７日（２００５．１．１７）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
[ Back to top ]