ＰＬＬ回路
【課題】簡単に暴走状態から正常動作に復帰可能なＰＬＬ回路を提供する。
【解決手段】比較部１４０により制御電圧Ｖｃｎｔｌが上限電圧値Ｖｒｅｆ１を超えたことが検出されると、指示信号切替部１５０は制御電圧Ｖｃｎｔｌを強制的に下降させる他の指示信号（グランド電圧を指示信号Ｖｕ２、電源電圧を指示信号Ｖｄ２）を制御電圧生成部１３０に供給し、制御電圧生成部１３０は制御電圧Ｖｃｎｔｌを下降させる。そして、比較部１４１により制御電圧Ｖｃｎｔｌが下限電圧値Ｖｒｅｆ２を下回ったことが検出されると、指示信号切替部１５０は制御電圧生成部１３０への供給を他の指示信号から位相比較器からの指示信号（アップ信号Ｖｕ１、ダウン信号Ｖｄ１）に切り替え、制御電圧生成部１３０は指示信号に応じて制御電圧Ｖｃｎｔｌを生成する。電圧制御発振回路１１０は、制御電圧Ｖｃｎｔｌに応じて発振周波数を制御する。
【解決手段】比較部１４０により制御電圧Ｖｃｎｔｌが上限電圧値Ｖｒｅｆ１を超えたことが検出されると、指示信号切替部１５０は制御電圧Ｖｃｎｔｌを強制的に下降させる他の指示信号（グランド電圧を指示信号Ｖｕ２、電源電圧を指示信号Ｖｄ２）を制御電圧生成部１３０に供給し、制御電圧生成部１３０は制御電圧Ｖｃｎｔｌを下降させる。そして、比較部１４１により制御電圧Ｖｃｎｔｌが下限電圧値Ｖｒｅｆ２を下回ったことが検出されると、指示信号切替部１５０は制御電圧生成部１３０への供給を他の指示信号から位相比較器からの指示信号（アップ信号Ｖｕ１、ダウン信号Ｖｄ１）に切り替え、制御電圧生成部１３０は指示信号に応じて制御電圧Ｖｃｎｔｌを生成する。電圧制御発振回路１１０は、制御電圧Ｖｃｎｔｌに応じて発振周波数を制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、暴走状態から正常動作に復帰可能なＰＬＬ（Phase Locked Loop）回路に関する。
【背景技術】
【０００２】
ＰＬＬ回路は、電圧制御発振回路の発振周波数を変化させることによって位相を調整し、ターゲット周波数でロックするものである。
図４は、従来のＰＬＬ回路の構成を示す図である。
【０００３】
ＰＬＬ回路５００は、位相比較器５０１、チャージポンプ５０２、電圧制御発振回路（ＶＣＯと表記している）５０３、キャパシタ５０４を有している。
位相比較器５０１は、ＲＣＫ端子に入力された基準クロック信号とＦＢ端子に入力されるフィードバック信号の位相を比較して、基準クロック信号よりもフィードバック信号の位相が遅れている場合には、ＵＰ端子から出力されるアップ信号を活性化し、基準クロック信号よりもフィードバック信号の位相が進んでいる場合には、ＤＯＷＮ端子から出力されるダウン信号を活性化する。
【０００４】
チャージポンプ５０２は、ＵＰ端子から入力されるアップ信号が活性化されている場合には、キャパシタ５０４に電荷を供給し、ＤＯＷＮ端子から入力されるダウン信号が活性化されている場合には、キャパシタ５０４の電荷を引き抜く機能を有する。チャージポンプ５０２は定電流源などによって構成される。
【０００５】
電圧制御発振回路５０３は、キャパシタ５０４に印加される制御電圧Ｖｃｎｔｌを入力し、制御電圧Ｖｃｎｔｌに応じて出力信号の発振周波数を変化させる。
しかしながら、何らかの原因で電圧制御発振回路５０３に入力される制御電圧Ｖｃｎｔｌが上昇しすぎて追従限界を超えると、フィードバックパスが、電圧制御発振回路５０３の発振周波数に追従できなくなる。そして、フィードバック信号が戻ってこなくなると、位相比較器５０１は、フィードバック信号の位相が遅れていると誤認し、制御電圧Ｖｃｎｔｌをさらに上昇させるように、アップ信号を活性化する。これにより、電圧制御発振回路５０３から出力される出力信号は発振限界に達し、そこで固定されて復帰できなくなってしまう。このときの、制御電圧Ｖｃｎｔｌの電圧波形は以下のようになる。
【０００６】
図５は、発振限界に達したときの制御電圧Ｖｃｎｔｌの電圧波形を示す図である。
横軸は時間ｔ〔μｓ〕、縦軸は制御電圧Ｖｃｎｔ１〔Ｖ〕である。
図のように、制御電圧Ｖｃｎｔｌがターゲット電圧から外れ、発振限界に達すると、上限に行き着き固定されてしまう。
【０００７】
このような暴走が起こる原因としては、たとえば、ＰＬＬ動作開始前に、トランジスタのオフリークなどにより制御電圧Ｖｃｎｔｌが既に上昇してしまっている場合や、ＰＬＬ動作中に、逓倍数を切り替えることで一時的にフィードバックが停止し、その間に上昇してしまう場合などがある。このため、通常、リセット端子を設け、動作開始前や逓倍数の切り替え前にリセット信号により制御電圧Ｖｃｎｔｌを引き下げる動作が必要であった。
【０００８】
このような問題の回避策として、制御電圧Ｖｃｎｔｌを監視し、フィードバックパスの追従限界に達する前に上昇を止める技術があった（たとえば、特許文献１参照）。
図６は、従来のＰＬＬ回路の他の構成を示す図である。
【０００９】
図４と同一の構成要素については同一符号としている。
ＰＬＬ回路６００は、基準電圧Ｖｒｅｆを発生する基準電圧発生回路６０１と、チャージポンプ５０２と電圧制御発振回路５０３との間に設けられた選択回路６０２を有している。
【００１０】
選択回路６０２は、制御電圧Ｖｃｎｔｌと基準電圧Ｖｒｅｆを比較し、制御電圧Ｖｃｎｔｌが基準電圧Ｖｒｅｆに達すると、基準電圧Ｖｒｅｆを選択し、電圧制御発振回路５０３の入力が基準電圧Ｖｒｅｆを超えないようにしている。
【特許文献１】特開２００３−３１８７２８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、従来のＰＬＬ回路では、基準電圧は追従限界の電圧よりも下の電圧を設定する必要があるため、フィードバックパスの追従限界を把握できていなければならない。もし、追従限界の電圧よりも高い基準電圧が設定された場合には、制御電圧は基準電圧で固定され、通常の制御状態に復帰できなくなってしまうからである。
【００１２】
ただし、フィードバックパスには、分周器が設けられることが多く、どのような逓倍数にするかは、その都度変わる可能性があり、追従限界も変わってくる。そのため、追従限界を把握して、基準電圧を設定することは困難であった。
【００１３】
本発明はこのような点に鑑みてなされたものであり、簡単に暴走状態から正常動作に復帰可能なＰＬＬ回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明者は、制御電圧に応じて発振周波数を制御する電圧制御発振回路と、前記電圧制御発振回路からのフィードバック信号と基準クロック信号との位相差に応じて、前記制御電圧の上昇または下降を指示する指示信号を生成する位相比較器と、前記指示信号に応じて前記制御電圧を生成する制御電圧生成部と、前記制御電圧と上限電圧値とを比較する第１の比較部と、前記制御電圧と下限電圧値とを比較する第２の比較部と、前記第１の比較部により前記制御電圧が前記上限電圧値を超えたことが検出されると、前記指示信号の代わりに前記制御電圧を強制的に下降させる他の指示信号を前記制御電圧生成部に供給し、前記第２の比較部により前記制御電圧が前記下限電圧値を下回ったことが検出されると、前記制御電圧生成部への供給を前記他の信号から前記指示信号に切り替える指示信号切替部と、を有することを特徴とするＰＬＬ回路を提案する。
【００１５】
上記の構成によれば、第１の比較部により制御電圧が上限電圧値を超えたことが検出されると、指示信号切替部は制御電圧を強制的に下降させる他の指示信号を制御電圧生成部に供給し、制御電圧生成部は制御電圧を下降させる。そして、第２の比較部により制御電圧が下限電圧値を下回ったことが検出されると、指示信号切替部は制御電圧生成部への供給を他の指示信号から位相比較器からの指示信号に切り替え、制御電圧生成部は指示信号に応じて制御電圧を生成する。電圧制御発振回路は、制御電圧に応じて発振周波数を制御する。
【発明の効果】
【００１６】
本発明は、追従限界がわからなくても、発振周波数を決定する制御電圧が上限電圧値を超えた場合に、強制的に制御電圧を下降させ、下限電圧値を下回ったところで、位相比較器からの指示信号による通常の制御に切り替えて制御電圧を生成させることで、簡単に、確実に暴走状態から正常動作に復帰させることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は、本実施の形態のＰＬＬ回路の構成を示す図である。
ＰＬＬ回路１００は、電圧制御発振回路１１０、位相比較器１２０、制御電圧生成部１３０、比較部１４０，１４１、指示信号切替部１５０を有している。
【００１８】
電圧制御発振回路１１０は、ＩＮ端子に印加される制御電圧Ｖｃｎｔｌに応じてＯＵＴ端子から出力される出力信号の発振周波数を制御する。
位相比較器１２０は、電圧制御発振回路１１０からのフィードバック信号をＦＢ端子に入力し、ＲＣＫ端子に入力される基準クロック信号との位相差に応じて制御電圧Ｖｃｎｔｌの上昇または下降を指示する指示信号を生成する。以下では、制御電圧Ｖｃｎｔｌを上昇させる指示信号Ｖｕ１をアップ信号Ｖｕ１、制御電圧Ｖｃｎｔｌを下降させる指示信号Ｖｄ１をダウン信号Ｖｄ１と呼ぶことにする。位相比較器１２０は、基準クロック信号よりもフィードバック信号の位相が遅れている場合には、ＵＰ端子から出力されるアップ信号Ｖｕ１を活性化し、基準クロック信号よりもフィードバック信号の位相が進んでいる場合には、ＤＯＷＮ端子から出力されるダウン信号Ｖｄ１を活性化する。
【００１９】
制御電圧生成部１３０は、チャージポンプ１３１とキャパシタ１３２を有しており、指示信号Ｖｕ２，Ｖｄ２に応じて、電圧制御発振回路１１０に入力する制御電圧Ｖｃｎｔｌを生成する。チャージポンプ１３１の出力端子と電圧制御発振回路１１０のＩＮ端子は、信号線で接続され、キャパシタ１３２は、その信号線に一端を接続し、他端を接地した構成となっている。
【００２０】
比較部１４０は、制御電圧Ｖｃｎｔｌと上限電圧値Ｖｒｅｆ１とを比較して、制御電圧Ｖｃｎｔｌが上限電圧値Ｖｒｅｆ１を超えた場合には、出力信号Ｖｃ１を活性化（Ｈ（High）レベル）する。比較部１４０の正入力端子は、チャージポンプ１３１と、電圧制御発振回路１１０との間の信号線に接続され、制御電圧Ｖｃｎｔｌが入力される。負入力端子には、上限電圧値Ｖｒｅｆ１が入力される。
【００２１】
比較部１４１は、制御電圧Ｖｃｎｔｌと下限電圧値Ｖｒｅｆ２とを比較して、制御電圧Ｖｃｎｔｌが下限電圧値Ｖｒｅｆ２を下回った場合には、出力信号Ｖｃ２を活性化（Ｈレベル）する。比較部１４１の正入力端子には、下限電圧値Ｖｒｅｆ２が入力され、負入力端子は、チャージポンプ１３１と、電圧制御発振回路１１０との間の信号線に接続され、制御電圧Ｖｃｎｔｌが入力される。
【００２２】
なお、上限電圧値Ｖｒｅｆ１は、明らかに大きい電圧値であり、追従限界よりも大きい電圧値が設定可能である。ただし、発振限界となる電圧値よりは小さくする必要がある。下限電圧値Ｖｒｅｆ２は、明らかに小さい電圧値であり、目標電圧値よりも小さい電圧値が設定される。上限電圧値Ｖｒｅｆ１や、下限電圧値Ｖｒｅｆ２は、図示しないレジスタなどに予め格納される。また、外部から設定可能なようにしてもよい。
【００２３】
指示信号切替部１５０は、比較部１４０で、制御電圧Ｖｃｎｔｌが上限電圧値Ｖｒｅｆ１を超えたことが検出されると、位相比較器１２０からのアップ信号Ｖｕ１やダウン信号Ｖｄ１の代わりに、制御電圧Ｖｃｎｔｌを強制的に下降させる指示信号を指示信号Ｖｕ２，Ｖｄ２として制御電圧生成部１３０に供給する。また、比較部１４１で、制御電圧Ｖｃｎｔｌが下限電圧値Ｖｒｅｆ２を下回ったことが検出されると、制御電圧生成部１３０への供給を位相比較器１２０からのアップ信号Ｖｕ１やダウン信号Ｖｄ１に切り替える。
【００２４】
指示信号切替部１５０は、具体的には、フリップフロップ１５１、選択回路１５２，１５３を有している。
フリップフロップ１５１は、たとえば、Ｓ（set）−Ｒ（reset）フリップフロップであり、Ｒ端子がＨレベル、Ｓ端子がＬ（Low）レベルの場合には、Ｑ端子からの出力信号（以下選択信号という）ＶｓはＬレベルになる。Ｒ端子がＬレベル、Ｓ端子がＨレベルの場合には、選択信号ＶｓはＨレベルになる。Ｒ端子、Ｓ端子ともＬレベルの場合には保持状態であり、直前の選択信号Ｖｓの電位レベルを維持する。
【００２５】
選択回路１５２は、選択信号Ｖｓに応じて、位相比較器１２０からのアップ信号Ｖｕ１か、グランド電圧（Ｌレベルの信号）の何れかを選択して指示信号Ｖｕ２として出力する。以下では、選択信号ＶｓがＨレベルの場合には、アップ信号Ｖｕ１を選択し、選択信号ＶｓがＬレベルの場合には、グランド電圧を選択するとして説明する。
【００２６】
選択回路１５３は、選択信号Ｖｓに応じて、位相比較器１２０からのダウン信号Ｖｄ１か、電源電圧（Ｈレベルの信号）のいずれかを選択して指示信号Ｖｄ２として出力する。以下では、選択信号ＶｓがＨレベルの場合には、ダウン信号Ｖｄ１を選択し、選択信号ＶｓがＬレベルの場合には、電源電圧を選択するとして説明する。
【００２７】
以下、本実施の形態のＰＬＬ回路１００の動作を説明する。
まず、正常動作の場合について説明する。
なお、初期状態ではフリップフロップ１５１の出力である選択信号ＶｓはＨレベルとする。
【００２８】
位相比較器１２０は、基準クロック信号とフィードバック信号との位相差を検出する。そして、基準クロック信号よりもフィードバック信号の位相が遅れている場合には、ＵＰ端子から出力されるアップ信号Ｖｕ１を活性化し、基準クロック信号よりもフィードバック信号の位相が進んでいる場合には、ＤＯＷＮ端子から出力されるダウン信号Ｖｄ１を活性化する。
【００２９】
比較部１４０は、制御電圧Ｖｃｎｔｌと上限電圧値Ｖｒｅｆ１とを比較し、制御電圧Ｖｃｎｔｌが上限電圧値Ｖｒｅｆ１を超えていない場合には出力信号Ｖｃ１を非活性化（Ｌレベル）しておく。また、比較部１４１は、制御電圧Ｖｃｎｔｌと下限電圧値Ｖｒｅｆ２とを比較し、制御電圧Ｖｃｎｔｌが、下限電圧値Ｖｒｅｆ２を下回っていない場合には、出力信号Ｖｃ２を非活性化しておく。
【００３０】
Ｒ端子及びＳ端子に入力される比較部１４０，１４１からの出力信号Ｖｃ１，Ｖｃ２がともにＬレベルの場合は、保持動作を行うから選択信号ＶｓはＨレベルのままである。このとき、選択回路１５２，１５３は、ともに位相比較器１２０からのアップ信号Ｖｕ１とダウン信号Ｖｄ１とを、指示信号Ｖｕ２，Ｖｄ２として選択してチャージポンプ１３１に供給する。
【００３１】
制御電圧生成部１３０のチャージポンプ１３１は、ＵＰ端子やＤＯＷＮ端子に入力される指示信号Ｖｕ２，Ｖｄ２に応じて、キャパシタ１３２へ電荷を供給したり、電荷を引き抜いたりする。この制御によって、制御電圧Ｖｃｎｔｌが決定される。制御電圧Ｖｃｎｔｌは、電圧制御発振回路１１０に入力され、制御電圧Ｖｃｎｔｌに応じた発振周波数を持つ出力信号がＯＵＴ端子から出力される。
【００３２】
出力信号は、フィードバック信号として、位相比較器１２０のＦＢ端子に入力され、以下同様の処理を繰り返し、出力信号の周波数が、目標とする周波数（図１の場合は、基準クロック信号の周波数）となるように制御される。
【００３３】
次に、ＰＬＬ動作開始前に、トランジスタのオフリークなどにより制御電圧Ｖｃｎｔｌが既に上昇してしまっている場合や、ＰＬＬ動作中に、逓倍数を切り替えることで一時的にフィードバックが停止し、その間に上昇している場合の動作を説明する。
【００３４】
制御電圧Ｖｃｎｔｌが上昇して追従限界を超えると、制御不能状態になり、制御電圧Ｖｃｎｔｌは、さらに上昇を続ける。このとき、本実施の形態のＰＬＬ回路１００において、比較部１４０は、制御電圧Ｖｃｎｔｌが、上限電圧値Ｖｒｅｆ１を超えると、出力信号Ｖｃ１を活性化（Ｈレベル）する。比較部１４１の出力信号Ｖｃ２は、Ｌレベルのままである。
【００３５】
これにより、指示信号切替部１５０のフリップフロップ１５１から出力される選択信号Ｖｓは、Ｌレベルとなり、選択回路１５２は、指示信号Ｖｕ２としてグランド電圧を選択し、選択回路１５３は、指示信号Ｖｄ２として電源電圧を選択する。このとき制御電圧生成部１３０のチャージポンプ１３１は、ＤＯＷＮ端子に入力される指示信号Ｖｄ２がＨレベルとなっていることから、キャパシタ１３２から電荷を引き抜く動作を行い、制御電圧Ｖｃｎｔｌを下降させる。
【００３６】
比較部１４０では、制御電圧Ｖｃｎｔｌが下降して、上限電圧値Ｖｒｅｆ１を下回ると、出力信号Ｖｃ１をＬレベルとするが、フリップフロップ１５１のＲ端子、Ｓ端子がともにＬレベルの場合には、保持動作となるので選択信号ＶｓはＬレベルのままである。つまり、選択回路１５２は指示信号Ｖｕ２としてグランド電圧を、選択回路１５３は、指示信号Ｖｄ２として電源電圧を選択し続け、チャージポンプ１３１は、制御電圧Ｖｃｎｔｌを下降させ続ける。そして、制御電圧Ｖｃｎｔｌが下限電圧値Ｖｒｅｆ２を下回ると、比較部１４１は、出力信号Ｖｃ２をＨレベルにする。フリップフロップ１５１のＲ端子はＬレベル、Ｓ端子はＨレベルになり、出力される選択信号Ｖｓは、Ｈレベルとなる。
【００３７】
このとき、選択回路１５２は、指示信号Ｖｕ２として位相比較器１２０からのアップ信号Ｖｕ１を選択し、選択回路１５３は、指示信号Ｖｄ２として位相比較器１２０からのダウン信号Ｖｄ１を選択し、チャージポンプ１３１に供給する。出力信号の発振周波数は、電圧下降の影響で下がっているため、位相比較器１２０では、アップ信号Ｖｕ１が活性化される。チャージポンプ１３１は、制御電圧Ｖｃｎｔｌを上昇させ、電圧制御発振回路１１０は、出力信号の発振周波数を上昇する。以降は、位相比較器１２０からのアップ信号Ｖｕ１やダウン信号Ｖｄ１に応じて、制御電圧Ｖｃｎｔｌが制御され、出力信号の発振周波数が、目標の周波数となるように制御される。
【００３８】
図２は、ＰＬＬ回路の動作シミュレーション結果を示す図である。
縦軸が、制御電圧Ｖｃｎｔｌ、横軸が時間ｔである。
このシミュレーションでは、強制的にフィードバックパスを停止して、制御電圧Ｖｃｎｔｌが上昇する状態を生成している。
【００３９】
この結果のように、制御電圧Ｖｃｎｔｌが大幅に上昇しても、発振状態で固定されることなく、正常制御に復帰させることができる。
以下、タイミングチャートを用いて、暴走発生時の本実施の形態のＰＬＬ回路１００の動作を説明する。
【００４０】
図３は、暴走発生時のＰＬＬ回路の制御電圧波形と、動作タイミングを示すタイミングチャートの模式図である。
制御電圧波形においては、縦軸が制御電圧Ｖｃｎｔｌ、横軸が時間ｔである。タイミングチャートでは、制御電圧Ｖｃｎｔｌの状態に応じた、図１のＰＬＬ回路１００における、比較部１４０，１４１の出力信号Ｖｃ１，Ｖｃ２、フリップフロップ１５１の出力である選択信号Ｖｓ、位相比較器１２０からのアップ信号Ｖｕ１及びダウン信号Ｖｄ１、選択回路１５２，１５３から出力される指示信号Ｖｕ２，Ｖｄ２の各時刻での信号レベルを示している。
【００４１】
制御電圧Ｖｃｎｔｌが上昇して、上限電圧値Ｖｒｅｆ１を超えると（時刻ｔ１）、比較部１４０の出力信号Ｖｃ１がＨレベルに立ち上がる。このとき選択信号ＶｓはＬレベルに立ち下がり、アップ信号Ｖｕ１及びダウン信号Ｖｄ１にかかわらず、チャージポンプ１３１に入力される指示信号Ｖｕ２は強制的にＬレベルとなり、指示信号Ｖｄ２は強制的にＨレベルとなる。これによって、制御電圧Ｖｃｎｔｌが下降し始める。
【００４２】
制御電圧Ｖｃｎｔｌが上限電圧値Ｖｒｅｆ１を下回ると（時刻ｔ２）、比較部１４０の出力信号Ｖｃ１は、Ｌレベルになるが、フリップフロップ１５１の保持動作のため、選択信号Ｖｓは、Ｌレベルのままである。
【００４３】
時刻ｔ３では、位相比較器１２０のアップ信号Ｖｕ１がＬレベル、ダウン信号Ｖｄ１がＨレベルに遷移している。これは、制御電圧Ｖｃｎｔｌが追従限界電圧値Ｖｌｉｍまで下降し、電圧制御発振回路１１０にて追従限界以下の発振周波数の出力信号が生成され、フィードバック信号としてＦＢ端子に入力されてきたからである。この場合、目標電圧値Ｖｔａよりも制御電圧Ｖｃｎｔｌが大きいため、ダウン信号Ｖｄ１をＨレベルにして、制御電圧Ｖｃｎｔｌを下げようとしている。ただし、選択信号Ｖｓによって、選択回路１５２，１５３からはグランド電圧、電源電圧が選択されているため、このアップ信号Ｖｕ１、ダウン信号Ｖｄ１の変化は、チャージポンプ１３１に入力される指示信号Ｖｕ２，Ｖｄ２には影響を与えない。
【００４４】
制御電圧Ｖｃｎｔｌがさらに下降し、目標電圧値Ｖｔａ以下になると（時刻ｔ４）、位相比較器１２０のアップ信号Ｖｕ１がＨレベル、ダウン信号Ｖｄ１がＬレベルに遷移し、制御電圧Ｖｃｎｔｌを上げようとする。ただし、選択信号ＶｓはＬレベルのままなので、指示信号Ｖｕ２，Ｖｄ２には影響を与えず、制御電圧Ｖｃｎｔｌは下降し続ける。
【００４５】
制御電圧Ｖｃｎｔｌが下限電圧値Ｖｒｅｆ２を下回ると（時刻ｔ５）、比較部１４１の出力信号Ｖｃ２がＨレベルに立ち上がる。このとき選択信号ＶｓはＨレベルに立ち上がり、選択回路１５２は位相比較器１２０のＨレベルのアップ信号Ｖｕ１を指示信号Ｖｕ２として出力し、選択回路１５３は位相比較器１２０のＬレベルのダウン信号Ｖｄ１を指示信号Ｖｄ２として出力する。これにより、制御電圧Ｖｃｎｔｌは上昇したのち、目標電圧値Ｖｔａになるように、位相比較器１２０からのアップ信号Ｖｕ１、ダウン信号Ｖｄ１が細かく遷移することによって制御される。
【００４６】
以上のように、本実施の形態のＰＬＬ回路１００によれば、追従限界がわからなくても、上限電圧値Ｖｒｅｆ１を制御電圧Ｖｃｎｔｌが超えた場合に、強制的に制御電圧Ｖｃｎｔｌを下降させ、目標電圧値より低い下限電圧値Ｖｒｅｆ２を下回ったところで、位相比較器１２０のアップ信号Ｖｕ１及びダウン信号Ｖｄ１による通常の制御に切り替えることで、確実に簡単に正常制御に復帰させることができる。
【００４７】
以上、本発明を実施例に基づいて説明したが、本発明は上記に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
たとえば、図１のフィードバックパスに分周器などを挿入するようにしてもよい。
【図面の簡単な説明】
【００４８】
【図１】本実施の形態のＰＬＬ回路の構成を示す図である。
【図２】ＰＬＬ回路の動作シミュレーション結果を示す図である。
【図３】暴走発生時のＰＬＬ回路の制御電圧波形と、動作タイミングを示すタイミングチャートの模式図である。
【図４】従来のＰＬＬ回路の構成を示す図である。
【図５】発振限界に達したときの制御電圧Ｖｃｎｔｌの電圧波形を示す図である。
【図６】従来のＰＬＬ回路の他の構成を示す図である。
【符号の説明】
【００４９】
１００ ＰＬＬ回路
１１０ 電圧制御発振回路
１２０ 位相比較器
１３０ 制御電圧生成部
１３１ チャージポンプ
１３２ キャパシタ
１４０，１４１ 比較部
１５０ 指示信号切替部
１５１ フリップフロップ
１５２，１５３ 選択回路
【技術分野】
【０００１】
本発明は、暴走状態から正常動作に復帰可能なＰＬＬ（Phase Locked Loop）回路に関する。
【背景技術】
【０００２】
ＰＬＬ回路は、電圧制御発振回路の発振周波数を変化させることによって位相を調整し、ターゲット周波数でロックするものである。
図４は、従来のＰＬＬ回路の構成を示す図である。
【０００３】
ＰＬＬ回路５００は、位相比較器５０１、チャージポンプ５０２、電圧制御発振回路（ＶＣＯと表記している）５０３、キャパシタ５０４を有している。
位相比較器５０１は、ＲＣＫ端子に入力された基準クロック信号とＦＢ端子に入力されるフィードバック信号の位相を比較して、基準クロック信号よりもフィードバック信号の位相が遅れている場合には、ＵＰ端子から出力されるアップ信号を活性化し、基準クロック信号よりもフィードバック信号の位相が進んでいる場合には、ＤＯＷＮ端子から出力されるダウン信号を活性化する。
【０００４】
チャージポンプ５０２は、ＵＰ端子から入力されるアップ信号が活性化されている場合には、キャパシタ５０４に電荷を供給し、ＤＯＷＮ端子から入力されるダウン信号が活性化されている場合には、キャパシタ５０４の電荷を引き抜く機能を有する。チャージポンプ５０２は定電流源などによって構成される。
【０００５】
電圧制御発振回路５０３は、キャパシタ５０４に印加される制御電圧Ｖｃｎｔｌを入力し、制御電圧Ｖｃｎｔｌに応じて出力信号の発振周波数を変化させる。
しかしながら、何らかの原因で電圧制御発振回路５０３に入力される制御電圧Ｖｃｎｔｌが上昇しすぎて追従限界を超えると、フィードバックパスが、電圧制御発振回路５０３の発振周波数に追従できなくなる。そして、フィードバック信号が戻ってこなくなると、位相比較器５０１は、フィードバック信号の位相が遅れていると誤認し、制御電圧Ｖｃｎｔｌをさらに上昇させるように、アップ信号を活性化する。これにより、電圧制御発振回路５０３から出力される出力信号は発振限界に達し、そこで固定されて復帰できなくなってしまう。このときの、制御電圧Ｖｃｎｔｌの電圧波形は以下のようになる。
【０００６】
図５は、発振限界に達したときの制御電圧Ｖｃｎｔｌの電圧波形を示す図である。
横軸は時間ｔ〔μｓ〕、縦軸は制御電圧Ｖｃｎｔ１〔Ｖ〕である。
図のように、制御電圧Ｖｃｎｔｌがターゲット電圧から外れ、発振限界に達すると、上限に行き着き固定されてしまう。
【０００７】
このような暴走が起こる原因としては、たとえば、ＰＬＬ動作開始前に、トランジスタのオフリークなどにより制御電圧Ｖｃｎｔｌが既に上昇してしまっている場合や、ＰＬＬ動作中に、逓倍数を切り替えることで一時的にフィードバックが停止し、その間に上昇してしまう場合などがある。このため、通常、リセット端子を設け、動作開始前や逓倍数の切り替え前にリセット信号により制御電圧Ｖｃｎｔｌを引き下げる動作が必要であった。
【０００８】
このような問題の回避策として、制御電圧Ｖｃｎｔｌを監視し、フィードバックパスの追従限界に達する前に上昇を止める技術があった（たとえば、特許文献１参照）。
図６は、従来のＰＬＬ回路の他の構成を示す図である。
【０００９】
図４と同一の構成要素については同一符号としている。
ＰＬＬ回路６００は、基準電圧Ｖｒｅｆを発生する基準電圧発生回路６０１と、チャージポンプ５０２と電圧制御発振回路５０３との間に設けられた選択回路６０２を有している。
【００１０】
選択回路６０２は、制御電圧Ｖｃｎｔｌと基準電圧Ｖｒｅｆを比較し、制御電圧Ｖｃｎｔｌが基準電圧Ｖｒｅｆに達すると、基準電圧Ｖｒｅｆを選択し、電圧制御発振回路５０３の入力が基準電圧Ｖｒｅｆを超えないようにしている。
【特許文献１】特開２００３−３１８７２８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、従来のＰＬＬ回路では、基準電圧は追従限界の電圧よりも下の電圧を設定する必要があるため、フィードバックパスの追従限界を把握できていなければならない。もし、追従限界の電圧よりも高い基準電圧が設定された場合には、制御電圧は基準電圧で固定され、通常の制御状態に復帰できなくなってしまうからである。
【００１２】
ただし、フィードバックパスには、分周器が設けられることが多く、どのような逓倍数にするかは、その都度変わる可能性があり、追従限界も変わってくる。そのため、追従限界を把握して、基準電圧を設定することは困難であった。
【００１３】
本発明はこのような点に鑑みてなされたものであり、簡単に暴走状態から正常動作に復帰可能なＰＬＬ回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明者は、制御電圧に応じて発振周波数を制御する電圧制御発振回路と、前記電圧制御発振回路からのフィードバック信号と基準クロック信号との位相差に応じて、前記制御電圧の上昇または下降を指示する指示信号を生成する位相比較器と、前記指示信号に応じて前記制御電圧を生成する制御電圧生成部と、前記制御電圧と上限電圧値とを比較する第１の比較部と、前記制御電圧と下限電圧値とを比較する第２の比較部と、前記第１の比較部により前記制御電圧が前記上限電圧値を超えたことが検出されると、前記指示信号の代わりに前記制御電圧を強制的に下降させる他の指示信号を前記制御電圧生成部に供給し、前記第２の比較部により前記制御電圧が前記下限電圧値を下回ったことが検出されると、前記制御電圧生成部への供給を前記他の信号から前記指示信号に切り替える指示信号切替部と、を有することを特徴とするＰＬＬ回路を提案する。
【００１５】
上記の構成によれば、第１の比較部により制御電圧が上限電圧値を超えたことが検出されると、指示信号切替部は制御電圧を強制的に下降させる他の指示信号を制御電圧生成部に供給し、制御電圧生成部は制御電圧を下降させる。そして、第２の比較部により制御電圧が下限電圧値を下回ったことが検出されると、指示信号切替部は制御電圧生成部への供給を他の指示信号から位相比較器からの指示信号に切り替え、制御電圧生成部は指示信号に応じて制御電圧を生成する。電圧制御発振回路は、制御電圧に応じて発振周波数を制御する。
【発明の効果】
【００１６】
本発明は、追従限界がわからなくても、発振周波数を決定する制御電圧が上限電圧値を超えた場合に、強制的に制御電圧を下降させ、下限電圧値を下回ったところで、位相比較器からの指示信号による通常の制御に切り替えて制御電圧を生成させることで、簡単に、確実に暴走状態から正常動作に復帰させることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は、本実施の形態のＰＬＬ回路の構成を示す図である。
ＰＬＬ回路１００は、電圧制御発振回路１１０、位相比較器１２０、制御電圧生成部１３０、比較部１４０，１４１、指示信号切替部１５０を有している。
【００１８】
電圧制御発振回路１１０は、ＩＮ端子に印加される制御電圧Ｖｃｎｔｌに応じてＯＵＴ端子から出力される出力信号の発振周波数を制御する。
位相比較器１２０は、電圧制御発振回路１１０からのフィードバック信号をＦＢ端子に入力し、ＲＣＫ端子に入力される基準クロック信号との位相差に応じて制御電圧Ｖｃｎｔｌの上昇または下降を指示する指示信号を生成する。以下では、制御電圧Ｖｃｎｔｌを上昇させる指示信号Ｖｕ１をアップ信号Ｖｕ１、制御電圧Ｖｃｎｔｌを下降させる指示信号Ｖｄ１をダウン信号Ｖｄ１と呼ぶことにする。位相比較器１２０は、基準クロック信号よりもフィードバック信号の位相が遅れている場合には、ＵＰ端子から出力されるアップ信号Ｖｕ１を活性化し、基準クロック信号よりもフィードバック信号の位相が進んでいる場合には、ＤＯＷＮ端子から出力されるダウン信号Ｖｄ１を活性化する。
【００１９】
制御電圧生成部１３０は、チャージポンプ１３１とキャパシタ１３２を有しており、指示信号Ｖｕ２，Ｖｄ２に応じて、電圧制御発振回路１１０に入力する制御電圧Ｖｃｎｔｌを生成する。チャージポンプ１３１の出力端子と電圧制御発振回路１１０のＩＮ端子は、信号線で接続され、キャパシタ１３２は、その信号線に一端を接続し、他端を接地した構成となっている。
【００２０】
比較部１４０は、制御電圧Ｖｃｎｔｌと上限電圧値Ｖｒｅｆ１とを比較して、制御電圧Ｖｃｎｔｌが上限電圧値Ｖｒｅｆ１を超えた場合には、出力信号Ｖｃ１を活性化（Ｈ（High）レベル）する。比較部１４０の正入力端子は、チャージポンプ１３１と、電圧制御発振回路１１０との間の信号線に接続され、制御電圧Ｖｃｎｔｌが入力される。負入力端子には、上限電圧値Ｖｒｅｆ１が入力される。
【００２１】
比較部１４１は、制御電圧Ｖｃｎｔｌと下限電圧値Ｖｒｅｆ２とを比較して、制御電圧Ｖｃｎｔｌが下限電圧値Ｖｒｅｆ２を下回った場合には、出力信号Ｖｃ２を活性化（Ｈレベル）する。比較部１４１の正入力端子には、下限電圧値Ｖｒｅｆ２が入力され、負入力端子は、チャージポンプ１３１と、電圧制御発振回路１１０との間の信号線に接続され、制御電圧Ｖｃｎｔｌが入力される。
【００２２】
なお、上限電圧値Ｖｒｅｆ１は、明らかに大きい電圧値であり、追従限界よりも大きい電圧値が設定可能である。ただし、発振限界となる電圧値よりは小さくする必要がある。下限電圧値Ｖｒｅｆ２は、明らかに小さい電圧値であり、目標電圧値よりも小さい電圧値が設定される。上限電圧値Ｖｒｅｆ１や、下限電圧値Ｖｒｅｆ２は、図示しないレジスタなどに予め格納される。また、外部から設定可能なようにしてもよい。
【００２３】
指示信号切替部１５０は、比較部１４０で、制御電圧Ｖｃｎｔｌが上限電圧値Ｖｒｅｆ１を超えたことが検出されると、位相比較器１２０からのアップ信号Ｖｕ１やダウン信号Ｖｄ１の代わりに、制御電圧Ｖｃｎｔｌを強制的に下降させる指示信号を指示信号Ｖｕ２，Ｖｄ２として制御電圧生成部１３０に供給する。また、比較部１４１で、制御電圧Ｖｃｎｔｌが下限電圧値Ｖｒｅｆ２を下回ったことが検出されると、制御電圧生成部１３０への供給を位相比較器１２０からのアップ信号Ｖｕ１やダウン信号Ｖｄ１に切り替える。
【００２４】
指示信号切替部１５０は、具体的には、フリップフロップ１５１、選択回路１５２，１５３を有している。
フリップフロップ１５１は、たとえば、Ｓ（set）−Ｒ（reset）フリップフロップであり、Ｒ端子がＨレベル、Ｓ端子がＬ（Low）レベルの場合には、Ｑ端子からの出力信号（以下選択信号という）ＶｓはＬレベルになる。Ｒ端子がＬレベル、Ｓ端子がＨレベルの場合には、選択信号ＶｓはＨレベルになる。Ｒ端子、Ｓ端子ともＬレベルの場合には保持状態であり、直前の選択信号Ｖｓの電位レベルを維持する。
【００２５】
選択回路１５２は、選択信号Ｖｓに応じて、位相比較器１２０からのアップ信号Ｖｕ１か、グランド電圧（Ｌレベルの信号）の何れかを選択して指示信号Ｖｕ２として出力する。以下では、選択信号ＶｓがＨレベルの場合には、アップ信号Ｖｕ１を選択し、選択信号ＶｓがＬレベルの場合には、グランド電圧を選択するとして説明する。
【００２６】
選択回路１５３は、選択信号Ｖｓに応じて、位相比較器１２０からのダウン信号Ｖｄ１か、電源電圧（Ｈレベルの信号）のいずれかを選択して指示信号Ｖｄ２として出力する。以下では、選択信号ＶｓがＨレベルの場合には、ダウン信号Ｖｄ１を選択し、選択信号ＶｓがＬレベルの場合には、電源電圧を選択するとして説明する。
【００２７】
以下、本実施の形態のＰＬＬ回路１００の動作を説明する。
まず、正常動作の場合について説明する。
なお、初期状態ではフリップフロップ１５１の出力である選択信号ＶｓはＨレベルとする。
【００２８】
位相比較器１２０は、基準クロック信号とフィードバック信号との位相差を検出する。そして、基準クロック信号よりもフィードバック信号の位相が遅れている場合には、ＵＰ端子から出力されるアップ信号Ｖｕ１を活性化し、基準クロック信号よりもフィードバック信号の位相が進んでいる場合には、ＤＯＷＮ端子から出力されるダウン信号Ｖｄ１を活性化する。
【００２９】
比較部１４０は、制御電圧Ｖｃｎｔｌと上限電圧値Ｖｒｅｆ１とを比較し、制御電圧Ｖｃｎｔｌが上限電圧値Ｖｒｅｆ１を超えていない場合には出力信号Ｖｃ１を非活性化（Ｌレベル）しておく。また、比較部１４１は、制御電圧Ｖｃｎｔｌと下限電圧値Ｖｒｅｆ２とを比較し、制御電圧Ｖｃｎｔｌが、下限電圧値Ｖｒｅｆ２を下回っていない場合には、出力信号Ｖｃ２を非活性化しておく。
【００３０】
Ｒ端子及びＳ端子に入力される比較部１４０，１４１からの出力信号Ｖｃ１，Ｖｃ２がともにＬレベルの場合は、保持動作を行うから選択信号ＶｓはＨレベルのままである。このとき、選択回路１５２，１５３は、ともに位相比較器１２０からのアップ信号Ｖｕ１とダウン信号Ｖｄ１とを、指示信号Ｖｕ２，Ｖｄ２として選択してチャージポンプ１３１に供給する。
【００３１】
制御電圧生成部１３０のチャージポンプ１３１は、ＵＰ端子やＤＯＷＮ端子に入力される指示信号Ｖｕ２，Ｖｄ２に応じて、キャパシタ１３２へ電荷を供給したり、電荷を引き抜いたりする。この制御によって、制御電圧Ｖｃｎｔｌが決定される。制御電圧Ｖｃｎｔｌは、電圧制御発振回路１１０に入力され、制御電圧Ｖｃｎｔｌに応じた発振周波数を持つ出力信号がＯＵＴ端子から出力される。
【００３２】
出力信号は、フィードバック信号として、位相比較器１２０のＦＢ端子に入力され、以下同様の処理を繰り返し、出力信号の周波数が、目標とする周波数（図１の場合は、基準クロック信号の周波数）となるように制御される。
【００３３】
次に、ＰＬＬ動作開始前に、トランジスタのオフリークなどにより制御電圧Ｖｃｎｔｌが既に上昇してしまっている場合や、ＰＬＬ動作中に、逓倍数を切り替えることで一時的にフィードバックが停止し、その間に上昇している場合の動作を説明する。
【００３４】
制御電圧Ｖｃｎｔｌが上昇して追従限界を超えると、制御不能状態になり、制御電圧Ｖｃｎｔｌは、さらに上昇を続ける。このとき、本実施の形態のＰＬＬ回路１００において、比較部１４０は、制御電圧Ｖｃｎｔｌが、上限電圧値Ｖｒｅｆ１を超えると、出力信号Ｖｃ１を活性化（Ｈレベル）する。比較部１４１の出力信号Ｖｃ２は、Ｌレベルのままである。
【００３５】
これにより、指示信号切替部１５０のフリップフロップ１５１から出力される選択信号Ｖｓは、Ｌレベルとなり、選択回路１５２は、指示信号Ｖｕ２としてグランド電圧を選択し、選択回路１５３は、指示信号Ｖｄ２として電源電圧を選択する。このとき制御電圧生成部１３０のチャージポンプ１３１は、ＤＯＷＮ端子に入力される指示信号Ｖｄ２がＨレベルとなっていることから、キャパシタ１３２から電荷を引き抜く動作を行い、制御電圧Ｖｃｎｔｌを下降させる。
【００３６】
比較部１４０では、制御電圧Ｖｃｎｔｌが下降して、上限電圧値Ｖｒｅｆ１を下回ると、出力信号Ｖｃ１をＬレベルとするが、フリップフロップ１５１のＲ端子、Ｓ端子がともにＬレベルの場合には、保持動作となるので選択信号ＶｓはＬレベルのままである。つまり、選択回路１５２は指示信号Ｖｕ２としてグランド電圧を、選択回路１５３は、指示信号Ｖｄ２として電源電圧を選択し続け、チャージポンプ１３１は、制御電圧Ｖｃｎｔｌを下降させ続ける。そして、制御電圧Ｖｃｎｔｌが下限電圧値Ｖｒｅｆ２を下回ると、比較部１４１は、出力信号Ｖｃ２をＨレベルにする。フリップフロップ１５１のＲ端子はＬレベル、Ｓ端子はＨレベルになり、出力される選択信号Ｖｓは、Ｈレベルとなる。
【００３７】
このとき、選択回路１５２は、指示信号Ｖｕ２として位相比較器１２０からのアップ信号Ｖｕ１を選択し、選択回路１５３は、指示信号Ｖｄ２として位相比較器１２０からのダウン信号Ｖｄ１を選択し、チャージポンプ１３１に供給する。出力信号の発振周波数は、電圧下降の影響で下がっているため、位相比較器１２０では、アップ信号Ｖｕ１が活性化される。チャージポンプ１３１は、制御電圧Ｖｃｎｔｌを上昇させ、電圧制御発振回路１１０は、出力信号の発振周波数を上昇する。以降は、位相比較器１２０からのアップ信号Ｖｕ１やダウン信号Ｖｄ１に応じて、制御電圧Ｖｃｎｔｌが制御され、出力信号の発振周波数が、目標の周波数となるように制御される。
【００３８】
図２は、ＰＬＬ回路の動作シミュレーション結果を示す図である。
縦軸が、制御電圧Ｖｃｎｔｌ、横軸が時間ｔである。
このシミュレーションでは、強制的にフィードバックパスを停止して、制御電圧Ｖｃｎｔｌが上昇する状態を生成している。
【００３９】
この結果のように、制御電圧Ｖｃｎｔｌが大幅に上昇しても、発振状態で固定されることなく、正常制御に復帰させることができる。
以下、タイミングチャートを用いて、暴走発生時の本実施の形態のＰＬＬ回路１００の動作を説明する。
【００４０】
図３は、暴走発生時のＰＬＬ回路の制御電圧波形と、動作タイミングを示すタイミングチャートの模式図である。
制御電圧波形においては、縦軸が制御電圧Ｖｃｎｔｌ、横軸が時間ｔである。タイミングチャートでは、制御電圧Ｖｃｎｔｌの状態に応じた、図１のＰＬＬ回路１００における、比較部１４０，１４１の出力信号Ｖｃ１，Ｖｃ２、フリップフロップ１５１の出力である選択信号Ｖｓ、位相比較器１２０からのアップ信号Ｖｕ１及びダウン信号Ｖｄ１、選択回路１５２，１５３から出力される指示信号Ｖｕ２，Ｖｄ２の各時刻での信号レベルを示している。
【００４１】
制御電圧Ｖｃｎｔｌが上昇して、上限電圧値Ｖｒｅｆ１を超えると（時刻ｔ１）、比較部１４０の出力信号Ｖｃ１がＨレベルに立ち上がる。このとき選択信号ＶｓはＬレベルに立ち下がり、アップ信号Ｖｕ１及びダウン信号Ｖｄ１にかかわらず、チャージポンプ１３１に入力される指示信号Ｖｕ２は強制的にＬレベルとなり、指示信号Ｖｄ２は強制的にＨレベルとなる。これによって、制御電圧Ｖｃｎｔｌが下降し始める。
【００４２】
制御電圧Ｖｃｎｔｌが上限電圧値Ｖｒｅｆ１を下回ると（時刻ｔ２）、比較部１４０の出力信号Ｖｃ１は、Ｌレベルになるが、フリップフロップ１５１の保持動作のため、選択信号Ｖｓは、Ｌレベルのままである。
【００４３】
時刻ｔ３では、位相比較器１２０のアップ信号Ｖｕ１がＬレベル、ダウン信号Ｖｄ１がＨレベルに遷移している。これは、制御電圧Ｖｃｎｔｌが追従限界電圧値Ｖｌｉｍまで下降し、電圧制御発振回路１１０にて追従限界以下の発振周波数の出力信号が生成され、フィードバック信号としてＦＢ端子に入力されてきたからである。この場合、目標電圧値Ｖｔａよりも制御電圧Ｖｃｎｔｌが大きいため、ダウン信号Ｖｄ１をＨレベルにして、制御電圧Ｖｃｎｔｌを下げようとしている。ただし、選択信号Ｖｓによって、選択回路１５２，１５３からはグランド電圧、電源電圧が選択されているため、このアップ信号Ｖｕ１、ダウン信号Ｖｄ１の変化は、チャージポンプ１３１に入力される指示信号Ｖｕ２，Ｖｄ２には影響を与えない。
【００４４】
制御電圧Ｖｃｎｔｌがさらに下降し、目標電圧値Ｖｔａ以下になると（時刻ｔ４）、位相比較器１２０のアップ信号Ｖｕ１がＨレベル、ダウン信号Ｖｄ１がＬレベルに遷移し、制御電圧Ｖｃｎｔｌを上げようとする。ただし、選択信号ＶｓはＬレベルのままなので、指示信号Ｖｕ２，Ｖｄ２には影響を与えず、制御電圧Ｖｃｎｔｌは下降し続ける。
【００４５】
制御電圧Ｖｃｎｔｌが下限電圧値Ｖｒｅｆ２を下回ると（時刻ｔ５）、比較部１４１の出力信号Ｖｃ２がＨレベルに立ち上がる。このとき選択信号ＶｓはＨレベルに立ち上がり、選択回路１５２は位相比較器１２０のＨレベルのアップ信号Ｖｕ１を指示信号Ｖｕ２として出力し、選択回路１５３は位相比較器１２０のＬレベルのダウン信号Ｖｄ１を指示信号Ｖｄ２として出力する。これにより、制御電圧Ｖｃｎｔｌは上昇したのち、目標電圧値Ｖｔａになるように、位相比較器１２０からのアップ信号Ｖｕ１、ダウン信号Ｖｄ１が細かく遷移することによって制御される。
【００４６】
以上のように、本実施の形態のＰＬＬ回路１００によれば、追従限界がわからなくても、上限電圧値Ｖｒｅｆ１を制御電圧Ｖｃｎｔｌが超えた場合に、強制的に制御電圧Ｖｃｎｔｌを下降させ、目標電圧値より低い下限電圧値Ｖｒｅｆ２を下回ったところで、位相比較器１２０のアップ信号Ｖｕ１及びダウン信号Ｖｄ１による通常の制御に切り替えることで、確実に簡単に正常制御に復帰させることができる。
【００４７】
以上、本発明を実施例に基づいて説明したが、本発明は上記に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
たとえば、図１のフィードバックパスに分周器などを挿入するようにしてもよい。
【図面の簡単な説明】
【００４８】
【図１】本実施の形態のＰＬＬ回路の構成を示す図である。
【図２】ＰＬＬ回路の動作シミュレーション結果を示す図である。
【図３】暴走発生時のＰＬＬ回路の制御電圧波形と、動作タイミングを示すタイミングチャートの模式図である。
【図４】従来のＰＬＬ回路の構成を示す図である。
【図５】発振限界に達したときの制御電圧Ｖｃｎｔｌの電圧波形を示す図である。
【図６】従来のＰＬＬ回路の他の構成を示す図である。
【符号の説明】
【００４９】
１００ ＰＬＬ回路
１１０ 電圧制御発振回路
１２０ 位相比較器
１３０ 制御電圧生成部
１３１ チャージポンプ
１３２ キャパシタ
１４０，１４１ 比較部
１５０ 指示信号切替部
１５１ フリップフロップ
１５２，１５３ 選択回路
【特許請求の範囲】
【請求項１】
制御電圧に応じて発振周波数を制御する電圧制御発振回路と、
前記電圧制御発振回路からのフィードバック信号と基準クロック信号との位相差に応じて、前記制御電圧の上昇または下降を指示する指示信号を生成する位相比較器と、
前記指示信号に応じて前記制御電圧を生成する制御電圧生成部と、
前記制御電圧と上限電圧値とを比較する第１の比較部と、
前記制御電圧と下限電圧値とを比較する第２の比較部と、
前記第１の比較部により前記制御電圧が前記上限電圧値を超えたことが検出されると、前記指示信号の代わりに前記制御電圧を強制的に下降させる他の指示信号を前記制御電圧生成部に供給し、前記第２の比較部により前記制御電圧が前記下限電圧値を下回ったことが検出されると、前記制御電圧生成部への供給を前記他の信号から前記指示信号に切り替える指示信号切替部と、
を有することを特徴とするＰＬＬ回路。
【請求項２】
前記指示信号切替部は、前記第１及び前記第２の比較部の出力信号に応じて、前記指示信号を選択するか前記他の指示信号を選択するか指定する選択信号を出力するフリップフロップと、前記選択信号に応じて、前記指示信号か前記他の指示信号のいずれかを出力する選択回路を有していることを特徴とする請求項１記載のＰＬＬ回路。
【請求項３】
前記制御電圧生成部は、前記指示信号または前記他の指示信号に応じて、チャージポンプによって、キャパシタに電荷を供給またはキャパシタから電荷を引き抜くことで前記制御電圧を生成することを特徴とする請求項１または２記載のＰＬＬ回路。
【請求項４】
前記他の指示信号は、グランド電圧または電源電圧であることを特徴とする請求項１乃至３の何れか一項に記載のＰＬＬ回路。
【請求項５】
前記上限電圧値は、発振限界となる電圧値よりも小さい値であることを特徴とする請求項１乃至４の何れか一項に記載のＰＬＬ回路。
【請求項１】
制御電圧に応じて発振周波数を制御する電圧制御発振回路と、
前記電圧制御発振回路からのフィードバック信号と基準クロック信号との位相差に応じて、前記制御電圧の上昇または下降を指示する指示信号を生成する位相比較器と、
前記指示信号に応じて前記制御電圧を生成する制御電圧生成部と、
前記制御電圧と上限電圧値とを比較する第１の比較部と、
前記制御電圧と下限電圧値とを比較する第２の比較部と、
前記第１の比較部により前記制御電圧が前記上限電圧値を超えたことが検出されると、前記指示信号の代わりに前記制御電圧を強制的に下降させる他の指示信号を前記制御電圧生成部に供給し、前記第２の比較部により前記制御電圧が前記下限電圧値を下回ったことが検出されると、前記制御電圧生成部への供給を前記他の信号から前記指示信号に切り替える指示信号切替部と、
を有することを特徴とするＰＬＬ回路。
【請求項２】
前記指示信号切替部は、前記第１及び前記第２の比較部の出力信号に応じて、前記指示信号を選択するか前記他の指示信号を選択するか指定する選択信号を出力するフリップフロップと、前記選択信号に応じて、前記指示信号か前記他の指示信号のいずれかを出力する選択回路を有していることを特徴とする請求項１記載のＰＬＬ回路。
【請求項３】
前記制御電圧生成部は、前記指示信号または前記他の指示信号に応じて、チャージポンプによって、キャパシタに電荷を供給またはキャパシタから電荷を引き抜くことで前記制御電圧を生成することを特徴とする請求項１または２記載のＰＬＬ回路。
【請求項４】
前記他の指示信号は、グランド電圧または電源電圧であることを特徴とする請求項１乃至３の何れか一項に記載のＰＬＬ回路。
【請求項５】
前記上限電圧値は、発振限界となる電圧値よりも小さい値であることを特徴とする請求項１乃至４の何れか一項に記載のＰＬＬ回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００９−１００２５８（Ｐ２００９−１００２５８Ａ）
【公開日】平成２１年５月７日（２００９．５．７）
【国際特許分類】
【出願番号】特願２００７−２６９８３５（Ｐ２００７−２６９８３５）
【出願日】平成１９年１０月１７日（２００７．１０．１７）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２１年５月７日（２００９．５．７）
【国際特許分類】
【出願日】平成１９年１０月１７日（２００７．１０．１７）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]