【課題】 ラッチアップの発生を防止し、内部回路に所望のストレスを印加する。
【解決手段】 第１電圧生成回路は、電源電圧より高い第１高レベル電圧を生成する。第２電圧生成回路は、電源電圧より高く、第１高レベル電圧より低い第２高レベル電圧を生成し、バーンイン試験時に停止する。第３電圧生成回路は、電源電圧より低い第３高レベル電圧を生成する。複数の内部回路は、第１高レベル電圧を受けて個別に動作するとともに、バーンイン試験中に動作する。電圧制御回路は、バーンイン試験時に第２高レベル電圧線を第３高レベル電圧線に接続する。寄生トランジスタは、第１高レベル電圧をベースで受け、第２高レベル電圧をエミッタで受ける。複数の内部回路の動作により第１高レベル電圧が一時的に低下するときに、第２高レベル電圧を低い値に設定することで、寄生トランジスタがオンすることを防止できる。 （もっと読む）

【課題】化学機械研磨における終点検出の精度を高めた研磨終点検出方法を提供する。
【解決手段】化学機械研磨における研磨終点検出方法において、前記化学機械研磨がされている基板に光を照射する光照射工程と、前記基板において反射された反射光を受光する受光工程と、前記受光した反射光に基づき光の強度を調節する調節工程と、前記受光した反射光に基づき波長ごとに分光する分光工程と、前記基板に光を照射した場合の基準となる分光特性に対し、前記分光された光の分光特性の比又は差の値を算出する計算工程と、前記算出された値が所定の範囲内にある場合には、前記調節工程において調節された光の分光特性をリファレンスとして用いて終点検出を行うことにより上記課題を解決する。 （もっと読む）

【課題】自装置の向きを効率的に取得すること。
【解決手段】遮蔽部４は、入射する電磁波を遮蔽する。アンテナ２は、遮蔽部４の第１面側に設けられている。アンテナ３は、その第１面とは異なる遮蔽部４の第２面側に設けられている。方向判定部１ａは、アンテナ２が電磁波を受信して出力される第１の信号と、アンテナ３が遮蔽部４を介した電磁波を受信して出力される第２の信号とに基づいて自装置の向きを判定し、判定結果を出力する。 （もっと読む）

【課題】スループットの向上を図ることができる荷電粒子ビーム露光方法を提供する。
【解決手段】電子銃６４から放射された電子ビームを所定サイズの矩形に成形する第１アパーチャ６５と、該第１アパーチャ６５で所定サイズの矩形に成形した電子ビームを任意サイズの矩形に成形する第２アパーチャ６６と、該第２アパーチャ６６で任意サイズの矩形に成形した電子ビームを一括露光用パターン形状に成形するブロックマスク６７とを設ける。 （もっと読む）

【課題】精度の高い負電圧をプログラマブルに生成することが可能な半導体装置を提供すること。
【解決手段】負電圧発生装置の出力電圧ＶＰＷを制御する負電圧検出回路に、負電圧の検出値を切り替える切り替えスイッチＴＧと、補正スイッチＴＢとを備える。補正スイッチは、切り替えスイッチと同一の構成を有するスイッチとし、オン状態に保つ。これにより、切り替えスイッチのオン抵抗の影響をキャンセルすることができる。そのため、精度の高い負電圧をプログラマブルに生成することが可能である。 （もっと読む）

【課題】回路の内部構成を意識することなく、ＬＳＩの消費電力の低減化および面積削減を図ること。
【解決手段】併合回路ＡＢでは、組み合わせ回路ＬＡ０〜ＬＡ２と組み合わせ回路ＬＢ０〜ＬＢ２とが排他的な動作をするように、選択回路２００〜２０２を挿入する。そして、選択回路２００〜２０２の出力先にＦＦ０〜ＦＦ２を接続する。併合回路ＡＢでは、選択信号Ｓ＝０のとき、組み合わせ回路ＬＡ０〜ＬＡ２が動作し、Ｓ＝１のとき、組み合わせ回路ＬＢ０〜ＬＢ２が動作する。このように、組み合わせ回路ＬＡ０〜ＬＡ２，ＬＢ０〜ＬＢ２とＦＦＡ０〜ＦＦＡ２，ＦＦＢ０〜ＦＦＢ２の接続関係さえ分かっていれば、その内部構成を意識する必要はない。 （もっと読む）

【課題】
活性領域と素子分離領域を別個の対象として応力を制御し，半導体装置の性能を向上する。
【解決手段】
半導体装置は、ｐ−ＭＯＳ領域を有する半導体基板と、半導体基板表面部に形成され、ｐ−ＭＯＳ領域内にｐ−ＭＯＳ活性領域を画定する素子分離領域と、ｐ−ＭＯＳ活性領域を横断して，半導体基板上方に形成され、下方にｐ−ＭＯＳチャネル領域を画定するｐ−ＭＯＳゲート電極構造と、ｐ−ＭＯＳゲート電極構造を覆って、ｐ−ＭＯＳ活性領域上方に選択的に形成された圧縮応力膜と、ｐ−ＭＯＳ領域の素子分離領域上方に選択的に形成され，圧縮応力膜の応力を解放している応力解放領域と、を有し、ｐ−ＭＯＳチャネル領域にゲート長方向の圧縮応力とゲート幅方向の引張応力を印加する。 （もっと読む）

【課題】容易に製造できる半導体装置を提供する。
【解決手段】半導体装置は、ＰＭＯＳトランジスタのゲート電極１ｐの仕事関数値が、High-kゲート絶縁膜１６（１６ａ）、及び、High-kゲート絶縁膜１６・酸化シリコン膜１５界面へのＡｌの拡散により調整されており、ＮＭＯＳトランジスタのゲート電極１ｎの仕事関数値が、High-kゲート絶縁膜１６・金属ゲート膜１９間に挿入された、数原子層程度のＡｌ層１８により調整されている構成を有する。 （もっと読む）

【課題】
内部のノードの縮退故障による不良を検出できる集積回路装置を提供する。
【解決手段】
集積回路装置は、通常動作用信号を供給されて通常動作を行う被試験回路と、テスト用信号を供給されて動作試験を行う試験回路と、通常動作用信号とテスト用信号とがそれぞれ供給される第１、第２の入力端子と、テストモード信号が供給されるセレクト端子と、セレクト端子の信号に応じて第１または第２の入力端子の信号を出力する出力端子とを有するセレクタと、テスト用信号の入力端子と第２の入力端子との間に設けられたゲートと、テストモード信号の遷移を検出したときにゲートを通過状態にし検出されないときは非通過状態にするテストモード信号検出回路とを含むテスト用信号供給回路とを有する。 （もっと読む）

【課題】 ウェハ端面での反射防止膜のリンス処理により形成されたハンプ、又は該ハンプに起因するエッチング段差や膜残渣を除去し、ウェハ端面からの微小異物の飛散を防止する。
【解決手段】 半導体ウェハ１１１の端面において、半導体ウェハ１１１上に成膜された反射防止膜１２１、１４１の外周部をリンス処理により除去した後、反射防止膜１２１、１４１上に設けられたレジストパターン１２３、１４３を用いて、反射防止膜１２１、１４１及びその下地構造をエッチングする。リンス処理は、反射防止膜１２１、１４１の最外周部にハンプ１２２、１４２を生じさせ得る。上記エッチングの前又は後に、ウェハ端面において、ウェハ端面以外の領域にマスクを設けることなく、ハンプ１２２、１４２が形成された位置をエッチングする。 （もっと読む）