説明

富士通セミコンダクター株式会社により出願された特許

1,001 - 1,010 / 2,507


【課題】精度の高い負電圧をプログラマブルに生成することが可能な半導体装置を提供すること。
【解決手段】負電圧発生装置の出力電圧VPWを制御する負電圧検出回路に、負電圧の検出値を切り替える切り替えスイッチTGと、補正スイッチTBとを備える。補正スイッチは、切り替えスイッチと同一の構成を有するスイッチとし、オン状態に保つ。これにより、切り替えスイッチのオン抵抗の影響をキャンセルすることができる。そのため、精度の高い負電圧をプログラマブルに生成することが可能である。 (もっと読む)


【課題】
活性領域と素子分離領域を別個の対象として応力を制御し,半導体装置の性能を向上する。
【解決手段】
半導体装置は、p−MOS領域を有する半導体基板と、半導体基板表面部に形成され、p−MOS領域内にp−MOS活性領域を画定する素子分離領域と、p−MOS活性領域を横断して,半導体基板上方に形成され、下方にp−MOSチャネル領域を画定するp−MOSゲート電極構造と、p−MOSゲート電極構造を覆って、p−MOS活性領域上方に選択的に形成された圧縮応力膜と、p−MOS領域の素子分離領域上方に選択的に形成され,圧縮応力膜の応力を解放している応力解放領域と、を有し、p−MOSチャネル領域にゲート長方向の圧縮応力とゲート幅方向の引張応力を印加する。 (もっと読む)


【課題】回路の内部構成を意識することなく、LSIの消費電力の低減化および面積削減を図ること。
【解決手段】併合回路ABでは、組み合わせ回路LA0〜LA2と組み合わせ回路LB0〜LB2とが排他的な動作をするように、選択回路200〜202を挿入する。そして、選択回路200〜202の出力先にFF0〜FF2を接続する。併合回路ABでは、選択信号S=0のとき、組み合わせ回路LA0〜LA2が動作し、S=1のとき、組み合わせ回路LB0〜LB2が動作する。このように、組み合わせ回路LA0〜LA2,LB0〜LB2とFFA0〜FFA2,FFB0〜FFB2の接続関係さえ分かっていれば、その内部構成を意識する必要はない。 (もっと読む)


【課題】容易に製造できる半導体装置を提供する。
【解決手段】半導体装置は、PMOSトランジスタのゲート電極1pの仕事関数値が、High-kゲート絶縁膜16(16a)、及び、High-kゲート絶縁膜16・酸化シリコン膜15界面へのAlの拡散により調整されており、NMOSトランジスタのゲート電極1nの仕事関数値が、High-kゲート絶縁膜16・金属ゲート膜19間に挿入された、数原子層程度のAl層18により調整されている構成を有する。 (もっと読む)


【課題】 ウェハ端面での反射防止膜のリンス処理により形成されたハンプ、又は該ハンプに起因するエッチング段差や膜残渣を除去し、ウェハ端面からの微小異物の飛散を防止する。
【解決手段】 半導体ウェハ111の端面において、半導体ウェハ111上に成膜された反射防止膜121、141の外周部をリンス処理により除去した後、反射防止膜121、141上に設けられたレジストパターン123、143を用いて、反射防止膜121、141及びその下地構造をエッチングする。リンス処理は、反射防止膜121、141の最外周部にハンプ122、142を生じさせ得る。上記エッチングの前又は後に、ウェハ端面において、ウェハ端面以外の領域にマスクを設けることなく、ハンプ122、142が形成された位置をエッチングする。 (もっと読む)


【課題】
内部のノードの縮退故障による不良を検出できる集積回路装置を提供する。
【解決手段】
集積回路装置は、通常動作用信号を供給されて通常動作を行う被試験回路と、テスト用信号を供給されて動作試験を行う試験回路と、通常動作用信号とテスト用信号とがそれぞれ供給される第1、第2の入力端子と、テストモード信号が供給されるセレクト端子と、セレクト端子の信号に応じて第1または第2の入力端子の信号を出力する出力端子とを有するセレクタと、テスト用信号の入力端子と第2の入力端子との間に設けられたゲートと、テストモード信号の遷移を検出したときにゲートを通過状態にし検出されないときは非通過状態にするテストモード信号検出回路とを含むテスト用信号供給回路とを有する。 (もっと読む)


【課題】 半導体装置及びその製造方法に関し、埋込導体構造の密着性とCu拡散防止能を両立する。
【解決手段】 半導体基板上に設けた絶縁膜に設けた埋込導体用の凹部内に埋め込まれたCuまたはCuを最大成分とする合金からなるCu系埋込導体層と、前記凹部に露出する前記絶縁膜との間にCoを最大成分とするとともに、少なくともMn、O及びCを含むCoMn系合金層を設ける。 (もっと読む)


【課題】半導体集積回路の製造(検査に要する時間を含む)に要する時間を短縮できる半導体集積回路の試験方法及び試験装置を提供する。
【解決手段】同一ウエハ20上の半導体チップA,Bにそれぞれプローブピンを接触させる。その後、試験装置本体からプローブピンを介して半導体チップAに仕様で定められた条件で電源電圧と第1のテスト信号とを供給し、選別試験を実施する。これと同時に、半導体チップBに仕様で定められた条件よりも過酷な条件で電源電圧とテスト信号とを供給し、バーンイン試験を行う。次の回では、バーンイン試験した半導体チップに対し選別試験を実施し、未試験の半導体チップに対しバーンイン試験を実施する。 (もっと読む)


【課題】低入力容量を維持しながら、誤判定の発生を低減したAD変換回路の実現。
【解決手段】入力信号の電圧Vinp,Vinnと、電圧値が順番に異なる複数の基準電圧VrpN,VrnNとのそれぞれの差電圧を増幅し、複数の基準電圧の電圧値の順番に対応した順番を有する複数の初段増幅器と、複数の初段増幅器の隣接する2個の初段増幅器54N,54(N+2)の出力の差電圧を増幅する1個以上の2段目増幅器56(N+1)と、複数の初段増幅器および1個以上の2段目増幅器の出力から、入力信号の電圧の複数の基準電圧に対するレベルを示す値を演算するエンコーダ53と、を備える。 (もっと読む)


【課題】生産装置の構成要素の異常や劣化を確実に検知できるようにする。
【解決手段】搬送装置1は、モータ3の回転によってテーブル7を一方の端部であるワーク受け取り位置P1と、他方の端部であるワークの受け渡し位置P2との間で往復移動できるように構成されている。制御装置12は、センサ9,10の出力から、テーブル7の往復の移動時間と、ワークの受け渡し位置P2での待機時間との合計である動作時間を測定し、予め定められた基準時間との時間差を調べる。時間差が閾値を越えていればメンテナンスを指示する信号を出力する。 (もっと読む)


1,001 - 1,010 / 2,507