【課題】簡易な構成で配線間の静電破壊を防ぐこと。
【解決手段】表示装置は、絶縁基板と、前記絶縁基板の上に第１の信号線と第２の信号線とが形成された第１の導電層と、前記第１の導電層の上層に設けられた絶縁層と、前記絶縁層の上層に設けられ、前記第１の信号線および第２の信号線と平面的に重なる半導体膜が形成された半導体層と、を含む。 （もっと読む）

【課題】画素電極表面でのヒロックの発生を防止することのできる電気光学装置、該電気光学装置を用いた投射型表示装置、および当該電気光学装置の製造方法を提供すること。
【課題手段】電気光学装置１００の素子基板１０においては、画素電極９ａを形成するための反射性導電膜と、絶縁保護膜１７を形成するためのシリコン酸化膜をこの順に成膜した後、反射性導電膜およびシリコン酸化膜を同時にパターニングして反射性の画素電極９ａと絶縁保護膜１７とを同一工程でパターニングし、しかる後に、絶縁保護膜１７の上層側にシリコン酸化膜からなる平坦化絶縁膜１８を形成する。従って、絶縁保護膜１７は、画素電極９ａと同一パターン形状をもって画素電極９ａに重なっている。 （もっと読む）

【課題】本願発明で開示する発明は、従来と比較して、さらに結晶成長に要する熱処理時間を短縮してプロセス簡略化を図る。
【解決手段】
一つの活性層２０４を挟んで二つの触媒元素導入領域２０１、２０２を配置して結晶化を行い、触媒元素導入領域２０１からの結晶成長と、触媒元素導入領域２０２からの結晶成長とがぶつかる境界部２０５をソース領域またはドレイン領域となる領域２０４ｂに形成する。 （もっと読む）

【課題】トランジスターを備えた高精細な画素を有する電気光学装置、この電気光学装置を備えた電子機器を提供すること。
【解決手段】電気光学装置の画素Ｐは、第１方向（Ｘ方向）に延在する走査線３ａと、走査線３ａに交差する第２方向（Ｙ方向）に延在するデータ線６ａと、走査線３ａおよびデータ線６ａに電気的に接続された薄膜トランジスター３０と、を備え、薄膜トランジスター３０は、走査線３ａとデータ線６ａとの交差部に平面的に重なるように配置され、Ｘ方向に延在するドレイン領域３０ａ５と、Ｙ方向に延在するソース領域３０ａ１と、Ｘ方向に延在する第１延在部とＹ方向に延在する第２延在部とを含むチャネル領域３０ａ３と、を有する半導体層３０ａと、チャネル領域３０ａ３に対向するゲート電極部３０ｇと、を有する。 （もっと読む）

【課題】水平電界成分による透過率の減少を防止する液晶表示装置及びその製造方法を提供する。
【解決手段】本発明の一実施形態に係る液晶表示装置は、第１基板と、前記第１基板と対向する第２基板と、前記第１基板と前記第２基板との間に配置される液晶分子を含む液晶層と、前記第１基板上に配置される第１電極と、前記第１電極上に配置される絶縁膜と、前記絶縁膜上に配置される第２電極と、前記第２基板上に配置される第３電極と、前記第２電極及び前記第３電極のうちの少なくとも一つの上に配置する配向膜とを含み、前記第２電極は微細スリット構造に形成され、前記液晶層及び前記配向膜のうちの少なくとも一つは配向補助剤を含むことを特徴とする。 （もっと読む）

【課題】トランジスタのしきい値電圧の変動を抑制し、表示パネルに実装するドライバＩＣの接点数を削減し、表示装置の低消費電力化を達成し、表示装置の大型化又は高精細化を達成することを目的とする。
【解決手段】劣化しやすいトランジスタのゲート電極を、第１のスイッチングトランジスタを介して高電位が供給される配線、及び第２のスイッチングトランジスタを介して低電位が供給される配線に接続し、第１のスイッチングトランジスタのゲート電極にクロック信号を入力し、第２のスイッチングトランジスタのゲート電極に反転クロック信号を入力することで、劣化しやすいトランジスタのゲート電極に高電位、又は低電位を交互に供給する。 （もっと読む）

【課題】高精細画面の液晶表示装置において、画素の面積が小さくなっても、透過率が大きく低下することを防止する。
【解決手段】ゲート線１０１とドレイン線１０４で囲まれた領域に画素電極１０６が形成されている。ゲート線１０１の下には、上面と斜面を有する台形状の突起１０が形成されている。ＴＦＴは台形状の突起１０の上に形成され、チャンネル部１０３１は台形状の突起１０の上面と斜面に渡って形成されているので、チャンネル幅は平面に形成した場合よりも大きくすることが出来る。画素電極１０６は、台形状の突起１０の斜面において、ソース電極１０６と接触する。この構成によれば、ＴＦＴも画素電極１０６とソース電極１０５とのコンタクトも台形状の突起１０の部分に形成できるので、画素の透過率を上げることが出来る。 （もっと読む）

【課題】トランジスタのしきい値電圧の変動を抑制し、表示パネルに実装するドライバＩ
Ｃの接点数を削減し、表示装置の低消費電力化を達成し、表示装置の大型化又は高精細化
を達成することを目的とする。
【解決手段】劣化しやすいトランジスタのゲート電極を、第１のスイッチングトランジス
タを介して高電位が供給される配線、及び第２のスイッチングトランジスタを介して低電
位が供給される配線に接続し、第１のスイッチングトランジスタのゲート電極にクロック
信号を入力し、第２のスイッチングトランジスタのゲート電極に反転クロック信号を入力
することで、劣化しやすいトランジスタのゲート電極に高電位、又は低電位を交互に供給
する。 （もっと読む）

【課題】タッチセンサ機能付き液晶表示装置において、液晶駆動時に発生する電界および電気信号ノイズを遮蔽してタッチセンサ機能を正常に働かせる簡単な構造を、簡単な工程で、液晶表示装置の特性を損なわずに良好な品質で、提供すること。
【解決手段】液晶層を挟んで液晶表示セルを構成する二枚の透明基板の内、表示側に配置される第一の透明基板１のセル内面側に、ストライプ形状または格子形状のブラックマトリクス３を有し、該ブラックマトリクスが液晶表示セル内の液晶駆動用回路５とは絶縁されている液晶表示装置であって、ブラックマトリクスが光遮蔽性の帯状導電体膜からなり、その端部が周辺に配置された同一材による額縁領域に電気的に連結しており、第一の透明基板のブラックマトリクスとは反対側の表示側にタッチセンサ機能を付設した。 （もっと読む）

【課題】端縁に傾斜端面が形成されている電気光学装置用基板を用いた場合でも、電気光学装置用基板の所定領域に感光性樹脂層を確実に形成することのできる電気光学装置の製造方法、および当該方法により製造された電気光学装置を提供すること。
【課題手段】液晶装置において、電気光学装置用基板１０ｓの一方面１０ｇ側の所定領域に感光性樹脂層８０を形成する際、遮光膜形成工程において、電気光学装置用基板１０ｓの一方面１０ｇ側の端縁に形成された第１傾斜端面１０ｉに遮光膜８５を形成しておく。そして、感光性樹脂層形成工程において電気光学装置用基板１０ｓの一方面１０ｇ側にポジタイプの感光性樹脂層８０を塗布し、その後、露光現像工程において感光性樹脂層８０を露光、現像する。露光を行った際、第１傾斜端面１０ｉに向かう光は、遮光膜８５で遮られるので、第１傾斜端面１０ｉから電気光学装置用基板１０ｓの内部に入射することがない。 （もっと読む）

【課題】現像液の濃度差による斜線状ムラを減少することができるＴＦＴ−ＬＣＤ画素電極層構造およびその形成方法、ならびにその形成用のマスクを提供する。
【解決手段】ＴＦＴ−ＬＣＤ画素電極層構造であって、液晶パネルの表示領域に対応する画素電極パターンと、液晶パネルの非表示領域に対応する周辺領域パターンと、非表示領域における周辺領域パターンを設けていない領域に対応する周辺充填パターンとを備える。本発明は、液晶ディスプレーの形成に適用される。さらに、画素電極層の形成方法および形成用マスクも提供された。 （もっと読む）

【課題】表示品位の良好な液晶表示装置を提供することを目的とする。
【解決手段】 第１方向に沿って延在したゲート配線と、第１方向に直交する第２方向に沿ってそれぞれ延在した第１ソース配線及び第２ソース配線と、前記第１ソース配線と前記第２ソース配線との略中間に位置し第２方向に沿って延在した帯状の第１主電極及び前記第１ソース配線と前記第２ソース配線との間の前記ゲート配線を覆い第１方向に沿って延在した帯状の第１副電極を含む画素電極と、を備えた第１基板と、前記第１ソース配線及び前記第２ソース配線の直上に配置され第２方向に沿って延在した帯状の第２主電極を含む対向電極と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置。 （もっと読む）

【課題】作製工程を削減し、低コストで生産性の良い液晶表示装置を提供する。消費電力が少なく、信頼性の高い液晶表示装置を提供する。
【解決手段】島状半導体層を形成するためのフォトリソグラフィ工程及びエッチング工程を省略し、ゲート電極（同一層で形成される配線等を含む）を形成する工程、ソース電極及びドレイン電極（同一層で形成される配線等含む）を形成する工程、コンタクトホールを形成する（コンタクトホール以外の絶縁層等の除去を含む）工程、画素電極（同一層で形成される配線等を含む）を形成する工程の４つのフォトリソグラフィ工程で液晶表示装置を作製する。コンタクトホールを形成する工程において、半導体層が除去された溝部を形成することで、寄生チャネルの形成を防ぐ。 （もっと読む）

【課題】画素部や信号線駆動回路が形成された基板と、ドライバＩＣとの接続配線数を低減させる。
【解決手段】信号線駆動回路は第１乃至第３のトランジスタを有し、第１乃至第３のトランジスタは第１乃至第３の信号線と電気的に接続している。第１乃至第３の信号線は画素部へ延びている。第１乃至第３のトランジスタは共通して、ドライバＩＣの第１端子と電気的に接続している。このような構成により、接続配線数を１／３に低減することができる。 （もっと読む）

【課題】薄く、軽量であり且つ破壊が生じにくい液晶表示装置を、作製工程を大幅に削減して低コストで作製する方法を提供する。
【解決手段】剥離層を介して基板上に素子領域を形成する際に、半導体層のエッチングと、画素電極とドレイン電極を接続するためのコンタクトホールの形成を、同一のフォトリソグラフィ工程及びエッチング工程で行う。更に素子領域を基板から剥離してじん性の高い第１の支持体に移し替え、第１の支持体及びじん性の高い第２の支持体で液晶素子を挟持することで、薄く、軽量であり且つ破壊が生じにくい液晶表示装置を、作製工程を大幅に削減して低コストで作製できる。 （もっと読む）

【課題】液晶モジュールに対して１フレーム時間毎に全ての画素の表示データをシリアルに高速転送する場合と高速転送しない場合とに限らず、コントローラＩＣ及びインタフェース回路が表示デバイス基板と一の基板上に形成されるため小型化が可能で、回路面積が小さく、低消費電力で、メモリ部の動作の信頼度が高く、低コストである表示装置と、この表示装置を使用した機器を提供する。
【解決手段】容量を有するデータ保持回路３と、複数の画素を有する表示部４とが一の第１支持基板１上に形成された表示装置において、画素には、それぞれ画素電極が設けられ、表示部４の上方には第１支持基板１に対向する第２支持基板２が設けられているが、データ保持回路３が配置された領域の上方には対向基板が存在せず、かつ、データ保持回路３が読み出し動作のみでメモリセルをリフレッシュ可能なＤＲＡＭからなる。 （もっと読む）

【課題】作製工程を大幅に削減し、低コストで生産性の良い液晶表示装置を提供する。消費電力が少なく、信頼性の高い液晶表示装置を提供する。
【解決手段】ゲート配線上の一部を含む半導体層のエッチングと、画素電極とドレイン電極を接続するためのコンタクトホールの形成を、同一のフォトリソグラフィ工程及びエッチング工程で行うことで、フォトリソグラフィ工程を削減する。これにより露出したゲート配線の一部を絶縁層で覆い、これに液晶層の間隔を維持するスペーサを兼ねさせる。フォトリソグラフィ工程を削減することにより、低コストで生産性の良い液晶表示装置を提供することができる。また、半導体層に酸化物半導体を用いることで、消費電力が低減され、信頼性の高い液晶表示装置を提供することができる。 （もっと読む）

【課題】作製工程を削減し、低コストで生産性の良い液晶表示装置を提供する。消費電力が少なく、信頼性の高い液晶表示装置を提供する。
【解決手段】島状半導体層を形成するための工程を省略し、ゲート電極を形成する工程（同一層で形成される配線を含む）、ソース電極及びドレイン電極を形成する工程（同一層で形成される配線を含む）、コンタクトホールを形成する（コンタクトホール以外の絶縁層等の除去を含む）工程、画素電極（同一層で形成される配線を含む）を形成する工程の４つのフォトリソグラフィ工程で液晶表示装置を作製する。フォトリソグラフィ工程を削減することにより、低コストで生産性の良い液晶表示装置を提供することができる。配線の形状及び電位を工夫することで、寄生チャネルの形成を防ぐ。 （もっと読む）

【課題】ソース・ドレイン電極と別体に形成された拡張導電部によって、ＴＦＴスイッチング素子の有効チャネル長を短くする。
【解決手段】アレイ基板であって、ベース基板を有し、ベース基板に縦横に交差するデータラインとゲートラインが形成されてマトリックス状に配列する複数の画素ユニットが画成され、各画素ユニットにスイッチング素子が設置される。各スイッチング素子は、ゲート電極、活性層、ソース電極およびドレイン電極と、拡張導電部とを有し、前記ソース電極と前記ドレイン電極の前記活性層に接触する端部は対向してチャネル領域を定義し、前記拡張導電部は、前記ソース電極または前記ドレイン電極に隣接して電気的に接触し、前記拡張導電部の端部は、前記拡張導電部に接触するソース電極またはドレイン電極を超え、前記チャネル領域内に延び、少なくとも前記チャネル領域内で前記活性層に接触する。 （もっと読む）

【課題】層数を減らしたＩＰＳ方式の液晶表示装置において、映像信号線、ドレイン電極、ソース電極の断線を防止し、製造歩留まりを向上させるとともに、信頼性を向上させる。
【解決手段】ＴＦＴ基板１００の上にゲート電極１０１が形成され、これを覆ってゲート絶縁膜１０２が形成され、その上に半導体層１０３が形成されている。半導体層１０３にはドレイン電極１０４とソース電極１０５が配置されている。ゲート絶縁膜１０２の上には平面形状の画素電極１０６が形成されている。画素電極１０６はドレイン電極１０４、ソース電極１０５、映像信号線等よりも先に形成され、その後、ソース電極１０５等を形成する。これによって、ＩＴＯをパターニングするときに、ＩＴＯにピンホール等が存在する場合に現像液を介した電池作用によって、映像信号線、ドレイン電極１０４、ソース電極１０５等が侵されて断線を引き起こすことを防止することが出来る。 （もっと読む）