【課題】ワイヤー形態の金属シリサイドを備えるＳｉベースの物質層及びその製造方法を提供する。
【解決手段】複数のグレインを備え、グレイン境界に金属シリサイドが形成されたＳｉベースの物質層である。また、Ｓｉベースの基板に所定厚さの非晶質層を形成する工程と、非晶質層に所定の金属イオンをドーピングする工程と、金属イオンがドーピングされた非晶質層をアニーリングする工程とを含むＳｉベースの物質層の製造方法である。 （もっと読む）

【課題】 ＳｉＣ基板に対して良好なオーミック接触を得ることができる半導体装置および半導体装置の製造方法を提供する。
【解決手段】 ｎ^＋型ＳｉＣ層１の露出面の状態を荒らす工程と、荒らされたｎ^＋型ＳｉＣ層１の露出面に電極を形成する工程とを有し、前記荒らす工程は、前記露出面についての研磨処理又はレーザー照射Ｌを有することを特徴とする。 （もっと読む）

本方法は、炭化珪素面上に、ニッケル及びシリコンのデポジット膜を、これらいずれかの元素が炭化珪素と反応する温度未満において、デポジット膜におけるシリコンの原子分率がニッケルの原子分率よりも大きくなるようなそれぞれの割合で形成するステップと、ニッケル及びシリコンのデポジット膜を、シリコンの原子分率がニッケルの原子分率よりも大きいニッケル−シリコン化合物が形成する温度であるが、いずれかの元素が炭化珪素と反応する温度未満で加熱するステップとを含む。本方法は更に、ニッケル−シリコン化合物を、デポジット膜の加熱温度よりも高い温度まで、自由炭素が存在しない状態図の領域において、アニールするステップを含むことができる。
（もっと読む）

【課題】 ｎ型ＳｉＣに対して良好なオーミック接触を得ることができるＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法を提供することを目的とする。
【解決手段】 第１の主面と該第１の主面に背向する第２の主面とを有するｎ^＋型ＳｉＣ基板１１と、第２の主面上に形成されたエピタキシャル層１３と、エピタキシャル層１３上に形成されると共に、エピタキシャル層１３とオーミック接触した電極１４とを有することを特徴とする。 （もっと読む）

【課題】 ＳｉＣ基板に対して良好なオーミック接触を得ることができる半導体装置および半導体装置の製造方法を提供する。
【解決手段】 ｎ^＋型ＳｉＣ層１の露出面の状態を荒らす工程と、荒らされたｎ^＋型ＳｉＣ層１の露出面に電極９を形成する工程とを有することを特徴とする。 （もっと読む）

【課題】 ｎ型ＳｉＣに対して良好なオーミック接触を得ることができる半導体素子および半導体素子の製造方法を提供する。
【解決手段】 ｎ型ＳｉＣ基板１上に、１ｂ族と８族のＦｅ列以外とのいずれかに属する元素のうち、いずれか１つ又は２つ以上からなる第１の貴金属膜２を形成し、第１の貴金属膜２上に、４ａ族と５ａ族と６ａ族と７ａ族と８族のＦｅ列とのいずれかに属する元素のうち、いずれか１つ又は２つ以上からなる耐熱金属膜３を形成し、耐熱金属膜３上に、１ｂ族と８族のＦｅ列以外とのいずれかに属する元素のうち、いずれか１つ又は２つ以上からなる第２の貴金属膜４を形成し、その後、これらを９６０℃から１０００℃までの範囲で加熱する。 （もっと読む）

【課題】炭化珪素層に対する良好なコンタクトを確保しつつ、炭化珪素層に接続された電極の剥離を抑制する。
【解決手段】炭化珪素層１１を有する半導体装置の製造方法であって、（Ａ）炭化珪素層１１の上に導電層２１を形成する工程と、（Ｂ）導電層２１と炭化珪素層１１を反応させて、炭化珪素層１１に接する反応層１２およびシリサイド層２３からなる合金層を形成する工程と、（Ｃ）シリサイド層２３の少なくとも一部を除去することにより、反応層１２の表面の少なくとも一部を露出させる工程と、露出させた反応層１２の表面上に電極層１３を形成する工程とを含む。 （もっと読む）

一実施形態では、ナノクラスタ電荷蓄積デバイスを形成する方法が提供される。半導体装置（１０）の第１の領域（２６および３０）が１つまたは複数の非電荷蓄積デバイスを配置するために特定される。この半導体装置の第２の領域（２８）が１つまたは複数の電荷蓄積デバイスを配置するために特定される。この１つまたは複数の非電荷蓄積デバイスのゲート絶縁体として使用されるゲート酸化物（２２）がこの半導体装置の第１の領域（２６および３０）中に形成され、引き続きナノクラスタ電荷蓄積層がこの半導体装置の第２の領域（２８）中に形成される。
（もっと読む）

発光ダイオードなどの半導体発光素子は、基板と、基板上に設けられ、発光ダイオード領域などの発光領域を含むエピタキシャル領域と、エピタキシャル領域上に設けられ、反射層を含む多層導電スタックとを含む。反射層上にはバリア層が設けられ、反射層の側壁上に延びている。多層導電スタックは、反射体とエピタキシャル領域の間にオーミック層も含むことができる。バリア層はさらに、オーミック層の側壁上に延びている。バリア層は、多層導電スタック外部のエピタキシャル領域上へも延びていてもよい。バリア層は、交互に重ねた一連の第１および第２の副層として製作できる。
（もっと読む）

本発明は、半導体材料の予めパッシベーション化した表面を金属被覆するための方法及びその結果得られる材料に関する。本発明は、マイクロエレクトロニクスに適用可能であり、材料（２）の表面を前処理することにより、材料内に水素原子又は金属元素を吸着可能な結合を形成するステップ、表面をパッシベーション化化合物に露出することにより、好ましくは表面の直下に位置する一又は複数の層をパッシベーション化するステップ、及び表面（４）を水素原子へ又は金属元素に露出することにより、該表面を金属被覆するステップを含むことを特徴とする。
（もっと読む）

【課題】 ナノインプリント法を用いることでコストを抑えることができる、半導体装置の作製方法の提案を課題とする。
【解決手段】 本発明は、島状の半導体膜上にゲート絶縁膜と、導電膜と、レジストとを順に形成し、パターンが形成されたモールドをレジストに押し付けた状態でレジストの硬化を行なうことで、パターンをレジストに転写し、導電膜の一部が露出するまでパターンが転写されたレジストの表面をアッシングし、アッシングされたレジストをマスクとして用い、導電膜をエッチングすることを特徴とする。 （もっと読む）

【課題】本発明は、低コストで大量生産が可能である半導体装置及びその作製方法を提供する。また、非常に膜厚の薄い集積回路を用いた半導体装置、及びその作製方法を提供する。更には、低消費電力である半導体装置及びその作製方法を提供する。
【解決手段】本発明は、絶縁表面上に半導体不揮発性記憶素子トランジスタを有し、メモリトランジスタのフローティングゲート電極が、複数の導電性粒子又は半導体粒子で形成されていることを特徴とする半導体装置である。 （もっと読む）

ＭＯＳＦＥＴのゲートまたはＭＯＳＦＥＴのソースまたはドレイン領域は、シリコンゲルマニウムまたは多結晶シリコンゲルマニウムを含む。好ましくはニッケルシリサイドのモノシリサイドフェーズを含むニッケルゲルマノシリサイド（６２、６４）を形成すべく、ニッケルでのシリサイデーションを実行する。
ニッケルモノシリサイドによって呈される優れたシート抵抗を実質的に保持する一方、シリサイド中にゲルマニウムを含むことは、モノシリサイドフェーズが形成され得るより温度領域をより広くする。その結果、ニッケルゲルマノシリサイドは、後続のプロセスの間、ニッケルモノシリサイドよりも、より高い温度に耐えることができる。しかしながら、ニッケルモノシリサイドとほぼ同一のシート抵抗および他の有益な特性を提供する。
（もっと読む）

【目的】炭化ケイ素基板に対して、メッキ法によりニッケル−炭化ケイ素基板間に汚染物質の少ないニッケル電極形成方法および装置を提供することにある。
【構成】炭化ケイ素基板にメッキによりニッケル電極を形成する前に、炭化ケイ素のバンドギャップよりも大きなエネルギーを有する波長領域の光を照射しつつ、陽極側に電圧を印加することでエッチングを行う。このとき電解液の温度を６０℃以上に上昇させることで、エッチングが効果的に行える。エッチング後、炭化ケイ素基板に陰極側の電圧を印加することでニッケルのメッキを行う。これにより、ニッケル−炭化ケイ素界面に汚染物質の少ないニッケル電極を形成することができる。さらに、本発明の電極形成方法を半導体素子の製造工程において、ニッケルショットキー電極の形成、ニッケルオーミック電極の形成に適用することにより、良質の半導体素子を効率的に製造することができる。 （もっと読む）

半導体デバイス構造（１０）では、Ｎ及びＰチャネルトランジスタキャリア移動度を別々に最適化するため、二つの半導体層（１６、２０）が使用される。これを決定する導電特性は、半導体の材料の種類、結晶面、配向性及び歪みの組み合わせである。シリコンゲルマニウムの半導体材料、圧縮性歪み、（１００）の結晶面及び＜１００＞の配向性を特徴とする導電特性の場合、Ｐチャネルトランジスタ（３８）においてホール移動度が向上する。また、結晶面は（１１１）であってもよく、この場合、配向性は重要ではない。Ｎ型伝導に適した基板は、Ｐ型伝導に適した（又は最適）基板とは異なる。Ｎチャネルトランジスタ（４０）は、好ましくは、引っ張り歪み、シリコン半導体材料及び（１００）面を有する。別の半導体層（１６、２０）では、Ｎ及びＰチャネルトランジスタ（３８、４０）はいずれもキャリア移動度に対し最適化される。
（もっと読む）

【課題】電極が形成される半導体層の表面平坦性や、シート抵抗などが何れも優れた、高性能化や小型化に好適な電界効果トランジスタを実現すること。
【解決手段】ノンドープのＧａＮ結晶から成る半導体層１０３（バッファ層）の上には、厚さ約４０ｎｍのノンドープのＡｌ_0.2 Ｇａ_0.8 Ｎから成る半導体層１０４が積層されている。この半導体層１０４は、本発明に基づく厚さ約３０ｎｍの急峻界面提供層１０４１と、本発明に基づく厚さ約１０ｎｍの電極接続面提供層１０４２の計２層の半導体層から構成されている。これらは双方共に上記の通りノンドープのＡｌ_0.2 Ｇａ_0.8 Ｎから形成されているが、急峻界面提供層１０４１を結晶成長させる際には、キャリアガスとしてＨ₂ を使用した。また、電極接続面提供層１０４２を結晶成長させる際には、キャリアガスとしてＮ₂ を使用した。 （もっと読む）

トランジスタ製作は、基板上に窒化物ベースのチャネル層を形成すること、窒化物ベースのチャネル層上に障壁層を形成すること、窒化物ベースのチャネル層のコンタクト領域を露出させるように障壁層にコンタクト凹部を形成すること、例えば、低温堆積プロセスを使用して、窒化物ベースのチャネル層の露出されたコンタクト領域上にコンタクト層を形成すること、コンタクト層上にオーミックコンタクトを形成すること、及びオーミックコンタクトに隣接した障壁層上に配置されたゲートコンタクトを形成すること、を含んでいる。また、高電子移動度トランジスタ（ＨＥＭＴ）及びＨＥＭＴの製作方法が提供される。ＨＥＭＴは、基板上の窒化物ベースのチャネル層と、窒化物ベースのチャネル層上の障壁層と、チャネル層の中まで延びる、障壁層のコンタクト凹部と、コンタクト凹部の中の窒化物ベースのチャネル層上の窒化物ベースのｎ型半導体材料のコンタクト領域と、窒化物ベースのコンタクト領域上のオーミックコンタクトと、このオーミックコンタクトに隣接した障壁層上に配置されたゲートコンタクトと、を含んでいる。窒化物ベースのｎ型半導体材料のコンタクト領域及び窒化物ベースのチャネル層は、表面積拡大構造を含んでいる。
（もっと読む）

本発明に係る電界効果トランジスタは、基板（１２）上に連続的に形成されるバッファ及びチャネル層（１６）を備える。ソース電極（１８）、ドレイン電極（２０）、並びに、ソース及びドレイン電極間にあるゲート（２２）はすべて、チャネル層に電気的に接続して形成される。スペーサ層（２６）は、前記ゲートと前記ドレイン電極との間にあるチャネル層の表面の少なくとも一部の上に形成され、フィールドプレート（３０）は、前記ゲート及びチャネル層から絶縁されるスペーサ層上に形成される。フィールドプレート（３０）は、少なくとも１つの導電性パスによってソース電極に電気的に接続され、金属半導体電界効果トランジスタ内におけるピーク操作電界を低減する。
（もっと読む）

本発明は、式ｉ−ＰｒＮ＝Ｔａ（ＮＲ_１Ｒ_２）_３［式中、Ｒ_１及びＲ_２は、同じか又は異なり、１〜３個の炭素原子を有するアルキルであり、但し、（ｉ）Ｒ_１がエチルの場合、Ｒ_２はエチル以外であり、（ｉｉ）Ｒ_２がエチルの場合、Ｒ_１はエチル以外である］により表される有機金属前駆体化合物、並びに前記有機金属前駆体化合物から被膜、コーティング又は粉末を製造する方法に関する。 （もっと読む）

半導体素子（１０）を形成する方法では、一の表面を有する基板（２０）を設け、絶縁層（２２）を基板（２０）の表面の上に形成し、第１パターニング済み導電層（３０）を絶縁層（２２）の上に形成し、第２パターニング済み導電層（３２）を第１パターニング済み導電層（３０）の上に形成し、パターニング済み非絶縁層（３４）を第２パターニング済み導電層（３２）の上に形成し、そして第１及び第２パターニング済み導電層（３０，３２）の一部分を選択的に除去して、半導体素子（１０）の切り欠き制御電極を形成する。
（もっと読む）