【課題】配線層に銅配線を使用する半導体装置において、半導体基板の裏面に付着した銅原子が半導体基板の裏面から内部へと拡散することを抑制し、半導体基板の主面に形成されているＭＩＳＦＥＴなどの半導体素子の特性劣化を抑制できる技術を提供する。
【解決手段】半導体基板１Ｓの主面に形成される銅拡散防止膜を銅拡散防止膜ＤＣＦ１ａとし、半導体基板１Ｓの裏面に形成される銅拡散防止膜を銅拡散防止膜ＤＣＦ１ｂとする。本実施の形態１の特徴は、半導体基板１Ｓの裏面に銅拡散防止膜ＤＣＦ１ｂを形成する点にある。このように、銅配線の形成工程の前に、半導体基板１Ｓの裏面に銅拡散防止膜ＤＣＦ１ｂを形成することにより、半導体基板１Ｓの裏面から銅原子（銅化合物を含む）が拡散することを防止できる。 （もっと読む）

【課題】半導体装置内の局所配線を簡単な工程で形成するための半導体装置の製造方法を提供する。
【解決手段】シリコン基板１０１上に１又は複数の半導体素子が作り込まれてなる半導体装置に局所配線構造を形成する際に、半導体素子の２つの導電領域を絶縁している絶縁領域に、この２つの導電領域を接続するようにシリコン膜１０４又は第１金属膜１０９を形成し（第１工程）、形成されたシリコン膜又は第１金属膜上に無電解めっき法により選択的に第２金属膜１１０を形成する（第２工程）。 （もっと読む）

【課題】生産性を向上させ、かつトランジスタ特性が良好な逆スタガ構造の薄膜トランジスタ及びその製造方法を提供すること。
【解決手段】本発明にかかる逆スタガ構造の薄膜トランジスタは、ソース領域４１、ドレイン領域４２、及びチャネル領域４３を有する結晶性半導体膜４０を備える。また、薄膜トランジスタは、チャネル領域４３上に形成された絶縁膜５と、ソース領域４１及びドレイン領域４２上に形成されたシリサイド層６１とを備える。そして、チャネル領域４３は、ソース領域４１及びドレイン領域４２における結晶粒よりも小さい結晶粒により構成される。 （もっと読む）

【課題】長期にわたって安定した動作が可能な化合物半導体装置及びその製造方法を提供する。
【解決手段】基板１と、基板１上方に形成された電子走行層２と、電子走行層２上方に形成された電子供給層３と、電子供給層３上方に形成されたソース電極７ｓ、ドレイン電極７ｄ及びゲート電極７ｇと、が設けられている。ソース電極７ｓと電子供給層３との間の抵抗は、ゲート電極７ｇから離間するほど低くなっており、ドレイン電極７ｄと電子供給層３との間の抵抗は、ゲート電極７ｇから離間するほど低くなっている。 （もっと読む）

【課題】不純物層が浅く形成された場合にも接合リーク電流の増大を抑制できるようにすると共に、コンタクトホール形成時に位置合わせずれが生じた場合にもコンタクト抵抗の上昇を抑制できるようにする。
【解決手段】基板１００上に素子分離領域１０２及び不純物層１０３が互いに隣接するように形成されている。不純物層１０３上にシリサイド層１０６Ｂが形成されており、シリサイド層１０６Ｂ上に形成されたコンタクト１０９が形成されている。不純物層１０３とシリサイド層１０６Ｂとの界面は、素子分離領域１０２の上面よりも低く、シリサイド層１０６Ｂは素子分離領域１０２の上部コーナーを覆っている。 （もっと読む）

【課題】耐圧特性を向上させ且つリーク電流を低減することが可能な半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法を提供する。
【解決手段】ＨＦＥＴ１００は、支持基板であるサファイア基板１０１と、サファイア基板１０１上のバッファ層１０２と、バッファ層１０２上のキャリア走行層１０３と、キャリア走行層１０３上のキャリア供給層１０４と、キャリア供給層１０４上に離間して設けられたソース１０６ｓおよびドレイン１０６ｄと、キャリア供給層１０４上におけるソース１０６ｓとドレイン１０６ｄとの間に設けられたゲート１０７と、キャリア供給層１０４上を覆う絶縁膜１０５と、を備える。キャリア供給層１０４は、カーボン濃度が２×１０^１７ｃｍ^−３以上である。 （もっと読む）

【課題】例えばＵＬＳＩ（超大規模集積回路）等に代表されるＳｉ半導体デバイス等の半導体装置において、高性能（低電気抵抗率）かつ高信頼性（高ＥＭ耐性）を示すＣｕ系配線を提供する。
【解決手段】半導体基板上の絶縁膜に設けられた凹部にＣｕ−Ｔｉ合金が直接埋め込まれてなる半導体装置のＣｕ系配線の製造方法であって、前記Ｃｕ−Ｔｉ合金が、Ｔｉを０．５原子％以上３．０原子％以下含むものであり、かつ、前記Ｃｕ−Ｔｉ合金をスパッタリング法で形成し、該Ｃｕ−Ｔｉ合金を前記凹部に埋め込む時または埋め込み後に、該Ｃｕ−Ｔｉ合金を下記加熱条件で加熱する工程を含むことを特徴とする半導体装置のＣｕ系配線の製造方法。
（加熱条件）
加熱温度：３５０〜６００℃
加熱時間：１０〜１２０ｍｉｎ.
室温から上記加熱温度までの昇温速度：１０℃／ｍｉｎ.以上
加熱雰囲気における酸素分圧：１×１０^−７〜１×１０^−４ａｔｍ （もっと読む）

【課題】所望のシリサイド膜を形成しつつ、半導体装置の生産性を向上することが可能な半導体装置の製造方法を提供する。
【解決手段】第１の圧力の不活性雰囲気中において、第１の加熱温度の第１の加熱処理により、ソース・ドレイン拡散層のシリコンとソース・ドレイン拡散層上の金属とを反応させて、ソース・ドレイン拡散層の上部をシリサイド化してシリサイド膜を形成し、第２の圧力の酸化性雰囲気において、第２の加熱温度の第２の加熱処理により、素子分離絶縁膜の上の金属膜の少なくとも表面を選択的に酸化して、金属酸化膜を形成し、第１の加熱温度および第２の加熱温度よりも高い第３の加熱温度の第３の加熱処理により、シリサイド膜のシリコンの濃度を増加し、素子分離絶縁膜上の金属酸化膜および金属膜の未反応部分を選択的に除去する。 （もっと読む）

【課題】王水等の薬液によるシリサイド膜表面における腐食発生を抑制し、良好なＰｔ含有シリサイド膜を形成する半導体装置の製造方法と、それを実現する半導体装置の製造装置とを提供する。
【解決手段】半導体装置の製造方法は、半導体層を有する基板上または基板上に形成された導電膜上に、貴金属を含む合金膜を形成する工程（ａ）と、基板に対して熱処理を行って貴金属とシリコンとを反応させ、基板上または導電膜上に貴金属を含むシリサイド膜を形成する工程（ｂ）と、工程（ｂ）の後、第１の薬液を用いて未反応記合金膜を除去する工程（ｃ）と、基板を酸化性雰囲気に曝すことによって、貴金属の残渣の下に位置する部分を含むシリサイド膜の上面上にシリコン酸化膜を形成する工程（ｄ）と、第２の薬液を用いて貴金属の残渣を溶解する工程（ｅ）とを備えている。 （もっと読む）

【課題】
メタルゲートを有するｐチャネルＭＩＳトランジスタとメタルゲートを有するｎチャネルＭＩＳトランジスタとを、少ない工程数で形成する。
【解決手段】
半導体装置は、シリコン層を有する半導体基板と、半導体基板に画定されたｎ型活性領域とｐ型活性領域と、ｎ型活性領域の上方に形成され、酸化シリコンより高い誘電率を有し、表面にＡｌを含有する第１高誘電率ゲート絶縁膜と、ｐ型活性領域の上方に形成され、酸化シリコンより高い誘電率を有する第２高誘電率ゲート絶縁膜と、第１高誘電率ゲート絶縁膜および第２高誘電率ゲート絶縁膜の各々の上に形成され、ｎチャネルトランジスタに適した仕事関数を有する金属又は金属化合物を含む材料で形成された、第１ゲート電極および第２ゲート電極と、を有することを特徴とする。 （もっと読む）

【課題】薄膜トランジスタにおいて、ソース／ドレイン領域へのコンタクトの方法を改良することにより、配線抵抗を減らす。
【解決手段】酸化珪素膜上の第１及び第２のシリサイド、チャネル形成領域、ソース領域及びドレイン領域を有する結晶性珪素膜と、チャネル形成領域上のゲイト絶縁膜と、ゲイト絶縁膜上のゲイト電極と、ゲイト電極の側面に設けられた側壁と、第１のシリサイドに接して設けられた第１の金属配線と、第２のシリサイドに接して設けられた第２の金属配線と、を有し、第１のシリサイドは、ソース領域の上面の一部及び側面に設けられ、第２のシリサイドは、ドレイン領域の上面の一部及び側面に設けられ、第１の金属配線と第２の金属配線は同一金属膜をエッチングして形成された構造であり、第１及び第２のシリサイドは、金属膜に用いられる金属を用いて形成されたシリサイドである。 （もっと読む）

【課題】高アスペクト比を有するプラグを充填する方法を提供する。
【解決手段】高アスペクト比を有するプラグを充填する本発明の方法においては、核形成層を、バイアの側壁上ではなく、バイアの底に形成する。プラグ充填はバイアの底からトップへの方向であり、側壁から内側へではない。得られるプラグは、無ボイドであり、継ぎ目無しである。 （もっと読む）

【課題】 電界効果トランジスタのためのゲート・スタックを形成する方法を提供すること。
【解決手段】 方法は、第１及び第２の型の電界効果トランジスタに対して指定された半導体基板の領域を覆う第１の窒化チタン（ＴｉＮ）層の上に直接、金属含有層を形成することと、金属含有層の上に第２のＴｉＮ層のキャッピング層を形成することと、第１の型の電界効果トランジスタに対して指定された領域を覆う第１のＴｉＮ層の第１の部分のみを覆うように、第２のＴｉＮ層及び金属含有層をパターン形成してすることと、第１のＴｉＮ層の第１の部分をパターン形成された金属含有層の厚さの少なくとも一部で覆うことによりエッチングから保護する一方で、パターン形成によって露出された第１のＴｉＮ層の第２の部分をエッチング除去することと、第２の型の電界効果トランジスタに対して指定された半導体基板の領域を覆う第３のＴｉＮ層を形成することとを含む。 （もっと読む）

【課題】半導体装置の小型化が進んでも半導体装置の信頼性向上を図ることができる技術を提供する。
【解決手段】本発明の技術的思想は、積層形成される窒化シリコン膜ＳＮ１〜ＳＮ３のそれぞれの膜厚を一定値ではなく、トータルの総膜厚を一定に保ちながら、上層の窒化シリコン膜ＳＮ３から下層の窒化シリコン膜ＳＮ１にしたがって膜厚を薄くするように構成している点にある。これにより、歪シリコン技術を実効あらしめる窒化シリコン膜ＳＮ１〜ＳＮ３の引張応力を確保しながら、特に、最上層の窒化シリコン膜ＳＮ３の埋め込み特性を改善できる。 （もっと読む）

【課題】トランジスタの集積化を妨げることなく、トランジスタの駆動力を向上させる半導体装置を提供する。
【解決手段】所定の結晶からなる半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、ゲート幅方向に凸部を有して前記半導体基板内に形成され、前記所定の結晶とは異なる格子定数を有するエピタキシャル結晶が埋め込まれたソース・ドレイン領域と、を具備するトランジスタと、前記凸部以外の前記ソース・ドレイン領域に接続されたコンタクトプラグと、を備えた半導体装置を提供する。 （もっと読む）

【課題】耐圧に優れ、強度の高いIII−Ｖ族窒化物半導体からなる半導体装置を実現する。
【解決手段】本発明の構造では、第１のソース電極１０６がバイアホール１１２を介して導電性基板１０１に接続されており、また、第２のソース電極１１０が形成されている。これにより、ゲート電極１０８とドレイン電極１０７との間に高い逆方向電圧が印加されても、ゲート電極１０８のうちドレイン電極１０７に近い側の端部に起こりやすい電界集中を効果的に分散または緩和することができるため、耐圧が向上する。また、素子形成層を形成する基板として導電性基板１０１を用いているため、導電性基板１０１には裏面まで貫通するバイアホールを設ける必要がない。したがって、導電性基板１０１に必要な強度を保持したまま、第１のソース電極１０６と裏面電極１１５とを電気的に接続することができる。 （もっと読む）

【課題】ソース電極およびドレイン電極のn+層領域と２DEGチャネルとの接触抵抗を低減したヘテロ接合電界効果トランジスタを提供する。
【解決手段】基板上に設けられた電子走行層と、電子走行層の上に設けられた電子供給層と、ソース電極およびドレイン電極のそれぞれに対応して電子供給層に設けられたトレンチと、を有し、トレンチの底面が電子走行層と電子供給層の界面であるヘテロ接合から所定の距離だけ離れている構成である。 （もっと読む）

【課題】ゲート絶縁層に対する密着性が良好で、且つ有機半導体層との間の寄生抵抗が低いソース電極とドレイン電極とを有する有機薄膜トランジスタを実現する。
【解決手段】本発明の有機薄膜トランジスタは、絶縁性基板上に、ゲート電極と、ゲート絶縁層と、ソース電極と、ドレイン電極と、有機半導体層とを備える有機薄膜トランジスタであり、上記ソース電極と絶縁性基板若しくはゲート絶縁層との間、及び上記ドレイン電極と絶縁性基板若しくはゲート絶縁層との間に、金を主成分とした合金からなる密着層をそれぞれ備え、上記ソース電極及びドレイン電極は金からなり、上記密着層は、金の含有量が、６７原子％以上９７原子％以下の範囲内である。 （もっと読む）

【課題】柱状半導体層が微細化されて高集積化されても、コンタクト抵抗の増加を抑制する構造の半導体装置を提供する。
【解決手段】半導体装置は、基板（半導体基板１）と、半導体基板１上に設けられた、半導体柱状部（柱状半導体層３）と、の天面に接するように設けられた、柱状半導体層３と同径以下のコンタクト柱状部（コンタクト層７）と、この天面に設けられた凹部をと備えるものである。 （もっと読む）

【課題】ショットキー障壁の高さおよび幅を容易に制御でき、短チャネル効果を効果的に抑制できる半導体装置を提供する。
【解決手段】シリコン基板１と接してショットキー接合を形成するソース領域１０,ドレイン領域１１と、上記シリコン基板１とソース領域１０との境界が露出する部分およびシリコン基板１とドレイン領域１１との境界が露出する部分を被覆するように設けられた絶縁層を備える。上記絶縁層は、シリコン基板１とソース領域１０との境界およびシリコン基板１とドレイン領域１１との境界を跨ぐように、シリコン基板１とソース領域１０に接すると共にシリコン基板１とドレイン領域１１に接する固定電荷を含む領域８を有する。上記固定電荷は、熱平衡状態において荷電している。 （もっと読む）