【課題】生産性を向上させ、かつトランジスタ特性が良好な逆スタガ構造の薄膜トランジスタ及びその製造方法を提供すること。
【解決手段】本発明にかかる逆スタガ構造の薄膜トランジスタは、ソース領域４１、ドレイン領域４２、及びチャネル領域４３を有する結晶性半導体膜４０を備える。また、薄膜トランジスタは、チャネル領域４３上に形成された絶縁膜５と、ソース領域４１及びドレイン領域４２上に形成されたシリサイド層６１とを備える。そして、チャネル領域４３は、ソース領域４１及びドレイン領域４２における結晶粒よりも小さい結晶粒により構成される。 （もっと読む）

【課題】長期にわたって安定した動作が可能な化合物半導体装置及びその製造方法を提供する。
【解決手段】基板１と、基板１上方に形成された電子走行層２と、電子走行層２上方に形成された電子供給層３と、電子供給層３上方に形成されたソース電極７ｓ、ドレイン電極７ｄ及びゲート電極７ｇと、が設けられている。ソース電極７ｓと電子供給層３との間の抵抗は、ゲート電極７ｇから離間するほど低くなっており、ドレイン電極７ｄと電子供給層３との間の抵抗は、ゲート電極７ｇから離間するほど低くなっている。 （もっと読む）

【課題】ゲート電極材料の耐熱上の問題を克服し、ソース抵抗の低減が可能な電界効果トランジスタを提供する。
【解決手段】ゲート電極９を挟んでソース電極８、ドレイン電極１０をそれぞれ形成するソース領域３、ドレイン領域６のいずれか一方または双方の領域にイオンを注入し活性化した第１の高濃度キャリア領域６と、ゲート電極９の直下に形成したチャネル領域４と第１の高濃度キャリア領域６との間の領域に、熱処理によりキャリアを拡散させた熱拡散領域７の第２の高濃度キャリア領域とを形成し、第１の高濃度キャリア領域６は、チャネル領域４と互いに隣接して形成される第２の高濃度キャリア領域７と隣接および／または一部重複し、かつ、チャネル領域４以上に深く形成した第２の高濃度キャリア領域７よりも深く形成する。第１の高濃度キャリア領域６のキャリア濃度を、チャネル領域４よりも高濃度の第２の高濃度キャリア領域７よりさらに高くする。 （もっと読む）

【課題】不純物層が浅く形成された場合にも接合リーク電流の増大を抑制できるようにすると共に、コンタクトホール形成時に位置合わせずれが生じた場合にもコンタクト抵抗の上昇を抑制できるようにする。
【解決手段】基板１００上に素子分離領域１０２及び不純物層１０３が互いに隣接するように形成されている。不純物層１０３上にシリサイド層１０６Ｂが形成されており、シリサイド層１０６Ｂ上に形成されたコンタクト１０９が形成されている。不純物層１０３とシリサイド層１０６Ｂとの界面は、素子分離領域１０２の上面よりも低く、シリサイド層１０６Ｂは素子分離領域１０２の上部コーナーを覆っている。 （もっと読む）

【課題】ｎ型ＭＯＳトランジスタ、ｐ型ＭＯＳトランジスタにおいて共通のゲート絶縁膜構造及びゲート電極材料を用いながら、各々のトランジスタのしきい値電圧を適正な値へ設定し、且つゲート絶縁膜における酸素欠損に伴う移動度の低下を抑制する。
【解決手段】メタルゲート電極及び高誘電率ゲート絶縁膜を用いた半導体装置の製造方法であって、ｎ型半導体領域２００及びｐ型半導体領域３００上にそれぞれ、シリコン酸化物からなる第１のゲート絶縁膜、Ｌａ，Ａｌ，Ｏを含む第２のゲート絶縁膜、Ｈｆを含む第３のゲート絶縁膜を積層し、その上に金属膜からなるゲート電極を形成し、次いでｐ型半導体領域３００上の、第１のゲート絶縁膜，第２のゲート絶縁膜，第３のゲート絶縁膜，及びゲート電極の積層構造を、水素拡散防止膜３５０で被覆した後、水素雰囲気で熱処理を施す。 （もっと読む）

【課題】寄生容量を低減しつつ、トランジスタが形成される半導体層に歪応力を与える。
【解決手段】半導体層３に形成されたコレクタ層３ａの表面および裏面にストレス印加層５を形成し、ストレス印加層５を介して埋め込み絶縁層６上に配置されたベース層９をコレクタ層３ａの側壁に選択的に形成し、ベース層９の側壁を絶縁膜１０から露出させる開口部１２を形成し、開口部１２を介してベース層９の側壁に接続されたエミッタ層１３ａを埋め込み絶縁層６上に形成する。 （もっと読む）

【課題】ゲートパルスストレスによる耐圧劣化およびしきい値電圧の変動を抑制できる半導体装置を提供する。
【解決手段】ゲート電極ＧＥは、ソース領域およびドリフト領域ＤＲに挟まれる領域上に絶縁層ＦＯを介在して形成されている。フィールドプレートＦＰは、ゲート電極ＧＥおよびドリフト領域ＤＲ上を延在し、かつゲート電極ＧＥに電気的に接続されている。ダミー導電層ＤＣは、フィールドプレートＦＰとドリフト領域ＤＲとの間において絶縁層ＦＯ上に形成され、かつソース領域に電気的に接続されている。 （もっと読む）

【課題】
メタルゲートを有するｐチャネルＭＩＳトランジスタとメタルゲートを有するｎチャネルＭＩＳトランジスタとを、少ない工程数で形成する。
【解決手段】
半導体装置は、シリコン層を有する半導体基板と、半導体基板に画定されたｎ型活性領域とｐ型活性領域と、ｎ型活性領域の上方に形成され、酸化シリコンより高い誘電率を有し、表面にＡｌを含有する第１高誘電率ゲート絶縁膜と、ｐ型活性領域の上方に形成され、酸化シリコンより高い誘電率を有する第２高誘電率ゲート絶縁膜と、第１高誘電率ゲート絶縁膜および第２高誘電率ゲート絶縁膜の各々の上に形成され、ｎチャネルトランジスタに適した仕事関数を有する金属又は金属化合物を含む材料で形成された、第１ゲート電極および第２ゲート電極と、を有することを特徴とする。 （もっと読む）

【課題】高アスペクト比を有するプラグを充填する方法を提供する。
【解決手段】高アスペクト比を有するプラグを充填する本発明の方法においては、核形成層を、バイアの側壁上ではなく、バイアの底に形成する。プラグ充填はバイアの底からトップへの方向であり、側壁から内側へではない。得られるプラグは、無ボイドであり、継ぎ目無しである。 （もっと読む）

【課題】薄膜トランジスタにおいて、ソース／ドレイン領域へのコンタクトの方法を改良することにより、配線抵抗を減らす。
【解決手段】酸化珪素膜上の第１及び第２のシリサイド、チャネル形成領域、ソース領域及びドレイン領域を有する結晶性珪素膜と、チャネル形成領域上のゲイト絶縁膜と、ゲイト絶縁膜上のゲイト電極と、ゲイト電極の側面に設けられた側壁と、第１のシリサイドに接して設けられた第１の金属配線と、第２のシリサイドに接して設けられた第２の金属配線と、を有し、第１のシリサイドは、ソース領域の上面の一部及び側面に設けられ、第２のシリサイドは、ドレイン領域の上面の一部及び側面に設けられ、第１の金属配線と第２の金属配線は同一金属膜をエッチングして形成された構造であり、第１及び第２のシリサイドは、金属膜に用いられる金属を用いて形成されたシリサイドである。 （もっと読む）

【課題】段差上に被覆された被エッチング膜を大幅にオーバーエッチングすることなく、エッチング残渣を除去することができるとともに、下地酸化膜を薄膜化することができる半導体装置の製造方法を提供する。
【解決手段】配線パターンが形成された半導体基板上に酸化膜を被覆する工程と、酸化膜上に導電材料の被エッチング膜を被覆する工程と、炭素を含まず硫黄を含む化合物を添加して、被エッチング膜を酸化膜に対して選択性を持たせつつプラズマエッチングしてパターニングする工程とを含む。 （もっと読む）

【課題】低いゲートリーク電流と低オン抵抗との同時に実現する。
【解決手段】ＩｎＧａＡｓを主要な材料とするチャネル層と、ＡｌＧａＡｓを主要な材料とするショットキー層と、ＩｎＧａＰを主要な材料とするストッパ層と、ショットキー層の表面を露出するリセスを挟んで配置された第１領域と第２領域とを含むキャップ層と、キャップ層の上に設けられたソース／ドレイン電極と、リセスによって露出されたショットキー層の表面に設けられたゲート電極とを具備する電界効果トランジスタを構成する。ここで、キャップ層は、Ｓｉ不純物を含む第１ＳｉドープＧａＡｓキャップ層と、第１ＳｉドープＧａＡｓキャップ層よりも低濃度のＳｉ不純物を含む第２ＳｉドープＧａＡｓキャップ層と、第２ＳｉドープＧａＡｓキャップ層とストッパ層との間の層に設けられ、ポテンシャルバリアの上昇を抑制するバリア上昇抑制領域を備えるものとする。 （もっと読む）

【課題】ソース電極およびドレイン電極のn+層領域と２DEGチャネルとの接触抵抗を低減したヘテロ接合電界効果トランジスタを提供する。
【解決手段】基板上に設けられた電子走行層と、電子走行層の上に設けられた電子供給層と、ソース電極およびドレイン電極のそれぞれに対応して電子供給層に設けられたトレンチと、を有し、トレンチの底面が電子走行層と電子供給層の界面であるヘテロ接合から所定の距離だけ離れている構成である。 （もっと読む）

【課題】半導体装置の絶縁膜の上に形成される金属配線または金属電極の接着力を向上させる。
【解決手段】窒化タングステン６ｂをタングステン６ｃの側面にまで設けて、タングステン６ｃと窒化タングステン６ｂとが接触している面積を増やす。ゲート絶縁膜２上に、ゲート絶縁膜２との接着力が強いポリシリコンサイドウォール５を配置する。タングステン６ｃの側面にある窒化タングステン６ｂにはポリシリコンサイドウォール５を密着させる。 （もっと読む）

【課題】配線層間の正常な電気的導通が取れている半導体装置を提供することを課題とする。
【解決手段】基板上又は基板の表面層に少なくとも２層の配線層を備え、前記２層の配線層の内、下層配線層がシリコンからなる際に、前記下層配線層と上層配線層間に炭化珪素層を備えたことを特徴とする半導体装置により上記課題を解決する。 （もっと読む）

【課題】ショットキー障壁の高さおよび幅を容易に制御でき、短チャネル効果を効果的に抑制できる半導体装置を提供する。
【解決手段】シリコン基板１と接してショットキー接合を形成するソース領域１０,ドレイン領域１１と、上記シリコン基板１とソース領域１０との境界が露出する部分およびシリコン基板１とドレイン領域１１との境界が露出する部分を被覆するように設けられた絶縁層を備える。上記絶縁層は、シリコン基板１とソース領域１０との境界およびシリコン基板１とドレイン領域１１との境界を跨ぐように、シリコン基板１とソース領域１０に接すると共にシリコン基板１とドレイン領域１１に接する固定電荷を含む領域８を有する。上記固定電荷は、熱平衡状態において荷電している。 （もっと読む）

【課題】導電層が基板の内部深くにまで達することを回避して、浅いソース・ドレイン領域を形成することを可能とし、微細化に適した半導体装置及びその製造方法を得る。
【解決手段】シリコン基板１の上面内にエクステンション５を形成した後、シリコン酸化膜３０を全面に堆積し、シリコン酸化膜３０上にシリコン窒化膜３１を、シリコン窒化膜３１上にシリコン酸化膜３２をそれぞれ堆積し、シリコン酸化膜３２、シリコン窒化膜３１及びシリコン酸化膜３０をこの順にエッチングしてサイドウォール３６を形成する。不純物領域１３を形成し、シリコン酸化膜に対して選択性を有する条件下でシリコン成長を行うことにより、シリコン成長層１５，１６，３７を形成する。コバルト１７を全面に堆積した後、熱処理を行うことにより、コバルトシリサイドを形成する。その後、未反応のコバルト１７を除去する。 （もっと読む）

【課題】従来構造において二酸化シリコンのごく薄い層で起こる問題を回避しながら、特徴サイズを小さくして、集積化／極小化を増加させるような、ゲート誘電体構造とその製造方法を提供する。
【解決手段】基板とゲート電極との間に形成された、誘電体材料層を有するゲートスタック構造と、その製造方法を提供し、この誘電体材料層は、２．５ｎｍ以下の電気的厚さを有し、そして二酸化シリコン以外の、少なくとも１つの層を有する。基板上に誘電体材料層を堆積し、この誘電体材料層の上に直接導電層を堆積することにより形成する。 （もっと読む）

【課題】ドレイン電極からのホールリークが防止された横型のＦＥＴを提供することを課題とする。
【解決手段】基板の表面上に形成された第１導電型のチャネル層と、前記チャネル層上に形成されたソース電極、ドレイン電極及びゲート電極とを備え、前記ソース電極及びドレイン電極を前記チャネル層とオーミックコンタクトさせて電界効果型トランジスタを構成し、前記ドレイン電極の下部の前記チャネル層に第１導電型の拡散領域を備え、前記拡散領域が、式（１）Ｎｓ≧ε×Ｖｍａｘ／（ｑ×ｔ）（式中、εは前記チャネル層の誘電率［Ｆ／ｍ］、Ｖｍａｘは前記電界効果型トランジスタの仕様最大電圧［Ｖ］、ｑは電荷量（１．６０９×１０^-19）［Ｃ］、ｔは前記基板の表面から前記拡散領域の底面までの距離［ｍ］である）で表されるシート不純物濃度Ｎｓ［ｃｍ^-2］を有していることを特徴とする電界効果型トランジスタにより上記課題を解決する。 （もっと読む）

【課題】熱的安定性がある一方、密着性が悪くならない程度の仕事関数を有する金属膜または金属化合物よりなる膜をゲート電極として使用した場合に、しきい値電圧を低く抑制できる半導体装置を提供する。
【解決手段】ｎ型ＭＩＳ素子とｐ型ＭＩＳ素子を備えるＣＭＩＳ素子において、ｎ型ＭＩＳ素子には、ハフニウムアルミネート膜よりなるゲート絶縁膜９上にケイ窒化タンタル膜よりなるゲート電極１０を形成する。一方、ｐ型ＭＩＳ素子には、ハフニウムアルミネート膜よりなるゲート絶縁膜９上に、酸化アルミニウム膜よりなるしきい値調整膜７を形成する。そして、このしきい値調整膜７上に、ケイ窒化タンタル膜よりなるゲート電極１１を形成する。 （もっと読む）