【課題】埋込み部を形成する際のエッチングにより埋込みゲートが損傷をきたし、ゲート領域劣化が生じ得る。
【解決手段】ショットキーコンタクトなどのゲートコンタクトを形成する前にゲート埋込み部のアニーリングを行うことにより、ゲートリークが低減され、かつ／またはトランジスタなどの半導体デバイス内に高品質のゲートコンタクトを提供することができる。アニーリング中に封入層を使用することで、トランジスタのゲート埋込み部内の半導体への損傷がさらに低減される。アニーリングを、例えばデバイスのオーミックコンタクトのアニーリングによって提供することができる。 （もっと読む）

【課題】 表面ラフネスの精度をさらに改善でき、コンタクトホールやラインなどの微細化の進展に対応可能なアモルファスシリコン膜を成膜できる半導体装置の製造方法を提供すること。
【解決手段】 半導体装置内部のコンタクトホール５及び／又はラインが形成された層間絶縁膜である下地２を加熱し、加熱した下地２にアミノシラン系ガスを流し、下地２の表面にシード層３を形成する工程と、下地２を加熱し、加熱した下地２の表面のシード層３にアミノ基を含まないシラン系ガスを供給し、アミノ基を含まないシラン系ガスを熱分解させることで、シード層３上にアモルファスシリコン膜４を形成する工程と、を備える。 （もっと読む）

【課題】高性能の窒化ガリウム系トランジスタを製造するための、誘電体膜付の半導体エ
ピタキシャル結晶基板を提供すること。
【解決手段】下地基板１上にエピタキシャル法によって、バッファ層２、チャネル層３、
及び電子供給層４から成る窒化ガリウム半導体結晶層を形成した後、エピタキシャル成長
炉内で連続してＡｌＮを電子供給層４上に誘電体膜の前駆体として積層し、しかる後、積
層した前駆体に対して酸化処理を施すことによって誘電体膜５を形成する。 （もっと読む）

【課題】低コストで高い信頼性を有する、半導体装置およびその製造方法を提供すること。
【解決手段】ｎ型半導体基板の一方の主面に、ｐ型ベース領域とｎ型エミッタ領域と所要の位置にゲート絶縁膜を介して載置されるゲート電極とからなるＭＯＳゲート構造と該ＭＯＳゲート構造を沿面方向に取り巻く耐圧構造部とを有し、他方の主面に１μｍ以下の浅い逆阻止接合を有するｐ型コレクタ層を備える半導体装置において、前記コレクタ層の他方の主面上に、バッファ絶縁層を介して被覆されるコレクタ電極が、前記バッファ絶縁層に設けられたコンタクトホールを通して前記コレクタ層と導電接触する半導体装置とする。 （もっと読む）

【課題】本発明は、薄膜トランジスタのソース領域やドレイン領域へのコンタクトを確実
にした半導体装置を提供するものである。
【解決手段】本発明における半導体装置において、半導体層上の絶縁膜およびゲイト電極
上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜の上に形成された第２の層間
絶縁膜と、前記第２の層間絶縁膜、前記第１の層間絶縁膜、および前記絶縁膜に設けられ
たコンタクトホールとを有する。前記第１の絶縁層の膜厚は、前記積層の絶縁膜の合計膜
厚の１／３以下に形成する。 （もっと読む）

【課題】ゲート絶縁膜をＨｉｇｈ−ｋ材料で構成し、ゲート電極をメタル材料で構成するＨＫ／ＭＧトランジスタを有する半導体装置において、安定した動作特性を得ることのできる技術を提供する。
【解決手段】素子分離部２で囲まれた活性領域１４に位置し、後の工程でコア用ｎＭＩＳのゲートＧが形成される領域Ｇａ１のみに、Ｎｃｈ用ゲートスタック構造ＮＧを構成する積層膜を形成し、上記領域Ｇａ１以外の領域ＮＧａ１には、Ｐｃｈ用ゲートスタック構造ＰＧを構成する積層膜を形成する。これにより、コア用ｎＭＩＳのゲートＧが形成される領域Ｇａ１へ素子分離部２から引き寄せられる酸素原子の供給量を減少させる。 （もっと読む）

【課題】基板表面にシリサイド膜が形成された半導体装置において、ゲート電極パターンの粗密に関わらず、コンタクトの深さの差を緩和する。
【解決手段】半導体装置１００は、活性領域（１０４）に、表面にシリコン酸化膜１２２ａが選択的に形成されたシリサイド膜１２０ａを形成する工程と、その上に、シリコン酸化膜１２０ａとの間でエッチング選択比を有するライナー絶縁膜１２４を形成する工程と、その上に、ライナー絶縁膜１２４との間でエッチング選択比を有する絶縁膜（１２６）を形成する工程と、絶縁膜（１２６）、ライナー絶縁膜１２４、およびシリコン酸化膜１２２ａを貫通してシリサイド膜１２０ａに達する第１のコンタクトホール１４４を形成する工程と、により製造される。 （もっと読む）

【課題】サリサイドプロセスにより金属シリサイド層を形成した半導体装置の信頼性を向上させる。
【解決手段】部分反応方式のサリサイドプロセスによりゲート電極８ａ、８ｂ、ｎ^＋型半導体領域９ｂおよびｐ^＋型半導体領域１０ｂの表面に金属シリサイド層４１を形成する。金属シリサイド層４１を形成する際の第１の熱処理では、熱伝導型アニール装置を用いて半導体ウエハを熱処理し、第２の熱処理では、マイクロ波アニール装置を用いて半導体ウエハを熱処理することにより、第２の熱処理を低温化し、金属シリサイド層４１の異常成長を防ぐ。これにより金属シリサイド層４１の接合リーク電流を低減する。 （もっと読む）

【課題】縦型トランジスタの特性を悪化させることなく縦型トランジスタの設置面積を削減できる高集積化に適した半導体装置およびその製造方法を提供する。
【解決手段】一定の間隔を空けて配置された複数のピラー３０が備えられ、複数のピラー３０が、縦型トランジスタＴのチャネルとして機能する半導体層からなるチャネルピラー１と、不純物拡散層からなり、前記チャネルピラー１の下部に接続されて縦型トランジスタＴの一方のソースドレインとして機能する下部拡散層４に電気的に接続された引き上げコンタクトプラグ２とを含む半導体装置とする。 （もっと読む）

【課題】本発明は、製造工程の煩雑化および製造プロセスの長時間化を抑制できると共に、量産性に優れた半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法では、ゲート電極７上に、積層膜１９を形成する。そして、層間絶縁膜８形成後、層間絶縁膜８等に対してエッチング処理を施す。これにより、ソース領域３およびｐ＋ベースコンタクト領域５が底面から露出した第１のコンタクトホール１２を形成すると同時に、積層膜１９が底面から露出した第２のコンタクトホール１３を形成する。ここで、当該エッチング処理は、積層膜１９のエッチングレートが層間絶縁膜８のエッチングレートよりも遅くなるエッチング条件により、実施する。 （もっと読む）

【課題】制御性の良い製造方法のみで形成することができる高周波数動作が可能なノーマリオフ型の窒化物半導体装置を提供する。
【解決手段】ソース電極５とドレイン電極６との間の電子供給層４上に、電子供給層４とショットキー接触する浮遊電極８を配置し、この浮遊電極８上に絶縁膜を介してゲート電極７を配置する。さらに、ソース電極５とドレイン電極６との間の電子供給層表面を珪素膜１１で被覆する。そして、ゲート電極７に正バイアス印加し、浮遊電極８に電子を蓄積される。 （もっと読む）

【課題】熱ＣＶＤ法によって、Ｍ（ＢＨ_４）_４（Ｍは、Ｚｒ又はＨｆを意味する）を原料としてＭ／Ｚｒ比が適正範囲内で良質なＭＢ_ｘ膜（Ｍは前記と同じ意味を有し、ｘは１．８〜２．５の数を意味する）を成膜する。
【解決手段】ガス供給源１９から、ガス供給配管１５ａを介してＨ_２ガスを原料容器２１内に供給する。原料容器２１内では、導入されたＨ_２ガスとの接触によって、固体原料のＺｒ（ＢＨ_４）_４が気化する。そして、成膜ガスとしてのＨ_２ガスとＺｒ（ＢＨ_４）_４ガスの混合ガスが、ガス供給配管１５ｃ，１５ｃ１、シャワーヘッド１１のガス拡散空間１２及びガス吐出孔１３を介して処理容器１内に導入され、ウエハＷ上の絶縁膜の表面を覆うように、ＺｒＢ_ｘ膜の薄膜が形成される。 （もっと読む）

【課題】シート抵抗率の増大およびアルミニウム電極の腐蝕を抑制する剥離剤配合物を提供する。
【解決手段】ホットメルトエッチングレジストが、半導体ウェハ上の反射防止コーティングもしくは選択的エミッタに選択的に適用される。無機酸含有エッチング剤を用いて、反射防止コーティングおよび選択的エミッタの露出部分がエッチング除去されて、半導体基体を露出させる。このホットメルトエッチングレジストは次いで、半導体の電気的一体性を悪化させないアルカリ剥離剤を用いて半導体から剥離される。次いで、露出した半導体は金属化されて、電流トラックを形成する。 （もっと読む）

【課題】窒化ガリウム材料デバイスおよびその形成方法を提供する。
【解決手段】該デバイスは、電極規定層２４を包含する。電極規定層は典型的にはその内部に形成されたビア２６を有し、該ビア内に電極１８が（少なくとも部分的に）形成される。したがって、ビアは、電極の寸法を（少なくとも部分的に）規定する。いくつかの場合において、電極規定層は、窒化ガリウム材料領域上に形成された不動態化層である。 （もっと読む）

【課題】作製工程を大幅に削減し、低コストで生産性の良い液晶表示装置を提供する。消費電力が少なく、信頼性の高い液晶表示装置を提供する。
【解決手段】ゲート配線上の一部を含む半導体層のエッチングと、画素電極とドレイン電極を接続するためのコンタクトホールの形成を、同一のフォトリソグラフィ工程及びエッチング工程で行うことで、フォトリソグラフィ工程を削減する。これにより露出したゲート配線の一部を絶縁層で覆い、これに液晶層の間隔を維持するスペーサを兼ねさせる。フォトリソグラフィ工程を削減することにより、低コストで生産性の良い液晶表示装置を提供することができる。また、半導体層に酸化物半導体を用いることで、消費電力が低減され、信頼性の高い液晶表示装置を提供することができる。 （もっと読む）

【課題】窒化物ベースの半導体チャネル層上に窒化物ベースの半導体バリア層を形成すること、および窒化物ベースの半導体バリア層のゲート領域上に保護層を形成することによって、トランジスタが製作される。
【解決手段】パターニングされたオーム性接触金属領域が、バリア層上に形成され、第１および第２のオーム性接触を形成するためにアニールされる。アニールは、保護層をゲート領域上に載せたままで実施される。バリア層のゲート領域上に、ゲート接点も形成される。ゲート領域内に保護層を有するトランジスタも形成され、バリア層の成長させたままのシート抵抗と実質的に同じシート抵抗をもつバリア層を有するトランジスタも同様である。 （もっと読む）

【課題】窒化物化合物半導体装置において、ゲートリーク電流を抑制する。
【解決手段】化合物半導体装置２０は、基板２１と、前記基板上方に形成された窒化物半導体よりなるキャリア走行層２２を含む半導体積層構造と、前記半導体積層構造上方に形成されたゲート電極２６、ソース電極２７Ａ、ドレイン電極２７Ｂと、前記半導体積層構造上方であって、ゲート電極とソース電極の間、及び、ゲート電極とドレイン電極との間に形成された絶縁膜２８と、前記絶縁膜のうち、ゲート電極とソース電極の間、及びゲート電極とドレイン電極の間に形成された開口と、前記開口に埋め込まれたアルミナ膜２９と、を備える。 （もっと読む）

【課題】窒化物半導体層の表面に形成したオーミック電極のコンタクト抵抗を低減した窒化物半導体装置およびその製造方法を提供すること。
【解決手段】第一の窒化物半導体層３と、第一の窒化物半導体層３の上に形成された第二の窒化物半導体層４と、第二の窒化物半導体層４の表面に形成されるオーミック電極としてのカソード電極６と、を備え、第二の窒化物半導体層４の表面におけるカソード電極６が形成される領域に、凹凸構造を有するコンタクト部４ａが形成され、このコンタクト部４ａの表面粗さ（ＲＭＳ）が０.２５ｎｍ以上５ｎｍ以下であり、かつコンタクト部４ａの表面の酸素の組成比率が５ａｔ．％以下に設定されている。 （もっと読む）

【課題】高温にさらされても、Ａｕ配線表面に析出物が発生することを抑制できる半導体デバイスの製造方法を提供する。
【解決手段】化合物半導体基板１上の、Ａｕからなる下部配線層３ａと上部配線層３ｂの上部を覆って、Ａｕより薄膜応力が小さく高融点を有する金属であるタンタルあるいはチタンからなる配線被覆層５と５’をスパッタにより形成する。 （もっと読む）

【課題】サイドウォール間に層間絶縁膜を埋め込むときに埋め込み不良の発生を防止できる半導体装置の製造方法を提供する。
【解決手段】シリコン基板２の表面上に、ゲート酸化膜６、ポリシリコン層（第１ゲート層）９、タングステンシリサイド層（第２ゲート層）１０および絶縁層８が形成される。絶縁層８が所定のゲートパターンにエッチングされる。タングステンシリサイド層１０が前記所定のゲートパターンにエッチングされる。タングステンシリサイド層１０の側壁が後退される。この後、ポリシリコン層９が前記所定のゲートパターンにエッチングされる。ゲート酸化膜６が前記所定のゲートパターンにエッチングされる。 （もっと読む）