半導体装置の製造方法並びにコンタクトホール及び／又はラインの埋め込み方法
【課題】 表面ラフネスの精度をさらに改善でき、コンタクトホールやラインなどの微細化の進展に対応可能なアモルファスシリコン膜を成膜できる半導体装置の製造方法を提供すること。
【解決手段】 半導体装置内部のコンタクトホール５及び／又はラインが形成された層間絶縁膜である下地２を加熱し、加熱した下地２にアミノシラン系ガスを流し、下地２の表面にシード層３を形成する工程と、下地２を加熱し、加熱した下地２の表面のシード層３にアミノ基を含まないシラン系ガスを供給し、アミノ基を含まないシラン系ガスを熱分解させることで、シード層３上にアモルファスシリコン膜４を形成する工程と、を備える。
【解決手段】 半導体装置内部のコンタクトホール５及び／又はラインが形成された層間絶縁膜である下地２を加熱し、加熱した下地２にアミノシラン系ガスを流し、下地２の表面にシード層３を形成する工程と、下地２を加熱し、加熱した下地２の表面のシード層３にアミノ基を含まないシラン系ガスを供給し、アミノ基を含まないシラン系ガスを熱分解させることで、シード層３上にアモルファスシリコン膜４を形成する工程と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法並びにコンタクトホール及び／又はラインの埋め込み方法に関する。
【背景技術】
【０００２】
半導体集積回路装置のコンタクトホールやラインの埋め込みには、アモルファスシリコンが使用されている。アモルファスシリコンの成膜方法は、例えば、特許文献１、２に記載されている。特に、特許文献２では、ジシランを４００〜５００℃にて分解して、表面が平滑な導電体層を得る方法が記載されている。
【０００３】
近時、半導体集積回路装置の微細化に伴い、コンタクトホールやラインの埋め込み要求が、益々厳しくなってきている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭６３−２９９５４号公報
【特許文献２】特開平１−２１７９５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、ジシランを用いたアモルファスシリコンで、微細化が進んだコンタクトホールやラインを埋め込もうとすると、成膜後のアモルファスシリコンはコンタクトホール部でのカバレッジが悪く、大きなボイド（Ｖｏｉｄ）が発生してしまう。大きなボイドがコンタクトホールやライン内に発生すると、例えば、抵抗値の増大を引き起こす要因の一つとなる。また、表面ラフネスの精度が悪いこともその要因である。
【０００６】
この発明は、上記事情に鑑みて為されたもので、表面ラフネスの精度をさらに改善でき、コンタクトホールやラインなどの微細化の進展に対応可能なアモルファスシリコン膜を成膜できる半導体装置の製造方法並びにコンタクトホール及び／又はラインの埋め込み方法を提供する。
【課題を解決するための手段】
【０００７】
この発明の第１の態様に係る半導体装置の製造方法は、半導体装置内部のコンタクトホール及び／又はラインが形成された層間絶縁膜である下地上にアモルファスシリコン膜を含む膜を成膜する半導体装置の製造方法であって、（１）前記下地を加熱し、前記加熱した下地にアミノシラン系ガスを流し、前記下地表面にシード層を形成する工程と、（２）前記下地を加熱し、前記加熱した下地表面のシード層にアミノ基を含まないシラン系ガスを供給し、前記アミノ基を含まないシラン系ガスを熱分解させることで、前記シード層上にアモルファスシリコン膜を形成する工程と、を備える。
【０００８】
この発明の第２の態様に係るコンタクトホール及び／又はラインの埋め込み方法は、半導体装置内部のコンタクトホール及び／又はラインを埋め込むコンタクトホール及び／又はラインの埋め込み方法であって、（１）前記コンタクトホール及び／又はラインが形成された層間絶縁膜である下地を加熱し、前記加熱した下地にアミノシラン系ガスを流し、前記下地表面にシード層を形成する工程と、（２）前記下地を加熱し、前記加熱した下地表面のシード層にアミノ基を含まないシラン系ガスを供給し、前記アミノ基を含まないシラン系ガスを熱分解させることで、前記シード層上にアモルファスシリコン膜を形成する工程と、を備える。
【発明の効果】
【０００９】
この発明によれば、表面ラフネスの精度をさらに改善でき、コンタクトホールやラインなどの微細化の進展に対応可能なアモルファスシリコン膜を成膜できる半導体装置の製造方法並びにコンタクトホール及び／又はラインの埋め込み方法を提供できる。
【図面の簡単な説明】
【００１０】
【図１】この発明の一実施形態に係るアモルファスシリコン膜の成膜方法のシーケンスの一例を示す流れ図
【図２】シーケンス中のサンプルの状態を概略的に示す断面図
【図３】堆積時間とアモルファスシリコン膜の膜厚との関係を示す図
【図４】堆積時間とアモルファスシリコン膜の膜厚との関係を示す図
【図５】図３中の破線枠Ａ内を拡大した拡大図
【図６】図４中の破線枠Ｂ内を拡大した拡大図
【図７Ａ】アモルファスシリコン膜の表面及び断面の二次電子像を示す図面代用写真
【図７Ｂ】アモルファスシリコン膜の表面及び断面の二次電子像を示す図面代用写真
【図８Ａ】アモルファスシリコン膜の表面及び断面の二次電子像を示す図面代用写真
【図８Ｂ】アモルファスシリコン膜の表面及び断面の二次電子像を示す図面代用写真
【図９】アモルファスシリコン膜の膜厚とアモルファスシリコン膜表面の平均面粗さＲａとの関係を示す図
【図１０】アモルファスシリコン膜の膜厚とアモルファスシリコン膜表面のヘイズとの関係を示す図
【図１１】層間絶縁膜中に形成されたコンタクトホールの構造例を示す断面図
【図１２】図１１中の破線円Ｃ内に相当する拡大図
【図１３】この発明の一実施形態に係るアモルファスシリコン膜の成膜方法を実施することが可能な成膜装置の一例を概略的に示す断面図
【発明を実施するための形態】
【００１１】
本願発明者らは、アモルファスシリコン膜の表面ラフネスが、アモルファスシリコン膜のインキュベーション時間に関係するのではないか、と推測した。インキュベーション時間が長くなればなるほど、核のサイズがばらつきやすくなり、核の発生後に堆積が始まるアモルファスシリコンの表面ラフネスの精度に影響を与える、との仮定である。
【００１２】
しかし、アモルファスシリコン膜のインキュベーション時間を短縮させる手法は知られていない。
【００１３】
本願発明者らは、以下説明するように、アモルファスシリコン膜のインキュベーション時間の短縮に成功し、その結果、アモルファスシリコン膜の表面ラフネスの精度をさらに改善することに成功した。
【００１４】
以下、この発明の一実施形態を、図面を参照して説明する。なお、全図にわたり、共通の部分には共通の参照符号を付す。
【００１５】
なお、本明細書においては、アモルファスシリコンを、アモルファスシリコンのみを指す用語ではなく、アモルファスシリコン、本明細書において開示する表面ラフネスの精度を達成できるアモルファス〜ナノサイズの結晶粒が集まったナノ結晶シリコン、及び上記アモルファスシリコンと上記ナノ結晶シリコンとが混在したシリコンの全てを含む用語と定義する。
【００１６】
図１はこの発明の一実施形態に係るアモルファスシリコン膜の成膜方法のシーケンスの一例を示す流れ図、図２Ａ〜図２Ｃはシーケンス中のサンプルの状態を概略的に示す断面図である。
【００１７】
まず、図２Ａに示す半導体基板、例えば、シリコン基板１上に厚さ約１００ｎｍの下地２が形成されたサンプル（図２Ａ参照）を、成膜装置の処理室に搬入する。下地２の例は、シリコン酸化膜、及びシリコン窒化膜である。
【００１８】
次に、図１及び図２Ｂに示すように、下地２の表面にシード層３を形成する。本例では、下地２を加熱し、加熱した下地２の表面にアミノシラン系ガスを流すことで、下地２の表面にシード層３を形成する（ステップ１）。
【００１９】
アミノシラン系ガスの例としては、
ＢＡＳ（ブチルアミノシラン）
ＢＴＢＡＳ（ビスターシャリブチルアミノシラン）
ＤＭＡＳ（ジメチルアミノシラン）
ＢＤＭＡＳ（ビスジメチルアミノシラン）
ＴＤＭＡＳ（トリスジメチルアミノシラン）、
ＤＥＡＳ（ジエチルアミノシラン）、
ＢＤＥＡＳ（ビスジエチルアミノシラン）、
ＤＰＡＳ（ジプロピルアミノシラン）、
ＤＩＰＡＳ（ジイソプロピルアミノシラン）
等を挙げることができる。本例では、ＤＩＰＡＳを用いた。
【００２０】
ステップ１における処理条件の一例は、
ＤＩＰＡＳ流量： ５００ｓｃｃｍ
処 理 時 間： ５ｍｉｎ
処 理 温 度： ４００℃
処 理 圧 力： ５３．２Ｐａ（０．４Ｔｏｒｒ）
である。ステップ１の工程を、本明細書では以下プリフローと呼ぶ。
【００２１】
次に、図１及び図２Ｃに示すように、シード層３上にアモルファスシリコン膜４を形成する。
【００２２】
本例では、下地２を加熱し、加熱した下地２の表面のシード層３にアミノ基を含まないシラン系ガスを供給し、このアミノ基を含まないシラン系ガスを熱分解させることで、シード層３上にアモルファスシリコン膜４を形成する（ステップ２）。
【００２３】
アミノ基を含まないシラン系ガスの例としては、
ＳｉＨ２
ＳｉＨ４
ＳｉＨ６
Ｓｉ２Ｈ４
Ｓｉ２Ｈ６
ＳｉｍＨ２ｍ＋２（ただし、ｍは３以上の自然数）の式で表されるシリコンの水素化物、及び
ＳｉｎＨ２ｎ（ただし、ｎは３以上の自然数）の式で表されるシリコンの水素化物
の少なくとも一つを含むガスを挙げることができる。本例では、ＳｉＨ４（モノシラン）を用いた。
【００２４】
ステップ２における処理条件の一例は、
ＳｉＨ４流 量： ５００ｓｃｃｍ
堆 積 時 間： ３０ｍｉｎ／４５ｍｉｎ／６０ｍｉｎ
処 理 温 度： ５００℃
処 理 圧 力： ５３．２Ｐａ（０．４Ｔｏｒｒ）
である。
【００２５】
このように、一実施形態に係るアモルファスシリコン膜の成膜方法によれば、下地２の表面にアミノシラン系ガスをプリフローした後、シード層３上にアモルファスシリコン膜４を形成する。
【００２６】
図３及び図４に、堆積時間とアモルファスシリコン膜４の膜厚との関係を示す。図３は下地２をシリコン酸化膜（ＳｉＯ２）とした場合で、図４は下地２をシリコン窒化膜（ＳｉＮ）とした場合である。アモルファスシリコン膜４の膜厚は、堆積時間を３０ｍｉｎとしたとき、４５ｍｉｎとしたとき、及び６０ｍｉｎとしたときの３点で測定した。
【００２７】
図３及び図４中の線Ｉ、IIIはプリフロー有りの場合、線II、IVはプリフロー無しの場合の結果を示している。線Ｉ〜IVは、測定された３つの膜厚を最小二乗法で直線近似した直線であり、式は次の通りである。
【００２８】
線Ｉ ： ｙ ＝ 17.572ｘ − 20.855 …（１）
線II ： ｙ ＝ 17.605ｘ − 34.929 …（２）
線III ： ｙ ＝ 18.011ｘ − 27.739 …（３）
線IV ： ｙ ＝ 18.091ｘ − 41.277 …（４）
図３及び図４に示すように、プリフロー有りの場合、プリフロー無しに比較してアモルファスシリコン膜４の膜厚が増す傾向が明らかとなった。
【００２９】
上記（１）〜（４）式をｙ＝０、即ちアモルファスシリコン膜の膜厚を“０”としたとき、線Ｉ〜IVと堆積時間との交点を求めたものを図５及び図６に示す。なお、図５は図３中の破線枠Ａ内を拡大した拡大図、図６は図４中の破線枠Ｂ内を拡大した拡大図に相当する。
【００３０】
図５に示すように、下地２がプリフロー有りのシリコン酸化膜のとき、アモルファスシリコン膜４の堆積が、処理開始から約１．２ｍｉｎ（ｘ≒１．１８９）から始まるのに対して、プリフロー無しのシリコン酸化膜のときには、アモルファスシリコン膜４の堆積が、処理開始から約２．０ｍｉｎ（ｘ≒１．９８４）から始まる。
【００３１】
また、図６に示すように、下地２がプリフロー有りのシリコン窒化膜のとき、アモルファスシリコン膜４の堆積が、処理開始から約１．５ｍｉｎ（ｘ≒１．５４０）から始まるのに対して、プリフロー無しのシリコン窒化膜のときには、アモルファスシリコン膜４の堆積が、処理開始から約２．３ｍｉｎ（ｘ≒２．２８２）から始まる。
【００３２】
このように、下地２に対してアミノシラン系ガスのプリフローを行うことで、インキュベーション時間を、下地２がシリコン酸化膜の場合には約２．０ｍｉｎから約１．２ｍｉｎに、下地２がシリコン窒化膜の場合には約２．３ｍｉｎから約１．５ｍｉｎに短縮することができた。
【００３３】
図７Ａ〜図８Ｂに、走査型電子顕微鏡（ＳＥＭ）によるアモルファスシリコン膜表面の観察結果を示す。図７Ａ及び図７Ｂは膜厚が５０ｎｍのアモルファスシリコン膜の表面及び断面の二次電子像、図８Ａ及び図８Ｂは膜厚が１００ｎｍのアモルファスシリコン膜の表面及び断面の二次電子像である。ＳＥＭの加速電圧は５．０ｋＶとし、倍率は１０００００倍（×１００ｋ）である。また、下地は、シリコン酸化膜である。
【００３４】
図７Ａに示すように、アミノシラン系ガスのプリフロー有りの場合、プリフロー無し（図７Ｂ）に比較してアモルファスシリコン膜の表面が滑らかとなり、表面ラフネスが改善されていることが目視観察により明らかとなった。
【００３５】
また、図８Ａに示すように、膜厚が約１００ｎｍのアモルファスシリコン膜においても同様であり、プリフロー無し（図８Ｂ）に比較して、アモルファスシリコン膜の表面ラフネスが改善されている。
【００３６】
このように、一実施形態に係るアモルファスシリコン膜の成膜方法によれば、ＳＥＭによる表面目視観察において、表面ラフネスが改善されていることが分かった。
【００３７】
図９に、原子間力顕微鏡（ＡＦＭ）を用いて測定したアモルファスシリコン膜表面の平均面粗さ（表面ラフネス）Ｒａを示す。図９に示す結果においては、ＡＦＭのスキャンサイズを１μｍ、スキャンレートを１．９９３Ｈｚに設定した。
【００３８】
図９に示すように、アミノシラン系ガスのプリフロー有りの場合、プリフロー無しに比較して、膜厚５０ｎｍ以上膜厚１００ｎｍ以下の範囲において、平均面粗さ（表面ラフネス）Ｒａが０．１０１〜０．１５７ｎｍ改善されていることが分かった。このＡＦＭによる測定結果から、一実施形態に係るアモルファスシリコン膜の成膜方法は、特に、アモルファスシリコン膜の膜厚が薄い場合に、プリフロー無しに比較して平均面粗さ（表面ラフネス）Ｒａの改善効果が高いことが判明した。例えば、膜厚が約５０ｎｍのアモルファスシリコン膜においては、プリフロー無しの場合、Ｒａ＝０．４１１であったのに対し、プリフロー有りの場合にはＲａ＝０．２５４と、Ｒａが０．１５７ｎｍ改善されている。この結果は、一実施形態に係るアモルファスシリコン膜の成膜方法が、例えば、半導体装置の微細化が進展すれば進展するほど、有効であることを示している。
【００３９】
図１０に、表面検査装置を用いて測定したアモルファスシリコン膜表面のヘイズ（Ｈａｚｅ）を示す。図１０に示すヘイズは、ＤＷＯモード（Dark Field Wide Oblique）でのヘイズである。
【００４０】
図１０に示すように、アミノシラン系ガスのプリフロー有りの場合、プリフロー無しに比較して、膜厚５０ｎｍ以上膜厚１００ｎｍ以下の範囲においてヘイズが約２．１ｐｐｍ改善されていることが分かった。
【００４１】
以上、走査型電子顕微鏡、原子間力顕微鏡、及び表面検査装置を用いての観察、並びに測定結果から、一実施形態に係るアモルファスシリコン膜の成膜方法は、アミノシラン系ガスを用いて下地２の表面をプリフローし、下地２の表面にシード層３を形成した後、アミノ基を含まないシラン系ガスをシード層３上に供給して熱分解させることで、表面ラフネスの精度が高い、即ち、表面ラフネスが小さいアモルファスシリコン膜４を形成することができる。
【００４２】
このようなアモルファスシリコン膜は、図１１に示すように、下地２、例えば、シリコン酸化膜又はシリコン窒化膜を含む層間絶縁膜中に形成されたコンタクトホール５の埋め込みや、層間絶縁膜中に形成されたライン、例えば、内部配線用の溝の埋め込みに有用である。コンタクトホール５内におけるアモルファスシリコン膜４の表面どうしの接触部６の拡大図を図１２Ａ及び図１２Ｂに示す。図１２Ａ及び図１２Ｂは図１１中の破線円Ｃ内の拡大図に相当する。
【００４３】
アモルファスシリコン膜４の表面ラフネスが大きい場合には、図１２Ａに示すように、接触部６に大きなボイド７が発生するのに対して、一実施形態に係る成膜方法を利用して形成された表面ラフネスが小さいアモルファスシリコン膜４によれば、図１２Ｂに示すように、接触部６に発生するボイド７は小さくなる。ボイド７が小さくなれば、コンタクトホール５の内部に埋め込まれたアモルファスシリコン膜４の抵抗値の増大を抑制することができる。
【００４４】
なお、従来より表面ラフネスが良好とされるジシランガスを用いたシード層とその後のシランガスによるアモルファスシリコンを用いた連続成膜方法によれば、まず、コンタクトホールの上部コーナー部での成膜の増大によるカバレッジの劣化（ボイドの発生）が生じてしまうため、微細なコンタクトホールへの適用が困難である。
【００４５】
これに対して、一実施形態によれば、成膜のカバレッジが向上する上に、さらに表面ラフネスも上記連続成膜方法に比較して、さらに改善することができる。
【００４６】
従って、一実施形態によれば、アモルファスシリコン膜４の表面ラフネスの精度をさらに改善でき、半導体装置内部のコンタクトホールやラインなどの微細化の進展に対応可能なアモルファスシリコン膜の成膜方法を提供することができる。そして、一実施形態に係る成膜方法を利用して形成されたアモルファスシリコン膜４は、層間絶縁膜中に形成されたコンタクトホール５や、ラインの埋め込みに有用である。
【００４７】
次に、上記一実施形態に係るアモルファスシリコン膜の成膜方法を実施することが可能な成膜装置の一例を説明する。
【００４８】
図１３は、一実施形態に係るアモルファスシリコン膜の成膜方法を実施することが可能な成膜装置の一例を概略的に示す断面図である。
【００４９】
図１３に示すように、成膜装置１００は、下端が開口された有天井の円筒体状の処理室１０１を有している。処理室１０１の全体は、例えば、石英により形成されている。処理室１０１内の天井には、石英製の天井板１０２が設けられている。処理室１０１の下端開口部には、例えば、ステンレススチールにより円筒体状に成形されたマニホールド１０３がＯリング等のシール部材１０４を介して連結されている。
【００５０】
マニホールド１０３は処理室１０１の下端を支持している。マニホールド１０３の下方からは、被処理体として複数枚、例えば、５０〜１００枚の半導体基板、本例では、シリコン基板１を多段に載置可能な石英製のウエハボート１０５が処理室１０１内に挿入可能となっている。これにより、処理室１０１内に被処理体、例えば、半導体基板、本例では、例えば、下地としてＳｉＯ２膜が予め堆積されたシリコン基板１が収容される。ウエハボート１０５は複数本の支柱１０６を有し、支柱１０６に形成された溝により複数枚のシリコン基板１が支持されるようになっている。
【００５１】
ウエハボート１０５は、石英製の保温筒１０７を介してテーブル１０８上に載置されている。テーブル１０８は、マニホールド１０３の下端開口部を開閉する、例えば、ステンレススチール製の蓋部１０９を貫通する回転軸１１０上に支持される。回転軸１１０の貫通部には、例えば、磁性流体シール１１１が設けられ、回転軸１１０を気密にシールしつつ回転可能に支持している。蓋部１０９の周辺部とマニホールド１０３の下端部との間には、例えば、Ｏリングよりなるシール部材１１２が介設されている。これにより処理室１０１内のシール性が保持されている。回転軸１１０は、例えば、ボートエレベータ等の昇降機構（図示せず）に支持されたアーム１１３の先端に取り付けられている。これにより、ウエハボート１０５および蓋部１０９等は、一体的に昇降されて処理室１０１内に対して挿脱される。
【００５２】
成膜装置１００は、処理室１０１内に、処理に使用するガスを供給する処理ガス供給機構１１４を有している。
【００５３】
処理ガス供給機構１１４は、アミノシラン系ガス供給源１１７、アミノ基を含まないシラン系ガス供給源１１８を含んでいる。
【００５４】
アミノシラン系ガス供給源１１７は、流量制御器１２１ａ及び開閉弁１２２ａを介して、分散ノズル１２３に接続されている。分散ノズル１２３は石英管よりなり、マニホールド１０３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる。分散ノズル１２３の垂直部分には、複数のガス吐出孔１２４が所定の間隔を隔てて形成されている。アミノシラン系ガスは、各ガス吐出孔１２４から水平方向に処理室１０１内に向けて略均一に吐出される。
【００５５】
アミノ基を含まないシラン系ガス供給源１１８は、流量制御器１２１ｂ及び開閉弁１２２ｂを介して、分散ノズル１２５に接続されている。分散ノズル１２５は石英管よりなり、マニホールド１０３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる。分散ノズル１２５の垂直部分には、複数のガス吐出孔１２６が所定の間隔を隔てて形成されている。アミノ基を含まないシラン系ガスは、各ガス吐出孔１２６から水平方向に処理室１０１内に向けて略均一に吐出される。
【００５６】
処理室１０１内の、分散ノズル１２３及び１２５と反対側の部分には、処理室１０１内を排気するための排気口１２９が設けられている。排気口１２９は処理室１０１の側壁を上下方向へ削りとることによって細長く形成されている。処理室１０１の排気口１２９に対応する部分には、排気口１２９を覆うように断面がコの字状に成形された排気口カバー部材１３０が溶接により取り付けられている。排気口カバー部材１３０は、処理室１０１の側壁に沿って上方に延びており、処理室１０１の上方にガス出口１３１を規定している。ガス出口１３１には、真空ポンプ等を含む排気機構１３２が接続される。排気機構１３２は、処理室１０１内を排気することで処理に使用した処理ガスの排気、及び処理室１０１内の圧力を処理に応じた処理圧力とする。
【００５７】
処理室１０１の外周には筒体状の加熱装置１３３が設けられている。加熱装置１３３は、処理室１０１内に供給されたガスを活性化するとともに、処理室１０１内に収容された被処理体、例えば、半導体基板、本例ではシリコン基板１を加熱する。
【００５８】
成膜装置１００の各部の制御は、例えばマイクロプロセッサ（コンピュータ）からなるコントローラ１５０により行われる。コントローラ１５０には、オペレータが成膜装置１００を管理するためにコマンドの入力操作等を行うキーボードや、成膜装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース１５１が接続されている。
【００５９】
コントローラ１５０には記憶部１５２が接続されている。記憶部１５２は、成膜装置１００で実行される各種処理をコントローラ１５０の制御にて実現するための制御プログラムや、処理条件に応じて成膜装置１００の各構成部に処理を実行させるためのプログラムすなわちレシピが格納される。レシピは、例えば、記憶部１５２の中の記憶媒体に記憶される。記憶媒体は、ハードディスクや半導体メモリであってもよいし、ＣＤ-ＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。レシピは、必要に応じて、ユーザーインターフェース１５１からの指示等にて記憶部１５２から読み出され、読み出されたレシピに従った処理をコントローラ１５０が実行することで、成膜装置１００は、コントローラ１５０の制御のもと、所望の処理が実施される。
【００６０】
本例では、コントローラ１５０の制御のもと、上記一実施形態に係る成膜方法に従った処理が順次実施される。
【００６１】
上記一実施形態に係る成膜方法は、図１３に示すような成膜装置１００によって、実施することができる。もちろん、成膜装置としては図１３に示すようなバッチ式に限らず、枚葉式の成膜装置であっても良い。
【００６２】
以上、この発明をいくつかの実施形態に従って説明したが、この発明は、上記いくつかの実施形態に限定されることは無く、種々変形可能である。
【００６３】
例えば、上記一実施形態においては、処理条件を具体的に例示したが、処理条件は、上記具体的な例示に限られるものではない。
【００６４】
この発明による利点であるアモルファスシリコン膜の表面ラフネスの改善は、アミノシラン系ガスを用いて下地２の表面をプリフローし、下地２の表面にシード層３を形成した後、アミノ基を含まないシラン系ガスをシード層３上に供給して熱分解させることで、アモルファスシリコン膜４を形成する、という構成を具備することで得られるものである。
【００６５】
したがって、処理条件は、上記一実施形態に記載した具体的な例示に限られるものではなく、シリコン基板１の大きさ、処理室の容積変化等に応じて、上記利点を損なわない範囲で変更できることはもちろんである。
【００６６】
また、上記実施形態に記載した成膜方法は、表面ラフネス、例えば、平均面粗さＲａを０．１ｎｍオーダーで改善できるものであるから、半導体装置の製造プロセスに好適である。
また、シード層３は、厚くするとアモルファスシリコン膜４の膜厚を増加させ、半導体装置の微細化を損なうことになる。また、シード層３は、アモルファスシリコンの核を均一に発生させるものである。このため、シード層３の厚さは薄いことが望ましく、好ましくは単原子層レベルの厚さ程度であることが良い。具体的なシード層３の厚さを言及すれば、０．１ｎｍ以上０．３ｎｍ以下であることが良い。
【００６７】
なお、アミノシラン系ガスとしては１価のアミノシラン系ガス、例えば、ＤＩＰＡＳ（ジイソプロピルアミノシラン）が良い。
さらに、アミノシランは分解させないで、例えば、下地２上に、吸着させるようにすることが良い。例えば、ＤＩＰＡＳは４５０℃以上で熱分解する。アミノシランが熱分解されると、成膜される膜中に炭素（Ｃ）、窒素（Ｎ）などの不純物が巻き込まれてしまうことがある。アミノシランは分解させずに、例えば、下地２上に吸着させるようにすることで、成膜される膜中に不純物が巻き込まれてしまう事情を抑制できる、という利点を得ることができる。
【００６８】
また、アモルファスシリコン膜４の厚さは、上記一実施形態の開示から、５０ｎｍ以上１００ｎｍ以下であることが好ましいが、例えば、５０ｎｍ以下１００ｎｍ以上の範囲の厚さとすることも可能である。
【００６９】
また、上記一実施形態においては、アミノ基を含まないシラン系ガスとして、
ＳｉｍＨ２ｍ＋２（ただし、ｍは３以上の自然数）の式で表されるシリコンの水素化物、及びＳｉｎＨ２ｎ（ただし、ｎは３以上の自然数）の式で表されるシリコンの水素化物の、いわゆる高次シランを例示した。
【００７０】
高次シランとしては、例えば、ＳｉｍＨ２ｍ＋２（ただし、ｍは３以上の自然数）の式で表されるシリコンの水素化物が、
トリシラン（Ｓｉ３Ｈ８）
テトラシラン（Ｓｉ４Ｈ１０）
ペンタシラン（Ｓｉ５Ｈ１２）
ヘキサシラン（Ｓｉ６Ｈ１４）
ヘプタシラン（Ｓｉ７Ｈ１６）
の少なくとも一つから選ばれることが良い。
【００７１】
また、例えば、ＳｉｎＨ２ｎ（ただし、ｎは３以上の自然数）の式で表されるシリコンの水素化物が、
シクロトリシラン（Ｓｉ３Ｈ６）
シクロテトラシラン（Ｓｉ４Ｈ８）
シクロペンタシラン（Ｓｉ５Ｈ１０）
シクロヘキサシラン（Ｓｉ６Ｈ１２）
シクロヘプタシラン（Ｓｉ７Ｈ１４）
の少なくとも一つから選ばれることが良い。
【００７２】
さらに、アミノシラン系ガスとアミノ基を含まないシラン系ガス（シリコンソース）との組み合わせを考慮した場合には、アミノシラン系ガスが熱分解する温度の近辺で熱分解しやすいモノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）が良い。
その他、この発明はその要旨を逸脱しない範囲で様々に変形することができる。
【符号の説明】
【００７３】
１…シリコン基板、２…下地、３…シード層、４…アモルファスシリコン膜。
【技術分野】
【０００１】
この発明は、半導体装置の製造方法並びにコンタクトホール及び／又はラインの埋め込み方法に関する。
【背景技術】
【０００２】
半導体集積回路装置のコンタクトホールやラインの埋め込みには、アモルファスシリコンが使用されている。アモルファスシリコンの成膜方法は、例えば、特許文献１、２に記載されている。特に、特許文献２では、ジシランを４００〜５００℃にて分解して、表面が平滑な導電体層を得る方法が記載されている。
【０００３】
近時、半導体集積回路装置の微細化に伴い、コンタクトホールやラインの埋め込み要求が、益々厳しくなってきている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭６３−２９９５４号公報
【特許文献２】特開平１−２１７９５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、ジシランを用いたアモルファスシリコンで、微細化が進んだコンタクトホールやラインを埋め込もうとすると、成膜後のアモルファスシリコンはコンタクトホール部でのカバレッジが悪く、大きなボイド（Ｖｏｉｄ）が発生してしまう。大きなボイドがコンタクトホールやライン内に発生すると、例えば、抵抗値の増大を引き起こす要因の一つとなる。また、表面ラフネスの精度が悪いこともその要因である。
【０００６】
この発明は、上記事情に鑑みて為されたもので、表面ラフネスの精度をさらに改善でき、コンタクトホールやラインなどの微細化の進展に対応可能なアモルファスシリコン膜を成膜できる半導体装置の製造方法並びにコンタクトホール及び／又はラインの埋め込み方法を提供する。
【課題を解決するための手段】
【０００７】
この発明の第１の態様に係る半導体装置の製造方法は、半導体装置内部のコンタクトホール及び／又はラインが形成された層間絶縁膜である下地上にアモルファスシリコン膜を含む膜を成膜する半導体装置の製造方法であって、（１）前記下地を加熱し、前記加熱した下地にアミノシラン系ガスを流し、前記下地表面にシード層を形成する工程と、（２）前記下地を加熱し、前記加熱した下地表面のシード層にアミノ基を含まないシラン系ガスを供給し、前記アミノ基を含まないシラン系ガスを熱分解させることで、前記シード層上にアモルファスシリコン膜を形成する工程と、を備える。
【０００８】
この発明の第２の態様に係るコンタクトホール及び／又はラインの埋め込み方法は、半導体装置内部のコンタクトホール及び／又はラインを埋め込むコンタクトホール及び／又はラインの埋め込み方法であって、（１）前記コンタクトホール及び／又はラインが形成された層間絶縁膜である下地を加熱し、前記加熱した下地にアミノシラン系ガスを流し、前記下地表面にシード層を形成する工程と、（２）前記下地を加熱し、前記加熱した下地表面のシード層にアミノ基を含まないシラン系ガスを供給し、前記アミノ基を含まないシラン系ガスを熱分解させることで、前記シード層上にアモルファスシリコン膜を形成する工程と、を備える。
【発明の効果】
【０００９】
この発明によれば、表面ラフネスの精度をさらに改善でき、コンタクトホールやラインなどの微細化の進展に対応可能なアモルファスシリコン膜を成膜できる半導体装置の製造方法並びにコンタクトホール及び／又はラインの埋め込み方法を提供できる。
【図面の簡単な説明】
【００１０】
【図１】この発明の一実施形態に係るアモルファスシリコン膜の成膜方法のシーケンスの一例を示す流れ図
【図２】シーケンス中のサンプルの状態を概略的に示す断面図
【図３】堆積時間とアモルファスシリコン膜の膜厚との関係を示す図
【図４】堆積時間とアモルファスシリコン膜の膜厚との関係を示す図
【図５】図３中の破線枠Ａ内を拡大した拡大図
【図６】図４中の破線枠Ｂ内を拡大した拡大図
【図７Ａ】アモルファスシリコン膜の表面及び断面の二次電子像を示す図面代用写真
【図７Ｂ】アモルファスシリコン膜の表面及び断面の二次電子像を示す図面代用写真
【図８Ａ】アモルファスシリコン膜の表面及び断面の二次電子像を示す図面代用写真
【図８Ｂ】アモルファスシリコン膜の表面及び断面の二次電子像を示す図面代用写真
【図９】アモルファスシリコン膜の膜厚とアモルファスシリコン膜表面の平均面粗さＲａとの関係を示す図
【図１０】アモルファスシリコン膜の膜厚とアモルファスシリコン膜表面のヘイズとの関係を示す図
【図１１】層間絶縁膜中に形成されたコンタクトホールの構造例を示す断面図
【図１２】図１１中の破線円Ｃ内に相当する拡大図
【図１３】この発明の一実施形態に係るアモルファスシリコン膜の成膜方法を実施することが可能な成膜装置の一例を概略的に示す断面図
【発明を実施するための形態】
【００１１】
本願発明者らは、アモルファスシリコン膜の表面ラフネスが、アモルファスシリコン膜のインキュベーション時間に関係するのではないか、と推測した。インキュベーション時間が長くなればなるほど、核のサイズがばらつきやすくなり、核の発生後に堆積が始まるアモルファスシリコンの表面ラフネスの精度に影響を与える、との仮定である。
【００１２】
しかし、アモルファスシリコン膜のインキュベーション時間を短縮させる手法は知られていない。
【００１３】
本願発明者らは、以下説明するように、アモルファスシリコン膜のインキュベーション時間の短縮に成功し、その結果、アモルファスシリコン膜の表面ラフネスの精度をさらに改善することに成功した。
【００１４】
以下、この発明の一実施形態を、図面を参照して説明する。なお、全図にわたり、共通の部分には共通の参照符号を付す。
【００１５】
なお、本明細書においては、アモルファスシリコンを、アモルファスシリコンのみを指す用語ではなく、アモルファスシリコン、本明細書において開示する表面ラフネスの精度を達成できるアモルファス〜ナノサイズの結晶粒が集まったナノ結晶シリコン、及び上記アモルファスシリコンと上記ナノ結晶シリコンとが混在したシリコンの全てを含む用語と定義する。
【００１６】
図１はこの発明の一実施形態に係るアモルファスシリコン膜の成膜方法のシーケンスの一例を示す流れ図、図２Ａ〜図２Ｃはシーケンス中のサンプルの状態を概略的に示す断面図である。
【００１７】
まず、図２Ａに示す半導体基板、例えば、シリコン基板１上に厚さ約１００ｎｍの下地２が形成されたサンプル（図２Ａ参照）を、成膜装置の処理室に搬入する。下地２の例は、シリコン酸化膜、及びシリコン窒化膜である。
【００１８】
次に、図１及び図２Ｂに示すように、下地２の表面にシード層３を形成する。本例では、下地２を加熱し、加熱した下地２の表面にアミノシラン系ガスを流すことで、下地２の表面にシード層３を形成する（ステップ１）。
【００１９】
アミノシラン系ガスの例としては、
ＢＡＳ（ブチルアミノシラン）
ＢＴＢＡＳ（ビスターシャリブチルアミノシラン）
ＤＭＡＳ（ジメチルアミノシラン）
ＢＤＭＡＳ（ビスジメチルアミノシラン）
ＴＤＭＡＳ（トリスジメチルアミノシラン）、
ＤＥＡＳ（ジエチルアミノシラン）、
ＢＤＥＡＳ（ビスジエチルアミノシラン）、
ＤＰＡＳ（ジプロピルアミノシラン）、
ＤＩＰＡＳ（ジイソプロピルアミノシラン）
等を挙げることができる。本例では、ＤＩＰＡＳを用いた。
【００２０】
ステップ１における処理条件の一例は、
ＤＩＰＡＳ流量： ５００ｓｃｃｍ
処 理 時 間： ５ｍｉｎ
処 理 温 度： ４００℃
処 理 圧 力： ５３．２Ｐａ（０．４Ｔｏｒｒ）
である。ステップ１の工程を、本明細書では以下プリフローと呼ぶ。
【００２１】
次に、図１及び図２Ｃに示すように、シード層３上にアモルファスシリコン膜４を形成する。
【００２２】
本例では、下地２を加熱し、加熱した下地２の表面のシード層３にアミノ基を含まないシラン系ガスを供給し、このアミノ基を含まないシラン系ガスを熱分解させることで、シード層３上にアモルファスシリコン膜４を形成する（ステップ２）。
【００２３】
アミノ基を含まないシラン系ガスの例としては、
ＳｉＨ２
ＳｉＨ４
ＳｉＨ６
Ｓｉ２Ｈ４
Ｓｉ２Ｈ６
ＳｉｍＨ２ｍ＋２（ただし、ｍは３以上の自然数）の式で表されるシリコンの水素化物、及び
ＳｉｎＨ２ｎ（ただし、ｎは３以上の自然数）の式で表されるシリコンの水素化物
の少なくとも一つを含むガスを挙げることができる。本例では、ＳｉＨ４（モノシラン）を用いた。
【００２４】
ステップ２における処理条件の一例は、
ＳｉＨ４流 量： ５００ｓｃｃｍ
堆 積 時 間： ３０ｍｉｎ／４５ｍｉｎ／６０ｍｉｎ
処 理 温 度： ５００℃
処 理 圧 力： ５３．２Ｐａ（０．４Ｔｏｒｒ）
である。
【００２５】
このように、一実施形態に係るアモルファスシリコン膜の成膜方法によれば、下地２の表面にアミノシラン系ガスをプリフローした後、シード層３上にアモルファスシリコン膜４を形成する。
【００２６】
図３及び図４に、堆積時間とアモルファスシリコン膜４の膜厚との関係を示す。図３は下地２をシリコン酸化膜（ＳｉＯ２）とした場合で、図４は下地２をシリコン窒化膜（ＳｉＮ）とした場合である。アモルファスシリコン膜４の膜厚は、堆積時間を３０ｍｉｎとしたとき、４５ｍｉｎとしたとき、及び６０ｍｉｎとしたときの３点で測定した。
【００２７】
図３及び図４中の線Ｉ、IIIはプリフロー有りの場合、線II、IVはプリフロー無しの場合の結果を示している。線Ｉ〜IVは、測定された３つの膜厚を最小二乗法で直線近似した直線であり、式は次の通りである。
【００２８】
線Ｉ ： ｙ ＝ 17.572ｘ − 20.855 …（１）
線II ： ｙ ＝ 17.605ｘ − 34.929 …（２）
線III ： ｙ ＝ 18.011ｘ − 27.739 …（３）
線IV ： ｙ ＝ 18.091ｘ − 41.277 …（４）
図３及び図４に示すように、プリフロー有りの場合、プリフロー無しに比較してアモルファスシリコン膜４の膜厚が増す傾向が明らかとなった。
【００２９】
上記（１）〜（４）式をｙ＝０、即ちアモルファスシリコン膜の膜厚を“０”としたとき、線Ｉ〜IVと堆積時間との交点を求めたものを図５及び図６に示す。なお、図５は図３中の破線枠Ａ内を拡大した拡大図、図６は図４中の破線枠Ｂ内を拡大した拡大図に相当する。
【００３０】
図５に示すように、下地２がプリフロー有りのシリコン酸化膜のとき、アモルファスシリコン膜４の堆積が、処理開始から約１．２ｍｉｎ（ｘ≒１．１８９）から始まるのに対して、プリフロー無しのシリコン酸化膜のときには、アモルファスシリコン膜４の堆積が、処理開始から約２．０ｍｉｎ（ｘ≒１．９８４）から始まる。
【００３１】
また、図６に示すように、下地２がプリフロー有りのシリコン窒化膜のとき、アモルファスシリコン膜４の堆積が、処理開始から約１．５ｍｉｎ（ｘ≒１．５４０）から始まるのに対して、プリフロー無しのシリコン窒化膜のときには、アモルファスシリコン膜４の堆積が、処理開始から約２．３ｍｉｎ（ｘ≒２．２８２）から始まる。
【００３２】
このように、下地２に対してアミノシラン系ガスのプリフローを行うことで、インキュベーション時間を、下地２がシリコン酸化膜の場合には約２．０ｍｉｎから約１．２ｍｉｎに、下地２がシリコン窒化膜の場合には約２．３ｍｉｎから約１．５ｍｉｎに短縮することができた。
【００３３】
図７Ａ〜図８Ｂに、走査型電子顕微鏡（ＳＥＭ）によるアモルファスシリコン膜表面の観察結果を示す。図７Ａ及び図７Ｂは膜厚が５０ｎｍのアモルファスシリコン膜の表面及び断面の二次電子像、図８Ａ及び図８Ｂは膜厚が１００ｎｍのアモルファスシリコン膜の表面及び断面の二次電子像である。ＳＥＭの加速電圧は５．０ｋＶとし、倍率は１０００００倍（×１００ｋ）である。また、下地は、シリコン酸化膜である。
【００３４】
図７Ａに示すように、アミノシラン系ガスのプリフロー有りの場合、プリフロー無し（図７Ｂ）に比較してアモルファスシリコン膜の表面が滑らかとなり、表面ラフネスが改善されていることが目視観察により明らかとなった。
【００３５】
また、図８Ａに示すように、膜厚が約１００ｎｍのアモルファスシリコン膜においても同様であり、プリフロー無し（図８Ｂ）に比較して、アモルファスシリコン膜の表面ラフネスが改善されている。
【００３６】
このように、一実施形態に係るアモルファスシリコン膜の成膜方法によれば、ＳＥＭによる表面目視観察において、表面ラフネスが改善されていることが分かった。
【００３７】
図９に、原子間力顕微鏡（ＡＦＭ）を用いて測定したアモルファスシリコン膜表面の平均面粗さ（表面ラフネス）Ｒａを示す。図９に示す結果においては、ＡＦＭのスキャンサイズを１μｍ、スキャンレートを１．９９３Ｈｚに設定した。
【００３８】
図９に示すように、アミノシラン系ガスのプリフロー有りの場合、プリフロー無しに比較して、膜厚５０ｎｍ以上膜厚１００ｎｍ以下の範囲において、平均面粗さ（表面ラフネス）Ｒａが０．１０１〜０．１５７ｎｍ改善されていることが分かった。このＡＦＭによる測定結果から、一実施形態に係るアモルファスシリコン膜の成膜方法は、特に、アモルファスシリコン膜の膜厚が薄い場合に、プリフロー無しに比較して平均面粗さ（表面ラフネス）Ｒａの改善効果が高いことが判明した。例えば、膜厚が約５０ｎｍのアモルファスシリコン膜においては、プリフロー無しの場合、Ｒａ＝０．４１１であったのに対し、プリフロー有りの場合にはＲａ＝０．２５４と、Ｒａが０．１５７ｎｍ改善されている。この結果は、一実施形態に係るアモルファスシリコン膜の成膜方法が、例えば、半導体装置の微細化が進展すれば進展するほど、有効であることを示している。
【００３９】
図１０に、表面検査装置を用いて測定したアモルファスシリコン膜表面のヘイズ（Ｈａｚｅ）を示す。図１０に示すヘイズは、ＤＷＯモード（Dark Field Wide Oblique）でのヘイズである。
【００４０】
図１０に示すように、アミノシラン系ガスのプリフロー有りの場合、プリフロー無しに比較して、膜厚５０ｎｍ以上膜厚１００ｎｍ以下の範囲においてヘイズが約２．１ｐｐｍ改善されていることが分かった。
【００４１】
以上、走査型電子顕微鏡、原子間力顕微鏡、及び表面検査装置を用いての観察、並びに測定結果から、一実施形態に係るアモルファスシリコン膜の成膜方法は、アミノシラン系ガスを用いて下地２の表面をプリフローし、下地２の表面にシード層３を形成した後、アミノ基を含まないシラン系ガスをシード層３上に供給して熱分解させることで、表面ラフネスの精度が高い、即ち、表面ラフネスが小さいアモルファスシリコン膜４を形成することができる。
【００４２】
このようなアモルファスシリコン膜は、図１１に示すように、下地２、例えば、シリコン酸化膜又はシリコン窒化膜を含む層間絶縁膜中に形成されたコンタクトホール５の埋め込みや、層間絶縁膜中に形成されたライン、例えば、内部配線用の溝の埋め込みに有用である。コンタクトホール５内におけるアモルファスシリコン膜４の表面どうしの接触部６の拡大図を図１２Ａ及び図１２Ｂに示す。図１２Ａ及び図１２Ｂは図１１中の破線円Ｃ内の拡大図に相当する。
【００４３】
アモルファスシリコン膜４の表面ラフネスが大きい場合には、図１２Ａに示すように、接触部６に大きなボイド７が発生するのに対して、一実施形態に係る成膜方法を利用して形成された表面ラフネスが小さいアモルファスシリコン膜４によれば、図１２Ｂに示すように、接触部６に発生するボイド７は小さくなる。ボイド７が小さくなれば、コンタクトホール５の内部に埋め込まれたアモルファスシリコン膜４の抵抗値の増大を抑制することができる。
【００４４】
なお、従来より表面ラフネスが良好とされるジシランガスを用いたシード層とその後のシランガスによるアモルファスシリコンを用いた連続成膜方法によれば、まず、コンタクトホールの上部コーナー部での成膜の増大によるカバレッジの劣化（ボイドの発生）が生じてしまうため、微細なコンタクトホールへの適用が困難である。
【００４５】
これに対して、一実施形態によれば、成膜のカバレッジが向上する上に、さらに表面ラフネスも上記連続成膜方法に比較して、さらに改善することができる。
【００４６】
従って、一実施形態によれば、アモルファスシリコン膜４の表面ラフネスの精度をさらに改善でき、半導体装置内部のコンタクトホールやラインなどの微細化の進展に対応可能なアモルファスシリコン膜の成膜方法を提供することができる。そして、一実施形態に係る成膜方法を利用して形成されたアモルファスシリコン膜４は、層間絶縁膜中に形成されたコンタクトホール５や、ラインの埋め込みに有用である。
【００４７】
次に、上記一実施形態に係るアモルファスシリコン膜の成膜方法を実施することが可能な成膜装置の一例を説明する。
【００４８】
図１３は、一実施形態に係るアモルファスシリコン膜の成膜方法を実施することが可能な成膜装置の一例を概略的に示す断面図である。
【００４９】
図１３に示すように、成膜装置１００は、下端が開口された有天井の円筒体状の処理室１０１を有している。処理室１０１の全体は、例えば、石英により形成されている。処理室１０１内の天井には、石英製の天井板１０２が設けられている。処理室１０１の下端開口部には、例えば、ステンレススチールにより円筒体状に成形されたマニホールド１０３がＯリング等のシール部材１０４を介して連結されている。
【００５０】
マニホールド１０３は処理室１０１の下端を支持している。マニホールド１０３の下方からは、被処理体として複数枚、例えば、５０〜１００枚の半導体基板、本例では、シリコン基板１を多段に載置可能な石英製のウエハボート１０５が処理室１０１内に挿入可能となっている。これにより、処理室１０１内に被処理体、例えば、半導体基板、本例では、例えば、下地としてＳｉＯ２膜が予め堆積されたシリコン基板１が収容される。ウエハボート１０５は複数本の支柱１０６を有し、支柱１０６に形成された溝により複数枚のシリコン基板１が支持されるようになっている。
【００５１】
ウエハボート１０５は、石英製の保温筒１０７を介してテーブル１０８上に載置されている。テーブル１０８は、マニホールド１０３の下端開口部を開閉する、例えば、ステンレススチール製の蓋部１０９を貫通する回転軸１１０上に支持される。回転軸１１０の貫通部には、例えば、磁性流体シール１１１が設けられ、回転軸１１０を気密にシールしつつ回転可能に支持している。蓋部１０９の周辺部とマニホールド１０３の下端部との間には、例えば、Ｏリングよりなるシール部材１１２が介設されている。これにより処理室１０１内のシール性が保持されている。回転軸１１０は、例えば、ボートエレベータ等の昇降機構（図示せず）に支持されたアーム１１３の先端に取り付けられている。これにより、ウエハボート１０５および蓋部１０９等は、一体的に昇降されて処理室１０１内に対して挿脱される。
【００５２】
成膜装置１００は、処理室１０１内に、処理に使用するガスを供給する処理ガス供給機構１１４を有している。
【００５３】
処理ガス供給機構１１４は、アミノシラン系ガス供給源１１７、アミノ基を含まないシラン系ガス供給源１１８を含んでいる。
【００５４】
アミノシラン系ガス供給源１１７は、流量制御器１２１ａ及び開閉弁１２２ａを介して、分散ノズル１２３に接続されている。分散ノズル１２３は石英管よりなり、マニホールド１０３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる。分散ノズル１２３の垂直部分には、複数のガス吐出孔１２４が所定の間隔を隔てて形成されている。アミノシラン系ガスは、各ガス吐出孔１２４から水平方向に処理室１０１内に向けて略均一に吐出される。
【００５５】
アミノ基を含まないシラン系ガス供給源１１８は、流量制御器１２１ｂ及び開閉弁１２２ｂを介して、分散ノズル１２５に接続されている。分散ノズル１２５は石英管よりなり、マニホールド１０３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる。分散ノズル１２５の垂直部分には、複数のガス吐出孔１２６が所定の間隔を隔てて形成されている。アミノ基を含まないシラン系ガスは、各ガス吐出孔１２６から水平方向に処理室１０１内に向けて略均一に吐出される。
【００５６】
処理室１０１内の、分散ノズル１２３及び１２５と反対側の部分には、処理室１０１内を排気するための排気口１２９が設けられている。排気口１２９は処理室１０１の側壁を上下方向へ削りとることによって細長く形成されている。処理室１０１の排気口１２９に対応する部分には、排気口１２９を覆うように断面がコの字状に成形された排気口カバー部材１３０が溶接により取り付けられている。排気口カバー部材１３０は、処理室１０１の側壁に沿って上方に延びており、処理室１０１の上方にガス出口１３１を規定している。ガス出口１３１には、真空ポンプ等を含む排気機構１３２が接続される。排気機構１３２は、処理室１０１内を排気することで処理に使用した処理ガスの排気、及び処理室１０１内の圧力を処理に応じた処理圧力とする。
【００５７】
処理室１０１の外周には筒体状の加熱装置１３３が設けられている。加熱装置１３３は、処理室１０１内に供給されたガスを活性化するとともに、処理室１０１内に収容された被処理体、例えば、半導体基板、本例ではシリコン基板１を加熱する。
【００５８】
成膜装置１００の各部の制御は、例えばマイクロプロセッサ（コンピュータ）からなるコントローラ１５０により行われる。コントローラ１５０には、オペレータが成膜装置１００を管理するためにコマンドの入力操作等を行うキーボードや、成膜装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース１５１が接続されている。
【００５９】
コントローラ１５０には記憶部１５２が接続されている。記憶部１５２は、成膜装置１００で実行される各種処理をコントローラ１５０の制御にて実現するための制御プログラムや、処理条件に応じて成膜装置１００の各構成部に処理を実行させるためのプログラムすなわちレシピが格納される。レシピは、例えば、記憶部１５２の中の記憶媒体に記憶される。記憶媒体は、ハードディスクや半導体メモリであってもよいし、ＣＤ-ＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。レシピは、必要に応じて、ユーザーインターフェース１５１からの指示等にて記憶部１５２から読み出され、読み出されたレシピに従った処理をコントローラ１５０が実行することで、成膜装置１００は、コントローラ１５０の制御のもと、所望の処理が実施される。
【００６０】
本例では、コントローラ１５０の制御のもと、上記一実施形態に係る成膜方法に従った処理が順次実施される。
【００６１】
上記一実施形態に係る成膜方法は、図１３に示すような成膜装置１００によって、実施することができる。もちろん、成膜装置としては図１３に示すようなバッチ式に限らず、枚葉式の成膜装置であっても良い。
【００６２】
以上、この発明をいくつかの実施形態に従って説明したが、この発明は、上記いくつかの実施形態に限定されることは無く、種々変形可能である。
【００６３】
例えば、上記一実施形態においては、処理条件を具体的に例示したが、処理条件は、上記具体的な例示に限られるものではない。
【００６４】
この発明による利点であるアモルファスシリコン膜の表面ラフネスの改善は、アミノシラン系ガスを用いて下地２の表面をプリフローし、下地２の表面にシード層３を形成した後、アミノ基を含まないシラン系ガスをシード層３上に供給して熱分解させることで、アモルファスシリコン膜４を形成する、という構成を具備することで得られるものである。
【００６５】
したがって、処理条件は、上記一実施形態に記載した具体的な例示に限られるものではなく、シリコン基板１の大きさ、処理室の容積変化等に応じて、上記利点を損なわない範囲で変更できることはもちろんである。
【００６６】
また、上記実施形態に記載した成膜方法は、表面ラフネス、例えば、平均面粗さＲａを０．１ｎｍオーダーで改善できるものであるから、半導体装置の製造プロセスに好適である。
また、シード層３は、厚くするとアモルファスシリコン膜４の膜厚を増加させ、半導体装置の微細化を損なうことになる。また、シード層３は、アモルファスシリコンの核を均一に発生させるものである。このため、シード層３の厚さは薄いことが望ましく、好ましくは単原子層レベルの厚さ程度であることが良い。具体的なシード層３の厚さを言及すれば、０．１ｎｍ以上０．３ｎｍ以下であることが良い。
【００６７】
なお、アミノシラン系ガスとしては１価のアミノシラン系ガス、例えば、ＤＩＰＡＳ（ジイソプロピルアミノシラン）が良い。
さらに、アミノシランは分解させないで、例えば、下地２上に、吸着させるようにすることが良い。例えば、ＤＩＰＡＳは４５０℃以上で熱分解する。アミノシランが熱分解されると、成膜される膜中に炭素（Ｃ）、窒素（Ｎ）などの不純物が巻き込まれてしまうことがある。アミノシランは分解させずに、例えば、下地２上に吸着させるようにすることで、成膜される膜中に不純物が巻き込まれてしまう事情を抑制できる、という利点を得ることができる。
【００６８】
また、アモルファスシリコン膜４の厚さは、上記一実施形態の開示から、５０ｎｍ以上１００ｎｍ以下であることが好ましいが、例えば、５０ｎｍ以下１００ｎｍ以上の範囲の厚さとすることも可能である。
【００６９】
また、上記一実施形態においては、アミノ基を含まないシラン系ガスとして、
ＳｉｍＨ２ｍ＋２（ただし、ｍは３以上の自然数）の式で表されるシリコンの水素化物、及びＳｉｎＨ２ｎ（ただし、ｎは３以上の自然数）の式で表されるシリコンの水素化物の、いわゆる高次シランを例示した。
【００７０】
高次シランとしては、例えば、ＳｉｍＨ２ｍ＋２（ただし、ｍは３以上の自然数）の式で表されるシリコンの水素化物が、
トリシラン（Ｓｉ３Ｈ８）
テトラシラン（Ｓｉ４Ｈ１０）
ペンタシラン（Ｓｉ５Ｈ１２）
ヘキサシラン（Ｓｉ６Ｈ１４）
ヘプタシラン（Ｓｉ７Ｈ１６）
の少なくとも一つから選ばれることが良い。
【００７１】
また、例えば、ＳｉｎＨ２ｎ（ただし、ｎは３以上の自然数）の式で表されるシリコンの水素化物が、
シクロトリシラン（Ｓｉ３Ｈ６）
シクロテトラシラン（Ｓｉ４Ｈ８）
シクロペンタシラン（Ｓｉ５Ｈ１０）
シクロヘキサシラン（Ｓｉ６Ｈ１２）
シクロヘプタシラン（Ｓｉ７Ｈ１４）
の少なくとも一つから選ばれることが良い。
【００７２】
さらに、アミノシラン系ガスとアミノ基を含まないシラン系ガス（シリコンソース）との組み合わせを考慮した場合には、アミノシラン系ガスが熱分解する温度の近辺で熱分解しやすいモノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）が良い。
その他、この発明はその要旨を逸脱しない範囲で様々に変形することができる。
【符号の説明】
【００７３】
１…シリコン基板、２…下地、３…シード層、４…アモルファスシリコン膜。
【特許請求の範囲】
【請求項１】
半導体装置内部のコンタクトホール及び／又はラインが形成された層間絶縁膜である下地上にアモルファスシリコン膜を含む膜を成膜する半導体装置の製造方法であって、
（１） 前記下地を加熱し、前記加熱した下地にアミノシラン系ガスを流し、前記下地表面にシード層を形成する工程と、
（２） 前記下地を加熱し、前記加熱した下地表面のシード層にアミノ基を含まないシラン系ガスを供給し、前記アミノ基を含まないシラン系ガスを熱分解させることで、前記シード層上にアモルファスシリコン膜を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記（１）工程における前記下地の加熱温度が、前記（２）工程における前記下地の加熱温度よりも低く、
前記（１）工程における前記シード層を形成するための処理時間が、前記（２）工程における前記アモルファスシリコン膜を形成するための処理時間よりも短いことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記シード層の厚さが、０．１ｎｍ以上０．３ｎｍ以下であることを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
【請求項４】
前記アモルファスシリコン膜の厚さが５０ｎｍ以上１００ｎｍ以下であることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記アミノシラン系ガスが、
ＢＡＳ（ブチルアミノシラン）
ＢＴＢＡＳ（ビスターシャリブチルアミノシラン）
ＤＭＡＳ（ジメチルアミノシラン）
ＢＤＭＡＳ（ビスジメチルアミノシラン）
ＴＤＭＡＳ（トリスジメチルアミノシラン）
ＤＥＡＳ（ジエチルアミノシラン）
ＢＤＥＡＳ（ビスジエチルアミノシラン）
ＤＰＡＳ（ジプロピルアミノシラン）、及び
ＤＩＰＡＳ（ジイソプロピルアミノシラン）
の少なくとも一つを含むガスから選ばれ、
前記アミノ基を含まないシラン系ガスが、
ＳｉＨ４
Ｓｉ２Ｈ６
ＳｉｍＨ２ｍ＋２（ただし、ｍは３以上の自然数）の式で表されるシリコンの水素化物、及び
ＳｉｎＨ２ｎ（ただし、ｎは３以上の自然数）の式で表されるシリコンの水素化物
の少なくとも一つを含むガスから選ばれることを特徴とする請求項１から請求項４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記アミノシラン系ガスが、
ＤＩＰＡＳ（ジイソプロピルアミノシラン）
であり、
前記アミノ基を含まないシラン系ガスが、
ＳｉＨ４
Ｓｉ２Ｈ６
のいずれか一つから選ばれることを特徴とする請求項１から請求項４のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
前記アミノシラン系ガスが、
ＴＤＭＡＳ（トリスジメチルアミノシラン）
ＤＥＡＳ（ジエチルアミノシラン）
のいずれか一つから選ばれ、
前記アミノ基を含まないシラン系ガスが、
ＳｉＨ４
Ｓｉ２Ｈ６
のいずれか一つから選ばれることを特徴とする請求項１から請求項４のいずれか一項に記載の半導体装置の製造方法。
【請求項８】
前記ＳｉｍＨ２ｍ＋２（ただし、ｍは３以上の自然数）の式で表されるシリコンの水素化物が、
トリシラン（Ｓｉ３Ｈ８）
テトラシラン（Ｓｉ４Ｈ１０）
ペンタシラン（Ｓｉ５Ｈ１２）
ヘキサシラン（Ｓｉ６Ｈ１４）
ヘプタシラン（Ｓｉ７Ｈ１６）
の少なくとも一つから選ばれ、
前記ＳｉｎＨ２ｎ（ただし、ｎは３以上の自然数）の式で表されるシリコンの水素化物が、
シクロトリシラン（Ｓｉ３Ｈ６）
シクロテトラシラン（Ｓｉ４Ｈ８）
シクロペンタシラン（Ｓｉ５Ｈ１０）
シクロヘキサシラン（Ｓｉ６Ｈ１２）
シクロヘプタシラン（Ｓｉ７Ｈ１４）
の少なくともいずれか一つから選ばれることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項９】
前記シード層の厚さは、単原子層レベルの厚さであることを特徴とする請求項１から請求項８のいずれか一項に記載の半導体装置の製造方法。
【請求項１０】
前記アミノシラン系ガスのアミノシランは分解させないで、前記下地上に吸着させることを特徴とする請求項１から請求項９のいずれか一項に記載の半導体装置の製造方法。
【請求項１１】
前記下地は、シリコン酸化膜又はシリコン窒化膜を含むことを特徴とする請求項１から請求項１０のいずれか一項に記載の半導体装置の製造方法。
【請求項１２】
半導体装置内部のコンタクトホール及び／又はラインを埋め込むコンタクトホール及び／又はラインの埋め込み方法であって、
（１） 前記コンタクトホール及び／又はラインが形成された層間絶縁膜である下地を加熱し、前記加熱した下地にアミノシラン系ガスを流し、前記下地表面にシード層を形成する工程と、
（２） 前記下地を加熱し、前記加熱した下地表面のシード層にアミノ基を含まないシラン系ガスを供給し、前記アミノ基を含まないシラン系ガスを熱分解させることで、前記シード層上にアモルファスシリコン膜を形成する工程と、
を備えることを特徴とするコンタクトホール及び／又はラインの埋め込み方法。
【請求項１３】
前記（１）工程における前記下地の加熱温度が、前記（２）工程における前記下地の加熱温度よりも低く、
前記（１）工程における前記シード層を形成するための処理時間が、前記（２）工程における前記アモルファスシリコン膜を形成するための処理時間よりも短いことを特徴とする請求項１２に記載のコンタクトホール及び／又はラインの埋め込み方法。
【請求項１４】
前記シード層の厚さが、０．１ｎｍ以上０．３ｎｍ以下であることを特徴とする請求項１２又は請求項１３に記載のコンタクトホール及び／又はラインの埋め込み方法。
【請求項１５】
前記アモルファスシリコン膜の厚さが５０ｎｍ以上１００ｎｍ以下であることを特徴とする請求項１４に記載のコンタクトホール及び／又はラインの埋め込み方法。
【請求項１６】
前記アミノシラン系ガスが、
ＢＡＳ（ブチルアミノシラン）
ＢＴＢＡＳ（ビスターシャリブチルアミノシラン）
ＤＭＡＳ（ジメチルアミノシラン）
ＢＤＭＡＳ（ビスジメチルアミノシラン）
ＴＤＭＡＳ（トリスジメチルアミノシラン）
ＤＥＡＳ（ジエチルアミノシラン）
ＢＤＥＡＳ（ビスジエチルアミノシラン）
ＤＰＡＳ（ジプロピルアミノシラン）、及び
ＤＩＰＡＳ（ジイソプロピルアミノシラン）
の少なくとも一つを含むガスから選ばれ、
前記アミノ基を含まないシラン系ガスが、
ＳｉＨ４
Ｓｉ２Ｈ６
ＳｉｍＨ２ｍ＋２（ただし、ｍは３以上の自然数）の式で表されるシリコンの水素化物、及び
ＳｉｎＨ２ｎ（ただし、ｎは３以上の自然数）の式で表されるシリコンの水素化物
の少なくとも一つを含むガスから選ばれることを特徴とする請求項１２から請求項１５のいずれか一項に記載のコンタクトホール及び／又はラインの埋め込み方法。
【請求項１７】
前記アミノシラン系ガスが、
ＤＩＰＡＳ（ジイソプロピルアミノシラン）
であり、
前記アミノ基を含まないシラン系ガスが、
ＳｉＨ４
Ｓｉ２Ｈ６
のいずれか一つから選ばれることを特徴とする請求項１２から請求項１５のいずれか一項に記載のコンタクトホール及び／又はラインの埋め込み方法。
【請求項１８】
前記アミノシラン系ガスが、
ＴＤＭＡＳ（トリスジメチルアミノシラン）
ＤＥＡＳ（ジエチルアミノシラン）
のいずれか一つから選ばれ、
前記アミノ基を含まないシラン系ガスが、
ＳｉＨ４
Ｓｉ２Ｈ６
のいずれか一つから選ばれることを特徴とする請求項１２から請求項１５のいずれか一項に記載のコンタクトホール及び／又はラインの埋め込み方法。
【請求項１９】
前記ＳｉｍＨ２ｍ＋２（ただし、ｍは３以上の自然数）の式で表されるシリコンの水素化物が、
トリシラン（Ｓｉ３Ｈ８）
テトラシラン（Ｓｉ４Ｈ１０）
ペンタシラン（Ｓｉ５Ｈ１２）
ヘキサシラン（Ｓｉ６Ｈ１４）
ヘプタシラン（Ｓｉ７Ｈ１６）
の少なくとも一つから選ばれ、
前記ＳｉｎＨ２ｎ（ただし、ｎは３以上の自然数）の式で表されるシリコンの水素化物が、
シクロトリシラン（Ｓｉ３Ｈ６）
シクロテトラシラン（Ｓｉ４Ｈ８）
シクロペンタシラン（Ｓｉ５Ｈ１０）
シクロヘキサシラン（Ｓｉ６Ｈ１２）
シクロヘプタシラン（Ｓｉ７Ｈ１４）
の少なくともいずれか一つから選ばれることを特徴とする請求項１６に記載のコンタクトホール及び／又はラインの埋め込み方法。
【請求項２０】
前記シード層の厚さは、単原子層レベルの厚さであることを特徴とする請求項１２から請求項１９のいずれか一項に記載のコンタクトホール及び／又はラインの埋め込み方法。
【請求項２１】
前記アミノシラン系ガスのアミノシランは分解させないで、前記下地上に吸着させることを特徴とする請求項１２から請求項２０のいずれか一項に記載のコンタクトホール及び／又はラインの埋め込み方法。
【請求項２２】
前記下地は、シリコン酸化膜又はシリコン窒化膜を含むことを特徴とする請求項１２から請求項２１のいずれか一項に記載のコンタクトホール及び／又はラインの埋め込み方法。
【請求項１】
半導体装置内部のコンタクトホール及び／又はラインが形成された層間絶縁膜である下地上にアモルファスシリコン膜を含む膜を成膜する半導体装置の製造方法であって、
（１） 前記下地を加熱し、前記加熱した下地にアミノシラン系ガスを流し、前記下地表面にシード層を形成する工程と、
（２） 前記下地を加熱し、前記加熱した下地表面のシード層にアミノ基を含まないシラン系ガスを供給し、前記アミノ基を含まないシラン系ガスを熱分解させることで、前記シード層上にアモルファスシリコン膜を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記（１）工程における前記下地の加熱温度が、前記（２）工程における前記下地の加熱温度よりも低く、
前記（１）工程における前記シード層を形成するための処理時間が、前記（２）工程における前記アモルファスシリコン膜を形成するための処理時間よりも短いことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記シード層の厚さが、０．１ｎｍ以上０．３ｎｍ以下であることを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
【請求項４】
前記アモルファスシリコン膜の厚さが５０ｎｍ以上１００ｎｍ以下であることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記アミノシラン系ガスが、
ＢＡＳ（ブチルアミノシラン）
ＢＴＢＡＳ（ビスターシャリブチルアミノシラン）
ＤＭＡＳ（ジメチルアミノシラン）
ＢＤＭＡＳ（ビスジメチルアミノシラン）
ＴＤＭＡＳ（トリスジメチルアミノシラン）
ＤＥＡＳ（ジエチルアミノシラン）
ＢＤＥＡＳ（ビスジエチルアミノシラン）
ＤＰＡＳ（ジプロピルアミノシラン）、及び
ＤＩＰＡＳ（ジイソプロピルアミノシラン）
の少なくとも一つを含むガスから選ばれ、
前記アミノ基を含まないシラン系ガスが、
ＳｉＨ４
Ｓｉ２Ｈ６
ＳｉｍＨ２ｍ＋２（ただし、ｍは３以上の自然数）の式で表されるシリコンの水素化物、及び
ＳｉｎＨ２ｎ（ただし、ｎは３以上の自然数）の式で表されるシリコンの水素化物
の少なくとも一つを含むガスから選ばれることを特徴とする請求項１から請求項４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記アミノシラン系ガスが、
ＤＩＰＡＳ（ジイソプロピルアミノシラン）
であり、
前記アミノ基を含まないシラン系ガスが、
ＳｉＨ４
Ｓｉ２Ｈ６
のいずれか一つから選ばれることを特徴とする請求項１から請求項４のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
前記アミノシラン系ガスが、
ＴＤＭＡＳ（トリスジメチルアミノシラン）
ＤＥＡＳ（ジエチルアミノシラン）
のいずれか一つから選ばれ、
前記アミノ基を含まないシラン系ガスが、
ＳｉＨ４
Ｓｉ２Ｈ６
のいずれか一つから選ばれることを特徴とする請求項１から請求項４のいずれか一項に記載の半導体装置の製造方法。
【請求項８】
前記ＳｉｍＨ２ｍ＋２（ただし、ｍは３以上の自然数）の式で表されるシリコンの水素化物が、
トリシラン（Ｓｉ３Ｈ８）
テトラシラン（Ｓｉ４Ｈ１０）
ペンタシラン（Ｓｉ５Ｈ１２）
ヘキサシラン（Ｓｉ６Ｈ１４）
ヘプタシラン（Ｓｉ７Ｈ１６）
の少なくとも一つから選ばれ、
前記ＳｉｎＨ２ｎ（ただし、ｎは３以上の自然数）の式で表されるシリコンの水素化物が、
シクロトリシラン（Ｓｉ３Ｈ６）
シクロテトラシラン（Ｓｉ４Ｈ８）
シクロペンタシラン（Ｓｉ５Ｈ１０）
シクロヘキサシラン（Ｓｉ６Ｈ１２）
シクロヘプタシラン（Ｓｉ７Ｈ１４）
の少なくともいずれか一つから選ばれることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項９】
前記シード層の厚さは、単原子層レベルの厚さであることを特徴とする請求項１から請求項８のいずれか一項に記載の半導体装置の製造方法。
【請求項１０】
前記アミノシラン系ガスのアミノシランは分解させないで、前記下地上に吸着させることを特徴とする請求項１から請求項９のいずれか一項に記載の半導体装置の製造方法。
【請求項１１】
前記下地は、シリコン酸化膜又はシリコン窒化膜を含むことを特徴とする請求項１から請求項１０のいずれか一項に記載の半導体装置の製造方法。
【請求項１２】
半導体装置内部のコンタクトホール及び／又はラインを埋め込むコンタクトホール及び／又はラインの埋め込み方法であって、
（１） 前記コンタクトホール及び／又はラインが形成された層間絶縁膜である下地を加熱し、前記加熱した下地にアミノシラン系ガスを流し、前記下地表面にシード層を形成する工程と、
（２） 前記下地を加熱し、前記加熱した下地表面のシード層にアミノ基を含まないシラン系ガスを供給し、前記アミノ基を含まないシラン系ガスを熱分解させることで、前記シード層上にアモルファスシリコン膜を形成する工程と、
を備えることを特徴とするコンタクトホール及び／又はラインの埋め込み方法。
【請求項１３】
前記（１）工程における前記下地の加熱温度が、前記（２）工程における前記下地の加熱温度よりも低く、
前記（１）工程における前記シード層を形成するための処理時間が、前記（２）工程における前記アモルファスシリコン膜を形成するための処理時間よりも短いことを特徴とする請求項１２に記載のコンタクトホール及び／又はラインの埋め込み方法。
【請求項１４】
前記シード層の厚さが、０．１ｎｍ以上０．３ｎｍ以下であることを特徴とする請求項１２又は請求項１３に記載のコンタクトホール及び／又はラインの埋め込み方法。
【請求項１５】
前記アモルファスシリコン膜の厚さが５０ｎｍ以上１００ｎｍ以下であることを特徴とする請求項１４に記載のコンタクトホール及び／又はラインの埋め込み方法。
【請求項１６】
前記アミノシラン系ガスが、
ＢＡＳ（ブチルアミノシラン）
ＢＴＢＡＳ（ビスターシャリブチルアミノシラン）
ＤＭＡＳ（ジメチルアミノシラン）
ＢＤＭＡＳ（ビスジメチルアミノシラン）
ＴＤＭＡＳ（トリスジメチルアミノシラン）
ＤＥＡＳ（ジエチルアミノシラン）
ＢＤＥＡＳ（ビスジエチルアミノシラン）
ＤＰＡＳ（ジプロピルアミノシラン）、及び
ＤＩＰＡＳ（ジイソプロピルアミノシラン）
の少なくとも一つを含むガスから選ばれ、
前記アミノ基を含まないシラン系ガスが、
ＳｉＨ４
Ｓｉ２Ｈ６
ＳｉｍＨ２ｍ＋２（ただし、ｍは３以上の自然数）の式で表されるシリコンの水素化物、及び
ＳｉｎＨ２ｎ（ただし、ｎは３以上の自然数）の式で表されるシリコンの水素化物
の少なくとも一つを含むガスから選ばれることを特徴とする請求項１２から請求項１５のいずれか一項に記載のコンタクトホール及び／又はラインの埋め込み方法。
【請求項１７】
前記アミノシラン系ガスが、
ＤＩＰＡＳ（ジイソプロピルアミノシラン）
であり、
前記アミノ基を含まないシラン系ガスが、
ＳｉＨ４
Ｓｉ２Ｈ６
のいずれか一つから選ばれることを特徴とする請求項１２から請求項１５のいずれか一項に記載のコンタクトホール及び／又はラインの埋め込み方法。
【請求項１８】
前記アミノシラン系ガスが、
ＴＤＭＡＳ（トリスジメチルアミノシラン）
ＤＥＡＳ（ジエチルアミノシラン）
のいずれか一つから選ばれ、
前記アミノ基を含まないシラン系ガスが、
ＳｉＨ４
Ｓｉ２Ｈ６
のいずれか一つから選ばれることを特徴とする請求項１２から請求項１５のいずれか一項に記載のコンタクトホール及び／又はラインの埋め込み方法。
【請求項１９】
前記ＳｉｍＨ２ｍ＋２（ただし、ｍは３以上の自然数）の式で表されるシリコンの水素化物が、
トリシラン（Ｓｉ３Ｈ８）
テトラシラン（Ｓｉ４Ｈ１０）
ペンタシラン（Ｓｉ５Ｈ１２）
ヘキサシラン（Ｓｉ６Ｈ１４）
ヘプタシラン（Ｓｉ７Ｈ１６）
の少なくとも一つから選ばれ、
前記ＳｉｎＨ２ｎ（ただし、ｎは３以上の自然数）の式で表されるシリコンの水素化物が、
シクロトリシラン（Ｓｉ３Ｈ６）
シクロテトラシラン（Ｓｉ４Ｈ８）
シクロペンタシラン（Ｓｉ５Ｈ１０）
シクロヘキサシラン（Ｓｉ６Ｈ１２）
シクロヘプタシラン（Ｓｉ７Ｈ１４）
の少なくともいずれか一つから選ばれることを特徴とする請求項１６に記載のコンタクトホール及び／又はラインの埋め込み方法。
【請求項２０】
前記シード層の厚さは、単原子層レベルの厚さであることを特徴とする請求項１２から請求項１９のいずれか一項に記載のコンタクトホール及び／又はラインの埋め込み方法。
【請求項２１】
前記アミノシラン系ガスのアミノシランは分解させないで、前記下地上に吸着させることを特徴とする請求項１２から請求項２０のいずれか一項に記載のコンタクトホール及び／又はラインの埋め込み方法。
【請求項２２】
前記下地は、シリコン酸化膜又はシリコン窒化膜を含むことを特徴とする請求項１２から請求項２１のいずれか一項に記載のコンタクトホール及び／又はラインの埋め込み方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図７Ａ】
【図７Ｂ】
【図８Ａ】
【図８Ｂ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図７Ａ】
【図７Ｂ】
【図８Ａ】
【図８Ｂ】
【公開番号】特開２０１２−１３８６２７（Ｐ２０１２−１３８６２７Ａ）
【公開日】平成２４年７月１９日（２０１２．７．１９）
【国際特許分類】
【出願番号】特願２０１２−８４１７１（Ｐ２０１２−８４１７１）
【出願日】平成２４年４月２日（２０１２．４．２）
【分割の表示】特願２０１１−４４０１４（Ｐ２０１１−４４０１４）の分割
【原出願日】平成２３年３月１日（２０１１．３．１）
【出願人】（０００２１９９６７）東京エレクトロン株式会社 (5,184)
【Ｆターム（参考）】
【公開日】平成２４年７月１９日（２０１２．７．１９）
【国際特許分類】
【出願日】平成２４年４月２日（２０１２．４．２）
【分割の表示】特願２０１１−４４０１４（Ｐ２０１１−４４０１４）の分割
【原出願日】平成２３年３月１日（２０１１．３．１）
【出願人】（０００２１９９６７）東京エレクトロン株式会社 (5,184)
【Ｆターム（参考）】
[ Back to top ]