【課題】単一のスパッタリングチャンバを用いて基板に形成された開口部内へのＡｌ材料の埋め込みを適切に行えるスパッタリング装置を提供する。
【解決手段】スパッタリング装置１００は、スパッタリングチャンバ３０と、カソードユニット４１およびアノードＡ間の放電によりプラズマを形成可能なプラズマガン４０と、プラズマガン４０から放出されたプラズマ２２を磁界の作用によりシート状に変形可能な磁界発生手段２４Ａ、２４Ｂと、を備える。シートプラズマ２７は、スパッタリングチャンバ３０内の基板３４ＢとＡｌターゲット３５Ｂとの間を通過するように誘導され、シートプラズマ２７中の荷電粒子によってＡｌターゲット３５ＢからスパッタリングされたＡｌ材料が基板３４Ｂの開口部に堆積する際に、Ａｌ堆積膜２００のカバレッジ性が、プラズマ放電電流ＩＤ、ターゲットバイアス電圧ＶＢ、および、ターゲット−基板間距離Ｌに基づいて調整される。 （もっと読む）

【課題】アスペクト比の高い開口部内に空隙を形成することなく銅層を埋め込むことの可能な電気めっき方法を提供すること。
【解決手段】ウェハ上に銅層を形成する方法は、制御システムを有する電気めっきチャンバ内にウェハを配置する段階と、第１期間３０２の間にウェハに対する第１電力を正にパルス化する段階と、第１期間３０２に続く第２期間３０４の間にウェハに対する第２電力を負にパルス化する段階と、第２期間３０４に続く第３期間３０６の間にウェハに対する第３電力を正にパルス化する段階とを備える。 （もっと読む）

【課題】応答特性を向上できる半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、ＧａＮ層１０と第１および第２の絶縁層１３、１４と電極層とＦＰ電極１７とを備える。ＧａＮ層１０は、高欠陥領域１０ａと、高欠陥領域１０ａよりも欠陥密度の低い低欠陥領域１０ｂとを含み、主表面１０ｃを有する。第１の絶縁層１３は、ＧａＮ層１０の主表面１０ｃにおける高欠陥領域１０ａを覆うように形成される。第２の絶縁層１４は、ＧａＮ層１０の主表面１０ａにおける低欠陥領域１０ｂの上に形成され、開口部が形成される。電極層は、開口部の内部に、ＧａＮ層１０の主表面１０ａに接触するように形成される。ＦＰ電極１７は、電極層に接続するとともに、第２の絶縁層１４に重なるように形成される。第１の絶縁層１３は、第２の絶縁層１４を構成する材料の誘電率よりも小さい誘電率を有する材料を含む。 （もっと読む）

【課題】薄膜であっても銅（Ｃｕ）原子の金属シリサイド膜などへの拡散を充分に安定して抑止でき、尚且つ、小さな接触抵抗をもたらす比抵抗の小さな銅（Ｃｕ）からコンタクトプラグを形成できるようにする。
【解決手段】 本発明のコンタクトプラグ１００は、半導体装置の絶縁膜１０４に設けられたコンタクトホール１０５に形成され、コンタクトホール１０５の底部に形成された金属シリサイド膜１０３と、コンタクトホール１０５内で金属シリサイド膜１０３上に形成された酸化マンガン膜１０６と、酸化マンガン膜１０６上に、コンタクトホール１０５を埋め込むように形成された銅プラグ層１０７と、を備え、酸化マンガン膜は非晶質からなる膜である、ことを特徴としている。 （もっと読む）

【課題】耐圧を向上できる半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置は、ＧａＮ層１０と第１の絶縁層１３と第２の絶縁層１４と電極層とＦＰ電極１７とを備えている。ＧａＮ層１０は、高欠陥領域１０ａと、高欠陥領域１０ａよりも欠陥密度の低い低欠陥領域１０ｂとを含み、主表面１０ｃを有する。第１の絶縁層１３は、ＧａＮ層１０の主表面１０ｃにおける高欠陥領域１０ａを覆うように形成されている。第２の絶縁層１４は、ＧａＮ層１０の主表面１０ａにおける低欠陥領域１０ｂの上に形成され、開口部が形成されている。電極層は、開口部の内部に、ＧａＮ層１０の主表面１０ａに接触するように形成されている。ＦＰ電極１７は、電極層に接続するとともに、第２の絶縁層１４に重なるように形成されている。第１の絶縁層１３の厚みＨ１３は、第２の絶縁層１４の厚みＨ１４よりも大きい。 （もっと読む）

【課題】半導体素子及びその形成方法を提供する。
【解決手段】本発明の半導体素子の形成方法は、基板上に半導体構造物及び絶縁パターンを形成し、絶縁パターンの一面によって定義される側壁と半導体構造物の底によって定義される底を有するオープニングを形成し、オープニングを満たす第１金属膜を形成し、第１金属膜を湿式エッチングしてオープニングの側壁を少なくとも一部露出させ、第１金属膜上に第２金属膜を選択的に形成することを含む。 （もっと読む）

【課題】画素部の開口率を高くしながら、駆動回路部の特性を向上させた半導体装置を提供することを課題とする。または、消費電力の低い半導体装置を提供することを課題とする。または、しきい値電圧を制御できる半導体装置を提供することを課題とする。
【解決手段】絶縁面を有する基板と、基板上に設けられた画素部と、画素部を駆動する駆動回路の少なくとも一部を有し、画素部を構成するトランジスタおよび駆動回路を構成するトランジスタは、トップゲートボトムコンタクト型のトランジスタであって、画素部においては、電極および半導体層が透光性を有し、駆動回路における電極は、画素部のトランジスタが有するいずれの電極よりも低抵抗である半導体装置である。 （もっと読む）

【課題】ソース／ドレイン領域のＰＮ接合部とコンタクト間のリーク電流を抑制する。
【解決手段】半導体基板（１）と、半導体基板（１）に形成されたＳＴＩ（Shallow Trench Isolation）構造（２）と、半導体基板（１）に形成され、ＳＴＩ構造（２）に隣接する拡散領域（１２）と、層間絶縁膜（１５）を貫通して拡散領域（１２）とＳＴＩ構造（２）とに到達する接続コンタクト（２０）と、拡散領域（１２）の側面と拡散領域（１２）の下の半導体基板（１）の側面に形成され、接続コンタクト（２０）と拡散領域（１２）の側面とを電気的に絶縁し、かつ、接続コンタクト（２０）と半導体基板（１）の側面とを電気的に絶縁する酸化膜（１９）とを具備する半導体装置を構成する。その半導体装置では、ＳＴＩ素子分離とソース／ドレイン領域のＰＮ接合部分の間のみに選択的に絶縁膜（酸化膜）を形成している。 （もっと読む）

【課題】本発明は、ウエハが反るのを防止できる半導体装置及びその製造方法を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、互いに対向する第１及び第２の主面を有するＧａＡｓ基板と、前記ＧａＡｓ基板の前記第１の主面上に形成され、Ｐｄ、Ｔａ、Ｍｏの少なくとも１つから構成された第１の金属層と、前記第１の金属層上に形成され、Ｎｉ系合金又はＮｉから構成された第２の金属層と、を備えることを特徴とする。 （もっと読む）

【課題】半導体装置の性能を向上させる。
【解決手段】半導体基板１上に複数のロジック用ｐチャネル型ＭＩＳＦＥＴＱｐ１と、複数のロジック用ｎチャネル型ＭＩＳＦＥＴＱｎ１と、複数のメモリ用ｐチャネル型ＭＩＳＦＥＴＱｐ２と、複数のメモリ用ｎチャネル型ＭＩＳＦＥＴＱｎ２とが混載されている。複数のロジック用ｐチャネル型ＭＩＳＦＥＴＱｐ１のうちの少なくとも一部は、シリコンゲルマニウムで構成されたソース・ドレイン領域を有し、複数のロジック用ｎチャネル型ＭＩＳＦＥＴＱｎ１の全ては、それぞれシリコンで構成されたソース・ドレイン領域を有している。複数のメモリ用ｐチャネル型ＭＩＳＦＥＴＱｐ２の全ては、それぞれシリコンで構成されたソース・ドレイン領域を有し、複数のメモリ用ｎチャネル型ＭＩＳＦＥＴＱｎ２の全ては、それぞれシリコンで構成されたソース・ドレイン領域を有している。 （もっと読む）

【課題】高アスペクト比のフィーチャーをタングステン含有材料で充填する。
【解決手段】部分的に製造された半導体基板上の高アスペクト比のフィーチャーをタングステン含有材料で充填する方法が提供される。ある実施形態においては、当該方法は高アスペクト比のフィーチャーにタングステン含有材料を部分的に充填する工程とフィーチャー空洞から部分的に充填された材料を選択的に除去する工程とを有する。これらの方法を用いて処理された基板においては、高アスペクト比のフィーチャーに充填されたタングステン含有材料のステップカバレッジが改善され、シームの大きさが低減する。 （もっと読む）

【課題】電界メッキ法やＣＭＰ法を使わないことで製造コストを落として配線を形成する半導体装置の作製方法を提供する。
【解決手段】絶縁膜を形成する工程と、絶縁膜上にマスクを形成する工程と、選択的にエッチングして絶縁膜に開口部を形成する工程と、マスク上および開口部に第１導電膜を形成する工程と、液滴吐出法により開口部の第１導電膜上に導電材料を含む液滴を滴下する工程と、レーザー光を選択的に照射して導電材料を加熱して第２導電層を形成する工程と、マスク上および第２導電層上に第３導電膜を形成する工程と、マスクを除去すると同時にマスク上に形成された第１導電膜および第３導電膜を除去し、第１導電層および第３導電層を形成する工程とを有する半導体装置の作製方法を提供する。 （もっと読む）

【課題】
太幅配線の添加元素を細幅配線の添加元素とは独立に制御する。
【解決手段】
層間絶縁膜に、第１の幅を有する第１の配線溝および第１の幅より広い第２の幅を有する第２の配線溝を形成し、第１の配線溝および第２の配線溝内に、第１の添加元素を含む第１のシード層を形成し、第１のシード層上に第１の銅層を形成し、第１の配線溝内の第１の銅層および第１のシード層を残存させつつ、第２の配線溝内の第１の銅層および第１のシード層を除去し、その後、第２の配線溝内に、第２の添加元素を含む又は添加元素を含まない第２のシード層を形成し、第２のシード層の上に第２の銅層を形成する。 （もっと読む）

【課題】プラグの上面の形状を工夫することにより、半導体装置の電気的特性において、信頼性の向上を図ることができる技術を提供する。
【解決手段】本願発明におけるプラグＰＬＧは、上面がコンタクト層間絶縁膜ＣＩＬの表面（上面）よりも突出した上に凸のドーム形状をしている。つまり、プラグＰＬＧは、上面が上に凸のドーム形状となっており、コンタクト層間絶縁膜ＣＩＬの上面の高さよりもバリア導体膜ＢＦ１の上端部の高さが高く、かつ、タングステン膜ＷＦの上端部の高さはバリア導体膜ＢＦ１の上端部の高さよりも高くなっている。 （もっと読む）

【課題】比較的簡単な構成で、めっき槽内のめっき液の流れをより均一に調節して、めっき膜の膜厚の面内均一性をより高め、めっき膜の埋込み等をより短時間で確実に行うことができるようにする。
【解決手段】めっき槽の内部に該めっき槽内のめっき液に浸漬されるように配置され、ホルダで保持した被めっき材の被めっき面に向けてめっき液を噴射してめっき槽内にめっき液を供給する複数のめっき液噴射ノズル４０６を有するノズル配管４００を備え、該ノズル配管４００は、縦パイプ４０２と横パイプ４０４とを格子状に組んで構成され、ホルダで保持してめっき槽内にめっき液に浸漬させて配置される被めっき材の被めっき面と平行に横方向及び／または縦方向に移動自在に構成されている。 （もっと読む）

【課題】銅配線とアルミニウム配線との間のバリアを形成するための新規な技術を含む半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板の上方に形成された銅配線上に、絶縁膜を形成する工程と、絶縁膜に凹部を形成し、凹部の底に前記銅配線を露出させる工程と、凹部の底に露出した銅配線上に、２５０℃〜３５０℃の範囲の成膜温度で、フッ化タングステンの供給期間と供給停止期間とを交互に繰り返して、ＣＶＤでタングステン膜を選択的に成膜する工程と、タングステン膜上方に、アルミニウム配線を形成する工程とを有する。 （もっと読む）

【課題】半導体基板上に容易なプロセスにより、微細で、高速なＳＯＩ構造の縦型のＭＩＳＦＥＴを得ること。
【解決手段】半導体基板1上に酸化膜2を介して、下部に配線層3を有する自己整合の横及び縦方向エピタキシャル半導体層からなる凸状構造の半導体層6が設けられ、凸状構造の半導体層6は素子分離領域埋め込み絶縁膜4及び酸化膜2により島状に絶縁分離されている。凸状構造の半導体層6の上部には高濃度及び低濃度ドレイン領域10、9が設けられ、下部には高濃度及び低濃度ソース領域7、8が設けられ、側面にはゲート酸化膜11を介してゲート電極12が設けられ、高濃度ドレイン領域10、下層配線3を介した高濃度ソース領域7及びゲート電極12には、それぞれバリアメタル18を有する導電プラグ19を介してバリアメタル21を有するCu配線22が接続されている自己整合連続縦横エピタキシャル成長法によるＭＩＳＦＥＴ。 （もっと読む）

【課題】配線に断線が発生することを抑制し、かつエレクトロマイグレーションに対する耐性、及び熱ストレスに起因したボイドの発生に対する耐性を配線に持たせる。
【解決手段】第２導電パターン１０４は端が第１導電パターン１００につながっており、第１導電パターン１００より幅が細い。第１導電パターン１００及び第２導電パターン１０４は、シード層１１０及びメッキ層１２０を有する。シード層１１０及びメッキ層１２０は、それぞれ銅により形成されている。メッキ層１２０は、底層に、表層より結晶粒が小さい小粒層１２２を有している。そして第２導電パターン１０４を形成するメッキ層１２０は、小粒層１２２を、第１導電パターン１００を形成するメッキ層１２０より厚く有している。 （もっと読む）

【課題】応力ライナによるコンタクト形成の問題が起きない、相補型金属酸化膜半導体（ＣＭＯＳ）デバイスの製造方法を提供する。
【解決手段】シリコン基板層上の二酸化シリコン層１０２と、凹んだソース／ドレイン・トレンチを有する相補型金属酸化膜半導体（ＣＭＯＳ）デバイスを準備し、凹んだソース／ドレイン・トレンチ内に窒化物応力ライナ１０４を堆積し、その上に酸化物層１０６を堆積する。ＣＭＯＳデバイスをハンドリング・ウェハ上に置きシリコン基板層を除去し二酸化シリコン層１０２をエッチングしてソース／ドレイン領域１７０の一部に当接する開口部を形成しコンタクト１８０を形成する。 （もっと読む）

【課題】多層配線を有する半導体装置の信頼性を向上させる。
【解決手段】シリコン基板１上に第１配線用絶縁膜ＩＭ１を形成し、第１配線用絶縁膜ＩＭ１に配線溝ＴＭ１を形成する。その後、配線溝ＴＭ１に銅を主体とする導体膜を埋め込むことで配線ＭＷ１を形成する。続いて、配線ＭＷ１上にキャップ導体膜ＭＣ１を形成した後、キャップ導体膜ＭＣ１に表面研磨を施す。特に、キャップ導体膜ＭＣ１はＡＬＤ法によって配線ＭＷ１上に選択的に形成する。 （もっと読む）