半導体装置及び半導体装置の製造方法
【課題】配線に断線が発生することを抑制し、かつエレクトロマイグレーションに対する耐性、及び熱ストレスに起因したボイドの発生に対する耐性を配線に持たせる。
【解決手段】第２導電パターン１０４は端が第１導電パターン１００につながっており、第１導電パターン１００より幅が細い。第１導電パターン１００及び第２導電パターン１０４は、シード層１１０及びメッキ層１２０を有する。シード層１１０及びメッキ層１２０は、それぞれ銅により形成されている。メッキ層１２０は、底層に、表層より結晶粒が小さい小粒層１２２を有している。そして第２導電パターン１０４を形成するメッキ層１２０は、小粒層１２２を、第１導電パターン１００を形成するメッキ層１２０より厚く有している。
【解決手段】第２導電パターン１０４は端が第１導電パターン１００につながっており、第１導電パターン１００より幅が細い。第１導電パターン１００及び第２導電パターン１０４は、シード層１１０及びメッキ層１２０を有する。シード層１１０及びメッキ層１２０は、それぞれ銅により形成されている。メッキ層１２０は、底層に、表層より結晶粒が小さい小粒層１２２を有している。そして第２導電パターン１０４を形成するメッキ層１２０は、小粒層１２２を、第１導電パターン１００を形成するメッキ層１２０より厚く有している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線層絶縁膜に埋め込まれた導電パターンを有する半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置に用いられる配線の一つに銅配線がある。銅配線は、一般的に以下の方法により形成されている。まず、絶縁膜に配線溝を形成する。次いで、配線溝及び絶縁膜上にメッキ用のシード層を形成し、次いで、このシード層を用いたメッキ法により、配線溝中及び絶縁膜上にメッキ層を形成する。その後、絶縁膜上のメッキ層及びシード層をＣＭＰ（Chemical Mechanical Polishing）法を用いて除去する（例えば特許文献１）。
【０００３】
銅配線はメッキ法により形成するため、その結晶粒によって特性が変わる。例えば特許文献２及び３には、下層部の結晶粒を上層部の結晶粒より小さくすることが記載されている。また特許文献４には、メッキ層の結晶粒径を大きくするために、基板上に連続性を有する第１の金属膜を形成し、この第１の金属膜上に不連続性を有する第２の金属膜を形成し、その後メッキ層を形成することが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２５７９７９号公報
【特許文献２】特開平３−２９３７６６号公報
【特許文献３】特開平３―２２５３４号公報
【特許文献４】特開２０００−５８４８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年は半導体装置の微細化が進み、これに伴って配線の微細化も進んでいる。一方で、半導体装置の配線のうち、例えば電源配線やコンタクトやビアと接続する部分などは、一定の幅を確保する必要があるものもある。このため、太い導電パターンから細い導電パターンが延伸する構造を有する半導体装置が出てきている。本発明者らが検討した結果、図９（ａ）の平面ＴＥＭ像及び図９（ｂ）の断面ＴＥＭ像に示すように、太い導電パターン３００から細い導電パターン３０２が延伸している場合、細い導電パターン３０２のうち太い導電パターン３００への接続部の近傍において、断線３１０が生じやすいことが判明した。この傾向は、半導体装置の微細化がさらに進むとさらに大きくなると考えられる。一方で、導電パターンには、エレクトロマイグレーションに対する耐性、及び熱ストレスに起因したボイドの発生に対する耐性が求められる。
【課題を解決するための手段】
【０００６】
本発明によれば、配線層絶縁膜に埋め込まれた第１の幅を有する第１導電パターンと、
前記配線層絶縁膜に埋め込まれ、一端が前記第１導電パターンに接続され、前記第１の幅より細い第２の幅を有する第２導電パターンと、
を備え、
前記第１導電パターン及び前記第２導電パターンは、
シード層と、
前記シード層上に形成されたメッキ層と、
を有し、
前記メッキ層は、底層に、表層より結晶粒が小さい小粒層を有しており、
前記第２導電パターンを形成する前記メッキ層の前記小粒層は、前記第１導電パターンを形成する前記メッキ層の前記小粒層より厚い半導体装置が提供される。
【０００７】
第２導電パターンは第１導電パターンから延伸しており、また第１導電パターンより幅が細い。このため、第２導電パターンは、第１導電パターンへの接続部の近傍において断線しやすい。この理由は、以下のように考えられる。まず、第２導電パターンが細いと第２導電パターンにおいてメッキ層の結晶粒が成長しにくいため、第１導電パターンと結晶粒の大きさに差が生じる。この結果、第２導電パターンと第１導電パターンの接続部の抵抗が高くなる。このため、第２導電パターンと第１導電パターンの接続部においてジュール熱が発生するが、第２導電パターンは、第１導電パターンより細いため、温度が高くなりやすい。このため、第２導電パターンのうち第１導電パターンへの接続部の近傍に熱ストレスが加わり、この部分で断線が生じる。
【０００８】
これに対して本発明では、メッキ層は、底層に、表層より結晶粒が小さい小粒層を有している。このため、小粒層では第１導電パターンと第２導電パターンの間で結晶粒に差が生じることが抑制される。従って、第２導電パターンのうち第１導電パターンへの接続部の近傍において断線が生じることを抑制できる。
【０００９】
また第１導電パターンは第２導電パターンより幅が広いため、熱ストレスに起因してボイドが発生しやすい。このボイドは、結晶粒が小さいと生じやすくなる。これに対して本発明では、小粒層の厚さは、第２導電パターンのほうが第１導電パターンより厚い。このため、第１導電パターンの平均の結晶粒径が大きくなり、これによって第１導電パターンにおいてストレスに起因してボイドが発生することを抑制できる。
【００１０】
また、エレクトロマイグレーションに起因する破壊はメッキ層の表面で生じやすい。本発明ではメッキ層の表層の結晶粒は小さくならないため、第１導電パターン及び第２導電パターンそれぞれのエレクトロマイグレーション耐性が向上する。
【００１１】
本発明によれば、配線層絶縁膜に、第１の幅を有する第１溝と、一端が前記第１溝に接続され、前記第１の幅より細い第２の幅を有する配線形成用の第２溝と、を形成する工程と、
前記第１溝及び前記第２溝にシード層を形成する工程と、
前記シード層をシードとしてメッキを行い、表層より粒径が小さい小粒層を底部に有するメッキ層で前記第１溝及び前記第２溝を埋め込む工程と、
前記メッキ層をアニール処理する工程と、
前記配線層絶縁膜上に位置する前記メッキ層を除去する工程と、
を備え、
前記メッキ層で前記第１溝及び前記第２溝を埋め込む工程において、前記第２溝における前記小粒層の高さを、前記第１溝における前記小粒層の高さより高くする半導体装置の製造方法が提供される。
【発明の効果】
【００１２】
本発明によれば、太い導電パターンから細い導電パターンが延伸している場合においても、細い導電パターンのうち太い導電パターンへの接続部の近傍において断線が生じることを抑制できる。また、導電パターンに、エレクトロマイグレーションに対する耐性、及び熱ストレスに起因したボイドの発生に対する耐性を持たせることができる。
【図面の簡単な説明】
【００１３】
【図１】（ａ）は図２に示した半導体装置が有する配線の平面図であり、（ｂ）は（ａ）のＡ−Ａ´断面図である。
【図２】第１の実施形態に係る半導体装置の構成を示す断面図である。
【図３】各図は図１及び図２に示した半導体装置の製造方法を示す断面図である。
【図４】各図は図１及び図２に示した半導体装置の製造方法を示す断面図である。
【図５】図１及び図２に示した半導体装置の製造方法を示す断面図である。
【図６】（ａ）は第２の実施形態に係る半導体装置が有する配線の平面図であり、（ｂ）は（ａ）のＡ−Ａ´断面図である。
【図７】（ａ）は実施例に係る第１導電パターンの断面ＴＥＭ像であり、（ｂ）は実施例に係る第２導電パターンの断面ＴＥＭ像である。
【図８】第２導電パターンのうち第１導電パターンへの接続部の近傍において断線が生じる割合を、実施例と比較例とで比較した結果を示すグラフである。
【図９】（ａ）、（ｂ）は、それぞれ本発明の課題を示す平面ＴＥＭ像及び断面ＴＥＭ像である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１５】
（第１の実施形態）
図２は、第１の実施形態に係る半導体装置の構成を示す断面図である。図１（ａ）は、図２に示した半導体装置が有する配線の平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ´断面図である。なお図２は、図１（ａ）のＡ−Ａ´断面に対応している。
【００１６】
この半導体装置は、図２に示すように、配線層絶縁膜２１０に埋め込まれた第１導電パターン１００と、配線層絶縁膜２１０に埋め込まれた第２導電パターン１０４とを備えている。第２導電パターン１０４は、図１（ａ）に示すように、一端が第１導電パターン１００に接続している。第１導電パターン１００は第１の幅を有しており、第２導電パターン１０４は、第１の幅より細い第２の幅を有している。本実施形態において第１導電パターン１００は、電源ラインである。そして第２導電パターン１０４は、第１導電パターン１００から分岐した配線である。第１導電パターン１００の幅すなわち第１の幅は、例えば２００ｎｍ以上であり、第２導電パターン１０４の幅すなわち第２の幅は、例えば１２０ｎｍ以下である。
【００１７】
第１導電パターン１００及び第２導電パターン１０４は、図１（ｂ）に示すように、シード層１１０及びメッキ層１２０を有する。本実施形態においてシード層１１０及びメッキ層１２０は、それぞれ銅により形成されている。メッキ層１２０は、底層に、表層より結晶粒が小さい小粒層１２２を有している。そして第２導電パターン１０４を形成するメッキ層１２０は、小粒層１２２を、第１導電パターン１００を形成するメッキ層１２０より厚く有している。
【００１８】
本実施形態では、小粒層１２２の上には一つの導電層１２４を有している。導電層１２４の結晶粒は、小粒層１２２の結晶粒より大きい。小粒層１２２の結晶粒の平均値は、第２導電パターン１０４の幅より小さく、例えば２ｎｍ以下である。また導電層１２４の結晶粒の平均値は、例えば第２導電パターン１０４の幅の５０％以上であり、例えば６０ｎｍ以上である。小粒層１２２及び導電層１２４の結晶粒は、例えば断面ＴＥＭ像を用いて測定することができる。
【００１９】
小粒層１２２及び導電層１２４は有機物を含んでいる。この有機物は、炭素（Ｃ）及び硫黄（Ｓ）を含んでおり、メッキ液中に添加剤として添加されていたものである。小粒層１２２におけるこの有機物の濃度は、導電層１２４におけるこの有機物の濃度より多くなっている。これは、後述するようにメッキ層１２０を形成している途中でメッキ条件を変更することで、小粒層１２２と導電層１２４とを作り分けていることに起因している。
【００２０】
本実施形態において第１導電パターン１００及び第２導電パターン１０４は、デュアルダマシン法により形成されている。そして第２導電パターン１０４の底面に接続しているプラグ１３０は、小粒層１２２により形成されている。プラグ１３０は、配線層絶縁膜２１０の下に位置する層間絶縁膜２００に埋め込まれている。なお図示していないが、第１導電パターン１００の底面に接続しているプラグがある場合、このプラグも小粒層１２２により形成される。
【００２１】
また図２に示すように、配線層絶縁膜２１０、第１導電パターン１００、及び第２導電パターン１０４上には、層間絶縁膜２２０及び配線層絶縁膜２３０がこの順に形成されている。配線層絶縁膜２３０には配線１４４が埋め込まれている。配線１４４と第１導電パターン１００は、ビアプラグ１４２によって接続されている。ビアプラグ１４２は、層間絶縁膜２２０に埋め込まれている。配線１４４とビアプラグ１４２は、例えばデュアルダマシン法により形成されている。
【００２２】
図３、図４、及び図５の各図は、図１及び図２に示した半導体装置の製造方法を示す断面図であり、図１のＢ−Ｂ´断面図に相当している。
【００２３】
まず図３（ａ）に示すように、層間絶縁膜２００上にエッチングストッパー膜（図示せず）及び配線層絶縁膜２１０を形成する。次いで、層間絶縁膜２００及び配線層絶縁膜２１０を選択的にエッチングすることにより、第１溝１０１、第２溝１０２、及び接続孔１０３を形成する。第１溝１０１は、第１導電パターン１００を埋め込むための溝である。第２溝１０２は、第２導電パターン１０４を埋め込むための溝であり、一端が第１溝１０１に接続している。第１溝１０１は第１の幅を有しており、第２溝１０２は、第１の幅より細い第２の幅を有している。接続孔１０３は第２溝１０２の底面に形成されており、後述する工程においてプラグ１３０が埋め込まれる。
【００２４】
なお、第１溝１０１、第２溝１０２、及び接続孔１０３は、例えばビアファースト法により形成されるが、その他の方法、例えばミドルファースト法（ビアの一部を形成してから配線溝を形成し、さらにビアを貫通させる方法）により形成されても良い。
【００２５】
次いで図３（ｂ）に示すように、第１溝１０１の側面及び底面、第２溝１０２の側面及び底面、接続孔１０３の側面及び底面、並びに配線層絶縁膜２１０の表面に、バリアメタル膜（図示せず）及びシード層１１０をスパッタリング法により形成する。バリアメタル膜は、例えばＴａＮの上にＴａを積層した膜である。シード層１１０の厚さは、例えば２ｎｍ以上５ｎｍ以下である。
【００２６】
次いで図４（ａ）に示すように、シード層１１０をシードとしてメッキを行う。これにより、シード層１１０上には小粒層１２２が成長する。この工程において、幅が広い第１溝１０１においては、メッキはシード層１１０の全面において略均等な速度で成長する。これに対して幅が狭い第２溝１０２においては、メッキはシード層１１０のうち溝１０２の底面に位置している部分から成長するため、溝１０２の底面に位置する部分が厚くなる。このため、接続孔１０３が埋まり、かつ第２溝１０２における小粒層１２２の厚さが第１溝１０１における小粒層１２２の厚さより厚くすることができる。
【００２７】
次いで図４（ｂ）に示すように、メッキ形成用の電流を増加させるようにメッキ条件を変更することにより、小粒層１２２の上に導電層１２４を形成する。上記したように、導電層１２４の結晶粒は小粒層１２２の結晶粒より大きい。なお、小粒層１２２及び導電層１２４が電界メッキ法により形成される場合、メッキ形成用の電流を途中で増加させることにより、小粒層１２２と導電層１２４を連続して形成することができる。
【００２８】
なお、メッキ形成用の電流が増加すると、メッキ層の成長速度が速くなるため、メッキ液に添加剤として含まれる有機物の量がメッキ層に含まれにくくなる。このため、導電層１２４に含まれる有機物の量は、小粒層１２２に含まれる有機物の量より少なくなる。
【００２９】
その後、窒素ガス及び水素ガスの雰囲気下でメッキ層１２０にアニール処理を行い、メッキ層１２０の結晶粒を大きくする。なお、小粒層１２２は、導電層１２４と比較して有機物の量が多いため、結晶粒が成長しにくい。
【００３０】
次いで図５に示すように、配線層絶縁膜２１０上に位置する導電層１２４、小粒層１２２、及びシード層１１０をＣＭＰ（Chemical Mechanical Polishing）法により研磨して除去する。これにより、第１導電パターン１００、第２導電パターン１０４、及びプラグ１３０が形成される。
【００３１】
その後、層間絶縁膜２２０、配線層絶縁膜２３０、並びにビアプラグ１４２及び配線１４４を形成する。
【００３２】
次に、本実施形態における作用及び効果について説明する。第２導電パターン１０４が細いと第１導電パターン１００と結晶粒の大きさに差が生じやすい。これらの間の結晶粒の大きさに差があると、第２導電パターン１０４と第１導電パターン１００の接続部の抵抗が高くなる。このため、第２導電パターン１０４と第１導電パターン１００の接続部においてジュール熱が発生するが、第２導電パターン１０４は、第１導電パターン１００より細いため、温度が高くなりやすい。このため、第２導電パターン１０４のうち第１導電パターン１００への接続部の近傍に熱ストレスが加わり、この部分で断線が生じやすくなる。
【００３３】
これに対して本実施形態では、第１導電パターン１００及び第２導電パターン１０４を形成するメッキ層１２０は、底層に小粒層１２２を有している。小粒層１２２は、小粒層１２２の上に位置する導電層１２４より結晶粒が小さい。このため、小粒層１２２において第１導電パターン１００と第２導電パターン１０４と結晶粒に差が生じることが抑制される。従って、第２導電パターン１０４のうち第１導電パターン１００への接続部の近傍において断線が生じることを抑制できる。
【００３４】
またエレクトロマイグレーションに起因した導電パターンの破壊は、メッキ層１２０の表層で発生しやすい。これに対して本実施形態では、メッキ層１２０の表層は導電層１２４により形成されており、小粒層１２２より結晶粒が大きい。このため、第１導電パターン１００及び第２導電パターン１０４それぞれのエレクトロマイグレーション耐性が向上する。
【００３５】
また、第１導電パターン１００は、第２導電パターン１０４より幅が広いため、熱などのストレスに起因してボイドが発生しやすくなる。本実施形態では第１導電パターン１００の小粒層１２２が薄いため、平均の結晶粒径が大きくなる。このため、第１導電パターン１００に上記したボイドが発生することを抑制できる。
【００３６】
また層間絶縁膜２００がＳｉＯＣ膜、ＳｉＣＯＨ膜、またはこれらのポーラス膜などの低誘電率膜で形成されている場合、層間絶縁膜２００が半導体装置の製造工程中で熱膨張及び熱収縮を繰り返し、プラグ１３０に大きなストレスが加わる。プラグ１３０に大きなストレスが加わると、プラグ１３０に、クリープ破壊によるクラックが発生することがある。これに対して本実施形態では、プラグ１３０は小粒層１２２により形成されているため、クリープに対する耐性が向上し、クラックが発生しにくくなる。
【００３７】
（第２の実施形態）
図６（ａ）は、第２の実施形態に係る半導体装置の要部を示す平面図であり、図６（ｂ）は図６（ａ）のＡ−Ａ´断面図である。本実施形態に係る半導体装置は、第１導電パターン１００が配線ではなく、接続用パッドである点を除いて、第１の実施形態に係る半導体装置と同様である。
【００３８】
すなわち本実施形態において、配線１４４及びビアプラグ１４２（図２を参照）に適用されるデザインルールにおける最小幅は、第２導電パターン１０４に適用されるデザインルールにおける最小幅より太い。このため、ビアプラグ１４２の幅は第２導電パターン１０４の幅より大きくなり、ビアプラグ１４２を接続すべき接続パッドが必要になる。そして第１導電パターン１００は、配線である第２導電パターン１０４の端部に設けられた矩形のパターンで構成される接続パッドであり、第２導電パターン１０４の表面に接続すべきビアプラグ１４２に接続している。
【００３９】
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
【００４０】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば上記した各実施形態では、メッキ層１２０を、小粒層１２２と導電層１２４の２層構造にしたが、小粒層１２２の上に複数の導電層を形成しても良い。この場合、複数の導電層は、上に行くに従って結晶粒が大きくなるように形成される。
【００４１】
（実施例）
第１の実施形態に示した方法により、第２の実施形態に係る第１導電パターン１００及び第２導電パターン１０４を形成した。第１導電パターン１００の幅を３００ｎｍとして、第２導電パターン１０４の幅を１００ｎｍとした。また比較例として、シード層１１０及び導電層１２４のみからなる第１導電パターン１００及び第２導電パターン１０４を形成した。
【００４２】
図７（ａ）は実施例に係る第１導電パターン１００の断面ＴＥＭ像であり、図７（ｂ）は実施例に係る第２導電パターン１０４の断面ＴＥＭ像である。これらの像から、第１の実施形態に示した方法により、第２導電パターン１０４における小粒層１２２の厚さを、第１導電パターン１００における小粒層１２２の厚さより薄くできることが示された。
【００４３】
図８は、第２導電パターン１０４のうち第１導電パターン１００への接続部の近傍において断線が生じる割合を、実施例と比較例とで比較した結果を示すグラフである。図８において横軸は時間であり、縦軸は断線が発生する割合である。また本図における試験条件は、加速試験となるような条件とした。本図から、実施例においては断線が発生することが抑制されることが示された。
【符号の説明】
【００４４】
１００ 第１導電パターン
１０１ 第１溝
１０２ 第２溝
１０３ 接続孔
１０４ 第２導電パターン
１１０ シード層
１２０ メッキ層
１２２ 小粒層
１２４ 導電層
１３０ プラグ
１４２ ビアプラグ
１４４ 配線
２００ 層間絶縁膜
２１０ 配線層絶縁膜
２２０ 層間絶縁膜
２３０ 配線層絶縁膜
３００ 導電パターン
３０２ 導電パターン
３１０ 断線
【技術分野】
【０００１】
本発明は、配線層絶縁膜に埋め込まれた導電パターンを有する半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置に用いられる配線の一つに銅配線がある。銅配線は、一般的に以下の方法により形成されている。まず、絶縁膜に配線溝を形成する。次いで、配線溝及び絶縁膜上にメッキ用のシード層を形成し、次いで、このシード層を用いたメッキ法により、配線溝中及び絶縁膜上にメッキ層を形成する。その後、絶縁膜上のメッキ層及びシード層をＣＭＰ（Chemical Mechanical Polishing）法を用いて除去する（例えば特許文献１）。
【０００３】
銅配線はメッキ法により形成するため、その結晶粒によって特性が変わる。例えば特許文献２及び３には、下層部の結晶粒を上層部の結晶粒より小さくすることが記載されている。また特許文献４には、メッキ層の結晶粒径を大きくするために、基板上に連続性を有する第１の金属膜を形成し、この第１の金属膜上に不連続性を有する第２の金属膜を形成し、その後メッキ層を形成することが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２５７９７９号公報
【特許文献２】特開平３−２９３７６６号公報
【特許文献３】特開平３―２２５３４号公報
【特許文献４】特開２０００−５８４８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年は半導体装置の微細化が進み、これに伴って配線の微細化も進んでいる。一方で、半導体装置の配線のうち、例えば電源配線やコンタクトやビアと接続する部分などは、一定の幅を確保する必要があるものもある。このため、太い導電パターンから細い導電パターンが延伸する構造を有する半導体装置が出てきている。本発明者らが検討した結果、図９（ａ）の平面ＴＥＭ像及び図９（ｂ）の断面ＴＥＭ像に示すように、太い導電パターン３００から細い導電パターン３０２が延伸している場合、細い導電パターン３０２のうち太い導電パターン３００への接続部の近傍において、断線３１０が生じやすいことが判明した。この傾向は、半導体装置の微細化がさらに進むとさらに大きくなると考えられる。一方で、導電パターンには、エレクトロマイグレーションに対する耐性、及び熱ストレスに起因したボイドの発生に対する耐性が求められる。
【課題を解決するための手段】
【０００６】
本発明によれば、配線層絶縁膜に埋め込まれた第１の幅を有する第１導電パターンと、
前記配線層絶縁膜に埋め込まれ、一端が前記第１導電パターンに接続され、前記第１の幅より細い第２の幅を有する第２導電パターンと、
を備え、
前記第１導電パターン及び前記第２導電パターンは、
シード層と、
前記シード層上に形成されたメッキ層と、
を有し、
前記メッキ層は、底層に、表層より結晶粒が小さい小粒層を有しており、
前記第２導電パターンを形成する前記メッキ層の前記小粒層は、前記第１導電パターンを形成する前記メッキ層の前記小粒層より厚い半導体装置が提供される。
【０００７】
第２導電パターンは第１導電パターンから延伸しており、また第１導電パターンより幅が細い。このため、第２導電パターンは、第１導電パターンへの接続部の近傍において断線しやすい。この理由は、以下のように考えられる。まず、第２導電パターンが細いと第２導電パターンにおいてメッキ層の結晶粒が成長しにくいため、第１導電パターンと結晶粒の大きさに差が生じる。この結果、第２導電パターンと第１導電パターンの接続部の抵抗が高くなる。このため、第２導電パターンと第１導電パターンの接続部においてジュール熱が発生するが、第２導電パターンは、第１導電パターンより細いため、温度が高くなりやすい。このため、第２導電パターンのうち第１導電パターンへの接続部の近傍に熱ストレスが加わり、この部分で断線が生じる。
【０００８】
これに対して本発明では、メッキ層は、底層に、表層より結晶粒が小さい小粒層を有している。このため、小粒層では第１導電パターンと第２導電パターンの間で結晶粒に差が生じることが抑制される。従って、第２導電パターンのうち第１導電パターンへの接続部の近傍において断線が生じることを抑制できる。
【０００９】
また第１導電パターンは第２導電パターンより幅が広いため、熱ストレスに起因してボイドが発生しやすい。このボイドは、結晶粒が小さいと生じやすくなる。これに対して本発明では、小粒層の厚さは、第２導電パターンのほうが第１導電パターンより厚い。このため、第１導電パターンの平均の結晶粒径が大きくなり、これによって第１導電パターンにおいてストレスに起因してボイドが発生することを抑制できる。
【００１０】
また、エレクトロマイグレーションに起因する破壊はメッキ層の表面で生じやすい。本発明ではメッキ層の表層の結晶粒は小さくならないため、第１導電パターン及び第２導電パターンそれぞれのエレクトロマイグレーション耐性が向上する。
【００１１】
本発明によれば、配線層絶縁膜に、第１の幅を有する第１溝と、一端が前記第１溝に接続され、前記第１の幅より細い第２の幅を有する配線形成用の第２溝と、を形成する工程と、
前記第１溝及び前記第２溝にシード層を形成する工程と、
前記シード層をシードとしてメッキを行い、表層より粒径が小さい小粒層を底部に有するメッキ層で前記第１溝及び前記第２溝を埋め込む工程と、
前記メッキ層をアニール処理する工程と、
前記配線層絶縁膜上に位置する前記メッキ層を除去する工程と、
を備え、
前記メッキ層で前記第１溝及び前記第２溝を埋め込む工程において、前記第２溝における前記小粒層の高さを、前記第１溝における前記小粒層の高さより高くする半導体装置の製造方法が提供される。
【発明の効果】
【００１２】
本発明によれば、太い導電パターンから細い導電パターンが延伸している場合においても、細い導電パターンのうち太い導電パターンへの接続部の近傍において断線が生じることを抑制できる。また、導電パターンに、エレクトロマイグレーションに対する耐性、及び熱ストレスに起因したボイドの発生に対する耐性を持たせることができる。
【図面の簡単な説明】
【００１３】
【図１】（ａ）は図２に示した半導体装置が有する配線の平面図であり、（ｂ）は（ａ）のＡ−Ａ´断面図である。
【図２】第１の実施形態に係る半導体装置の構成を示す断面図である。
【図３】各図は図１及び図２に示した半導体装置の製造方法を示す断面図である。
【図４】各図は図１及び図２に示した半導体装置の製造方法を示す断面図である。
【図５】図１及び図２に示した半導体装置の製造方法を示す断面図である。
【図６】（ａ）は第２の実施形態に係る半導体装置が有する配線の平面図であり、（ｂ）は（ａ）のＡ−Ａ´断面図である。
【図７】（ａ）は実施例に係る第１導電パターンの断面ＴＥＭ像であり、（ｂ）は実施例に係る第２導電パターンの断面ＴＥＭ像である。
【図８】第２導電パターンのうち第１導電パターンへの接続部の近傍において断線が生じる割合を、実施例と比較例とで比較した結果を示すグラフである。
【図９】（ａ）、（ｂ）は、それぞれ本発明の課題を示す平面ＴＥＭ像及び断面ＴＥＭ像である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１５】
（第１の実施形態）
図２は、第１の実施形態に係る半導体装置の構成を示す断面図である。図１（ａ）は、図２に示した半導体装置が有する配線の平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ´断面図である。なお図２は、図１（ａ）のＡ−Ａ´断面に対応している。
【００１６】
この半導体装置は、図２に示すように、配線層絶縁膜２１０に埋め込まれた第１導電パターン１００と、配線層絶縁膜２１０に埋め込まれた第２導電パターン１０４とを備えている。第２導電パターン１０４は、図１（ａ）に示すように、一端が第１導電パターン１００に接続している。第１導電パターン１００は第１の幅を有しており、第２導電パターン１０４は、第１の幅より細い第２の幅を有している。本実施形態において第１導電パターン１００は、電源ラインである。そして第２導電パターン１０４は、第１導電パターン１００から分岐した配線である。第１導電パターン１００の幅すなわち第１の幅は、例えば２００ｎｍ以上であり、第２導電パターン１０４の幅すなわち第２の幅は、例えば１２０ｎｍ以下である。
【００１７】
第１導電パターン１００及び第２導電パターン１０４は、図１（ｂ）に示すように、シード層１１０及びメッキ層１２０を有する。本実施形態においてシード層１１０及びメッキ層１２０は、それぞれ銅により形成されている。メッキ層１２０は、底層に、表層より結晶粒が小さい小粒層１２２を有している。そして第２導電パターン１０４を形成するメッキ層１２０は、小粒層１２２を、第１導電パターン１００を形成するメッキ層１２０より厚く有している。
【００１８】
本実施形態では、小粒層１２２の上には一つの導電層１２４を有している。導電層１２４の結晶粒は、小粒層１２２の結晶粒より大きい。小粒層１２２の結晶粒の平均値は、第２導電パターン１０４の幅より小さく、例えば２ｎｍ以下である。また導電層１２４の結晶粒の平均値は、例えば第２導電パターン１０４の幅の５０％以上であり、例えば６０ｎｍ以上である。小粒層１２２及び導電層１２４の結晶粒は、例えば断面ＴＥＭ像を用いて測定することができる。
【００１９】
小粒層１２２及び導電層１２４は有機物を含んでいる。この有機物は、炭素（Ｃ）及び硫黄（Ｓ）を含んでおり、メッキ液中に添加剤として添加されていたものである。小粒層１２２におけるこの有機物の濃度は、導電層１２４におけるこの有機物の濃度より多くなっている。これは、後述するようにメッキ層１２０を形成している途中でメッキ条件を変更することで、小粒層１２２と導電層１２４とを作り分けていることに起因している。
【００２０】
本実施形態において第１導電パターン１００及び第２導電パターン１０４は、デュアルダマシン法により形成されている。そして第２導電パターン１０４の底面に接続しているプラグ１３０は、小粒層１２２により形成されている。プラグ１３０は、配線層絶縁膜２１０の下に位置する層間絶縁膜２００に埋め込まれている。なお図示していないが、第１導電パターン１００の底面に接続しているプラグがある場合、このプラグも小粒層１２２により形成される。
【００２１】
また図２に示すように、配線層絶縁膜２１０、第１導電パターン１００、及び第２導電パターン１０４上には、層間絶縁膜２２０及び配線層絶縁膜２３０がこの順に形成されている。配線層絶縁膜２３０には配線１４４が埋め込まれている。配線１４４と第１導電パターン１００は、ビアプラグ１４２によって接続されている。ビアプラグ１４２は、層間絶縁膜２２０に埋め込まれている。配線１４４とビアプラグ１４２は、例えばデュアルダマシン法により形成されている。
【００２２】
図３、図４、及び図５の各図は、図１及び図２に示した半導体装置の製造方法を示す断面図であり、図１のＢ−Ｂ´断面図に相当している。
【００２３】
まず図３（ａ）に示すように、層間絶縁膜２００上にエッチングストッパー膜（図示せず）及び配線層絶縁膜２１０を形成する。次いで、層間絶縁膜２００及び配線層絶縁膜２１０を選択的にエッチングすることにより、第１溝１０１、第２溝１０２、及び接続孔１０３を形成する。第１溝１０１は、第１導電パターン１００を埋め込むための溝である。第２溝１０２は、第２導電パターン１０４を埋め込むための溝であり、一端が第１溝１０１に接続している。第１溝１０１は第１の幅を有しており、第２溝１０２は、第１の幅より細い第２の幅を有している。接続孔１０３は第２溝１０２の底面に形成されており、後述する工程においてプラグ１３０が埋め込まれる。
【００２４】
なお、第１溝１０１、第２溝１０２、及び接続孔１０３は、例えばビアファースト法により形成されるが、その他の方法、例えばミドルファースト法（ビアの一部を形成してから配線溝を形成し、さらにビアを貫通させる方法）により形成されても良い。
【００２５】
次いで図３（ｂ）に示すように、第１溝１０１の側面及び底面、第２溝１０２の側面及び底面、接続孔１０３の側面及び底面、並びに配線層絶縁膜２１０の表面に、バリアメタル膜（図示せず）及びシード層１１０をスパッタリング法により形成する。バリアメタル膜は、例えばＴａＮの上にＴａを積層した膜である。シード層１１０の厚さは、例えば２ｎｍ以上５ｎｍ以下である。
【００２６】
次いで図４（ａ）に示すように、シード層１１０をシードとしてメッキを行う。これにより、シード層１１０上には小粒層１２２が成長する。この工程において、幅が広い第１溝１０１においては、メッキはシード層１１０の全面において略均等な速度で成長する。これに対して幅が狭い第２溝１０２においては、メッキはシード層１１０のうち溝１０２の底面に位置している部分から成長するため、溝１０２の底面に位置する部分が厚くなる。このため、接続孔１０３が埋まり、かつ第２溝１０２における小粒層１２２の厚さが第１溝１０１における小粒層１２２の厚さより厚くすることができる。
【００２７】
次いで図４（ｂ）に示すように、メッキ形成用の電流を増加させるようにメッキ条件を変更することにより、小粒層１２２の上に導電層１２４を形成する。上記したように、導電層１２４の結晶粒は小粒層１２２の結晶粒より大きい。なお、小粒層１２２及び導電層１２４が電界メッキ法により形成される場合、メッキ形成用の電流を途中で増加させることにより、小粒層１２２と導電層１２４を連続して形成することができる。
【００２８】
なお、メッキ形成用の電流が増加すると、メッキ層の成長速度が速くなるため、メッキ液に添加剤として含まれる有機物の量がメッキ層に含まれにくくなる。このため、導電層１２４に含まれる有機物の量は、小粒層１２２に含まれる有機物の量より少なくなる。
【００２９】
その後、窒素ガス及び水素ガスの雰囲気下でメッキ層１２０にアニール処理を行い、メッキ層１２０の結晶粒を大きくする。なお、小粒層１２２は、導電層１２４と比較して有機物の量が多いため、結晶粒が成長しにくい。
【００３０】
次いで図５に示すように、配線層絶縁膜２１０上に位置する導電層１２４、小粒層１２２、及びシード層１１０をＣＭＰ（Chemical Mechanical Polishing）法により研磨して除去する。これにより、第１導電パターン１００、第２導電パターン１０４、及びプラグ１３０が形成される。
【００３１】
その後、層間絶縁膜２２０、配線層絶縁膜２３０、並びにビアプラグ１４２及び配線１４４を形成する。
【００３２】
次に、本実施形態における作用及び効果について説明する。第２導電パターン１０４が細いと第１導電パターン１００と結晶粒の大きさに差が生じやすい。これらの間の結晶粒の大きさに差があると、第２導電パターン１０４と第１導電パターン１００の接続部の抵抗が高くなる。このため、第２導電パターン１０４と第１導電パターン１００の接続部においてジュール熱が発生するが、第２導電パターン１０４は、第１導電パターン１００より細いため、温度が高くなりやすい。このため、第２導電パターン１０４のうち第１導電パターン１００への接続部の近傍に熱ストレスが加わり、この部分で断線が生じやすくなる。
【００３３】
これに対して本実施形態では、第１導電パターン１００及び第２導電パターン１０４を形成するメッキ層１２０は、底層に小粒層１２２を有している。小粒層１２２は、小粒層１２２の上に位置する導電層１２４より結晶粒が小さい。このため、小粒層１２２において第１導電パターン１００と第２導電パターン１０４と結晶粒に差が生じることが抑制される。従って、第２導電パターン１０４のうち第１導電パターン１００への接続部の近傍において断線が生じることを抑制できる。
【００３４】
またエレクトロマイグレーションに起因した導電パターンの破壊は、メッキ層１２０の表層で発生しやすい。これに対して本実施形態では、メッキ層１２０の表層は導電層１２４により形成されており、小粒層１２２より結晶粒が大きい。このため、第１導電パターン１００及び第２導電パターン１０４それぞれのエレクトロマイグレーション耐性が向上する。
【００３５】
また、第１導電パターン１００は、第２導電パターン１０４より幅が広いため、熱などのストレスに起因してボイドが発生しやすくなる。本実施形態では第１導電パターン１００の小粒層１２２が薄いため、平均の結晶粒径が大きくなる。このため、第１導電パターン１００に上記したボイドが発生することを抑制できる。
【００３６】
また層間絶縁膜２００がＳｉＯＣ膜、ＳｉＣＯＨ膜、またはこれらのポーラス膜などの低誘電率膜で形成されている場合、層間絶縁膜２００が半導体装置の製造工程中で熱膨張及び熱収縮を繰り返し、プラグ１３０に大きなストレスが加わる。プラグ１３０に大きなストレスが加わると、プラグ１３０に、クリープ破壊によるクラックが発生することがある。これに対して本実施形態では、プラグ１３０は小粒層１２２により形成されているため、クリープに対する耐性が向上し、クラックが発生しにくくなる。
【００３７】
（第２の実施形態）
図６（ａ）は、第２の実施形態に係る半導体装置の要部を示す平面図であり、図６（ｂ）は図６（ａ）のＡ−Ａ´断面図である。本実施形態に係る半導体装置は、第１導電パターン１００が配線ではなく、接続用パッドである点を除いて、第１の実施形態に係る半導体装置と同様である。
【００３８】
すなわち本実施形態において、配線１４４及びビアプラグ１４２（図２を参照）に適用されるデザインルールにおける最小幅は、第２導電パターン１０４に適用されるデザインルールにおける最小幅より太い。このため、ビアプラグ１４２の幅は第２導電パターン１０４の幅より大きくなり、ビアプラグ１４２を接続すべき接続パッドが必要になる。そして第１導電パターン１００は、配線である第２導電パターン１０４の端部に設けられた矩形のパターンで構成される接続パッドであり、第２導電パターン１０４の表面に接続すべきビアプラグ１４２に接続している。
【００３９】
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
【００４０】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば上記した各実施形態では、メッキ層１２０を、小粒層１２２と導電層１２４の２層構造にしたが、小粒層１２２の上に複数の導電層を形成しても良い。この場合、複数の導電層は、上に行くに従って結晶粒が大きくなるように形成される。
【００４１】
（実施例）
第１の実施形態に示した方法により、第２の実施形態に係る第１導電パターン１００及び第２導電パターン１０４を形成した。第１導電パターン１００の幅を３００ｎｍとして、第２導電パターン１０４の幅を１００ｎｍとした。また比較例として、シード層１１０及び導電層１２４のみからなる第１導電パターン１００及び第２導電パターン１０４を形成した。
【００４２】
図７（ａ）は実施例に係る第１導電パターン１００の断面ＴＥＭ像であり、図７（ｂ）は実施例に係る第２導電パターン１０４の断面ＴＥＭ像である。これらの像から、第１の実施形態に示した方法により、第２導電パターン１０４における小粒層１２２の厚さを、第１導電パターン１００における小粒層１２２の厚さより薄くできることが示された。
【００４３】
図８は、第２導電パターン１０４のうち第１導電パターン１００への接続部の近傍において断線が生じる割合を、実施例と比較例とで比較した結果を示すグラフである。図８において横軸は時間であり、縦軸は断線が発生する割合である。また本図における試験条件は、加速試験となるような条件とした。本図から、実施例においては断線が発生することが抑制されることが示された。
【符号の説明】
【００４４】
１００ 第１導電パターン
１０１ 第１溝
１０２ 第２溝
１０３ 接続孔
１０４ 第２導電パターン
１１０ シード層
１２０ メッキ層
１２２ 小粒層
１２４ 導電層
１３０ プラグ
１４２ ビアプラグ
１４４ 配線
２００ 層間絶縁膜
２１０ 配線層絶縁膜
２２０ 層間絶縁膜
２３０ 配線層絶縁膜
３００ 導電パターン
３０２ 導電パターン
３１０ 断線
【特許請求の範囲】
【請求項１】
配線層絶縁膜に埋め込まれた第１の幅を有する第１導電パターンと、
前記配線層絶縁膜に埋め込まれ、一端が前記第１導電パターンに接続され、前記第１の幅より細い第２の幅を有する第２導電パターンと、
を備え、
前記第１導電パターン及び前記第２導電パターンは、
シード層と、
前記シード層上に形成されたメッキ層と、
を有し、
前記メッキ層は、底層に、表層より結晶粒が小さい小粒層を有しており、
前記第２導電パターンを形成する前記メッキ層の前記小粒層は、前記第１導電パターンを形成する前記メッキ層の前記小粒層より厚い半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１導電パターン及び前記第２導電パターンは、前記メッキ層として、前記小粒層と、前記小粒層上に位置する少なくとも一つの導電層を有している半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記第１の幅は２００ｎｍ以上であり、
前記第２の幅は１２０ｎｍ以下である半導体装置。
【請求項４】
請求項１〜３のいずれか一つに記載の半導体装置において、
前記第１導電パターン及び前記第２導電パターンは、デュアルダマシン法により形成されており、
前記第１導電パターン又は前記第２導電パターンの底面に接続しているプラグは、前記小粒層により形成されている半導体装置。
【請求項５】
請求項１〜４のいずれか一つに記載の半導体装置において、
前記第１導電パターンは配線であり、
前記第２導電パターンは、前記第１導電パターンから分岐した配線である半導体装置。
【請求項６】
請求項１〜４のいずれか一つに記載の半導体装置において、
前記第１導電パターンは、前記第１導電パターン上に位置していて前記第２導電パターンに接続すべきビアに接続する接続用パッドである半導体装置。
【請求項７】
請求項１〜６のいずれか一つに記載の半導体装置において、
前記メッキ層は、メッキ液に添加物として含まれている有機物を有しており、底層における前記有機物の含有量が、表層における前記有機物の含有量より多い半導体装置。
【請求項８】
配線層絶縁膜に、第１の幅を有する第１溝と、一端が前記第１溝に接続され、前記第１の幅より細い第２の幅を有する配線形成用の第２溝と、を形成する工程と、
前記第１溝及び前記第２溝にシード層を形成する工程と、
前記シード層をシードとしてメッキを行い、表層より粒径が小さい小粒層を底部に有するメッキ層で前記第１溝及び前記第２溝を埋め込む工程と、
前記メッキ層をアニール処理する工程と、
前記配線層絶縁膜上に位置する前記メッキ層を除去する工程と、
を備え、
前記メッキ層で前記第１溝及び前記第２溝を埋め込む工程において、前記第２溝における前記小粒層の高さを、前記第１溝における前記小粒層の高さより高くする半導体装置の製造方法。
【請求項９】
請求項８に記載の半導体装置の製造方法において、
前記メッキ層で前記第１溝及び前記第２溝を埋め込む工程において、メッキ形成用の電流を途中で増加させることにより、前記メッキ層の前記表層の粒径を、前記小粒層の粒径より大きくする半導体装置の製造方法。
【請求項１０】
請求項８又は９に記載の半導体装置の製造方法において、
前記第１の幅は２００ｎｍ以上であり、
前記第２の幅は１２０ｎｍ以下である半導体装置の製造方法。
【請求項１】
配線層絶縁膜に埋め込まれた第１の幅を有する第１導電パターンと、
前記配線層絶縁膜に埋め込まれ、一端が前記第１導電パターンに接続され、前記第１の幅より細い第２の幅を有する第２導電パターンと、
を備え、
前記第１導電パターン及び前記第２導電パターンは、
シード層と、
前記シード層上に形成されたメッキ層と、
を有し、
前記メッキ層は、底層に、表層より結晶粒が小さい小粒層を有しており、
前記第２導電パターンを形成する前記メッキ層の前記小粒層は、前記第１導電パターンを形成する前記メッキ層の前記小粒層より厚い半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１導電パターン及び前記第２導電パターンは、前記メッキ層として、前記小粒層と、前記小粒層上に位置する少なくとも一つの導電層を有している半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記第１の幅は２００ｎｍ以上であり、
前記第２の幅は１２０ｎｍ以下である半導体装置。
【請求項４】
請求項１〜３のいずれか一つに記載の半導体装置において、
前記第１導電パターン及び前記第２導電パターンは、デュアルダマシン法により形成されており、
前記第１導電パターン又は前記第２導電パターンの底面に接続しているプラグは、前記小粒層により形成されている半導体装置。
【請求項５】
請求項１〜４のいずれか一つに記載の半導体装置において、
前記第１導電パターンは配線であり、
前記第２導電パターンは、前記第１導電パターンから分岐した配線である半導体装置。
【請求項６】
請求項１〜４のいずれか一つに記載の半導体装置において、
前記第１導電パターンは、前記第１導電パターン上に位置していて前記第２導電パターンに接続すべきビアに接続する接続用パッドである半導体装置。
【請求項７】
請求項１〜６のいずれか一つに記載の半導体装置において、
前記メッキ層は、メッキ液に添加物として含まれている有機物を有しており、底層における前記有機物の含有量が、表層における前記有機物の含有量より多い半導体装置。
【請求項８】
配線層絶縁膜に、第１の幅を有する第１溝と、一端が前記第１溝に接続され、前記第１の幅より細い第２の幅を有する配線形成用の第２溝と、を形成する工程と、
前記第１溝及び前記第２溝にシード層を形成する工程と、
前記シード層をシードとしてメッキを行い、表層より粒径が小さい小粒層を底部に有するメッキ層で前記第１溝及び前記第２溝を埋め込む工程と、
前記メッキ層をアニール処理する工程と、
前記配線層絶縁膜上に位置する前記メッキ層を除去する工程と、
を備え、
前記メッキ層で前記第１溝及び前記第２溝を埋め込む工程において、前記第２溝における前記小粒層の高さを、前記第１溝における前記小粒層の高さより高くする半導体装置の製造方法。
【請求項９】
請求項８に記載の半導体装置の製造方法において、
前記メッキ層で前記第１溝及び前記第２溝を埋め込む工程において、メッキ形成用の電流を途中で増加させることにより、前記メッキ層の前記表層の粒径を、前記小粒層の粒径より大きくする半導体装置の製造方法。
【請求項１０】
請求項８又は９に記載の半導体装置の製造方法において、
前記第１の幅は２００ｎｍ以上であり、
前記第２の幅は１２０ｎｍ以下である半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−２３４８７（Ｐ２０１１−２３４８７Ａ）
【公開日】平成２３年２月３日（２０１１．２．３）
【国際特許分類】
【出願番号】特願２００９−１６６１４７（Ｐ２００９−１６６１４７）
【出願日】平成２１年７月１４日（２００９．７．１４）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年２月３日（２０１１．２．３）
【国際特許分類】
【出願日】平成２１年７月１４日（２００９．７．１４）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]