【課題】画素回路に含まれるトランジスタに生じるゲート・ソース間の寄生容量が異なる。
【解決手段】表示装置であって、それぞれ、トランジスタと、前記トランジスタに接続された画素電極と、該画素電極に対向して配置された基準電極と、を含み、マトリクス状に配置された複数の画素回路と、対応する前記複数の画素回路にそれぞれ接続される複数のデータ線と、対応する前記複数の画素回路にそれぞれ接続される複数のゲート線と、それぞれ、第１の順序または第２の順序で、順に２水平期間以上の水平期間にハイ電圧となるゲート信号を出力する、該ゲート信号が出力される水平期間に応じた数の複数のゲート回路と、前記各ゲート回路を制御し、前記複数のゲート線を走査するゲート信号制御回路と、を含み、前記ゲート信号制御回路は、隣接するゲート線においてゲート信号が出力される期間が重複しないように、前記各ゲート回路にゲート信号の出力を開始させる。 （もっと読む）

【課題】３Ｄ眼鏡を装着した視聴者に対しフリッカー等を抑えた３Ｄ映像を知覚させる。
【解決手段】１フレームを前半１フィールドｆａおよび後半フィールドｆｂに分割するとともに、各フィールドをさらにサブフィールドｓｆ１〜ｓｆ２０に分割する。そして、サブフィールド毎に画素をオンまたはオフのいずれかに制御して階調表示を行う。奇数ブロックの前半フィールドｆａで右目画像を正極性で形成し、後半フィールドｆｂで左目画像を負極性で形成する。一方、偶数ブロックでは、前半フィールドｆａで右目画像を負極性で形成し、後半フィールドｆｂで左目画像を正極性で形成する。 （もっと読む）

【課題】液晶バリアの応答特性を改善することができる表示装置を得る。
【解決手段】映像を表示する表示部と、光の透過と遮断とを切り換え可能な複数の液晶バリア（開閉部１１，１２）を有する液晶バリア部１０とを備える。上記液晶バリア部は、液晶層３００と、液晶層を挟むように構成された第１の基板（駆動基板３１０）および第２の基板（対向基板３２０）とを有し、第１の基板は、液晶バリアに対応する位置にそれぞれ形成された駆動電極（透明電極１１０，１２０）を有し、第２の基板は、第１の共通電極（透明電極層３２２）と、第１の共通電極と液晶層との間に形成された第２の共通電極（透明電極層３２４）とを有する。 （もっと読む）

【課題】階調電圧を生成する際に用いられるＤＣ／ＤＣコンバータを抹消した液晶表示装置を提供する。
【解決手段】ビデオ信号の階調値に応じたソース電圧が供給される第１の基板と、前記第１の基板に対して対向するよう配置される第２の基板と、前記第１の基板と前記第２の基板の間に配置される液晶層と、前記第１の基板に供給されるソース電圧のもととなる階調電圧を生成する階調電圧生成回路と、を備える液晶表示装置において、前記階調電圧生成回路は、出力端子と反転入力端子とが接続されて帰還ループを構成し、非反転入力端子に供給される入力信号を非反転増幅する演算増幅器と、前記演算増幅器の前記出力端子と前記反転入力端子との間に直列に接続された抵抗と、前記抵抗と並列接続されたコンデンサーと、を有する。 （もっと読む）

【課題】携帯情報装置の消費電力を抑える。
【解決手段】表示装置とＣＰＵと外部入力端子とを有し、表示装置はソース信号線駆動回路と、複数の画素とを有し、複数の画素はそれぞれ、画素に入力される映像信号を記憶する機能を有する回路と、画素電極とを含み、外部入力端子から映像表示をかえるための信号の入力が一定期間行われない場合、ＣＰＵによって表示装置が静止画を表示していると判断され、表示装置が静止画を表示するとき、ＣＰＵからソース信号線駆動回路へのスタートパルス、クロック信号、及び映像データ信号の供給が停止される。 （もっと読む）

【課題】動作を不安定にすることなく、各トランジスタの特性劣化を抑制することが可能
な半導体装置を提供することを課題とする。
【解決手段】非選択期間において、トランジスタが一定時間毎にオンすることで、シフト
レジスタ回路の出力端子に電源電位を供給する。そしてシフトレジスタ回路の出力端子は
、該トランジスタを介して電源電位が供給される。該トランジスタは非選択期間において
常時オンしていないので、該トランジスタのしきい値電位のシフトは、抑制される。また
、シフトレジスタ回路の出力端子は、該トランジスタを介して一定期間毎に電源電位が供
給される。そのため、シフトレジスタ回路は、ノイズが出力端子に発生することを抑制で
きる。 （もっと読む）

【課題】表示される画像の状態等に応じて、消費電力の低減を図るタッチパネル付き液晶表示装置を提供する。
【解決手段】ソースドライバ２０は、タッチパネル５０への接触が検知されず、かつ、入力画像信号による画像が静止画像である場合に、所定期間に亘ってソース配線１４をハイインピーダンス状態にし、ゲートドライバ３０は、所定期間に亘ってゲート配線１３の駆動を停止する。所定期間は、所定期間は、ソース配線１４にデータ電圧が印加された後にデータ電圧が印加されない状態が継続した場合に液晶の電圧の保持率があらかじめ決められている値になるまでの期間に応じて設定されたフレーム数に応じた期間であることが好ましい。 （もっと読む）

【課題】同時選択した複数本の走査線に対応する複数本のデータ線を駆動する。
【解決手段】画素は、走査線と、２本のデータ線との交差に対応してそれぞれ設けられる。データ線駆動回路１４０は、各ブロックに２個ずつ設けられた第１保持回路１４２と、各第１保持回路１４２と一部のデータ線との間に接続された第２保持回路１４３とを有し、２画素列毎にブロック化された各ブロックのデータ線を同時に選択する。そして、データ線駆動回路１４０は、一のデータ線に対応するデータビットを第１保持回路１４２に供給し、他のデータ線に対応するデータビットを第１保持回路１４２に供給する前に、第１保持回路１４２のデータビットを前記一のデータ線に接続される第２保持回路１４３に転送し、全データ線に対応するデータビットを第１保持回路１４２に供給した後、各保持回路で保持されたデータビットに応じたデータ信号を、各々、対応するデータ線に供給する。 （もっと読む）

【課題】カップリング欠陥と縦線状欠陥を防止すると共に高速駆動を行うことができる表示装置を提供する。
【解決手段】画素ＰＸは第１副画素電極及び第１薄膜トランジスタが接続された第１副画素ＰＸａと第２副画素電極及び第２薄膜トランジスタが接続された第２副画素ＰＸｂを含み、各副画素はデータ線Ｄ_１ａ〜Ｄ_６ｂ及びゲート線Ｇ_ｊ−１〜Ｄ_ｊ＋２が接続され、ゲート線を挟んで上側に第１副画素ＰＸａｍ、下側に第２副画素ＰＸｂが配置され、第１薄膜トランジスタは第１副画素電極に接続されており、第２薄膜トランジスタは第２副画素電極に接続されており、画素ＰＸは一つの色フィルターに対応している表示装置。 （もっと読む）

【課題】設計工数を増大させることなく消費電力の増大を抑制することが可能なソースドライバを提供すること。
【解決手段】本発明にかかるソースドライバは、表示パネルのデータラインを駆動するソースドライバであって、自己の動作制御に用いられる複数の制御信号のうち少なくとも極性制御信号及びスタートパルス信号を重畳した重畳信号ＯＵＴ１が外部から入力されているか否かを判定するチップ判定回路２７と、チップ判定回路２７により重畳信号ＯＵＴ１が外部から入力されていると判定された場合には、重畳信号ＯＵＴ１に基づいて極性制御信号及びスタートパルス信号を識別するＰＯＬ／ＳＴＨ識別回路２１と、次段のソースドライバの動作制御に用いられる複数の制御信号のうち極性制御信号及びスタートパルス信号を重畳した重畳信号ＯＵＴ２を生成し、次段のソースドライバに対して出力するＰＯＬ／ＳＴＨマージ回路２４と、を備える。 （もっと読む）

【課題】高速書き込みが可能なアクティブマトリクス型の表示装置及びその駆動方法を提供する。
【解決手段】マトリクス状に配置された複数の画素を有する表示装置１００であって、画素２０９は、画素列ごとに配置されたデータ線２０１からのデータ電圧を保持する保持容量２０６と、導通状態となることによりデータ線２０１から保持容量２０６へのデータ電圧の書き込みを可能とするダイオード２０３と、ダイオード２０３の導通により書き込まれたデータ電圧に応じて発光する有機ＥＬ素子２０５とを備える。 （もっと読む）

【課題】電磁波の不要輻射および伝送欠陥を低コストで低減することができる、半導体集積装置およびそれを備える表示装置を提供することを目的とする。
【解決手段】タイミングコントローラＩＣ４００が含む出力インターフェース回路４２０＿１は、出力バッファ４２２と、出力バッファ４２２の後段に設けられた減衰部４２４とを有している。出力バッファ４２２は、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）からなる差動信号を出力する。減衰部４２４は、１対のローパスフィルタ４２５Ａおよび４２５Ｂを有している。ローパスフィルタ４２５Ａおよび４２５Ｂにより高周波成分がそれぞれ減衰された正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）は、それぞれ伝送線路６１０Ａおよび６１０Ｂに与えられる。 （もっと読む）

【課題】ブロック内点順次駆動方式における表示むらの発生を抑制する。
【解決手段】セレクタ部１４は、各ブロック毎に１水平期間で画像データを順次選択し、ドライバブ１５を介して信号切替え部３に供給する。信号切替え部３は、入力された画像データを対応するソース線に供給する。このようなブロック内点順次駆動方式によって、各ソース線は、１水平期間をブロック数で割った時間だけ画像信号が供給され、画素の駆動能力に優れている。タイミング制御回路は、セレクト信号Ｓ１〜Ｓ３によって、ブロック内での画像信号及びソース線の選択順を、例えば１水平期間毎に切換える。これにより、各ソース線による書き込み時間が複数の水平期間では均一化され、表示むらが抑制される。 （もっと読む）

【課題】ディスプレイのパワー節約のためにバックライト変調を補償するに際し、最大輝度レベルおよびダイナミックレンジの低下を防止し、コントラストに影響のないシステムおよび方法を提供する。
【解決手段】画像分析器１７２に画像１７０を送り、得られた画像特性は、光源レベル計算器１７７へ送られて適切な光源照明レベルが決定され、トーンスケールマップセレクタ１７３へも一部の特性を送られて適切なトーンスケールマップ１７４を決定し、画像プロセッサ１７５に元の画像１７０およびマップ選択データが送られプロセッサは選択されたマップ１７４を検索し、マップ１７４を画像１７０に適用してエンハンスされた画像を作成し、エンハンスされた画像はディスプレイ１７６へ送られ、エンハンスされた画像が表示されている間、ディスプレイ１７６は光源レベル計算器１７７からの光源レベル信号も受信して光源１７９を変調する。 （もっと読む）

【課題】マルチチャネル・パルス幅変調信号生成装置及び方法、並びにこれを具備するＬＥＤシステムを提供する。
【解決手段】複数の負荷を駆動する技術に係り、具体的にはＬＥＤのようなパルス幅変調方式で駆動される複数の負荷のターンオン・タイミングを分散させることにより、安定動作を実現可能な複数のパルス幅変調信号を生成するマルチチャネル・パルス幅変調信号生成装置及び方法、並びにこれを具備するＬＥＤシステムに関したものであり、該生成方法は、周期及びパルス幅のうち少なくとも一つを設定する段階、及び周期及びパルス幅を有する複数のパルス幅変調信号を出力する段階を含み、該出力する段階は、周期とパルス幅との差に対応する位相差を有する少なくとも１対のパルス幅変調信号を出力する段階を含むことを特徴とし、該方法及び装置は、複数の負荷のターンオン・タイミングを分散させ、安定動作を実現可能な複数のパルス幅変調信号を提供する。 （もっと読む）

【課題】低消費電力化を図る技術として、表示領域の一部のみを利用して表示（パーシャル表示）を行う技術が用いられている。例えば、表示領域を分割し、それぞれの表示領域を別個に駆動する複数の駆動回路を設け、節電モード時には、固定パターンを表示する領域のみ駆動させるなどしてパーシャル表示を行うことができるが、任意の位置に表示を行うことができない。また、任意の表示領域の画素にビデオ信号を入力することによりパーシャル表示を行うこともできるが、駆動回路の構成が複雑になってしまう。そこで、任意の位置にパーシャル表示を行うことが可能であり、さらに消費電力の低減を図った表示装置を提供する。
【解決手段】パーシャル表示中において、非表示領域とする画素を選択しているときには信号線駆動回路の動作を停止し、信号線駆動回路からは非表示信号を出力するようにする。 （もっと読む）

【課題】本発明は、トランジスターのオフリークによって液晶容量の保持電圧が減少することを防止する。
【解決手段】１行毎に走査線１１２と容量線１３２が設けられ、１列毎にデータ線１１４が設けられて、各画素１１０は、走査線１１２とデータ線１１４との交差に対応して設けられている。ここで、容量線駆動回路１６０は、ある行の走査線１１２に対応する容量線１３２に対し、当該一の走査線１１２が選択されているときに、電圧Ｖcomに固定し、当該一の走査線１１２の選択が終了して時間量Ｔaだけ経過したときに、電圧Ｖcomから時間経過とともに変化させる。このときの電圧の変更方向については、正極性書込後であれば上昇方向とし、負極性書込後であれば下降方向とする。 （もっと読む）

【課題】極性反転駆動を行うディスプレイ駆動回路、これを含むディスプレイ装置及びディスプレイ駆動回路の動作方法を提供する。
【解決手段】階調電圧を受信してパネルを駆動するためのデータ信号を発生させ、パネルのｍ個のデータラインに対応するｍ個のメインバッファを持つ第１バッファ部と、ｎ個のサブバッファを持つ第２バッファ部とを含むバッファ部と、バッファ部に出力される階調電圧の伝達経路を制御する第１スイッチ部と、データラインに出力されるデータ信号の伝達経路を制御する複数のスイッチを備え、チャージ・シェアリング動作時に複数のスイッチがターンオンされる第２スイッチ部とを備えるディスプレイ駆動回路。 （もっと読む）

【課題】トランジスタのしきい値電圧の変動を抑制し、表示パネルに実装するドライバＩＣの接点数を削減し、表示装置の低消費電力化し、表示装置の大型化又は高精細化するための技術を提供する。
【解決手段】劣化しやすいトランジスタのゲート電極に、オンしたトランジスタを介して信号を入力することで、劣化しやすいトランジスタのしきい値電圧のシフト及びオンしたトランジスタのしきい値電圧のシフトを抑制するものである。すなわち、高電位（ＶＤＤ）がゲート電極に印加されているトランジスタを介して（若しくは抵抗成分を持つ素子を介して）、交流パルスを劣化しやすいトランジスタのゲート電極に加える構成を含んでいる。 （もっと読む）

【課題】ソースフォロワ用トランジスタの基板効果を無くしてリニアリティを改善する。
【解決手段】ソースフォロワ用ＰＭＯＳトランジスタＴｒ３、Ｔｒ４は、ソースがバックゲートに接続されている。ＰＭＯＳトランジスタＴｒ８は、画素部の同一列方向の各画素に共通に接続されている。このＴｒ８は、各画素内のソースフォロワ用ＰＭＯＳトランジスタＴｒ３、Ｔｒ４のソースとバックゲートに共通に接続された定電流用トランジスタである。トランジスタＴｒ３、Ｔｒ５、Ｔｒ４、Ｔｒ６、Ｔｒ７及びＴｒ８は、保持容量Ｃ１に保持された正極性の画素値と、保持容量Ｃ２に保持された負極性の画素値とを、垂直走査周期より短い周期で交互に画素電極ＰＥへ読み出す読み出し部を構成している。ソースフォロワ用ＰＭＯＳトランジスタＴｒ３、Ｔｒ４の閾値電圧Ｖth3、Ｖth4は、信号レベル（ゲート電圧）により変動しない（基板効果がない）状態となり固定の電圧となる。 （もっと読む）