【課題】対向基板側の構造を変更することにより、横ストロークの発生を防止することのできる電気光学装置、および当該電気光学装置を備えた投射型表示装置を提供すること。
【解決手段】液晶装置１００において、対向基板２０には、共通電極２１より下層側に導電性の遮光層２９が設けられ、かかる遮光層２９は絶縁層２７のコンタクトホール２７ａ、２７ｂ、第１導通部２５ａおよび第２導通部２５ｂにおいて共通電極２１と導通している。このため、共通電極２１のシート抵抗を低減したのと実質的に同様な効果を得ることができる。従って、共通電極２１の電位が画像信号の電位変化に伴って変動しても、共通電極２１の電位は、短い時間で共通電位に復帰するので、横ストロークの発生を防止することができる。また、遮光層２９の上層には絶縁層２７が形成されているため、遮光層２９に起因する段差が緩和されている。従って、共通電極２１に段差切れが発生しない。 （もっと読む）

【課題】十分な容量の保持容量を確保することができなくても、フィールドスルーやオフリークの影響を受けにくいようにする。
【解決手段】画素回路１１０は、走査線１１２ａとデータ線１１４との各交差に対応して設けられている。反転走査線１１２ｂには、走査線１１２ａに供給された走査信号と論理反転の関係にある反転走査信号が供給される。画素回路１１０は、走査線１１２ａに供給された信号にしたがって導通状態または非導通状態に制御されるトランジスター１３０ａと、一端がトランジスター１３０ａのソース電極に接続された保持容量１３５と、保持容量１３５の一端と反転走査線１１２ｂとの間に電気的に介挿された容量素子１３１と、保持容量１３５による保持電位に応じた輝度で発光する発光素子１５０と、を有する。 （もっと読む）

【課題】表示装置に含まれるＴＦＴのゲート電極と、ソース電極及びドレイン電極との間の絶縁耐圧が低くなる場合がある。
【解決手段】表示装置であって、基板上に形成されるゲート電極と、前記ゲート電極上に、前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体層と、前記半導体層上に形成されたソース配線と、前記半導体層上に形成されたドレイン配線と、を有し、前記半導体層は、前記ゲート電極の上方に形成されたチャネル層と、前記チャネル層の両側に、それぞれ前記ソース配線またはドレイン配線を介して分離して形成されたエッチング防止層と、を有する、ことを特徴とする。 （もっと読む）

【課題】液晶装置等の電気光学装置において、フリッカーを低減し、高品位な表示を行う。
【解決手段】電気光学装置は、透明基板（１０ｓ）と、透明基板の第１面側に設けられた複数の透明画素電極（９）と、透明基板と複数の透明画素電極との間に設けられた反射膜（６１、６２）と、透明基板と反射膜との間に、複数の透明画素電極に対応して設けられた複数の画素トランジスター（３０）と、透明基板の第１面とは異なる第２面側に設けられ、第２面の法線方向から見て少なくとも一部が反射膜に重ならないように設けられ、透明基板を透過した光を検出する光検出素子（６００）と、を備える。 （もっと読む）

【課題】トランジスタのしきい値電圧の変動を抑制し、表示パネルに実装するドライバＩ
Ｃの接点数を削減し、表示装置の低消費電力化を達成し、表示装置の大型化又は高精細化
を達成することを目的とする。
【解決手段】劣化しやすいトランジスタのゲート電極を、第１のスイッチングトランジス
タを介して高電位が供給される配線、及び第２のスイッチングトランジスタを介して低電
位が供給される配線に接続し、第１のスイッチングトランジスタのゲート電極にクロック
信号を入力し、第２のスイッチングトランジスタのゲート電極に反転クロック信号を入力
することで、劣化しやすいトランジスタのゲート電極に高電位、又は低電位を交互に供給
する。 （もっと読む）

【課題】ダミー走査線を選択する期間を短くする。
【解決手段】走査線駆動回路２００は、第１行〜第４行の走査線に走査信号Ｇ１〜Ｇ４を出力する。これらの信号波形は同一である。また、走査線駆動回路２００は、第６０５行〜第６０８行の走査線に信号波形が同一となる走査信号Ｇ６０５〜Ｇ６０８を出力する。従って、第１行〜第４行の走査線は同じ水平走査期間で選択され、第６０５行〜第６０８行の走査線は同じ水平走査期間で選択される。これによって、ダミー走査線を選択する期間を短くすることができる。 （もっと読む）

【課題】信頼性の高いＥＬ表示装置を提供する。
【解決手段】アクティブマトリクス型のＥＬ表示装置において、ＥＬ素子はシール材とフレーム材により封止されており、ＥＬ素子の上部電極とフレキブルプリントサーキット（ＦＰＣ）とは接続配線により電気的に接続される。接続配線は、下部基板とシール材及びフレーム材との間を、上面がシール材と接するように設けられ、トランジスタのソース電極及びドレイン電極と同一層から形成される。この構造によりＥＬ素子の劣化を防止するとともに、ＦＰＣとの電気的接続もスムーズに行うことができる。 （もっと読む）

【課題】カップリング欠陥と縦線状欠陥を防止すると共に高速駆動を行うことができる表示装置を提供する。
【解決手段】画素ＰＸは第１副画素電極及び第１薄膜トランジスタが接続された第１副画素ＰＸａと第２副画素電極及び第２薄膜トランジスタが接続された第２副画素ＰＸｂを含み、各副画素はデータ線Ｄ_１ａ〜Ｄ_６ｂ及びゲート線Ｇ_ｊ−１〜Ｄ_ｊ＋２が接続され、ゲート線を挟んで上側に第１副画素ＰＸａｍ、下側に第２副画素ＰＸｂが配置され、第１薄膜トランジスタは第１副画素電極に接続されており、第２薄膜トランジスタは第２副画素電極に接続されており、画素ＰＸは一つの色フィルターに対応している表示装置。 （もっと読む）

【課題】電源パッドから電流出力用ＭＯＳトランジスタまでの距離に関わらず、各電流出力用ＭＯＳトランジスタから定電流が出力できるようにすること。
【解決手段】電流駆動部３において、電源パッドＰ１（電源電位ＶＤＤ）から各駆動セルまでの距離にかかわらず、駆動セル内のＰ型ＭＯＳトランジスタの基板電位が共通となるように、電源電位ＶＤＤの配線（Ｌ１）とは別に基板電位を設定するための配線（Ｌ２）を設ける。 （もっと読む）

【課題】接触不良を低減し、コンタクト抵抗の増大を抑制し、開口率が高い液晶表示装置
を得ることを課題とする。
【解決手段】基板と、前記基板上に設けられ、ゲート配線と、ゲート絶縁膜と、島状半導
体膜と、ソース領域と、ドレイン領域を有する薄膜トランジスタと、前記基板上に設けら
れ、前記ソース領域に接続されたソース配線と、前記基板上に設けられ、前記ドレイン領
域に接続されたドレイン電極と、前記基板上に設けられた補助容量と、前記ドレイン電極
に接続された画素電極と、前記薄膜トランジスタ及び前記ソース配線上に形成された保護
膜を有し、前記保護膜は、前記ゲート配線および前記ソース配線とで囲まれた開口部を有
し、前記薄膜トランジスタ及び前記ソース配線は保護膜に覆われ、前記補助容量は保護膜
に覆われていない液晶表示装置に関する。 （もっと読む）

【課題】レイアウトの自由度を高め、基板上の熱源による表示品質の低下を防止できるアクティブマトリクス基板を提供する。
【解決手段】走査線２２、データ線２４及び画素２６を含む画素回路と、半導体基板の一辺に沿って形成された複数のパッドを含む入力パッド部３０と、高速シリアルインターフェース回路４０と、高速シリアルインターフェース回路からの出力に基づいて階調データを生成するロジック回路５０と、階調データに基づいて複数のデータ線を駆動するデータ線駆動回路６０と、制御信号に基づいて走査線を駆動する走査線駆動回路７０とを有し、半導体基板の一辺と画素回路との間で、該一辺側から順に、入力パッド部、高速シリアルインターフェース回路及びロジック回路が配置され、ロジック回路と画素回路との間に、データ線駆動回路及び走査線駆動回路の一方が配置される。 （もっと読む）

【課題】発光素子の劣化を極力抑えるための構造を提供すると共に、各画素に必要とされる容量素子（コンデンサ）を十分に確保するための構造を提供する
【解決手段】トランジスタ上に、第１パッシベーション膜、第２の金属層、平坦化膜、バリア膜及び第３の金属層の順に積層され、平坦化膜に設けられた第１開口部の側面がバリア膜に覆われ、第１開口部の内側に第２開口部を有し、かつ、第３の金属層は前記第１開口部及び第２開口部を介して前記半導体に接続され、トランジスタの半導体、ゲート絶縁膜、ゲート電極、第１パッシベーション膜及び前記第２の金属層で積層形成された容量素子を備えたことを特徴とする。 （もっと読む）

【課題】画素回路の制御ラインやトランジスタとの接続ライン配線による開口率の減少を抑制する。
【解決手段】容量セットラインＣＳを画素の上端部に配置し、発光セットラインＥＳを画素の下端部に配置し、ゲートラインＧＬを両者の真ん中に配置する。ゲートラインＧＬと容量セットラインＣＳの間には、選択トランジスタＴ１、電位制御トランジスタＴ２および容量Ｃｓを配置し、ゲートラインＧＬと発光セットラインＥＳの間には短絡トランジスタＴ３、駆動トランジスタＴ４および駆動制御トランジスタＴ５を配置する。このような配置によって、配線の引き回しおよびコンタクトの効率的な配置ができ、開口率を比較的高くできる。 （もっと読む）

【課題】画素中の発光素子の輝度が同輝度の場合、画素中の発光領域の面積が大きくなれば一画素から高い光度を得ることができる。つまり、一画素中の光を通さない領域（ブラックマトリクスともいう）を除いた光を通す領域の面積と、一画素の面積の割合で示される開口率が高ければ、高精細化により一画素の面積が小さくなっても一画素から所望の光度を得ることができる。ここで、画素を構成するトランジスタや配線の数が多いと画素の開口率が低くなってしまう。そこで、画素を構成するトランジスタや配線の数を減らし、開口率を高める。
【解決手段】ある電位が設定されている電源線の代わりに、電位を信号により制御する電位供給線を設ける。つまり、発光素子への印加電圧の供給を、スイッチを設けずに電位供給線の信号により制御することができる。 （もっと読む）

【課題】グラフェンを利用した有機発光表示装置を提供する。
【解決手段】基板と、基板上に第１方向に形成された第１配線と、基板上に第２方向に形成された第２配線及び第３配線と、第１及び第２配線と連結されている第１薄膜トランジスタと、第１薄膜トランジスタ及び第３配線と連結されている第２薄膜トランジスタと、第２薄膜トランジスタと連結された有機発光素子と、を備え、第２配線及び第３配線は、グラフェンからなる有機発光表示装置である。 （もっと読む）

【課題】アクティブマトリクス基板の開口率を向上させる。
【解決手段】複数のトランジスタ素子を備えたアクティブマトリクス基板１０１Ａであって、可視光を透過させることが可能な基板１０と、基板上に形成され、亜鉛錫酸化物から構成される導電体材料よりなり、可視光を透過させることが可能な配線（Ｌ_Ｇ、Ｌ_Ｄ、Ｌ_Ｐ、Ｌ１、Ｌ２等）であってトランジスタ素子における電極として機能している、配線と、基板の垂直方向からみて配線の少なくとも一部と重なり、配線よりもキャリア濃度が低く、亜鉛錫酸化物から構成される半導体材料よりなり、かつ可視光を透過させることが可能な半導体層４４と、配線および半導体層の少なくとも一部を覆い、可視光を透過させることが可能な絶縁膜（４０、５０）と、を備えることを特徴とするアクティブマトリクス基板。 （もっと読む）

【課題】任意のアドレス行で切断することで、任意のサイズの表示装置を簡便に実現する。
【解決手段】少なくとも第２の配線５を駆動する第２の駆動回路７と画素ＰＸ（１，１），ＰＸ（１，２），…、ＰＸ（ｎ，ｍ）とを同一の基板１上に有した表示装置であって、第２の駆動回路７は検出線７３と判定回路７２と出力回路７４とを有した複数の単位回路７０から成り、出力回路７４は判定回路７２からの信号に従って出力信号を変えることを特徴とする表示装置。 （もっと読む）

【課題】発光装置の各部に寄生する容量の影響を低減する。
【解決手段】単位素子Ｐは、第１電極２１と第２電極２２との間に発光層２３が介在する発光素子Ｅと、発光素子Ｅに供給される電流量を制御する駆動トランジスタＴｄｒと、駆動トランジスタＴｄｒのゲート電極に電気的に接続された容量素子Ｃ１と、駆動トランジスタＴｄｒのゲート電極の電位をデータ信号に応じて設定するための選択トランジスタＴｓｌと、駆動トランジスタＴｄｒのゲート電極とドレイン電極との接続を制御するための初期化トランジスタＴｉｎｔとを含む。第１電極２１は、容量素子Ｃ１と重なり合う一方、選択トランジスタＴｓｌや初期化トランジスタＴｉｎｔとは重なり合わない。 （もっと読む）

【課題】複数の有機ＥＬ素子への供給電流ばらつきを低減する。
【解決手段】有機ＥＬ素子５０と電源ラインＶＬとの間に、電源ラインＶＬから供給する電流量を制御する素子駆動用ＴＦＴ２０を備え、ＴＦＴ２０のチャネル長方向を、画素の長手方向、又はＴＦＴ２０を制御するスイッチング用ＴＦＴ１０にデータ信号を供給するデータラインＤＬの延在方向、又はＴＦＴ２０の能動層１６を多結晶化するためのレーザアニールの走査方向に平行な方向に配置する。さらに電源ラインＶＬとＴＦＴ２０の間にＴＦＴ２０と逆特性の補償用ＴＦＴ３０を備えていても良い。 （もっと読む）

【課題】画素アレイ部の各画素を駆動する周辺回路部の機能を制限することなく、表示パネルの更なる狭額縁化を図ることを可能にする。
【解決手段】表示パネル７０を構成する基板として、折り曲げ可能な基板、例えば、ステンレス基板やプラスチック基板を用いる。そして、画素アレイ部３０を基板本体部７０Ａに搭載し、画素アレイ部３０の周辺の少なくとも１辺において折り曲げられて表示裏面側に位置する基板端部７０_B，７０_C，７０_Dに周辺回路部８０_A，８０_B，８０_Cを配置する。これにより、周辺回路部８０_A，８０_B，８０_Cの機能を制限することなく、表示パネル７０の更なる狭額縁化を図る。 （もっと読む）