電流駆動回路
【課題】電源パッドから電流出力用MOSトランジスタまでの距離に関わらず、各電流出力用MOSトランジスタから定電流が出力できるようにすること。
【解決手段】電流駆動部3において、電源パッドP1(電源電位VDD)から各駆動セルまでの距離にかかわらず、駆動セル内のP型MOSトランジスタの基板電位が共通となるように、電源電位VDDの配線(L1)とは別に基板電位を設定するための配線(L2)を設ける。
【解決手段】電流駆動部3において、電源パッドP1(電源電位VDD)から各駆動セルまでの距離にかかわらず、駆動セル内のP型MOSトランジスタの基板電位が共通となるように、電源電位VDDの配線(L1)とは別に基板電位を設定するための配線(L2)を設ける。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電流が供給されることによって発光する有機エレクトロルミネッセンス素子(以下、EL素子と称す。)や発光ダイオード(以下、LED素子と称す。)等を使用した電流駆動型表示装置のための電流駆動回路に関する。
【背景技術】
【0002】
一般に、EL素子やLED素子を用いた表示装置では、定電流駆動回路(定電流ドライバ)によって表示制御が行われる。従来の定電流駆動回路が下記特許文献1に開示されている。
【0003】
特許文献1に開示された従来の定電流駆動回路では、制御電圧発生回路部と、表示素子を発光させるための複数の電流出力回路部とが設けられている。複数の電流出力回路部は、制御電圧発生回路部に対してそれぞれ並列に接続されている。これにより、制御電圧発生回路部内のP型MOSトランジスタと、各電流出力回路部内のP型MOSトランジスタとがカレントミラー回路を構成し、各電流出力回路部から定電流が出力されるようになっている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2004−13053号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところで、上述した従来の定電流駆動回路では、各電流出力回路部内のP型MOS(Metal Oxide Semiconductor)トランジスタのソースが、電源パッドから共通の配線(電源配線)を通して電源電位に接続されている。それゆえ、電源配線の抵抗成分による電圧降下のために、各電流出力回路部内のP型MOSトランジスタのソースには、同一の電源電位が供給されない。その結果、電源パッドから距離が離れた電流出力回路部ほど、P型MOSトランジスタのソース・ゲート間電圧VGSが低下し、出力電流が低下する。
また、上述した従来の定電流駆動回路内のP型MOSトランジスタの基板は、ソース同様に、電源パッドから共通の配線(電源配線)を通して電源電位に接続されている。それゆえ、電源パッドから距離が離れた電流出力回路部ほど、P型MOSトランジスタの基板電位が低下していく。したがって、基板バイアス効果により、電源パッドから距離が離れた電流出力回路部ほど、P型MOSトランジスタの閾値電圧が増加して出力電流が低下する。
【0006】
上述したように、従来の定電流駆動回路は、電源パッドからの位置に応じて出力電流値が変動するため、実際には高精度の定電流出力を行うことができなかった。したがって、電源パッドから複数の電流出力回路部(電流出力用MOSトランジスタ)に対して共通の電源配線を設ける場合に、電源パッドからの距離に関わらず、各電流出力回路部から定電流が出力できるようにする電流駆動回路が望まれていた。
【課題を解決するための手段】
【0007】
本発明の第1の観点は、第1基準電位に設定された第1端子と、第2基準電位に設定された第2端子と、前記第1端子から引き出された第1配線に対してソース電極がそれぞれ並列に接続された複数のトランジスタ素子を含み、その複数のトランジスタ素子の各ゲート電極に与えられるゲート電位に応じて各トランジスタ素子からドレイン電流を出力する電流駆動部と、を備え、前記複数のトランジスタ素子の各々に対応する各基板が、前記第2端子から引き出された第2配線に接続され、前記第2配線は、前記第2端子が接続された端部とは反対側の端部が開放されている電流駆動回路である。
【0008】
この発明によれば、電流駆動部の各トランジスタ素子の基板電位は、第1端子からの距離にかかわらず一定となるので、基板バイアス効果が発生せず、第1端子から離れた位置にあるトランジスタ素子の出力電流(ドレイン電流)の低下が抑制される。
【0009】
本発明の第2の観点は、第1基準電位に設定された第1端子と、第2基準電位に設定された第2端子と、前記第1端子から引き出された第1配線に対してソース電極がそれぞれ並列に接続された複数のトランジスタ素子を含み、その複数のトランジスタ素子の各ゲート電極に与えられるゲート電位に応じて各トランジスタ素子からドレイン電流を出力する電流駆動部と、を備え、前記複数のトランジスタ素子は、共通の基板上に形成され、前記基板は、その一端において前記第2端子に接続され、他端が開放されている電流駆動回路である。
【0010】
この発明によれば、基板バイアス効果の発生を防止できるのみならず、すべてのトランジスタ素子は共通の基板上に形成されるので基板自体を上記第2配線として機能させることができ、メタル配線を小さく形成することが可能となる。
【発明の効果】
【0011】
本発明によれば、電源パッドからの距離に関わらず、各トランジスタ素子が生成する出力電流のばらつきが少ない。したがって、その出力電流によって発光する発光素子の発光ばらつきが低減される。
【図面の簡単な説明】
【0012】
【図1】第1の実施形態に係る電流駆動回路の回路構成を示す図である。
【図2】第1の実施形態における電流駆動部の回路図である。
【図3】従来の電流駆動部の回路(参照回路)の回路図である。
【図4】第2の実施形態における電流駆動部の回路図である。
【図5】第3の実施形態に係る電流駆動回路内の電流駆動部の回路構成を示す図である。
【図6】第4の実施形態に係る電流駆動回路の構造を示す断面図である。
【図7】第5の実施形態に係る電流駆動回路における電流駆動部の回路図である。
【図8】第5の実施形態に係る電流駆動回路の効果を説明するための図である。
【図9】第6の実施形態に係る電流駆動回路内の電流駆動部の回路図である。
【図10】第7の実施形態に係る電流駆動回路における電流駆動部の回路図である。
【図11】第7の実施形態に係る電流駆動回路内の基本回路部および電位設定部のIC上のレイアウト例を示す図である。
【図12】第7の実施形態に係る電流駆動回路の電流出力特性を示す図である。
【図13】第8の実施形態に係る電流駆動回路における電流駆動部の回路図である。
【図14】第8の実施形態に係る電流駆動回路内の基本回路部および電位設定部のIC上のレイアウト例を示す図である。
【図15】第8の実施形態に係る電流駆動回路の電流出力特性を示す図である。
【図16】第9の実施形態に係る電流駆動回路における電流駆動部の回路図である。
【発明を実施するための最良の形態】
【0013】
以下、本発明の複数の実施形態について説明する。各実施形態に係る電流駆動回路は、複数のパッド(入出力端子)を備えた集積回路(IC;Integrated Circuit)上に実装される。
【0014】
<第1の実施形態>
本発明の電流駆動回路の第1の実施形態について、図1および図2を参照して説明する。
【0015】
(電流駆動回路の構成)
先ず、本実施形態に係る電流駆動回路1の構成について説明する。
【0016】
図1は、本実施形態に係る電流駆動回路1の回路構成を示す図である。このような電流駆動回路1がIC上に実装される。
【0017】
図1おいて、実施形態に係る電流駆動回路1は、基準電圧発生回路部2と、発光素子(D1,D2,D3,…,Dm)に対して定電流を出力するための電流駆動部3とを含む。基準電圧発生回路部2は、電流駆動部3の出力電流の大きさを制御するためのバイアス電位VBIASを生成する。発光素子(D1,D2,D3,…,Dm)は、たとえばEL素子あるいはLED素子等の電流発光素子である。
【0018】
電流駆動部3の中には、各発光素子(D1,D2,D3,…,Dm)を個別に発光させるための電流を出力する駆動セル(DC)(10,20,30,…,m0)が設けられている。駆動セル(10,20,30,…,m0)は、各発光素子(D1,D2,D3,…,Dm)に対する電流(Id1,Id2,Id3,…,Idm)を出力する。
【0019】
電流駆動部3は、電源電位VDD(第1基準電位)が与えられるパッドP1(第1端子)、電位VDD2(第2基準電位)が与えられるパッドP2(第2端子)に接続されている。電流駆動部3は、発光素子(D1,D2,D3,…,Dm)のアノードと接続されている。発光素子(D1,D2,D3,…,Dm)のカソードは、接地電位GNDが与えられるパッドP0と接続されている。
【0020】
駆動セル(10,20,30,…,m0)は、個別に入力されるPWM(Pulse Width Modulation)信号(PWM1,PWM2,PWM3,…,PWMm)に応じて、対応する電流(Id1,Id2,Id3,…,Idm)の出力を活性化または非活性化(オンまたはオフ)させる。
【0021】
図2は、電流駆動部3の回路図である。
【0022】
図2に示すように、各駆動セル(10,20,30,…,m0)は、それぞれ2つのP型MOSトランジスタを備えている。図2において、たとえばパッドP1に最も近い駆動セル10は、2つのP型MOSトランジスタQ11,Q12を備え、パッドP1に最も遠い駆動セルm0は、2つのP型MOSトランジスタQm1,Qm2を備えている。
【0023】
パッドP1(電源電位VDD)から引き出されている配線L1(第1配線)には、複数の抵抗成分(R11,R12,…,R1m)が寄生抵抗として直列に存在する。パッドP2(電位VDD2)から引き出されている配線L2(第2配線)には、複数の抵抗成分(R21,R22,…,R2m)が寄生抵抗として直列に存在し、パッドP2に対して他端は開放されているか、または高インピーダンスとなっている。
【0024】
各駆動セル(10,20,30,…,m0)において、一方のP型MOSトランジスタ(Q11,Q21,…,Qm1)のドレイン電極は、他方のP型MOSトランジスタ(Q12,Q22,…,Qm2)のソース電極とそれぞれ接続される。P型MOSトランジスタ(Q12,Q22,…,Qm2)のドレイン電極は、各駆動セルに対応する発光素子(D1,D2,D3,…,Dm)のアノードとそれぞれ接続されている。
【0025】
図1に示すように、基準電圧発生回路部2は、電源電位VDDおよび接地電位GNDと接続されている。基準電圧発生回路部2の中には、P型MOSトランジスタQ1,Q2および演算増幅回路OP1が設けられている。
【0026】
P型MOSトランジスタQ1は、各駆動セル(10,20,…,m0)内のP型MOSトランジスタ(Q11,Q21,…,Qm1)と同一もしくは比例関係のディメンジョンを有する。
【0027】
演算増幅回路OP1は、参照電圧VrefおよびP型MOSトランジスタQ2のドレイン出力電位を入力し、バイアス電位VBIASを出力する。このバイアス電位VBIASがP型MOSトランジスタQ1に供給されると共に、各駆動セル(10,20,…,m0)内のP型MOSトランジスタ(Q11,Q21,…,Qm1)のゲート電極に共通して与えられることで、カレントミラー回路を形成する。
【0028】
P型MOSトランジスタQ1のドレイン電極には、P型MOSトランジスタQ2のソース電極が接続され、P型MOSトランジスタQ2のドレイン電極には、抵抗成分Rpが接続されている。
【0029】
演算増幅回路OP1は、参照電圧Vref(演算増幅回路OP1の反転入力端子の電位)と抵抗R1の電位(演算増幅回路OP1の非反転入力端子の電位)が等しくなるようにバイアス電位VBIASを制御するため、P型MOSトランジスタQ1の出力電流Irefは、参照電圧Vrefおよび抵抗成分Rpの抵抗値によって決まる一定の値に維持される。
【0030】
また、上記したようにP型MOSトランジスタQ1と、各駆動セル(10,20,…,m0)内のP型MOSトランジスタ(Q11,Q21,…,Qm1)とは、カレントミラー回路を形成するため、駆動セル(10,20,…,m0)の各出力電流(Id1,Id2,…,Idm)は、P型MOSトランジスタQ1のドレインからの出力電流Irefと同等もしくは比例関係となって、電源配線による電圧降下を考慮しない場合には、ほぼ一定に維持される。
(参照回路の説明)
次に、本実施形態に係る電流駆動回路1の構成上の特徴を明確とする目的のために、従来から知られている電流駆動回路の電流駆動部の回路(以下、参照回路)の構成を説明する。
【0031】
図3は、参照回路の回路図である。この参照回路では、各駆動セル内のP型MOSトランジスタ(Q11,Q21,…,Qm1)のソース電極と、各駆動セル内の2つのP型MOSトランジスタ(たとえばQ11とQ12)の基板とが、パッドP1(電源電位VDD)から引き出されている配線L1上の共通のノードに接続されている点で、前述した電流駆動部3と異なる。
【0032】
参照回路上における抵抗成分R11,R12,…,R1mは、電源配線L1に存在する寄生抵抗である。この寄生抵抗による電圧降下のために、参照回路では、IC基板上でパッドP1に近い駆動セルから遠い駆動セルにかけて、駆動セル内のP型MOSトランジスタ(Q12,Q22,…,Qm2)のソース電位が低下するため、ソース・ゲート間電圧VGSが低下する。
【0033】
具体的には、参照回路において、パッドP1に近い駆動セルから遠い駆動セルにかけて、P型MOSトランジスタ(Q11,Q21,…,Qm1)のソース電位(Ps1,Ps2,…,Psm)は、下式(1)〜(3)に示すように低下する。
Ps1=VDD−R11×(Id1+Id2+…+Idm) …(1)
Ps2=VDD−R11×(Id1+Id2+…+Idm)
−R12×(Id2+Id3+…+Idm) …(2)
…
Psm=VDD−R11×(Id1+Id2+…+Idm)
−R12×(Id2+Id3+…+Idm)−…
−R1m×Idm …(3)
また、参照回路内の各駆動セルにおいて、P型MOSトランジスタのソース電極と基板とは、共に、パッドP1(電源電位VDD)からの電源配線に接続されている。それゆえ、IC基板上でパッドP1に近い駆動セルから遠い駆動セルにかけて、P型MOSトランジスタの基板電位が低下していく。したがって、基板バイアス効果により、パッドP1から距離が離れた駆動セル内のP型MOSトランジスタほど閾値電圧が増加する。
【0034】
このように、図3に示した参照回路では、IC基板上でパッドP1から近い駆動セルから遠い駆動セルにかけて、出力電流(Id1,Id2,…,Idm)が順に低下してしまい、カレントミラー回路を形成しているにもかかわらず、実際には定電流を出力することができない。
【0035】
(電流駆動回路1の動作)
次に、実施形態に係る電流駆動回路1の動作を説明する。
【0036】
図2に示すように、本実施形態における電流駆動部3が参照回路(図3)と構成上異なる点は、各駆動セル内のP型MOSトランジスタ(Q11,Q21,…,Qm1)のソース電極と、各駆動セル内の2つのP型MOSトランジスタ(たとえばQ11とQ12)の基板とに対して、それぞれ別個に電位を設定することにある。また、パッドP2から引き出されている配線L2の一端は開放端(高インピーダンス)となっているため、抵抗成分R21,R22,…,R2mには電流が流れず、各駆動セル内の2つのP型MOSトランジスタ(たとえばQ11とQ12)の基板電位は、共通の電位VDD2となる。
【0037】
一方、パッドP1から引き出されている電源配線L1は、各駆動セルからの出力電流が流れるため、本実施形態に係る電流駆動回路1は、配線L1上の抵抗成分R11,R12,…,R1mによる電圧降下が発生する点では参照回路と同様である。しかしながら、パッドP1から駆動セルまでの距離にかかわらず、駆動セル内のP型MOSトランジスタの基板電位の変動がないため、基板バイアス効果が発生しない。そのため、本実施形態に係る電流駆動回路1は、基板バイアス効果が生ずる参照回路よりも、各駆動セルからの出力電流の変動が少ない。
【0038】
以上説明したように、本実施形態に係る電流駆動回路によれば、電流駆動部3において、パッドP1(電源電位VDD)から各駆動セルまでの距離にかかわらず、駆動セル内のP型MOSトランジスタの基板電位が共通となるように、電源電位VDDの配線とは別に基板電位を設定するための配線を設けたため、基板バイアス効果が発生せず、各発光素子に対する電流出力特性が改善される。
【0039】
なお、電位VDD2は電源電位VDDと同電位でもよく、その場合には、配線L2をパッドP1近辺で分岐して設けることができ、パッドP2が不要となる。
【0040】
<第2の実施形態>
第2の実施形態以降の各実施形態に係る電流駆動回路は、図1に示した電流駆動回路1と電流駆動部のみが異なる。したがって、第2の実施形態以降の各実施形態では、電流駆動部についてのみ説明する。
【0041】
図4は、本実施形態における電流駆動部3aを示す回路図である。この電流駆動部3aは、第1の実施形態における電流駆動部3と比較して、配線L1と配線L2とが、パッドP1(電源電位VDD)から最も遠隔の位置にあるP型MOSトランジスタQm1において接続している点で異なる。
【0042】
(電流駆動部の構成)
先ず、本実施形態における電流駆動部3aの構成ついて、図4を参照して説明する。
図4に示すように、配線L1および配線L2は、パッドP1に最も遠い位置で抵抗成分Rs1を介して接続される。また、本実施形態における電流駆動部3aは、前述の電流駆動部3と異なり、配線L2に微小の電流を流すことを意図しているため、配線L2上の抵抗成分は、直列抵抗分としてある程度大きな値であることが好ましい。
【0043】
図4に示すように、パッドP1(電源電位VDD)から引き出されている配線L1には、複数の抵抗成分(R11,R12,…,R1m)が寄生抵抗として直列に存在する。すなわち、回路構成上、各駆動セルのP型MOSトランジスタ(Q11,Q21,…,Qm1)のソース電極は、隣接する抵抗成分間のノードにおいて配線L1に接続される。たとえば、配線L1上において、抵抗成分R11と抵抗成分R12との間には、P型MOSトランジスタQ11のソース電極が接続され、抵抗成分R12と抵抗成分R13との間には、P型MOSトランジスタQ21のソース電極が接続される。
【0044】
同様に、各駆動セルの2つのP型MOSトランジスタ(Q11,Q21,…,Qm1およびQ12,Q22,…,Qm2)の基板は、隣接する抵抗成分間のノードにおいて配線L2に接続される。たとえば、配線L2上において、抵抗成分R21と抵抗成分R22との間には、P型MOSトランジスタQ11およびQ12の基板が接続され、抵抗成分R22と抵抗成分R23との間には、P型MOSトランジスタQ21およびQ22の基板が接続される。
【0045】
そして、この電流駆動部3aでは、パッドP1から駆動セルまでの距離にかかわらず各駆動セル内のすべてのP型MOSトランジスタの基板電位を極力一定とするために、パッドP2(電位VDD2)から引き出されている配線L2を流れる電流Is1が微小となるように、配線L2上に配置された各抵抗成分の値を設定する。
【0046】
たとえば、図4における抵抗成分Rs1の値を抵抗成分(R21,R22,…,R2m)の値よりも大きな値に設定することによって電流Is1を抑制し、抵抗成分(R21,R22,…,R2m)による電圧降下がほとんどないようにする。これにより、すべての駆動セルのP型MOSトランジスタの基板電位が電位VDD2とほぼ同等となる。
【0047】
なお、抵抗成分(R21,R22,…,R2m)と抵抗成分Rs1は、本発明における第1抵抗部を構成する。
【0048】
パッドP1(電源電位VDD)からの配線L1上の抵抗成分(R11,R12,…,R1m)の値は、特に限定されるものではないが、極力小さい値に設定する。
【0049】
(電流駆動部3aの動作)
次に、電流駆動部3aの動作について図2を参照して説明する。
【0050】
前述したように、図4に示す電流駆動部3aでは、抵抗成分Rs1の値を抵抗成分(R21,R22,…,R2m)の値よりも大きな値に設定することによって電流Is1を抑制し、抵抗成分(R21,R22,…,R2m)による電圧降下が小さくなるようにしている。
【0051】
パッドP1(電源電位VDD)から最も遠い駆動セル内のP型MOSトランジスタQm1およびQm2の基板電位Pbmは、下記式(4)に示すようになる。ここで、抵抗成分Rs1を流れる電流Is1は微小な値となるため、式(4)における第2項は無視でき、基板電位Pbmは、電位VDD2にほぼ等しい値となる。
【0052】
したがって、電流駆動部3aでは、基板バイアス効果が非常に小さく、駆動セルごとの電流の変動(低下)が抑制される。
Pbm=VDD2−Is1×(R21+R22+…+R2m) …(4)
一方、電流駆動部3aでは、配線L2を流れる電流Is1が配線L1へ流れ込むため、たとえば駆動セルm0内のP型MOSトランジスタQm1のソース電位Psmは、以下式(5)のようになる。
Psm=VDD−R11×(Id1+Id2+…+Idm−Is1)
−R12×(Id2+Id3+…+Idm−Is1)−…
−R1m×(Idm−Is1)
=VDD−R11×(Id1+Id2+…+Idm)
−R12×(Id2+Id3+…+Idm)−…
−R1m×Idm
+(R11+R12+…+R1m)×Is1 …(5)
上記式(5)を参照回路における式(3)と対比して明らかなように、実施形態に係る電流駆動回路1では、パッドP1(電源電位VDD)から最も遠い駆動セルm0内のP型MOSトランジスタQm1の電位Psmは、参照回路における値よりも、(R11+R12+…+R1m)×Is1(上記式(5)の最後の項)の分だけ高くなる。すなわち、電流駆動回路1では、参照回路と比較して、パッドP1から駆動セルまで距離によるソース電位変動が小さいため、ゲート・ソース間電圧VGSの変動も小さくなり、各駆動セルからの出力電流(Id1,Id2,…,Idm)の変動を低減することができる。
【0053】
以上説明したように、本実施形態に係る電流駆動回路1は、複数の駆動セルに対するパッドP1(電源電位VDD)からの距離にかかわらず、各駆動セル内のP型MOSトランジスタの基板電位およびソース電位の変動が抑制されるので、各駆動セルの出力電流をほぼ一定とすることができる。
【0054】
<第3の実施形態>
次に、本発明の電流駆動回路の第3の実施形態について、図5を参照して説明する。
【0055】
本実施形態に係る電流駆動回路の電流駆動部は、各駆動セル内のP型MOSトランジスタ(Q11,Q21,…,Qm1)のソース電極と、各駆動セル内の2つのP型MOSトランジスタ(たとえばQ11とQ12)の基板とに対して、それぞれ別個に電位を設定する点では、第1の実施形態に係る電流駆動回路1と同様であるが、その構成が異なる。
【0056】
(電流駆動回路の構成)
先ず、本実施形態における電流駆動部3bの構成について説明する。
図5は、本実施形態における電流駆動部3bの回路構成を示す図である。この電流駆動部3bは、第2の実施形態で説明した電流駆動部3a(図4)と比較して、パッド群と各駆動セルとの間の回路構成が異なる。
【0057】
本実施形態における電流駆動部3aでは、電位VDD3(第2基準電位)が与えられるパッドP3(第2端子)を設け、そのパッドP3から引き出されている配線L3(第2配線)には、複数の抵抗成分(R31,R32,…,R3m)が直列に接続される。この複数の抵抗成分(R31,R32,…,R3m)は配線L3上の寄生抵抗であるが、この配線L3には電流が流れないため、各抵抗の大きさは動作上の問題とはならない。
【0058】
図5に示すように、回路構成上、各駆動セルの2つのP型MOSトランジスタ(Q11,Q21,…,Qm1およびQ12,Q22,…,Qm2)の基板は、隣接する抵抗成分間のノードにおいて配線L3に接続される。たとえば、配線L3上において、抵抗成分R31と抵抗成分R32との間には、P型MOSトランジスタQ11およびQ12の基板が接続され、抵抗成分R32と抵抗成分R33との間には、P型MOSトランジスタQ21およびQ22の基板が接続される。
【0059】
図5に示すように、パッドP1(電源電位VDD)から引き出されている配線L1には、複数の抵抗成分(R11,R12,…,R1m)が寄生抵抗として直列に存在する。回路構成上、各駆動セル(10,20,…,m0)のP型MOSトランジスタ(Q11,Q21,…,Qm1)のソース電極は、隣接する抵抗成分間のノードにおいて配線L1に接続される。たとえば、配線L1上において、抵抗成分R11と抵抗成分R12との間には、P型MOSトランジスタQ11のソース電極が接続され、抵抗成分R12と抵抗成分R13との間には、P型MOSトランジスタQ21のソース電極が接続される。
【0060】
パッドP2(電位VDD2)からの配線L2は、パッドP1(電位VDD)から最も遠隔の位置にあるP型MOSトランジスタQm1おいて、抵抗成分Rs2を介して配線L1と接続される。
【0061】
(電流駆動回路の動作)
次に、本実施形態に係る電流駆動部3bの動作を説明する。
【0062】
本実施形態に係る電流駆動部3bでは、パッドP3(電位VDD3)と各駆動セル内のP型MOSトランジスタの基板とを接続しているため、電源電位VDDと関係なく、各P型MOSトランジスタの基板電位は、電位VDD3となる。すなわち、パッドP1(電源電位VDD)から駆動セルまでの距離にかかわらず、各駆動セル内のP型MOSトランジスタの基板電位は、電位VDD3となる。したがって、この電流駆動部3bでは基板バイアス効果が発生せず、駆動セルごとの電流の変動(低下)が抑制される。
【0063】
電流駆動部3bにおいて、配線L2を流れる電流Is2が配線L1へ流れ込む点は、第2の実施形態における電流駆動部3aと同じであるため、同様にゲート・ソース間電圧VGSの変動が抑制され、各駆動セルからの出力電流(Id1,Id2,…,Idm)の変動が低減される。
【0064】
以上説明したように、本実施形態に係る電流駆動回路は、基板バイアス効果が発生しない点(前述した電流駆動部3の効果)と、電源電圧降下が抑制される点(前述した電流駆動部3aの効果)とを併せ持つことになるため、第1および第2の実施形態に係る電流駆動回路よりもさらに高い電流出力特性が得られる。
【0065】
<第4の実施形態>
次に、本発明の電流駆動回路の第4の実施形態について、図6を参照して説明する。
【0066】
本実施形態に係る電流駆動回路の電流駆動部は、等価回路として第1の実施形態に係る電流駆動部3(図2)と同等であるが、その構造に特徴がある。
【0067】
図6は、実施形態に係る電流駆動部の構造を示す断面図である。
【0068】
この電流駆動部では、図2に示したように、P型MOSトランジスタ(Q11,Q21,…,Qm1およびQ12,Q22,…,Qm2)の基板電位が配線L2に接続されているが、この配線L2は、メタル配線ではなく、P型MOSトランジスタを形成するN型ウェル領域(またはN型基板)を利用して実現する。
【0069】
図6は、P型MOSトランジスタ(Q12,Q22,…,Qm2)の構造を示す断面図の一例である。図6に示すように、この電流駆動部では、Nウェル領域100に各P型MOSトランジスタ(Q12,Q22,…,Qm2)が形成される。たとえばP型MOSトランジスタQ12は、ドレイン領域(P+領域)D12と、ソース領域(P+領域)S12と、ゲート絶縁膜およびゲート電極を含むゲート領域G12とを有し、P型MOSトランジスタQm2は、ドレイン領域(P+領域)Dm2と、ソース領域(P+領域)Sm2と、ゲート絶縁膜およびゲート電極を含むゲート領域Gm2とを有する。隣接するP型MOSトランジスタ間には、絶縁領域IL(たとえばSiO2)が設けられる。P型MOSトランジスタ(Q11,Q21,…,Qm1)についても同様の構造となる。
【0070】
Nウェル領域100の端部には、N+領域101が形成される。そのN+領域101は、上部のメタル配線を通してパッドP2(VDD2電位)に接続される。
このように、電流駆動部内のすべてのP型MOSトランジスタを、共通のウェル領域(または基板)に形成することで、配線L2を設定するための上部のメタル配線が最小化される。
【0071】
なお、すべてのP型MOSトランジスタを、共通のウェル領域(または基板)に形成することは、第1の実施形態における電流駆動部3に限らず、他の実施形態における電流駆動部に適用することができる。
【0072】
<第5の実施形態>
次に、本発明の電流駆動回路の第5の実施形態について、図7を参照して説明する。
【0073】
図7は、本実施形態に係る電流駆動回路における電流駆動部3cの回路図である。この電流駆動部3cは、参照回路(図3)と比較すると、各駆動セル内に電流補償用のトランジスタ(以下で説明する「副電流駆動部」)を付加した点に特徴がある。
【0074】
(電流駆動部3cの構成)
先ず、本実施形態に係る電流駆動部3cの構成について説明する。
【0075】
図7において、電流駆動部3cは、電流(Id1,Id2,…,Idm)をそれぞれ出力するための複数の駆動セル(10a,20a,…,m0a)を有する。各駆動セル内の2つのP型MOSトランジスタ(Q11およびQ12,Q21およびQ22,…,Qm1およびQm2)とパッドP1(電源電位VDD)とが接続される回路構成は、参照回路(図3)と同様である。各駆動セル内におけるこの2つのP型MOSトランジスタ(Q11およびQ12,Q21およびQ22,…,Qm1およびQm2)は、それぞれ電流Id11,Id21,…,Idm1を生成する。ここで、この電流(Id11,Id21,…,Idm1)は各駆動セルの出力電流(Id1,Id2,…,Idm)のうち主たる電流となるため、上述した2つのP型MOSトランジスタ(Q11およびQ12,Q21およびQ22,…,Qm1およびQm2)を、以下では「主電流駆動部」と総称する。
【0076】
各駆動セル内の他の2つのP型MOSトランジスタ(Q13およびQ14,Q23およびQ24,…,Qm3およびQm4)は、各駆動セルからの出力電流が一定となるように出力電流の補償を行うためのトランジスタである。各駆動セル内におけるこの2つのP型MOSトランジスタ(Q13およびQ14,Q23およびQ24,…,Qm3およびQm4)は、それぞれ電流Id12,Id22,…,Idm2を生成する。ここで、この電流(Id12,Id22,…,Idm2)は、各駆動セルの出力電流(Id1,Id2,…,Idm)を補償するための補助的な電流となるため、2つのP型MOSトランジスタ(Q13およびQ14,Q23およびQ24,…,Qm3およびQm4)を、以下では「副電流駆動部」と総称する。
【0077】
たとえば、パッドP1に最も近い駆動セル10aでは、副電流駆動部としてP型MOSトランジスタQ13およびQ14を有する。
【0078】
P型MOSトランジスタQ13は、P型MOSトランジスタQ11と同様にゲート電極に対してPWM信号PWM1が与えられ、これによって副電流駆動部の電流Id12の出力を活性化または非活性化(オンまたはオフ)させるためのトランジスタである。P型MOSトランジスタQ13のソースは、電位VDD4(第4基準電位)が与えられたパッドP4(第4端子)からの配線L4に接続される。P型MOSトランジスタQ13のドレイン電極は、P型MOSトランジスタQ14のソース電極と接続される。
【0079】
P型MOSトランジスタQ14は、ゲート電極が主電流駆動部Q11およびQ12の基板と接続されている。これにより、P型MOSトランジスタQ14は、主電流駆動部の基板電位が低下するほどゲート・ソース間電圧VGSが増加し、より多くのドレイン電流Id12を流すことができるようになっている。
【0080】
副電流駆動部の基板は、パッドP4(電位VDD4)から引き出されている配線L4に接続される。
【0081】
以上駆動セル10aの構成について説明したが、駆動セル10a以外の駆動セルも、同様の構成となっている。
【0082】
図7において、パッドP1(電源電位VDD)から引き出されている配線L1上には、抵抗成分(R11,R12,…,R1m)が直列に設けられているが、これらの抵抗成分(R11,R12,…,R1m)は、参照回路同様、電源配線上の寄生抵抗成分である。
一方、パッドP4(電位VDD4)から引き出されている配線L4上には、抵抗成分(R 41,R42,…,R1m)が直列に設けられている。
【0083】
(電流駆動部3cの動作)
次に、本実施形態に係る電流駆動部3cの動作について説明する。
【0084】
図7において、各駆動セル内の主電流駆動部(Q11およびQ12,Q21およびQ22,…,Qm1およびQm2)、パッドP1(電源電位VDD)から引き出されている配線L1、および、その配線L1上に配列された抵抗成分(R11,R12,…,R1m)は、図3に示した参照回路と同様の構成である。つまり、主電流駆動部内のP型MOSトランジスタ(Q11,Q21,…,Qm1)のソース電位(Ps1,Ps2,…,Psm)は、パッドP1から遠ざかるにしたがって低下していく(式(1)〜(3)参照)。すなわち、Ps1>Ps2>…>Psmである。
【0085】
したがって、前述したように、パッドP1に近い駆動セルから遠い駆動セルにかけて、主電流駆動部のソース・ゲート間電圧VGSが低下することと基板バイアス効果とによって、主電流駆動部の電流は低下する。すなわち、Id11>Id21>…>Idm1となる。
【0086】
一方、各駆動セルの副電流駆動部のうち、P型MOSトランジスタ(Q14,Q24,…,Qm4)のゲート電極は、対応する主電流駆動部内のP型MOSトランジスタ(Q11,Q21,…,Qm1)のソース電位(Ps1,Ps2,…,Psm)と同電位となっている。それゆえ、パッドP1に近い駆動セルから遠い駆動セルにかけて、P型MOSトランジスタ(Q14,Q24,…,Qm4)のゲート・ソース間電圧VGSは増加し、より多くの電流を流すことができる。すなわち、Id12<Id22<…<Idm2となる。
【0087】
図7に示すように、本実施形態に係る電流駆動部は、パッドP1(電源電位VDD)に近い駆動セルから遠い駆動セルにかけて徐々に低下する主電流駆動部の電流(Id11,Id21,…,Idm1)と、パッドP1に近い駆動セルから遠い駆動セルにかけて徐々に増加する副電流駆動部の電流(Id12,Id22,…,Idm2)とを合成して、各駆動セルの出力電流(Id1,Id2,…,Idm)を生成する。したがって、この電流駆動回路では、パッドP1からの距離にかかわらず、各駆動セルから定電流を出力させることができる。
【0088】
なお、各駆動セルによって行われる電流補償に必要な電流量は、副電流駆動部のディメンジョンや電源配線の寄生抵抗成分によって変動する場合があるため、電位VDD4の値、抵抗成分(R41,R42,…,R1m)の値を調整することによって最適化させることが好ましい。
【0089】
図8は、実施形態に係る電流駆動回路3cの効果を説明するための図である。図8において、(a)は、実施形態に係る電流駆動回路3cのブロック図、(b)は、参照回路との比較した、実施形態に係る電流駆動回路3cの電流出力特性を示す図である。この電流出力特性は、駆動セルの位置を横軸、各駆動セルの出力電流を縦軸にした特性となっている。また、図8(a)に示す電流駆動部3cでは、配線L1が両側の電極から電源電位VDDが与えられる構成となっている。
【0090】
このように配線L1の両側から電源電位VDDが印加されると、参照回路では、電極(電源電位VDD)に近い駆動セルから遠い駆動セルにかけて電流が低下する。すなわち、参照回路の電流出力特性は、図8(b)に示すように、中央の位置の駆動セルの電流出力が最も低下した、凹型特性となる。
【0091】
一方、電流出力特性3cでは、駆動セルの位置にかかわらず、電流出力変動が抑制されるため、図8(b)に示すように、参照回路よりもフラットな特性となる。
【0092】
以上説明したように、本実施形態に係る電流駆動回路は、各駆動セル内の副電流駆動部によって出力電流が補償されるため、電源電位VDDが与えられる電極からの距離にかかわらず、各駆動セルから定電流を出力させることができる。
【0093】
<第6の実施形態>
次に、本発明の電流駆動回路の第6の実施形態について、図9を参照して説明する。
【0094】
図9は、本実施形態に係る電流駆動回路内の電流駆動部3dの回路図である。本実施形態における電流駆動部3dは、第5の実施形態における電流駆動部3c(図7)と類似しているが、副電流駆動部(Q13およびQ14,Q23およびQ24,…,Qm3およびQm4)の基板がパッドP1(電源電位VDD)からの配線L1に接続されている点で異なる。
【0095】
ここで、たとえば駆動セルm0aのP型MOSトランジスタQm3のソース電極と配線L4との接点のノードをN4mとし、P型MOSトランジスタQm3およびQm4の基板と配線L1との接点のノードをN1mとすると、ノードN4mの電位をノードN1mの電位よりも高くなるようにする。たとえばVDD4=VDDとしたときに、配線L1およびL4の各抵抗成分の抵抗値を、R41<R11,R42<R12,…,R4m<R1mとなるように設定する。
【0096】
かかる設定により、ノードN41,N42,…,N4mと、対応するノードN11,N122,…,N1mとの間の電圧V41,V42,…,V4mは、パッドP1から離れるにしたがって大きくなるようになっている。すなわち、V41<V42<…<V4mである。
【0097】
かかる構成によって、本実施形態に係る電流駆動回路では、たとえば駆動セルm0aにおいて、P型MOSトランジスタQm3のソース領域(P+層)と基板(Nウェル)とによって形成されるPN構造(ダイオード構造)によって、図9に示すように、ノードN4m→P型MOSトランジスタQm3のソース領域(P+層)→基板(Nウェル)→ノードN1mで表される方向にダイオード電流Iamが流れる。他の駆動セル10a,20a,…に対しても同様に、ダイオード電流Ia1、Ia2,…が電流Iamと同一方向に流れる。
【0098】
ここで、前述したように、V41<V42<…<V4mであるため、ダイオード電流Ia1、Ia2,…,Iamの大きさは、Ia1<Ia2<…<Iamとなる。すなわち、このダイオード電流Ia1、Ia2,…,Iamの大きさは、パッドP1から離れるにしたがって大きくなる。
【0099】
このダイオード電流Ia1、Ia2,…,Iamは、各駆動セルにおける主電流駆動部側のトランジスタに回り込み、主電流駆動部の電流(Id11,Id21,…,Idm1)の一部となるため、本実施形態に係る電流駆動回路は、前述の電流駆動部3c(図7)に対して、さらに電流出力特性に優れることになる。
【0100】
<第7の実施形態>
次に、本発明の電流駆動回路の第7の実施形態について説明する。
【0101】
この第6の実施形態に係る電流駆動回路の電流駆動部3eは、駆動セルごとに異なるバイアス電位VBIASを与えることによって各駆動セルから定電流を出力させるようにする点で、第1〜第6の実施形態とは異なる。なお、本実施形態では、電源電位VDD>バイアス電位VBIASであることを前提としている。
【0102】
(電流駆動部3eの構成)
先ず、本実施形態における電流駆動部3eの構成について、図10を参照して説明する。
【0103】
図10は、本実施形態に係る電流駆動回路における電流駆動部3eの回路図である。この電流駆動部3eは、参照回路と同等の回路構成を有する基本回路部4と、出力電流(Id1,Id2,…,Idm)を一定にするためにP型MOSトランジスタ(Q12,Q22,…,Qm2)のゲート電位を調整するための電位設定部5とを備える。
【0104】
図10に示すように、電位設定部5は、第5端子としてのパッドP5(第5基準電位としてのバイアス電位VBIAS)とノードN51との間において、第2抵抗部として直列に配列された複数の抵抗成分(R51,R52,…,R5m)を有する。さらに、電位設定部5は、ノードN51とパッドP1(電源電位VDD)との間において、制御部51と、複数のP型MOSトランジスタ(Q10,Q20,…,Qn0)と、第3抵抗部としての複数の抵抗成分(R61,R62,…,R6n)とを有する。
【0105】
制御部51は、出力電流(Id1,Id2,…,Idm)の大きさの要求値に応じて、パッドP1(電源電位VDD)とパッドP5(バイアス電位VBIAS)間のインピーダンスを調整する機能を有する。
【0106】
制御部51は、複数のP型MOSトランジスタ(Q10,Q20,…,Qn0)の各ゲート電極に接続され、各ゲートに対してそれぞれ制御信号(C1,C2,…,Cn)を送出する。複数のP型MOSトランジスタ(Q10,Q20,…,Qn0)のソース電極には、それぞれ複数の抵抗成分(R61,R62,…,R6n)が対応して接続される。複数のP型MOSトランジスタ(Q10,Q20,…,Qn0)のドレイン電極は、共通してノードN51に接続される。
【0107】
制御部51は、出力電流(Id1,Id2,…,Idm)の大きさの要求値に応じて、制御信号(C1,C2,…,Cn)のいずれかをローレベル(アクティブ)、その他をハイレベル(非アクティブ)とする。
【0108】
図10に示すように、複数の抵抗成分(R51,R52,…,R5m)における隣接する抵抗成分間のノード(N52,N53,…,N5m)とP型MOSトランジスタ(Q12,Q22,…,Qm2)のゲート電極とが接続されている。たとえば、パッドP5からの配線L5上において、抵抗成分R51と抵抗成分R52との間のノードN52とP型MOSトランジスタQ22のゲート電極とが接続され、抵抗成分R5m−1と抵抗成分R5mとの間のノードN5mとP型MOSトランジスタQm2のゲート電極とが接続される。
【0109】
図11は、本実施形態に係る電流駆動回路内の基本回路部4および電位設定部5のIC上のレイアウト例を示す図である。図11において、(a)はIC上に電源電位VDDのパッドP1が1つ設けられる場合、(b)はIC上の両端に電源電位VDDのパッドP1が2つ設けられる場合の構成を示している。なお、基準電圧発生回路部2は、図1で示したものと同一であり、基準電圧発生回路部2aは、基準電圧発生回路部2と比較して、バイアス電位VBIASの出力部が2箇所ある点のみ異なる。
【0110】
図10に示したように、電流駆動部3e(基本回路部4、電位設定部5)では、複数の駆動セルを有する基本回路部4に対して、パッドP1(電源電位VDD)と対向する位置にパッドP5(バイアス電位VBIAS)を設ける。したがって、図11(b)に示すように、パッドP1(電源電位VDD)が両端に2つある場合には、バイアス電位VBIASを生成する基準電圧発生回路部2aを中央に配置させ、複数の駆動セルを2分割して左右に配置させる(基本回路部4a,4b)。このようにして、パッドP1(電源電位VDD)が両端に2つある場合でも、電流駆動部3dにおいてパッドP1とパッドP5とを対向した位置に設けることができる。
【0111】
(電流駆動部3eの動作)
次に、本実施形態における電流駆動部3eの動作について説明する。
【0112】
図10において、電流駆動部3eにおける各駆動セルの出力電流の大きさに対する要求値が外部から制御部51に与えられるか、または、その要求値が予め制御部51に設定されていると、その要求値に応じて、制御部51は、制御信号(C1,C2,…,Cn)のいずれかをローレベル(アクティブ)、その他をハイレベル(非アクティブ)とする。これにより、複数のP型MOSトランジスタ(Q10,Q20,…,Qn0)の中で、ローレベルがゲート電極に与えられたP型MOSトランジスタがオンする。
【0113】
たとえば、複数のP型MOSトランジスタ(Q10,Q20,…,Qn0)の中でP型MOSトランジスタQ10にのみローレベルが与えられたとした場合、P型MOSトランジスタQ10がオンし、パッドP1とパッドP5間には、抵抗成分R61と、複数の抵抗成分R51,R52,…,R5mとが直列に接続されることになる。
【0114】
ここで、パッドP5とノードN51との間のノード(N51,N52,…,N5m)の電位をそれぞれPN51,PN52,…,PN5mとすると、PN51>PN52>…>PN5mが成り立つ。すなわち、ノード(N51,N52,…,N5m)の電位、すなわち、P型MOSトランジスタ(Q12,Q22,…,Qm2)のゲート電位は、パッドP1から遠ざかるほど小さくなる。かかる電位設定は、パッドP5がパッドP1に対して対向した位置に設けたことによって実現される。
【0115】
一方、基本回路部4において、P型MOSトランジスタ(Q12,Q22,…,Qm2)のソース電位は、電源配線の寄生抵抗成分(R1,R2,…,Rm)による電圧降下のために、パッドP1から遠ざかる駆動セルのP型MOSトランジスタ(Q12,Q22,…,Qm2)ほどソース電位が低下する。
【0116】
したがって、パッドP1から駆動セルまでの距離にかかわらず、各駆動セル内のP型MOSトランジスタ(Q12,Q22,…,Qm2)のゲート・ソース間電圧VGSの変動が小さくなるため、すべての駆動セルからほぼ定電流を出力することができる。
【0117】
ここで、各駆動セルの出力電流を低下させる場合には、制御部51は、複数の抵抗成分(R62,R63,…,R6m)の中から抵抗成分R61よりも抵抗値が小さいものを選択するようにする。たとえば、R61>R62であるとすれば、制御部51は、P型MOSトランジスタQ20にのみローレベルを与える。これにより、P型MOSトランジスタQ20がオンし、パッドP1とパッドP5間には、抵抗成分R62と、複数の抵抗成分R51,R52,…,R5mとが直列に接続されることになる。R61>R62であるため、ノード(N51,N52,…,N5m)の各電位(PN51,PN52,…,PN5m)は、抵抗成分R51が選択されていた場合と比べて増加する。そして、各駆動セル内のP型MOSトランジスタ(Q12,Q22,…,Qm2)のゲート・ソース間電圧VGSは、抵抗成分R51が選択されていた場合と比べて全体的に低下するため、各駆動セルからの出力電流(Id1,Id2,…,Idm)が低下するようになる。
【0118】
なお、スタティックドライバ向け等、各駆動セルからの出力電流(Id1,Id2,…,Idm)の定電流値を変更しない場合には、パッドP1とノードN51間には、その定電流値に対応した単一の抵抗成分を設けるようにすればよい。
【0119】
また、P型MOSトランジスタ(Q10,Q20,…,Qn0)は、制御部51からの制御信号に応じて動作するスイッチング素子であればよく、たとえばバイポーラトランジスタによって代替することもできる。
【0120】
図12は、実施形態に係る電流駆動回路3eの電流出力特性を示す図である。この電流出力特性は、図11(b)(IC上の両端にパッドP1がある場合)において、n個(n>m)の駆動セル(10,20,…,m0,…,n0)に対して、基本回路部4aに一部の駆動セル(10,20,…,m0)、基本回路部4bに残りの駆動セル(m+10,…,n0)を配置させた場合に、駆動セルの位置を横軸、各駆動セルの出力電流を縦軸に示した特性を示している。
【0121】
このようにIC上両側から電源電位VDDが印加されると、参照回路では、電極(電源電位VDD)に近い駆動セルから遠い駆動セルにかけて電流が低下する。すなわち、参照回路の電流出力特性は、図に示すように、中央の位置の駆動セルの電流出力が最も低下した、凹型特性となる。
【0122】
一方、電流駆動部3eの電流出力特性は、駆動セルの位置にかかわらず、電流出力変動が抑制されるため、図12に示すように、参照回路よりもフラットな特性となる。
【0123】
以上説明したように、本実施形態に係る電流駆動回路では、パッドP1(電源電位VDD)と対向する位置にパッドP5(バイアス電位VBIAS)を設け、電流駆動部3eにおいて、パッドP1から遠ざかる駆動セルほど、各駆動セルのP型MOSトランジスタのゲート電位が低下するようにしたため、電源配線によるP型MOSトランジスタのソース電位の低下の影響が抑制される。したがって、電源電位VDDが与えられる電極からの距離にかかわらず、各駆動セルから定電流を出力させることができる。
【0124】
<第8の実施形態>
次に、本発明の電流駆動回路の第8の実施形態について、図13を参照して説明する。
【0125】
第7の実施形態に係る電流駆動回路では、IC上でパッドP1(電源電位VDD)と対向する位置にパッドP5(バイアス電位VBIAS)を設けたが、ICのレイアウト上の制約次第では、パッドP1とパッドP5とが近接した位置にある場合も想定し得る。本実施形態では、パッドP1とパッドP5とが近接した位置にある場合の電流駆動回路について説明する。
【0126】
本実施形態に係る電流駆動回路の電流駆動部3fは、駆動セルごとに異なるバイアス電位VBIASを与えることによって各駆動セルから定電流を出力させるようにする点で第6の実施形態の電流駆動部3eとは同一であるが、パッドP1とパッドP5とが近接した位置にあるために、P型MOSトランジスタ(Q12,Q22,…,Qm2)のゲート電位を調整するための電位設定部の構成が第6の実施形態のものと異なる。本実施形態に係る電流駆動部3fにおいて、電位設定部以外の構成は、前述の電流駆動部3eと同一である。
【0127】
(電流駆動部3fの構成)
以下、本実施形態における電流駆動部3fの構成について説明する。
【0128】
図13は、本実施形態に係る電流駆動回路における電流駆動部3fの回路図である。この電流駆動部3fは、参照回路と同等の回路構成を有する基本回路部4と、出力電流(Id1,Id2,…,Idm)を一定にするためにP型MOSトランジスタ(Q12,Q22,…,Qm2)のゲート電位を調整するための電位設定部6とを備える。
【0129】
図13に示すように、電位設定部6は、パッドP5(バイアス電位VBIAS)とノードN60との間において、第2抵抗部として直列に配列された複数の抵抗成分(R71,R72,…,R7m)を有する。さらに、電位設定部6は、ノードN60とパッドP1(電源電位VDD)との間において、制御部61と、複数のP型MOSトランジスタ(Q10,Q20,…,Qn0)と、第3抵抗部としての複数の抵抗成分(R81,R82,…,R8n)とを有する。
【0130】
制御部61は、出力電流(Id1,Id2,…,Idm)の大きさの要求値に応じて、パッドP5(バイアス電位VBIAS)とパッドP0(GND電位)間のインピーダンスを調整する機能を有する。
【0131】
制御部61は、複数のP型MOSトランジスタ(Q10,Q20,…,Qn0)の各ゲート電極に接続され、各ゲートに対してそれぞれ制御信号(C1,C2,…,Cn)を送出する。複数のP型MOSトランジスタ(Q10,Q20,…,Qn0)のソース電極には、それぞれ複数の抵抗成分(R81,R82,…,R8n)が対応して接続される。複数のP型MOSトランジスタ(Q10,Q20,…,Qn0)のドレイン電極は、共通してノードN60に接続される。
【0132】
制御部61は、出力電流(Id1,Id2,…,Idm)の大きさの要求値に応じて、制御信号(C1,C2,…,Cn)のいずれかをローレベル(アクティブ)、その他をハイレベル(非アクティブ)とする。
【0133】
図13に示すように、複数の抵抗成分(R71,R72,…,R7m)における隣接する抵抗成分間のノード(N61,N62,…,N6m)とP型MOSトランジスタ(Q12,Q22,…,Qm2)のゲート電極とが接続されている。たとえば、パッドP5からの配線L5上において、抵抗成分R71と抵抗成分R72との間のノードN61とP型MOSトランジスタQ12のゲート電極とが接続され、抵抗成分R72と抵抗成分R73との間のノードN62とP型MOSトランジスタQ22のゲート電極とが接続され、抵抗成分R7mとノードN60との間のノード6mとP型MOSトランジスタQm2のゲート電極とが接続される。
【0134】
図14は、本実施形態に係る電流駆動回路内の基本回路部4および電位設定部6のIC上のレイアウト例を示す図である。図14において、(a)はIC上に電源電位VDDのパッドP1が1つ設けられる場合、(b)はIC上の両端に電源電位VDDのパッドP1が2つ設けられる場合の構成を示している。なお、基準電圧発生回路部2は、図1で示したものと同一である。
【0135】
図14(a)に示すように、パッドP1(電源電位VDD)が1つのみの場合には、図13に示した回路構成と等価となるように、バイアス電位VBIASとGND電位の間に、基本回路部4に対応させた電位設定部6を設ける。
【0136】
図14(b)に示すように、パッドP1(電源電位VDD)が両端に2つある場合には、電源配線の寄生抵抗成分の影響を抑制するために、両側のパッドP1近くにおいて、基本回路部4a,4bに駆動セルを分割配置させる。そして、バイアス電位VBIASとGND電位の間に、2つの基本回路部4a,4bに対応させて、電位設定部6a,6bを設けるようにする。
【0137】
(電流駆動部3fの動作)
次に、本実施形態における電流駆動部3fの動作について説明する。
【0138】
図13において、電流駆動部3fにおける各駆動セルの出力電流の大きさに対する要求値が外部から制御部61に与えられるか、または、その要求値が予め制御部61に設定されていると、その要求値に応じて、制御部61は、制御信号(C1,C2,…,Cn)のいずれかをローレベル(アクティブ)、その他をハイレベル(非アクティブ)とする。これにより、複数のP型MOSトランジスタ(Q10,Q20,…,Qn0)の中で、ローレベルがゲート電極に与えられたP型MOSトランジスタがオンする。
【0139】
たとえば、複数のP型MOSトランジスタ(Q10,Q20,…,Qn0)の中でP型MOSトランジスタQ10にのみローレベルが与えられたとした場合、P型MOSトランジスタQ10がオンし、パッドP5とパッドP0間には、抵抗成分R81と、複数の抵抗成分R71,R72,…,R7mとが直列に接続されることになる。
【0140】
ここで、パッドP5とノードN60との間のノード(N61,N62,…,N6m)の電位をそれぞれPN61,PN62,…,PN6mとすると、PN61>PN62>…>PN6mが成り立つ。すなわち、ノード(N61,N62,…,N6m)の電位、すなわち、P型MOSトランジスタ(Q12,Q22,…,Qm2)のゲート電位は、パッドP1から遠ざかるほど小さくなる。かかる電位設定は、GND電位であるパッドP0をパッドP1に対して対向した位置に設けたことによって実現される。
【0141】
一方、基本回路部4において、P型MOSトランジスタ(Q12,Q22,…,Qm2)のソース電位は、電源配線の寄生抵抗成分(R1,R2,…,Rm)による電圧降下のために、パッドP1から遠ざかる駆動セルのP型MOSトランジスタ(Q12,Q22,…,Qm2)ほどソース電位が低下する。
【0142】
したがって、パッドP1から駆動セルまでの距離にかかわらず、各駆動セル内のP型MOSトランジスタ(Q12,Q22,…,Qm2)のゲート・ソース間電圧VGSの変動が小さくなるため、すべての駆動セルからほぼ定電流を出力することができる。
【0143】
ここで、各駆動セルの出力電流を低下させる場合には、制御部61は、複数の抵抗成分(R82,R83,…,R8m)の中から抵抗成分R81よりも抵抗値が大きいものを選択するようにする。たとえば、R81<R82であるとすれば、制御部51は、P型MOSトランジスタQ20にのみローレベルを与える。これにより、P型MOSトランジスタQ20がオンし、パッドP1とパッドP5間には、抵抗成分R82と、複数の抵抗成分R71,R72,…,R7mとが直列に接続されることになる。R81<R82であるため、ノード(N61,N62,…,N6m)の各電位(PN61,PN62,…,PN6m)は、抵抗成分R81が選択されていた場合と比べて増加する。そして、各駆動セル内のP型MOSトランジスタ(Q12,Q22,…,Qm2)のゲート・ソース間電圧VGSは、抵抗成分R81が選択されていた場合と比べて全体的に低下するため、各駆動セルからの出力電流(Id1,Id2,…,Idm)が低下するようになる。
【0144】
なお、スタティックドライバ向け等、各駆動セルからの出力電流(Id1,Id2,…,Idm)の定電流値を変更しない場合には、ノードN60とパッドP0間には、その定電流値に対応した単一の抵抗成分を設けるようにすればよい。
【0145】
また、P型MOSトランジスタ(Q10,Q20,…,Qn0)は、制御部61からの制御信号に応じて動作するスイッチング素子であればよく、たとえばバイポーラトランジスタによって代替することもできる。
【0146】
図15は、実施形態に係る電流駆動回路3fの電流出力特性を示す図である。この電流出力特性は、図13(b)(IC上の両端にパッドP1がある場合)において、n個(n>m)の駆動セル(10,20,…,m0,…,n0)に対して、基本回路部4aに一部の駆動セル(10,20,…,m0)、基本回路部4bに残りの駆動セル(m+10,…,n0)を配置させた場合に、駆動セルの位置を横軸、各駆動セルの出力電流を縦軸に示した特性を示している。
【0147】
このようにIC上両側から電源電位VDDが印加されると、参照回路では、電極(電源電位VDD)に近い駆動セルから遠い駆動セルにかけて電流が低下する。すなわち、参照回路の電流出力特性は、図に示すように、中央の位置の駆動セルの電流出力が最も低下した凹型特性となる。
【0148】
一方、電流駆動部3fの電流出力特性は、駆動セルの位置にかかわらず、電流出力変動が抑制されるため、図15に示すように、参照回路よりもフラットな特性となる。
【0149】
以上説明したように、本実施形態に係る電流駆動回路は、その電流駆動部3fにおいて、パッドP5(バイアス電位VBIAS)とパッドP0(GND電位)との間に電位設定部を設け、パッドP1から遠ざかる駆動セルほど、各駆動セルのP型MOSトランジスタのゲート電位が低下するようにしたため、電源配線によるP型MOSトランジスタのソース電位の低下の影響が抑制される。したがって、電源電位VDDが与えられる電極からの距離にかかわらず、各駆動セルから定電流を出力させることができる。
【0150】
<第9の実施形態>
次に、本発明の電流駆動回路の第9の実施形態について、図16を参照して説明する。
【0151】
図16は、本実施形態に係る電流駆動回路における電流駆動部3gの回路図である。図16を図15と対比して明らかなように、本実施形態における電流駆動部3gは、第8の実施形態における電流駆動部3fと比べて、電位設定部7に接続された電極がパッドP0(GND電位)ではなく、パッドP6(電位VBIAS_OUT)である点のみ異なる。
【0152】
パッドP6における電位VBIAS_OUTの値は、パッドP5のバイアス電位VBIASよりも低電位であれば任意に設定してよい。たとえば、パッドP6に対してICの外部で可変抵抗成分を介してGND電位に接続することによって,パッドP6(電位VBIAS_OUT)を所望の電位に設定することができる。
【0153】
電位VBIAS_OUTを変えることによって、複数の抵抗成分(R82,R83,…,R8m)の中から同一の抵抗成分が選択されたとしても、ノードN60,N61,…,N6mの各電位が変化するため、出力電流(Id1,Id2,…,Idm)が変化する。
【0154】
このように、本実施形態に係る電流駆動回路では、ICの外部の可変抵抗成分によって、パッドP6における電位VBIAS_OUTを所望の値に設定し、外部から各駆動セルの出力電流の大きさを調整できる。したがって、本実施形態の電流駆動回路を様々な表示装置に適用させる場合に、表示装置に応じて容易に電流出力特性を最適化させることができるようになる。
【0155】
以上、本発明の実施の形態を詳述してきたが、具体的な構成及びシステムは本実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更や、他のシステムへの適応なども含まれる。
【符号の説明】
【0156】
1 電流駆動回路
2 基準電圧発生回路部
3 電流駆動部
4 基本回路部
5,6 電位設定部
10,20,…,m0 駆動セル
【技術分野】
【0001】
本発明は、電流が供給されることによって発光する有機エレクトロルミネッセンス素子(以下、EL素子と称す。)や発光ダイオード(以下、LED素子と称す。)等を使用した電流駆動型表示装置のための電流駆動回路に関する。
【背景技術】
【0002】
一般に、EL素子やLED素子を用いた表示装置では、定電流駆動回路(定電流ドライバ)によって表示制御が行われる。従来の定電流駆動回路が下記特許文献1に開示されている。
【0003】
特許文献1に開示された従来の定電流駆動回路では、制御電圧発生回路部と、表示素子を発光させるための複数の電流出力回路部とが設けられている。複数の電流出力回路部は、制御電圧発生回路部に対してそれぞれ並列に接続されている。これにより、制御電圧発生回路部内のP型MOSトランジスタと、各電流出力回路部内のP型MOSトランジスタとがカレントミラー回路を構成し、各電流出力回路部から定電流が出力されるようになっている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2004−13053号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところで、上述した従来の定電流駆動回路では、各電流出力回路部内のP型MOS(Metal Oxide Semiconductor)トランジスタのソースが、電源パッドから共通の配線(電源配線)を通して電源電位に接続されている。それゆえ、電源配線の抵抗成分による電圧降下のために、各電流出力回路部内のP型MOSトランジスタのソースには、同一の電源電位が供給されない。その結果、電源パッドから距離が離れた電流出力回路部ほど、P型MOSトランジスタのソース・ゲート間電圧VGSが低下し、出力電流が低下する。
また、上述した従来の定電流駆動回路内のP型MOSトランジスタの基板は、ソース同様に、電源パッドから共通の配線(電源配線)を通して電源電位に接続されている。それゆえ、電源パッドから距離が離れた電流出力回路部ほど、P型MOSトランジスタの基板電位が低下していく。したがって、基板バイアス効果により、電源パッドから距離が離れた電流出力回路部ほど、P型MOSトランジスタの閾値電圧が増加して出力電流が低下する。
【0006】
上述したように、従来の定電流駆動回路は、電源パッドからの位置に応じて出力電流値が変動するため、実際には高精度の定電流出力を行うことができなかった。したがって、電源パッドから複数の電流出力回路部(電流出力用MOSトランジスタ)に対して共通の電源配線を設ける場合に、電源パッドからの距離に関わらず、各電流出力回路部から定電流が出力できるようにする電流駆動回路が望まれていた。
【課題を解決するための手段】
【0007】
本発明の第1の観点は、第1基準電位に設定された第1端子と、第2基準電位に設定された第2端子と、前記第1端子から引き出された第1配線に対してソース電極がそれぞれ並列に接続された複数のトランジスタ素子を含み、その複数のトランジスタ素子の各ゲート電極に与えられるゲート電位に応じて各トランジスタ素子からドレイン電流を出力する電流駆動部と、を備え、前記複数のトランジスタ素子の各々に対応する各基板が、前記第2端子から引き出された第2配線に接続され、前記第2配線は、前記第2端子が接続された端部とは反対側の端部が開放されている電流駆動回路である。
【0008】
この発明によれば、電流駆動部の各トランジスタ素子の基板電位は、第1端子からの距離にかかわらず一定となるので、基板バイアス効果が発生せず、第1端子から離れた位置にあるトランジスタ素子の出力電流(ドレイン電流)の低下が抑制される。
【0009】
本発明の第2の観点は、第1基準電位に設定された第1端子と、第2基準電位に設定された第2端子と、前記第1端子から引き出された第1配線に対してソース電極がそれぞれ並列に接続された複数のトランジスタ素子を含み、その複数のトランジスタ素子の各ゲート電極に与えられるゲート電位に応じて各トランジスタ素子からドレイン電流を出力する電流駆動部と、を備え、前記複数のトランジスタ素子は、共通の基板上に形成され、前記基板は、その一端において前記第2端子に接続され、他端が開放されている電流駆動回路である。
【0010】
この発明によれば、基板バイアス効果の発生を防止できるのみならず、すべてのトランジスタ素子は共通の基板上に形成されるので基板自体を上記第2配線として機能させることができ、メタル配線を小さく形成することが可能となる。
【発明の効果】
【0011】
本発明によれば、電源パッドからの距離に関わらず、各トランジスタ素子が生成する出力電流のばらつきが少ない。したがって、その出力電流によって発光する発光素子の発光ばらつきが低減される。
【図面の簡単な説明】
【0012】
【図1】第1の実施形態に係る電流駆動回路の回路構成を示す図である。
【図2】第1の実施形態における電流駆動部の回路図である。
【図3】従来の電流駆動部の回路(参照回路)の回路図である。
【図4】第2の実施形態における電流駆動部の回路図である。
【図5】第3の実施形態に係る電流駆動回路内の電流駆動部の回路構成を示す図である。
【図6】第4の実施形態に係る電流駆動回路の構造を示す断面図である。
【図7】第5の実施形態に係る電流駆動回路における電流駆動部の回路図である。
【図8】第5の実施形態に係る電流駆動回路の効果を説明するための図である。
【図9】第6の実施形態に係る電流駆動回路内の電流駆動部の回路図である。
【図10】第7の実施形態に係る電流駆動回路における電流駆動部の回路図である。
【図11】第7の実施形態に係る電流駆動回路内の基本回路部および電位設定部のIC上のレイアウト例を示す図である。
【図12】第7の実施形態に係る電流駆動回路の電流出力特性を示す図である。
【図13】第8の実施形態に係る電流駆動回路における電流駆動部の回路図である。
【図14】第8の実施形態に係る電流駆動回路内の基本回路部および電位設定部のIC上のレイアウト例を示す図である。
【図15】第8の実施形態に係る電流駆動回路の電流出力特性を示す図である。
【図16】第9の実施形態に係る電流駆動回路における電流駆動部の回路図である。
【発明を実施するための最良の形態】
【0013】
以下、本発明の複数の実施形態について説明する。各実施形態に係る電流駆動回路は、複数のパッド(入出力端子)を備えた集積回路(IC;Integrated Circuit)上に実装される。
【0014】
<第1の実施形態>
本発明の電流駆動回路の第1の実施形態について、図1および図2を参照して説明する。
【0015】
(電流駆動回路の構成)
先ず、本実施形態に係る電流駆動回路1の構成について説明する。
【0016】
図1は、本実施形態に係る電流駆動回路1の回路構成を示す図である。このような電流駆動回路1がIC上に実装される。
【0017】
図1おいて、実施形態に係る電流駆動回路1は、基準電圧発生回路部2と、発光素子(D1,D2,D3,…,Dm)に対して定電流を出力するための電流駆動部3とを含む。基準電圧発生回路部2は、電流駆動部3の出力電流の大きさを制御するためのバイアス電位VBIASを生成する。発光素子(D1,D2,D3,…,Dm)は、たとえばEL素子あるいはLED素子等の電流発光素子である。
【0018】
電流駆動部3の中には、各発光素子(D1,D2,D3,…,Dm)を個別に発光させるための電流を出力する駆動セル(DC)(10,20,30,…,m0)が設けられている。駆動セル(10,20,30,…,m0)は、各発光素子(D1,D2,D3,…,Dm)に対する電流(Id1,Id2,Id3,…,Idm)を出力する。
【0019】
電流駆動部3は、電源電位VDD(第1基準電位)が与えられるパッドP1(第1端子)、電位VDD2(第2基準電位)が与えられるパッドP2(第2端子)に接続されている。電流駆動部3は、発光素子(D1,D2,D3,…,Dm)のアノードと接続されている。発光素子(D1,D2,D3,…,Dm)のカソードは、接地電位GNDが与えられるパッドP0と接続されている。
【0020】
駆動セル(10,20,30,…,m0)は、個別に入力されるPWM(Pulse Width Modulation)信号(PWM1,PWM2,PWM3,…,PWMm)に応じて、対応する電流(Id1,Id2,Id3,…,Idm)の出力を活性化または非活性化(オンまたはオフ)させる。
【0021】
図2は、電流駆動部3の回路図である。
【0022】
図2に示すように、各駆動セル(10,20,30,…,m0)は、それぞれ2つのP型MOSトランジスタを備えている。図2において、たとえばパッドP1に最も近い駆動セル10は、2つのP型MOSトランジスタQ11,Q12を備え、パッドP1に最も遠い駆動セルm0は、2つのP型MOSトランジスタQm1,Qm2を備えている。
【0023】
パッドP1(電源電位VDD)から引き出されている配線L1(第1配線)には、複数の抵抗成分(R11,R12,…,R1m)が寄生抵抗として直列に存在する。パッドP2(電位VDD2)から引き出されている配線L2(第2配線)には、複数の抵抗成分(R21,R22,…,R2m)が寄生抵抗として直列に存在し、パッドP2に対して他端は開放されているか、または高インピーダンスとなっている。
【0024】
各駆動セル(10,20,30,…,m0)において、一方のP型MOSトランジスタ(Q11,Q21,…,Qm1)のドレイン電極は、他方のP型MOSトランジスタ(Q12,Q22,…,Qm2)のソース電極とそれぞれ接続される。P型MOSトランジスタ(Q12,Q22,…,Qm2)のドレイン電極は、各駆動セルに対応する発光素子(D1,D2,D3,…,Dm)のアノードとそれぞれ接続されている。
【0025】
図1に示すように、基準電圧発生回路部2は、電源電位VDDおよび接地電位GNDと接続されている。基準電圧発生回路部2の中には、P型MOSトランジスタQ1,Q2および演算増幅回路OP1が設けられている。
【0026】
P型MOSトランジスタQ1は、各駆動セル(10,20,…,m0)内のP型MOSトランジスタ(Q11,Q21,…,Qm1)と同一もしくは比例関係のディメンジョンを有する。
【0027】
演算増幅回路OP1は、参照電圧VrefおよびP型MOSトランジスタQ2のドレイン出力電位を入力し、バイアス電位VBIASを出力する。このバイアス電位VBIASがP型MOSトランジスタQ1に供給されると共に、各駆動セル(10,20,…,m0)内のP型MOSトランジスタ(Q11,Q21,…,Qm1)のゲート電極に共通して与えられることで、カレントミラー回路を形成する。
【0028】
P型MOSトランジスタQ1のドレイン電極には、P型MOSトランジスタQ2のソース電極が接続され、P型MOSトランジスタQ2のドレイン電極には、抵抗成分Rpが接続されている。
【0029】
演算増幅回路OP1は、参照電圧Vref(演算増幅回路OP1の反転入力端子の電位)と抵抗R1の電位(演算増幅回路OP1の非反転入力端子の電位)が等しくなるようにバイアス電位VBIASを制御するため、P型MOSトランジスタQ1の出力電流Irefは、参照電圧Vrefおよび抵抗成分Rpの抵抗値によって決まる一定の値に維持される。
【0030】
また、上記したようにP型MOSトランジスタQ1と、各駆動セル(10,20,…,m0)内のP型MOSトランジスタ(Q11,Q21,…,Qm1)とは、カレントミラー回路を形成するため、駆動セル(10,20,…,m0)の各出力電流(Id1,Id2,…,Idm)は、P型MOSトランジスタQ1のドレインからの出力電流Irefと同等もしくは比例関係となって、電源配線による電圧降下を考慮しない場合には、ほぼ一定に維持される。
(参照回路の説明)
次に、本実施形態に係る電流駆動回路1の構成上の特徴を明確とする目的のために、従来から知られている電流駆動回路の電流駆動部の回路(以下、参照回路)の構成を説明する。
【0031】
図3は、参照回路の回路図である。この参照回路では、各駆動セル内のP型MOSトランジスタ(Q11,Q21,…,Qm1)のソース電極と、各駆動セル内の2つのP型MOSトランジスタ(たとえばQ11とQ12)の基板とが、パッドP1(電源電位VDD)から引き出されている配線L1上の共通のノードに接続されている点で、前述した電流駆動部3と異なる。
【0032】
参照回路上における抵抗成分R11,R12,…,R1mは、電源配線L1に存在する寄生抵抗である。この寄生抵抗による電圧降下のために、参照回路では、IC基板上でパッドP1に近い駆動セルから遠い駆動セルにかけて、駆動セル内のP型MOSトランジスタ(Q12,Q22,…,Qm2)のソース電位が低下するため、ソース・ゲート間電圧VGSが低下する。
【0033】
具体的には、参照回路において、パッドP1に近い駆動セルから遠い駆動セルにかけて、P型MOSトランジスタ(Q11,Q21,…,Qm1)のソース電位(Ps1,Ps2,…,Psm)は、下式(1)〜(3)に示すように低下する。
Ps1=VDD−R11×(Id1+Id2+…+Idm) …(1)
Ps2=VDD−R11×(Id1+Id2+…+Idm)
−R12×(Id2+Id3+…+Idm) …(2)
…
Psm=VDD−R11×(Id1+Id2+…+Idm)
−R12×(Id2+Id3+…+Idm)−…
−R1m×Idm …(3)
また、参照回路内の各駆動セルにおいて、P型MOSトランジスタのソース電極と基板とは、共に、パッドP1(電源電位VDD)からの電源配線に接続されている。それゆえ、IC基板上でパッドP1に近い駆動セルから遠い駆動セルにかけて、P型MOSトランジスタの基板電位が低下していく。したがって、基板バイアス効果により、パッドP1から距離が離れた駆動セル内のP型MOSトランジスタほど閾値電圧が増加する。
【0034】
このように、図3に示した参照回路では、IC基板上でパッドP1から近い駆動セルから遠い駆動セルにかけて、出力電流(Id1,Id2,…,Idm)が順に低下してしまい、カレントミラー回路を形成しているにもかかわらず、実際には定電流を出力することができない。
【0035】
(電流駆動回路1の動作)
次に、実施形態に係る電流駆動回路1の動作を説明する。
【0036】
図2に示すように、本実施形態における電流駆動部3が参照回路(図3)と構成上異なる点は、各駆動セル内のP型MOSトランジスタ(Q11,Q21,…,Qm1)のソース電極と、各駆動セル内の2つのP型MOSトランジスタ(たとえばQ11とQ12)の基板とに対して、それぞれ別個に電位を設定することにある。また、パッドP2から引き出されている配線L2の一端は開放端(高インピーダンス)となっているため、抵抗成分R21,R22,…,R2mには電流が流れず、各駆動セル内の2つのP型MOSトランジスタ(たとえばQ11とQ12)の基板電位は、共通の電位VDD2となる。
【0037】
一方、パッドP1から引き出されている電源配線L1は、各駆動セルからの出力電流が流れるため、本実施形態に係る電流駆動回路1は、配線L1上の抵抗成分R11,R12,…,R1mによる電圧降下が発生する点では参照回路と同様である。しかしながら、パッドP1から駆動セルまでの距離にかかわらず、駆動セル内のP型MOSトランジスタの基板電位の変動がないため、基板バイアス効果が発生しない。そのため、本実施形態に係る電流駆動回路1は、基板バイアス効果が生ずる参照回路よりも、各駆動セルからの出力電流の変動が少ない。
【0038】
以上説明したように、本実施形態に係る電流駆動回路によれば、電流駆動部3において、パッドP1(電源電位VDD)から各駆動セルまでの距離にかかわらず、駆動セル内のP型MOSトランジスタの基板電位が共通となるように、電源電位VDDの配線とは別に基板電位を設定するための配線を設けたため、基板バイアス効果が発生せず、各発光素子に対する電流出力特性が改善される。
【0039】
なお、電位VDD2は電源電位VDDと同電位でもよく、その場合には、配線L2をパッドP1近辺で分岐して設けることができ、パッドP2が不要となる。
【0040】
<第2の実施形態>
第2の実施形態以降の各実施形態に係る電流駆動回路は、図1に示した電流駆動回路1と電流駆動部のみが異なる。したがって、第2の実施形態以降の各実施形態では、電流駆動部についてのみ説明する。
【0041】
図4は、本実施形態における電流駆動部3aを示す回路図である。この電流駆動部3aは、第1の実施形態における電流駆動部3と比較して、配線L1と配線L2とが、パッドP1(電源電位VDD)から最も遠隔の位置にあるP型MOSトランジスタQm1において接続している点で異なる。
【0042】
(電流駆動部の構成)
先ず、本実施形態における電流駆動部3aの構成ついて、図4を参照して説明する。
図4に示すように、配線L1および配線L2は、パッドP1に最も遠い位置で抵抗成分Rs1を介して接続される。また、本実施形態における電流駆動部3aは、前述の電流駆動部3と異なり、配線L2に微小の電流を流すことを意図しているため、配線L2上の抵抗成分は、直列抵抗分としてある程度大きな値であることが好ましい。
【0043】
図4に示すように、パッドP1(電源電位VDD)から引き出されている配線L1には、複数の抵抗成分(R11,R12,…,R1m)が寄生抵抗として直列に存在する。すなわち、回路構成上、各駆動セルのP型MOSトランジスタ(Q11,Q21,…,Qm1)のソース電極は、隣接する抵抗成分間のノードにおいて配線L1に接続される。たとえば、配線L1上において、抵抗成分R11と抵抗成分R12との間には、P型MOSトランジスタQ11のソース電極が接続され、抵抗成分R12と抵抗成分R13との間には、P型MOSトランジスタQ21のソース電極が接続される。
【0044】
同様に、各駆動セルの2つのP型MOSトランジスタ(Q11,Q21,…,Qm1およびQ12,Q22,…,Qm2)の基板は、隣接する抵抗成分間のノードにおいて配線L2に接続される。たとえば、配線L2上において、抵抗成分R21と抵抗成分R22との間には、P型MOSトランジスタQ11およびQ12の基板が接続され、抵抗成分R22と抵抗成分R23との間には、P型MOSトランジスタQ21およびQ22の基板が接続される。
【0045】
そして、この電流駆動部3aでは、パッドP1から駆動セルまでの距離にかかわらず各駆動セル内のすべてのP型MOSトランジスタの基板電位を極力一定とするために、パッドP2(電位VDD2)から引き出されている配線L2を流れる電流Is1が微小となるように、配線L2上に配置された各抵抗成分の値を設定する。
【0046】
たとえば、図4における抵抗成分Rs1の値を抵抗成分(R21,R22,…,R2m)の値よりも大きな値に設定することによって電流Is1を抑制し、抵抗成分(R21,R22,…,R2m)による電圧降下がほとんどないようにする。これにより、すべての駆動セルのP型MOSトランジスタの基板電位が電位VDD2とほぼ同等となる。
【0047】
なお、抵抗成分(R21,R22,…,R2m)と抵抗成分Rs1は、本発明における第1抵抗部を構成する。
【0048】
パッドP1(電源電位VDD)からの配線L1上の抵抗成分(R11,R12,…,R1m)の値は、特に限定されるものではないが、極力小さい値に設定する。
【0049】
(電流駆動部3aの動作)
次に、電流駆動部3aの動作について図2を参照して説明する。
【0050】
前述したように、図4に示す電流駆動部3aでは、抵抗成分Rs1の値を抵抗成分(R21,R22,…,R2m)の値よりも大きな値に設定することによって電流Is1を抑制し、抵抗成分(R21,R22,…,R2m)による電圧降下が小さくなるようにしている。
【0051】
パッドP1(電源電位VDD)から最も遠い駆動セル内のP型MOSトランジスタQm1およびQm2の基板電位Pbmは、下記式(4)に示すようになる。ここで、抵抗成分Rs1を流れる電流Is1は微小な値となるため、式(4)における第2項は無視でき、基板電位Pbmは、電位VDD2にほぼ等しい値となる。
【0052】
したがって、電流駆動部3aでは、基板バイアス効果が非常に小さく、駆動セルごとの電流の変動(低下)が抑制される。
Pbm=VDD2−Is1×(R21+R22+…+R2m) …(4)
一方、電流駆動部3aでは、配線L2を流れる電流Is1が配線L1へ流れ込むため、たとえば駆動セルm0内のP型MOSトランジスタQm1のソース電位Psmは、以下式(5)のようになる。
Psm=VDD−R11×(Id1+Id2+…+Idm−Is1)
−R12×(Id2+Id3+…+Idm−Is1)−…
−R1m×(Idm−Is1)
=VDD−R11×(Id1+Id2+…+Idm)
−R12×(Id2+Id3+…+Idm)−…
−R1m×Idm
+(R11+R12+…+R1m)×Is1 …(5)
上記式(5)を参照回路における式(3)と対比して明らかなように、実施形態に係る電流駆動回路1では、パッドP1(電源電位VDD)から最も遠い駆動セルm0内のP型MOSトランジスタQm1の電位Psmは、参照回路における値よりも、(R11+R12+…+R1m)×Is1(上記式(5)の最後の項)の分だけ高くなる。すなわち、電流駆動回路1では、参照回路と比較して、パッドP1から駆動セルまで距離によるソース電位変動が小さいため、ゲート・ソース間電圧VGSの変動も小さくなり、各駆動セルからの出力電流(Id1,Id2,…,Idm)の変動を低減することができる。
【0053】
以上説明したように、本実施形態に係る電流駆動回路1は、複数の駆動セルに対するパッドP1(電源電位VDD)からの距離にかかわらず、各駆動セル内のP型MOSトランジスタの基板電位およびソース電位の変動が抑制されるので、各駆動セルの出力電流をほぼ一定とすることができる。
【0054】
<第3の実施形態>
次に、本発明の電流駆動回路の第3の実施形態について、図5を参照して説明する。
【0055】
本実施形態に係る電流駆動回路の電流駆動部は、各駆動セル内のP型MOSトランジスタ(Q11,Q21,…,Qm1)のソース電極と、各駆動セル内の2つのP型MOSトランジスタ(たとえばQ11とQ12)の基板とに対して、それぞれ別個に電位を設定する点では、第1の実施形態に係る電流駆動回路1と同様であるが、その構成が異なる。
【0056】
(電流駆動回路の構成)
先ず、本実施形態における電流駆動部3bの構成について説明する。
図5は、本実施形態における電流駆動部3bの回路構成を示す図である。この電流駆動部3bは、第2の実施形態で説明した電流駆動部3a(図4)と比較して、パッド群と各駆動セルとの間の回路構成が異なる。
【0057】
本実施形態における電流駆動部3aでは、電位VDD3(第2基準電位)が与えられるパッドP3(第2端子)を設け、そのパッドP3から引き出されている配線L3(第2配線)には、複数の抵抗成分(R31,R32,…,R3m)が直列に接続される。この複数の抵抗成分(R31,R32,…,R3m)は配線L3上の寄生抵抗であるが、この配線L3には電流が流れないため、各抵抗の大きさは動作上の問題とはならない。
【0058】
図5に示すように、回路構成上、各駆動セルの2つのP型MOSトランジスタ(Q11,Q21,…,Qm1およびQ12,Q22,…,Qm2)の基板は、隣接する抵抗成分間のノードにおいて配線L3に接続される。たとえば、配線L3上において、抵抗成分R31と抵抗成分R32との間には、P型MOSトランジスタQ11およびQ12の基板が接続され、抵抗成分R32と抵抗成分R33との間には、P型MOSトランジスタQ21およびQ22の基板が接続される。
【0059】
図5に示すように、パッドP1(電源電位VDD)から引き出されている配線L1には、複数の抵抗成分(R11,R12,…,R1m)が寄生抵抗として直列に存在する。回路構成上、各駆動セル(10,20,…,m0)のP型MOSトランジスタ(Q11,Q21,…,Qm1)のソース電極は、隣接する抵抗成分間のノードにおいて配線L1に接続される。たとえば、配線L1上において、抵抗成分R11と抵抗成分R12との間には、P型MOSトランジスタQ11のソース電極が接続され、抵抗成分R12と抵抗成分R13との間には、P型MOSトランジスタQ21のソース電極が接続される。
【0060】
パッドP2(電位VDD2)からの配線L2は、パッドP1(電位VDD)から最も遠隔の位置にあるP型MOSトランジスタQm1おいて、抵抗成分Rs2を介して配線L1と接続される。
【0061】
(電流駆動回路の動作)
次に、本実施形態に係る電流駆動部3bの動作を説明する。
【0062】
本実施形態に係る電流駆動部3bでは、パッドP3(電位VDD3)と各駆動セル内のP型MOSトランジスタの基板とを接続しているため、電源電位VDDと関係なく、各P型MOSトランジスタの基板電位は、電位VDD3となる。すなわち、パッドP1(電源電位VDD)から駆動セルまでの距離にかかわらず、各駆動セル内のP型MOSトランジスタの基板電位は、電位VDD3となる。したがって、この電流駆動部3bでは基板バイアス効果が発生せず、駆動セルごとの電流の変動(低下)が抑制される。
【0063】
電流駆動部3bにおいて、配線L2を流れる電流Is2が配線L1へ流れ込む点は、第2の実施形態における電流駆動部3aと同じであるため、同様にゲート・ソース間電圧VGSの変動が抑制され、各駆動セルからの出力電流(Id1,Id2,…,Idm)の変動が低減される。
【0064】
以上説明したように、本実施形態に係る電流駆動回路は、基板バイアス効果が発生しない点(前述した電流駆動部3の効果)と、電源電圧降下が抑制される点(前述した電流駆動部3aの効果)とを併せ持つことになるため、第1および第2の実施形態に係る電流駆動回路よりもさらに高い電流出力特性が得られる。
【0065】
<第4の実施形態>
次に、本発明の電流駆動回路の第4の実施形態について、図6を参照して説明する。
【0066】
本実施形態に係る電流駆動回路の電流駆動部は、等価回路として第1の実施形態に係る電流駆動部3(図2)と同等であるが、その構造に特徴がある。
【0067】
図6は、実施形態に係る電流駆動部の構造を示す断面図である。
【0068】
この電流駆動部では、図2に示したように、P型MOSトランジスタ(Q11,Q21,…,Qm1およびQ12,Q22,…,Qm2)の基板電位が配線L2に接続されているが、この配線L2は、メタル配線ではなく、P型MOSトランジスタを形成するN型ウェル領域(またはN型基板)を利用して実現する。
【0069】
図6は、P型MOSトランジスタ(Q12,Q22,…,Qm2)の構造を示す断面図の一例である。図6に示すように、この電流駆動部では、Nウェル領域100に各P型MOSトランジスタ(Q12,Q22,…,Qm2)が形成される。たとえばP型MOSトランジスタQ12は、ドレイン領域(P+領域)D12と、ソース領域(P+領域)S12と、ゲート絶縁膜およびゲート電極を含むゲート領域G12とを有し、P型MOSトランジスタQm2は、ドレイン領域(P+領域)Dm2と、ソース領域(P+領域)Sm2と、ゲート絶縁膜およびゲート電極を含むゲート領域Gm2とを有する。隣接するP型MOSトランジスタ間には、絶縁領域IL(たとえばSiO2)が設けられる。P型MOSトランジスタ(Q11,Q21,…,Qm1)についても同様の構造となる。
【0070】
Nウェル領域100の端部には、N+領域101が形成される。そのN+領域101は、上部のメタル配線を通してパッドP2(VDD2電位)に接続される。
このように、電流駆動部内のすべてのP型MOSトランジスタを、共通のウェル領域(または基板)に形成することで、配線L2を設定するための上部のメタル配線が最小化される。
【0071】
なお、すべてのP型MOSトランジスタを、共通のウェル領域(または基板)に形成することは、第1の実施形態における電流駆動部3に限らず、他の実施形態における電流駆動部に適用することができる。
【0072】
<第5の実施形態>
次に、本発明の電流駆動回路の第5の実施形態について、図7を参照して説明する。
【0073】
図7は、本実施形態に係る電流駆動回路における電流駆動部3cの回路図である。この電流駆動部3cは、参照回路(図3)と比較すると、各駆動セル内に電流補償用のトランジスタ(以下で説明する「副電流駆動部」)を付加した点に特徴がある。
【0074】
(電流駆動部3cの構成)
先ず、本実施形態に係る電流駆動部3cの構成について説明する。
【0075】
図7において、電流駆動部3cは、電流(Id1,Id2,…,Idm)をそれぞれ出力するための複数の駆動セル(10a,20a,…,m0a)を有する。各駆動セル内の2つのP型MOSトランジスタ(Q11およびQ12,Q21およびQ22,…,Qm1およびQm2)とパッドP1(電源電位VDD)とが接続される回路構成は、参照回路(図3)と同様である。各駆動セル内におけるこの2つのP型MOSトランジスタ(Q11およびQ12,Q21およびQ22,…,Qm1およびQm2)は、それぞれ電流Id11,Id21,…,Idm1を生成する。ここで、この電流(Id11,Id21,…,Idm1)は各駆動セルの出力電流(Id1,Id2,…,Idm)のうち主たる電流となるため、上述した2つのP型MOSトランジスタ(Q11およびQ12,Q21およびQ22,…,Qm1およびQm2)を、以下では「主電流駆動部」と総称する。
【0076】
各駆動セル内の他の2つのP型MOSトランジスタ(Q13およびQ14,Q23およびQ24,…,Qm3およびQm4)は、各駆動セルからの出力電流が一定となるように出力電流の補償を行うためのトランジスタである。各駆動セル内におけるこの2つのP型MOSトランジスタ(Q13およびQ14,Q23およびQ24,…,Qm3およびQm4)は、それぞれ電流Id12,Id22,…,Idm2を生成する。ここで、この電流(Id12,Id22,…,Idm2)は、各駆動セルの出力電流(Id1,Id2,…,Idm)を補償するための補助的な電流となるため、2つのP型MOSトランジスタ(Q13およびQ14,Q23およびQ24,…,Qm3およびQm4)を、以下では「副電流駆動部」と総称する。
【0077】
たとえば、パッドP1に最も近い駆動セル10aでは、副電流駆動部としてP型MOSトランジスタQ13およびQ14を有する。
【0078】
P型MOSトランジスタQ13は、P型MOSトランジスタQ11と同様にゲート電極に対してPWM信号PWM1が与えられ、これによって副電流駆動部の電流Id12の出力を活性化または非活性化(オンまたはオフ)させるためのトランジスタである。P型MOSトランジスタQ13のソースは、電位VDD4(第4基準電位)が与えられたパッドP4(第4端子)からの配線L4に接続される。P型MOSトランジスタQ13のドレイン電極は、P型MOSトランジスタQ14のソース電極と接続される。
【0079】
P型MOSトランジスタQ14は、ゲート電極が主電流駆動部Q11およびQ12の基板と接続されている。これにより、P型MOSトランジスタQ14は、主電流駆動部の基板電位が低下するほどゲート・ソース間電圧VGSが増加し、より多くのドレイン電流Id12を流すことができるようになっている。
【0080】
副電流駆動部の基板は、パッドP4(電位VDD4)から引き出されている配線L4に接続される。
【0081】
以上駆動セル10aの構成について説明したが、駆動セル10a以外の駆動セルも、同様の構成となっている。
【0082】
図7において、パッドP1(電源電位VDD)から引き出されている配線L1上には、抵抗成分(R11,R12,…,R1m)が直列に設けられているが、これらの抵抗成分(R11,R12,…,R1m)は、参照回路同様、電源配線上の寄生抵抗成分である。
一方、パッドP4(電位VDD4)から引き出されている配線L4上には、抵抗成分(R 41,R42,…,R1m)が直列に設けられている。
【0083】
(電流駆動部3cの動作)
次に、本実施形態に係る電流駆動部3cの動作について説明する。
【0084】
図7において、各駆動セル内の主電流駆動部(Q11およびQ12,Q21およびQ22,…,Qm1およびQm2)、パッドP1(電源電位VDD)から引き出されている配線L1、および、その配線L1上に配列された抵抗成分(R11,R12,…,R1m)は、図3に示した参照回路と同様の構成である。つまり、主電流駆動部内のP型MOSトランジスタ(Q11,Q21,…,Qm1)のソース電位(Ps1,Ps2,…,Psm)は、パッドP1から遠ざかるにしたがって低下していく(式(1)〜(3)参照)。すなわち、Ps1>Ps2>…>Psmである。
【0085】
したがって、前述したように、パッドP1に近い駆動セルから遠い駆動セルにかけて、主電流駆動部のソース・ゲート間電圧VGSが低下することと基板バイアス効果とによって、主電流駆動部の電流は低下する。すなわち、Id11>Id21>…>Idm1となる。
【0086】
一方、各駆動セルの副電流駆動部のうち、P型MOSトランジスタ(Q14,Q24,…,Qm4)のゲート電極は、対応する主電流駆動部内のP型MOSトランジスタ(Q11,Q21,…,Qm1)のソース電位(Ps1,Ps2,…,Psm)と同電位となっている。それゆえ、パッドP1に近い駆動セルから遠い駆動セルにかけて、P型MOSトランジスタ(Q14,Q24,…,Qm4)のゲート・ソース間電圧VGSは増加し、より多くの電流を流すことができる。すなわち、Id12<Id22<…<Idm2となる。
【0087】
図7に示すように、本実施形態に係る電流駆動部は、パッドP1(電源電位VDD)に近い駆動セルから遠い駆動セルにかけて徐々に低下する主電流駆動部の電流(Id11,Id21,…,Idm1)と、パッドP1に近い駆動セルから遠い駆動セルにかけて徐々に増加する副電流駆動部の電流(Id12,Id22,…,Idm2)とを合成して、各駆動セルの出力電流(Id1,Id2,…,Idm)を生成する。したがって、この電流駆動回路では、パッドP1からの距離にかかわらず、各駆動セルから定電流を出力させることができる。
【0088】
なお、各駆動セルによって行われる電流補償に必要な電流量は、副電流駆動部のディメンジョンや電源配線の寄生抵抗成分によって変動する場合があるため、電位VDD4の値、抵抗成分(R41,R42,…,R1m)の値を調整することによって最適化させることが好ましい。
【0089】
図8は、実施形態に係る電流駆動回路3cの効果を説明するための図である。図8において、(a)は、実施形態に係る電流駆動回路3cのブロック図、(b)は、参照回路との比較した、実施形態に係る電流駆動回路3cの電流出力特性を示す図である。この電流出力特性は、駆動セルの位置を横軸、各駆動セルの出力電流を縦軸にした特性となっている。また、図8(a)に示す電流駆動部3cでは、配線L1が両側の電極から電源電位VDDが与えられる構成となっている。
【0090】
このように配線L1の両側から電源電位VDDが印加されると、参照回路では、電極(電源電位VDD)に近い駆動セルから遠い駆動セルにかけて電流が低下する。すなわち、参照回路の電流出力特性は、図8(b)に示すように、中央の位置の駆動セルの電流出力が最も低下した、凹型特性となる。
【0091】
一方、電流出力特性3cでは、駆動セルの位置にかかわらず、電流出力変動が抑制されるため、図8(b)に示すように、参照回路よりもフラットな特性となる。
【0092】
以上説明したように、本実施形態に係る電流駆動回路は、各駆動セル内の副電流駆動部によって出力電流が補償されるため、電源電位VDDが与えられる電極からの距離にかかわらず、各駆動セルから定電流を出力させることができる。
【0093】
<第6の実施形態>
次に、本発明の電流駆動回路の第6の実施形態について、図9を参照して説明する。
【0094】
図9は、本実施形態に係る電流駆動回路内の電流駆動部3dの回路図である。本実施形態における電流駆動部3dは、第5の実施形態における電流駆動部3c(図7)と類似しているが、副電流駆動部(Q13およびQ14,Q23およびQ24,…,Qm3およびQm4)の基板がパッドP1(電源電位VDD)からの配線L1に接続されている点で異なる。
【0095】
ここで、たとえば駆動セルm0aのP型MOSトランジスタQm3のソース電極と配線L4との接点のノードをN4mとし、P型MOSトランジスタQm3およびQm4の基板と配線L1との接点のノードをN1mとすると、ノードN4mの電位をノードN1mの電位よりも高くなるようにする。たとえばVDD4=VDDとしたときに、配線L1およびL4の各抵抗成分の抵抗値を、R41<R11,R42<R12,…,R4m<R1mとなるように設定する。
【0096】
かかる設定により、ノードN41,N42,…,N4mと、対応するノードN11,N122,…,N1mとの間の電圧V41,V42,…,V4mは、パッドP1から離れるにしたがって大きくなるようになっている。すなわち、V41<V42<…<V4mである。
【0097】
かかる構成によって、本実施形態に係る電流駆動回路では、たとえば駆動セルm0aにおいて、P型MOSトランジスタQm3のソース領域(P+層)と基板(Nウェル)とによって形成されるPN構造(ダイオード構造)によって、図9に示すように、ノードN4m→P型MOSトランジスタQm3のソース領域(P+層)→基板(Nウェル)→ノードN1mで表される方向にダイオード電流Iamが流れる。他の駆動セル10a,20a,…に対しても同様に、ダイオード電流Ia1、Ia2,…が電流Iamと同一方向に流れる。
【0098】
ここで、前述したように、V41<V42<…<V4mであるため、ダイオード電流Ia1、Ia2,…,Iamの大きさは、Ia1<Ia2<…<Iamとなる。すなわち、このダイオード電流Ia1、Ia2,…,Iamの大きさは、パッドP1から離れるにしたがって大きくなる。
【0099】
このダイオード電流Ia1、Ia2,…,Iamは、各駆動セルにおける主電流駆動部側のトランジスタに回り込み、主電流駆動部の電流(Id11,Id21,…,Idm1)の一部となるため、本実施形態に係る電流駆動回路は、前述の電流駆動部3c(図7)に対して、さらに電流出力特性に優れることになる。
【0100】
<第7の実施形態>
次に、本発明の電流駆動回路の第7の実施形態について説明する。
【0101】
この第6の実施形態に係る電流駆動回路の電流駆動部3eは、駆動セルごとに異なるバイアス電位VBIASを与えることによって各駆動セルから定電流を出力させるようにする点で、第1〜第6の実施形態とは異なる。なお、本実施形態では、電源電位VDD>バイアス電位VBIASであることを前提としている。
【0102】
(電流駆動部3eの構成)
先ず、本実施形態における電流駆動部3eの構成について、図10を参照して説明する。
【0103】
図10は、本実施形態に係る電流駆動回路における電流駆動部3eの回路図である。この電流駆動部3eは、参照回路と同等の回路構成を有する基本回路部4と、出力電流(Id1,Id2,…,Idm)を一定にするためにP型MOSトランジスタ(Q12,Q22,…,Qm2)のゲート電位を調整するための電位設定部5とを備える。
【0104】
図10に示すように、電位設定部5は、第5端子としてのパッドP5(第5基準電位としてのバイアス電位VBIAS)とノードN51との間において、第2抵抗部として直列に配列された複数の抵抗成分(R51,R52,…,R5m)を有する。さらに、電位設定部5は、ノードN51とパッドP1(電源電位VDD)との間において、制御部51と、複数のP型MOSトランジスタ(Q10,Q20,…,Qn0)と、第3抵抗部としての複数の抵抗成分(R61,R62,…,R6n)とを有する。
【0105】
制御部51は、出力電流(Id1,Id2,…,Idm)の大きさの要求値に応じて、パッドP1(電源電位VDD)とパッドP5(バイアス電位VBIAS)間のインピーダンスを調整する機能を有する。
【0106】
制御部51は、複数のP型MOSトランジスタ(Q10,Q20,…,Qn0)の各ゲート電極に接続され、各ゲートに対してそれぞれ制御信号(C1,C2,…,Cn)を送出する。複数のP型MOSトランジスタ(Q10,Q20,…,Qn0)のソース電極には、それぞれ複数の抵抗成分(R61,R62,…,R6n)が対応して接続される。複数のP型MOSトランジスタ(Q10,Q20,…,Qn0)のドレイン電極は、共通してノードN51に接続される。
【0107】
制御部51は、出力電流(Id1,Id2,…,Idm)の大きさの要求値に応じて、制御信号(C1,C2,…,Cn)のいずれかをローレベル(アクティブ)、その他をハイレベル(非アクティブ)とする。
【0108】
図10に示すように、複数の抵抗成分(R51,R52,…,R5m)における隣接する抵抗成分間のノード(N52,N53,…,N5m)とP型MOSトランジスタ(Q12,Q22,…,Qm2)のゲート電極とが接続されている。たとえば、パッドP5からの配線L5上において、抵抗成分R51と抵抗成分R52との間のノードN52とP型MOSトランジスタQ22のゲート電極とが接続され、抵抗成分R5m−1と抵抗成分R5mとの間のノードN5mとP型MOSトランジスタQm2のゲート電極とが接続される。
【0109】
図11は、本実施形態に係る電流駆動回路内の基本回路部4および電位設定部5のIC上のレイアウト例を示す図である。図11において、(a)はIC上に電源電位VDDのパッドP1が1つ設けられる場合、(b)はIC上の両端に電源電位VDDのパッドP1が2つ設けられる場合の構成を示している。なお、基準電圧発生回路部2は、図1で示したものと同一であり、基準電圧発生回路部2aは、基準電圧発生回路部2と比較して、バイアス電位VBIASの出力部が2箇所ある点のみ異なる。
【0110】
図10に示したように、電流駆動部3e(基本回路部4、電位設定部5)では、複数の駆動セルを有する基本回路部4に対して、パッドP1(電源電位VDD)と対向する位置にパッドP5(バイアス電位VBIAS)を設ける。したがって、図11(b)に示すように、パッドP1(電源電位VDD)が両端に2つある場合には、バイアス電位VBIASを生成する基準電圧発生回路部2aを中央に配置させ、複数の駆動セルを2分割して左右に配置させる(基本回路部4a,4b)。このようにして、パッドP1(電源電位VDD)が両端に2つある場合でも、電流駆動部3dにおいてパッドP1とパッドP5とを対向した位置に設けることができる。
【0111】
(電流駆動部3eの動作)
次に、本実施形態における電流駆動部3eの動作について説明する。
【0112】
図10において、電流駆動部3eにおける各駆動セルの出力電流の大きさに対する要求値が外部から制御部51に与えられるか、または、その要求値が予め制御部51に設定されていると、その要求値に応じて、制御部51は、制御信号(C1,C2,…,Cn)のいずれかをローレベル(アクティブ)、その他をハイレベル(非アクティブ)とする。これにより、複数のP型MOSトランジスタ(Q10,Q20,…,Qn0)の中で、ローレベルがゲート電極に与えられたP型MOSトランジスタがオンする。
【0113】
たとえば、複数のP型MOSトランジスタ(Q10,Q20,…,Qn0)の中でP型MOSトランジスタQ10にのみローレベルが与えられたとした場合、P型MOSトランジスタQ10がオンし、パッドP1とパッドP5間には、抵抗成分R61と、複数の抵抗成分R51,R52,…,R5mとが直列に接続されることになる。
【0114】
ここで、パッドP5とノードN51との間のノード(N51,N52,…,N5m)の電位をそれぞれPN51,PN52,…,PN5mとすると、PN51>PN52>…>PN5mが成り立つ。すなわち、ノード(N51,N52,…,N5m)の電位、すなわち、P型MOSトランジスタ(Q12,Q22,…,Qm2)のゲート電位は、パッドP1から遠ざかるほど小さくなる。かかる電位設定は、パッドP5がパッドP1に対して対向した位置に設けたことによって実現される。
【0115】
一方、基本回路部4において、P型MOSトランジスタ(Q12,Q22,…,Qm2)のソース電位は、電源配線の寄生抵抗成分(R1,R2,…,Rm)による電圧降下のために、パッドP1から遠ざかる駆動セルのP型MOSトランジスタ(Q12,Q22,…,Qm2)ほどソース電位が低下する。
【0116】
したがって、パッドP1から駆動セルまでの距離にかかわらず、各駆動セル内のP型MOSトランジスタ(Q12,Q22,…,Qm2)のゲート・ソース間電圧VGSの変動が小さくなるため、すべての駆動セルからほぼ定電流を出力することができる。
【0117】
ここで、各駆動セルの出力電流を低下させる場合には、制御部51は、複数の抵抗成分(R62,R63,…,R6m)の中から抵抗成分R61よりも抵抗値が小さいものを選択するようにする。たとえば、R61>R62であるとすれば、制御部51は、P型MOSトランジスタQ20にのみローレベルを与える。これにより、P型MOSトランジスタQ20がオンし、パッドP1とパッドP5間には、抵抗成分R62と、複数の抵抗成分R51,R52,…,R5mとが直列に接続されることになる。R61>R62であるため、ノード(N51,N52,…,N5m)の各電位(PN51,PN52,…,PN5m)は、抵抗成分R51が選択されていた場合と比べて増加する。そして、各駆動セル内のP型MOSトランジスタ(Q12,Q22,…,Qm2)のゲート・ソース間電圧VGSは、抵抗成分R51が選択されていた場合と比べて全体的に低下するため、各駆動セルからの出力電流(Id1,Id2,…,Idm)が低下するようになる。
【0118】
なお、スタティックドライバ向け等、各駆動セルからの出力電流(Id1,Id2,…,Idm)の定電流値を変更しない場合には、パッドP1とノードN51間には、その定電流値に対応した単一の抵抗成分を設けるようにすればよい。
【0119】
また、P型MOSトランジスタ(Q10,Q20,…,Qn0)は、制御部51からの制御信号に応じて動作するスイッチング素子であればよく、たとえばバイポーラトランジスタによって代替することもできる。
【0120】
図12は、実施形態に係る電流駆動回路3eの電流出力特性を示す図である。この電流出力特性は、図11(b)(IC上の両端にパッドP1がある場合)において、n個(n>m)の駆動セル(10,20,…,m0,…,n0)に対して、基本回路部4aに一部の駆動セル(10,20,…,m0)、基本回路部4bに残りの駆動セル(m+10,…,n0)を配置させた場合に、駆動セルの位置を横軸、各駆動セルの出力電流を縦軸に示した特性を示している。
【0121】
このようにIC上両側から電源電位VDDが印加されると、参照回路では、電極(電源電位VDD)に近い駆動セルから遠い駆動セルにかけて電流が低下する。すなわち、参照回路の電流出力特性は、図に示すように、中央の位置の駆動セルの電流出力が最も低下した、凹型特性となる。
【0122】
一方、電流駆動部3eの電流出力特性は、駆動セルの位置にかかわらず、電流出力変動が抑制されるため、図12に示すように、参照回路よりもフラットな特性となる。
【0123】
以上説明したように、本実施形態に係る電流駆動回路では、パッドP1(電源電位VDD)と対向する位置にパッドP5(バイアス電位VBIAS)を設け、電流駆動部3eにおいて、パッドP1から遠ざかる駆動セルほど、各駆動セルのP型MOSトランジスタのゲート電位が低下するようにしたため、電源配線によるP型MOSトランジスタのソース電位の低下の影響が抑制される。したがって、電源電位VDDが与えられる電極からの距離にかかわらず、各駆動セルから定電流を出力させることができる。
【0124】
<第8の実施形態>
次に、本発明の電流駆動回路の第8の実施形態について、図13を参照して説明する。
【0125】
第7の実施形態に係る電流駆動回路では、IC上でパッドP1(電源電位VDD)と対向する位置にパッドP5(バイアス電位VBIAS)を設けたが、ICのレイアウト上の制約次第では、パッドP1とパッドP5とが近接した位置にある場合も想定し得る。本実施形態では、パッドP1とパッドP5とが近接した位置にある場合の電流駆動回路について説明する。
【0126】
本実施形態に係る電流駆動回路の電流駆動部3fは、駆動セルごとに異なるバイアス電位VBIASを与えることによって各駆動セルから定電流を出力させるようにする点で第6の実施形態の電流駆動部3eとは同一であるが、パッドP1とパッドP5とが近接した位置にあるために、P型MOSトランジスタ(Q12,Q22,…,Qm2)のゲート電位を調整するための電位設定部の構成が第6の実施形態のものと異なる。本実施形態に係る電流駆動部3fにおいて、電位設定部以外の構成は、前述の電流駆動部3eと同一である。
【0127】
(電流駆動部3fの構成)
以下、本実施形態における電流駆動部3fの構成について説明する。
【0128】
図13は、本実施形態に係る電流駆動回路における電流駆動部3fの回路図である。この電流駆動部3fは、参照回路と同等の回路構成を有する基本回路部4と、出力電流(Id1,Id2,…,Idm)を一定にするためにP型MOSトランジスタ(Q12,Q22,…,Qm2)のゲート電位を調整するための電位設定部6とを備える。
【0129】
図13に示すように、電位設定部6は、パッドP5(バイアス電位VBIAS)とノードN60との間において、第2抵抗部として直列に配列された複数の抵抗成分(R71,R72,…,R7m)を有する。さらに、電位設定部6は、ノードN60とパッドP1(電源電位VDD)との間において、制御部61と、複数のP型MOSトランジスタ(Q10,Q20,…,Qn0)と、第3抵抗部としての複数の抵抗成分(R81,R82,…,R8n)とを有する。
【0130】
制御部61は、出力電流(Id1,Id2,…,Idm)の大きさの要求値に応じて、パッドP5(バイアス電位VBIAS)とパッドP0(GND電位)間のインピーダンスを調整する機能を有する。
【0131】
制御部61は、複数のP型MOSトランジスタ(Q10,Q20,…,Qn0)の各ゲート電極に接続され、各ゲートに対してそれぞれ制御信号(C1,C2,…,Cn)を送出する。複数のP型MOSトランジスタ(Q10,Q20,…,Qn0)のソース電極には、それぞれ複数の抵抗成分(R81,R82,…,R8n)が対応して接続される。複数のP型MOSトランジスタ(Q10,Q20,…,Qn0)のドレイン電極は、共通してノードN60に接続される。
【0132】
制御部61は、出力電流(Id1,Id2,…,Idm)の大きさの要求値に応じて、制御信号(C1,C2,…,Cn)のいずれかをローレベル(アクティブ)、その他をハイレベル(非アクティブ)とする。
【0133】
図13に示すように、複数の抵抗成分(R71,R72,…,R7m)における隣接する抵抗成分間のノード(N61,N62,…,N6m)とP型MOSトランジスタ(Q12,Q22,…,Qm2)のゲート電極とが接続されている。たとえば、パッドP5からの配線L5上において、抵抗成分R71と抵抗成分R72との間のノードN61とP型MOSトランジスタQ12のゲート電極とが接続され、抵抗成分R72と抵抗成分R73との間のノードN62とP型MOSトランジスタQ22のゲート電極とが接続され、抵抗成分R7mとノードN60との間のノード6mとP型MOSトランジスタQm2のゲート電極とが接続される。
【0134】
図14は、本実施形態に係る電流駆動回路内の基本回路部4および電位設定部6のIC上のレイアウト例を示す図である。図14において、(a)はIC上に電源電位VDDのパッドP1が1つ設けられる場合、(b)はIC上の両端に電源電位VDDのパッドP1が2つ設けられる場合の構成を示している。なお、基準電圧発生回路部2は、図1で示したものと同一である。
【0135】
図14(a)に示すように、パッドP1(電源電位VDD)が1つのみの場合には、図13に示した回路構成と等価となるように、バイアス電位VBIASとGND電位の間に、基本回路部4に対応させた電位設定部6を設ける。
【0136】
図14(b)に示すように、パッドP1(電源電位VDD)が両端に2つある場合には、電源配線の寄生抵抗成分の影響を抑制するために、両側のパッドP1近くにおいて、基本回路部4a,4bに駆動セルを分割配置させる。そして、バイアス電位VBIASとGND電位の間に、2つの基本回路部4a,4bに対応させて、電位設定部6a,6bを設けるようにする。
【0137】
(電流駆動部3fの動作)
次に、本実施形態における電流駆動部3fの動作について説明する。
【0138】
図13において、電流駆動部3fにおける各駆動セルの出力電流の大きさに対する要求値が外部から制御部61に与えられるか、または、その要求値が予め制御部61に設定されていると、その要求値に応じて、制御部61は、制御信号(C1,C2,…,Cn)のいずれかをローレベル(アクティブ)、その他をハイレベル(非アクティブ)とする。これにより、複数のP型MOSトランジスタ(Q10,Q20,…,Qn0)の中で、ローレベルがゲート電極に与えられたP型MOSトランジスタがオンする。
【0139】
たとえば、複数のP型MOSトランジスタ(Q10,Q20,…,Qn0)の中でP型MOSトランジスタQ10にのみローレベルが与えられたとした場合、P型MOSトランジスタQ10がオンし、パッドP5とパッドP0間には、抵抗成分R81と、複数の抵抗成分R71,R72,…,R7mとが直列に接続されることになる。
【0140】
ここで、パッドP5とノードN60との間のノード(N61,N62,…,N6m)の電位をそれぞれPN61,PN62,…,PN6mとすると、PN61>PN62>…>PN6mが成り立つ。すなわち、ノード(N61,N62,…,N6m)の電位、すなわち、P型MOSトランジスタ(Q12,Q22,…,Qm2)のゲート電位は、パッドP1から遠ざかるほど小さくなる。かかる電位設定は、GND電位であるパッドP0をパッドP1に対して対向した位置に設けたことによって実現される。
【0141】
一方、基本回路部4において、P型MOSトランジスタ(Q12,Q22,…,Qm2)のソース電位は、電源配線の寄生抵抗成分(R1,R2,…,Rm)による電圧降下のために、パッドP1から遠ざかる駆動セルのP型MOSトランジスタ(Q12,Q22,…,Qm2)ほどソース電位が低下する。
【0142】
したがって、パッドP1から駆動セルまでの距離にかかわらず、各駆動セル内のP型MOSトランジスタ(Q12,Q22,…,Qm2)のゲート・ソース間電圧VGSの変動が小さくなるため、すべての駆動セルからほぼ定電流を出力することができる。
【0143】
ここで、各駆動セルの出力電流を低下させる場合には、制御部61は、複数の抵抗成分(R82,R83,…,R8m)の中から抵抗成分R81よりも抵抗値が大きいものを選択するようにする。たとえば、R81<R82であるとすれば、制御部51は、P型MOSトランジスタQ20にのみローレベルを与える。これにより、P型MOSトランジスタQ20がオンし、パッドP1とパッドP5間には、抵抗成分R82と、複数の抵抗成分R71,R72,…,R7mとが直列に接続されることになる。R81<R82であるため、ノード(N61,N62,…,N6m)の各電位(PN61,PN62,…,PN6m)は、抵抗成分R81が選択されていた場合と比べて増加する。そして、各駆動セル内のP型MOSトランジスタ(Q12,Q22,…,Qm2)のゲート・ソース間電圧VGSは、抵抗成分R81が選択されていた場合と比べて全体的に低下するため、各駆動セルからの出力電流(Id1,Id2,…,Idm)が低下するようになる。
【0144】
なお、スタティックドライバ向け等、各駆動セルからの出力電流(Id1,Id2,…,Idm)の定電流値を変更しない場合には、ノードN60とパッドP0間には、その定電流値に対応した単一の抵抗成分を設けるようにすればよい。
【0145】
また、P型MOSトランジスタ(Q10,Q20,…,Qn0)は、制御部61からの制御信号に応じて動作するスイッチング素子であればよく、たとえばバイポーラトランジスタによって代替することもできる。
【0146】
図15は、実施形態に係る電流駆動回路3fの電流出力特性を示す図である。この電流出力特性は、図13(b)(IC上の両端にパッドP1がある場合)において、n個(n>m)の駆動セル(10,20,…,m0,…,n0)に対して、基本回路部4aに一部の駆動セル(10,20,…,m0)、基本回路部4bに残りの駆動セル(m+10,…,n0)を配置させた場合に、駆動セルの位置を横軸、各駆動セルの出力電流を縦軸に示した特性を示している。
【0147】
このようにIC上両側から電源電位VDDが印加されると、参照回路では、電極(電源電位VDD)に近い駆動セルから遠い駆動セルにかけて電流が低下する。すなわち、参照回路の電流出力特性は、図に示すように、中央の位置の駆動セルの電流出力が最も低下した凹型特性となる。
【0148】
一方、電流駆動部3fの電流出力特性は、駆動セルの位置にかかわらず、電流出力変動が抑制されるため、図15に示すように、参照回路よりもフラットな特性となる。
【0149】
以上説明したように、本実施形態に係る電流駆動回路は、その電流駆動部3fにおいて、パッドP5(バイアス電位VBIAS)とパッドP0(GND電位)との間に電位設定部を設け、パッドP1から遠ざかる駆動セルほど、各駆動セルのP型MOSトランジスタのゲート電位が低下するようにしたため、電源配線によるP型MOSトランジスタのソース電位の低下の影響が抑制される。したがって、電源電位VDDが与えられる電極からの距離にかかわらず、各駆動セルから定電流を出力させることができる。
【0150】
<第9の実施形態>
次に、本発明の電流駆動回路の第9の実施形態について、図16を参照して説明する。
【0151】
図16は、本実施形態に係る電流駆動回路における電流駆動部3gの回路図である。図16を図15と対比して明らかなように、本実施形態における電流駆動部3gは、第8の実施形態における電流駆動部3fと比べて、電位設定部7に接続された電極がパッドP0(GND電位)ではなく、パッドP6(電位VBIAS_OUT)である点のみ異なる。
【0152】
パッドP6における電位VBIAS_OUTの値は、パッドP5のバイアス電位VBIASよりも低電位であれば任意に設定してよい。たとえば、パッドP6に対してICの外部で可変抵抗成分を介してGND電位に接続することによって,パッドP6(電位VBIAS_OUT)を所望の電位に設定することができる。
【0153】
電位VBIAS_OUTを変えることによって、複数の抵抗成分(R82,R83,…,R8m)の中から同一の抵抗成分が選択されたとしても、ノードN60,N61,…,N6mの各電位が変化するため、出力電流(Id1,Id2,…,Idm)が変化する。
【0154】
このように、本実施形態に係る電流駆動回路では、ICの外部の可変抵抗成分によって、パッドP6における電位VBIAS_OUTを所望の値に設定し、外部から各駆動セルの出力電流の大きさを調整できる。したがって、本実施形態の電流駆動回路を様々な表示装置に適用させる場合に、表示装置に応じて容易に電流出力特性を最適化させることができるようになる。
【0155】
以上、本発明の実施の形態を詳述してきたが、具体的な構成及びシステムは本実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更や、他のシステムへの適応なども含まれる。
【符号の説明】
【0156】
1 電流駆動回路
2 基準電圧発生回路部
3 電流駆動部
4 基本回路部
5,6 電位設定部
10,20,…,m0 駆動セル
【特許請求の範囲】
【請求項1】
第1基準電位に設定された第1端子と、
第2基準電位に設定された第2端子と、
前記第1端子から引き出された第1配線に対してソース電極がそれぞれ並列に接続された複数のトランジスタ素子を含み、その複数のトランジスタ素子の各ゲート電極に与えられるゲート電位に応じて各トランジスタ素子からドレイン電流を出力する電流駆動部と、を備え、
前記複数のトランジスタ素子の各々に対応する各基板が、前記第2端子から引き出された第2配線に接続され、
前記第2配線は、前記第2端子が接続された端部とは反対側の端部が開放されている電流駆動回路。
【請求項2】
第1基準電位に設定された第1端子と、
第2基準電位に設定された第2端子と、
前記第1端子から引き出された第1配線に対してソース電極がそれぞれ並列に接続された複数のトランジスタ素子を含み、その複数のトランジスタ素子の各ゲート電極に与えられるゲート電位に応じて各トランジスタ素子からドレイン電流を出力する電流駆動部と、を備え、
前記複数のトランジスタ素子は、共通の基板上に形成され、
前記基板は、その一端において前記第2端子に接続され、他端が開放されている電流駆動回路。
【請求項1】
第1基準電位に設定された第1端子と、
第2基準電位に設定された第2端子と、
前記第1端子から引き出された第1配線に対してソース電極がそれぞれ並列に接続された複数のトランジスタ素子を含み、その複数のトランジスタ素子の各ゲート電極に与えられるゲート電位に応じて各トランジスタ素子からドレイン電流を出力する電流駆動部と、を備え、
前記複数のトランジスタ素子の各々に対応する各基板が、前記第2端子から引き出された第2配線に接続され、
前記第2配線は、前記第2端子が接続された端部とは反対側の端部が開放されている電流駆動回路。
【請求項2】
第1基準電位に設定された第1端子と、
第2基準電位に設定された第2端子と、
前記第1端子から引き出された第1配線に対してソース電極がそれぞれ並列に接続された複数のトランジスタ素子を含み、その複数のトランジスタ素子の各ゲート電極に与えられるゲート電位に応じて各トランジスタ素子からドレイン電流を出力する電流駆動部と、を備え、
前記複数のトランジスタ素子は、共通の基板上に形成され、
前記基板は、その一端において前記第2端子に接続され、他端が開放されている電流駆動回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2012−159844(P2012−159844A)
【公開日】平成24年8月23日(2012.8.23)
【国際特許分類】
【出願番号】特願2012−28747(P2012−28747)
【出願日】平成24年2月13日(2012.2.13)
【分割の表示】特願2006−155556(P2006−155556)の分割
【原出願日】平成18年6月5日(2006.6.5)
【出願人】(308033711)ラピスセミコンダクタ株式会社 (898)
【Fターム(参考)】
【公開日】平成24年8月23日(2012.8.23)
【国際特許分類】
【出願日】平成24年2月13日(2012.2.13)
【分割の表示】特願2006−155556(P2006−155556)の分割
【原出願日】平成18年6月5日(2006.6.5)
【出願人】(308033711)ラピスセミコンダクタ株式会社 (898)
【Fターム(参考)】
[ Back to top ]