【課題】半導体基板のパーティクル汚染を減少させるプラズマ処理装置の炭化シリコン部品を提供する。
【解決手段】半導体基板処理装置のシャワーヘッド電極１０の下側バッフル板２２ａに用いられる炭化シリコン部品について、シリコン蒸気と炭素との反応により生成した後、パーティクル汚染の要因となる遊離炭素を、少なくともその表面から除去するために、およそ７５０℃かおよそ１２００℃の温度で加熱する処理を行なう、あるいは酸素プラズマで処理する。 （もっと読む）

【課題】レジスト等の炭素含有薄膜のパターンの凸部のスリミング処理時のスリミング量（削り取り量）のばらつきを抑制してスリミング処理毎の再現性を向上させることが可能な炭素含有薄膜のスリミング方法である。
【解決手段】パターン化された炭素含有薄膜１０４が形成された被処理体Ｗを酸化装置２の処理容器４内へ搬入する搬入工程と、処理容器内へ水分を供給しつつ酸化ガスにより炭素含有薄膜１０４の表面を酸化処理して除去することによりパターンの凸部１０４Ｂの幅を小さくするスリミング工程とを有する。 （もっと読む）

【課題】ハロゲンガスを用いずに銅部材のエッチングレートを高くすることができる基板処理方法を提供する。
【解決手段】基板処理装置１０において、円滑化された表面５０を有するＣｕ層４０を得た後、水素ガスにメタンガスを添加した処理ガスを処理室１５の内部空間へ導入し、該処理ガスからプラズマを生じさせて、酸化層４２のエッチングの際に生じた酸素ラジカル５２、並びにメタンから生じた炭素ラジカル５３を処理室１５の内部空間に存在させ、酸素ラジカル５２や炭素ラジカル５３から有機酸を生成し、該有機酸をＣｕ層４０の銅原子と反応させて銅原子を含む有機酸の錯体を生成し、さらに、該生成された錯体を蒸発させる。 （もっと読む）

【課題】本発明の実施形態は、生産性を向上させることができる反射型マスクの製造方法、および反射型マスクの製造装置を提供する。
【解決手段】実施形態によれば、基板の主面に反射層を形成する工程と、前記反射層の上に吸収層を形成する工程と、前記吸収層にパターン領域を形成する工程と、前記吸収層と前記反射層とに前記パターン領域を囲む遮光領域を形成する工程と、を備え、前記遮光領域を形成する工程において、前記反射層を塩素と酸素とを含むガスを用いてエッチング処理する反射型マスクの製造方法が提供される。 （もっと読む）

【課題】エッチングプロセス中にウェーハの損傷を低減する方法を開示する。
【解決手段】多数の実施形態の一つにおいて、方法は、少なくとも一つのエッチングプロセスのそれぞれにバイアス電圧を割り当てるステップと、少なくとも一つのエッチングプロセスの一つの開始前に、割り当てバイアス電圧を生成するステップとを含む。方法は、更に、少なくとも一つのエッチングプロセスの一つの開始前に、割り当てバイアス電圧を静電チャックに印加するステップを含む。割り当てバイアス電圧レベルは、ウェーハアーク放電を低減する。 （もっと読む）

【課題】エッチングレイヤ中にフィーチャを形成する方法を提供する。
【解決手段】エッチングレイヤ上に第１マスクが形成され、第１マスクは幅を持つ複数のスペースを規定する。第１マスク上に側壁レイヤが形成され、側壁レイヤは、第１マスクによって規定されるスペースの幅を低減する。側壁レイヤを通してエッチングレイヤにフィーチャがエッチングされ、フィーチャは、第１マスクによって規定されるスペースの幅よりも小さい幅を有する。マスクおよび側壁レイヤが除去される。エッチングレイヤ上に追加マスクが形成され、追加マスクは幅を持つ複数のスペースを規定する。追加マスク上に側壁レイヤが形成され、側壁レイヤは、追加マスクによって規定されるスペースの幅を低減する。側壁レイヤを通してエッチングレイヤにフィーチャがエッチングされ、フィーチャは、追加マスクによって規定されるスペースの幅よりも小さい幅を有する。マスクおよび側壁レイヤが除去される。 （もっと読む）

【課題】
プラズマＣＶＤ及びプラズマエッチングの分野において、プラズマ励起周波数のＶＨＦ化、プラズマ励起電力の増大化及び使用電源の複数化等に伴う問題として、インピーダンス整合の調整不適合及び電力電送線路の破損等が注目されている。これは製品の歩留まり及び生産設備の稼働率を左右する問題であり、早期の解決が求められている。
【解決手段】
インピーダンスの整合器と放電電極の給電点の間に３端子サーキュレータを配置し、この３端子サーキュレータを介して前記給電点に電力を供給するとともに、前記放電電極からの反射波を前記３端子サーキュレータに接続された無反射終端器で消費させるようにしたことを特徴とするプラズマ表面処理方法及びその装置。 （もっと読む）

【課題】プラズマの逆流を防止して冷却板の損傷を防ぐことができ、被処理基板に面内均一なプラズマ処理を行わせることができるプラズマ処理装置用電極板を提供する。
【解決手段】電極板３の放電面３ａから厚さ方向途中まで形成された第１穴部１１ａと、放電面３ａとは反対面３ｂから第１穴部１１ａの軸芯ｃ１と平行な軸芯ｃ２に沿って厚さ方向途中まで形成された第２穴部１１ｂとが、互いに連通して形成される複数の通気孔１１を有するとともに、第１穴部１１ａと第２穴部１１ｂとの間に第１穴部１１ａの開口面積以下の開口面積を有するオリフィス２１が設けられている。 （もっと読む）

【課題】本発明は、薄膜トランジスタのソース領域やドレイン領域へのコンタクトを確実
にした半導体装置を提供するものである。
【解決手段】本発明における半導体装置において、半導体層上の絶縁膜およびゲイト電極
上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜の上に形成された第２の層間
絶縁膜と、前記第２の層間絶縁膜、前記第１の層間絶縁膜、および前記絶縁膜に設けられ
たコンタクトホールとを有する。前記第１の絶縁層の膜厚は、前記積層の絶縁膜の合計膜
厚の１／３以下に形成する。 （もっと読む）

【課題】地球環境に対する影響が小さく、かつ必要とされる性能を有するドライエッチング剤を提供する。
【解決手段】（Ａ）１，３，３，３−テトラフルオロプロペンと、（Ｂ）Ｈ_２、Ｏ_２、ＣＯ、Ｏ_３、ＣＯ_２、ＣＯＣｌ_２、ＣＦ_３ＯＦ、ＣＯＦ_２、ＮＯ_２、Ｆ_２、ＮＦ_３、Ｃｌ_２、Ｂｒ_２、Ｉ_２、ＣＨ_４、Ｃ_２Ｈ_２，Ｃ_２Ｈ_４，Ｃ_２Ｈ_６、Ｃ_３Ｈ_４、Ｃ_３Ｈ_６、Ｃ_３Ｈ_８、ＨＩ、ＨＢｒ、ＨＣｌ、ＮＯ、ＮＨ_３、及びＹＦｎ（式中、ＹはＣｌ、Ｂｒ、又はＩを表し、ｎは整数を表し、１≦ｎ≦７である。）からなる群より選ばれる少なくとも１種のガスと、（Ｃ）不活性ガスを含むドライエッチング剤を提供する。
これらのエッチング剤を用いることにより飛躍的にプロセスウインドウを広げることができ、特殊な基板の励起操作等なしにサイドエッチ率が小さく高アスペクト比が要求される加工にも対応できる。 （もっと読む）

【課題】被処理体が大型であっても、この被処理体の複数に対して均一なプラズマ処理を同時に施すことが可能となる多段バッチ方式のプラズマ処理装置を提供すること。
【解決手段】二以上の下部電極１０ａ〜１０ｅ各々の被処理体を載置する載置面とは反対側の面の中央部、又は下部電極１０ａ〜１０ｅと電極対を成す上部電極１１ａ〜１１ｅ各々の載置面に対向する対向面とは反対側の面の中央部のいずれか一方に接続された接地線１３ａ〜１３ｅと、接地線１３ａ〜１３ｅが接続されていない他方に接続された高周波供給線１４ａ〜１４ｅと、処理チャンバ３１ａの内部において接地線１３ａ〜１３ｅ及び高周波供給線１４ａ〜１４ｅを収容するシールド部材１２ａ〜１２ｆと、接地線１３ａ〜１３ｅ各々に設けられ、電極対各々に対して個別にインピーダンス調整を行うインピーダンス調整機構１５ａ〜１５ｅとを具備する。 （もっと読む）

【課題】製膜室内で発生したパーティクルに起因した製膜室における内部リークの発生が防止され、良好な面内均一性を長期間、安定に実現可能な半導体膜製造装置および半導体膜製造方法を得ること。
【解決手段】製膜室５と、製膜室５の一側壁部に設けられて製膜室５へ基板２を搬入し且つ搬出するための搬入出ゲート１５と、搬入出ゲート１５を介して製膜室５と接続されて製膜室５へ基板２を搬入し且つ搬出するための減圧可能な搬送室２０と、一側壁部の搬送室２０側の側面における搬入出ゲート１５の周縁部の全周にシール材１１を挟んだ状態で搬入出ゲート１５を塞いで製膜室５を密閉可能な開閉自在のゲートバルブ１０と、搬入出ゲート１５に配置されて製膜室５内で発生したパーティクル８を捕捉するためのトラップ板９と、を備える。 （もっと読む）

【課題】パターン疎密差の影響を受けないハードマスク形成法を提供する。
【解決手段】基板１０１上に、第１から第３の膜１１１，１１２，１１３およびレジスト層１１４を形成した後、疎部Ｒ１と密部Ｒ２が存在するパターンを前記レジスト層に形成して前記第３の膜をエッチングする。次に、前記第３の膜及び前記レジスト層をマスクとして、密部Ｒ２内では前記第２の膜が残存するが、疎部Ｒ１内では前記第１の膜が露出するまで、前記第２の膜を除去する。その後Ｃ_XＦ_YＨ_Zガスを使用して、第５の膜１１５を、疎部Ｒ１内に露出した前記第１の膜上に第１の膜厚Ｔ１で形成し、密部Ｒ２内に残存する前記第２の膜上には膜厚Ｔ１よりも薄い第２の膜厚Ｔ２で形成する。膜厚Ｔ１の前記第５の膜で疎部Ｒ１内に露出した前記第１の膜を保護しながら密部Ｒ２内に残存する前記第２の膜を除去し、最後に、前記第３から第５の膜を除去して前記第２の膜をハードマスクとする。 （もっと読む）

【課題】半導体ウエハなどの被処理基板をプラズマ処理するに際し、周縁部下面におけるデポジションの発生をより少なくすることを目的としている。
【解決手段】処理チャンバー１０内に配置された載置台１１上に被処理基板Ｗを載置させ、高周波電圧を与えることにより処理チャンバー１０内にプラズマを発生させて、被処理基板Ｗを処理するに際し、載置台１１上に載置された被処理基板Ｗの周縁部下方に、プラズマで生成されたイオンを被処理基板Ｗの周縁部下面に向けて加速させる電界を形成することにより、イオンを被処理基板Ｗの周縁部下面に衝突させ、デポジションの発生を低減する。 （もっと読む）

【課題】シール部材のプラズマによる劣化を防止できる絶縁部材を提供する。
【解決手段】基板処理装置のチャンバ内でサセプタとチャンバの底部平面とを絶縁する絶縁部材１４が、内側部材４１と、外側部材４２と、その間に配置されたＯリング４３とを有し、外側部材４２は矩形のサセプタ１２の各辺に対応する長尺状物４４〜４７の組合せ体からなり、各長尺状物の一端の端面が隣接する他の長尺状物の一端の側面に当接し、他端の側面が別の長尺状物の一端の端面に当接するように組合せられ、各長尺状物の一端が固定用のねじ孔４８を介してチャンバ１１の底部平面５１に固定され、他端が支持用のねじ孔４９を介して変位自在に支持されて配列されている。 （もっと読む）

【課題】フォーカスリングの消耗を抑制し、フォーカスリングの交換周期を長く保つとともに、エッチング等の処理コストの低減を図ることのできるプラズマ処理装置用フォーカスリングを提供する。
【解決手段】電極板３と対向して設けられ、内周部にウエハ８の周縁部を載置するための凹状段部７１を有する第１リング部材７ａと、第１リング部材７ａの下面を支持する第２リング部材７ｂとで構成されており、第１リング部材７ａ又は第２リング部材７ｂの少なくとも一方に、凹状段部７１の外周縁よりも半径方向外方に位置する空洞部７５が、周方向に沿うリング状に形成されている。 （もっと読む）

【課題】プラズマ閉じ込めリングのプラズマに露出する面上のポリマー堆積を回避するために、これらの面上が十分な高温に達するように構成されたプラズマ閉じ込めリング組立体を提供する。
【解決手段】プラズマ閉じ込めリング１４、１６、１８および２０は、それぞれサーマルチョーク５４、５６、５８および６０を含む。プラズマエッチング処理中に、プラズマおよび他の加熱効果によって、プラズマ閉じ込めリング１４、１６、１８および２０に熱が供給される。サーマルチョーク５４、５６、５８および６０は、サーマルチョーク５４、５６、５８および６０の位置から外方向への放射状の熱伝導を低減し、それによって、サーマルチョーク５４、５６、５８および６０と内側リング状面３４、３６、３８および４０のそれぞれとの間に規定されたそれぞれのプラズマ閉じ込めリング１４、１６、１８および２０の内側部分の加熱を促進する。 （もっと読む）

【課題】ＶＨＦ帯の高周波電力の供給を行って大面積の被処理基板を処理した場合でも均一なプラズマを得ること。
【解決手段】プラズマ成膜装置において、第１の電極における第２の主面は複数の第１の給電点と複数の第２の給電点と少なくとも１つの第３の給電点と少なくとも１つの第４の給電点とを有し、前記複数の第１の給電点と前記複数の第２の給電点とは、対称点に関して対称な位置であって対称軸に関して対称な位置に配されるとともに、給電される高周波電力の位相差が互いに１８０度であり、前記少なくとも１つの第３の給電点と前記少なくとも１つの第４の給電点とは、それぞれ、前記対称点から等距離であり前記対称軸上となる位置に配される、あるいは前記対称点から等距離であり前記対称軸に関して対称な位置に配された１組の給電点を含む。 （もっと読む）

【課題】プラズマ処理に応じて、適切なイオンエネルギー分布を形成できるプラズマ処理装置及びプラズマ処理方法並びにプラズマ処理のバイアス電圧決定方法の提供。
【解決手段】載置台２が内部に配置された真空チャンバ１１と、載置台２にＤＣパルス電圧であるバイアス電圧を印加するＤＣパルス電圧発生部３と、を備える。ＤＣパルス電圧発生部３は、イオンのエネルギー値を横軸にとり、イオンの頻度を縦軸にとったイオンエネルギー分布図において、前記ＤＣパルス電圧の振幅値に対応してピークが現れることを利用して、前記振幅値が互に異なる複数種のＤＣパルス電圧を発生させ、これにより前記分布図において互に隣接するピーク同士が重なり合って重なり領域を形成するイオンエネルギー分布パターンがプラズマ処理に適切なパターンとなるように調整される。 （もっと読む）

【課題】電気的特性が良好な半導体装置の作製方法を提供する。
【解決手段】結晶性半導体膜上に非晶質半導体膜が設けられた積層半導体膜の一部に対して、ＨＢｒガスと、ＣＦ_４ガスと、酸素ガスの混合ガスを含むガスを用いてエッチングを行い、前記積層半導体膜に設けられた前記結晶性半導体膜の一部を露出させる。このようにエッチングを薄膜トランジスタのバックチャネル部を形成するエッチングに適用することで、当該薄膜トランジスタの電気的特性を良好なものとすることができる。 （もっと読む）