【課題】フォトリソグラフィー法及びエッチング法を用いることなく導電層間を接続することができる半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、基板上に第１導電層と層間絶縁膜と第２導電層とを順に積層形成する導電層工程と、前記第２導電層の表面から物理的加工を施すことで、前記第２導電層と前記層間絶縁膜とを貫通して前記第１導電層に達する凹部を形成するコンタクトホール形成工程と、を有することを特徴とする。 （もっと読む）

【課題】半導体装置の製造方法において歩留まりを向上させること。
【解決手段】シリコン基板３０の上方に金属からなる第１の配線６６を形成する工程と、第１の配線６６の上に層間絶縁膜６９を形成する工程と、第１の配線６６の表面が露出する開口６９ａを層間絶縁膜６９に形成する工程と、開口６９ａの内面及び層間絶縁膜６９の表面に、上記金属の拡散を抑制するバリアメタル膜７２を形成する工程と、バリアメタル膜７２上に第１の導電膜７３を形成する工程と、第１の導電膜７３の表面を化学機械研磨法により研磨し、バリアメタル膜７２の表面を露出させる工程と、開口６９ａの内の第１の導電膜７３上及びバリアメタル膜７２上に、第２の導電膜８０を形成する工程と、第２の導電膜８０を、開口６９ａよりも拡大した領域に残して選択的に除去し、第２の配線８０ａを形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】高アスペクト比を有するプラグを充填する方法を提供する。
【解決手段】高アスペクト比を有するプラグを充填する本発明の方法においては、核形成層を、バイアの側壁上ではなく、バイアの底に形成する。プラグ充填はバイアの底からトップへの方向であり、側壁から内側へではない。得られるプラグは、無ボイドであり、継ぎ目無しである。 （もっと読む）

【課題】溶剤乾燥や熱硬化のための熱処理工程を用いずに形成した欠陥の少ない絶縁層を有する薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置を提供すること。
【解決手段】バンプ１０７と、バンプ１０７により貫通される層間絶縁層１０５とを含む薄膜トランジスタにおいて、バンプ１０７がフッ素化合物を含み、層間絶縁層１０５がフィルム状ホットメルト接着剤の加熱圧着により形成され、バンプがフッ素化合物を含み、フッ素含有量が、０．０１ｗｔ％以上５ｗｔ％以下であることを特徴とする薄膜トランジスタ。 （もっと読む）

【課題】シリコンへのオーミック接合が得られると共に、シリコン中への元素の拡散を抑制できる配線構造及び配線構造の製造方法を提供する。
【解決手段】本発明に係る配線構造１ａは、シリコン層１０と、シリコン層１０上に設けられ、ニッケル（Ｎｉ）が添加された銅合金からなる下地層２０と、下地層２０上に設けられる銅層３０とを備え、シリコン層１０と下地層２０との界面を含む領域でＮｉが濃化することにより、電気導電性を有する拡散バリア層２５が形成される。 （もっと読む）

【課題】シリコンへのオーミック接合が得られると共に、シリコン中への元素の拡散を抑制できる配線構造及び配線構造の製造方法を提供する。
【解決手段】本発明に係る配線構造１ａは、シリコン層１０と、シリコン層１０上に設けられ、マンガン（Ｍｎ）が添加された銅合金からなる下地層２０と、下地層２０上に設けられる銅層３０とを備え、シリコン層１０と下地層２０との界面を含む領域でＭｎが濃化することにより、電気導電性を有する拡散バリア層２５が形成される。 （もっと読む）

【課題】低誘電率膜を用いた層間絶縁膜ＳｉＯＣＨ膜をＣＭＰプロセスにおけるダメージから保護しつつ、配線間層間絶縁膜ＳｉＯＣＨ膜の実効誘電率を低減する。
【解決手段】半導体装置１００は、ＳｉＯＣＨ膜１０の表層が改質されることにより形成された、ＳｉＯＣＨ膜１０よりも炭素濃度が低くかつＳｉＯＣＨ膜１０よりも酸素濃度が高い表面改質層２０が設けられるとともに、Ｃｕ配線５０の表面及び表面改質層２０の表面に接するキャップ絶縁膜６０を有している。このため、ＳｉＯＣＨ膜１０全体の誘電率の上昇を低減しつつ、ＣＭＰプロセスにおいて親水性の表面改質層２０が露出することによって水滴が残りにくくなり、ＣＭＰプロセス後のパーティクルの残留やウォーターマークの発生を低減できる。 （もっと読む）

【課題】Ｃｕ配線中のＭｎの残留量を減らすことができる、半導体装置の製造方法を提供する。
【解決手段】合金膜１８上に、ＳｉおよびＯを含む絶縁材料からなる犠牲層４１が積層される。犠牲層４１の積層後、熱処理が行われる。第２絶縁層６および犠牲層４１にＳｉおよびＯが含まれるので、熱処理が行われると、第２絶縁層６と合金膜１８との界面および合金膜１８と犠牲層４１との界面において、Ｓｉ、ＯおよびＭｎが結合し、それぞれＭｎＳｉＯからなる第２バリア膜１３および反応生成膜４２が形成される。合金膜１８に含まれるＭｎが反応生成膜４２の形成に使用されることにより、第２バリア膜１３の形成後、その第２バリア膜１３の形成に寄与せずに合金膜１８に残留するＭｎの量が減少する。そのため、合金膜１８上に積層されるＣｕ層２０に拡散するＭｎの量が減少する。よって、Ｃｕ層２０からなる第２Ｃｕ配線中のＭｎの残留量を減らすことができる。 （もっと読む）

ルテニウム(Ru)金属の堆積を半導体デバイスの製造に統合することで、銅(Cu)金属のエレクトロマイグレーション及びストレスマイグレーションを改善する方法が供される。本発明の実施例は、NH_x（x≦3）ラジカル及びHラジカルによって、金属層及びlow-k誘電材料を含むパターニングされた基板を処理することで、前記low-k誘電材料に対する前記金属層上でのRu金属キャップ層の選択形成を改善する方法を有する。
（もっと読む）

【課題】エアギャップ内への水分や絶縁材料の侵入を防ぎ、動作信頼性の劣化や電気容量の増加を抑えることのできる半導体装置の製造方法を提供する。
【解決手段】本発明の実施の形態による半導体装置の製造方法は、半導体素子を有する半導体基板上に、内部に配線が設けられた層間犠牲膜、および前記層間犠牲膜上に位置する絶縁膜を形成する工程と、前記絶縁膜および前記層間犠牲膜にエッチングを施し、前記層間犠牲膜に達する溝を形成する工程と、前記溝内にガス透過性膜を形成する工程と、前記層間犠牲膜をガス化させ、前記溝および前記ガス透過性膜を通して除去する工程と、前記層間犠牲膜を除去した後、前記ガス透過性膜上に、前記溝の開口部近傍を封止する封止膜を形成する工程と、を含む。 （もっと読む）

【課題】多層配線構造における硼窒化ジルコニウム膜のパーティクルレベルを低減させて、また当該硼窒化ジルコニウム膜の耐酸化性や抵抗選択性を向上させることで半導体装置の信頼性を向上させた半導体装置の製造装置及び半導体装置の製造方法を提供することを目的とする。
【解決手段】窒素ガスにマイクロ波を照射することで生成した窒素ラジカルと成膜流量のＺｒ（ＢＨ_４）_４とを成膜室３１Ｓへ供給して成膜温度下にある基板Ｓの表面に硼窒化ジルコニウム膜を成膜するに際し、成膜装置は、成膜流量のＺｒ（ＢＨ_４）_４が熱分解により形成する膜の成膜速度に関して成膜温度の増加に対するその成膜速度の増加率を基準増加率とすると、硼窒化ジルコニウム膜の成膜速度に関しては成膜温度の増加に対するその成膜速度の増加率を前記基準増加率にする。 （もっと読む）

【課題】 最新のスケーリング技術の要件に適応することができ、適切に機能する実行可能なビアを一貫して生成できる、改善されたビア製造プロセスを提供すること。
【解決手段】 改善された高アスペクト比ビア及びそれを形成するための技術が提供される。１つの態様において、銅めっきされた高アスペクト比ビアを製造する方法が提供される。この方法は、以下のステップを含む。誘電体層内に高アスペクト比ビアをエッチングする。高アスペクト比ビア内及び誘電体層の１つ又は複数の表面の上に、拡散バリア領域を堆積させる。拡散バリア層の上に銅層を堆積させる。銅層の上にルテニウム層を堆積させる。高アスペクト比ビアを、ルテニウム層の上にめっきされた銅で充填する。この方法によって形成される銅めっきされた高アスペクト比ビアも提供される。 （もっと読む）

【課題】高誘電率ゲート誘電膜を用いるｐチャネルFETをゲート先作りプロセスにより形成すると閾値が大きくなる。
【解決手段】High-Kゲート誘電膜104の側面と接触するようにHigh-K誘電膜102を形成した後、酸素雰囲気中でアニールする。 （もっと読む）

【課題】コンタクト構造物の形成方法及びこれを利用した半導体装置の製造方法を提供する。
【解決手段】コンタクト領域１０３を有する対象体１００上に絶縁層１０６を形成した後、絶縁層１０６をエッチングしてコンタクト領域１０３を露出させる開口を形成する。露出されたコンタクト領域１０３上にシリコン及び酸素を含む物質膜を形成した後、シリコン及び酸素を含む物質膜上に金属膜を形成する。シリコン及び酸素を含有する物質膜と金属膜を反応させて、少なくともコンタクト領域１０３上に金属酸化物シリサイド膜１２１を形成した後、金属酸化物シリサイド膜１２１上の開口を埋める導電膜を形成する。コンタクト領域とコンタクトとの間に金属、シリコン、及び酸素が三成分系を成す金属酸化物シリサイド膜を均一に形成することができるため、改善された熱安定性及び電気的特性を有する。 （もっと読む）

【課題】平坦化工程を行っても、金属汚染を防止することのできるマルチゲート型電界効果トランジスタおよびその製造方法を提供することを可能にする。
【解決手段】基板２上に並列するように設けられた第１導電型の複数の半導体層６と、複数の半導体層のそれぞれに、離間して設けられた第２導電型のソース／ドレイン領域６０ａ、６０ｂと、複数の半導体層のそれぞれに、ソース領域とドレイン領域との間に設けられるチャネル領域と、チャネル領域のそれぞれの上面に設けられた保護膜８と、チャネル領域のそれぞれの両側面に設けられたゲート絶縁膜９と、チャネル領域のそれぞれの両側面にゲート絶縁膜を挟むように設けられるとともにチャネル領域のそれぞれの上面に保護膜を挟むように設けられた金属元素を含む複数のゲート電極１０と、複数のゲート電極のそれぞれの側面を覆うように基板上に設けられた層間絶縁膜２０と、複数のゲート電極のそれぞれの上面を共通に接続する接続部２３と、接続部に接続されたゲート配線２４と、を備えている。 （もっと読む）

サブリソグラフィックな寸法又は高アスペクト比を含む、小寸法の開口内に電極材料を均一に形成する方法を提供する。この方法は、内部に形成された開口を有する絶縁層を提供するステップと、開口の上部及び内部に非等質的導電又は準抵抗性材料を形成するステップと、導電材料を移動化して開港内に圧縮するステップとを有する。この方法は、導電又は準抵抗性材料における空孔又は欠陥密度を堆積されたままの状態に対して低減する。移動化するステップは、押出又は熱的リフローによって達成され、空隙又は欠陥を合体、崩壊、染み透り又は他の方法によって堆積したままの導電又は準抵抗性材料から除去する。
（もっと読む）

【課題】基板上の凹部が形成された層間絶縁膜の露出面にバリア膜を成膜し、凹部内に下層側の金属配線と電気的に接続される銅配線を形成するにあたり、段差被覆性の良好なバリア膜を形成することができ、しかも配線抵抗の上昇を抑えた半導体装置の製造方法を提供する。
【解決手段】層間絶縁膜に形成された凹部２１の底面に露出した下層側の銅配線１３の表面の酸化膜を還元あるいはエッチングして、当該銅配線１３の表面の酸素を除去した後、マンガンを含み、酸素を含まない有機金属化合物を供給することによって、凹部２１の側壁及び層間絶縁膜の表面などの酸素を含む部位に自己形成バリア膜である酸化マンガン２５を選択的に生成させる一方、銅配線１３の表面にはこの酸化マンガン２５を生成させないようにして、その後この凹部に銅を埋め込む。 （もっと読む）

【課題】 半導体装置及びその製造方法に関し、ダマシン構造を有する銅多層配線を構成するトレンチのＣＭＰ工程後に露出した低誘電率膜表面のダメージを回避して配線信頼性を確保するとともに、直列抵抗の増大を抑制する。
【解決手段】 ポーラス絶縁膜に設けた凹部に埋め込まれた第１の金属膜の少なくとも頂面を、前記ポーラス絶縁膜の頂面と整合する高さまでＺｒ及びＢを含む第２の金属膜で覆う。 （もっと読む）

【課題】微細パターンのＣｕの埋め込みが良好であり、Ｃｕの層間絶縁膜中への拡散を抑制することを目的とする。
【解決手段】半導体装置では、下層配線１０２が半導体基板上の絶縁膜１０１内に形成され、上層配線１１２が絶縁膜１０１の上の層間絶縁膜１０４内に形成され、下層配線１０２と上層配線１１２とは層間絶縁膜１０４内に形成されたビアプラグ１１１を介して接続されている。ビアプラグ１１１および上層配線１１２では、それぞれ、第１および第２のバリアメタル膜１０７，１０８とＣｕ膜１１０とが順に積層されており、第１のバリアメタル膜１０７は窒素を含有し、第２のバリアメタル膜１０８は白金族元素を含有している。 （もっと読む）

少なくとも一つの絶縁体層又は半導体層（４）によって分離された二つの導電層（２，５）の間の電気的相互接続の作製方法であって、少なくとも下方の導電層（２）及び上方の導電層（５）との間に伸びる分離層（４）の作製又は堆積よりも前にスタッド（３）を形成する段階を含み、前記スタッドの性質及び／又は形状は分離層（４）に関して使用される材料に対する非濡れ性を付与する。
（もっと読む）