相変化メモリデバイスに電極を形成する方法
サブリソグラフィックな寸法又は高アスペクト比を含む、小寸法の開口内に電極材料を均一に形成する方法を提供する。この方法は、内部に形成された開口を有する絶縁層を提供するステップと、開口の上部及び内部に非等質的導電又は準抵抗性材料を形成するステップと、導電材料を移動化して開港内に圧縮するステップとを有する。この方法は、導電又は準抵抗性材料における空孔又は欠陥密度を堆積されたままの状態に対して低減する。移動化するステップは、押出又は熱的リフローによって達成され、空隙又は欠陥を合体、崩壊、染み透り又は他の方法によって堆積したままの導電又は準抵抗性材料から除去する。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願への相互参照
この出願は、２００７年７月２３日出願の「プログラマブル抵抗及びスイッチングデバイスにおける接点の液相堆積」という米国特許出願第１１／８８０５８７の一部継続出願であり、２００８年３月１０日出願の「電子デバイスの製造における充填形状についての圧力押出法」という米国特許出願第１２／０７５２２２の一部継続出願であり、２００８年３月１０日出願の「プログラマブル抵抗及びスイッチングデバイス内の充填形状への温度及び圧力制御方法」という米国特許出願第１２／０７５１８０の一部継続出願である。
【０００２】
発明の分野
この発明は、概して、プログラマブル抵抗及び１以上の電極を有するスイッチング抵抗に関する。より詳しくは、この発明は、プログラマブル抵抗及びスイッチングデバイス構造について電極を形成する方法に関する。さらに詳しくは、この発明は、プログラマブル抵抗及びスイッチングデバイスの小型化を容易にするために閉じ込め領域に電極を形成することに関する。
【背景技術】
【０００３】
プログラマブル抵抗材料及び高速スイッチング材料は、次世代電子ストレージ、計算及び信号伝送デバイスに用いる活物質として期待されている。プログラマブル抵抗材料は、電気抵抗が異なる２以上の状態を有している。この物質は、エネルギーを供給することによって、抵抗の変化を明示する物質の内部の化学的、電子的又は物理的変化を引き起こし、状態間を往復させるようにプログラムすることができる。異なる抵抗の状態は、データの記憶又は処理に使用することができる。
【０００４】
高速スイッチング材料は、相対的な抵抗状態（静止低導電状態）と相対的な導電状態間でスイッチングされる。典型的には電気的なエネルギー信号のようなエネルギー信号を加えることによって、相対的な抵抗状態から相対的な導電状態への変化が引き起こされる。相対的な導電状態は、エネルギーが供給される限り継続する。ひとたびエネルギー信号が除かれると、スイッチング材料は緩和して静止状態に戻る。スイッチング材料を組み込んだデバイスは、電圧クランプデバイス、サージ抑制デバイス、信号ルーティングデバイス及び固体メモリアクセスデバイスとして有用である。
【０００５】
相変化材料は、プログラマブル抵抗材料の期待される種類である。相変化材料は、２以上の異なる構造状態間で、好ましくは可逆に変化することができる材料である。ありふれた実施の形態において、相変化材料は、結晶状態とアモルファス状態間で可逆に変化する。結晶状態において相変化材料は低抵抗であり、アモルファス状態においては高抵抗である。相変化材料の異なる構造状態は、例えば結晶構造、原子配置、秩序又は無秩序、部分結晶、２以上の異なる構造状態の相対比、物理的（例えば電気的、光学的、磁気的、機械的）又は化学的性質等に基づいて区別される。結晶状態間の変化の可逆性により、材料を複数回の動作にわたって再使用することができるようになる。
【０００６】
典型的には、プログラマブル抵抗材料又はスイッチングデバイスは、２つの電極間に相変化材料のような活物質を配置することにより形成される。これらのデバイスの動作は、２つの電極間に活物質にわたって電気信号を供給することによって実現される。プログラマブル抵抗材料は、メモリデバイスの活物質として利用される。本明細書においてプログラミング動作として言及される、メモリデバイスへの書き込み動作も、メモリデバイスに電気パルスを印加する。読み出し動作は、メモリデバイスの抵抗又は閾値電圧を測定し、２つの電極を介して電流又は電圧信号を供給することによって実行される。スイッチングデバイスの相対的な抵抗状態と相対的な導電状態は、同様に電流又は電圧信号をスイッチング材料と接触している２つの電極間に供給することによって引き起こされる。プログラマブル抵抗メモリ及びスイッチングデバイスが直面する実際上の顕著な問題は、活物質に接触する１以上の接触領域を縮小することである。接触領域を縮小することによって、メモリデバイス又はスイッチングデバイスをプログラムするのに要するエネルギーを低減することができ、より効率的なデバイスを達成することができる。
【０００７】
ロジック及びメモリデバイスのような半導体デバイスの製造は、典型的には、半導体ウエハー又は他の適切な基板の表面上に種々の形状及び半導体デバイスの多レベル又は多層を形成するために用いられる多数のプロセスを含んでいる。物理気相堆積（ＰＶＤ）、化学気相堆積（ＣＶＤ）、及び、反応、分解又は気相、液相又は固相前駆体の反応、分解又は塗布を含む他の堆積プロセスが、半導体デバイスの形成に使用される。リソグラフィーは、小スケールの計上を画定し、しばしばデバイスの小型化の達成に限界を設ける半導体デバイスの形成におけるパターン形成処理である。さらなる半導体製造プロセスは、化学機械研磨（ＣＭＰ）、エッチング、アニーリング、イオン注入、めっき、洗浄を含んでいる。通常の製造においては、多数の半導体素子を含むアレイが半導体ウエハー上に形成される。
【０００８】
半導体デバイス製造においては、デバイスの長さスケール又は形状サイズをできる限り低減することは、単位基板領域ごとに形成されるデバイス数を増加させることができるので望ましい。しかしながら、デバイスの形状サイズが小型化されると、デバイスを加工することが非常に困難になる。小スケールの形状は、リソグラフィーの分解能の限界に達すると画定することが非常に困難になり、画定される形状は加工するのが非常に困難になる。
【０００９】
加工における共通のステップは、層を堆積し、それに開口を形成することを含む。チャネル、溝、孔、ビア、細孔、くぼみのような開口は、デバイス又は構造の層の間の相互接続が可能になるように一般的に使用されている。典型的には、開口は、リソグラフィーにより形成され、そしてエッチングされ、それに続いて他の材料によって充填される。開口の寸法又は長さスケールは、小型化に応じて減少するので、開口を他の材料で充填することは性能又は耐久性を犠牲にすることなしには次第に困難になる。
【００１０】
物理気相堆積（ＣＶＤ）又はスパッタリングのような技術は、開口の寸法が臨界的寸法より小さくなったときにときに、開口の高密度又は完全な充填を提供することはできない。高密度で均一な充填を提供することに代わって、これらの技術は、開口の形状サイズが減少するにつれて次第に開口を不完全に充填する。形状サイズが減少するにつれて、開口に形成される材料の充填密度は、開口の深さ又は横の寸法にわたって変化する傾向があり、その結果、開口に堆積された層は、空隙、空孔、間隙、細孔、鍵穴、又は他の非等質領域を含み得る。開口の充填の不完全性は、開口のアスペクト比（形状の深さ寸法の横寸法に対する比）が増加するにつれて顕著になる。例えば、狭く、深いチャネルは、浅く広いチャネルより均一に充填するのがより困難である。深く、狭い形状について、スパッタリング及び他の物理堆積技術は、しばしば、形状の底部に十分な材料を供給するのは困難である。むしろ、材料の層は形状の上又は頂部の近くのみに形成され、形状の下部は塞がれて大部分充填されないままである。開口の充填における構造上の非均一性は、性能を犠牲にするが、これは、（１）デバイス間での非均一な充填の程度又は性質における相違により、アレイにわたってデバイス特性の変化が発生し、（２）開口内の材料の欠陥特性により、各デバイスについて達成される特性は最適特性より劣る。
【００１１】
堆積の等質性（conformality）は、形状サイズが減少するにつれて低下し、加工が困難になる。半導体デバイスの製造は、概して、層の重なりを含み、個別の層は、（基板の横又は法線方向に対する）寸法及び組成が異なる。半導体デバイスを製造するプロセスは、概して、（前に形成された）下側の層上に１つの層を順に堆積することを含んでいる。最適なデバイス性能は、後に形成された層の前に形成された層に対する等質性を要求する。重なりにおける各層は、その上に層が形成される重なりにおいて、層の形状と輪郭に等質でなければならない。平坦で均一な被覆が望まれる。
【００１２】
均一な充填を達成するための困難に加えて、開口も、開口の寸法が減少するにつれてより顕著になる等質な堆積を達成するために、面倒な問題を生じる。開口の境界又は周囲は、しばしば、縁、段、又は他の比較的に不連続な形状によって画定されている。開口の形状は、概して、側壁又は周囲境界及び下面又は底境界によって画定されている。例えば、溝開口は、概して、垂直側壁及び概して基板に平行な底面によって画定されている。
【００１３】
半導体デバイスを製造するとき、しばしば、最初に開口を有する層を形成し、続いてこの層の上に他の層を形成することが必要である。等質性は、次の層が、開口を有する下部の層の形状及びテクスチャに忠実に等質であることを要求する。次の層は、開口が形成されていない下部の層の部分の上と開口自体の上の両方に均一に堆積されなければならない。開口上の等質性は、開口の境界を形成する縁又は段の均一な被覆を要求する。不連続な形状の上に等質性を達成することは、開口の形状寸法の減少又は開口のアスペクト比の増加につれて次第に困難になる。
【００１４】
プログラマブル抵抗及びスイッチングデバイスの製造は、しばしば、誘電層における開口の形成と、開口を導電物質で充填して電気接点を形成するステップを含む。プログラマブル抵抗及びスイッチングデバイスの小型化は、電気接点の寸法を小型化する方法を要求する。小寸法の接点は、プログラマブル抵抗及びスイッチングデバイスを動作させるエネルギーが接点の寸法が小さくなるにつれて減少するので有用である。したがって、スパッタリング又は物理気相堆積のような標準先行技術に関連した充填の不完全性及び等質性に煩わされることなく、小寸法の開口を形成及び充填する技術を開発することが望ましい。理想的には、この技術は、リソグラフィック限界近く、リソグラフィック限界、又はリソグラフィック限界より小さい寸法を有するプログラマブル抵抗及びスイッチングデバイスについての電気接点の製造を可能にする。
【００１５】
図面を参照すると、図１は、接点がスパッタリング又は物理気相堆積により堆積されたとき、サブリソグラフィック寸法を有する電気接点に形成される不完全性の性質を説明する相変化材料の代表的構造を描いている。導電層１０６は、基板１０２上に形成される。次に、基板１０２に形成される開口を有する絶縁層１１０は、導電層１０６上に形成される。下部電気接点１２８は、物理気相堆積プロセス及び化学機械研磨（ＣＭＰ）平坦化を用いて絶縁層１１０の開口に形成される。次に、相変化材料１１４の層は、下部電極１２８上に堆積され、頂部電極層１１６は、相変化層１１４の上に堆積される。下部電気接点１２８は、内部空隙１２０及び非等質領域１１２の形態の不完全性を含んでいる。不完全性は、デバイス性能を低下させる。
【００１６】
高アスペクト比デバイスにおける電気接点の質を向上させるため、新たな方法が必要とされる。この方法は、一般的な方法よりも、電気接点が形成される開口のより均一な充填を提供するとともに、下部及び周囲層とのより優れた等質性を提供するものである。
【発明の概要】
【００１７】
本発明は、プログラマブル抵抗材料、スイッチング材料又は他の活物質に基づくロジック、メモリ、スイッチング又はプロセッシング機能を有する電子デバイス及びその製造方法を提供する。
【００１８】
本発明の１つの実施形態によると、プログラマブル抵抗又はスイッチングデバイスは、底部導電層、底部導電層を露出する開口を内側に有する絶縁層、堆積及び平坦化によって開口に形成された下部電極プラグ又はライナー、電極プラグ上及び絶縁層上に堆積された活物質、活物質上に堆積された頂部電極層を含む複数の重なった層を有する基板を含む。
【００１９】
活物質は、プログラマブル抵抗材料、スイッチング材料又は他の電子材料である。代表的な活物質は、カルコゲニド材料、相変化材料及び閾値スイッチング材料を含む。
【００２０】
１つの実施形態においては、１以上の電極は、導電又は半抵抗材料を含み、電極の少なくとも一部は開口を占め又は充填する。電極は、プラグ電極、側壁電極（例えば、リング又はライナー）、直線電極、又は平面電極であり、抵抗ヒーターとしても機能する。電極は、単一層又は多層又は領域を含む複合電極である。電極は、外部回路からの電気信号の伝送又は受信を可能にするようにワード線又はビット線で電気接続又は通信する。
【００２１】
開口は、円、楕円、湾曲、直線又は他の周縁形状である。１つの実施形態においては、開口は、電極材料によって充填され又は敷き詰められた丸い孔である。他の実施形態においては、開口は、電極材料によって充填され又は敷き詰められた溝である。開口は、０．２５と５の範囲にあるアスペクト比を有し、リソグラフィック限界又はリソグラフィック限界より小さい寸法を含む。
【００２２】
電極材料を形成する方法は、押出又はリフローである。電極を形成する方法は、開口を電極材料で選択的及び等質的に充填又は占めるように意図されている。この方法は、開口内の電極の構造的な不規則性を低減し、空隙及び構造欠陥の体積分率を低減することによって開口のより均一でより高密度な充填を促進する。
【００２３】
本発明をより理解するために、他のさらなる説明となる対象とともに、添付の図面及び特許請求の範囲と併せて、以下の詳細な説明が参照される。
【図面の簡単な説明】
【００２４】
【図１】周囲の層の開口に囲まれた電気接点材料における欠陥又は空隙を有する従来の二端子電子デバイスの概略図である。
【図２】周囲の層の開口を等質及び均一に充填する電気接点材料を有する二端子電子デバイスを説明する図である。
【図３】基板、下部導電層、絶縁層を含む製造の中間段階における図２に示した電子デバイスの断面図である。
【図４】絶縁層内に開口を有する図３に示した電子デバイスの概略図である。
【図５】開口上に形成された空隙又は欠陥を有する電極材料をさらに含む図４に示した電子デバイスの概略図である。
【図６】図５に示した電子デバイスの押出プロセスにおける力の最初の印加を説明する図である。
【図７】押出プロセスの中間段階における図６に示した電子デバイスを説明する図である。
【図８】押出プロセスの後期段階における図６に示した電子デバイスを説明する図である。
【図９】平坦化後の図８に示した電子デバイスを説明する図である。
【図１０】細孔セルデバイス構造及びフィラープラグセルデバイス構造の概念図である。
【図１１】くぼんだフィラープラグセル及びマイクロ溝デバイスの概略図である。
【図１２】２つの囲まれたセルデバイスの概略図である。
【発明を実施するための形態】
【００２５】
現在の好ましい実施の形態の作成と使用については、以下で詳細に説明する。しかしながら、本発明は、特定の状況の幅広い種類において実現される多数の適用可能な発明の概念を提供するものと理解されなければならない。特定の実施の形態は、発明の作成と使用の特定の方法を単に説明するものであり、発明の範囲を限定するものではない。
【００２６】
本発明は、概して、活物質と接触又は電気的に通信する２以上の電極を含む電子デバイスに関する。本明細書では、活物質とは、概して、メモリ、プログラマブルロジック、又は他の応用に用いられるプログラマブル抵抗材料、他のメモリ材料、又は他の電気スイッチング材料のような電気的に刺激できる材料（electrically stimulable material）である。プログラマブル抵抗材料は、電気抵抗に基づいて区別できる２以上の状態を有する材料である。２以上の状態は、結晶状態、化学状態、電気状態、光学状態、磁気状態、又はこれらの組み合わせである。プログラマブル抵抗材料は、適切な量のエネルギーを材料に供給することによっていくつかの対の状態間を転換することができる（「プログラマブル」）。供給されるエネルギーは、「プログラミングエネルギー」と称される。特定の状態に転換される（「プログラムされる」）とき、プログラマブル抵抗材料は、追加のエネルギーが材料に供給されるまでその状態に留まる。プログラマブル抵抗材料の異なる状態は、外部エネルギーが存在しないと安定であり、プログラミングエネルギー源が除かれてもかなりの時間にわたって持続する。プログラマブル抵抗材料は、相変化材料、カルコゲニド材料、ニクティド材料、及び他の多抵抗状態材料を含む。
【００２７】
相変化材料は、２以上の結晶学的に異なる構造状態間を転換可能な材料を含む。状態は、結晶構造、単位セル構造、単位セルの寸法、無秩序の程度、粒子の大きさ、粒の大きさ、又は組成が異なる。カルコゲニド材料は、顕著な構成要素として周期表のＶＩ列（例えばＳ，Ｓｅ，及び／又はＴｅ）の元素とともに、周期表のＩＩＩ列（例えばＢ，Ａｌ，Ｇａ，Ｉｎ），ＩＶ列（例えばＳｉ，Ｇｅ，Ｓｎ）及び／又はＶ列（例えばＳｂ，Ｂｉ，Ｐ，Ａｓ）からの１以上の修飾する元素を含む材料である。ニクティド材料は、顕著な構成要素として周期表のＶ列の元素とともに、ＩＩＩ列、ＩＶ列又はＶＩ列からの１以上の修飾する元素を含む。多くのカルコゲニド及びニクティド材料は、複数の結晶、部分結晶、及びアモルファス状態間で転換可能な相変化材料である。他の他抵抗状態材料は、薄膜絶縁体を有する金属−絶縁体−金属構造、ＰＲＡＭデバイスに用いられるＣｕＯ材料族のような導電性酸化物を含む。プログラマブル抵抗材料は、非揮発性メモリデバイスを含むメモリデバイスの活物質として働く。本発明の代表的なプログラマブル抵抗材料は、米国特許出願５５４３７３７、５６９４１４６、６０８７６７４、６９６７３４４、６９６９８６７、７０２０００６に記載され、これらは参照され、これらのすべては参照により本明細書に組み込まれる。これらの引用文献は、カルコゲニド相変化材料の動作の基本的な動作の特徴も記載している。
【００２８】
電気スイッチング材料は、電気伝導度が異なる２つの状態間をスイッチングできる材料である。２つの状態は、伝導度が、相対的に抵抗性（例えば誘電体と同程度）から相対的に導電性（例えば金属と同程度）までの範囲にある。電気スイッチング材料は、概して、静止又は緩和状態、通常は相対的により抵抗性の状態であり、これらは電気エネルギーがないと存在する。電気エネルギーが印加されると、スイッチング材料は、より導電性の状態に転換し、外部源から臨界量のエネルギーを与えられている限りその状態を一時的に持続する。外部エネルギーが臨界レベルより低くなるまで減少すると、スイッチング材料は緩和して静止状態に戻る。スイッチング材料は、オボニク閾値スイッチ（Ｏｖｏｎｉｃ Ｔｈｒｅｓｈｏｌｄ Ｓｗｉｔｃｈ：ＯＴＳ）材料、負性微分抵抗材料、及び金属−絶縁体−金属構造を含む。あるカルコゲニド及びニクティド組成は、電気スイッチングを示す。説明となるスイッチング材料は、米国特許出願６９６７３４４及び６９６９８６７に記載されたものであり、参照により組み込まれる。
【００２９】
図２は、二電極を有する電子デバイス２００の典型的な構造を説明するものである。電極は、本明細書において接点又は電気接点とも称される。デバイス２００の構造の本体は、基板２０２上に積み重なった層として形成されている。基板２０２は、シリコン基板又は他の半導体材料から構成される基板である。基板２０２は、ドープ半導体材料とともに、アクセスデバイス、パワーデバイス、又は他の電子回路を含む。積み重なった層は、下部導電層２０６、絶縁層２１０の開口２１２内の下部電気接点２２８、活性層２１４、及び上部電極層２１６を含む。電気接点２２８は、下部導電層２０６と電気的に接触している開口２１２内に形成された制限された形状の電極である。下部導電層２０６は、下部接点２２８及び外部回路間の電気的な通信を可能にする。１つの実施の形態においては、下部導電層２０６は、アレイ構造のワード線又はビット線のようなグリッド線に対応している。図２においては、上部電極２１６は、全面的な接点として描かれているが、制限された形状であってもよく、デバイスのアレイのワード線又はビット線のような他の導電層に相互接続してもよい。
【００３０】
図３は、製造の中間段階におけるデバイス構造２００の下部の断面図である。下部導電層２０６は、基板２０２上に形成され、絶縁層２１０は、下部導電層２０６上に形成される。下部導電層２０６は、金属、金属合金、又は金属化合物である。下部導電層２０６の代表的な金属は、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、レニウム（Ｒｅ）又はこれらの合金を含む。下部導電層２０６の抵抗率は、金属又は金属合金に加えられた窒素又はシリコンのような元素のレベルを変化させることによって制御される。導電層２０６を形成するために使用される化合物材料は、金属窒化物、金属キレート、有機金属化合物、又はこれらの組み合わせを含む。代表例は、ＴｉＮ、ＴｉＳｉＮ、ＴｉＡｌＮ、ＴｉＷ、ＭｏＮ、ＭｏＡｌＮ、及びＭｏＳｉＮを含む。
【００３１】
１つの実施の形態において、下部電極２０６はスパッタリングプロセスで形成され、抵抗率は、成長環境に存在する窒素対金属比を変化させることによって調整される。窒素濃度が高くなると抵抗率は増加する。又は、下部導電層２０６の抵抗率は、シリコン対金属比を変化させることによって調整される。シリコン濃度が高くなると抵抗率は増加する。窒素又は酸素環境における金属の反応性スパッタリングにより、下部導電層２０６の抵抗率の制御が可能になる。
【００３２】
絶縁層２１０は、下部電極２２８の電気的及び熱的絶縁を提供する。絶縁層２１０は、概して、酸化物、窒化物又は他の誘電材料である。絶縁体層２１０の代表的な材料は、シリコン酸化物（例えばＳｉＯ２、ＳｉＯｘ）及びシリコン窒化物（例えばＳｉ３Ｎ４、ＳｉＮｘ）を含む。絶縁層２１０は、プラズマ支援プロセスを含む化学又は物理気相堆積プロセスによって形成される。
【００３３】
図４に示すように、絶縁体層２１０に開口２１２が形成され、絶縁体２１０の開口は、下部導電層２０６の部分２１８を露出している。開口２１２は、所定の深さ、幅、及び形状を有している。代表的な開口は、くぼみ、細孔、ビア、溝、孔、及びチャネルを含む。開口は、絶縁層２１０の部分にパターンを形成して選択的に除去することによって形成される。標準的なフォトグラフィー、マスク及びエッチング、及び反応性イオンエッチング技術が開口２１２を形成するために使用される。複数の開口２１２は、デバイスのアレイの製造を可能にするために、基板にわたって形成される。
【００３４】
絶縁体層２１０及び下部導電層２０６の露出部２１８は、開口２１２の寸法を確定するために協働している。開口２１２は、側壁面２２０、側壁面２２２、底部２２６（下部導電層２０６の露出部２１８の頂面に対応する）を含んでいる。開口２１２の形状又は断面は、パターン形成処理プロセスによって制御されている。開口２１２の断面形状は、丸い形（例えば円または楕円）、湾曲、線、直線（例えば溝）、多角形、又は屈曲である。したがって、下部接点２２８は、丸い形又は丸くない形の形状であり、囲まれた又は囲まれていない（例えば弧、線、線分）構造を形成している。この技術分野で知られているパターン及びマスク形状は、すべて本発明の範囲内にある。図４の実施形態においては、側壁面２２０及び２２２は、異なる側壁（例えば溝の左及び右側壁）又は同一側壁の異なる部分（例えば円形孔の対向する部分）に対応している。
【００３５】
本発明の実施形態においては、開口の幅又は横方向の寸法は、リソグラフィック限界にある。リソグラフィック限界は、フォトリソグラフィックプロセスの性能によって課される形状サイズ又は物理寸法限界である。リソグラフィック限界は、通常、プロセス中に形状のパターン形成又は分割に使用される光源の波長をどれだけ低くできるかの限界に帰される。現在の技術のロードマップによると、フラッシュ技術による形状サイズ限界は、６５ｎｍ（ＮＯＲ）／５７ｎｍ（ＮＡＮＤ）である。プロセス技術が向上するにつれ、特徴サイズ限界は将来的に低下し、小型化の目標に向けてさらに進むであろう。予測される形状サイズ限界は、２０１０年には４５ｎｍ（ＮＯＲ）／４０ｎｍ（ＮＡＮＤ）であり、２０１３年には３２ｎｍ（ＮＯＲ）／２８ｎｍ（ＮＡＮＤ）である。本明細書の接点を形成する方法は、将来的にサイズ限界が減少しても有効性を尺度に沿って維持する。
【００３６】
他の実施形態においては、開口２１２の幅又は横方向の寸法は、サブリソグラフィックである。１つの実施形態においては、サブリソグラフィックの寸法は、光学的な紫外線リソグラフィーによって到達できる最小寸法よりも小さい。サブリソグラフィック寸法を有する開口は、例えば、まず最小のリソグラフィック寸法又はこれに近い寸法の開口を形成し、次に開口内に側壁層を堆積して寸法を狭くすることによって形成される。サブリソグラフィック寸法を有する開口は、他の例では、下部基板上に誘電材料を形成し、側壁面を露出させるように誘電材料をエッチングし、側壁にリソグラフィック限界より小さい厚さを有する犠牲層を形成し、異方的に犠牲層をエッチングして水平部分を除去し、犠牲層の残った垂直部分上に誘電層を形成し、平坦化して垂直犠牲層の頂面を露出し、垂直犠牲層を除去して開口を形成することによっても形成される。この後者の方法においては、開口の寸法は、堆積された犠牲層の厚さによって制御され、この厚さは、多くの堆積技術（例えば化学気相堆積又は原子層堆積）を利用することによって容易にリソグラフィック限界よりも十分に小さくすることができる。
【００３７】
１つの実施形態においては、開口２１２の幅又は横方向の寸法は、１０００Åより小さい。他の実施形態においては、開口２１２の幅又は横方向の寸法は、６００Åより小さい。さらに他の実施形態においては、開口２１２の幅又は横方向の寸法は、３００Åより小さい。開口２１２の幅又は横方向の寸法は、概して、基板２０２に平行な方向な開口の物理寸法である。例えば、図４においては、幅又は横方向の寸法は、側壁２２０と側壁２２２との間の距離である。開口の形状が丸いとき、横方向の寸法は、開口の直径又はそれと同等のものである。
【００３８】
開口２１２のアスペクト比は、開口の幅又は横方向の寸法に対する開口の高さ又は通常の幅の比として定義される。開口２１２の高さ又は通常の幅は、概して、基板２０２に対して垂直な開口の物理寸法である。例えば、図４においては、開口２１２の高さ又は通常の寸法は、絶縁層２１２の厚さに対応している。本発明の１つの実施形態においては、開口２１２の高さ又は通常の寸法は、少なくとも１００Åである。本発明の他の実施形態においては、開口２１２の高さ又は通常の寸法は、少なくとも５００Åである。さらに他の実施形態においては、開口２１２の高さ又は通常の寸法は、少なくとも１０００Åである。本発明の１つの実施形態においては、開口２１２のアスペクト比は、少なくとも０．５：１である。本発明の他の実施形態においては、開口２１２のアスペクト比は、少なくとも２：１である。本発明のさらに他の実施形態においては、開口２１２のアスペクト比は、少なくとも４：１である。
【００３９】
本発明による開口２１２は、電気接点材料２２８によって充填され、デバイス構造２００（図２参照）を形成する。電気接点２２８は、導電又は準抵抗材料の単一均一層又は組成及び／又は抵抗率が異なる２以上の層の組み合わせである。電気接点２２８は、概して、金属、金属合金又は金属化合物である。本明細書においては、「電極材料」、「電極層」、「電気接点材料」、「電気接点層」、又は「電気接点」は、概して、導電性又は準抵抗性の材料又は層を意味する。適切な電気接点材料は、耐火金属（例えばＮｉ、Ｃｏ、Ｃｒ、Ｐｔ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｎｂ）、耐火金属の合金（例えばＰｔＩｒ）、耐火金属の窒化物（例えばＭｏＮ、ＴｉＮ、ＴｉＡｌＮ、ＴｉＳｉＮ、ＴｉＣＮ、ＴｉＳｉＣ、ＴａＮ、ＴａＣＮ、ＴａＳｉＮ、ＷＮ、ＷＳｉＮ、ＮｂＮ）、炭素、窒素化炭素、二重層金属及び窒化金属の組み合わせ（例えばＴｉ／ＴｉＮ）を含んでいる。１つの実施形態においては、二重層構造は、開口内に形成され、開口の側壁にわたって形成される第１層は、拡散障壁層として働き、第２層は、第１層内に形成される。拡散障壁層は、内側の第２層と開口が形成される層の材料との間で原子移動又は質量交換を防止するように働いている。窒化金属（例えばＴｉＮ）は、しばしば、金属（例えばＷ）の拡散又は移動を防止する障壁の役目を果たす。
【００４０】
上述のように、金属又は金属合金組成に窒素を導入することによって、電極材料の抵抗率を制御することができるようになる。抵抗率の制御は、少なくとも部分的に熱的機構によって動作する活物質に望ましい。例えば、相変化材料の場合、結晶相状態からのアモルファス相状態の形成は、材料が融解するのに局所的に十分な温度を要求する。抵抗性接点２２８は、電流がデバイスを通るときに局所的にジュール熱による熱エネルギーを発生し、効率のよいプログラミングエネルギー源を提供する。
【００４１】
寸法が縮小された開口に電気接点２２８を形成することによって、電気接点２２８と活性層２１４との間の電気接続する領域を縮小することができる。電気接続の領域の縮小は、デバイスが低電流で動作することができるので有益である。例えば、電気接点２２８の縮小された領域は、下部導電層２０６が受け取る外部プログラミング電流をより有効に伝送する。閉じ込められた電気接点２２８は、活物質２１４のより制御され空間的に制限された領域に動作電流を供給する。動作電流によって変換される活物質２１４の有効体積は縮小され、デバイスを作動させるのに必要な全エネルギーは電流損失として減少し、プログラミングに本質的ではない活性層２１４の部分への熱損失は最小化される。ひとたび開口２１２が充填され平坦化されると、カルコゲニド又は他の活物質層２１４が絶縁層２１０の上側表面及び堆積層２２８の上側表面に堆積し、頂部電極層２１６は、活物質層２１４の頂部に形成される。
【００４２】
電気接続の縮小された領域の利益を実現させるため、電気接点２２８が開口２１２を空隙又はギャップなしに均一に充填又は占め、電気接点２２８が下部導電層２０６の露出した頂面２１８及び側壁面２２０及び２２８にできる限り等質に付着することが必要である（図４参照）。空隙、ギャップ、非等質性及び他の欠陥は、電気接点２２８への内部であれ、電気接点２２８と周囲の材料とのインターフェースであれ、電気接点２２８の頂面と底面における望ましくない接触抵抗をもたらし、時間の経過又は繰り返しによって変化し、デバイスの耐久性又は信頼性を劣化させ得る特徴を表している。
【００４３】
上述のように、物理気相堆積（例えばスパッタリング）は、電気接点を形成するために広範に利用されている。この方法は、電極組成の広範囲にわたって簡単で多用途であるので有益であるが、空隙及び非等質性を有する層を形成する傾向があるという欠点がある。これらの傾向は、堆積が生成される形状のアスペクト比が増加するにつれて顕著になり、主として堆積の見通し線の特性に帰せられる。さらなる技術が、縮小した寸法の電極の利益を実現するために求められる。
【００４４】
同時係属している米国特許出願第１１／８８０５８７（「５８７出願」）において、開口に導電材料を充填する液相方法が記載されている。５８７出願で議論されている方法は、浸漬被覆、電気めっき、及び選択的堆積を含んでいる。これらの方法は、開口のより均一な充填及び構造において周囲の層との充填材料のよりよい等質性を提供することが示されている。この出願においては、開口２１２のような縮小された寸法又は高いアスペクト比の特徴ないに導電材料又は準抵抗性材料を充填又は堆積するさらなる方法が記載されている。これらの方法は、押出及びリフローを含んでいる。
【００４５】
押出は、堆積の間又は後で力を加えて堆積した膜を圧縮又は詰め込んでより完全により均一に開口を充填する方法である。同時係属している米国特許出願第１２／０７５１８０（「１８０出願」）において、プログラマブル抵抗又はスイッチング材料への機械力の印加に基づく押出方法が記載されている。この方法においては、プログラマブル抵抗又はスイッチング材料は、開口上に形成され、開口内に機械力によって押し込まれた。不完全に堆積している材料は開口を充填し、力を加えることによって開口内に材料を圧縮して詰め込むことになり、空隙を取り除いてよりよい均一性を提供した。機械力は、剛体面を堆積した材料に向けて押圧することによって印加することができ、この材料の移動化（mobilize）と流れを生じさせて形状に充填した。１つの例においては、光学的平坦面を有するラムが、物理気相堆積プロセスを用いて形状上に形成された活物質に接触していた。堆積された活物質は、開口内の内部の空隙及び周囲の層との境界におけるギャップを含んでいた。堆積した材料の表面に対してラムを押圧することによって、空隙の体積分率及び開口のより詰め込まれた密度がもたらされる。さらに、デバイスのアレイにわたる開口のより一貫した充填が達成された。
【００４６】
この発明の実施形態において、下側電極２２８は、押出プロセスによって形成される。図５は、導電層２２４の堆積後の図４の構造を示している。導電層２２４は、開口２１２内及び絶縁層２１０の頂面上に形成される。導電層２２４は、図示する空隙２１５を含んでいる。図６において、ラム２５０は、導電層２２４の上側面上に位置し、押圧されて押出と空隙２１５の崩壊を生じさせ、図７の構造を形成させる。力を加えることにより、導電層２２４は圧縮され、空隙２１５の体積分率は減少する。空隙２１５は、ラム２５０へ力を継続して又は増加するように加えることによって実質的に取り除くことができる。所望の程度の圧縮が達成されると、ラム２５０が取り外されて図８に示す構造が得られる。導電層２２４の余分な部分は、化学気相研磨又はエッチングを用いて平坦化されることによって取り除かれ、下側電極２２８の形態が完成される（図９）。
【００４７】
押出は、堆積している導電材料の環境における周囲の圧力を上昇させることによっても引き起こされる。同時係属している米国特許第１２／０７５２２２（２２２出願）においては、高圧押出法が記載され、堆積されたままの導電材料を取り囲む環境ガスの圧力の増加によって、活電子材料の押出が生じ、縮小した寸法の形状のより均一で、周囲の層とより均質な充填が達成されることが示されている。本発明の実施形態においては、開口内及び開口上に堆積した導電材料の周囲圧力の上昇が、導電材料を圧縮して開口のよりよい充填を達成するために用いられている。図７に示すように導電材料２２４の面にラム２５０のような導体面を押圧することによる機械力を印加することに代わって、周囲の環境ガスの圧力の上昇によって、堆積している導電材料を移動化させて空隙及び他の内部構造の不規則性の圧縮と崩壊を引き起こす起動力を提供することができる。
【００４８】
リフローは、導電材料の移動化して形状内の空隙を取り除き、周囲の層との接触又は等質性を向上させる熱的方法である。同時係属の１８０出願においては、リフローは、電子デバイス構造の制限された寸法の形状内におけるプログラマブル抵抗又はスイッチング材料の充填密度又は等質性を向上させることが明示されていた。本発明の実施形態においては、リフローは、開口内の電極材料の空隙及び非等質性を取り除くために用いられている。リフローにおいては、堆積している電極材料は、材料を流れが生じる十分な温度に加熱される。材料の流れにしたがい、空隙（図５の空隙２１５として示す）は崩壊し、表面に染み透る。この結果、開口内の電極材料の密度は増加し、周囲の層とより等質的なより均一な接触が達成される。リフロープロセスから得られる空隙の除去と緻密化は、図６〜９に示された機械力について描かれた効果と同様であり、空隙又は欠陥を有する電気接点材料をより密に又はより均一に開口を充填する電気接点材料に転換することを可能にする。
【００４９】
図５に示す導電材料２２４を軟化点まで加熱することによって、材料の粘度は低下し、材料は堆積している状態から流れるようになる。流れの動きは、例えば、重力又は表面張力によって駆動され、最終結果は、開口２１２内の導電材料２２４の合体又は緻密化である。加熱の必要性は、導電材料２２４を移動化するのに十分な温度までのみ生じるが、より高い温度においても起こり得る。軟化温度（例えば融点又はこれに近い温度）を越えてさらに温度が上昇すると、リフロープロセスを容易にし又は迅速化することができる。例えば、融解導電材料は、軟化した導電材料より容易に流れる。しかしながら、より高い温度は、蒸発、蒸気圧材料損失、相分離又は導電材料の反応も容易にするので、これらの要因は、導電材料の特定組成についての特定温度における熱によるリフローの有効性に対してバランスを取らなければならない。本発明のさらなる実施形態においては、リフローは、機械力又は高圧押出と組み合わされて、電子デバイスの小寸法の形状に堆積された導電材料における空隙を取り除き、及び／又は等質性を向上させる。
【００５０】
開口内に電極を形成するこの押出及びリフローの方法は、小寸法又は高アスペクト比の開口を有するいかなるデバイス構造にも適用することができる。代表的なデバイス構造は、図１０〜１２に示され、電気的に刺激できる材料、電気的に刺激できる材料に電気的に接続された抵抗電極、及び周囲の絶縁材料を含むデバイスの中心部分を示している。構造における電気的に刺激できる材料、抵抗性の電極、及び絶縁体領域は、図１０〜１２のそれぞれにおいて異なる陰影によって別々に示されている。電気的に刺激できる材料は、電流、電圧又は電場に応答する材料であり、上述のように、プログラマブル抵抗材料、相変化材料、カルコゲニド材料およびスイッチング材料を含む。
【００５１】
図１０は、細孔セル又はフィラープラグセル構造に基づくデバイスを示している。細孔セルにおいては、電気的に刺激できる材料は、下側抵抗電極と接触する狭い領域まで次第に細くなり、上側抵抗電極が形成される不規則な形状の頂部を含んでいる。図１０に示す細孔セルの例においては、上側の抵抗電極は、電気的に刺激できる材料の頂面のくぼみ上に形成されている。くぼみは、ここでの細孔セルの具体例であり、くぼみの形状、寸法及びアスペクト比は、変化し、上述のように従来の電極堆積技術が空隙又は他の欠陥を有する電極を形成する体制に近い。この押出又はリフロー技術の適用により、くぼみ内でより構造的に均一性を有する上側抵抗電極の形成が可能になる。同様に、フィラープラグセルの下側抵抗電極は、典型的には、周囲の誘電材料の高アスペクト比の開口内に形成され、この押出及びリフローの方法を用いてより均一でより少ない欠陥に形成されることができる。
【００５２】
図１１は、くぼんだフィラープラグセル構造及びマイクロ溝セル構造を示している。くぼんだフィラープラグセルは、フィラープラグセルの一種であり、電気的に刺激できる材料の一部は、下側電極が形成された高アスペクト比の開口に向けてくぼんでいる。同時係属している２２２出願及び１８０出願において記載されているように、押出及びリフローは、高アスペクト比又は小寸法の開口に電気的に刺激できる材料を充填するのにも用いることができる。本発明は、抵抗材料が、最初に、非等質技術によって高アスペクト比又は小寸法の開口に形成され、押出又はリフロープロセスを施されて充填の質が向上し、電気的に刺激できる材料は、この後に抵抗材料の上に形成され、これ自体も押出又はリフロープロセスを施される実施形態を含んでいる。例えば、下側電極は、ＰＶＤによって形成され、押出又はリフローを受け、プログラマブル抵抗又はスイッチング材料は、次にＰＶＤによって形成され、押出又はリフローを受ける。関連する実施形態においては、抵抗率が異なる１以上の材料の層又は隣接する領域を含む複合抵抗電極は、第１の抵抗電極材料が形成され、押出又はリフローを受け、次に第２の抵抗電極材料が形成され、押出又はリフローを受けるという一連のプロセスを経て形成される。第２の抵抗電極材料が、電気的に刺激できる材料に隣接し、第１の抵抗電極材料より高い抵抗率を有すると、複合電極は、電流により生じた熱エネルギーを電気的に刺激できる材料にごく近接してより有効に局在化し、より効率的な動作を可能にする。例として、Ｔｉ層は、非等質技術（スパッタリングのような）によって形成され、押出又はリフローを受け、続いてＴｉＮ層が非等質技術（窒素含有ガス（例えばＮ２又はＮＨ３）の存在下におけるスパッタリング、及び押出及びリフローを受けるような）によってＴｉ層上に形成される。マイクロ溝セルは、細孔セル構造の一種であり、下側抵抗電極は、下側接点領域を縮小するため、１以上の横方向寸法において縮小される。マイクロ溝セルの上側又は下側抵抗電極のいずれか又は両方の形成は、電極材料の堆積に続いて押出又はリフローのステップを含む。
【００５３】
図１２は、閉じ込めセル構造の２つの変形例を示している。閉じ込めセルにおいては、電気的に刺激できる材料の堆積を動作可能な電子状態の分解能を可能にする最小の寸法で閉じ込めることを目的としている。寸法を小さくすることによって、プログラミングのために必要なエネルギーはより小さくなり、低い熱伝導度を有する周囲の絶縁体によって外部から閉じ込めることにより、プログラミング領域からの熱損失を最小化し、さらに効率が向上する。閉じ込めセルの他の実施形態において、電極も、寸法が制限され、プログラミングに十分な温度になるように抵抗発熱により電極を熱する（ジュール熱）のに必要な電流が減少する。例えば、相変化材料においては、リセット状態へのプログラミングは、相変化材料を融解するのに十分な温度の発生を必要とする。相変化材料及び／又は電極を縮小した寸法に閉じ込めることによって、電流の特定レベルに関連した電流密度が増加し、より高い温度をより低い電流レベルにおいて発生することができる。この押出とリフローの方法は、閉じ込めセル構造における電気的に刺激ができる材料又は抵抗電極のいずれか又は両方の閉じ込められた堆積を形成するのに用いることができる。下側又は上側電極のいずれか又は両方は、この方法を用いて閉じ込め形状内に形成することができる。押出及びリフローは、上部電極を形成するとき（例えば図１２における閉じ込めセル２の上側電極）に特に有益であるが、これは、これらの方法は、他の等質技術よりもより低い温度において均一及び等質な電極材料を提供するからである。温度は、重要な検討事項であるが、これは、上側電極は、電気的に刺激できる材料の形成後に形成され、多くのこのような材料は、温度が上昇したときに、分解、揮発又は他の劣化をするからである。同様に、リフローの温度は、電気的に刺激できる材料に不利に作用する温度より低く維持することができる。１つの実施形態においては、電極材料の押出又はリフローは、電気的に刺激で入る材料の融点より低い温度で行われる。他の実施の形態においては、電極材料の押出又はリフローは、電気的に刺激で入る材料の融点より低い少なくとも１００℃の温度で行われる。
【００５４】
この押出及びリフローの方法は、概して、開口内の空隙、欠陥及び他の構造的な不規則性の体積分率を低下させ、開口内の電極材料の体積分率を増加させるように作用する。１つの実施形態においては、この押し出し及びリフローの方法は、開口における電極材料の構造における空隙存在の体積分率を堆積されたままの状態に対して少なくとも５０％低下させる。他の実施形態においては、この押出及びリフローの方法は、開口における電極材料の構造における空隙存在の体積分率を堆積されたままの状態に対して少なくとも７５％低下させる。さらに他の実施形態においては、この押出及びリフローの方法は、開口における電極材料の構造における空隙存在の体積分率を堆積されたままの状態に対して少なくとも９０％低下させる。空隙体積分率の低減は、開口における電極材料の体積分率の増加によって補償される。このように示した空隙体積分率の低減は、少なくとも０．２５：１のアスペクト比から５：１までのアスペクト比を有する開口によって達成することができる。
【００５５】
本明細書で説明した開示及び記載は、例示のためのものであり、本発明の実施を制限することを意図するものではない。本発明の好ましい実施形態と思われるものを記載したが、当業者は、本発明の要旨から逸脱することなくさらなる変更及び修正を認め、このような変更及び修正は、本発明の全範囲に該当することを意図している。以下の特許請求の範囲は、すべての同等なものを含み、上述の記載と当業者が共通して利用できる知識との組み合わせにより、本発明の範囲を規定する。
【技術分野】
【０００１】
関連出願への相互参照
この出願は、２００７年７月２３日出願の「プログラマブル抵抗及びスイッチングデバイスにおける接点の液相堆積」という米国特許出願第１１／８８０５８７の一部継続出願であり、２００８年３月１０日出願の「電子デバイスの製造における充填形状についての圧力押出法」という米国特許出願第１２／０７５２２２の一部継続出願であり、２００８年３月１０日出願の「プログラマブル抵抗及びスイッチングデバイス内の充填形状への温度及び圧力制御方法」という米国特許出願第１２／０７５１８０の一部継続出願である。
【０００２】
発明の分野
この発明は、概して、プログラマブル抵抗及び１以上の電極を有するスイッチング抵抗に関する。より詳しくは、この発明は、プログラマブル抵抗及びスイッチングデバイス構造について電極を形成する方法に関する。さらに詳しくは、この発明は、プログラマブル抵抗及びスイッチングデバイスの小型化を容易にするために閉じ込め領域に電極を形成することに関する。
【背景技術】
【０００３】
プログラマブル抵抗材料及び高速スイッチング材料は、次世代電子ストレージ、計算及び信号伝送デバイスに用いる活物質として期待されている。プログラマブル抵抗材料は、電気抵抗が異なる２以上の状態を有している。この物質は、エネルギーを供給することによって、抵抗の変化を明示する物質の内部の化学的、電子的又は物理的変化を引き起こし、状態間を往復させるようにプログラムすることができる。異なる抵抗の状態は、データの記憶又は処理に使用することができる。
【０００４】
高速スイッチング材料は、相対的な抵抗状態（静止低導電状態）と相対的な導電状態間でスイッチングされる。典型的には電気的なエネルギー信号のようなエネルギー信号を加えることによって、相対的な抵抗状態から相対的な導電状態への変化が引き起こされる。相対的な導電状態は、エネルギーが供給される限り継続する。ひとたびエネルギー信号が除かれると、スイッチング材料は緩和して静止状態に戻る。スイッチング材料を組み込んだデバイスは、電圧クランプデバイス、サージ抑制デバイス、信号ルーティングデバイス及び固体メモリアクセスデバイスとして有用である。
【０００５】
相変化材料は、プログラマブル抵抗材料の期待される種類である。相変化材料は、２以上の異なる構造状態間で、好ましくは可逆に変化することができる材料である。ありふれた実施の形態において、相変化材料は、結晶状態とアモルファス状態間で可逆に変化する。結晶状態において相変化材料は低抵抗であり、アモルファス状態においては高抵抗である。相変化材料の異なる構造状態は、例えば結晶構造、原子配置、秩序又は無秩序、部分結晶、２以上の異なる構造状態の相対比、物理的（例えば電気的、光学的、磁気的、機械的）又は化学的性質等に基づいて区別される。結晶状態間の変化の可逆性により、材料を複数回の動作にわたって再使用することができるようになる。
【０００６】
典型的には、プログラマブル抵抗材料又はスイッチングデバイスは、２つの電極間に相変化材料のような活物質を配置することにより形成される。これらのデバイスの動作は、２つの電極間に活物質にわたって電気信号を供給することによって実現される。プログラマブル抵抗材料は、メモリデバイスの活物質として利用される。本明細書においてプログラミング動作として言及される、メモリデバイスへの書き込み動作も、メモリデバイスに電気パルスを印加する。読み出し動作は、メモリデバイスの抵抗又は閾値電圧を測定し、２つの電極を介して電流又は電圧信号を供給することによって実行される。スイッチングデバイスの相対的な抵抗状態と相対的な導電状態は、同様に電流又は電圧信号をスイッチング材料と接触している２つの電極間に供給することによって引き起こされる。プログラマブル抵抗メモリ及びスイッチングデバイスが直面する実際上の顕著な問題は、活物質に接触する１以上の接触領域を縮小することである。接触領域を縮小することによって、メモリデバイス又はスイッチングデバイスをプログラムするのに要するエネルギーを低減することができ、より効率的なデバイスを達成することができる。
【０００７】
ロジック及びメモリデバイスのような半導体デバイスの製造は、典型的には、半導体ウエハー又は他の適切な基板の表面上に種々の形状及び半導体デバイスの多レベル又は多層を形成するために用いられる多数のプロセスを含んでいる。物理気相堆積（ＰＶＤ）、化学気相堆積（ＣＶＤ）、及び、反応、分解又は気相、液相又は固相前駆体の反応、分解又は塗布を含む他の堆積プロセスが、半導体デバイスの形成に使用される。リソグラフィーは、小スケールの計上を画定し、しばしばデバイスの小型化の達成に限界を設ける半導体デバイスの形成におけるパターン形成処理である。さらなる半導体製造プロセスは、化学機械研磨（ＣＭＰ）、エッチング、アニーリング、イオン注入、めっき、洗浄を含んでいる。通常の製造においては、多数の半導体素子を含むアレイが半導体ウエハー上に形成される。
【０００８】
半導体デバイス製造においては、デバイスの長さスケール又は形状サイズをできる限り低減することは、単位基板領域ごとに形成されるデバイス数を増加させることができるので望ましい。しかしながら、デバイスの形状サイズが小型化されると、デバイスを加工することが非常に困難になる。小スケールの形状は、リソグラフィーの分解能の限界に達すると画定することが非常に困難になり、画定される形状は加工するのが非常に困難になる。
【０００９】
加工における共通のステップは、層を堆積し、それに開口を形成することを含む。チャネル、溝、孔、ビア、細孔、くぼみのような開口は、デバイス又は構造の層の間の相互接続が可能になるように一般的に使用されている。典型的には、開口は、リソグラフィーにより形成され、そしてエッチングされ、それに続いて他の材料によって充填される。開口の寸法又は長さスケールは、小型化に応じて減少するので、開口を他の材料で充填することは性能又は耐久性を犠牲にすることなしには次第に困難になる。
【００１０】
物理気相堆積（ＣＶＤ）又はスパッタリングのような技術は、開口の寸法が臨界的寸法より小さくなったときにときに、開口の高密度又は完全な充填を提供することはできない。高密度で均一な充填を提供することに代わって、これらの技術は、開口の形状サイズが減少するにつれて次第に開口を不完全に充填する。形状サイズが減少するにつれて、開口に形成される材料の充填密度は、開口の深さ又は横の寸法にわたって変化する傾向があり、その結果、開口に堆積された層は、空隙、空孔、間隙、細孔、鍵穴、又は他の非等質領域を含み得る。開口の充填の不完全性は、開口のアスペクト比（形状の深さ寸法の横寸法に対する比）が増加するにつれて顕著になる。例えば、狭く、深いチャネルは、浅く広いチャネルより均一に充填するのがより困難である。深く、狭い形状について、スパッタリング及び他の物理堆積技術は、しばしば、形状の底部に十分な材料を供給するのは困難である。むしろ、材料の層は形状の上又は頂部の近くのみに形成され、形状の下部は塞がれて大部分充填されないままである。開口の充填における構造上の非均一性は、性能を犠牲にするが、これは、（１）デバイス間での非均一な充填の程度又は性質における相違により、アレイにわたってデバイス特性の変化が発生し、（２）開口内の材料の欠陥特性により、各デバイスについて達成される特性は最適特性より劣る。
【００１１】
堆積の等質性（conformality）は、形状サイズが減少するにつれて低下し、加工が困難になる。半導体デバイスの製造は、概して、層の重なりを含み、個別の層は、（基板の横又は法線方向に対する）寸法及び組成が異なる。半導体デバイスを製造するプロセスは、概して、（前に形成された）下側の層上に１つの層を順に堆積することを含んでいる。最適なデバイス性能は、後に形成された層の前に形成された層に対する等質性を要求する。重なりにおける各層は、その上に層が形成される重なりにおいて、層の形状と輪郭に等質でなければならない。平坦で均一な被覆が望まれる。
【００１２】
均一な充填を達成するための困難に加えて、開口も、開口の寸法が減少するにつれてより顕著になる等質な堆積を達成するために、面倒な問題を生じる。開口の境界又は周囲は、しばしば、縁、段、又は他の比較的に不連続な形状によって画定されている。開口の形状は、概して、側壁又は周囲境界及び下面又は底境界によって画定されている。例えば、溝開口は、概して、垂直側壁及び概して基板に平行な底面によって画定されている。
【００１３】
半導体デバイスを製造するとき、しばしば、最初に開口を有する層を形成し、続いてこの層の上に他の層を形成することが必要である。等質性は、次の層が、開口を有する下部の層の形状及びテクスチャに忠実に等質であることを要求する。次の層は、開口が形成されていない下部の層の部分の上と開口自体の上の両方に均一に堆積されなければならない。開口上の等質性は、開口の境界を形成する縁又は段の均一な被覆を要求する。不連続な形状の上に等質性を達成することは、開口の形状寸法の減少又は開口のアスペクト比の増加につれて次第に困難になる。
【００１４】
プログラマブル抵抗及びスイッチングデバイスの製造は、しばしば、誘電層における開口の形成と、開口を導電物質で充填して電気接点を形成するステップを含む。プログラマブル抵抗及びスイッチングデバイスの小型化は、電気接点の寸法を小型化する方法を要求する。小寸法の接点は、プログラマブル抵抗及びスイッチングデバイスを動作させるエネルギーが接点の寸法が小さくなるにつれて減少するので有用である。したがって、スパッタリング又は物理気相堆積のような標準先行技術に関連した充填の不完全性及び等質性に煩わされることなく、小寸法の開口を形成及び充填する技術を開発することが望ましい。理想的には、この技術は、リソグラフィック限界近く、リソグラフィック限界、又はリソグラフィック限界より小さい寸法を有するプログラマブル抵抗及びスイッチングデバイスについての電気接点の製造を可能にする。
【００１５】
図面を参照すると、図１は、接点がスパッタリング又は物理気相堆積により堆積されたとき、サブリソグラフィック寸法を有する電気接点に形成される不完全性の性質を説明する相変化材料の代表的構造を描いている。導電層１０６は、基板１０２上に形成される。次に、基板１０２に形成される開口を有する絶縁層１１０は、導電層１０６上に形成される。下部電気接点１２８は、物理気相堆積プロセス及び化学機械研磨（ＣＭＰ）平坦化を用いて絶縁層１１０の開口に形成される。次に、相変化材料１１４の層は、下部電極１２８上に堆積され、頂部電極層１１６は、相変化層１１４の上に堆積される。下部電気接点１２８は、内部空隙１２０及び非等質領域１１２の形態の不完全性を含んでいる。不完全性は、デバイス性能を低下させる。
【００１６】
高アスペクト比デバイスにおける電気接点の質を向上させるため、新たな方法が必要とされる。この方法は、一般的な方法よりも、電気接点が形成される開口のより均一な充填を提供するとともに、下部及び周囲層とのより優れた等質性を提供するものである。
【発明の概要】
【００１７】
本発明は、プログラマブル抵抗材料、スイッチング材料又は他の活物質に基づくロジック、メモリ、スイッチング又はプロセッシング機能を有する電子デバイス及びその製造方法を提供する。
【００１８】
本発明の１つの実施形態によると、プログラマブル抵抗又はスイッチングデバイスは、底部導電層、底部導電層を露出する開口を内側に有する絶縁層、堆積及び平坦化によって開口に形成された下部電極プラグ又はライナー、電極プラグ上及び絶縁層上に堆積された活物質、活物質上に堆積された頂部電極層を含む複数の重なった層を有する基板を含む。
【００１９】
活物質は、プログラマブル抵抗材料、スイッチング材料又は他の電子材料である。代表的な活物質は、カルコゲニド材料、相変化材料及び閾値スイッチング材料を含む。
【００２０】
１つの実施形態においては、１以上の電極は、導電又は半抵抗材料を含み、電極の少なくとも一部は開口を占め又は充填する。電極は、プラグ電極、側壁電極（例えば、リング又はライナー）、直線電極、又は平面電極であり、抵抗ヒーターとしても機能する。電極は、単一層又は多層又は領域を含む複合電極である。電極は、外部回路からの電気信号の伝送又は受信を可能にするようにワード線又はビット線で電気接続又は通信する。
【００２１】
開口は、円、楕円、湾曲、直線又は他の周縁形状である。１つの実施形態においては、開口は、電極材料によって充填され又は敷き詰められた丸い孔である。他の実施形態においては、開口は、電極材料によって充填され又は敷き詰められた溝である。開口は、０．２５と５の範囲にあるアスペクト比を有し、リソグラフィック限界又はリソグラフィック限界より小さい寸法を含む。
【００２２】
電極材料を形成する方法は、押出又はリフローである。電極を形成する方法は、開口を電極材料で選択的及び等質的に充填又は占めるように意図されている。この方法は、開口内の電極の構造的な不規則性を低減し、空隙及び構造欠陥の体積分率を低減することによって開口のより均一でより高密度な充填を促進する。
【００２３】
本発明をより理解するために、他のさらなる説明となる対象とともに、添付の図面及び特許請求の範囲と併せて、以下の詳細な説明が参照される。
【図面の簡単な説明】
【００２４】
【図１】周囲の層の開口に囲まれた電気接点材料における欠陥又は空隙を有する従来の二端子電子デバイスの概略図である。
【図２】周囲の層の開口を等質及び均一に充填する電気接点材料を有する二端子電子デバイスを説明する図である。
【図３】基板、下部導電層、絶縁層を含む製造の中間段階における図２に示した電子デバイスの断面図である。
【図４】絶縁層内に開口を有する図３に示した電子デバイスの概略図である。
【図５】開口上に形成された空隙又は欠陥を有する電極材料をさらに含む図４に示した電子デバイスの概略図である。
【図６】図５に示した電子デバイスの押出プロセスにおける力の最初の印加を説明する図である。
【図７】押出プロセスの中間段階における図６に示した電子デバイスを説明する図である。
【図８】押出プロセスの後期段階における図６に示した電子デバイスを説明する図である。
【図９】平坦化後の図８に示した電子デバイスを説明する図である。
【図１０】細孔セルデバイス構造及びフィラープラグセルデバイス構造の概念図である。
【図１１】くぼんだフィラープラグセル及びマイクロ溝デバイスの概略図である。
【図１２】２つの囲まれたセルデバイスの概略図である。
【発明を実施するための形態】
【００２５】
現在の好ましい実施の形態の作成と使用については、以下で詳細に説明する。しかしながら、本発明は、特定の状況の幅広い種類において実現される多数の適用可能な発明の概念を提供するものと理解されなければならない。特定の実施の形態は、発明の作成と使用の特定の方法を単に説明するものであり、発明の範囲を限定するものではない。
【００２６】
本発明は、概して、活物質と接触又は電気的に通信する２以上の電極を含む電子デバイスに関する。本明細書では、活物質とは、概して、メモリ、プログラマブルロジック、又は他の応用に用いられるプログラマブル抵抗材料、他のメモリ材料、又は他の電気スイッチング材料のような電気的に刺激できる材料（electrically stimulable material）である。プログラマブル抵抗材料は、電気抵抗に基づいて区別できる２以上の状態を有する材料である。２以上の状態は、結晶状態、化学状態、電気状態、光学状態、磁気状態、又はこれらの組み合わせである。プログラマブル抵抗材料は、適切な量のエネルギーを材料に供給することによっていくつかの対の状態間を転換することができる（「プログラマブル」）。供給されるエネルギーは、「プログラミングエネルギー」と称される。特定の状態に転換される（「プログラムされる」）とき、プログラマブル抵抗材料は、追加のエネルギーが材料に供給されるまでその状態に留まる。プログラマブル抵抗材料の異なる状態は、外部エネルギーが存在しないと安定であり、プログラミングエネルギー源が除かれてもかなりの時間にわたって持続する。プログラマブル抵抗材料は、相変化材料、カルコゲニド材料、ニクティド材料、及び他の多抵抗状態材料を含む。
【００２７】
相変化材料は、２以上の結晶学的に異なる構造状態間を転換可能な材料を含む。状態は、結晶構造、単位セル構造、単位セルの寸法、無秩序の程度、粒子の大きさ、粒の大きさ、又は組成が異なる。カルコゲニド材料は、顕著な構成要素として周期表のＶＩ列（例えばＳ，Ｓｅ，及び／又はＴｅ）の元素とともに、周期表のＩＩＩ列（例えばＢ，Ａｌ，Ｇａ，Ｉｎ），ＩＶ列（例えばＳｉ，Ｇｅ，Ｓｎ）及び／又はＶ列（例えばＳｂ，Ｂｉ，Ｐ，Ａｓ）からの１以上の修飾する元素を含む材料である。ニクティド材料は、顕著な構成要素として周期表のＶ列の元素とともに、ＩＩＩ列、ＩＶ列又はＶＩ列からの１以上の修飾する元素を含む。多くのカルコゲニド及びニクティド材料は、複数の結晶、部分結晶、及びアモルファス状態間で転換可能な相変化材料である。他の他抵抗状態材料は、薄膜絶縁体を有する金属−絶縁体−金属構造、ＰＲＡＭデバイスに用いられるＣｕＯ材料族のような導電性酸化物を含む。プログラマブル抵抗材料は、非揮発性メモリデバイスを含むメモリデバイスの活物質として働く。本発明の代表的なプログラマブル抵抗材料は、米国特許出願５５４３７３７、５６９４１４６、６０８７６７４、６９６７３４４、６９６９８６７、７０２０００６に記載され、これらは参照され、これらのすべては参照により本明細書に組み込まれる。これらの引用文献は、カルコゲニド相変化材料の動作の基本的な動作の特徴も記載している。
【００２８】
電気スイッチング材料は、電気伝導度が異なる２つの状態間をスイッチングできる材料である。２つの状態は、伝導度が、相対的に抵抗性（例えば誘電体と同程度）から相対的に導電性（例えば金属と同程度）までの範囲にある。電気スイッチング材料は、概して、静止又は緩和状態、通常は相対的により抵抗性の状態であり、これらは電気エネルギーがないと存在する。電気エネルギーが印加されると、スイッチング材料は、より導電性の状態に転換し、外部源から臨界量のエネルギーを与えられている限りその状態を一時的に持続する。外部エネルギーが臨界レベルより低くなるまで減少すると、スイッチング材料は緩和して静止状態に戻る。スイッチング材料は、オボニク閾値スイッチ（Ｏｖｏｎｉｃ Ｔｈｒｅｓｈｏｌｄ Ｓｗｉｔｃｈ：ＯＴＳ）材料、負性微分抵抗材料、及び金属−絶縁体−金属構造を含む。あるカルコゲニド及びニクティド組成は、電気スイッチングを示す。説明となるスイッチング材料は、米国特許出願６９６７３４４及び６９６９８６７に記載されたものであり、参照により組み込まれる。
【００２９】
図２は、二電極を有する電子デバイス２００の典型的な構造を説明するものである。電極は、本明細書において接点又は電気接点とも称される。デバイス２００の構造の本体は、基板２０２上に積み重なった層として形成されている。基板２０２は、シリコン基板又は他の半導体材料から構成される基板である。基板２０２は、ドープ半導体材料とともに、アクセスデバイス、パワーデバイス、又は他の電子回路を含む。積み重なった層は、下部導電層２０６、絶縁層２１０の開口２１２内の下部電気接点２２８、活性層２１４、及び上部電極層２１６を含む。電気接点２２８は、下部導電層２０６と電気的に接触している開口２１２内に形成された制限された形状の電極である。下部導電層２０６は、下部接点２２８及び外部回路間の電気的な通信を可能にする。１つの実施の形態においては、下部導電層２０６は、アレイ構造のワード線又はビット線のようなグリッド線に対応している。図２においては、上部電極２１６は、全面的な接点として描かれているが、制限された形状であってもよく、デバイスのアレイのワード線又はビット線のような他の導電層に相互接続してもよい。
【００３０】
図３は、製造の中間段階におけるデバイス構造２００の下部の断面図である。下部導電層２０６は、基板２０２上に形成され、絶縁層２１０は、下部導電層２０６上に形成される。下部導電層２０６は、金属、金属合金、又は金属化合物である。下部導電層２０６の代表的な金属は、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、レニウム（Ｒｅ）又はこれらの合金を含む。下部導電層２０６の抵抗率は、金属又は金属合金に加えられた窒素又はシリコンのような元素のレベルを変化させることによって制御される。導電層２０６を形成するために使用される化合物材料は、金属窒化物、金属キレート、有機金属化合物、又はこれらの組み合わせを含む。代表例は、ＴｉＮ、ＴｉＳｉＮ、ＴｉＡｌＮ、ＴｉＷ、ＭｏＮ、ＭｏＡｌＮ、及びＭｏＳｉＮを含む。
【００３１】
１つの実施の形態において、下部電極２０６はスパッタリングプロセスで形成され、抵抗率は、成長環境に存在する窒素対金属比を変化させることによって調整される。窒素濃度が高くなると抵抗率は増加する。又は、下部導電層２０６の抵抗率は、シリコン対金属比を変化させることによって調整される。シリコン濃度が高くなると抵抗率は増加する。窒素又は酸素環境における金属の反応性スパッタリングにより、下部導電層２０６の抵抗率の制御が可能になる。
【００３２】
絶縁層２１０は、下部電極２２８の電気的及び熱的絶縁を提供する。絶縁層２１０は、概して、酸化物、窒化物又は他の誘電材料である。絶縁体層２１０の代表的な材料は、シリコン酸化物（例えばＳｉＯ２、ＳｉＯｘ）及びシリコン窒化物（例えばＳｉ３Ｎ４、ＳｉＮｘ）を含む。絶縁層２１０は、プラズマ支援プロセスを含む化学又は物理気相堆積プロセスによって形成される。
【００３３】
図４に示すように、絶縁体層２１０に開口２１２が形成され、絶縁体２１０の開口は、下部導電層２０６の部分２１８を露出している。開口２１２は、所定の深さ、幅、及び形状を有している。代表的な開口は、くぼみ、細孔、ビア、溝、孔、及びチャネルを含む。開口は、絶縁層２１０の部分にパターンを形成して選択的に除去することによって形成される。標準的なフォトグラフィー、マスク及びエッチング、及び反応性イオンエッチング技術が開口２１２を形成するために使用される。複数の開口２１２は、デバイスのアレイの製造を可能にするために、基板にわたって形成される。
【００３４】
絶縁体層２１０及び下部導電層２０６の露出部２１８は、開口２１２の寸法を確定するために協働している。開口２１２は、側壁面２２０、側壁面２２２、底部２２６（下部導電層２０６の露出部２１８の頂面に対応する）を含んでいる。開口２１２の形状又は断面は、パターン形成処理プロセスによって制御されている。開口２１２の断面形状は、丸い形（例えば円または楕円）、湾曲、線、直線（例えば溝）、多角形、又は屈曲である。したがって、下部接点２２８は、丸い形又は丸くない形の形状であり、囲まれた又は囲まれていない（例えば弧、線、線分）構造を形成している。この技術分野で知られているパターン及びマスク形状は、すべて本発明の範囲内にある。図４の実施形態においては、側壁面２２０及び２２２は、異なる側壁（例えば溝の左及び右側壁）又は同一側壁の異なる部分（例えば円形孔の対向する部分）に対応している。
【００３５】
本発明の実施形態においては、開口の幅又は横方向の寸法は、リソグラフィック限界にある。リソグラフィック限界は、フォトリソグラフィックプロセスの性能によって課される形状サイズ又は物理寸法限界である。リソグラフィック限界は、通常、プロセス中に形状のパターン形成又は分割に使用される光源の波長をどれだけ低くできるかの限界に帰される。現在の技術のロードマップによると、フラッシュ技術による形状サイズ限界は、６５ｎｍ（ＮＯＲ）／５７ｎｍ（ＮＡＮＤ）である。プロセス技術が向上するにつれ、特徴サイズ限界は将来的に低下し、小型化の目標に向けてさらに進むであろう。予測される形状サイズ限界は、２０１０年には４５ｎｍ（ＮＯＲ）／４０ｎｍ（ＮＡＮＤ）であり、２０１３年には３２ｎｍ（ＮＯＲ）／２８ｎｍ（ＮＡＮＤ）である。本明細書の接点を形成する方法は、将来的にサイズ限界が減少しても有効性を尺度に沿って維持する。
【００３６】
他の実施形態においては、開口２１２の幅又は横方向の寸法は、サブリソグラフィックである。１つの実施形態においては、サブリソグラフィックの寸法は、光学的な紫外線リソグラフィーによって到達できる最小寸法よりも小さい。サブリソグラフィック寸法を有する開口は、例えば、まず最小のリソグラフィック寸法又はこれに近い寸法の開口を形成し、次に開口内に側壁層を堆積して寸法を狭くすることによって形成される。サブリソグラフィック寸法を有する開口は、他の例では、下部基板上に誘電材料を形成し、側壁面を露出させるように誘電材料をエッチングし、側壁にリソグラフィック限界より小さい厚さを有する犠牲層を形成し、異方的に犠牲層をエッチングして水平部分を除去し、犠牲層の残った垂直部分上に誘電層を形成し、平坦化して垂直犠牲層の頂面を露出し、垂直犠牲層を除去して開口を形成することによっても形成される。この後者の方法においては、開口の寸法は、堆積された犠牲層の厚さによって制御され、この厚さは、多くの堆積技術（例えば化学気相堆積又は原子層堆積）を利用することによって容易にリソグラフィック限界よりも十分に小さくすることができる。
【００３７】
１つの実施形態においては、開口２１２の幅又は横方向の寸法は、１０００Åより小さい。他の実施形態においては、開口２１２の幅又は横方向の寸法は、６００Åより小さい。さらに他の実施形態においては、開口２１２の幅又は横方向の寸法は、３００Åより小さい。開口２１２の幅又は横方向の寸法は、概して、基板２０２に平行な方向な開口の物理寸法である。例えば、図４においては、幅又は横方向の寸法は、側壁２２０と側壁２２２との間の距離である。開口の形状が丸いとき、横方向の寸法は、開口の直径又はそれと同等のものである。
【００３８】
開口２１２のアスペクト比は、開口の幅又は横方向の寸法に対する開口の高さ又は通常の幅の比として定義される。開口２１２の高さ又は通常の幅は、概して、基板２０２に対して垂直な開口の物理寸法である。例えば、図４においては、開口２１２の高さ又は通常の寸法は、絶縁層２１２の厚さに対応している。本発明の１つの実施形態においては、開口２１２の高さ又は通常の寸法は、少なくとも１００Åである。本発明の他の実施形態においては、開口２１２の高さ又は通常の寸法は、少なくとも５００Åである。さらに他の実施形態においては、開口２１２の高さ又は通常の寸法は、少なくとも１０００Åである。本発明の１つの実施形態においては、開口２１２のアスペクト比は、少なくとも０．５：１である。本発明の他の実施形態においては、開口２１２のアスペクト比は、少なくとも２：１である。本発明のさらに他の実施形態においては、開口２１２のアスペクト比は、少なくとも４：１である。
【００３９】
本発明による開口２１２は、電気接点材料２２８によって充填され、デバイス構造２００（図２参照）を形成する。電気接点２２８は、導電又は準抵抗材料の単一均一層又は組成及び／又は抵抗率が異なる２以上の層の組み合わせである。電気接点２２８は、概して、金属、金属合金又は金属化合物である。本明細書においては、「電極材料」、「電極層」、「電気接点材料」、「電気接点層」、又は「電気接点」は、概して、導電性又は準抵抗性の材料又は層を意味する。適切な電気接点材料は、耐火金属（例えばＮｉ、Ｃｏ、Ｃｒ、Ｐｔ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｎｂ）、耐火金属の合金（例えばＰｔＩｒ）、耐火金属の窒化物（例えばＭｏＮ、ＴｉＮ、ＴｉＡｌＮ、ＴｉＳｉＮ、ＴｉＣＮ、ＴｉＳｉＣ、ＴａＮ、ＴａＣＮ、ＴａＳｉＮ、ＷＮ、ＷＳｉＮ、ＮｂＮ）、炭素、窒素化炭素、二重層金属及び窒化金属の組み合わせ（例えばＴｉ／ＴｉＮ）を含んでいる。１つの実施形態においては、二重層構造は、開口内に形成され、開口の側壁にわたって形成される第１層は、拡散障壁層として働き、第２層は、第１層内に形成される。拡散障壁層は、内側の第２層と開口が形成される層の材料との間で原子移動又は質量交換を防止するように働いている。窒化金属（例えばＴｉＮ）は、しばしば、金属（例えばＷ）の拡散又は移動を防止する障壁の役目を果たす。
【００４０】
上述のように、金属又は金属合金組成に窒素を導入することによって、電極材料の抵抗率を制御することができるようになる。抵抗率の制御は、少なくとも部分的に熱的機構によって動作する活物質に望ましい。例えば、相変化材料の場合、結晶相状態からのアモルファス相状態の形成は、材料が融解するのに局所的に十分な温度を要求する。抵抗性接点２２８は、電流がデバイスを通るときに局所的にジュール熱による熱エネルギーを発生し、効率のよいプログラミングエネルギー源を提供する。
【００４１】
寸法が縮小された開口に電気接点２２８を形成することによって、電気接点２２８と活性層２１４との間の電気接続する領域を縮小することができる。電気接続の領域の縮小は、デバイスが低電流で動作することができるので有益である。例えば、電気接点２２８の縮小された領域は、下部導電層２０６が受け取る外部プログラミング電流をより有効に伝送する。閉じ込められた電気接点２２８は、活物質２１４のより制御され空間的に制限された領域に動作電流を供給する。動作電流によって変換される活物質２１４の有効体積は縮小され、デバイスを作動させるのに必要な全エネルギーは電流損失として減少し、プログラミングに本質的ではない活性層２１４の部分への熱損失は最小化される。ひとたび開口２１２が充填され平坦化されると、カルコゲニド又は他の活物質層２１４が絶縁層２１０の上側表面及び堆積層２２８の上側表面に堆積し、頂部電極層２１６は、活物質層２１４の頂部に形成される。
【００４２】
電気接続の縮小された領域の利益を実現させるため、電気接点２２８が開口２１２を空隙又はギャップなしに均一に充填又は占め、電気接点２２８が下部導電層２０６の露出した頂面２１８及び側壁面２２０及び２２８にできる限り等質に付着することが必要である（図４参照）。空隙、ギャップ、非等質性及び他の欠陥は、電気接点２２８への内部であれ、電気接点２２８と周囲の材料とのインターフェースであれ、電気接点２２８の頂面と底面における望ましくない接触抵抗をもたらし、時間の経過又は繰り返しによって変化し、デバイスの耐久性又は信頼性を劣化させ得る特徴を表している。
【００４３】
上述のように、物理気相堆積（例えばスパッタリング）は、電気接点を形成するために広範に利用されている。この方法は、電極組成の広範囲にわたって簡単で多用途であるので有益であるが、空隙及び非等質性を有する層を形成する傾向があるという欠点がある。これらの傾向は、堆積が生成される形状のアスペクト比が増加するにつれて顕著になり、主として堆積の見通し線の特性に帰せられる。さらなる技術が、縮小した寸法の電極の利益を実現するために求められる。
【００４４】
同時係属している米国特許出願第１１／８８０５８７（「５８７出願」）において、開口に導電材料を充填する液相方法が記載されている。５８７出願で議論されている方法は、浸漬被覆、電気めっき、及び選択的堆積を含んでいる。これらの方法は、開口のより均一な充填及び構造において周囲の層との充填材料のよりよい等質性を提供することが示されている。この出願においては、開口２１２のような縮小された寸法又は高いアスペクト比の特徴ないに導電材料又は準抵抗性材料を充填又は堆積するさらなる方法が記載されている。これらの方法は、押出及びリフローを含んでいる。
【００４５】
押出は、堆積の間又は後で力を加えて堆積した膜を圧縮又は詰め込んでより完全により均一に開口を充填する方法である。同時係属している米国特許出願第１２／０７５１８０（「１８０出願」）において、プログラマブル抵抗又はスイッチング材料への機械力の印加に基づく押出方法が記載されている。この方法においては、プログラマブル抵抗又はスイッチング材料は、開口上に形成され、開口内に機械力によって押し込まれた。不完全に堆積している材料は開口を充填し、力を加えることによって開口内に材料を圧縮して詰め込むことになり、空隙を取り除いてよりよい均一性を提供した。機械力は、剛体面を堆積した材料に向けて押圧することによって印加することができ、この材料の移動化（mobilize）と流れを生じさせて形状に充填した。１つの例においては、光学的平坦面を有するラムが、物理気相堆積プロセスを用いて形状上に形成された活物質に接触していた。堆積された活物質は、開口内の内部の空隙及び周囲の層との境界におけるギャップを含んでいた。堆積した材料の表面に対してラムを押圧することによって、空隙の体積分率及び開口のより詰め込まれた密度がもたらされる。さらに、デバイスのアレイにわたる開口のより一貫した充填が達成された。
【００４６】
この発明の実施形態において、下側電極２２８は、押出プロセスによって形成される。図５は、導電層２２４の堆積後の図４の構造を示している。導電層２２４は、開口２１２内及び絶縁層２１０の頂面上に形成される。導電層２２４は、図示する空隙２１５を含んでいる。図６において、ラム２５０は、導電層２２４の上側面上に位置し、押圧されて押出と空隙２１５の崩壊を生じさせ、図７の構造を形成させる。力を加えることにより、導電層２２４は圧縮され、空隙２１５の体積分率は減少する。空隙２１５は、ラム２５０へ力を継続して又は増加するように加えることによって実質的に取り除くことができる。所望の程度の圧縮が達成されると、ラム２５０が取り外されて図８に示す構造が得られる。導電層２２４の余分な部分は、化学気相研磨又はエッチングを用いて平坦化されることによって取り除かれ、下側電極２２８の形態が完成される（図９）。
【００４７】
押出は、堆積している導電材料の環境における周囲の圧力を上昇させることによっても引き起こされる。同時係属している米国特許第１２／０７５２２２（２２２出願）においては、高圧押出法が記載され、堆積されたままの導電材料を取り囲む環境ガスの圧力の増加によって、活電子材料の押出が生じ、縮小した寸法の形状のより均一で、周囲の層とより均質な充填が達成されることが示されている。本発明の実施形態においては、開口内及び開口上に堆積した導電材料の周囲圧力の上昇が、導電材料を圧縮して開口のよりよい充填を達成するために用いられている。図７に示すように導電材料２２４の面にラム２５０のような導体面を押圧することによる機械力を印加することに代わって、周囲の環境ガスの圧力の上昇によって、堆積している導電材料を移動化させて空隙及び他の内部構造の不規則性の圧縮と崩壊を引き起こす起動力を提供することができる。
【００４８】
リフローは、導電材料の移動化して形状内の空隙を取り除き、周囲の層との接触又は等質性を向上させる熱的方法である。同時係属の１８０出願においては、リフローは、電子デバイス構造の制限された寸法の形状内におけるプログラマブル抵抗又はスイッチング材料の充填密度又は等質性を向上させることが明示されていた。本発明の実施形態においては、リフローは、開口内の電極材料の空隙及び非等質性を取り除くために用いられている。リフローにおいては、堆積している電極材料は、材料を流れが生じる十分な温度に加熱される。材料の流れにしたがい、空隙（図５の空隙２１５として示す）は崩壊し、表面に染み透る。この結果、開口内の電極材料の密度は増加し、周囲の層とより等質的なより均一な接触が達成される。リフロープロセスから得られる空隙の除去と緻密化は、図６〜９に示された機械力について描かれた効果と同様であり、空隙又は欠陥を有する電気接点材料をより密に又はより均一に開口を充填する電気接点材料に転換することを可能にする。
【００４９】
図５に示す導電材料２２４を軟化点まで加熱することによって、材料の粘度は低下し、材料は堆積している状態から流れるようになる。流れの動きは、例えば、重力又は表面張力によって駆動され、最終結果は、開口２１２内の導電材料２２４の合体又は緻密化である。加熱の必要性は、導電材料２２４を移動化するのに十分な温度までのみ生じるが、より高い温度においても起こり得る。軟化温度（例えば融点又はこれに近い温度）を越えてさらに温度が上昇すると、リフロープロセスを容易にし又は迅速化することができる。例えば、融解導電材料は、軟化した導電材料より容易に流れる。しかしながら、より高い温度は、蒸発、蒸気圧材料損失、相分離又は導電材料の反応も容易にするので、これらの要因は、導電材料の特定組成についての特定温度における熱によるリフローの有効性に対してバランスを取らなければならない。本発明のさらなる実施形態においては、リフローは、機械力又は高圧押出と組み合わされて、電子デバイスの小寸法の形状に堆積された導電材料における空隙を取り除き、及び／又は等質性を向上させる。
【００５０】
開口内に電極を形成するこの押出及びリフローの方法は、小寸法又は高アスペクト比の開口を有するいかなるデバイス構造にも適用することができる。代表的なデバイス構造は、図１０〜１２に示され、電気的に刺激できる材料、電気的に刺激できる材料に電気的に接続された抵抗電極、及び周囲の絶縁材料を含むデバイスの中心部分を示している。構造における電気的に刺激できる材料、抵抗性の電極、及び絶縁体領域は、図１０〜１２のそれぞれにおいて異なる陰影によって別々に示されている。電気的に刺激できる材料は、電流、電圧又は電場に応答する材料であり、上述のように、プログラマブル抵抗材料、相変化材料、カルコゲニド材料およびスイッチング材料を含む。
【００５１】
図１０は、細孔セル又はフィラープラグセル構造に基づくデバイスを示している。細孔セルにおいては、電気的に刺激できる材料は、下側抵抗電極と接触する狭い領域まで次第に細くなり、上側抵抗電極が形成される不規則な形状の頂部を含んでいる。図１０に示す細孔セルの例においては、上側の抵抗電極は、電気的に刺激できる材料の頂面のくぼみ上に形成されている。くぼみは、ここでの細孔セルの具体例であり、くぼみの形状、寸法及びアスペクト比は、変化し、上述のように従来の電極堆積技術が空隙又は他の欠陥を有する電極を形成する体制に近い。この押出又はリフロー技術の適用により、くぼみ内でより構造的に均一性を有する上側抵抗電極の形成が可能になる。同様に、フィラープラグセルの下側抵抗電極は、典型的には、周囲の誘電材料の高アスペクト比の開口内に形成され、この押出及びリフローの方法を用いてより均一でより少ない欠陥に形成されることができる。
【００５２】
図１１は、くぼんだフィラープラグセル構造及びマイクロ溝セル構造を示している。くぼんだフィラープラグセルは、フィラープラグセルの一種であり、電気的に刺激できる材料の一部は、下側電極が形成された高アスペクト比の開口に向けてくぼんでいる。同時係属している２２２出願及び１８０出願において記載されているように、押出及びリフローは、高アスペクト比又は小寸法の開口に電気的に刺激できる材料を充填するのにも用いることができる。本発明は、抵抗材料が、最初に、非等質技術によって高アスペクト比又は小寸法の開口に形成され、押出又はリフロープロセスを施されて充填の質が向上し、電気的に刺激できる材料は、この後に抵抗材料の上に形成され、これ自体も押出又はリフロープロセスを施される実施形態を含んでいる。例えば、下側電極は、ＰＶＤによって形成され、押出又はリフローを受け、プログラマブル抵抗又はスイッチング材料は、次にＰＶＤによって形成され、押出又はリフローを受ける。関連する実施形態においては、抵抗率が異なる１以上の材料の層又は隣接する領域を含む複合抵抗電極は、第１の抵抗電極材料が形成され、押出又はリフローを受け、次に第２の抵抗電極材料が形成され、押出又はリフローを受けるという一連のプロセスを経て形成される。第２の抵抗電極材料が、電気的に刺激できる材料に隣接し、第１の抵抗電極材料より高い抵抗率を有すると、複合電極は、電流により生じた熱エネルギーを電気的に刺激できる材料にごく近接してより有効に局在化し、より効率的な動作を可能にする。例として、Ｔｉ層は、非等質技術（スパッタリングのような）によって形成され、押出又はリフローを受け、続いてＴｉＮ層が非等質技術（窒素含有ガス（例えばＮ２又はＮＨ３）の存在下におけるスパッタリング、及び押出及びリフローを受けるような）によってＴｉ層上に形成される。マイクロ溝セルは、細孔セル構造の一種であり、下側抵抗電極は、下側接点領域を縮小するため、１以上の横方向寸法において縮小される。マイクロ溝セルの上側又は下側抵抗電極のいずれか又は両方の形成は、電極材料の堆積に続いて押出又はリフローのステップを含む。
【００５３】
図１２は、閉じ込めセル構造の２つの変形例を示している。閉じ込めセルにおいては、電気的に刺激できる材料の堆積を動作可能な電子状態の分解能を可能にする最小の寸法で閉じ込めることを目的としている。寸法を小さくすることによって、プログラミングのために必要なエネルギーはより小さくなり、低い熱伝導度を有する周囲の絶縁体によって外部から閉じ込めることにより、プログラミング領域からの熱損失を最小化し、さらに効率が向上する。閉じ込めセルの他の実施形態において、電極も、寸法が制限され、プログラミングに十分な温度になるように抵抗発熱により電極を熱する（ジュール熱）のに必要な電流が減少する。例えば、相変化材料においては、リセット状態へのプログラミングは、相変化材料を融解するのに十分な温度の発生を必要とする。相変化材料及び／又は電極を縮小した寸法に閉じ込めることによって、電流の特定レベルに関連した電流密度が増加し、より高い温度をより低い電流レベルにおいて発生することができる。この押出とリフローの方法は、閉じ込めセル構造における電気的に刺激ができる材料又は抵抗電極のいずれか又は両方の閉じ込められた堆積を形成するのに用いることができる。下側又は上側電極のいずれか又は両方は、この方法を用いて閉じ込め形状内に形成することができる。押出及びリフローは、上部電極を形成するとき（例えば図１２における閉じ込めセル２の上側電極）に特に有益であるが、これは、これらの方法は、他の等質技術よりもより低い温度において均一及び等質な電極材料を提供するからである。温度は、重要な検討事項であるが、これは、上側電極は、電気的に刺激できる材料の形成後に形成され、多くのこのような材料は、温度が上昇したときに、分解、揮発又は他の劣化をするからである。同様に、リフローの温度は、電気的に刺激できる材料に不利に作用する温度より低く維持することができる。１つの実施形態においては、電極材料の押出又はリフローは、電気的に刺激で入る材料の融点より低い温度で行われる。他の実施の形態においては、電極材料の押出又はリフローは、電気的に刺激で入る材料の融点より低い少なくとも１００℃の温度で行われる。
【００５４】
この押出及びリフローの方法は、概して、開口内の空隙、欠陥及び他の構造的な不規則性の体積分率を低下させ、開口内の電極材料の体積分率を増加させるように作用する。１つの実施形態においては、この押し出し及びリフローの方法は、開口における電極材料の構造における空隙存在の体積分率を堆積されたままの状態に対して少なくとも５０％低下させる。他の実施形態においては、この押出及びリフローの方法は、開口における電極材料の構造における空隙存在の体積分率を堆積されたままの状態に対して少なくとも７５％低下させる。さらに他の実施形態においては、この押出及びリフローの方法は、開口における電極材料の構造における空隙存在の体積分率を堆積されたままの状態に対して少なくとも９０％低下させる。空隙体積分率の低減は、開口における電極材料の体積分率の増加によって補償される。このように示した空隙体積分率の低減は、少なくとも０．２５：１のアスペクト比から５：１までのアスペクト比を有する開口によって達成することができる。
【００５５】
本明細書で説明した開示及び記載は、例示のためのものであり、本発明の実施を制限することを意図するものではない。本発明の好ましい実施形態と思われるものを記載したが、当業者は、本発明の要旨から逸脱することなくさらなる変更及び修正を認め、このような変更及び修正は、本発明の全範囲に該当することを意図している。以下の特許請求の範囲は、すべての同等なものを含み、上述の記載と当業者が共通して利用できる知識との組み合わせにより、本発明の範囲を規定する。
【特許請求の範囲】
【請求項１】
電子デバイスを形成する方法であって、
内側に画定される開口を有する絶縁層を提供し、前記開口は側壁を有するステップと、
前記開口上に第１の電極層を形成するステップと、
前記第１の電極層を移動化させるステップと
を有する方法。
【請求項２】
前記開口の深さは、前記絶縁層の厚さに等しい請求項１記載の方法。
【請求項３】
前記絶縁層は、第２の電極層上に形成され、前記開口は前記第２の電極層の頂面を露出する請求項２記載の方法。
【請求項４】
前記第１の電極層は、前記第２の電極層の前記露出された部分と接触する請求項３記載の方法。
【請求項５】
前記第１の電極層の前記移動化は、前記第１の電極層と前記第２の電極層との等質性を向上させる請求項４記載の方法。
【請求項６】
前記第１の電極層は、前記開口を部分的に占める請求項１記載の方法。
【請求項７】
前記移動化は、前記開口内の前記第１の電極層の量を増加させる請求項６記載の方法。
【請求項８】
前記第１の電極層は、前記絶縁層及び前記開口の前記側壁に非等質的に接触する請求項１記載の方法。
【請求項９】
前記第１の電極層は、１以上の空隙を含み、前記１以上の空隙の少なくとも１つが前記開口を占める請求項８記載の方法。
【請求項１０】
前記移動化は、前記開口を占める前記１以上の空隙の体積を減少させる請求項９記載の方法。
【請求項１１】
前記移動化は、前記開口を占める前記１以上の空隙の体積を少なくとも５０％減少させる請求項１０記載の方法。
【請求項１２】
前記移動化は、前記開口を占める前記１以上の空隙の体積を少なくとも７５％減少させる請求項１０記載の方法。
【請求項１３】
前記移動化は、前記開口を占める前記１以上の空隙の体積を少なくとも９０％減少させる請求項１０記載の方法。
【請求項１４】
前記移動化により、前記第１の電極層が前記開口を充填する請求項１０記載の方法。
【請求項１５】
前記開口は、少なくとも０．２５：１のアスペクト比を有する請求項１０記載の方法。
【請求項１６】
前記開口は、少なくとも１：１のアスペクト比を有する請求項１０記載の方法。
【請求項１７】
前記開口は、少なくとも３：１のアスペクト比を有する請求項１０記載の方法。
【請求項１８】
前記開口の寸法は、リソグラフィック限界である請求項１０記載の方法。
【請求項１９】
前記開口の寸法は、サブリソグラフィックである請求項１０記載の方法。
【請求項２０】
前記開口の寸法は、１０００Åより小さい請求項１０記載の方法。
【請求項２１】
前記開口の寸法は、５００Åより小さい請求項１０記載の方法。
【請求項２２】
前記開口の寸法は、３００Åより小さい請求項１０記載の方法。
【請求項２３】
前記移動化は、前記第１の電極層に機械的な力を印加することを含む請求項１記載の方法。
【請求項２４】
前記機械的な力は、前記第１の電極層に対して平坦面で押圧することにより印加される請求項２３記載の方法。
【請求項２５】
前記平坦面は、加熱されている請求項２４記載の方法。
【請求項２６】
前記移動化は、前記第１の電極層の加熱を含む請求項１記載の方法。
【請求項２７】
前記第１の電極層上に電気に刺激できる物質を形成するステップをさらに有する請求項１記載の方法。
【請求項２８】
前記電気的に刺激できる物質は、非揮発性記憶材料、プログラマブル抵抗材料、電子スイッチング材料、カルコゲニド材料、相変化材料及びニクティド材料で構成するグループから選択される請求項２７記載の方法。
【請求項２９】
前記電気的に刺激できる物質は、Ｔｅ及びＳｂを含む請求項２７記載の方法。
【請求項３０】
前記電気的に刺激できる物質を移動化するステップをさらに含む請求項２７記載の方法。
【請求項３１】
前記電気的に刺激できる物質の移動化は、前記開口における前記電気的に刺激できる物質の体積分率を増加させる請求項３０記載の方法。
【請求項３２】
前記電気的に刺激できる物質の移動化は、前記電気的に刺激できる物質と前記第１の電極層の等質性を向上させる請求項３０記載の方法。
【請求項３３】
前記電気に刺激できる物質上に第２の電極層を形成するステップをさらに有する請求項３０記載の方法。
【請求項３４】
前記第２の電極層を移動化させるステップをさらに有する請求項３３記載の方法。
【請求項３５】
前記第２の電極層の移動化は、前記電気的に刺激できる物質の揮発温度より低い温度において起こる請求項３４記載の方法。
【請求項３６】
前記第１の電極層上に前記第２の電極層を形成するステップをさらに有する請求項１記載の方法。
【請求項３７】
前記第２の電極層を移動化するステップをさらに有する請求項３６記載の方法。
【請求項３８】
前記第２の電極層の移動化は、前記開口における前記第２の電極層の体積分率を増加させる請求項３７記載の方法。
【請求項３９】
前記第１の電極層は、物理気相堆積によって形成される請求項１記載の方法。
【請求項１】
電子デバイスを形成する方法であって、
内側に画定される開口を有する絶縁層を提供し、前記開口は側壁を有するステップと、
前記開口上に第１の電極層を形成するステップと、
前記第１の電極層を移動化させるステップと
を有する方法。
【請求項２】
前記開口の深さは、前記絶縁層の厚さに等しい請求項１記載の方法。
【請求項３】
前記絶縁層は、第２の電極層上に形成され、前記開口は前記第２の電極層の頂面を露出する請求項２記載の方法。
【請求項４】
前記第１の電極層は、前記第２の電極層の前記露出された部分と接触する請求項３記載の方法。
【請求項５】
前記第１の電極層の前記移動化は、前記第１の電極層と前記第２の電極層との等質性を向上させる請求項４記載の方法。
【請求項６】
前記第１の電極層は、前記開口を部分的に占める請求項１記載の方法。
【請求項７】
前記移動化は、前記開口内の前記第１の電極層の量を増加させる請求項６記載の方法。
【請求項８】
前記第１の電極層は、前記絶縁層及び前記開口の前記側壁に非等質的に接触する請求項１記載の方法。
【請求項９】
前記第１の電極層は、１以上の空隙を含み、前記１以上の空隙の少なくとも１つが前記開口を占める請求項８記載の方法。
【請求項１０】
前記移動化は、前記開口を占める前記１以上の空隙の体積を減少させる請求項９記載の方法。
【請求項１１】
前記移動化は、前記開口を占める前記１以上の空隙の体積を少なくとも５０％減少させる請求項１０記載の方法。
【請求項１２】
前記移動化は、前記開口を占める前記１以上の空隙の体積を少なくとも７５％減少させる請求項１０記載の方法。
【請求項１３】
前記移動化は、前記開口を占める前記１以上の空隙の体積を少なくとも９０％減少させる請求項１０記載の方法。
【請求項１４】
前記移動化により、前記第１の電極層が前記開口を充填する請求項１０記載の方法。
【請求項１５】
前記開口は、少なくとも０．２５：１のアスペクト比を有する請求項１０記載の方法。
【請求項１６】
前記開口は、少なくとも１：１のアスペクト比を有する請求項１０記載の方法。
【請求項１７】
前記開口は、少なくとも３：１のアスペクト比を有する請求項１０記載の方法。
【請求項１８】
前記開口の寸法は、リソグラフィック限界である請求項１０記載の方法。
【請求項１９】
前記開口の寸法は、サブリソグラフィックである請求項１０記載の方法。
【請求項２０】
前記開口の寸法は、１０００Åより小さい請求項１０記載の方法。
【請求項２１】
前記開口の寸法は、５００Åより小さい請求項１０記載の方法。
【請求項２２】
前記開口の寸法は、３００Åより小さい請求項１０記載の方法。
【請求項２３】
前記移動化は、前記第１の電極層に機械的な力を印加することを含む請求項１記載の方法。
【請求項２４】
前記機械的な力は、前記第１の電極層に対して平坦面で押圧することにより印加される請求項２３記載の方法。
【請求項２５】
前記平坦面は、加熱されている請求項２４記載の方法。
【請求項２６】
前記移動化は、前記第１の電極層の加熱を含む請求項１記載の方法。
【請求項２７】
前記第１の電極層上に電気に刺激できる物質を形成するステップをさらに有する請求項１記載の方法。
【請求項２８】
前記電気的に刺激できる物質は、非揮発性記憶材料、プログラマブル抵抗材料、電子スイッチング材料、カルコゲニド材料、相変化材料及びニクティド材料で構成するグループから選択される請求項２７記載の方法。
【請求項２９】
前記電気的に刺激できる物質は、Ｔｅ及びＳｂを含む請求項２７記載の方法。
【請求項３０】
前記電気的に刺激できる物質を移動化するステップをさらに含む請求項２７記載の方法。
【請求項３１】
前記電気的に刺激できる物質の移動化は、前記開口における前記電気的に刺激できる物質の体積分率を増加させる請求項３０記載の方法。
【請求項３２】
前記電気的に刺激できる物質の移動化は、前記電気的に刺激できる物質と前記第１の電極層の等質性を向上させる請求項３０記載の方法。
【請求項３３】
前記電気に刺激できる物質上に第２の電極層を形成するステップをさらに有する請求項３０記載の方法。
【請求項３４】
前記第２の電極層を移動化させるステップをさらに有する請求項３３記載の方法。
【請求項３５】
前記第２の電極層の移動化は、前記電気的に刺激できる物質の揮発温度より低い温度において起こる請求項３４記載の方法。
【請求項３６】
前記第１の電極層上に前記第２の電極層を形成するステップをさらに有する請求項１記載の方法。
【請求項３７】
前記第２の電極層を移動化するステップをさらに有する請求項３６記載の方法。
【請求項３８】
前記第２の電極層の移動化は、前記開口における前記第２の電極層の体積分率を増加させる請求項３７記載の方法。
【請求項３９】
前記第１の電極層は、物理気相堆積によって形成される請求項１記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公表番号】特表２０１１−５１９４８５（Ｐ２０１１−５１９４８５Ａ）
【公表日】平成２３年７月７日（２０１１．７．７）
【国際特許分類】
【出願番号】特願２０１１−５０７４１１（Ｐ２０１１−５０７４１１）
【出願日】平成２１年４月２０日（２００９．４．２０）
【国際出願番号】ＰＣＴ／ＵＳ２００９／００２４４３
【国際公開番号】ＷＯ２００９／１３４３２８
【国際公開日】平成２１年１１月５日（２００９．１１．５）
【出願人】（５０５０５２８３６）オヴォニクス，インコーポレイテッド (20)
【Ｆターム（参考）】
【公表日】平成２３年７月７日（２０１１．７．７）
【国際特許分類】
【出願日】平成２１年４月２０日（２００９．４．２０）
【国際出願番号】ＰＣＴ／ＵＳ２００９／００２４４３
【国際公開番号】ＷＯ２００９／１３４３２８
【国際公開日】平成２１年１１月５日（２００９．１１．５）
【出願人】（５０５０５２８３６）オヴォニクス，インコーポレイテッド (20)
【Ｆターム（参考）】
[ Back to top ]