【課題】研磨時にバリア膜が溶解することを抑制することができるような半導体装置及びその製造装置を提供する。
【解決手段】半導体基板上に形成された、溝１０９を有する絶縁膜１０７と、溝１０９に形成された第１のバリア膜１１１と第２のバリア膜１１２とを有する配線１１５とを備えている。第１のバリア膜１１１は、溝１０９の側壁及び底面上に形成され、第２のバリア膜１１２は、第１のバリア膜１１１を覆うように溝１０９に形成されている。さらに、第２のバリア膜１１２は、配線１１５の上面よりも下側に形成されている。 （もっと読む）

【課題】 層間絶縁膜内の水分などによるバリアメタルの腐食を防止し、銅配線の信頼性の低下及び抵抗値の上昇を抑制し得る半導体装置、及びその製造方法を提供する。
【解決手段】 メチル基を含有する層間絶縁膜３２内に配線溝３７を形成する。配線溝３７が形成された絶縁膜３２に紫外線又は電子線を照射した後に、メチル基を有するガスを用いて絶縁膜の露出面を疎水化する。配線溝３７の疎水化された内面に沿ってバリアメタル層４１を形成し、該バリアメタル層４１を介して配線溝３７を銅配線４３で充填する。一実施形態において、配線溝３７はメタルハードマスク４７を用いて絶縁膜３２をエッチングすることにより形成され、絶縁膜３２への紫外線又は電子線の照射は、メタルハードマスク４７を残存させた状態で行われる。 （もっと読む）

【課題】ヒューズ素子形成領域の配線を露出させることなく、クラックストップトレンチとボンディングパッド開口部を同時に形成する半導体ウエハ及びその製造方法を提供する。
【解決手段】半導体基板と多層配線構造とを少なくとも具備してなり、前記多層配線構造がチップ領域Ａとヒューズ素子形成領域Ｂおよびダイシング領域Ｃとに渡って形成されてなる半導体ウエハにおいて、前記チップ領域に位置する前記多層配線構造上には、前記配線で構成されたボンディングパッド１７０が形成される一方、前記ダイシング領域には、前記多層配線構造が一部除去されることによって形成された二本以上が並行して並ぶダミーリングおよび、前記ダミーリング間に形成された、クラックストップトレンチ１５２となる溝部が設けられていることを特徴とする半導体ウエハを採用する。 （もっと読む）

【課題】回路素子の向きを簡単な構成で認識しやすくすることにより、実装ミスの低減を図る回路素子を提供する。
【解決手段】複数の接続パッド３１ａ及び３１ｂの一部である接続パッド３１ａと基板３２との間に設けられた成膜層３３は、基板３２側の配線３３ｂ上に保護膜３３ｃ側の配線３３ａが直接重ねられ、複数の接続パッド３１ａ及び３１ｂの残りと基板３２との間に設けられた成膜層３３は、２層の配線３３ａ、３３ｂ間に絶縁層３３ｅが設けられている。そして、これにより接続パッド３１ａと基板３２との間に設けられた成膜層３３の膜厚ｄ₁と、複数の接続パッド３１ｂと基板３２との間に設けられた成膜層３３の膜厚ｄ₂と、を互いに異ならせて、互いに色が異なるように視認させる。 （もっと読む）

【課題】ＴＳＶ技術を適用して電子デバイスを製造に当たり、積層時位置合せを、簡単、かつ、確実に、しかも高精度で実行し得る製造方法、そのための基板、積層体及び電子デバイスを提供する。
【解決手段】複数枚ｒの基板ＷＦ１〜ＷＦｒを位置合せして積層するに当たり、外部から磁界Ｈを印加し、積層されて隣接する基板ＷＦ１〜ＷＦｒの磁性膜４１−５２の間に磁気的吸引力Ｆｍを生じさせ、磁気的吸引力Ｆｍにより、基板ＷＦ１〜ＷＦｒに設けられた縦導体３を位置合せする。 （もっと読む）

【課題】 貫通穴の開口寸法が小さく小型化や微細化を容易にでき、貫通穴全体の金属層形成速度を向上する事が容易で、金属層形成工程に要する時間を短縮する事が容易な貫通穴形状を構成した半導体装置を提供することを目的とする。
【解決手段】 基板の表面と裏面とを接続する貫通穴内に金属層を設けた半導体装置において、貫通穴側壁に表面と裏面とを結ぶ向きに複数の突起を設けた事を特徴とする。 （もっと読む）

【課題】導体の亀裂、基板のクラック、絶縁膜の破壊等を生じ難い高信頼度・高品質の回路基板及び電子デバイスを提供する。
【解決手段】基板１と、導体３とを含んでおり、導体３は、金属または合金でなり、基板１に設けられ、少なくとも基板１と対面する領域に、等軸晶３１の領域を有する。この構造によれば、基板１と対面する領域で、導体３の等軸晶組織による等方性が得られるため、導体３の亀裂、絶縁膜の破壊及び基板１のクラックなどの発生が抑制される。 （もっと読む）

【課題】層間絶縁膜を備えた半導体装置において、膜剥がれの発生及びリークパスの形成を抑制する。
【解決手段】半導体装置は、複数の空孔を含む層間絶縁膜１６を備えている。層間絶縁膜１６は、単層構造の膜である。層間絶縁膜１６における、下面領域に含まれる空孔の空孔径及び上面領域に含まれる空孔の空孔径は、上面領域と下面領域との間に介在する中央領域に含まれる空孔の空孔径よりも小さい。 （もっと読む）

基板上のデバイスと基板内のクラックストップとを備える装置である。デバイスを形成する方法も開示される。これらの方法は、半導体デバイスのようなデバイスを第１の厚さを有する基板上に設けることと、基板の厚さを第２の厚さまで低減することと、クラックストップを基板内に設けることとを含み得る。基板の厚さを低減することは、この基板を支持用の担体基板に取り付けることと、その後、この担体基板を取り外すこととを含み得る。クラックストップは、クラックがデバイスに到達することを妨げ得る。
（もっと読む）

【課題】グラフェンのバリスティック伝導性を利用した低抵抗配線を備え、配線と配線接続部材の接続部分の構成の複雑化を抑えた半導体装置およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置１００は、基板と、基板の上方に設けられ、積層された複数のグラフェンナノリボンシート１２２からなるグラフェンナノリボン層１２１を含む下層配線１２と、複数のグラフェンナノリボンシート１２２の少なくとも１枚を貫通し、下層配線１２と上層配線１３とを接続するビア１４およびバリアメタル１５と、を有する。 （もっと読む）

【課題】信頼性の高い半導体装置を高い製造歩留まりで提供し得る半導体装置の製造方法を提供することにある。
【解決手段】側壁にサイドウォール絶縁膜が形成されたゲート配線２０を形成する工程と、第１の応力膜３８を形成する工程と、第１の応力膜上にエッチングストッパ膜４０を形成する工程と、エッチングストッパ膜をエッチングし、第１の応力膜のうちのサイドウォール絶縁膜を覆う部分上にエッチングストッパ膜を選択的に残存させる工程と、第２の領域４を露出する第１のマスクを用いて第２の領域内の第１の応力膜をエッチングする工程と、第２の応力膜４２を形成する工程と、第１の領域２を露出する第２のマスクを用いて第１の領域内の第２の応力膜をエッチングする工程と、第１の領域と第２の領域との境界部におけるゲート配線に達するコンタクトホール４６ａを形成する工程とを有している。 （もっと読む）

【課題】 半導体装置のビアホールにおける残渣物の残留を抑制することができ、かつ、半導体装置のデバイス特性不良、信頼性不良等を抑制することができる、半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、ＧａＮ系半導体層（１１）が設けられたＳｉＣ基板（１０）の第１主面の反対側の第２主面上にＣｕあるいはＣｕ合金からなり部分的に開口を有するエッチングマスク（５０）を形成する工程と、エッチングマスク（５０）を利用したドライエッチングを実施し、底部の厚さ方向にＧａＮ系半導体層（１１）が残存したビアホールを形成する第１エッチング工程と、第１エッチング工程の後にエッチングマスク（５０）を除去する除去工程と、除去工程の後に残存したＧａＮ系半導体層（１１）に対してドライエッチングを実施する第２エッチング工程と、を含む。 （もっと読む）

【課題】半導体素子との接続信頼性の向上が可能な突起電極を有する素子搭載用基板を提供する。
【解決手段】素子搭載用基板２０は、絶縁樹脂層３２と、絶縁樹脂層３２の一方の主表面Ｓ１に設けられた配線層３４、その配線層３４と電気的に接続され、配線層３４から絶縁樹脂層３２側に突出している突起電極３６とを備える。この突起電極３６に半導体素子５０が電気的に接続されて半導体モジュール１０が形成される。突起電極３６の頂部面には凹部が設けられている。この凹部は突起電極３６の側面に設けられた開放口と連通している。 （もっと読む）

【課題】高い実装信頼性が得られる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、半導体構造部１３、１４と、半導体構造部の主面側に設けられた配線層１６、１７と、配線層における半導体構造部が設けられた面の反対側の面に設けられ、配線層と電気的に接続された電極パッド２１、２２と、電極パッド２１、２２に対して各々が互いに離間して接合された複数の金属ピラー３１と、複数の金属ピラー３１の先端部に共通に設けられた外部端子４１とを備え、個々の金属ピラー３１の径が外部端子４１の径よりも小さい。 （もっと読む）

【課題】多くのマスク数を必要とせずに、電極材料やＭＩＭスタック層数の制限が少なくすることのできるスタック型ＭＩＭキャパシタおよびその製造方法を提供する。
【解決手段】
スタック型ＭＩＭキャパシタ１０のＭＩＭ電極１３Ａ，１３Ｂには、ＭＩＭ電極１３Ａの層の表面に小空孔１５と大空孔１６の２種類の空孔が、表面上において２次元に形成される。さらに、半導体基板１１上に形成された保護膜１２上に、異なる形状を持つＭＩＭ電極１３Ａ，１３Ｂを交互に重ね、誘電体膜１４を挟んでスタック型ＭＩＭ構造を形成する。 （もっと読む）

【課題】漏れ電流の大きいキャパシタを電気的に切断することができるキャパシタ・モジュールを含む半導体構造、これを製造する方法、およびこれを動作させる方法を提供する。
【解決手段】モジュール化したキャパシタ・アレイは複数のキャパシタ・モジュールを含む。各キャパシタ・モジュールは、キャパシタと、このキャパシタを電気的に切断するように構成されたスイッチング・デバイスと、を含む。スイッチング・デバイスは、キャパシタの漏れのレベルを検出するように構成された検知ユニットを含み、漏れ電流が所定のレベルを超えるとスイッチング・デバイスがキャパシタを電気的に切断するようになっている。各キャパシタ・モジュールは、単一のキャパシタ・プレート、２つのキャパシタ・プレート、または３つ以上のキャパシタ・プレートを含むことができる。漏れセンサおよびスイッチング・デバイスを用いて、漏れを生じたキャパシタ・アレイのキャパシタ・モジュールを電気的に切断し、これによってキャパシタ・アレイを過剰な電気的漏洩から保護する。 （もっと読む）

【課題】不均一な結晶相の形成を抑制してオーミック接触を実現する電極コンタクト構造を提供する。
【解決手段】電極コンタクト構造は、エピタキシャル層１００と、エピタキシャル層１００上に形成されたコンタクトメタル電極１２０と、コンタクトホールを有する層間絶縁膜１４０と、コンタクトメタル電極１２０上に形成され、コンタクトメタル電極の結晶配向性と整合する結晶配向性を有する拡散障壁層２００と、拡散障壁層２００上に形成されたＡｌ配線１６０を有する。電極コンタクト構造は、自己走査型発光素子アレイのカソード電極やゲート電極の構造として用いられる。 （もっと読む）

【課題】より効率良く光学装置を製造できる光学装置の製造方法を提供すること。
【解決手段】 複数の光学素子１を備える光学素子シート６を、配線パターン３が形成された基板シート７に接合する工程と、上記接合する工程の後に、光学素子シート６を切断することにより、複数の光学素子１どうしを分離する工程と、上記接合する工程の後に、基板シート７を切断することにより、光学素子１と接合している配線基板を形成する工程と、を備える。 （もっと読む）

【課題】オーミック接触を実現する電極コンタクト構造を提供する。
【解決手段】電極コンタクト構造は、エピタキシャル層１００と、エピタキシャル層１００上に形成されたコンタクトメタル電極１２０と、コンタクトホールを有する層間絶縁膜１４０と、コンタクトメタル電極１２０上に形成された第１のＡｌ配線１６０と、第１のＡｌ配線１６０上に形成された拡散障壁層１８０と、拡散障壁層１８０上に形成された第２のＡｌ配線２００を有する。電極コンタクト構造は、自己走査型発光素子アレイのカソード電極やゲート電極の構造として用いられる。 （もっと読む）

【課題】信頼性の高い回路基板を低コストで供給する。
【解決手段】開口部１０１を介してチップ取り出し電極２を含む基板１の一部表面が露出するようメタルマスク１００を基板１に被せ、イオンプレーティング法により金属導体を形成した後、メタルマスク１００を剥離することによって、基板１の一部表面に形成された金属導体からなる配線層２１を形成する。これにより、フォトリソグラフィー法を用いることなく、基板上に配線層２１を直接形成することができるため、生産性が高く低コストな回路基板を提供することが可能となる。 （もっと読む）