【目的】プロービング試験での導電パッド下に配置された金属配線上の絶縁膜のクラック発生を抑制することが可能な半導体装置を提供することを目的とする。
【構成】本発明の一態様の半導体装置は、導電パッドと、前記導電パッド上に配置され、前記導電パッドの一部が露出するように開口領域が形成された第１の絶縁膜と、前記導電パッドの下方に配置された第２の絶縁膜と、銅（Ｃｕ）を用いた配線を有し、前記第２の絶縁膜を介して前記導電パッドの下方に配置され、前記開口領域と重なる領域での最上層における前記配線の最大配線幅ｗ（ｎｍ）と前記配線の被覆率Ｒ（％）とがある条件を満たすように配置された少なくとも１層の配線層と、を備えたことを特徴とする。 （もっと読む）

【課題】高信頼性の貫通電極を有する半導体基板と半導体基板の製造方法を提供することを目的とする。
【解決手段】第１絶縁層（２）を介して第１配線層（３）が形成され、貫通孔（４）の内周に第２配線層（５）を形成し、貫通孔（４）は、第１の開口部（４ａ）と、第１の開口部（４ａ）よりも開口面積が小さい第２の開口部（４ｂ）で形成され、第２の開口部（４ｂ）に第３配線層（１０３ａ）を形成するとともに、第３配線層（１０３ａ）を第１の開口部（４ａ）よりも先に形成することを特徴とする。 （もっと読む）

【課題】 信号線の形成位置に関わらず、信号線とＭＩＭ構造のキャパシタ１１との間で発生する寄生容量が抑制できるようにする。
【解決手段】 ＭＩＭ構造のキャパシタ１１と、絶縁膜１２ａ，１２ｂを介してＭＩＭ構造のキャパシタ１１を挟む、少なくとも一対の遮蔽部１３ａ，１３ｂとを備える。 （もっと読む）

【課題】フォトリソグラフィー法及びエッチング法を用いることなく導電層間を接続することができる半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、基板上に第１導電層と層間絶縁膜と第２導電層とを順に積層形成する導電層工程と、前記第２導電層の表面から物理的加工を施すことで、前記第２導電層と前記層間絶縁膜とを貫通して前記第１導電層に達する凹部を形成するコンタクトホール形成工程と、を有することを特徴とする。 （もっと読む）

電子部品間に電気を伝えるための配線を製造するために、基板上に導電線を堆積させる。基板上にパターン形成された金属層が形成され、次いで低熱伝導率を有する材料の層が、パターン形成された金属層及び基板上に被覆される。低熱伝導率を有する材料の層を通るビアが形成されることによって、パターン化された金属層の一部が露出される。次いで、導電性インクの膜が低熱伝導率を有する材料の層上及びビア内に被覆されることによって、パターン化された金属層の前記部分が被覆され、その後焼結される。パターン化された金属層の部分に被覆された導電性インクの膜は、低熱伝導率を有する材料の層上に被覆された導電性インクの膜ほど、焼結由来のエネルギーを吸収しない。低熱伝導率を有する材料の層は、ポリイミドなどのポリマーであり得る。
（もっと読む）

【課題】小型化及び利得等の高周波性能の向上を図ることができる半導体装置として、実用的な高周波増幅器を実現する。
【解決手段】トランジスタ１０１の入力端に配線層１０３がコプレーナ線路で接続されており、配線層１０３には、開放端を有する配線層１０４が二つの方向に分岐されて終端され、配線層１０３上の位置から、高周波信号が入出力される。 （もっと読む）

【課題】コンタクトホールの加工時において配線のダメージを受けにくく、信頼性の低下を抑制できる構造の接続部を有する半導体装置を提供すること。
【解決手段】接続部１は、第１導電層２と第２導電層４とが、その交差個所に設けられたコンタクトホール５を介して接続されたものである。矩形状のコンタクトホール５は第２導電層４の幅方向の略中央に配置されている。そして、コンタクトホール５のパターンを囲むように矩形状の半導体層３が設けられている。半導体層３は、コンタクトホール５の底部において第１導電層２上に形成されている。この半導体層３は、第１導電層２とのエッチング選択比が高く、第１導電層２に対するエッチング効率が充分に高いものである。 （もっと読む）

【課題】Ｃｕダマシン多層配線構造におけるセミ・グローバル配線の形成方法において、ダマシン配線構造を形成する際、ドライ・エッチングによりビア底のエッチ・ストップ絶縁膜を除去した後、ビア底表面上のカーボン系堆積物等を抑制する為に、窒素プラズマ処理を行うことが一般的である。その後、連続放電によって窒素プラズマ除電を行ってウエハ搬送するシーケンスを実行すると、ビア・チェーン終端部にて、ある閾値以上の長さを有するパッド引き出し配線に接続された終端部のビア底で、Ｃｕえぐれが発生ことが、本願発明者らの検討によって明らかとなった。
【解決手段】本願発明は、ダマシン・セミ・グローバル配線等のビア・ホール形成工程において、ビア底エッチ・ストップ膜に対するドライ・エッチング処理後、同処理室内で行われる窒素プラズマ処理に引き続いて、アルゴン・プラズマによる除電処理を実行するものである。 （もっと読む）

【課題】貫通ビアを有する半導体装置において、微細化・高集積化・低コスト化を図りつつ、貫通ビアに起因する寄生容量の低減と、基板材料と貫通ビア材料との熱膨張係数の違いに起因する応力ミスマッチの緩和とをそれぞれ可能として信頼性を向上させる。
【解決手段】半導体基板５を貫通するようにビアホール２１を形成する。ビアホール２１内に絶縁性のビア被覆材料７ａを埋め込む。ビアホール２１の内壁を覆う部分のビア被覆材料７ａをビア被覆膜７ｃとして残してビア被覆材料７ａを除去する。ビア被覆膜７ｃが残存するビアホール２１内に導電膜１０を埋め込むことにより貫通ビア２２を形成する。 （もっと読む）

【課題】表面性状が良好でかつ高品質のＣＶＤ−Ｃｕ膜を下地に対して高い密着性をもって成膜することができるＣｕ膜の成膜方法を提供すること。
【解決手段】チャンバー１内にウエハＷを収容し、チャンバー１内にカルボン酸第１銅錯体、例えばＣＨ_３ＣＯＯＣｕとこれを還元する還元剤とを気相状態で導入して、ウエハＷ上にＣＶＤ法によりＣｕ膜を成膜する。 （もっと読む）

【課題】導電プラグの酸化を抑止し、コンタクト抵抗の安定化された信頼性の高い半導体装置を実現する。
【解決手段】下部電極１０１と上部電極１０３とで強誘電体膜１０２を挟持してなる強誘電体キャパシタ構造１００と、導電プラグ１１０との間に、酸化しても導電性を有する導電材料（例えば金属）からなる導電層１１２を形成し、ここでは、導電プラグ１１０の下地膜を導電層１１２（Ａｇ，Ｎｉ，Ｃｕ，Ｚｎ，Ｉｎ，Ｓｎ，Ｉｒ，Ｒｕ，Ｒｈ，Ｐｄ，Ｏｓから選ばれた少なくとも１種を材料として形成される。）とする。 （もっと読む）

【課題】近年、半導体集積回路装置の製造プロセスにおいて、窒化シリコン膜等が有する応力に起因する歪を利用したキャリア移動度向上技術が活用されている。これに伴って、ウエハの表側における複雑なデバイス構造上の窒化シリコン膜を高選択で除去するため、熱燐酸によるバッチ方式ウエット処理が必須となっている。これによって、ウエハの裏面の窒化シリコン膜も除去され、一群の歪付与工程の後のプロセスにおいては、ウエハの裏側の表面はポリ・シリコン部材ということとなる。しかし、一般的なウエハの裏面等の洗浄に使用する方法は、裏面が窒化シリコン膜等であることを前提とするものであり、その特性の異なるポリ・シリコン主体の裏面を有するウエハでは洗浄の効果が十分といえない恐れがある。
【解決手段】リソグラフィ工程の前に、ＦＰＭ処理の後ＳＰＭ処理を実行する２工程を含むウエハ裏面に対するウエット洗浄処理を実行する。 （もっと読む）

【課題】フリップチップ実装構造の半導体装置では、半導体基板（半導体チップ）裏面に抵抗を低減するための厚い金属層が設けられる。しかし、半導体チップの薄化が進むと、厚い金属層との応力の差により、半導体基板に反りが発生し、歩留まりが悪化する原因となっていた。
【解決手段】第１主面に動作領域が設けられ、第２主面に金属層が設けられる半導体基板（半導体チップ）の、少なくとも動作領域と一部重畳する第２主面側の半導体基板に凹部を設ける。これにより周辺部において第１の厚みを有し、凹部において第１の厚みより薄化された第２の厚みを有する半導体チップとする。周辺部が第１の厚みを有するため、第２主面側に厚い金属層を形成しても、半導体チップの反りを防止できる。 （もっと読む）

【課題】 柱状電極上に半田バンプが形成された半導体装置において、柱状電極の平面サイズが異なっても、同一径の半田ボールを用いて、全ての半田バンプの高さを均一にする。
【解決手段】 柱状電極１０ａ、１０ｂ、１０ｃ、１０ｄは、縦方向の長さが同じで縦方向に直交する横方向の長さが異なる平面方形状であって、縦方向に同一ピッチで配置されている。そして、柱状電極１０ａ、１０ｂ、１０ｃ、１０ｄの上面に同一径の半田ボール２５を柱状電極１０ａ、１０ｂ、１０ｃ、１０ｄの平面サイズに応じて３個、６個、８個、９個搭載する。次に、リフロー処理を行うと、それぞれ複数個の半田ボール２５が溶融して互いに融合することにより、柱状電極１０ａ、１０ｂ、１０ｃ、１０ｄの上面に半田バンプが均一な高さとなるように形成される。 （もっと読む）

【目的】従来よりも比抵抗の低いＷ膜のプラグ或いは配線が得られる半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程（Ｓ１０４）と、前記絶縁膜に開口部を形成する工程（Ｓ１０６）と、前記開口部の少なくとも底面に、ルテニウム（Ｒｕ）膜を形成する工程（Ｓ１１２）と、前記Ｒｕ膜が形成された前記開口部内に、水素（Ｈ_２）還元による化学気相成長（ＣＶＤ）法によりタングステン（Ｗ）膜を埋め込む工程（Ｓ１１４）と、を備えたことを特徴とする。 （もっと読む）

【課題】酸化物半導体層を用い、電気特性の優れた薄膜トランジスタを備えた半導体装置を提供することを課題の一つとする。
【解決手段】チャネル形成領域にＳｉＯｘを含む酸化物半導体層を用い、電気抵抗値の低い金属材料からなるソース電極層及びドレイン電極層とのコンタクト抵抗を低減するため、ソース電極層及びドレイン電極層と上記ＳｉＯｘを含む酸化物半導体層との間にソース領域またはドレイン領域を設ける。ソース領域またはドレイン領域は、ＳｉＯｘを含まない酸化物半導体層または酸窒化物膜を用いる。 （もっと読む）

【課題】平滑で高品質のＣＶＤ−Ｃｕ膜を成膜することができるＣｕ膜の成膜方法を提供すること。
【解決手段】チャンバー内にウエハを搬入し、安定化させた後、ウエハを加熱しつつチャンバー内にＣｕ錯体からなる成膜原料を気相状態で導入してウエハ上にＣＶＤ法によりＣｕ膜を成膜し、成膜後、チャンバー内をパージして残留ガスを除去し、その後、チャンバーから基板を搬出するＣｕ膜の成膜方法を実施するにあたり、パージの際に、ウエハへの入熱をＣｕ膜成膜の際よりも低下させる。 （もっと読む）

【課題】平滑で高品質のＣＶＤ−Ｃｕ膜を成膜することができるＣｕ膜の成膜方法を提供する。
【解決手段】ウエハＷ上の絶縁膜にビアホールとトレンチを形成し、この上にバリア層としてＣＶＤ−Ｒｕ膜を成膜する。チャンバー１内にウエハＷを収容し、チャンバー１内に１価Ｃｕβジケトン錯体であるＣｕ（ｈｆａｃ）ＴＭＶＳと、これを還元するアンモニア、還元性Ｓｉ化合物、カルボン酸などの還元剤とを気相状態で導入して、ウエハＷ上にＣＶＤ法によりＣｕ膜を成膜する。 （もっと読む）

【課題】平滑で高品質のＣＶＤ−Ｃｕ膜を下地に対して高い密着性をもって成膜することができるＣｕ膜の成膜方法を提供すること。
【解決手段】チャンバー１内にＣＶＤ−Ｒｕ膜を有するウエハＷを収容し、チャンバー１内に、成膜中に発生する副生成物であるＣｕ（ｈｆａｃ）_２の蒸気圧がその蒸気圧よりも低いＣｕ錯体であるＣｕ（ｈｆａｃ）ＴＭＶＳからなる成膜原料を気相状態で導入して、ウエハＷに形成されたＣＶＤ−Ｒｕ膜上にＣＶＤ−Ｃｕ膜を成膜するにあたり、チャンバー１内の圧力をＣＶＤ−Ｒｕ膜表面に吸着したＣｕ（ｈｆａｃ）_２の脱離および拡散が進行する圧力に制御する。 （もっと読む）

【課題】半導体デバイスに対する多様な要求に対し、柔軟に対応することができる半導体デバイスを提供する。
【解決手段】基板（２）と、ゲート絶縁膜（６）を介して基板（２）の上に設けられるゲート電極（３）と、ゲート電極（３）に隣接して配置されるサイドウォール（５）とを具備する半導体装置（１）を構成する。ゲート電極（３）は、引き出し電極部分（３−２）と実効ゲート電極部分（３−１）とを備えることが好ましい。また、引き出し電極部分（３−２）は、第１方向に沿って延伸する素子分離（９）の上に形成され、第１方向に沿った第１側面（１６）（１７）を有する部分とする。実効ゲート電極部分（３−１）は、素子分離（９）で分離される領域の上に形成され、第１側面（１６）（１７）を含む面に交差する面に沿った第２側面を有する部分とする。サイドウォール（５）は、第１側面（１６）（１７）を覆うことなく第２側面を覆うものとする。 （もっと読む）