半導体装置
【課題】小型化及び利得等の高周波性能の向上を図ることができる半導体装置として、実用的な高周波増幅器を実現する。
【解決手段】トランジスタ１０１の入力端に配線層１０３がコプレーナ線路で接続されており、配線層１０３には、開放端を有する配線層１０４が二つの方向に分岐されて終端され、配線層１０３上の位置から、高周波信号が入出力される。
【解決手段】トランジスタ１０１の入力端に配線層１０３がコプレーナ線路で接続されており、配線層１０３には、開放端を有する配線層１０４が二つの方向に分岐されて終端され、配線層１０３上の位置から、高周波信号が入出力される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波帯及びミリ波帯において用いられる半導体装置に関し、特に高周波増幅器に関する。
【背景技術】
【０００２】
マイクロ波帯及びミリ波帯において用いられる増幅器は、使用周波数帯における基本トランジスタの入出力インピーダンスを基にトランジスタの入出力に整合回路を設けて、５０Ω整合となるように構成される。
【０００３】
通常、トランジスタ及びその整合回路を含めた受動回路は、半導体基板を含めた誘電体基板の上に一体化して形成され、マイクロ波モノリシック集積回路（Microwave Monolithic IC：ＭＭＩＣ）と呼ばれる。
【０００４】
ＭＭＩＣは、トランジスタの形成後、受動回路を形成する工程を経て作製され、作成の完了後、ＭＭＩＣとしての直流及び高周波特性を把握できることになる。特性不良の場合には再度、作製工程を行う必要があり、時間及びその他費用の浪費によるコストが高くなる。そのため、ＭＭＩＣの作製工程の途中の段階において高周波特性を把握しておき、ＭＭＩＣの仕様、例えば、所望の使用周波数帯及び利得等を満たすＭＭＩＣを作製することが求められる。
【０００５】
ＭＭＩＣは、携帯電話等の通信機器への実装搭載を前提としてパッケージングされる。一般には、作製工程の後、ＭＭＩＣチップの表面にはパッドが形成されており、該パッドとパッケージのリードとがボンディング用ワイヤを用いて電気的に接続される。ワイヤの代りにバンプを介してフリップチップ実装が行われることもある。パッケージの形態として、樹脂モールドパッケージ及びセラミックパッケージがある。
【０００６】
ＭＭＩＣの作製工程の途中の段階において高周波特性を把握する手法は、非特許文献１及び特許文献１に提示されている。
【０００７】
非特許文献１は、トランジスタの入出力に接続されるコプレーナ線路の実効的な長さを高周波プローブの接触位置により変えることにより、トランジスタに対する入出力インピーダンスを可変にできることを提示している。
【０００８】
図８は、特許文献１の図３を示している。２本のコプレーナ線路の長さを２つのプローブを用いてそれぞれの接触位置を調整することにより、整合回路のインピーダンスの位置を変化させている。このように開放端スタブ及び短絡端スタブの長さを独立に変化させるために、２次元的にインピーダンスを調整することができる。
【非特許文献１】Bruce C. Schmukler,「Coplanar On-Wafer Matching Structures Tunable by RF-probe Position」IEEE MTT-S Digest, p.1481, 1994
【特許文献１】特開平１０−２０９７２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、従来の半導体装置では、ＭＭＩＣの作製工程の途中の段階において高周波特性を把握することができるが、セットに搭載して使用できるパッケージングが可能な形態となっておらず、実用的な半導体装置としての高周波増幅器ではない。さらに、開放端スタブ及び短絡端スタブの長さを独立に変化させる構成であるために、２次元的な面積利用効率が上がらず、小型化の妨げとなるという問題がある。
【００１０】
本発明は、前記従来の問題に鑑み、その目的は、半導体装置として小型化が可能であり、利得等の高周波性能を向上可能で且つ実用的な高周波増幅器を得られるようにすることにある。
【課題を解決するための手段】
【００１１】
上記の目的を達成するために、本発明に係る半導体装置は、下記に示す特徴を備える。
【００１２】
本発明に係る第１の半導体装置は、トランジスタの入力端に第一のコプレーナ線路が接続され、第一のコプレーナ線路には、開放端又は短絡端を有するコプレーナ線路を分岐されて終端されており、トランジスタの入力端への高周波信号は、第一のコプレーナ線路上への電気的接続手段を適用して入力されていることを特徴とする。
【００１３】
本発明に係る第１の半導体装置によると、小型化及び利得等の高周波性能の向上を図ることができ、実用的な高周波増幅器を得ることができる。
【００１４】
本発明に係る第２の半導体装置は、トランジスタの出力端に第一のコプレーナ線路が接続され、第一のコプレーナ線路には、開放端又は短絡端を有するコプレーナ線路が分岐されて終端されており、トランジスタの出力端からの高周波信号は、第一のコプレーナ線路上への電気的接続手段を適用して出力されていることを特徴とする。
【００１５】
本発明に係る第２の半導体装置によると、小型化及び利得等の高周波性能の向上を図ることができ、実用的な高周波増幅器を得ることができる。
【００１６】
本発明の第１の半導体装置及び第２の半導体装置において、第一のコプレーナ線路上への電気的接続手段は、第一のコプレーナ線路上に形成される誘電体層を介したスルーホール又はバンプであることが好ましい。
【００１７】
このようにすると、半導体装置として、小型化及び利得等の高周波性能の向上を図ることができ、実用的な高周波増幅器を得ることができる。
【発明の効果】
【００１８】
本発明に係る半導体装置によると、小型化及び利得等の高周波性能の向上を図ることができ、実用的な高周波増幅器を得ることができる。
【発明を実施するための最良の形態】
【００１９】
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置について、図面を参照しながら説明する。
【００２０】
図１（ａ）は、本発明の第１の実施形態に係る半導体装置の平面図であり、図１（ｂ）は、図１（ａ）に示す破線Ａ−Ａ’における断面図である。
【００２１】
図１（ａ）及び（ｂ）に示すように、トランジスタ１０１はシリコン基板の半導体基板１０２上に形成された窒化ガリウム（ＧａＮ）系のヘテロ接合トランジスタであり、単位フィンガー長７５μｍのフィンガーが６本からなり総ゲート幅４５０μｍである。
【００２２】
トランジスタ１０１の入力端に配線層１０３がコプレーナ線路で接続されており、配線層１０３には、開放端を有する配線層１０４が二つの方向に分岐されて終端されている。配線層１０３及び配線層１０４は蒸着金属又は金メッキ等により形成される。配線層１０４が形成されたマイクロ波モノシリック集積回路（ＭＭＩＣ）作製工程の途中において、高周波プローブ（グランド（Ｇｒｏｕｎｄ）−信号（Ｓｉｇｎａｌ）−グランド（Ｇｒｏｕｎｄ）型：ＧＳＧ型）を配線層１０３とその両隣の接地面１０５とに接触させてＳパラメータ測定を行い、入力インピーダンスを求めることにより、システムインピーダンス５０Ωにできる限り近い位置を決定する。
【００２３】
図２（ａ）は半導体装置の平面図であり、上記高周波プローブのグランド、信号の針先の配線層１０４及び接地面１０５への接触位置（プロービング位置（１）１３０、プロービング位置（２）１３１及びプロービング位置（３）１３２の三つの位置）を示している。図２（ｂ）のグラフは、スミスチャートであり、トランジスタの入力反射係数（Ｓ１１）について、三つのプロービングの位置及び、トランジスタ１３３に配線層１０４及び接地面１０５が追加作製されていない状態（トランジスタ１３３）でのインピーダンスの２６．５ＧＨｚ〜４０ＧＨｚにおける周波数依存性を示している。ここではスミスチャートの中心をインピーダンス５０Ωで定義する。（１）、（２）及び（３）は上記プロービング位置に相当するデータであり、（４）はトランジスタ１３３のデータを示す。マーカー（○）は２６．５ＧＨｚでの位置である。（４）に対して、（１）では、インピーダンスが外側にずれてしまいスミスチャートの中心の５０Ωから離れてしまうのに対して、（２）、（３）の順番にスミスチャートの中心の５０Ωに近づいていることがわかる。（３）がプリマッチング回路パターンとして有効である。これが、プリマッチング回路パターン、すなわちプリマッチングインピーダンス変成部１０６のパターンが果たす役割である。トランジスタの出力反射係数（Ｓ２２）に対しても同様の機能を有するプリマッチング回路パターンを構成し、同様の効果が得られる。ミリ波等の周波数帯において用いられるトランジスタの入出力のインピーダンスは５０Ωに比べて低い。５０Ω整合するためには、インピーダンス変成度が大きい整合回路を接続する必要があり、これによる高周波損失が大きくなる。トランジスタの入出力端子にできるだけ近い位置で上記のようにプリマッチングしておくことは、整合回路よる高周波損失を低減できる効果がある。インピーダンス変成度が大きいということは、変成前の基準となるインピーダンスと変成後のインピーダンスとの比率が１に比べて大きい又は小さい場合を意味する。
【００２４】
上記のプリマッチングの段階で５０Ωからずれているインピーダンスは、以下の作製工程を経ることにより補正され、最終的に５０Ω整合されることになる。
【００２５】
配線層１０３の上で決定された位置に、スルーホール１０７が窒化シリコン、酸化シリコン又はベンゾシクロブテン（ＢＣＢ）等の誘電体層１０８を介して形成されている。配線層１０３、スルーホール１０７及び誘電体層１０８は多層で形成されていてもよい。
【００２６】
誘電体層１０８の上には、インピーダンス補正するための受動回路用配線層１０９が形成される。さらに、受動回路用配線層１０９の上に誘電体層１１０が形成され、誘電体層１１０を介して形成されたスルーホール１１１の上に入力信号用パッド１１２が形成されている。入力信号用パッド１１２の上には、バンプ１１３が高さ２０ミクロン程度で金メッキにより形成されている。
【００２７】
誘電体層１１０の上には、接地面１１４が形成されており、接地面１１４の上にはバンプ１１３が高さ２０ミクロン程度で金メッキにより形成されている。
【００２８】
上記の入力部と同様の処理工程は、トランジスタの出力部にも適用され、入力信号用パッド１１２の代わりに出力信号用パッド１１８が形成されている。
【００２９】
図３（ａ）は、本発明の第１の実施形態に係る半導体装置の平面図であり、図３（ｂ）は、図３（ａ）に示す破線Ｂ−Ｂ’における断面図である。
【００３０】
図３（ａ）及び（ｂ）に示すように、接地面１０５の上には、誘電体層１０８が形成され、誘電体層１０８を介して形成されたスルーホール１１５の上に接地面１１６が形成されている。スルーホール１１５は、配線層１０３の上で決定された位置の他に形成されていてもよい。接地強化面において効果がある。
【００３１】
さらに、接地面１１６の上には、誘電体層１１０が形成され、誘電体層１１０を介して形成されたスルーホール１１７の上に接地面１１４が形成されている。接地面１１４の上にはバンプ１１３が高さ２０ミクロン程度で金メッキにより形成されている。
【００３２】
配線層１０４の上には、スルーホール１０７を介して、受動回路用配線層１０９が接続されている。上記では、配線層１０４は開放端としているが、このように上層の配線層と接続されて、整合回路のインピーダンス調整として利用することもできる。
【００３３】
上記では、トランジスタ１０１はシリコン基板上に形成されているが、サファイア又は炭化シリコン（ＳｉＣ）等の基板上であってもよい。
【００３４】
このような半導体チップ１１９は、バンプ１１３を介して、樹脂モールドパッケージ又はセラミックパッケージに実装されたり、セットの実装基板へフリップチップボンディングされて実用化される。
【００３５】
このような構成により、小型化及び利得等の高周波性能の向上を図ることができ、実用的な高周波増幅器を得ることができる。
【００３６】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置について、図面を参照しながら説明する。
【００３７】
図４（ａ）は、本発明の第２の実施形態に半導体装置の平面図であり、図４（ｂ）は、図４（ａ）に示す破線Ａ−Ａ’における断面図である。図５（ａ）は、本発明の第２の実施形態に半導体装置の平面図であり、図５（ｂ）は、図５（ａ）に示す破線Ｂ−Ｂ’における断面図である。図４及び図５において、図１及び図３と同じ符号は同一部分を指している。
【００３８】
図４（ａ）及び（ｂ）に示すように、配線層１０３の上で決定された位置に、バンプ１２０が高さ２０ミクロン程度で金メッキにより形成され、誘電体層１０８でバンプ１２０の周囲が覆われている。バンプ１２０の上には、インピーダンス補正をするための受動回路用配線層１０９が形成されている。このような半導体チップ１２１は、以下のような実装用の基板上に実装される。
【００３９】
実装用の誘電体基板１２２の半導体チップ１２１が実装される面には受動回路用配線層１０９の位置に合わせてスルーホール１２３が形成され、導体層が設けられている。誘電体基板１２２の上の半導体チップ１２１が実装される面と反対面には、スルーホール１２３の上に入力信号用パッド１２４が形成されている。
【００４０】
上記の入力部と同様の処理工程は、トランジスタの出力部にも適用され、入力信号用パッド１２４の代わりに出力信号用パッド１２５が形成されている。
【００４１】
配線層１０４の上には、バンプ１３４を介して、受動回路用配線層１０９を接続することにより、整合回路のインピーダンス調整として利用することもできる（図中に記されていない）。さらに受動回路用配線層１０９の位置に合わせてスルーホール１２３が形成され、導体層が設けられており、誘電体基板１２２の上の半導体チップ１２１が実装される面と反対面には、スルーホール１２３の上に入力信号用パッド１２４が形成される構成をとることもできる。配線層１０４は開放端としているが、このように上層の配線層と接続することにより、整合回路のインピーダンス調整として利用することもできる。
【００４２】
図５（ａ）及び（ｂ）に示すように、接地面１２６の上には、バンプ１２０が高さ２０ミクロン程度で金メッキにより形成され、誘電体層１０８によりバンプ１２０の周囲が覆われている。バンプ１２０は配線層１０３の上で決定された位置の他に形成されていてもよい。接地強化面において効果がある。
【００４３】
誘電体層１０８及びバンプ１２０の上には、接地面１２７が形成されている。実装用の誘電体基板１２２の半導体チップ１２１が実装される面には接地面１２７の位置に合わせてスルーホール１２３が形成され、導体層が設けられている。誘電体基板１２２の上の半導体チップ１２１が実装される面と反対面には、スルーホール１２３の上に接地面１２８が形成されている。
【００４４】
誘電体層１０８及びバンプ１２０の上に形成された受動回路用配線層１０９に相当するパターンは、誘電体基板１２２の上に形成され、インピーダンス整合のために用いてもよい。配線層１０４の上には、バンプ１２０を介して、受動回路用配線層１０９が接続されている。上記では、配線層１０４は開放端としているが、このように上層の配線層と接続されて、整合回路のインピーダンス調整として利用することもできる。このような半導体チップ１２１は、セットの実装基板へ搭載可能な形態として実用化できる。
【００４５】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置について、図面を参照しながら説明する。
【００４６】
図６（ａ）は、本発明の第３の実施形態における半導体装置の平面図であり、図６（ｂ）は、図６（ａ）に示す破線Ａ−Ａ’における断面図を示している。基本的な構成は図１及び図３と同じであり、配線層１０４の一方の開放端側にキャパシタ１２９を形成し、キャパシタ１２９の一方の端子を接地面１０５に接続することにより、短絡端として機能することができる。その他の構成に関しては、上記第１の実施形態及び第２の実施形態の内容を適用することにより本発明の効果を得ることができる。
【００４７】
（第４の実施形態）
以下、本発明の第４の実施形態に係る半導体装置について、図面を参照しながら説明する。
【００４８】
図７（ａ）は、本発明の第４の実施形態に係る半導体装置の平面図であり、図７（ｂ）は、図７（ａ）に示す破線Ａ−Ａ’における断面図を示している。基本的な構成は図４及び図５と同じであり、配線層１０４の一方の開放端側にキャパシタ１２９を形成し、キャパシタ１２９の一方の端子を接地面１０５に接続することにより、短絡端として機能することができる。その他の構成に関しては、上記第１の実施形態及び第２の実施形態の内容を適用することにより本発明の効果を得ることができる。
【産業上の利用可能性】
【００４９】
本発明は、小型化及び高い高周波性能を有する高周波増幅器として利用することができる。
【図面の簡単な説明】
【００５０】
【図１】（ａ）は本発明の第１の実施形態に係る半導体装置の平面図である。（ｂ）は（ａ）に示す破線Ａ−Ａ’における断面図である。
【図２】（ａ）は半導体装置の平面図である。（ｂ）はトランジスタの入力反射係数（Ｓ１１）の周波数依存性を示すスミスチャートである。
【図３】（ａ）は本発明の第１の実施形態に係る半導体装置の平面図である。（ｂ）は（ａ）に示す破線Ｂ−Ｂ’における断面図である。
【図４】（ａ）は本発明の第２の実施形態に係る半導体装置の平面図である。（ｂ）は（ａ）に示す破線Ａ−Ａ’における断面図である。
【図５】（ａ）は本発明の第２の実施形態に係る半導体装置の平面図である。（ｂ）は（ａ）に示す破線Ｂ−Ｂ’における断面図である。
【図６】（ａ）は本発明の第３の実施形態に係る半導体装置の平面図である。（ｂ）は（ａ）に示す破線Ａ−Ａ’における断面図である。
【図７】（ａ）は本発明の第４の実施形態に係る半導体装置の平面図である。（ｂ）は（ａ）に示す破線Ａ−Ａ’における断面図である。
【図８】従来の半導体装置の平面図である。
【符号の説明】
【００５１】
１０１ トランジスタ
１０２ 半導体基板
１０３ 配線層
１０４ 配線層
１０５ 接地面
１０６ プリマッチングインピーダンス変成部
１０７ スルーホール
１０８ 誘電体層
１０９ 受動回路用配線層
１１０ 誘電体層
１１１ スルーホール
１１２ 入力信号用パッド
１１３ バンプ
１１４ 接地面
１１５ スルーホール
１１６ 接地面
１１７ スルーホール
１１８ 出力信号用パッド
１１９ 半導体チップ
１２０ バンプ
１２１ 半導体チップ
１２２ 誘電体基板
１２３ スルーホール
１２４ 入力信号用パッド
１２５ 出力信号用パッド
１２６ 接地面
１２７ 接地面
１２８ 接地面
１２９ キャパシタ
１３０ プロービング位置（１）
１３１ プロービング位置（２）
１３２ プロービング位置（３）
１３３ トランジスタ
１３４ バンプ
【技術分野】
【０００１】
本発明は、マイクロ波帯及びミリ波帯において用いられる半導体装置に関し、特に高周波増幅器に関する。
【背景技術】
【０００２】
マイクロ波帯及びミリ波帯において用いられる増幅器は、使用周波数帯における基本トランジスタの入出力インピーダンスを基にトランジスタの入出力に整合回路を設けて、５０Ω整合となるように構成される。
【０００３】
通常、トランジスタ及びその整合回路を含めた受動回路は、半導体基板を含めた誘電体基板の上に一体化して形成され、マイクロ波モノリシック集積回路（Microwave Monolithic IC：ＭＭＩＣ）と呼ばれる。
【０００４】
ＭＭＩＣは、トランジスタの形成後、受動回路を形成する工程を経て作製され、作成の完了後、ＭＭＩＣとしての直流及び高周波特性を把握できることになる。特性不良の場合には再度、作製工程を行う必要があり、時間及びその他費用の浪費によるコストが高くなる。そのため、ＭＭＩＣの作製工程の途中の段階において高周波特性を把握しておき、ＭＭＩＣの仕様、例えば、所望の使用周波数帯及び利得等を満たすＭＭＩＣを作製することが求められる。
【０００５】
ＭＭＩＣは、携帯電話等の通信機器への実装搭載を前提としてパッケージングされる。一般には、作製工程の後、ＭＭＩＣチップの表面にはパッドが形成されており、該パッドとパッケージのリードとがボンディング用ワイヤを用いて電気的に接続される。ワイヤの代りにバンプを介してフリップチップ実装が行われることもある。パッケージの形態として、樹脂モールドパッケージ及びセラミックパッケージがある。
【０００６】
ＭＭＩＣの作製工程の途中の段階において高周波特性を把握する手法は、非特許文献１及び特許文献１に提示されている。
【０００７】
非特許文献１は、トランジスタの入出力に接続されるコプレーナ線路の実効的な長さを高周波プローブの接触位置により変えることにより、トランジスタに対する入出力インピーダンスを可変にできることを提示している。
【０００８】
図８は、特許文献１の図３を示している。２本のコプレーナ線路の長さを２つのプローブを用いてそれぞれの接触位置を調整することにより、整合回路のインピーダンスの位置を変化させている。このように開放端スタブ及び短絡端スタブの長さを独立に変化させるために、２次元的にインピーダンスを調整することができる。
【非特許文献１】Bruce C. Schmukler,「Coplanar On-Wafer Matching Structures Tunable by RF-probe Position」IEEE MTT-S Digest, p.1481, 1994
【特許文献１】特開平１０−２０９７２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、従来の半導体装置では、ＭＭＩＣの作製工程の途中の段階において高周波特性を把握することができるが、セットに搭載して使用できるパッケージングが可能な形態となっておらず、実用的な半導体装置としての高周波増幅器ではない。さらに、開放端スタブ及び短絡端スタブの長さを独立に変化させる構成であるために、２次元的な面積利用効率が上がらず、小型化の妨げとなるという問題がある。
【００１０】
本発明は、前記従来の問題に鑑み、その目的は、半導体装置として小型化が可能であり、利得等の高周波性能を向上可能で且つ実用的な高周波増幅器を得られるようにすることにある。
【課題を解決するための手段】
【００１１】
上記の目的を達成するために、本発明に係る半導体装置は、下記に示す特徴を備える。
【００１２】
本発明に係る第１の半導体装置は、トランジスタの入力端に第一のコプレーナ線路が接続され、第一のコプレーナ線路には、開放端又は短絡端を有するコプレーナ線路を分岐されて終端されており、トランジスタの入力端への高周波信号は、第一のコプレーナ線路上への電気的接続手段を適用して入力されていることを特徴とする。
【００１３】
本発明に係る第１の半導体装置によると、小型化及び利得等の高周波性能の向上を図ることができ、実用的な高周波増幅器を得ることができる。
【００１４】
本発明に係る第２の半導体装置は、トランジスタの出力端に第一のコプレーナ線路が接続され、第一のコプレーナ線路には、開放端又は短絡端を有するコプレーナ線路が分岐されて終端されており、トランジスタの出力端からの高周波信号は、第一のコプレーナ線路上への電気的接続手段を適用して出力されていることを特徴とする。
【００１５】
本発明に係る第２の半導体装置によると、小型化及び利得等の高周波性能の向上を図ることができ、実用的な高周波増幅器を得ることができる。
【００１６】
本発明の第１の半導体装置及び第２の半導体装置において、第一のコプレーナ線路上への電気的接続手段は、第一のコプレーナ線路上に形成される誘電体層を介したスルーホール又はバンプであることが好ましい。
【００１７】
このようにすると、半導体装置として、小型化及び利得等の高周波性能の向上を図ることができ、実用的な高周波増幅器を得ることができる。
【発明の効果】
【００１８】
本発明に係る半導体装置によると、小型化及び利得等の高周波性能の向上を図ることができ、実用的な高周波増幅器を得ることができる。
【発明を実施するための最良の形態】
【００１９】
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置について、図面を参照しながら説明する。
【００２０】
図１（ａ）は、本発明の第１の実施形態に係る半導体装置の平面図であり、図１（ｂ）は、図１（ａ）に示す破線Ａ−Ａ’における断面図である。
【００２１】
図１（ａ）及び（ｂ）に示すように、トランジスタ１０１はシリコン基板の半導体基板１０２上に形成された窒化ガリウム（ＧａＮ）系のヘテロ接合トランジスタであり、単位フィンガー長７５μｍのフィンガーが６本からなり総ゲート幅４５０μｍである。
【００２２】
トランジスタ１０１の入力端に配線層１０３がコプレーナ線路で接続されており、配線層１０３には、開放端を有する配線層１０４が二つの方向に分岐されて終端されている。配線層１０３及び配線層１０４は蒸着金属又は金メッキ等により形成される。配線層１０４が形成されたマイクロ波モノシリック集積回路（ＭＭＩＣ）作製工程の途中において、高周波プローブ（グランド（Ｇｒｏｕｎｄ）−信号（Ｓｉｇｎａｌ）−グランド（Ｇｒｏｕｎｄ）型：ＧＳＧ型）を配線層１０３とその両隣の接地面１０５とに接触させてＳパラメータ測定を行い、入力インピーダンスを求めることにより、システムインピーダンス５０Ωにできる限り近い位置を決定する。
【００２３】
図２（ａ）は半導体装置の平面図であり、上記高周波プローブのグランド、信号の針先の配線層１０４及び接地面１０５への接触位置（プロービング位置（１）１３０、プロービング位置（２）１３１及びプロービング位置（３）１３２の三つの位置）を示している。図２（ｂ）のグラフは、スミスチャートであり、トランジスタの入力反射係数（Ｓ１１）について、三つのプロービングの位置及び、トランジスタ１３３に配線層１０４及び接地面１０５が追加作製されていない状態（トランジスタ１３３）でのインピーダンスの２６．５ＧＨｚ〜４０ＧＨｚにおける周波数依存性を示している。ここではスミスチャートの中心をインピーダンス５０Ωで定義する。（１）、（２）及び（３）は上記プロービング位置に相当するデータであり、（４）はトランジスタ１３３のデータを示す。マーカー（○）は２６．５ＧＨｚでの位置である。（４）に対して、（１）では、インピーダンスが外側にずれてしまいスミスチャートの中心の５０Ωから離れてしまうのに対して、（２）、（３）の順番にスミスチャートの中心の５０Ωに近づいていることがわかる。（３）がプリマッチング回路パターンとして有効である。これが、プリマッチング回路パターン、すなわちプリマッチングインピーダンス変成部１０６のパターンが果たす役割である。トランジスタの出力反射係数（Ｓ２２）に対しても同様の機能を有するプリマッチング回路パターンを構成し、同様の効果が得られる。ミリ波等の周波数帯において用いられるトランジスタの入出力のインピーダンスは５０Ωに比べて低い。５０Ω整合するためには、インピーダンス変成度が大きい整合回路を接続する必要があり、これによる高周波損失が大きくなる。トランジスタの入出力端子にできるだけ近い位置で上記のようにプリマッチングしておくことは、整合回路よる高周波損失を低減できる効果がある。インピーダンス変成度が大きいということは、変成前の基準となるインピーダンスと変成後のインピーダンスとの比率が１に比べて大きい又は小さい場合を意味する。
【００２４】
上記のプリマッチングの段階で５０Ωからずれているインピーダンスは、以下の作製工程を経ることにより補正され、最終的に５０Ω整合されることになる。
【００２５】
配線層１０３の上で決定された位置に、スルーホール１０７が窒化シリコン、酸化シリコン又はベンゾシクロブテン（ＢＣＢ）等の誘電体層１０８を介して形成されている。配線層１０３、スルーホール１０７及び誘電体層１０８は多層で形成されていてもよい。
【００２６】
誘電体層１０８の上には、インピーダンス補正するための受動回路用配線層１０９が形成される。さらに、受動回路用配線層１０９の上に誘電体層１１０が形成され、誘電体層１１０を介して形成されたスルーホール１１１の上に入力信号用パッド１１２が形成されている。入力信号用パッド１１２の上には、バンプ１１３が高さ２０ミクロン程度で金メッキにより形成されている。
【００２７】
誘電体層１１０の上には、接地面１１４が形成されており、接地面１１４の上にはバンプ１１３が高さ２０ミクロン程度で金メッキにより形成されている。
【００２８】
上記の入力部と同様の処理工程は、トランジスタの出力部にも適用され、入力信号用パッド１１２の代わりに出力信号用パッド１１８が形成されている。
【００２９】
図３（ａ）は、本発明の第１の実施形態に係る半導体装置の平面図であり、図３（ｂ）は、図３（ａ）に示す破線Ｂ−Ｂ’における断面図である。
【００３０】
図３（ａ）及び（ｂ）に示すように、接地面１０５の上には、誘電体層１０８が形成され、誘電体層１０８を介して形成されたスルーホール１１５の上に接地面１１６が形成されている。スルーホール１１５は、配線層１０３の上で決定された位置の他に形成されていてもよい。接地強化面において効果がある。
【００３１】
さらに、接地面１１６の上には、誘電体層１１０が形成され、誘電体層１１０を介して形成されたスルーホール１１７の上に接地面１１４が形成されている。接地面１１４の上にはバンプ１１３が高さ２０ミクロン程度で金メッキにより形成されている。
【００３２】
配線層１０４の上には、スルーホール１０７を介して、受動回路用配線層１０９が接続されている。上記では、配線層１０４は開放端としているが、このように上層の配線層と接続されて、整合回路のインピーダンス調整として利用することもできる。
【００３３】
上記では、トランジスタ１０１はシリコン基板上に形成されているが、サファイア又は炭化シリコン（ＳｉＣ）等の基板上であってもよい。
【００３４】
このような半導体チップ１１９は、バンプ１１３を介して、樹脂モールドパッケージ又はセラミックパッケージに実装されたり、セットの実装基板へフリップチップボンディングされて実用化される。
【００３５】
このような構成により、小型化及び利得等の高周波性能の向上を図ることができ、実用的な高周波増幅器を得ることができる。
【００３６】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置について、図面を参照しながら説明する。
【００３７】
図４（ａ）は、本発明の第２の実施形態に半導体装置の平面図であり、図４（ｂ）は、図４（ａ）に示す破線Ａ−Ａ’における断面図である。図５（ａ）は、本発明の第２の実施形態に半導体装置の平面図であり、図５（ｂ）は、図５（ａ）に示す破線Ｂ−Ｂ’における断面図である。図４及び図５において、図１及び図３と同じ符号は同一部分を指している。
【００３８】
図４（ａ）及び（ｂ）に示すように、配線層１０３の上で決定された位置に、バンプ１２０が高さ２０ミクロン程度で金メッキにより形成され、誘電体層１０８でバンプ１２０の周囲が覆われている。バンプ１２０の上には、インピーダンス補正をするための受動回路用配線層１０９が形成されている。このような半導体チップ１２１は、以下のような実装用の基板上に実装される。
【００３９】
実装用の誘電体基板１２２の半導体チップ１２１が実装される面には受動回路用配線層１０９の位置に合わせてスルーホール１２３が形成され、導体層が設けられている。誘電体基板１２２の上の半導体チップ１２１が実装される面と反対面には、スルーホール１２３の上に入力信号用パッド１２４が形成されている。
【００４０】
上記の入力部と同様の処理工程は、トランジスタの出力部にも適用され、入力信号用パッド１２４の代わりに出力信号用パッド１２５が形成されている。
【００４１】
配線層１０４の上には、バンプ１３４を介して、受動回路用配線層１０９を接続することにより、整合回路のインピーダンス調整として利用することもできる（図中に記されていない）。さらに受動回路用配線層１０９の位置に合わせてスルーホール１２３が形成され、導体層が設けられており、誘電体基板１２２の上の半導体チップ１２１が実装される面と反対面には、スルーホール１２３の上に入力信号用パッド１２４が形成される構成をとることもできる。配線層１０４は開放端としているが、このように上層の配線層と接続することにより、整合回路のインピーダンス調整として利用することもできる。
【００４２】
図５（ａ）及び（ｂ）に示すように、接地面１２６の上には、バンプ１２０が高さ２０ミクロン程度で金メッキにより形成され、誘電体層１０８によりバンプ１２０の周囲が覆われている。バンプ１２０は配線層１０３の上で決定された位置の他に形成されていてもよい。接地強化面において効果がある。
【００４３】
誘電体層１０８及びバンプ１２０の上には、接地面１２７が形成されている。実装用の誘電体基板１２２の半導体チップ１２１が実装される面には接地面１２７の位置に合わせてスルーホール１２３が形成され、導体層が設けられている。誘電体基板１２２の上の半導体チップ１２１が実装される面と反対面には、スルーホール１２３の上に接地面１２８が形成されている。
【００４４】
誘電体層１０８及びバンプ１２０の上に形成された受動回路用配線層１０９に相当するパターンは、誘電体基板１２２の上に形成され、インピーダンス整合のために用いてもよい。配線層１０４の上には、バンプ１２０を介して、受動回路用配線層１０９が接続されている。上記では、配線層１０４は開放端としているが、このように上層の配線層と接続されて、整合回路のインピーダンス調整として利用することもできる。このような半導体チップ１２１は、セットの実装基板へ搭載可能な形態として実用化できる。
【００４５】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置について、図面を参照しながら説明する。
【００４６】
図６（ａ）は、本発明の第３の実施形態における半導体装置の平面図であり、図６（ｂ）は、図６（ａ）に示す破線Ａ−Ａ’における断面図を示している。基本的な構成は図１及び図３と同じであり、配線層１０４の一方の開放端側にキャパシタ１２９を形成し、キャパシタ１２９の一方の端子を接地面１０５に接続することにより、短絡端として機能することができる。その他の構成に関しては、上記第１の実施形態及び第２の実施形態の内容を適用することにより本発明の効果を得ることができる。
【００４７】
（第４の実施形態）
以下、本発明の第４の実施形態に係る半導体装置について、図面を参照しながら説明する。
【００４８】
図７（ａ）は、本発明の第４の実施形態に係る半導体装置の平面図であり、図７（ｂ）は、図７（ａ）に示す破線Ａ−Ａ’における断面図を示している。基本的な構成は図４及び図５と同じであり、配線層１０４の一方の開放端側にキャパシタ１２９を形成し、キャパシタ１２９の一方の端子を接地面１０５に接続することにより、短絡端として機能することができる。その他の構成に関しては、上記第１の実施形態及び第２の実施形態の内容を適用することにより本発明の効果を得ることができる。
【産業上の利用可能性】
【００４９】
本発明は、小型化及び高い高周波性能を有する高周波増幅器として利用することができる。
【図面の簡単な説明】
【００５０】
【図１】（ａ）は本発明の第１の実施形態に係る半導体装置の平面図である。（ｂ）は（ａ）に示す破線Ａ−Ａ’における断面図である。
【図２】（ａ）は半導体装置の平面図である。（ｂ）はトランジスタの入力反射係数（Ｓ１１）の周波数依存性を示すスミスチャートである。
【図３】（ａ）は本発明の第１の実施形態に係る半導体装置の平面図である。（ｂ）は（ａ）に示す破線Ｂ−Ｂ’における断面図である。
【図４】（ａ）は本発明の第２の実施形態に係る半導体装置の平面図である。（ｂ）は（ａ）に示す破線Ａ−Ａ’における断面図である。
【図５】（ａ）は本発明の第２の実施形態に係る半導体装置の平面図である。（ｂ）は（ａ）に示す破線Ｂ−Ｂ’における断面図である。
【図６】（ａ）は本発明の第３の実施形態に係る半導体装置の平面図である。（ｂ）は（ａ）に示す破線Ａ−Ａ’における断面図である。
【図７】（ａ）は本発明の第４の実施形態に係る半導体装置の平面図である。（ｂ）は（ａ）に示す破線Ａ−Ａ’における断面図である。
【図８】従来の半導体装置の平面図である。
【符号の説明】
【００５１】
１０１ トランジスタ
１０２ 半導体基板
１０３ 配線層
１０４ 配線層
１０５ 接地面
１０６ プリマッチングインピーダンス変成部
１０７ スルーホール
１０８ 誘電体層
１０９ 受動回路用配線層
１１０ 誘電体層
１１１ スルーホール
１１２ 入力信号用パッド
１１３ バンプ
１１４ 接地面
１１５ スルーホール
１１６ 接地面
１１７ スルーホール
１１８ 出力信号用パッド
１１９ 半導体チップ
１２０ バンプ
１２１ 半導体チップ
１２２ 誘電体基板
１２３ スルーホール
１２４ 入力信号用パッド
１２５ 出力信号用パッド
１２６ 接地面
１２７ 接地面
１２８ 接地面
１２９ キャパシタ
１３０ プロービング位置（１）
１３１ プロービング位置（２）
１３２ プロービング位置（３）
１３３ トランジスタ
１３４ バンプ
【特許請求の範囲】
【請求項１】
トランジスタの入力端に第一のコプレーナ線路が接続され、
前記第一のコプレーナ線路には、開放端又は短絡端を有するコプレーナ線路が分岐されて終端されており、
前記トランジスタの入力端への高周波信号は、前記第一のコプレーナ線路上への電気的接続手段を適用して入力されていることを特徴とする半導体装置。
【請求項２】
トランジスタの出力端に第一のコプレーナ線路が接続され、
前記第一のコプレーナ線路には、開放端又は短絡端を有するコプレーナ線路が分岐されて終端されており、
前記トランジスタの出力端からの高周波信号は、前記第一のコプレーナ線路上への電気的接続手段を適用して出力されていることを特徴とする半導体装置。
【請求項３】
前記第一のコプレーナ線路上への電気的接続手段は、前記第一のコプレーナ線路上に形成される誘電体層を介したスルーホール又はバンプであることを特徴とする請求項１又は２に記載の半導体装置。
【請求項１】
トランジスタの入力端に第一のコプレーナ線路が接続され、
前記第一のコプレーナ線路には、開放端又は短絡端を有するコプレーナ線路が分岐されて終端されており、
前記トランジスタの入力端への高周波信号は、前記第一のコプレーナ線路上への電気的接続手段を適用して入力されていることを特徴とする半導体装置。
【請求項２】
トランジスタの出力端に第一のコプレーナ線路が接続され、
前記第一のコプレーナ線路には、開放端又は短絡端を有するコプレーナ線路が分岐されて終端されており、
前記トランジスタの出力端からの高周波信号は、前記第一のコプレーナ線路上への電気的接続手段を適用して出力されていることを特徴とする半導体装置。
【請求項３】
前記第一のコプレーナ線路上への電気的接続手段は、前記第一のコプレーナ線路上に形成される誘電体層を介したスルーホール又はバンプであることを特徴とする請求項１又は２に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１０−２１９６５３（Ｐ２０１０−２１９６５３Ａ）
【公開日】平成２２年９月３０日（２０１０．９．３０）
【国際特許分類】
【出願番号】特願２００９−６１３８３（Ｐ２００９−６１３８３）
【出願日】平成２１年３月１３日（２００９．３．１３）
【国等の委託研究の成果に係る記載事項】（出願人による申告）国等の委託研究の成果に係る特許出願（平成２０年度、総務省、「電波資源拡大のための研究開発」委託研究、産業技術力強化法第１９条の適用を受ける特許出願）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２２年９月３０日（２０１０．９．３０）
【国際特許分類】
【出願日】平成２１年３月１３日（２００９．３．１３）
【国等の委託研究の成果に係る記載事項】（出願人による申告）国等の委託研究の成果に係る特許出願（平成２０年度、総務省、「電波資源拡大のための研究開発」委託研究、産業技術力強化法第１９条の適用を受ける特許出願）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]