半導体装置
【課題】 貫通穴の開口寸法が小さく小型化や微細化を容易にでき、貫通穴全体の金属層形成速度を向上する事が容易で、金属層形成工程に要する時間を短縮する事が容易な貫通穴形状を構成した半導体装置を提供することを目的とする。
【解決手段】 基板の表面と裏面とを接続する貫通穴内に金属層を設けた半導体装置において、貫通穴側壁に表面と裏面とを結ぶ向きに複数の突起を設けた事を特徴とする。
【解決手段】 基板の表面と裏面とを接続する貫通穴内に金属層を設けた半導体装置において、貫通穴側壁に表面と裏面とを結ぶ向きに複数の突起を設けた事を特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、半導体基板を貫通する貫通穴内に金属層を施した貫通電極を形成した半導体装置の貫通電極構造に関するものである。
【背景技術】
【０００２】
近年、半導体装置における貫通電極は、半導体メモリ、撮像素子、センサー、発光素子等に形成され使用されるようになっている。さらに、複数の半導体チップを積層した半導体パッケージや、マイクロマシーンに用いる集積回路基板、インクジェットヘッドの本体への接続など、さまざまな分野で応用展開が試みられている。
【０００３】
このような半導体装置は、例えば半導体基板に貫通穴を設け、この貫通穴内に金属層を埋め込んだり、側壁に沿って金属層を配置したりして、半導体基板の表面と裏面との導通を可能にしている。このような貫通穴内への金属層の形成方法としては、シード層を貫通穴側壁へ形成した後、めっき法を用いて形成することが知られている。このめっき法による金属層形成工程に要する時間は他の工程に比べて非常に長いものとなっている。この形成時間はアスペクト（縦／横）比が大きくなると更に多くの時間を要する。
【０００４】
また、半導体装置の小型化や配線幅及び配線間隔の微細化により、貫通電極に利用できる面積が狭くなり、貫通穴の開口寸法を狭めるようになっている。更に、構造体を搭載している半導体装置では、熱変形や強度等の観点から半導体基板の厚みを薄くする事が困難となる。これらの結果から、貫通電極のアスペクト比が大きくなりめっき法による金属層形成工程に要する時間が増大し生産性の低減を招いてしまう。
【０００５】
これに対し、特許文献１には、半導体基板の裏面から開口部がすり鉢状の貫通穴を形成した後、絶縁膜を形成し、その後、貫通穴の底面のコンタクト部となる部分の絶縁膜を除去し、シード層をスパッタする。その後、Ａｕメッキとパッド部のパターンニングによりコンタクト電極を形成する事が提案されている。
【０００６】
また、特許文献２には、開口部の内部を銅で埋め込む際にシアニン染料、例えばインドリウム化合物、を添加した電気銅めっき液を用いることによって、開口部内の底部に優先的に銅をめっきする事が提案されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−０５３１４９号公報
【特許文献２】特開２００２−１５５３９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記従来技術では以下のような欠点があった。
特許文献１によると、裏面開口部がすり鉢状であるため、貫通穴の開口寸法を広くなってしまう。これにより、貫通電極に利用する面積が多くなり、半導体装置の小型化や配線幅及び配線間隔の微細化が困難になる。
【０００９】
また、特許文献２によると、添加材により金属層形成速度を貫通穴の底部で促進させたり、貫通穴の開口部で抑制させたりするもので、貫通穴全体の金属層形成速度を向上する事は困難である。
【００１０】
本出願に係る発明の目的は、貫通穴全体の金属層形成速度を向上させ、金属層形成工程に要する時間を短縮する事が可能となる貫通穴形状を有する半導体装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本出願に係る半導体装置は、半導体基板を貫通する貫通穴内に金属層を設け、前記半導体基板の基板の表面と裏面とを電気的に接続する半導体装置において、前記貫通穴の内壁に、前記基板の表面と垂直な方向に延在する複数の突起を有することを特徴とする。
【発明の効果】
【００１２】
上記のように構成された本発明の半導体装置によれば、突起の先端に電界集中が起こり金属層を厚く成膜できる。これにより、貫通穴の底部に電流を多く供給することができ、金属層形成工程に要する時間を短縮することが可能である。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態に係る半導体装置の断面を示す模式図
【図２】本発明の実施の形態に係る半導体基板を裏面から見た貫通穴形状を示す模式図
【図３】本発明の実施の形態に係る半導体装置の製造方法の一実施例を示す断面模式図
【図４】本発明の実施の形態に係る半導体基板の貫通電極形状を示す模式図
【図５】本発明の実施の形態に係る半導体装置の断面を示す模式図
【図６】本発明の実施の形態に係る半導体基板を裏面から見た貫通穴形状を示す模式図
【図７】本発明の実施の形態に係る半導体装置の製造方法の一実施例を示す断面模式図
【発明を実施するための形態】
【００１４】
次に本発明に係る半導体装置を実施するための一実施形態を、本発明の実施の形態に係る半導体装置の断面を示す模式図を使って順に説明する。
【００１５】
図１は、本発明の実施の形態に係る半導体装置の断面を示す模式図である。
【００１６】
半導体基板１の表面には、熱酸化膜２と配線層３とが設けられており、この配線層３と半導体素子（不図示）はパッシベーション膜４により保護されている。この半導体基板１には、貫通穴５が設けられ、その貫通穴５の内壁には、半導体基板１の表面と垂直な方向に延在する複数の突起６が形成されている。つまり、前記半導体基板の表面と平行な方向に切断した前記貫通穴５の断面形状は先端部２１の角度αが鋭角である突起６を有する。そして、この貫通穴５には配線層３が露出するように熱酸化膜２を除いてある。この貫通穴５の側壁と半導体基板１の裏面との上には絶縁層７が設けられており、この絶縁層７と露出された配線層３との上には金属層８が設けられた構成となっており、前記半導体基板の基板の表面と裏面とを接続する。貫通穴の開口部とは半導体基板の裏面側のことを称し、貫通穴の底面とは、配線層が設けられた貫通穴の底部のことをいう。
【００１７】
ここで、パッシベーション膜４は窒化珪素および酸化珪素を積層した構成や、窒化珪素または酸化珪素の単層の膜を用いる事ができる。また、その他、半導体で用いるパッシベーション膜として知られるものを用いる事が出来る。
【００１８】
また、絶縁層７としては無機材料や有機材料を用いる事ができ、例えば無機材料では窒化珪素および酸化珪素等を用いる事が出来る。また、有機材料ではパリレン、ポリイミド、ポリ尿素等を用いる事が挙げられるが、絶縁性が良好な材料であればこれらに限定されるものではない。この絶縁層７は熱酸化膜２及び配線層３の露出した部分を被覆する事により、金属層８から半導体基板１への電気のリークをより良く抑える事が出来る。
【００１９】
また、金属層８はめっき法により形成する事が好ましく、金、銀、銅、ニッケル、パラジウム、白金等の材料が好適である。この金属層８をめっき法にて形成する時、配線層３がめっき液により腐食したり、金属層８と配線層３とが合金化する場合は、金属層８と配線層３と間にバリア層を設ける事が好ましい。
【００２０】
この突起６は、金属層８が電気めっき法により形成される時、突起６の先端に電界集中が起こり金属層８を厚く成膜できる。これにより、貫通穴５の底部に電流を多く供給することができ、金属層形成工程に要する時間を短縮できる。
【００２１】
図２は本発明の実施の形態に係る半導体装置を裏面から見た貫通穴形状を示す模式図である。
【００２２】
円形の貫通穴５の内側に複数の突起６が均等間隔に配置されており、突起６は貫通穴５の開口部の形状が貫通穴５の底部まで垂直に維持された構成となっている。
【００２３】
貫通穴５の形状としては円形又は多角形とした形状が好ましいが、突起６の形状を保つことができればこれに限定されるものではない。また、貫通穴５に設けられた先端部の突起６の角度αは５度以上６０度以下が好ましく、より好ましくは３０度以下である。このため、突起６の角度αが６０度以上では電界集中の効果が低く、金属層８を形成する工程の時間を短縮する事が困難となり、生産性向上が期待できない。また５度以下の角度では突起の強度が不足し、突起の形状を保つことが難しい。
【００２４】
また、突起の根元部分の円弧９は突起６が貫通穴５と接触している部分であり、突起６の隣同士の間隔は、突起の根元部分の円弧９の長さより長い事が好ましい。突起の根元部分の円弧９の長さより突起６の隣同士の間隔が短いと突起と突起の間に金属層が形成しづらく、貫通穴５全体に渡り金属層８を形成できず、断線や抵抗値のバラツキが生じる。
【００２５】
図３は本発明の実施の形態に係る半導体装置の製造方法の一実施例を示す断面模式図である。
【００２６】
図３（ａ）は、半導体基板１の裏面に無機膜層１０とレジスト層１１を順次形成している。また、半導体基板１の表面には、熱酸化膜２と配線層３と半導体素子（不図示）が設けられており、この配線層３と半導体素子はパッシベーション膜４により保護されている。
【００２７】
無機膜層１０の材質としては、例えば無機酸化膜、無機窒化膜、金属膜等が挙げられ、特に二酸化珪素が好ましい。また、無機膜層１０は貫通穴５を形成するためのマスク層として半導体基板１のエッチング速度に対する無機膜層１０のエッチング速度が充分遅い材質ならば限定されるものではない。
【００２８】
無機膜層１０の形成方法としては、物理気相成長法（ＰＶＤ）、化学気相成長法（ＣＶＤ）、ゾルゲル法、無電解めっき法等を用いる事ができる。
【００２９】
レジスト層１１は、フォトリソグラフィー法によるパターニングが可能な感光性レジストが好ましく、フォトマスクの種類によりポジ型、ネガ型を適宜選択する事ができる。
【００３０】
図３（ｂ）は、先端部の角度が鋭角の突起６を有する貫通穴５をエッチングするための開口部を設けたレジストマスク層１１ａを形成している。
【００３１】
図３（ｃ）は、突起６を有する貫通穴５をエッチングするための開口部を設けた無機マスク層１０ａを形成した後にレジストマスク層１１ａを除去している。
【００３２】
無機マスク層１０ａの形成方法としては、ドライエッチング法、ウエットエッチング法を用いる事ができ、レジストマスク層１１ａの下に生じるオーバーエッチングを最小限に抑える方法としては、ドライエッチング法を用いた異方性エッチングが好適である。
【００３３】
レジストマスク層１１ａの除去方法としては、有機溶剤系剥離液を用いて溶解する方法や、酸素を用いてプラズマ中で灰化処理する方法や、紫外線（ＵＶ）／オゾン雰囲気中にて灰化処理する方法等を用いる事ができる。
【００３４】
図３（ｄ）は、突起６を有する貫通穴５を形成した後に無機マスク層１０ａを除去している。
【００３５】
突起６を有する貫通穴５をエッチングする方法としては、誘導結合型プラズマ（ＩＣＰ）を用いてボッシュ（ＢＯＳＣＨ）プロセスで形成する事が好ましい。このプロセスは、六フッ化硫黄（ＳＦ６）等のエッチング性ガスとオクタフルオロシクロブタン（Ｃ４Ｆ８）等の堆積性ガスを交互に切り替えて加工するもので、垂直形状を有するビアホールを形成するのに好適である。
【００３６】
また、容量結合型プラズマ（ＣＣＰ）を用いて六フッ化硫黄（ＳＦ６）と酸素（Ｏ２）の混合ガスで半導体基板１を除去する事も可能である。
【００３７】
次に、不図示であるが、絶縁層７を形成し、その後、貫通穴５の底面のコンタクト部となる部分の絶縁層７を除去し、シード層をスパッタする。その後、金属層８をメッキ法により成膜し、半導体装置を完成させる。
【００３８】
図４は本発明の実施の形態に係る半導体基板を前記半導体基板の表面と平行な方向に切断した貫通電極の断面を示す模式図である。
【００３９】
半導体基板１に設けられた突起６を有する貫通穴５の内壁に略均一な層厚みとした絶縁層７が内接して形成されており、突起６の先端付近で層厚みを増加した金属層８が絶縁層７に内接して形成されている。
【００４０】
ここで、金属層８が突起６の先端付近で層厚みを増加した事により、金属層８を電解めっき法により形成するためのシード層の抵抗値が高い場合でも、貫通穴５の底部に電流を多く供給する事ができる。このため、貫通穴全体の金属層形成速度を向上する事が容易となり、金属層形成工程に要する時間を短縮する事が容易となる。
【００４１】
図５は本発明の他の実施の形態に係る半導体装置の半導体基板の表面と垂直な方向に切断した断面を示す模式図である。
【００４２】
半導体基板１の表面には、熱酸化膜２と配線層３とが設けられており、この配線層３と半導体素子（不図示）はパッシベーション膜４により保護されている。この半導体基板１には貫通穴５の開口部付近から貫通穴５の底部に向かって突起高さが高くなる斜め形状をした突起６ａを有する貫通穴５が設けられている。この貫通穴５には配線層３が露出するように熱酸化膜２を除いてある。この貫通穴５の側壁と半導体基板１の裏面との上には絶縁層７が設けられており、この絶縁層７と露出された配線層３との上には金属層８が設けられた構成となっている。
【００４３】
図６は、図５図示の実施の形態に係る半導体基板を裏面から見た貫通穴形状を示す模式図である。
【００４４】
円形の貫通穴５の内側に貫通穴５の開口部付近から貫通穴５の底部に向かって突起高さが高くなる斜め形状をした複数の突起６ａが均等間隔に配置されている。
【００４５】
前記突起６ａの形状を有することにより、電解めっき法により金属層８を形成する時、金属層８の厚みを厚くする事が容易な貫通穴５の開口部付近で厚みを最小限にでき、厚みを厚くする事が困難な貫通穴５の底部付近で厚みを増す事ができる。
【００４６】
図７は、図５図示の実施の形態に係る半導体装置の製造方法の一実施例を示す断面模式図である。
【００４７】
図７（ａ）は、半導体基板１の裏面に突起６形状を備えない開口パターンの無機マスク層１０ａを形成している。半導体基板１の表面には、熱酸化膜２と配線層３とが設けられており、この配線層３と半導体素子（不図示）はパッシベーション膜４により保護されている。
【００４８】
図７（ｂ）は、斜め突起６ａを有する貫通穴５をエッチングするための開口部を設けたレジストマスク層１１ａを無機マスク層１０ａ上に形成している。
【００４９】
無機マスク層１０ａ及びレジストマスク層１１ａの形成方法としては、前記図３（ａ）乃至図３（ｃ）で記載した説明した材料及び方法と同様にして形成する事ができる。
【００５０】
図７（ｃ）は、貫通穴５の開口部付近から貫通穴５の底部に向かって突起高さが高くなる斜め形状をした突起６ａを有する貫通穴５をエッチングしている過程を示し、レジストマスク層１１ａがエッチングにより変形して変形レジストマスク層１１ｂが形成されている。
【００５１】
ここで、変形レジストマスク層１１ｂは貫通穴５をエッチングすると同時にレジストマスク層１１ａの厚みが後退し形成される。更には、無機マスク層１０ａの開口部より大きくなる事により、貫通穴５の開口部付近では突起が小さく、貫通穴５の底部付近で突起が大きい形状が形成できる。
【００５２】
図７（ｄ）は、斜め突起６ａを有する貫通穴５を形成した後に変形レジストマスク層１１ｂ及び無機マスク層１０ａを除去している。
【００５３】
変形レジストマスク層１１ｂの除去方法としては、貫通穴５をエッチングする時にレジストが硬化して有機溶剤系剥離液を用いて溶解する事が困難であれば、酸素を用いてプラズマ中で灰化処理する方法が好ましい。
【００５４】
次に、不図示であるが、絶縁層７を形成し、その後、貫通穴５の底面のコンタクト部となる部分の絶縁層７を除去し、シード層をスパッタする。その後、金属層８をメッキ法により成膜し、半導体装置を完成させる。
【実施例】
【００５５】
以下、本発明の実施例を詳細に説明する。
【００５６】
（実施例１）
シリコン半導体基板上に熱酸化膜並びに半導体素子とアルミニウム−銅合金配線層が窒化珪素のパッシベーション膜で覆われた半導体基板を用いた。
貫通穴の直径は５０μｍで、突起の先端の角度は５０度で、高さは７μｍとし、貫通穴の深さは２００μｍのものを用いた。
この貫通穴内にチタンのバリア層と金のシード層を設けた後に、金めっきにより電流密度を０．１６Ａ／ｄｍ２とし、半導体基板表面厚み５μｍの金属層を形成した。この時、金属層の形成時間は５０分で、電気抵抗値はほぼ良好であった。
上記実施例により、短時間で金属層形成ができ貫通穴の開口寸法が小さい半導体装置が得られた。
【００５７】
（実施例２）
実施例１と同様の半導体基板を用いて、貫通穴の直径は５０μｍで、突起の先端の角度は３０度のものを用いた。
斜め突起の高さは貫通穴開口部で１μｍ貫通穴底部で７μｍで、貫通穴の深さは２００μｍのものを用いた。
この貫通穴内にチタンのバリア層と金のシード層を設けた後に、金めっきにより電流密度を０．２０Ａ／ｄｍ２とし、半導体基板表面厚み５μｍの金属層を形成した。この時、金属層の形成時間は４０分で、電気抵抗値は良好であった。
上記実施例により、貫通穴の底部に於いて短時間で金属層形成ができ貫通穴の開口寸法が小さい半導体装置が得られた。
【００５８】
（比較例１）
実施例１と同じ半導体基板をもちいて、貫通穴の直径は５０μｍで、貫通穴の深さは２００μｍのものを用いた。
貫通穴の直径は５０μｍで、突起の先端の角度は７０度で、高さは７μｍとし、貫通穴の深さは２００μｍのものを用いた。
この貫通穴内にチタンのバリア層と金のシード層を設けた後に、金めっきにより電流密度を０．１６Ａ／ｄｍ２とし、半導体基板表面厚み５μｍの金属層を形成した。この時、金属層の形成時間は５０分で、電気抵抗値は不良であった。
上記比較例により、突起を設けた場合であっても、先端の角度が７０度の時は短時間で電気抵抗値が良好な金属層を有する半導体装置が得られなかった。
【００５９】
（比較例２）
実施例１と同じ半導体基板をもちいて、貫通穴の直径は５０μｍで、貫通穴の深さは２００μｍのものを用い、突起は設けなかった。
この貫通穴内にチタンのバリア層と金のシード層を設けた後に、金めっきにより電流密度を０．０７Ａ／ｄｍ２とし、半導体基板表面厚み５μｍの金属層を形成した。この時、金属層の形成時間は１２０分で、電気抵抗値は良好であった。
上記比較例により、突起を設けずに貫通穴の開口寸法が小さい半導体装置が得られたが、電気抵抗値が良好な金属層を形成するのに長時間を要する。
【００６０】
【表１】
【符号の説明】
【００６１】
１ 半導体基板
２ 熱酸化膜
３ 配線層
４ パッシベーション膜
５ 貫通穴
６ 突起
７ 絶縁層
８ 金属層
【技術分野】
【０００１】
本発明は半導体装置に関し、半導体基板を貫通する貫通穴内に金属層を施した貫通電極を形成した半導体装置の貫通電極構造に関するものである。
【背景技術】
【０００２】
近年、半導体装置における貫通電極は、半導体メモリ、撮像素子、センサー、発光素子等に形成され使用されるようになっている。さらに、複数の半導体チップを積層した半導体パッケージや、マイクロマシーンに用いる集積回路基板、インクジェットヘッドの本体への接続など、さまざまな分野で応用展開が試みられている。
【０００３】
このような半導体装置は、例えば半導体基板に貫通穴を設け、この貫通穴内に金属層を埋め込んだり、側壁に沿って金属層を配置したりして、半導体基板の表面と裏面との導通を可能にしている。このような貫通穴内への金属層の形成方法としては、シード層を貫通穴側壁へ形成した後、めっき法を用いて形成することが知られている。このめっき法による金属層形成工程に要する時間は他の工程に比べて非常に長いものとなっている。この形成時間はアスペクト（縦／横）比が大きくなると更に多くの時間を要する。
【０００４】
また、半導体装置の小型化や配線幅及び配線間隔の微細化により、貫通電極に利用できる面積が狭くなり、貫通穴の開口寸法を狭めるようになっている。更に、構造体を搭載している半導体装置では、熱変形や強度等の観点から半導体基板の厚みを薄くする事が困難となる。これらの結果から、貫通電極のアスペクト比が大きくなりめっき法による金属層形成工程に要する時間が増大し生産性の低減を招いてしまう。
【０００５】
これに対し、特許文献１には、半導体基板の裏面から開口部がすり鉢状の貫通穴を形成した後、絶縁膜を形成し、その後、貫通穴の底面のコンタクト部となる部分の絶縁膜を除去し、シード層をスパッタする。その後、Ａｕメッキとパッド部のパターンニングによりコンタクト電極を形成する事が提案されている。
【０００６】
また、特許文献２には、開口部の内部を銅で埋め込む際にシアニン染料、例えばインドリウム化合物、を添加した電気銅めっき液を用いることによって、開口部内の底部に優先的に銅をめっきする事が提案されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−０５３１４９号公報
【特許文献２】特開２００２−１５５３９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記従来技術では以下のような欠点があった。
特許文献１によると、裏面開口部がすり鉢状であるため、貫通穴の開口寸法を広くなってしまう。これにより、貫通電極に利用する面積が多くなり、半導体装置の小型化や配線幅及び配線間隔の微細化が困難になる。
【０００９】
また、特許文献２によると、添加材により金属層形成速度を貫通穴の底部で促進させたり、貫通穴の開口部で抑制させたりするもので、貫通穴全体の金属層形成速度を向上する事は困難である。
【００１０】
本出願に係る発明の目的は、貫通穴全体の金属層形成速度を向上させ、金属層形成工程に要する時間を短縮する事が可能となる貫通穴形状を有する半導体装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本出願に係る半導体装置は、半導体基板を貫通する貫通穴内に金属層を設け、前記半導体基板の基板の表面と裏面とを電気的に接続する半導体装置において、前記貫通穴の内壁に、前記基板の表面と垂直な方向に延在する複数の突起を有することを特徴とする。
【発明の効果】
【００１２】
上記のように構成された本発明の半導体装置によれば、突起の先端に電界集中が起こり金属層を厚く成膜できる。これにより、貫通穴の底部に電流を多く供給することができ、金属層形成工程に要する時間を短縮することが可能である。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態に係る半導体装置の断面を示す模式図
【図２】本発明の実施の形態に係る半導体基板を裏面から見た貫通穴形状を示す模式図
【図３】本発明の実施の形態に係る半導体装置の製造方法の一実施例を示す断面模式図
【図４】本発明の実施の形態に係る半導体基板の貫通電極形状を示す模式図
【図５】本発明の実施の形態に係る半導体装置の断面を示す模式図
【図６】本発明の実施の形態に係る半導体基板を裏面から見た貫通穴形状を示す模式図
【図７】本発明の実施の形態に係る半導体装置の製造方法の一実施例を示す断面模式図
【発明を実施するための形態】
【００１４】
次に本発明に係る半導体装置を実施するための一実施形態を、本発明の実施の形態に係る半導体装置の断面を示す模式図を使って順に説明する。
【００１５】
図１は、本発明の実施の形態に係る半導体装置の断面を示す模式図である。
【００１６】
半導体基板１の表面には、熱酸化膜２と配線層３とが設けられており、この配線層３と半導体素子（不図示）はパッシベーション膜４により保護されている。この半導体基板１には、貫通穴５が設けられ、その貫通穴５の内壁には、半導体基板１の表面と垂直な方向に延在する複数の突起６が形成されている。つまり、前記半導体基板の表面と平行な方向に切断した前記貫通穴５の断面形状は先端部２１の角度αが鋭角である突起６を有する。そして、この貫通穴５には配線層３が露出するように熱酸化膜２を除いてある。この貫通穴５の側壁と半導体基板１の裏面との上には絶縁層７が設けられており、この絶縁層７と露出された配線層３との上には金属層８が設けられた構成となっており、前記半導体基板の基板の表面と裏面とを接続する。貫通穴の開口部とは半導体基板の裏面側のことを称し、貫通穴の底面とは、配線層が設けられた貫通穴の底部のことをいう。
【００１７】
ここで、パッシベーション膜４は窒化珪素および酸化珪素を積層した構成や、窒化珪素または酸化珪素の単層の膜を用いる事ができる。また、その他、半導体で用いるパッシベーション膜として知られるものを用いる事が出来る。
【００１８】
また、絶縁層７としては無機材料や有機材料を用いる事ができ、例えば無機材料では窒化珪素および酸化珪素等を用いる事が出来る。また、有機材料ではパリレン、ポリイミド、ポリ尿素等を用いる事が挙げられるが、絶縁性が良好な材料であればこれらに限定されるものではない。この絶縁層７は熱酸化膜２及び配線層３の露出した部分を被覆する事により、金属層８から半導体基板１への電気のリークをより良く抑える事が出来る。
【００１９】
また、金属層８はめっき法により形成する事が好ましく、金、銀、銅、ニッケル、パラジウム、白金等の材料が好適である。この金属層８をめっき法にて形成する時、配線層３がめっき液により腐食したり、金属層８と配線層３とが合金化する場合は、金属層８と配線層３と間にバリア層を設ける事が好ましい。
【００２０】
この突起６は、金属層８が電気めっき法により形成される時、突起６の先端に電界集中が起こり金属層８を厚く成膜できる。これにより、貫通穴５の底部に電流を多く供給することができ、金属層形成工程に要する時間を短縮できる。
【００２１】
図２は本発明の実施の形態に係る半導体装置を裏面から見た貫通穴形状を示す模式図である。
【００２２】
円形の貫通穴５の内側に複数の突起６が均等間隔に配置されており、突起６は貫通穴５の開口部の形状が貫通穴５の底部まで垂直に維持された構成となっている。
【００２３】
貫通穴５の形状としては円形又は多角形とした形状が好ましいが、突起６の形状を保つことができればこれに限定されるものではない。また、貫通穴５に設けられた先端部の突起６の角度αは５度以上６０度以下が好ましく、より好ましくは３０度以下である。このため、突起６の角度αが６０度以上では電界集中の効果が低く、金属層８を形成する工程の時間を短縮する事が困難となり、生産性向上が期待できない。また５度以下の角度では突起の強度が不足し、突起の形状を保つことが難しい。
【００２４】
また、突起の根元部分の円弧９は突起６が貫通穴５と接触している部分であり、突起６の隣同士の間隔は、突起の根元部分の円弧９の長さより長い事が好ましい。突起の根元部分の円弧９の長さより突起６の隣同士の間隔が短いと突起と突起の間に金属層が形成しづらく、貫通穴５全体に渡り金属層８を形成できず、断線や抵抗値のバラツキが生じる。
【００２５】
図３は本発明の実施の形態に係る半導体装置の製造方法の一実施例を示す断面模式図である。
【００２６】
図３（ａ）は、半導体基板１の裏面に無機膜層１０とレジスト層１１を順次形成している。また、半導体基板１の表面には、熱酸化膜２と配線層３と半導体素子（不図示）が設けられており、この配線層３と半導体素子はパッシベーション膜４により保護されている。
【００２７】
無機膜層１０の材質としては、例えば無機酸化膜、無機窒化膜、金属膜等が挙げられ、特に二酸化珪素が好ましい。また、無機膜層１０は貫通穴５を形成するためのマスク層として半導体基板１のエッチング速度に対する無機膜層１０のエッチング速度が充分遅い材質ならば限定されるものではない。
【００２８】
無機膜層１０の形成方法としては、物理気相成長法（ＰＶＤ）、化学気相成長法（ＣＶＤ）、ゾルゲル法、無電解めっき法等を用いる事ができる。
【００２９】
レジスト層１１は、フォトリソグラフィー法によるパターニングが可能な感光性レジストが好ましく、フォトマスクの種類によりポジ型、ネガ型を適宜選択する事ができる。
【００３０】
図３（ｂ）は、先端部の角度が鋭角の突起６を有する貫通穴５をエッチングするための開口部を設けたレジストマスク層１１ａを形成している。
【００３１】
図３（ｃ）は、突起６を有する貫通穴５をエッチングするための開口部を設けた無機マスク層１０ａを形成した後にレジストマスク層１１ａを除去している。
【００３２】
無機マスク層１０ａの形成方法としては、ドライエッチング法、ウエットエッチング法を用いる事ができ、レジストマスク層１１ａの下に生じるオーバーエッチングを最小限に抑える方法としては、ドライエッチング法を用いた異方性エッチングが好適である。
【００３３】
レジストマスク層１１ａの除去方法としては、有機溶剤系剥離液を用いて溶解する方法や、酸素を用いてプラズマ中で灰化処理する方法や、紫外線（ＵＶ）／オゾン雰囲気中にて灰化処理する方法等を用いる事ができる。
【００３４】
図３（ｄ）は、突起６を有する貫通穴５を形成した後に無機マスク層１０ａを除去している。
【００３５】
突起６を有する貫通穴５をエッチングする方法としては、誘導結合型プラズマ（ＩＣＰ）を用いてボッシュ（ＢＯＳＣＨ）プロセスで形成する事が好ましい。このプロセスは、六フッ化硫黄（ＳＦ６）等のエッチング性ガスとオクタフルオロシクロブタン（Ｃ４Ｆ８）等の堆積性ガスを交互に切り替えて加工するもので、垂直形状を有するビアホールを形成するのに好適である。
【００３６】
また、容量結合型プラズマ（ＣＣＰ）を用いて六フッ化硫黄（ＳＦ６）と酸素（Ｏ２）の混合ガスで半導体基板１を除去する事も可能である。
【００３７】
次に、不図示であるが、絶縁層７を形成し、その後、貫通穴５の底面のコンタクト部となる部分の絶縁層７を除去し、シード層をスパッタする。その後、金属層８をメッキ法により成膜し、半導体装置を完成させる。
【００３８】
図４は本発明の実施の形態に係る半導体基板を前記半導体基板の表面と平行な方向に切断した貫通電極の断面を示す模式図である。
【００３９】
半導体基板１に設けられた突起６を有する貫通穴５の内壁に略均一な層厚みとした絶縁層７が内接して形成されており、突起６の先端付近で層厚みを増加した金属層８が絶縁層７に内接して形成されている。
【００４０】
ここで、金属層８が突起６の先端付近で層厚みを増加した事により、金属層８を電解めっき法により形成するためのシード層の抵抗値が高い場合でも、貫通穴５の底部に電流を多く供給する事ができる。このため、貫通穴全体の金属層形成速度を向上する事が容易となり、金属層形成工程に要する時間を短縮する事が容易となる。
【００４１】
図５は本発明の他の実施の形態に係る半導体装置の半導体基板の表面と垂直な方向に切断した断面を示す模式図である。
【００４２】
半導体基板１の表面には、熱酸化膜２と配線層３とが設けられており、この配線層３と半導体素子（不図示）はパッシベーション膜４により保護されている。この半導体基板１には貫通穴５の開口部付近から貫通穴５の底部に向かって突起高さが高くなる斜め形状をした突起６ａを有する貫通穴５が設けられている。この貫通穴５には配線層３が露出するように熱酸化膜２を除いてある。この貫通穴５の側壁と半導体基板１の裏面との上には絶縁層７が設けられており、この絶縁層７と露出された配線層３との上には金属層８が設けられた構成となっている。
【００４３】
図６は、図５図示の実施の形態に係る半導体基板を裏面から見た貫通穴形状を示す模式図である。
【００４４】
円形の貫通穴５の内側に貫通穴５の開口部付近から貫通穴５の底部に向かって突起高さが高くなる斜め形状をした複数の突起６ａが均等間隔に配置されている。
【００４５】
前記突起６ａの形状を有することにより、電解めっき法により金属層８を形成する時、金属層８の厚みを厚くする事が容易な貫通穴５の開口部付近で厚みを最小限にでき、厚みを厚くする事が困難な貫通穴５の底部付近で厚みを増す事ができる。
【００４６】
図７は、図５図示の実施の形態に係る半導体装置の製造方法の一実施例を示す断面模式図である。
【００４７】
図７（ａ）は、半導体基板１の裏面に突起６形状を備えない開口パターンの無機マスク層１０ａを形成している。半導体基板１の表面には、熱酸化膜２と配線層３とが設けられており、この配線層３と半導体素子（不図示）はパッシベーション膜４により保護されている。
【００４８】
図７（ｂ）は、斜め突起６ａを有する貫通穴５をエッチングするための開口部を設けたレジストマスク層１１ａを無機マスク層１０ａ上に形成している。
【００４９】
無機マスク層１０ａ及びレジストマスク層１１ａの形成方法としては、前記図３（ａ）乃至図３（ｃ）で記載した説明した材料及び方法と同様にして形成する事ができる。
【００５０】
図７（ｃ）は、貫通穴５の開口部付近から貫通穴５の底部に向かって突起高さが高くなる斜め形状をした突起６ａを有する貫通穴５をエッチングしている過程を示し、レジストマスク層１１ａがエッチングにより変形して変形レジストマスク層１１ｂが形成されている。
【００５１】
ここで、変形レジストマスク層１１ｂは貫通穴５をエッチングすると同時にレジストマスク層１１ａの厚みが後退し形成される。更には、無機マスク層１０ａの開口部より大きくなる事により、貫通穴５の開口部付近では突起が小さく、貫通穴５の底部付近で突起が大きい形状が形成できる。
【００５２】
図７（ｄ）は、斜め突起６ａを有する貫通穴５を形成した後に変形レジストマスク層１１ｂ及び無機マスク層１０ａを除去している。
【００５３】
変形レジストマスク層１１ｂの除去方法としては、貫通穴５をエッチングする時にレジストが硬化して有機溶剤系剥離液を用いて溶解する事が困難であれば、酸素を用いてプラズマ中で灰化処理する方法が好ましい。
【００５４】
次に、不図示であるが、絶縁層７を形成し、その後、貫通穴５の底面のコンタクト部となる部分の絶縁層７を除去し、シード層をスパッタする。その後、金属層８をメッキ法により成膜し、半導体装置を完成させる。
【実施例】
【００５５】
以下、本発明の実施例を詳細に説明する。
【００５６】
（実施例１）
シリコン半導体基板上に熱酸化膜並びに半導体素子とアルミニウム−銅合金配線層が窒化珪素のパッシベーション膜で覆われた半導体基板を用いた。
貫通穴の直径は５０μｍで、突起の先端の角度は５０度で、高さは７μｍとし、貫通穴の深さは２００μｍのものを用いた。
この貫通穴内にチタンのバリア層と金のシード層を設けた後に、金めっきにより電流密度を０．１６Ａ／ｄｍ２とし、半導体基板表面厚み５μｍの金属層を形成した。この時、金属層の形成時間は５０分で、電気抵抗値はほぼ良好であった。
上記実施例により、短時間で金属層形成ができ貫通穴の開口寸法が小さい半導体装置が得られた。
【００５７】
（実施例２）
実施例１と同様の半導体基板を用いて、貫通穴の直径は５０μｍで、突起の先端の角度は３０度のものを用いた。
斜め突起の高さは貫通穴開口部で１μｍ貫通穴底部で７μｍで、貫通穴の深さは２００μｍのものを用いた。
この貫通穴内にチタンのバリア層と金のシード層を設けた後に、金めっきにより電流密度を０．２０Ａ／ｄｍ２とし、半導体基板表面厚み５μｍの金属層を形成した。この時、金属層の形成時間は４０分で、電気抵抗値は良好であった。
上記実施例により、貫通穴の底部に於いて短時間で金属層形成ができ貫通穴の開口寸法が小さい半導体装置が得られた。
【００５８】
（比較例１）
実施例１と同じ半導体基板をもちいて、貫通穴の直径は５０μｍで、貫通穴の深さは２００μｍのものを用いた。
貫通穴の直径は５０μｍで、突起の先端の角度は７０度で、高さは７μｍとし、貫通穴の深さは２００μｍのものを用いた。
この貫通穴内にチタンのバリア層と金のシード層を設けた後に、金めっきにより電流密度を０．１６Ａ／ｄｍ２とし、半導体基板表面厚み５μｍの金属層を形成した。この時、金属層の形成時間は５０分で、電気抵抗値は不良であった。
上記比較例により、突起を設けた場合であっても、先端の角度が７０度の時は短時間で電気抵抗値が良好な金属層を有する半導体装置が得られなかった。
【００５９】
（比較例２）
実施例１と同じ半導体基板をもちいて、貫通穴の直径は５０μｍで、貫通穴の深さは２００μｍのものを用い、突起は設けなかった。
この貫通穴内にチタンのバリア層と金のシード層を設けた後に、金めっきにより電流密度を０．０７Ａ／ｄｍ２とし、半導体基板表面厚み５μｍの金属層を形成した。この時、金属層の形成時間は１２０分で、電気抵抗値は良好であった。
上記比較例により、突起を設けずに貫通穴の開口寸法が小さい半導体装置が得られたが、電気抵抗値が良好な金属層を形成するのに長時間を要する。
【００６０】
【表１】
【符号の説明】
【００６１】
１ 半導体基板
２ 熱酸化膜
３ 配線層
４ パッシベーション膜
５ 貫通穴
６ 突起
７ 絶縁層
８ 金属層
【特許請求の範囲】
【請求項１】
半導体基板を貫通する貫通穴内に金属層を設け、前記半導体基板の基板の表面と裏面とを電気的に接続する半導体装置において、前記貫通穴の内壁に、前記基板の表面と垂直な方向に延在する複数の突起を有することを特徴とする半導体装置。
【請求項２】
前記突起の先端部の角度は５度以上６０度以下であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記突起の高さは、前記貫通穴の開口部と底部とで異なることを特徴とする請求項１に記載の半導体装置。
【請求項１】
半導体基板を貫通する貫通穴内に金属層を設け、前記半導体基板の基板の表面と裏面とを電気的に接続する半導体装置において、前記貫通穴の内壁に、前記基板の表面と垂直な方向に延在する複数の突起を有することを特徴とする半導体装置。
【請求項２】
前記突起の先端部の角度は５度以上６０度以下であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記突起の高さは、前記貫通穴の開口部と底部とで異なることを特徴とする請求項１に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−１１９２９５（Ｐ２０１１−１１９２９５Ａ）
【公開日】平成２３年６月１６日（２０１１．６．１６）
【国際特許分類】
【出願番号】特願２００９−２７２５７３（Ｐ２００９−２７２５７３）
【出願日】平成２１年１１月３０日（２００９．１１．３０）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２３年６月１６日（２０１１．６．１６）
【国際特許分類】
【出願日】平成２１年１１月３０日（２００９．１１．３０）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]