【課題】 集積回路における酸化表面層の洗浄を行うための新しいドライクリーニングプロセスの提供。
【解決手段】 一の実施例によると、当該方法は、酸化表面層を有する金属含有バリア層を含む基板を供する工程、前記酸化表面層を活性化させるために、プラズマ励起されたアルゴン気体を含む第1処理気体流へ前記酸化表面層を曝露する工程、及び、前記の第1処理気体流へ酸化表面層を曝露する工程中に基板バイアス電力を印加する工程を有する。当該方法は、非プラズマ励起された水素気体を含む第2処理気体へ前記の活性化した酸化表面層を曝露する工程をさらに有する。前記の第1処理気体流へ酸化表面層を曝露する工程は、前記酸化表面層を活性化させるのに加えて、水素気体を含む前記第2処理気体による、前記活性化した酸化表面層の還元を助ける。前記金属含有バリア層の厚さは、ハイブリッドその場ドライクリーニングプロセスによって実質的には変化しない。 （もっと読む）

【課題】ディッシングを抑制することができる半導体装置の構造を実現する。
【解決手段】半導体装置２００は、基板（シリコン基板）と、基板上に設けられた絶縁層（層間絶縁膜２０１）と、層間絶縁膜２０１に設けられた第１の配線溝と（配線溝２０２）、配線溝２０２に埋め込まれた第１の金属膜（Ｃｕめっき膜２０６）と、を備え、配線溝２０２の底部が、凸部形状を有する。 （もっと読む）

【課題】高容量・高精度なＭＩＭ静電容量素子を少ない工程で製造する技術を提供する。
【解決手段】第１層間絶縁膜１７上に静電容量素子の下部電極２１と第２層配線２２とを同時に形成した後、第１層間絶縁膜１７上に堆積した第２層間絶縁膜２４に開口部３４を形成する。次に、開口部３４内を含む第２層間絶縁膜２４上に順次堆積した容量絶縁膜２７、第２金属膜および保護金属膜２９を順次堆積し、第２層間絶縁膜２４上の保護金属膜２９、第２金属膜および容量絶縁膜２７をＣＭＰ法で研磨・除去することによって、開口部３４内に容量絶縁膜２７、第２金属膜からなる上部電極２８および保護金属膜２９を残す。 （もっと読む）

【課題】半導体処理システム（３２０）の前駆物質を生成する装置を提供する。
【解決手段】装置は、側壁（４０２）、上部、底部を有するキャニスタ（３００）を含んでいる。キャニスタ（３００）は、上の領域（４１８）と下の領域（４３４）を有する内容積（４３８）を画成している。一実施形態においては、装置は、更に、キャニスタ（３００）を部分的に取り囲んでいるヒータ（４３０）を含んでいる。ヒータ（４３０）によって、上の領域（４１８）と下の領域（４３４）間に温度勾配が生じる。また、精製ペンタキス(ジメチルアミド)タンタルから原子層堆積によってバリヤ層、例えば、窒化タンタルバリヤ層を形成する方法も特許請求される。 （もっと読む）

【課題】スパッタリング用ターゲットから垂直方向に叩き出されるターゲット原子の個数を増大させる。
【解決手段】薄膜形成に用いられるターゲット原子Ｐから構成されたターゲット５において、ターゲット５から斜め方向に叩き出されたターゲット原子Ｐを側壁に衝突させることでターゲット原子Ｐがターゲット５から放出されるのを遮る凹部５ａを表面に形成する。 （もっと読む）

【課題】 パッド内での過度の電流集中を抑制することが可能なパッド構造を有する半導体装置を提供する。
【解決手段】 半導体基板の上に、絶縁性材料からなる第１の絶縁膜が形成されている。第１の絶縁膜の上に、導電材料からなるパッド部が形成されている。パッド部に電気的に連続し、第１の幅Ｗ１を有する配線部が形成されている。第１の絶縁膜の上であって、パッド部の外周線から第２の幅Ｗ２より内側の第１の領域に、複数の第２の絶縁膜が配置されている。配線部とパッド部との境界線に最も近い第２の絶縁膜を連ねる直線のうち、配線部をパッド部内に延長した領域と重なる部分が、パッド部の導電材料と交差する長さをＬ３としたとき、Ｗ１≦２×Ｗ２＋Ｌ３を満たす。 （もっと読む）

【課題】複数の段差を備えた微細な３次元構造パターンの形成に好適なパターン形成方法を提供することを目的とする。
【解決手段】本発明によれば、ハードマスク層は基板に対してエッチング選択比が高い材料であるため、形成する３次元構造パターンに対応するハードマスク層の段差は、所望する３次元構造パターンよりも、深さを小さくすることが出来る。また、ハードマスク層に段差を形成するにあたり、ハードマスク層を基板表面を覆うように残存させることにより、複数段のパターン形成において、基板の帯電（チャージアップ）を抑制することが出来る。 （もっと読む）

【課題】製造コストの増加および歩留まりを低下させることなく、配線抵抗を下げることのできる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板１００上の絶縁膜１０４上にマスク材料膜１０６を形成した後、第１のトレンチ形成用開口と第２のトレンチ形成用開口とを有するマスクパターン１０９をマスク材料膜１０６に形成する工程と、マスク材料膜１０６上に、第１のトレンチ形成用開口を露出する第３のトレンチ形成用開口１１２を有し、且つ、第２のトレンチ形成用開口部を覆うレジストパターン１１３を形成する工程と、レジストパターン１１３及びマスクパターン１０９を用いて、絶縁膜１０４内に第１のトレンチ１１５を形成する工程と、レジストパターン１１３を除去した後、マスクパターン１０９を用いて、絶縁膜１０４内に第２のトレンチを形成する工程とを備えている。 （もっと読む）

低誘電率層を基板上に堆積するための方法が提供される。一実施形態では、本方法は、１種または複数のオルガノシリコン化合物をチャンバに導入するステップであって、１種または複数のオルガノシリコン化合物がシリコン原子およびこのシリコン原子に結合されたポロゲン成分を含むステップと、１種または複数のオルガノシリコン化合物を、ＲＦ電力の存在下で反応させることにより、低誘電率層をチャンバ内の基板上に堆積させるステップと、低誘電率層からポロゲン成分が実質的に除去されるようにこの低誘電率層を後処理するステップとを含む。任意選択で、不活性キャリアガス、酸化ガス、またはその両方を、１種または複数のオルガノシリコン化合物と共に処理チャンバ内に導入してもよい。後処理プロセスは、堆積した材料の紫外線硬化とすることができる。ＵＶ硬化プロセスは、熱または電子ビーム硬化プロセスと同時にまたは連続して使用してもよい。低誘電率層は、良好な機械的性質および望ましい誘電率を有する。
（もっと読む）

【課題】 デュアルダマシン法による配線構造の製造において、接続プラグ用のホールを通じて下層配線の表面に凹部をエッチング形成するとき、上層配線用の溝の底部が過剰エッチングされないようにする。
【解決手段】 ＴａＮなどからなり、接続プラグに対応する開口を有する導電性膜パターン１１２をＳｉＯＣなどからなる層間絶縁膜１１１と１１３との間に設けた後、配線溝１１４、ホール１１５を形成する。次にＴａＮ、Ｔａなどからなる積層導電性膜１１６を堆積し、ホール１１５の底部の積層導電性膜１１６を除去し、さらに下層配線を構成するＣｕ膜１０９を掘り込むエッチングを行う。このとき、導電性膜パターン１１２があるために配線溝１１４の底部の下にある層間絶縁膜１１１のエッチングを防止できる。その後、配線溝１１４およびホール１１５内にＣｕなどの導電性膜１１７を埋め込む。 （もっと読む）

【課題】ポーラス絶縁層を用いた半導体装置において、当該ポーラス絶縁層を覆うポアシール絶縁層を良好に形成すること。
【解決手段】本発明に係る半導体装置の製造方法は、（Ａ）ポーラス絶縁層の表面にトレンチを形成する工程と、（Ｂ）ビニル基を含み−Ｓｉ−Ｏ−を含む構造を備える化学物質を、ポーラス絶縁層の表面上あるいはポーラス絶縁層中に導入する工程と、（Ｃ）当該化学物質の重合を行うことにより、ポーラス絶縁層よりも高密度のポアシール絶縁層をトレンチの表面上に形成する工程と、を含む。 （もっと読む）

【課題】マンガン含有材料を利用して、低誘電率膜への銅の拡散を防止する。
【解決手段】成膜装置１００では、制御部７０の制御に基づき、処理容器１内を真空にして、ヒーター６によりウエハＷを加熱しつつ、シャワーヘッド１１のガス吐出孔１３ａ，１３ｂからウエハＷへ向けて低誘電率材料とマンガン含有材料とを含む成膜ガスを供給する。高周波電源２３からシャワーヘッド１１に高周波電力を供給することにより、成膜ガスを解離させ、処理容器１内に成膜ガスのプラズマを生成させる。このプラズマによって、ウエハＷの表面にＭｎを含有するＳｉＣＯＨ膜を成膜する。 （もっと読む）

【課題】ロジック回路のコンタクト抵抗の増加を抑制しつつ、メモリ回路のキャパシタ容量を最大限に高めることが実現される半導体装置の構造およびその製造方法を提供する。
【解決手段】半導体装置においては、ロジック回路を構成する配線を有する配線層の層数をＭとし、メモリ回路を構成する配線を有する配線層の層数をＮとしたとき（ＭおよびＮは自然数であって、Ｍ＞Ｎ）、（Ｍ−Ｎ）層あるいは（Ｍ−Ｎ＋１）層の配線層にわたって、容量素子１５０が設けられている。 （もっと読む）

【課題】素子の信頼性を劣化させることなく、より比誘電率の低い絶縁膜を形成する。
【解決手段】この半導体装置の製造方法は、下地膜１０１に、環状シロキサンをプラズマ重合させて第一の絶縁膜１０２を形成する工程と、第一の絶縁膜１０２を形成する工程の後、連続的に、第一の絶縁膜１０２上に、環状シロキサンをプラズマ重合させて第二の絶縁膜１０３を形成する工程と、を含む。第一の絶縁膜１０２の成膜速度は、第二の絶縁膜１０３の成膜速度よりも遅い。 （もっと読む）

【課題】継ぎ目無し貫通配線を有する三次元集積回路装置構造となる半導体装置の積層構造と、その製造方法を提供する。
【解決手段】半導体素子とこれに接続する配線群とを有してなる半導体基板１１と、半導体基板１１の厚さ方向に貫いて設けられた貫通電極６と、半導体基板１１の表裏面のうちの一方の側に設けられた凹部と、凹部内に設けられて貫通電極６に電気的に接続する再配置配線７とを備え、貫通電極６と再配置配線７とのうちの一方を配線群のうちの少なくとも一部の配線に接続してなる半導体装置が、上下に複数積層されてなる半導体装置の積層構造体２０である。第２半導体装置１Ｂの貫通電極６と、第１半導体装置１Ａの再配置配線７とが連続して形成されている。第２半導体装置１Ｂの貫通電極６と第２半導体装置１Ａの貫通電極６とが、平面視した状態で異なる位置に形成されている。 （もっと読む）

【課題】ビア等となる開口内への金属の埋設において、ボイドの発生を抑制することを課題とする。
【解決手段】基板上に形成された第２のｐ−ＳｉＣＯＨ膜２０４の直上に、ハードマスクとしてＴｉＮ膜２０５を形成する工程と、フォトリソグラフィーとエッチングにより、ＴｉＮ膜２０５および第２のｐ−ＳｉＣＯＨ膜２０４を貫く開口を形成する工程と、前記開口内を洗浄する工程と、前記洗浄工程の後、ＴｉＮ膜２０５を除去する工程と、ＴｉＮ膜２０５を除去後、第２のｐ−ＳｉＣＯＨ膜２０４の直上に、前記開口を埋める第２の金属膜２１４を形成する工程と、を有する半導体装置の製造方法を提供する。 （もっと読む）

【課題】 組み立て工程やCMP工程時における剥離を抑制した、低誘電率層間絶縁膜の製造方法とそれを用いた半導体装置を提供する。
【解決手段】低誘電率層間絶縁膜の成膜の際、高周波と低周波の２周波を切り替え、膜厚方向に膜特性の変調をかけることで、低誘電率を保持したまま密着強度を向上させる。プラズマ発生のための高周波と低周波が同一電極から印加される。そして絶縁膜の成膜開始時あるいは成膜終了時の少なくとも一方において、低周波の入力が成膜開始時及び成膜終了時を除いた他のタイミングより高い。例えば絶縁膜は、厚さ方向における少なくともどちらか一方の端部が、高周波と低周波の２周波により密着層となり、密着層以外の部分は低周波の入力を低下あるいは０にすることで低誘電率絶縁膜となる。 （もっと読む）

【課題】微細配線を有する半導体装置を高信頼性及び高歩留まりで得る。
【解決手段】この半導体装置の製造方法は、下層配線を形成する工程（ステップＳ１０１）と、下層配線上に絶縁膜を形成する工程（ステップＳ１０２）と、絶縁膜上にレジストを形成する工程（ステップＳ１０３）と、レジストをマスクとしてドライエッチングにより下層配線を露出する開口部を形成する工程（ステップＳ１０４）と、開口部を洗浄液を用いて洗浄する工程（ステップＳ１０５）と、洗浄した開口部をリンスする工程（ステップＳ１０６）と、含む。ステップＳ１０６では、リンス液と還元性ガスとを二流体ノズルから吐出して、開口部の底部をリンスする。 （もっと読む）

【課題】 半導体装置の製造方法に関し、炭化シリコン薄膜の機械強度を高め、膜の消失や剥離を防止する。
【解決手段】 ポーラスな誘電率低誘電率絶縁膜上に−ＣＨ_２−結合が環状になってＳｉと結合し且つ二重結合を含む官能基を有する原料を用いて炭化シリコン薄膜を形成する工程と、前記炭化シリコン薄膜を所定パターンにエッチングしてハードマスクを形成する工程と、前記ハードマスクをエッチングマスクとして前記低誘電率絶縁膜をエッチングして配線形成用溝或いはビアホールの少なくとも一方を形成する工程とを設ける。 （もっと読む）

【課題】、ダマシンインターコネクトのエレクトロマイグレーション特性を向上させるべく銅線内に保護キャップを形成する方法を提供する。
【解決手段】ａ）酸化物を含まない銅または銅合金１０７の露呈領域と誘電体の露呈領域とを含む基板１００を、アルミニウムを含む化合物に、少なくとも約摂氏３５０度の基板温度で曝して、前記誘電体および前記銅または銅合金の層の両方の上にアルミニウムを含む第１の層を形成する工程と、（ｂ）前記第１の層の少なくとも一部を化学的に修正して、アルミニウムを含むパッシベーション層１０９を形成する工程と、（ｃ）前記パッシベーション層の上に誘電体層１１１．を堆積させる工程とを備える方法。 （もっと読む）