【課題】炭素元素からなる線状構造体を有する接続部の更なる低抵抗化を実現して、更なる接続部の微細化を可能とする。
【解決手段】ビア孔２８ａ内を充填し、配線溝３２ａの内壁面を覆うように、例えば超臨界ＣＶＤ法により、ビア孔２８ａ内におけるＣＮＴ２８ｄ間の空隙及びＣＮＴ２８ｄの中空内を導電材料３４で埋め込み、ビアプラグ３３と、ビアプラグ３３上で配線溝３２ａの内壁面を覆う下地膜３２ｂとを同時形成する。 （もっと読む）

【課題】金属シリサイド層と窒化シリコン膜の界面に自然酸化膜が残存していると、窒化シリコン膜の成膜後の種々の加熱工程（例えば種々の絶縁膜や導体膜の成膜工程のように半導体基板の加熱を伴う工程）において、金属シリサイド層表面にある自然酸化膜の酸素に起因して、金属シリサイド層が部分的に異常成長してしまう。
【解決手段】本願発明においては、集積回路を構成する電界効果トランジスタのソース・ドレイン上のニッケル・シリサイド等の金属シリサイド膜の上面に対して、不活性ガスを主要な成分とするガス雰囲気中において、実質的にノン・バイアス（低バイアスを含む）のプラズマ処理を施した後、コンタクト・プロセスのエッチング・ストップ膜となる窒化シリコン膜を成膜することにより、金属シリサイド膜の不所望な削れを生じることなく、金属シリサイド膜の上面の自然酸化膜を除去することができる。
を図ることができる。 （もっと読む）

【課題】柱状半導体層が微細化されて高集積化されても、コンタクト抵抗の増加を抑制する構造の半導体装置を提供する。
【解決手段】半導体装置は、基板（半導体基板１）と、半導体基板１上に設けられた、半導体柱状部（柱状半導体層３）と、の天面に接するように設けられた、柱状半導体層３と同径以下のコンタクト柱状部（コンタクト層７）と、この天面に設けられた凹部をと備えるものである。 （もっと読む）

【課題】熱処理温度４７０℃〜５３０℃を測定する温度測定用基板及び熱処理温度測定方法を提供すること。
【解決手段】温度測定用基板は、リンが注入されたｐ型シリコン基板を備える。熱処理温度は、ｐ型シリコン基板の層抵抗値から測定される。リンのドーズ量は、５×１０^１４ａｔｏｍ／ｃｍ^２〜１×１０^１５ａｔｏｍ／ｃｍ^２である。 （もっと読む）

【課題】配線層間の正常な電気的導通が取れている半導体装置を提供することを課題とする。
【解決手段】基板上又は基板の表面層に少なくとも２層の配線層を備え、前記２層の配線層の内、下層配線層がシリコンからなる際に、前記下層配線層と上層配線層間に炭化珪素層を備えたことを特徴とする半導体装置により上記課題を解決する。 （もっと読む）

【課題】電子デバイスの更なる微細化及び高集積化が進んでも、リソグラフィー及びエッチングにより被加工対象の極めて高い寸法精度を達成し、信頼性の高い電子デバイスを実現する。
【解決手段】被加工対象上に形成されたレジスト膜を加工してレジストパターンを形成する工程と、レジストパターンをマスクとして、所定のエッチング条件で被加工対象をエッチングする工程とを実行する際に、形成されたレジストパターンの寸法及び形状（膜厚及びテーパ角度）を測定し、測定されたレジストパターンの寸法及び形状に基づいて前記エッチング条件を調整する。 （もっと読む）

【課題】チャネル長を、トランジスタごとに自由に設計が可能な半導体装置を提供する。
【解決手段】複数の半導体柱２が立設された半導体基板１と、半導体柱２の外周面に設けられたゲート絶縁膜７と、半導体柱２の外周面を覆うゲート電極８と、半導体柱２の上側に設けられた第１不純物拡散領域３と、半導体柱２の下側に設けられた第２不純物拡散領域４と、を備え、第１不純物拡散領域３の厚さが半導体柱２ごとに異なっていることを特徴とする半導体装置。 （もっと読む）

【課題】貫通電極を有する３次元構造の半導体装置の製造歩留まりを向上させることのできる技術を提供する。
【解決手段】ウエハＷ２の主面上の表面保護膜４８とウエハＷ３の裏面との間で、第１バンプ電極５０が形成されていない領域に、スペーサ４９と第２バンプ電極５０ａとを積層した支持部を形成することによって、ウエハＷ３のたわみを防いで、ウエハＷ２の主面上の表面保護膜４８とウエハＷ３の裏面との間隔をウエハ面内で均一に保つ。これにより、ウエハＷ２の主面上の表面保護膜４８とウエハＷ３の裏面との間の接着剤５１の未充填箇所の生成を防ぐ。 （もっと読む）

【課題】表示デバイスに用いられる薄膜トランジスタ基板の配線構造において、Ａｌ合金膜と透明画素電極を直接コンタクトさせることができるとともに、薄膜トランジスタの製造プロセス中に用いられるアミン系剥離液に対する腐食性を改善できるＡｌ合金膜を開発し、それを備えた表示デバイスを提供する。
【解決手段】Ｇｅを０．２〜２．０原子％、および元素群Ｘ（Ａｇ、Ｉｎ、Ｓｎ、Ｎｉ、Ｃｏ、Ｃｕ）より選択される少なくとも１種の元素を含むと共に、希土類元素と高融点金属群（Ｔｉ、Ｔａ、Ｖ、Ｎｂ、Ｍｏ、Ｗ、Ｃｒ、Ｚｒ、Ｈｆ）からなる元素群Ｑより選択される少なくとも１種の元素を０．０２〜１原子％含み、かつ、粒径が１００ｎｍを超える析出物が１０^−６ｃｍ^２あたり１個以下であるところに特徴を有するＡｌ合金膜と、該Ａｌ合金膜を備えた表示装置。 （もっと読む）

【課題】ビア又は接着層とカルコゲナイド膜とのコンタクト性を確保しつつ、量産性を向上させることができる半導体装置及びその製造方法を提供すること。
【解決手段】層間絶縁膜３にビア２を形成する第１の工程と、層間絶縁膜３上のビア２の周囲の領域に接着層５を形成する第２の工程と、ビア２及び接着層５の表面にできた酸化物を、フッ化還元ガス雰囲気中に晒して還元する第３の工程と、ビア２及び接着層５の表面にできたフッ化物を、アンモニアガスを用いて除去する第４の工程と、ビア２及び接着層７を含む層間絶縁膜３上に、スパッタ法により相変化材料膜４を形成する第５の工程と、を含む。 （もっと読む）

【課題】ＣＶＤによりＴｉ膜を成膜する際に、より低抵抗でかつ抵抗のばらつきが小さいＴｉ膜を成膜することができ、プラズマダメージを小さくすることができるＴｉ膜の成膜方法を提供すること。
【解決手段】チャンバ内にシリコンウエハを配置し、ＴｉＣｌ_４ガスおよびＨ_２ガスを含む処理ガスを導入しつつチャンバ内にプラズマを生成し、そのプラズマにより処理ガスの反応を促進してシリコンウエハ上にＴｉ膜を成膜するにあたり、チャンバ内にシリコンウエハが配置された状態でＴｉＣｌ_４ガスを導入した後、チャンバ内にプラズマを生成する。 （もっと読む）

【課題】ウエットエッチングを採用した場合でも、未エッチング部分を発生させずに微細なパターンを形成することができる電気的固体装置の製造方法、電気的固体装置、および電気光学装置を提供すること。
【解決手段】電気光学装置の素子基板上に、スリット７ｂを備えた透光性の画素電極７ａを形成するにあたって、透光性導電膜７の上にレジストマスク９６を形成した後、ウエットエッチングを行なう。レジストマスク９６において、マスク開口部９６ｂを挟むマスク線状部９６ｅの側面部９６ｆは斜め上向きのテーパ面になっている。 （もっと読む）

【課題】無線通信機能を有する半導体装置に振幅の大きい信号が供給された場合においても正常に動作し、且つ信頼性の高い半導体装置を提供する。
【解決手段】半導体装置は、交流電圧を生成するアンテナ１０１と、交流電圧を整流し、内部電圧Ｖｉｎを生成する整流回路１０２と、第１の保護回路１０７と、第２の保護回路１０８と、を有する。第１の保護回路１０７は、第１のダイオード２０１と、第２のダイオード２０２と、を有し、第２の保護回路は、容量素子２０３と、トランジスタ２０４と、を有する。第１の保護回路は、アンテナ１０１で生成される交流電圧の絶対値がある値よりも大きい場合に、その余剰分をカットし、第２の保護回路１０８は、整流回路１０２で生成された内部電圧Ｖｉｎが大きい場合に機能し、共振周波数をずらすことにより、半導体装置に入力される信号を減少させることができる。 （もっと読む）

【課題】ビアホール下方でのスペーサ膜の閉塞を回避するとともに、ビアプラグの上方で隣接する配線層との間の余裕距離を確保することができる半導体装置を提供する。
【解決手段】シリコン基板１上に設けられた上面から下面まで貫通するコンタクトプラグ３２を有する第１の層間絶縁膜３０と、第１の層間絶縁膜３０上に形成され、コンタクトプラグ３２の形成位置に対応する位置の上面から下面まで貫通するビアホール４１を有する第２の層間絶縁膜４０と、ビアホール４１内にコンタクトプラグ３２と電気的に接触するように導電性材料が埋め込まれたビアプラグ４３と、を備え、ビアホール４１を形成する側壁は、第２の層間絶縁膜４０の上面から下面に向かって、基板面に平行な方向の断面積が徐々に減少する順テーパ状を有し、ビアホールの上端部から所定の深さまでの側壁に、第２の層間絶縁膜４０とは異なる絶縁性材料からなるスペーサ膜４２が埋め込まれている。 （もっと読む）

【課題】半導体基板上に設けられる金属半導体化合物電極の界面抵抗を低減する半導体装置およびその製造方法を提供する。
【解決手段】半導体基板と、半導体基板上に形成され、Ｓを１×１０^２０ａｔｏｍｓ／ｃｍ^３以上含有する界面層と、界面層上に形成され、略全域にＳを１×１０^２０ａｔｏｍｓ／ｃｍ^３以上含有する金属半導体化合物層と、金属半導体化合物層上の金属電極を有することを特徴とする半導体装置。半導体基板上に金属膜を堆積し、第１の熱処理により、金属膜を半導体基板と反応させて、金属半導体化合物層を形成し、金属半導体化合物層に、飛程が金属半導体化合物層の膜厚未満となる条件でＳをイオン注入し、第２の熱処理により、Ｓを再配置することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】繋ぎ露光において、マスクパターンの一端部を幅広に形成したマスクを使用しなくても、マスクの相対的な位置ずれに伴う配線抵抗の増大や配線信頼性の低下などの電気的な特性劣化を抑制する。
【解決手段】本発明の半導体装置は、半導体基板上で隣り合う第１の露光領域及び第２の露光領域のうち、第１の露光領域に第１の露光マスクを用いて形成された第１配線パターン101と、第１配線パターン101と繋ぎ合わせるための配線パターンとして、第１配線パターン101と同層でかつ第２の露光領域に第２の露光マスクを用いて形成された第２配線パターン102と、第１配線パターン101と第２配線パターン102との繋ぎ合わせ部分に形成されたビア103,104と、ビア103,104の間に形成された繋ぎパターン105とを備える。 （もっと読む）

【課題】チップ内における配線領域の占有面積の縮小化を図ることが可能な半導体装置を提供する。
【解決手段】ゲート電極、ソース領域およびドレイン領域をそれぞれが有する第１および第２のトランジスタ１２１，１２２と、第１トランジスタ１２１のソースおよびドレイン領域の一方と第２トランジスタ１２２のソースおよびドレイン領域の一方と互いに連結する拡散領域１５０とを備える半導体装置１１０を採用する。 （もっと読む）

【課題】プリ・メタル層間絶縁膜の構成法としては、オゾンＴＥＯＳによる酸化シリコン膜の埋め込み特性の良好なＣＶＤ酸化シリコン系絶縁膜を成膜後、高温リフローさせて平坦化した後、ＣＭＰスクラッチ耐性が良好なプラズマＴＥＯＳによる酸化シリコン膜を積層し、更にＣＭＰで平坦化することが考えられる。しかし、コンタクト・ホール形成プロセスにおいて、プリ・メタル層間絶縁膜中のクラックがコンタクト・ホール内に露出し、そこにバリア・メタルが入り込み、ショート不良の原因となることが明らかとなった。
【解決手段】本願発明はプリ・メタル工程において、エッチ・ストップ膜上にオゾンＴＥＯＳ膜を形成後、一旦、ゲート構造上のエッチ・ストップ膜が露出するようにオゾンＴＥＯＳ膜をエッチバックし、その後、残存オゾンＴＥＯＳ膜上にプラズマＴＥＯＳ膜を成膜し、このプラズマＴＥＯＳ膜をＣＭＰにより、平坦化するものである。 （もっと読む）

【課題】半導体装置とその製造方法において、強誘電体膜を備えたキャパシタの劣化を防止すること。
【解決手段】シリコン基板３０の上方に、下部電極６１、強誘電体膜よりなるキャパシタ誘電体膜６２と、上部電極６３とを有するキャパシタQを形成する工程と、キャパシタQ上に層間絶縁膜７１を形成する工程と、層間絶縁膜７１に、上部電極６３に達するホール５９ａを形成する工程と、ホール５９ａの内面、及びホール５９ａから露出する上部電極６３の表面に第１のバリア膜６７を形成する工程と、第１のバリア膜６７上に、第１のバリア膜６７よりも酸素濃度が高い第２のバリア膜６８を形成する工程と、第２のバリア膜６８の上方に導電膜７４を形成して、ホール５９ａを埋め込む工程とを含む半導体装置の製造方法による。 （もっと読む）

【課題】
ＤＲＡＭの容量を安定化し、メモリセル部と周辺回路部の高低差を小さくして平坦化を容易にする。
【解決手段】
メモリセルトランジスタ上の第１の絶縁膜に第１のコンタクトプラグを埋め込み、エッチング特性の異なる第２、第３の絶縁膜を形成し、第３、第２の絶縁層を貫くコンタクト窓を形成し、シリンダ型蓄積電極を形成し、第２の絶縁膜をエッチングストッパとして第３の絶縁膜を除去し、キャパシタ絶縁膜、導電膜を形成し、パターニングして対向電極を形成し、対向電極に合わせて第２の絶縁膜も除去してメモリセルを形成し、周縁領域において第１の絶縁膜の上に導電膜、絶縁膜を形成し、第２のコンタクトプラグを埋め込む。第２の絶縁膜端部は、第２のコンタクトプラグに接しない。 （もっと読む）