【課題】コバルト前駆体の保存安定性に優れ、長期保存後に化学気相成長法に供した場合であっても昇華残存物の少ないコバルト前駆体組成物及びコバルト前駆体の使用効率の高い、化学気相成長法によるコバルト膜の形成方法を提供すること。
【解決手段】上記組成物は、コバルトカルボニル錯体及び溶媒を含有する組成物であって、前記溶媒に溶存する一酸化炭素の濃度が０．００１〜１重量％であることを特徴とする。上記方法は、上記のコバルトカルボニル錯体組成物に由来するコバルトカルボニル錯体を昇華して基体上に供給し、該基体上で該コバルトカルボニル錯体をコバルトに変換することを特徴とする。 （もっと読む）

【課題】拡散バリア層と銅配線本体との密着性を大幅に改善することができるようにする。
【解決手段】この発明は、絶縁層に銅からなる配線本体を備えてなる銅配線において、上記絶縁層と、上記絶縁層に対向して設けられた拡散バリア層と、上記拡散バリア層上に形成された、銅（Ｃｕ）からなる配線本体と、を備え、上記拡散バリア層は、マンガン（Ｍｎ）に対する酸素（Ｏ）の組成比率（比率ｙ／ｘ）を２未満とするマンガン酸化物（組成式：Ｍｎ_xＯ_y（比率ｙ／ｘ＜２））を含むマンガン酸化物層を有する、ことを特徴としている。 （もっと読む）

【課題】配線層に新たな機能を有する素子を設けた半導体装置を提供する。
【解決手段】半導体基板上に形成された第１配線層１５０、及び半導体素子２００を備える。第１配線層１５０は、絶縁層１５６と、絶縁層１５６の表面に埋め込まれた第１配線１５４とを備える。半導体素子２００は、半導体層２２０、ゲート絶縁膜１６０、及びゲート電極２１０を備える。半導体層２２０は、第１配線層１５０上に位置する。ゲート絶縁膜１６０は、半導体層２２０の上又は下に位置する。ゲート電極２１０は、ゲート絶縁膜１６０を介して半導体層２２０の反対側に位置する。 （もっと読む）

【課題】炭素元素からなる線状構造体を有する接続部の更なる低抵抗化を実現して、更なる接続部の微細化を可能とする。
【解決手段】ビア孔２８ａ内を充填し、配線溝３２ａの内壁面を覆うように、例えば超臨界ＣＶＤ法により、ビア孔２８ａ内におけるＣＮＴ２８ｄ間の空隙及びＣＮＴ２８ｄの中空内を導電材料３４で埋め込み、ビアプラグ３３と、ビアプラグ３３上で配線溝３２ａの内壁面を覆う下地膜３２ｂとを同時形成する。 （もっと読む）

【課題】パッド電極の直下でのクラックの発生を抑制できるようにした半導体装置及びその製造方法を提供する。
【解決手段】シリコン基板１と、シリコン基板１上に形成されたＬＯＣＯＳ膜３と、ＬＯＣＯＳ膜３上に形成されたポリシリコン膜５と、ＬＯＣＯＳ膜３上に形成されたＩＬＤ膜７と、ＩＬＤ膜７に形成され、ポリシリコン膜５を底面とする第１の開口部と、第１の開口部内に形成され、ポリシリコン膜５と接するパッド電極９と、を有する。ポリシリコン膜５は、ＩＬＤ膜７よりも強度があり、衝撃に対する耐性が高いため、プローブ検査の際にクラックの発生を抑制することができる。 （もっと読む）

【課題】微細配線であっても、Ｃｕ配線の配線抵抗上昇の低減と信頼性向上とを両立する。
【解決手段】半導体装置は、絶縁膜２と、絶縁膜２に形成された溝５と、溝５の側壁及び底面に形成された、チタン（Ｔｉ）とタンタル（Ｔａ）との合金からなるバリアメタル膜３と、バリアメタル膜３に積層され、溝５の中に位置する銅（Ｃｕ）配線４と、を有する。バリアメタル膜３のチタン濃度は、０．１ａｔ％以上１４ａｔ％以下である。 （もっと読む）

【課題】製造安定性に優れ、接触抵抗の低減を図ることができる半導体装置およびこの半導体装置の製造方法を提供する。
【解決手段】半導体装置１は、上層配線１２と、下層配線１１と、上層配線１２および下層配線１１間に配置された絶縁層２２〜２４と、絶縁層２２〜２４中に形成されて上層配線１２および下層配線１１を接続する接続部１３と、絶縁層２４中に配置されて、接続部１３に接続される導電層を有する素子１４とを有する。接続部１３は、下層配線１１上および素子１４の前記導電層の端部上にわたって配置され、接続部１３は、下層配線１１上面、素子１４の導電層の端部の上面および側面に接触している。 （もっと読む）

【課題】 二酸化珪素を主体とする層間絶縁膜とｌｏｗ−ｋ膜を、共に高速に研磨でき、更には、研磨傷が少なくできる研磨方法を提供する。
【解決手段】 表面に凹部及び凸部を有する層間絶縁膜と、この層間絶縁膜を被覆するバリア層と、前記凹部を充填し、バリア層を被覆する導電性物質層とを有する基板の研磨方法において、導電性物質層を研磨して前記凸部のバリア層を露出させる第１の化学機械研磨工程の後に、基板をショア硬度（Ｄスケール）で４０以上のハードタイプパッド上に押圧した状態で、ＣＭＰ用研磨液を供給しながら研磨定盤と基板とを相対的に動かすことによって、バリア層と凹部の導電性物質層と層間絶縁膜とを研磨し、更にショア硬度（Ｄスケール）で４０未満のソフトタイプパッド上に押圧した状態で、上述のＣＭＰ用研磨液と同一組成のＣＭＰ用研磨液を供給しながら研磨定盤と基板とを相対的に動かすことによって、導電性物質層と層間絶縁膜を研磨する第２の化学機械研磨工程を行う研磨方法。 （もっと読む）

【課題】低誘電率膜を用いた層間絶縁膜ＳｉＯＣＨ膜をＣＭＰプロセスにおけるダメージから保護しつつ、配線間層間絶縁膜ＳｉＯＣＨ膜の実効誘電率を低減する。
【解決手段】半導体装置１００は、ＳｉＯＣＨ膜１０の表層が改質されることにより形成された、ＳｉＯＣＨ膜１０よりも炭素濃度が低くかつＳｉＯＣＨ膜１０よりも酸素濃度が高い表面改質層２０が設けられるとともに、Ｃｕ配線５０の表面及び表面改質層２０の表面に接するキャップ絶縁膜６０を有している。このため、ＳｉＯＣＨ膜１０全体の誘電率の上昇を低減しつつ、ＣＭＰプロセスにおいて親水性の表面改質層２０が露出することによって水滴が残りにくくなり、ＣＭＰプロセス後のパーティクルの残留やウォーターマークの発生を低減できる。 （もっと読む）

【課題】Ｃｕ配線パターンとキャップ層との界面を伝うＣｕの拡散を抑制し、同時にＣｕ配線パターンの抵抗の増大を抑制するＣｕダマシン配線の製造法を提供する。
【解決手段】基板４１上に側壁面と底面とにより画成された凹部を有する絶縁膜４５を形成する。側壁面のうち、上端部を含む上側の第１の部分Ｄを覆い、凹部の底面と下側の第２の部分においては前記絶縁膜が露出するように覆う、金属膜４７を形成する。凹部の側壁面と底面とを連続的に覆う導電性拡散障壁膜４８を形成する。銅を充填し銅配線パターン４９Ａ、４９Ｂ、４９Ｃとする。絶縁膜上と銅配線パターンの表面を覆う絶縁性拡散障壁膜４９を形成する。熱処理により、銅配線パターンと絶縁性拡散障壁膜との界面に、金属元素の濃集領域４９Ｄを形成する。金属元素の濃集領域では、金属膜を構成する金属元素の濃度が、銅配線パターン中よりも高い。 （もっと読む）

【課題】隣接したメモリセル間の干渉を抑制できるようにする。
【解決手段】素子分離絶縁膜４の空洞部の形成領域Ｒが、浮遊ゲート電極ＦＧａと、浮遊ゲート電極ＦＧｃ、ＦＧｄの直下方に位置する活性領域Ｓａとの間に対向した領域内に設けられるため、当該浮遊ゲート電極ＦＧａと素子分離領域Ｓｂを挟んで対向する活性領域Ｓａとの間の結合容量を低減できる。 （もっと読む）

【課題】下層パターンのレイアウトに依存することなく、下層パターン上に積層された絶縁膜を平坦化する。
【解決手段】下層パターン１２上にライナー膜１３および層間絶縁膜１４を順次形成し、層間絶縁膜１４の凸部を露出させるハードマスク１５をエッチングマスクとしてＲＩＥなどの異方性エッチングを層間絶縁膜１４に行うことで、下層パターン１２間に層間絶縁膜１４を残しつつ、下層パターン１２に起因して発生した層間絶縁膜１４の凸部を除去し、層間絶縁膜１４と下層パターン１２との間の間隙Ｍが埋め込まれるようにして、層間絶縁膜１４および下層パターン１２上に塗布膜１６を形成する。 （もっと読む）

【課題】信頼性の高い微細化された配線構造を有する半導体装置、およびその製造方法を提供する。
【解決手段】本発明の実施の形態による半導体装置は、半導体基板上に形成された被接続部と、前記被接続部の上層に形成された所定の開口パターンを有する絶縁膜と、前記絶縁膜上に形成された所定の配線パターンを有する配線と、前記所定の開口パターンと前記所定の配線パターンとの論理積からなるパターンに含まれるパターンを有し、前記被接続部と前記配線とを接続するビアと、を含む。 （もっと読む）

【課題】半導体ウェーハにおいて高い利用効率を維持しつつも、スクライブ線領域で生じたチッピングが素子形成領域の内部まで伸展することを防止する。
【解決手段】複数の素子形成領域２０と、互いに交差する帯状に設けられて素子形成領域２０を個別に囲む、層間絶縁膜２２が積層されたスクライブ線領域３０とからなるとともに、スクライブ線領域３０同士の交差部に部分的に設けられた、複数の層間絶縁膜２２の少なくとも一部を積層方向の上下より挟む複数の補強パッド３４および補強パッド３４同士を接続するビア３６からなるチッピング防止構造３８を備える半導体ウェーハ１２。 （もっと読む）

ルテニウム(Ru)金属の堆積を半導体デバイスの製造に統合することで、銅(Cu)金属のエレクトロマイグレーション及びストレスマイグレーションを改善する方法が供される。本発明の実施例は、NH_x（x≦3）ラジカル及びHラジカルによって、金属層及びlow-k誘電材料を含むパターニングされた基板を処理することで、前記low-k誘電材料に対する前記金属層上でのRu金属キャップ層の選択形成を改善する方法を有する。
（もっと読む）

基板上の低誘電率(low-k)誘電膜を硬化させるシステムが開示されている。前記のlow-k誘電膜の誘電率は約4未満の値である。当該システムは、前記low-k誘電膜を電磁(EM)放射線−たとえば赤外(IR)放射線又は紫外(UV)放射線−へ曝露させるように備えられた1つ以上の処理モジュールを有する。
（もっと読む）

【課題】配線基板の生産歩留りおよび生産性を向上する配線基板製造装置を提供する。
【解決手段】本発明に係る配線基板製造装置１における欠損検出部１１０は、絶縁膜における欠損を検出する。続いて、欠損数算出部１２０は、検出した絶縁膜における欠損のうち、交差部における欠損の数を算出する。そして、修正指示部１３０は、算出した欠損の数が０より多く、かつ、所定の閾値Ｔｈ１未満である場合に、交差部における欠損を修正すべきであると判断する。 （もっと読む）

【課題】 サイズが異なる必要半導体装置形成領域２２ａおよび不必要半導体装置形成領域２２ｂ、２２ｃを有する半導体ウエハを、必要半導体装置形成領域２２ａの４辺に沿うダイシングストリート２３に沿ってダイシングブレードで切断することにより、必要半導体装置形成領域２２ａを有する半導体装置を得る半導体装置の製造方法において、ダイシングブレードに銅の目詰まりが生じないようにする。
【解決手段】 不必要半導体装置形成領域２２ｂ、２２ｃにおいては、ダイシングストリート２３およびその両側に対応する領域を除く領域にのみ銅からなる柱状電極１４を形成し、当該ダイシングストリート２３およびその両側に対応する領域には柱状電極１４は形成しない。これにより、ダイシングブレードに銅の目詰まりが生じないようにすることができる。この場合、半導体ウエハ上に複数層の低誘電率膜と同数層の配線とを交互に積層して形成し、その上に絶縁膜を介して形成された上層配線の接続パッド部上に柱状電極１４を形成する。 （もっと読む）

【課題】微細な構造でも安定して製造可能な不揮発性記憶装置の製造方法を提供する。
【解決手段】第１の方向に延在する第１の配線と、前記第１の方向と非平行な第２の方向に延在する第２の配線と、前記第１の配線と前記第２の配線との間に挟持され、前記第１の配線と前記第２の配線とを介して供給される電流により、第１の状態と第２の状態との間を可逆的に遷移可能な記録層と、を有する不揮発性記憶装置の製造方法であって、前記第１の配線の層を形成する工程と、前記第１の配線の層の主面上に前記記録層の層を形成する工程と、前記記録層の層と前記第１の配線の層を選択的にエッチングして、前記第１の方向に延在する複数の積層体を形成する工程と、前記複数の積層体の間隙の表面に、気相成長法を用いて第１の絶縁層を形成する工程と、前記第１の絶縁層の上に、塗布法を用いて第２の絶縁層を形成する工程と、を備えたことを特徴とする不揮発性記憶装置の製造方法を提供する。 （もっと読む）

【課題】半導体装置の信頼性を向上させることができる製造方法を提供する。
【解決手段】半導体基板１に形成される半導体素子を覆う絶縁膜１１が、埋め込み特性が良好とされる熱ＣＶＤ法等によって形成される。その絶縁膜１１を覆うように、耐湿性に優れているとされるプラズマＣＶＤ法によって絶縁膜１４が形成される。その絶縁膜１１および絶縁膜１４を貫通するようにプラグ１３が形成される。さらに、その絶縁膜１４上に、誘電率が比較的低いＬｏｗ−ｋ膜からなる絶縁膜１６が形成され、その絶縁膜１６に、ダマシン技術によって、プラグ１３に電気的に接続される配線２０が形成される。 （もっと読む）