【課題】レーザートリミング加工を行うヒューズ素子を有する半導体集積回路装置の信頼性を向上させる。
【解決手段】隣り合うヒューズ素子に接続する第１層目のアルミニウム配線間のスペース幅を第１層目の金属間絶縁膜の側壁厚さの２倍未満とすることで、吸湿性のＳＯＧの露出を防止する。また、第１層目のアルミニウム配線側面にサイドスペーサーを設けることでより一層の信頼性向上を図る。 （もっと読む）

【課題】アスペクト比の高い開口部内に空隙を形成することなく銅層を埋め込むことの可能な電気めっき方法を提供すること。
【解決手段】ウェハ上に銅層を形成する方法は、制御システムを有する電気めっきチャンバ内にウェハを配置する段階と、第１期間３０２の間にウェハに対する第１電力を正にパルス化する段階と、第１期間３０２に続く第２期間３０４の間にウェハに対する第２電力を負にパルス化する段階と、第２期間３０４に続く第３期間３０６の間にウェハに対する第３電力を正にパルス化する段階とを備える。 （もっと読む）

【課題】めっき動作を動的に制御することの可能な電気めっき方法を提供すること。
【解決手段】ウェハ２０上に銅層を形成する方法は、ウェハ２０を電気めっきチャンバ１０内に配置する段階であって、電気めっきチャンバ１０が少なくとも一つの電気コンタクト１８を通じてウェハ２０に電気的に接続される制御システム３４を有し、制御システム３４がウェハ２０に電力を提供する、段階と、ウェハ２０に給電して、ウェハ２０上に銅を電気めっきする段階と、電気めっき中にウェハ２０の電気特性を監視して、電気めっきチャンバ１０内の条件を変更すべきときを判断する段階とを備える。 （もっと読む）

【課題】プログラム後の誤読み出しを抑制でき、高い信頼性を備える半導体装置及びその製造方法を提供すること。
【解決手段】半導体基板１上のチャンネル領域に形成されたゲート酸化膜３と、前記ゲート酸化膜３上に形成されたゲート電極４と、前記チャンネル領域の少なくとも一部に形成されたシリサイド層２と、を有し、前記シリサイド層２は、前記チャンネル領域のうち前記ゲート電極４の全体を除く領域の少なくとも一部を被覆する。 （もっと読む）

【課題】カーボンナノチューブを有するプラグ配線において良好な電気的接続を得ることができるカーボンナノチューブ配線及びその製造方法を提供する。
【解決手段】第１配線層１２上に層間絶縁膜１３が形成され、層間絶縁膜１３上に第２配線層１４が形成されている。第１配線層１２と第２配線層１４との間の層間絶縁膜１３内にはコンタクト孔１５が形成される。コンタクト孔１５内には、一端が第１配線層１２に接続され、他端が第２配線層１４に接続された複数のカーボンナノチューブ１６が形成されている。さらに、層間絶縁膜１３と第２配線層１４との間にはストッパ膜１７が形成され、ストッパ膜１７の一部は複数のカーボンナノチューブ１６の前記他端間に充填されている。 （もっと読む）

【課題】同一の半導体基板上に容量素子を備えたメモリ回路部と論理回路部を有する半導体集積回路装置において、論理回路部のみからなる半導体集積回路装置と完全互換の配線設計パラメーターを確保し、かつ微細化が進んでもセル容量を確保する。
【解決手段】容量素子を備えたメモリ回路部と論理回路部を同一の半導体基板上に有する半導体集積回路装置において、論理回路部に形成される多層配線を絶縁分離する層間絶縁膜の少なくとも複数の配線層にまたがる領域に該容量素子を埋め込むことで、該容量素子の接続に必要な配線をすべて論理回路部の多層配線で構成することにより、論理回路部の設計パラメーターを、該メモリ回路部を有しない半導体集積回路装置と完全に同一とする。また多層配線の複数層に渡るように該容量素子を配置させることで該容量素子の高さを確保し、スケーリングが進んでも必要な容量値を確保する。 （もっと読む）

【課題】 相互かみ合い型導電線を有するキャパシタ構造体ならびにそれを製造する方法を提供する。
【解決手段】 相互かみ合い型構造体は、少なくとも１つの第１の金属線と、少なくとも１つの第１の金属線に平行で、しかも少なくとも１つの第１の金属線から分離されている少なくとも１つの第２の金属線と、少なくとも１つの第１の金属線の端部に接触し、しかも少なくとも１つの第２の金属線から分離されている第３の金属線とを含むことができる。少なくとも１つの第１の金属線はいずれの金属ビアにも垂直に接触しないが、少なくとも１つの第２の金属線は少なくとも１つの金属ビアに垂直に接触することができる。相互かみ合い型構造体の複数の層を垂直に積み重ねることができる。代わって、相互かみ合い型構造体は、複数の第１の金属線と複数の第２の金属線を含むことができ、それぞれの金属線はいずれの金属ビアにも垂直に接触しない。キャパシタを形成するために、回転の有無を問わず、相互かみ合い型構造体の複数の実例を横方向に複製し接合するか、あるいは垂直に積み重ねるか、またはその両方を行うことができる。 （もっと読む）

【課題】配線間の寄生容量を十分に低減できる構成を備えた半導体装置を提供することを課題の一とする。
【解決手段】金属薄膜の一部または全部を酸化させた第１の層と酸化物半導体層の積層を用いるボトムゲート構造の薄膜トランジスタにおいて、ゲート電極層と重なる酸化物半導体層の一部上に接するチャネル保護層となる酸化物絶縁層を形成し、その絶縁層の形成時に酸化物半導体層の積層の周縁部（側面を含む）を覆う酸化物絶縁層を形成する。 （もっと読む）

【課題】開口不良や形状の精度に優れたコンタクトホールを有する半導体素子の提供。
【解決手段】基板４と、基板４上に第１配線パターン２と、基板４の第１配線パターン２を有する側の面に層間絶縁膜６，８と、層間絶縁膜６，８上に第２配線パターンと、を有し、且つ層間絶縁膜６，８に第１配線パターン２および第２配線パターンを連結するためのコンタクトホールＣＨを備え、基板４の単位面積あたりにおいて第１配線パターン２が存在する比率（密度）が、より高い領域と、より低い領域とを有し、前記比率がより低い領域におけるコンタクトホールＣＨの開口面積が、より高い領域におけるコンタクトホールＣＨの開口面積よりも小さい半導体素子。 （もっと読む）

【課題】高アスペクト比のコンタクトホールを形成する、及び低誘電率膜を良好にエッチングする。
【解決手段】CF₃CF=CFCF=CF₂及び／又はCF₂=CFCF=CF₂を必要に応じてHe、Ne、Ar、Xe、Kr、O₂、CO及びCO₂からなる群から選ばれる少なくとも１種のガスと混合してなるドライエッチングガスプラズマ(例えば、ICP放電電力200-3000W,バイアス電力50-2000W,圧力100mTorr(13.3Pa)以下)で、酸化シリコン膜及び／又は窒化シリコン膜をレジスト、シリコンに対して選択的にエッチングする方法；二重結合を二つ有する一般式（1）：CaFbHc（a=4〜7、b=1〜12、c=0〜11、b+c=2a-2を示す。）で表される化合物を少なくともひとつ含むドライエッチングガス及び該ガスプラズマで、酸化シリコン膜及び／又はシリコンを含有する低誘電率膜などのシリコン系材料をエッチングするドライエッチング方法。 （もっと読む）

【課題】１つ以上のカーボン・ナノチューブを選択的に成長させる方法を提供する。
【解決手段】本方法は、上面を有する絶縁層を基板上に形成するステップと、絶縁層内にビアを形成するステップと、ビアの側壁及び底面を含め、絶縁層上に活性金属層を形成するステップと、ビアの内部での１つ以上のカーボン・ナノチューブの選択的な成長を可能にするために、イオン・ビームを用いて上面の部分にある活性金属層を除去するステップとを含む。 （もっと読む）

【課題】ＣＭＰ工程でその表面が研削され、平坦化された層間絶縁膜ＩＬ中にドライエッチングによりコンタクトホール２０ａ等を形成する時、素子分離絶縁膜８ａ上に形成された最上層がシリサイド層１２ｂ、下層がポリシリコン層１２ａからなる配線層１２の、該シリサイド層１２ｂがオーバーエッチングにより消失することを防止する。
【解決手段】Ｎ＋型埋め込み層２形成時に生じたシリコン段差に起因してＮ型エピタキシャル層４の表面にも段差が生じる。係る段差の高い部分に形成されたＰ型分離層５の上に素子分離絶縁膜８ａを形成する。該素子分離絶縁膜８ａ上に上層がシリサイド層１２ｂ、下層がポリシリコン層１２ａからなる配線層１２を形成するが、配線層１２を形成する前に該素子分離絶縁膜８ａの薄膜化を行い、配線層１２最上層のシリサイド層１２ｂ表面とＮ＋型ソース層１５等の表面間の段差を、該素子分離絶縁膜８ａの薄膜化する前に比べ小さくする。 （もっと読む）

【課題】印刷塗布して形成された絶縁膜の絶縁特性を良好に保持した状態で、生産性を向上することが可能なアクティブマトリックスアレイ及びその製造方法を提供する。
【解決手段】下地層３４上に絶縁膜インクを印刷塗布する。印刷塗布された絶縁膜インクに含まれる溶媒が所定の絶縁特性が得られるまで十分に揮発させる前に終了するように絶縁膜インクを焼成して絶縁膜３２を形成する。下地層３４上に形成された絶縁膜３２上に１つ以上の開口部３３を有する導電層３１を形成する。それにより、導電層３１に設けられた開口部３３から絶縁膜３２内に残っている溶媒を揮発させることができるので、導電層３１におおわれた絶縁膜３２の絶縁特性を良好にすることができる。また、絶縁膜３２が十分に揮発する前に、絶縁膜３２上に導電層３１を形成することができるので、生産性を良くすることができる。 （もっと読む）

【課題】主にアルミニウム系通常配線を有するＬＳＩの製造工程ＢＥＯＬプロセスでは、配線の信頼性に関して、ＥＭ耐性およびＳＭ耐性の向上が特に重要である。アルミニウム系配線に関する不良の中でも、配線メタル膜の膨張や欠けの発生は、ＥＭ耐性およびＳＭ耐性を大きく劣化させる要因となる。
【解決手段】本願発明は、層間絶縁膜を成膜するプラズマＣＶＤチャンバのウエハ・ステージ上に於いて、アルミニウム系配線メタル膜のパターニングの後であって層間絶縁膜の成膜前に、ウエハのデバイス面に対して、不活性ガスを主要な成分の一つとして含む雰囲気下、アルミニウム系配線メタル膜および層間絶縁膜の成膜温度よりも高いウエハ温度において、プラズマ・アニール処理を実行することにより、配線メタル層の側壁部の付着物が完全に除去され、膨張不良の原因が取り除かれ、更に、不動態化の進行、ストレス開放等により、欠け不良を抑制するものである。 （もっと読む）

【課題】ＣＭＰ法により研磨される絶縁膜の平坦性を向上する。
【解決手段】半導体基板１の主面上に形成されたＭＩＳＦＥＴＱ１を覆う層間絶縁膜９の上層に配線１０を形成するとともに、その配線１０間の間隔が広い領域にダミー配線１１を配置する。また、ダミー配線１１はスクライブ領域にも配置される。さらに、ダミー配線１１は、ボンディングパッドの周辺領域およびマーカの周辺領域には、配置されない。また、ＭＩＳＦＥＴのゲート電極と同層にダミーゲート配線を設ける。また、浅溝素子分離領域にダミー領域を向ける。これらダミー部材を設けた後に、ＣＭＰ法で絶縁膜を平坦化する。 （もっと読む）

【課題】ランド部が微細化された場合であっても、ランド部における封止絶縁層の剥離による再配線層の剥がれを抑制することが可能な半導体装置を提供する。
【解決手段】一方の主面１０ａに半導体デバイスおよび電極が設けられた半導体基板１０と、一方の主面１０ａの上に形成された層間絶縁層１１と、層間絶縁層１１上に形成された再配線層１２と、再配線層１２の上を封止する封止絶縁層１７とを有し、再配線層１２は、配線部１３の端部に形成されたランド部１４と、ランド部１４から離れてランド部１４の周囲に形成された外郭部１５とを含み、封止絶縁層１７は、ランド部１４の少なくとも一部が露出する開口部１７ａを有し、ランド部１４と外郭部１５との間隙部１６において封止絶縁層１７と層間絶縁層１１とが接合されている。 （もっと読む）

【課題】表示装置の高精細化に伴い、画素数が増加し、ゲート線数、及び信号線数が増加する。ゲート線数、及び信号線数が増加すると、それらを駆動するための駆動回路を有するＩＣチップをボンディング等により実装することが困難となり、製造コストが増大するという問題がある。
【解決手段】同一基板上に画素部と、画素部を駆動する駆動回路とを有し、画素部に酸化物半導体を用いた薄膜トランジスタを用い、さらに駆動回路の少なくとも一部の回路も酸化物半導体を用いた薄膜トランジスタで構成する。同一基板上に画素部に加え、駆動回路を設けることによって製造コストを低減する。 （もっと読む）

【課題】半導体チップのチップサイズを縮小化することができる技術を提供する。特に、ＬＣＤドライバを構成する長方形形状の半導体チップにおいて、短辺方向のレイアウト配置を工夫することにより、半導体チップのチップサイズを縮小化することができる技術を提供する。
【解決手段】ＬＣＤドライバを構成する半導体チップＣＨＰ２は、複数の入力用バンプ電極ＩＢＭＰのうち一部の入力用バンプ電極ＩＢＭＰの下層には入力保護回路３ａ〜３ｃが配置されている一方、複数の入力用バンプ電極ＩＢＭＰのうち他の一部の入力用バンプ電極ＩＢＭＰの下層には入力保護回路３ａ〜３ｃが配置されずにＳＲＡＭ２ａ〜２ｃ（内部回路）が配置されている。 （もっと読む）

【課題】生産性がよく、信頼性を向上した配線の作製方法とそれを用いた半導体装置の作製方法を提供する。
【解決手段】液滴吐出法によりゲート電極を形成する半導体装置の作製方法であって、基板上に半導体を形成し、半導体上にゲート絶縁膜を形成し、ゲート絶縁膜上に絶縁膜を形成し、絶縁膜にコンタクトホールを形成し、コンタクトホールにバリア膜として機能する金属膜をスパッタリング法または蒸着法により形成し、液滴吐出法により、コンタクトホールに銅からなる導電層をコンタクトホールを充填するように形成し、金属膜と導電層からなるゲート電極を形成する半導体装置の作製方法。 （もっと読む）

【課題】内部回路の状態を正確に判定することができる、半導体装置を提供すること。
【解決手段】半導体装置１は、基板１１上に複数の絶縁層１２１Ａ〜１２１Ｊからなる絶縁層群１２が積層されるとともに、回路形成領域Ａが形成されている。この半導体装置１は、複数の絶縁層１２１Ａ〜１２１Ｈ中に形成され、前記回路形成領域Ａを囲むように設けられた第一のシールリング１３と、この第一のシールリング１３の外側に設けられたビアチェーン１４と、ビアチェーン１４の外側に設けられるとともに、前記複数の絶縁層１２１Ａ〜１２１Ｊ中に形成され、前記回路形成領域Ａを囲むように設けられた第二のシールリング１５とを備える。 （もっと読む）