【課題】Ｃｕ配線層上にＣｕバンプを形成可能とする半導体装置を提供する。
【解決手段】半導体装置は、シリコン基板１上に形成される保護層６と、前記保護層６に形成され、前記シリコン基板１に形成される半導体素子と電気的に接続するＣｕ配線層９と、前記Ｃｕ配線層９を被覆し、前記保護層６上に形成される樹脂膜１０と、前記樹脂膜１０に形成される開口領域を介して前記Ｃｕ配線層９と接続するパッド電極１２と、前記パッド電極１２上に形成されるＣｕから成るスタッドバンプ２６とを有する。 （もっと読む）

【課題】Ｃｕ配線層上にＣｕワイヤを実装可能とする半導体装置を提供すること。
【解決手段】本発明の半導体装置は、シリコン基板１上に形成される保護層６と、前記保護層６に形成され、前記シリコン基板１に形成される半導体素子と電気的に接続するＣｕ配線層９と、前記Ｃｕ配線層９を被覆し、前記保護層６上に形成される樹脂膜１０と、前記樹脂膜１０に形成される開口領域１１を介して前記Ｃｕ配線層９と接続するパッド電極１２と、前記パッド電極１２上にワイヤボンディングされるＣｕワイヤ１４とを有し、前記Ｃｕワイヤ１４と前記Ｃｕ配線層９との間には合金層１３が配置されることを特徴とする。 （もっと読む）

【課題】 カーボンナノチューブと電極をなす金属とを強い結合力でかつ十分な密着性を持って接合できるカーボンナノチューブへの金属接合方法及びＣＮＴを用いた配線構造を提供する。
【解決手段】本発明のカーボンナノチューブへの金属接合方法は、カーボンナノチューブを成長させる工程と、成長させたカーボンナノチューブの欠陥に硫黄原子を導入する工程と、前記硫黄原子を介して、Ａｕ、Ａｇ、Ｐｔ、Ｐｄ、Ｒｕ、Ｒｈ、Ｏｓ、Ｉｒ、Ｈｇ、Ｓｉ、Ｇａ及びＡｓの中から選択された少なくとも１つの金属またはこれらの合金を接合する工程とを、含む。 （もっと読む）

【課題】集積回路の配線間に空隙を形成することにより、容量成分が低減された半導体装置の製造方法を提供する。
【解決手段】基板２０２上に第１の絶縁材が堆積され、この上に、犠牲部分を有する第２の絶縁材２３２が堆積される。上記第１および第２の絶縁層内に、導電線２１０がダマシン法により形成される。犠牲部分となる第１の絶縁材を除去するために第２の絶縁材が処理され開口部２３８が形成される。そして第１の絶縁材が除去されて、導電線間に空隙２４２が形成される。第２の絶縁材は、堆積時には不透過性であるが、処理後により透過性とし、これを介して犠牲部分を除去する。第２の絶縁材の処理はエッチングによる開口、あるいは熱感受性成分のアニールによる除去である。 （もっと読む）

【課題】配線抵抗の増加を抑えつつ、配線のエレクトロマイグレーション寿命、およびストレスマイグレーション寿命を向上させる。
【解決手段】半導体装置１００は、基板１０２上に形成された層間絶縁膜１０４に形成された凹部に、高融点金属を含むバリアメタル膜１０６と、配線金属膜１１４を構成する銅および銅とは異なる不純物金属を含むシード合金膜ならびに銅を主成分として含むめっき金属膜とを形成し、シード合金膜およびめっき金属膜を、２００℃以上、１０分以下で熱処理する第１の熱処理工程と、第１の熱処理工程の後、凹部外部に露出しためっき金属膜、シード合金膜、およびバリアメタル膜１０６を除去する工程と、シード合金膜およびめっき金属膜を熱処理する第２の熱処理工程と、を含む。 （もっと読む）

【課題】実効誘電率を低減させて、高速かつ消費電力の低い半導体装置を実現する。
【解決手段】本発明の半導体装置は、基板と、基板上に形成された層間絶縁膜５１、５２と、層間絶縁膜５１、５２に埋め込まれたＣｕ配線１と、Ｃｕ配線１上に形成された第二のバリア絶縁膜４と、を有する。第二のバリア絶縁膜４は、炭素二重結合、アモルファスカーボン構造及び窒素を含む有機シリカ膜である。 （もっと読む）

【目的】キャップ成膜時に起因するｌｏｗ−ｋ膜の絶縁性劣化を低減する半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程（Ｓ１０４）と、前記絶縁膜上に絶縁材料を用いたキャップ膜を形成する工程（Ｓ１０６）と、前記キャップ膜を形成した後に、前記キャップ膜を介して前記前記キャップ膜の下層のシリル化処理を行なう工程（Ｓ１０８）と、前記シリル化処理の後、エッチング法を用いて、前記キャップ膜上から前記絶縁膜内へと続く開口部を形成する工程（Ｓ１１４）と、前記開口部に導電性材料を堆積させる工程（Ｓ１２４）と、を備えたことを特徴とする。 （もっと読む）

【課題】Ｃｕ配線層上にＣｕワイヤを実装可能とする半導体装置を提供すること。
【解決手段】本発明の半導体装置は、シリコン基板１上に形成される保護層６と、前記保護層６に形成され、前記シリコン基板１に形成される半導体素子と電気的に接続するＣｕ配線層９と、前記Ｃｕ配線層９を被覆し、前記保護層６上に形成される樹脂膜１０と、前記樹脂膜１０に形成される開口領域１１を介して前記Ｃｕ配線層９と接続するパッド電極１２と、前記パッド電極１２上にワイヤボンディングされるＣｕワイヤ１３とを有することを特徴とする。 （もっと読む）

【課題】電極パッドの損傷を抑制することができる半導体装置を提供する。
【解決手段】半導体基板１１と、半導体基板１１の上方に形成された電極パッド３０とを有し、電極パッド３０は、第１の融点温度を有する材料からなる第１の層３２と、第１の層３２上に位置するとともに外に向けて表出し、第１の融点温度よりも高い第２の融点温度を有する材料からなる第２の層３３とを含むことを特徴とする。これにより、外部から電極パッド３０への圧力により第１の層３２に達する傷ができても、必要に応じて第１の融点以上の温度で加熱することにより電極パッド表面の平坦性を修復することができる。 （もっと読む）

【課題】パワーＭＯＳＦＥＴにおいては、アルミニウム系ソース電極下のアルミニウム拡散バリア・メタル膜として、チタンおよび窒化チタンからなるチタン系バリア・メタル膜が広く使用されている。しかし、本願発明者らが検討したところによると、チタン系バリア・メタル膜を使用すると、ウエハの反りが増大して、ウエハ・ハンドリングが困難となり、ウエハ割れやウエハ欠け等の問題が不可避となることが明らかとなった。この傾向は、最小寸法が０．３５マクロ・メートル以下の製品において特に顕著である。
【解決手段】本願発明は、アルミニウム系メタル層と下層のシリコン系半導体層の間のバリア・メタル層として、タングステン系バリア・メタル膜（ＴｉＷ等のタングステンを主要な成分とする合金膜）をスパッタリング成膜によって形成する際、スパッタリング成膜チャンバの気圧を１．２パスカル以下とするものである。 （もっと読む）

【課題】配線層にスリットを設けたり、下層に位置する配線層にライン幅及びスペース間隔の比率を制限したりすることなく、ＳＯＧ膜を含む層間絶縁膜におけるクラックの発生を防止する。
【解決手段】下地絶縁膜３上に第１配線層５が形成されている。下地絶縁膜３上及び第１配線層５上に第１層間絶縁膜７が形成されている。回転塗布法及びエッチバック処理により第１層間絶縁膜７上に第２層間絶縁膜９が形成されている。第１層間絶縁膜７上及び第２層間絶縁膜９上に第３層間絶縁膜１１が形成されている。第３層間絶縁膜１１上に第２配線層１３が形成されている。第１配線層５のうち幅寸法が１０.０μｍ以上の幅広第１配線層５に対して、第２配線層１３のうち幅寸法が１０.０μｍ以上の幅広第２配線層１３は、上方から見て、幅広第１配線層５と１.０μｍ以上の重なりをもって配置されているか、幅広第１配線層５とは２.０μｍ以上の間隔を設けて配置されている。 （もっと読む）

【課題】保護素子としてＳＢＤを搭載したＭＯＳＦＥＴにおいては、ＳＢＤの特性を確保するためアルミニウム・ソース電極下のアルミニウム拡散バリア・メタル膜として、ＴｉＷ（タングステンを主要な成分とする合金）膜が使用される。しかし、本願発明者らが検討したところによると、タングステン系バリア・メタル膜はＴｉＮ等のチタン系バリア・メタル膜と比べて、バリア性が低い柱状粒塊を呈するため、比較的容易にシリコン基板中にアルミニウム・スパイクが発生することが明らかとなった。
【解決手段】本願発明は、アルミニウム系メタル層と下層のシリコン系半導体層の間のバリア・メタル層として、タングステン系バリア・メタル膜をスパッタリング成膜によって形成する際、その下層をウエハ側にバイアスを印加したイオン化スパッタにより成膜し、上層をウエハ側にバイアスを印加しないスパッタにより成膜するものである。 （もっと読む）

【課題】多孔質シリカ膜で構成される低誘電率絶縁膜の疎水性を改善すると共に、空孔径を所定の範囲に制御することによって、比誘電率の低減、リーク電流の低減、および機械的強度の向上を図る。
【解決手段】基板上に多孔質シリカ膜形成用原料を塗布する工程と、多孔質シリカ膜形成用原料が塗布された基板を水を添加しない有機アミン蒸気雰囲気中に暴露する気相処理工程と、を含む多孔質シリカ膜からなる低誘電率絶縁膜の作製方法。 （もっと読む）

【課題】酸化物半導体層を用いた薄膜トランジスタにおいて、酸化物半導体層とソース電極層又はドレイン電極層との間のコンタクト抵抗を低減し、電気特性を安定させた薄膜トランジスタを提供する。
【解決手段】酸化物半導体層を用いた薄膜トランジスタにおいて、酸化物半導体層の上に高抵抗領域及び低抵抗領域を有するバッファ層を形成し、酸化物半導体層とソース電極層又はドレイン電極層とがバッファ層の低抵抗領域を介して接触するように薄膜トランジスタを形成する。 （もっと読む）

【課題】ゲート電極部と容量コンタクトプラグとのショートを防止する。
【解決手段】複数のゲート電極部１０と該ゲート電極部１０間を接続する配線部との上に、耐エッチング膜１７を備えたゲートハードマスク２０を形成後、前記配線部上の前記耐エッチング膜１７を除去する。これにより、ＣＭＰ処理を経てコンタクトプラグ２２を形成し、さらに、エッチングにより容量コンタクトホール２４を開口して容量コンタクトプラグ２５を形成した場合に、ゲート電極部１０と容量コンタクトプラグ２５とのショートを防止することができる。 （もっと読む）

【課題】
使用現場で使用者や顧客の要望に応じて、回路システムを形成することのできる薄膜トランジスタ装置およびその製造方法を提供する。
【解決手段】
薄膜トランジスタ装置において、ＴＦＴにより構成した複数の集積回路ブロック１，２と、これらの集積回路ブロックを相互に接続するための網目状に交差したマトリックス配線３、４、５、６を設ける。相互の集積回路ブロック間の接続は、使用現場で使用者や顧客の要望に応じて導電性材料を印刷等により、マトリックス配線の各々の配線交差部に選択的に設けることにより行い、所望の回路システムを構成する。 （もっと読む）

【課題】外部から侵入する水分に起因した再配線どうしのショートが防止された半導体装置を提供する。
【解決手段】本発明の半導体装置１０は、半導体基板１２と、半導体基板１２上に形成された第１樹脂層３０と、第１樹脂層３０の上面に形成されてパッド部４４を構成する再配線４８と、この再配線４８および第１樹脂層３０の上面を被覆する第２樹脂層３２とを備えている。そして、パッド部４４は、第２樹脂層の開口部１３から露出する露出領域４４Ａと、第２樹脂層３２により被覆される被覆領域４４Ｂとから成り、この被覆領域４４Ｂの幅（Ｌ１）を１０μｍ以上としている。 （もっと読む）

【課題】疎水性機能を損なうことなく、かつ比誘電率への影響が小さく、機械的特性の向上を可能とする疎水性多孔質ＳＯＧ膜の作製方法の提供。
【解決手段】ＳＯＧ膜の熱処理を酸素含有ガスの存在下で行って疎水性多孔質ＳＯＧ膜を作製する。この熱処理を、そのプロセスの所定の時期に導入した酸素分圧５Ｅ＋３Ｐａ以上の酸素含有ガス中で、３００℃〜１０００℃の温度で行う。 （もっと読む）

【課題】第１回路と第２回路の信号電圧が異なる場合でも、第１回路と第２回路の間の絶縁を容易に確保することができるようにする。
【解決手段】半導体チップ１０は、第１回路１００、及び第１インダクタ３０２を有している。半導体チップ２０は、第２回路２００、及びチップ側接続端子５４５を有している。 配線基板６０は、半導体チップ１０上から半導体チップ２０に渡って取り付けられている。配線基板６０は、第２インダクタ３０４、及び基板側接続端子６１０を有している。第２インダクタ３０４は第１インダクタ３０２の上方に位置している。チップ側接続端子５４５と２つの基板側接続端子６１０は、第１ハンダボール７００を介して接続している。 （もっと読む）

【課題】最新の０．１５μｍパワーＭＯＳＦＥＴにおいては、微細化によるセル・ピッチの縮小のためトレンチ部（ソース・コンタクト用の溝）において、アルミニウム・ボイド（アルミニウム系電極内に形成されるボイド）が多発することが、本願発明者らによって明らかにされた。この欠陥の発生は、主にアスペクト比が前世代の０．８４から一挙に２．８に上昇したことによると考えられる。
【解決手段】本願の一つの発明は、アスペクト比の大きい繰り返し溝等の凹部をアルミニウム系メタルで埋め込む際に、アルミニウム系メタル・シード膜の形成から埋め込みに至るまで、イオン化スパッタリングにより、実行するものである。 （もっと読む）