【課題】薄膜回路の下方に外部と接続するための電極を容易に形成できる薄膜回路部品の
構造及び薄膜回路部品の作製方法を提供することを課題とする。
【解決手段】第１の絶縁膜と、第１の絶縁膜の一方の面上に形成された薄膜回路と、薄膜
回路上に形成された第２の絶縁膜と、第２の絶縁膜上に形成された電極と、電極上に形成
された樹脂膜とを有する積層物を形成し、積層物の第１の絶縁膜の他方の面側に、電極と
重なるように導電膜を形成し、導電膜にレーザーを照射する。 （もっと読む）

【課題】半導体層を用いた素子を配線層間に形成し、かつ、ゲート電極の材料を、配線の材料以外の導電体にする。
【解決手段】第１配線層１５０の表層には、第１配線２１０が埋め込まれている。第１配線２１０上には、ゲート電極２１８が形成されている。ゲート電極２１８は、第１配線２１０に接続している。ゲート電極２１８は、第１配線２１０とは別工程で形成されている。このため、ゲート電極２１８を第１配線２１０とは別の材料で形成することができる。そしてゲート電極２１８上には、ゲート絶縁膜２１９及び半導体層２２０が形成されている。 （もっと読む）

【課題】埋込ワード線の高さにばらつきのない半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、複数の素子分離領域を形成すると共に、素子分離領域間に素子形成領域を形成する工程と、素子形成領域に交差する第１の方向に延在するゲート電極溝を形成する工程と、ゲート電極溝の内壁にゲート絶縁膜を形成する工程と、ゲート電極溝の内壁にゲート絶縁膜を介して第1導電膜を形成する工程と、ゲート電極溝内を埋め込むように第２導電膜を形成する工程と、第２導電膜上に平坦化膜を形成する工程と、第２導電膜が露出するように平坦化膜をエッチングして除去する第1のエッチング工程と、第２導電膜がゲート電極溝の下部に残留するように第２導電膜をエッチングする第２のエッチング工程と、第1導電膜が前記ゲート電極溝の下部に残留するように第1導電膜をエッチングする第３のエッチング工程と、を有することを特徴とする。 （もっと読む）

【課題】多孔質低誘電率絶縁膜が用いられていても、絶縁破壊耐性に優れた配線構造の半導体装置を提供する。
【解決手段】ＣＭＰ処理工程を経て配線膜が構成される半導体装置の製造方法であって、ＣＭＰ処理によって汚染された多孔質低誘電率絶縁膜に対して、酸処理、アニール処理、あるいは汚染個所の清浄化処理工程を施し、前記多孔質低誘電率絶縁膜表面の有機成分量、水分量、銅、ナトリウム、カリウム等の残存量を規定値以下に低減する。 （もっと読む）

【課題】装置の信頼性や、製品の歩留まりなどを向上させる。
【解決手段】第１の開口と第２の開口との内部に金属材料を埋め込んで第１プラグと第２プラグとを設けると共に、第１プラグと第２プラグとの間を接続する接続配線を設けることで、接続導電層を形成する。そして、接続導電層において接続配線の上面を被覆するようにパッシベーション膜を形成する。このパッシベーション膜の形成工程では、高密度プラズマＣＶＤ法などのように埋め込み性に優れた成膜法で、ＳｉＯ_２などの絶縁膜を成膜することによって、パッシベーション膜を形成する。 （もっと読む）

【課題】チャネル形成領域に対しトランジスタの電流駆動能力を向上させる方向に応力をかけ、さらに電流駆動能力が向上し、性能が向上された半導体装置を提供する。
【解決手段】半導体基板１ａの活性領域１ｃが素子分離絶縁膜２で区画され、チャネル形成領域、ゲート絶縁膜、ゲート電極８ａ、ソース・ドレイン領域及び被覆応力膜を有するＮＴｒを有し、ソース・ドレイン領域の両側部に位置する素子分離絶縁膜２ａの表面は、ソース・ドレイン領域の表面より低い位置に形成されており、ゲート電極８ａ、活性領域１ｃ、及び表面がソース・ドレイン領域の表面より低い位置に形成された素子分離絶縁膜２ａを被覆して、チャネル形成領域に対し引張応力を印加する被覆応力膜が形成されている構成とする。 （もっと読む）

【課題】縦型トランジスタのＴＤＤＢ耐性を向上させ、かつ、閾値電圧がばらつくことも抑制する。
【解決手段】ゲート電極１２０の上端は、半導体基板１００の表面よりも下に位置している。絶縁層３４０は、ゲート電極１２０上及びその周囲に位置する半導体基板１００上に形成されている。絶縁層３４０は、第１絶縁膜３４２及び低酸素透過性絶縁膜３４４を有している。第１絶縁膜３４２は、例えばＮＳＧ膜であり、低酸素透過性絶縁膜３４４は、例えばＳｉＮ膜である。さらに、低酸素透過性絶縁膜３４４上には、第２絶縁膜３４６が形成されている。第２絶縁膜３４６は、例えばＢＰＳＧ膜である。絶縁層３４０を形成した後、酸化雰囲気で処理することにより、縦型ＭＯＳトランジスタ２０のＴＤＤＢ耐性が向上する。また、絶縁層３４０が低酸素透過性絶縁膜３４４を有することにより、縦型ＭＯＳトランジスタ２０の閾値電圧がばらつくことを抑制できる。 （もっと読む）

【課題】配線間の間隙又は配線の下面と基板の上面との間隙に、絶縁膜を埋設することが困難であった。
【解決手段】半導体装置１００の製造方法は、次の工程を含む。すなわち、基板上に絶縁層（絶縁層１０６）を形成する工程。絶縁層１０６の一部を選択的に除去して凹部（配線溝１０７及び配線溝１１０）を形成し、当該凹部内にバリアメタル膜１１２と金属膜１１４とをこの順で埋め込むことにより配線（配線１１５ａ、１１５ｂ）を形成する工程。配線（配線１１５ａ、１１５ｂ）を残しつつ、絶縁層１０６を除去する工程。絶縁層１０６を除去する前記工程後、下記の溶液を用いて、配線（配線１１５ａ、１１５ｂ）の周囲を埋設する層間絶縁層１１８を形成する工程。溶液は、シラン化合物と、界面活性剤からなるポロジェンと、シラン化合物の溶質濃度の増加に応じて、アルコールと比較して、シラン化合物を表面に析出させやすく、かつ増粘しにくいシーター溶媒（アルコール及び水を除く）と、を含むことにより特定される。 （もっと読む）

【課題】層間絶縁膜のコンタクトホールの内部にコンタクト用導電膜および埋め込み膜を設けた場合でも、コンタクトホールの外部で画素電極とコンタクト用導電膜とを確実に導通させることができる電気光学装置の製造方法を提供すること。
【解決手段】電気光学装置１００を製造するにあたって、層間絶縁膜４５上にコンタクトホール４５ａの底部４５ｅおよび内壁４５ｆに重なるコンタクト用導電膜９０をＩＴＯ膜により形成した後、コンタクトホール４５ａの内部を埋める埋め込み膜４８をシリコン酸化膜により形成し、その後、埋め込み膜４８に対して反応性イオンエッチングを行い、コンタクト用導電膜９０を露出させる。また、コンタクトホール４５ａの内部には埋め込み膜４８を残す。その際、埋め込み膜４８とコンタクト用導電膜９０とのエッチング選択比を利用して埋め込み膜４８を選択的に除去してコンタクト用導電膜９０を露出させる。 （もっと読む）

【課題】電解めっき法によるＣｕ膜の確実に析出させる。
【解決手段】抑制剤と促進剤を添加しためっき液とシリコン基板の相対速度が１００ｍ／分以上になる速度でシリコン基板を回転させながら、シリコン基板をめっき槽に浸漬させる。抑制剤の分子がシード層の表面に吸着し、シード溶解が抑制される。導電膜を成長させるときは、シリコン基板とめっき液の相対速度が３０ｍ／分以下になる速度でシリコン基板を回転させながら、シリコン基板とアノード電極の間に通電する。ボトムアップ成長が促進され、配線溝内での空孔の形成が防止される。 （もっと読む）

【課題】 半導体装置全体の応力緩和を実現すると共に、応力制御するための特別な構造が不要となり、装置の設計自由度も確保することができる半導体装置及びその製造方法を提供する。
【解決手段】 半導体装置１において、シリコン基板２とその上部に形成される金属配線層との絶縁を確保するために形成される絶縁部５を二層（第一絶縁部５ａ、第二絶縁部５ｂ）に分離し、その一部に他の成膜工程で発生する残留応力と逆方向の残留応力を持たせることにより、半導体装置全体に作用する残留応力を低減する。 （もっと読む）

【課題】基板のエッジ部分での膜剥がれを防止し、半導体装置を効率良く製造する。
【解決手段】基板１の上方に低誘電体膜３１を形成する際に、基板１のエッジ部分１Ａをエッジカット工程にて洗い流すことで段差部３１Ａが形成される。低誘電体膜３１に配線溝４１を形成した後、導電膜４３を埋め込む。基板１のエッジ部分１Ａの導電膜４３を洗い流すと、導電膜４３が埋め込まれていない配線溝４１Ａが形成される。配線溝４１Ａを保護フィルム５１で覆ってから、ＣＭＰ法にて余分な導電膜４３を除去する。この後、保護フィルム５１を基板１から取り外す。 （もっと読む）

【課題】ダイシング工程で発生する膜剥離やクラックがチップ内部に伝播するのを防ぐ。
【解決手段】半導体装置１００は、基板１０２と、ビア層１３０および配線層１３２が形成される素子形成領域であるチップ内部２０２と、平面視においてチップ内部２０２を囲むようにチップ内部２０２の外周に形成されたシールリング部２０４と、を含む。シールリング部２０４において、シールリングは、平面視においてチップ内部２０２を囲むように形成された貫通孔１２２ａを有する第１のメタル層１２２と、第１のメタル層１２２上に第１のメタル層１２２に接して形成された第２のメタル層１２４と、を含み、第１のメタル層１２２の貫通孔１２２ａの下部分には絶縁性材料（層間絶縁膜１０６）が形成され、貫通孔１２２ａの上部分には第２のメタル層１２４を構成するメタル材料がくい込んで形成される。 （もっと読む）

【課題】半導体基板の転移を防止しつつ、絶縁膜の埋め込み性を確保するとともに、エッチング耐性を向上させる。
【解決手段】シリコン含有無機ポリマー膜８にアルカリ金属元素またはアルカリ土類金属元素を含有させ、塗布法などの方法にてトレンチ６内に埋め込まれるようにしてシリコン含有無機ポリマー膜８をライナー膜７上に形成し、水蒸気を含む雰囲気中でシリコン含有無機ポリマー膜８の酸化処理を行うことにより、シリコン含有無機ポリマー膜８をシリコン酸化膜９に変化させる。 （もっと読む）

【課題】公知のプロセスよりも高速であり、充てんされたビアにボイド、凹み又はキーホールを残さず、製造の費用効果が高い、改善された方法を提供する。
【解決手段】第１の表面２１４及び対向する第２の表面２１６を有する基板２１２を設け、基板の第１の表面に部分的にのみ前記基板の中に広がる少なくとも１つのブラインドビア２１８を形成する。酸化材料によって前記少なくとも１つのブラインドビアの表面をパッシベーションし、少なくとも一つのブラインドビアの酸化材料の表面に銅を含むシード材料２２８を、シード材料を前記少なくとも一つのブラインドビアの内部に閉じ込め、かつ、基板の前記第１の表面を露出させるように形成する。シード材料の上に導電性材料２３０を前記少なくとも一つのブラインドビアを充填するように無電解めっきし、少なくとも一つのブラインドビアの導電性材料を露出させるために基板の前記第２の表面に研磨平坦化を実施する。 （もっと読む）

【課題】半導体基板を貫通する貫通電極の周囲に形成される環状の絶縁分離部において、絶縁分離部を構成する酸化膜の応力により絶縁分離部周囲の半導体基板が変形する。
【解決手段】絶縁分離部の基板側に深さ方向に圧縮応力を与える第１の膜４を形成し、第１の膜４上に深さ方向に引張応力を与える第２の膜６膜を形成し、その際、第１及び第２の膜の膜厚を圧縮応力と引張応力とがほぼ釣り合うように調整する。 （もっと読む）

【課題】半導体装置において、高電圧の配線層とその下方を横切るように配置された抵抗層との間の絶縁膜の耐圧を確保し、この配線層と抵抗層との間で破壊が起きるのを抑制することを目的とする。
【解決手段】第１半導体領域１０に接続され第２半導体領域１１上を通過するように第３配線層２２が配置されている。第３配線層２２と第２半導体領域１１との間に配置される絶縁膜１４内には、一端が第３配線層２２に接続されると共に、他端が第１半導体領域１１よりも電位の低い制御端子１２に接続され、且つ第３配線層２２とＳＯＩ層２との間において第３配線層２２を少なくとも１回以上横切る構成で抵抗層２５が配置されている。この抵抗層２５は、第３配線層２２を横切る部位の上面が他の部位よりも下方位置となるように段差状に形成されている。 （もっと読む）

【課題】デュアルダマシン法を用いて層間絶縁膜内にＣｕ配線を形成する際、硬度が低い層間絶縁膜および硬度が高い層間絶縁膜のそれぞれに形成されたビアホール内に配線材料を良好に埋め込むことができるようにする。
【解決手段】第２層間絶縁膜１７には、配線溝３０ａとビアホール２８ａとが形成されている。また、ビアホール２８ａの開口部には、第２層間絶縁膜１７を斜め下方に後退（リセス）させることによって、テーパ状の断面形状を有するリセス部３１が形成されている。これにより、ビアホール２８ａの開口部の直径は、開口部よりも下方の領域の直径に比べて大きくなり、ビアホール２８ａの直径が微細な場合であっても、ビアホール２８ａの内部に配線材料を良好に埋め込むことができる。 （もっと読む）

【課題】カーボンナノチューブを用いた特性が良好な半導体基板、その製造方法、および電子装置を提供することにある。
【解決手段】
本発明の一態様による半導体基板は、一主面に下部電極を有する基板と、前記基板上の前記下部電極以外の部分に設けられた層間絶縁膜と、前記下部電極の上に設けられた触媒層と、前記触媒層上に設けられ、前記下部電極の一主面に垂直な方向に延伸する複数のカーボンナノチューブと、前記カーボンナノチューブ上に設けられ、前記下部電極と対向する上部電極と、前記触媒層および前記カーボンナノチューブの前記触媒層側の端部を覆う第１の埋め込み膜と、前記カーボンナノチューブの他端部の間に満たされ、前記第１の埋め込み膜よりも高密度のである第２の埋め込み膜と、を有する。 （もっと読む）

【課題】半導体基体同士が張り合わされた構成を有する半導体装において、接合精度の向上を可能とする。
【解決手段】第１半導体基体３１と、第２半導体基体４５とを備え、第１半導体基体３１の第１主面３１Ａ側と、第２半導体基体４５の第１主面４５Ａ側が接合されている。そして、第１半導体基体３１の第１主面３１Ａ側、第２半導体基体４５の第１主面４５Ａ側、第１半導体基体３１の第２主面３１Ｂ側、及び、第２半導体基体４５の第２主面４５Ｂ側から選ばれる少なくとも１つ以上に形成されている反り補正層１３，１４を備える半導体装置７９を構成する。 （もっと読む）