【課題】 半導体基板上に引っ張り応力を有する層間絶縁膜や配線用金属膜等の形成された半導体装置において、ウェハの反りを抑制できる半導体装置を提供する。
【解決手段】 半導体素子が形成された半導体基板１０と、半導体基板１０上に堆積された１または複数層の配線用金属膜１６ａ、１６ｂ、１８を備えてなる半導体装置であって、１または複数層の配線用金属膜の内、１つの配線用金属膜の堆積によって生じるウェハ反り量の絶対値が最大となる第１配線用金属膜１８の下層側及び上層側の少なくとも何れか一方側に、ウェハ反り量を緩和する応力緩和膜１７を備え、応力緩和膜１７が圧縮応力を有し、第１配線用金属膜１８が引っ張り応力を有し、応力緩和膜１７の堆積によって生じるウェハ反り量の絶対値が、第１配線用金属膜１８の堆積によって生じるウェハ反り量の絶対値より小さい。 （もっと読む）

歪みSiN膜及び該歪みSiN膜を含む半導体デバイスの作製方法。当該方法は、シリコン先駆体を含む気体に前記基板を曝露する工程、第1レベルのプラズマ出力のプラズマ源によって励起されて前記シリコン先駆体と第1反応特性で反応する窒素先駆体を含む気体に前記基板を曝露する工程、及び、前記第1レベルとは異なる第2レベルのプラズマ出力のプラズマ源によって励起されて前記シリコン先駆体と第2反応特性で反応する窒素先駆体を含む気体に前記基板を曝露することで、前記の基板上に作製されたシリコン窒化物膜の特性が前記歪みSiN膜を供するように変化する、工程を有する。
（もっと読む）

【課題】低誘電率且つ化学的に安定なフッ素系薄膜を成膜することができるフッ素系薄膜の成膜方法及び該成膜方法を用いた半導体装置の製造方法の提供。
【解決手段】本発明のフッ素系薄膜の成膜方法は、基板上にフッ素系樹脂からなる薄膜を成膜するフッ素系薄膜の成膜方法であって、前記基板上にガスを照射するガス照射工程と、前記フッ素系樹脂をプラズマ化するプラズマ化工程とを含む。イオン化蒸着法、イオンプレーティング法、レーザアブレション法、イオンビームスパッタ法から選択される少なくとも１種によりフッ素系樹脂からなる薄膜を成膜する態様等が好ましい。 （もっと読む）

【課題】最下層配線に埋め込み配線を有する半導体装置の信頼性を向上させる。
【解決手段】
半導体基板１の主面にＭＩＳＦＥＴＱｎ，Ｑｐが形成され、その主面上に絶縁膜１０，１１が形成されている。絶縁膜１０，１１にはコンタクトホール１２が形成されてプラグ１３が埋め込まれている。プラグ１３が埋め込まれた絶縁膜１１上には、絶縁膜１４，１５，１６が形成され、絶縁膜１４，１５，１６に開口部１７が形成されて配線２０が埋め込まれている。絶縁膜１５は、開口部１７を形成するために絶縁膜１６をエッチングする際のエッチングストッパ膜であり、シリコンと炭素を含有する。絶縁膜１１は吸湿性が高く、絶縁膜１５は耐湿性が低いが、それらの間に絶縁膜１４を介在させ、絶縁膜１４を絶縁膜１１よりもＳｉ（シリコン）原子の数密度が大きな膜とすることで、電気的に弱い界面が形成されるのを防止する。 （もっと読む）

【課題】比較的低温で成膜しても含有する炭素濃度を多くさせてクリーニング時のエッチングレートを比較的小さくでき、もってクリーニング時の膜厚の制御性を向上させることができる成膜方法を提供する。
【解決手段】被処理体Ｗが収容されて真空引き可能になされた処理容器４内に、シラン系ガスと窒化ガスと炭化水素ガスとを供給して前記被処理体の表面にＳｉＣＮ膜よりなる薄膜を形成する成膜方法において、前記シラン系ガスと前記窒化ガスと前記炭化水素ガスとをそれぞれ一定の供給期間でパルス状に供給する供給工程と供給を停止する停止工程とよりなる１サイクルを複数回繰り返し実行してプラズマを用いることなく前記薄膜を形成する。これにより、比較的低温で成膜しても含有する炭素濃度を多くさせてクリーニング時のエッチングレートを比較的小さくでき、もってクリーニング時の膜厚の制御性を向上させる。 （もっと読む）

【課題】半導体装置の製造工程において、フッ素、ＨＦまたは低分子のフルオロカーボン類の脱離が少なく、上に積層する膜との密着性が優れた絶縁膜の形成方法、およびその形成方法を用いて形成された半導体装置を提供する。
【解決手段】基板上にフルオロカーボン膜を形成する工程、および、その表面と、酸素、オゾン、一酸化炭素、二酸化炭素および亜酸化窒素などの酸化性ガスを含む処理ガス、とを接触させる工程を有する絶縁膜の形成方法。 （もっと読む）

【課題】半導体装置の製造工程において、フッ素、ＨＦ、または、低分子のフルオロカーボン類の脱離が少なく、上に積層する膜との密着性が優れた絶縁膜の形成方法、およびその形成方法を用いて形成された半導体装置を提供する。
【解決手段】基板上にフルオロカーボン膜を形成する工程、および、その表面と、ＳＦ₆、ＮＦ₃、ＳｉＦ₄、ＰＦ₅およびＢＦ_３などの無機フッ化ガスを含む処理ガスとを接触させる工程を有する絶縁膜の形成方法。 （もっと読む）

【課題】新規な特徴を有する半導体装置とその製造方法を提供すること。
【解決手段】シリコン基板１０の上方に第１絶縁膜２５を形成する工程と、第１絶縁膜２５の所定の深さに不純物をイオン注入することにより、第１絶縁膜２５に不純物層２２を形成する工程と、不純物層２２を形成した後、第１絶縁膜をアニールすることにより、不純物層２２をバリア絶縁膜２３に改質する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】半導体集積回路におけるコンタクトホールのような微細穴パターンを形成する場合に、形状を精度良くパターニングし且つ加工すること。
【解決手段】コンタクトホールを形成するためにハードマスクを作製する。このハードマスクはそれぞれ別のフォトリソグラフィ工程により作製され、素子形成領域１７と平行な方向に形成された第１のハードマスク３２と、素子形成領域１７と交差する方向に形成された第２のハードマスク３４との重ね合わせで構成されている。第１のハードマスク３２と第２のハードマスク３４はストライプ状の開口を有し、その交差部にコンタクトホールの開口が形成される。このような二回露光二回加工プロセスにより作製されるハードマスクを用いることで、穴状のパターンのレチクルでパターニングを行うよりも微細でより忠実なコンタクトホールの加工が可能となる。 （もっと読む）

【課題】低誘電率、高強度、高耐熱性を具備する薄膜を得ること及びその製造方法を提供する。
【解決手段】下記式（１）、（２）及び（３）で表される多環脂環式化合物から選ばれる１種類以上の多環脂環式化合物を前駆体物質とする薄膜であり、多環脂環式化合物をプラズマ重合法により薄膜とする製造方法であり、低誘電率、高強度、高耐熱性を備えた薄膜となり、ＣＰＵ、ＤＲＡＭ、フラッシュメモリ等の半導体装置、薄膜上にパターン形成し、回路を描いて作製された薄膜トランジスタに代表される情報処理用小型電子回路装置、高周波通信用電子回路装置等の電子回路装置、画像表示装置、表面保護膜、光学膜等として使用することができる。
（もっと読む）

【課題】ＭＯＳトランジスタを構成する材料によって熱処理温度が制限される半導体装置の層間絶縁膜の形成において、ＣＭＰ平坦化処理工程でスクラッチの発生を抑制することが可能な比較的低温のプロセスで形成されるＯ₃／ＴＥＯＳ系の熱−ＵＳＧ膜からなる層間絶縁膜を有する半導体装置の製造方法を得ること。
【解決手段】ソース／ドレイン領域となる拡散層１６および／またはゲート電極１３上にシリサイド膜１４，１７を有する電界効果型トランジスタがシリコン基板１上に形成された半導体基材上に、熱ＣＶＤ法によって不純物が導入されていないシリコン酸化膜からなる層間絶縁膜２２を形成する工程と、シリサイド膜１４，１７に影響を与えない程度の温度で、シリコン酸化膜中に混入したガス状反応生成物を除去する工程と、を含む。 （もっと読む）

【課題】ボロン漏れの抑制とリーク電流増加の抑制とを同時に実現可能な、絶縁膜及びこの絶縁膜を備えた半導体装置と、絶縁膜の製造方法及び半導体装置の製造方法を提供する。
【解決手段】微結晶組織からなるハフニウム含有窒化シリコン酸化物層３ａと、非晶質組織からなるハフニウム含有窒化シリコン酸化物層３ｂとが半導体基板２上に積層されてなる積層膜からなり、積層膜の窒素濃度が１５原子％以上４０原子％以下の範囲であることを特徴とする半導体装置用の絶縁膜積層体３を採用する。 （もっと読む）

【課題】ゲート電極の上方に層間絶縁層を形成するときに、ゲート電極に対向する基体の部分が酸化されることが無い、絶縁ゲート電界効果トランジスタの製造方法を提供する。
【解決手段】絶縁ゲート電界効果トランジスタの製造方法は、（ａ）ソース／ドレイン領域１３、チャネル形成領域１２、チャネル形成領域１２上に形成されたゲート絶縁膜３０、ソース／ドレイン領域１３を覆う絶縁層２１、及び、チャネル形成領域１２の上方の絶縁層２１の部分に設けられたゲート電極形成用開口部２２を備えた基体を準備し、（ｂ）ゲート電極形成用開口部２２内を導電材料層３１，３２で埋め込むことでゲート電極２３を形成し、次いで、（ｃ）絶縁層２１を除去し、その後、（ｄ）全面に、第１の層間絶縁層４１、第２の層間絶縁層４２を、順次、成膜する工程を備え、前記工程（ｄ）において、酸素原子を含まない成膜雰囲気中で第１の層間絶縁層４１を成膜する。 （もっと読む）

【課題】多孔質低誘電率層を形成する方法が、記載されている。
【解決手段】ＣＶＤプロセスは、基板に導入され、ここで、枠体前駆体及びポロゲン前駆体は供給される。枠体前駆体の供給の終了期間において、ＣＶＤプロセスの生成物の密度と否定的に相関している少なくとも一つの堆積パラメータの値は、減少する。 （もっと読む）

【課題】 極めて低い誘電率を有するホウ素炭素窒素膜を成膜することができる
成膜装置を提供すること。
【解決手段】 成膜室１内にプラズマを生成するプラズマ生成手段２と、窒素、ホウ素および炭素材料を導入する導入手段５，９，１０と、プラズマの下部または内部に基板６１を保持する手段６と、基板保持部を昇温する昇温手段７とを備えることを特徴とする成膜装置。 （もっと読む）

【課題】Ｃｕの拡散を防止することができ、かつ、層間の誘電率が高くなることを抑制することができる半導体装置およびその製造方法を提供すること。
【解決手段】 ウエハＷにＣｕ配線層６を形成し、Ｃｕ配線層６の上に、炭化水素ガスを含む処理ガスを用いたＣＶＤによりＣｕ拡散バリアとしてアモルファスカーボン膜７を成膜し、その上にＬｏｗ−ｋ膜８を形成する。 （もっと読む）

自己制限プロセスシーケンスによって窒化アルミニウム層（１０６）を形成することにより、銅系メタライゼーション層の界面特性を大幅に改善できる一方で、層スタックの全体的な誘電率を低いレベルに保つことができる。
（もっと読む）

【課題】半導体基板としてのシリコンに形成されるｐ型ＭＯＳＦＥＴにストレスの影響を与え難い結晶方向が［１００］方向のチャネルを形成することができる４５度ノッチウエハを使用してもｎ型ＭＯＳＦＥＴに有利なストレスをかけることができる半導体装置を提供する。
【解決手段】半導体基板１に形成された少なくとも１つのＭＯＳＦＥＴと、半導体基板１上にこのＭＯＳＦＥＴを被覆するように形成されたコンタクトストップライナ膜７とを備えている。コンタクトストップライナ膜７は窒素濃度が互いに異なる複数層のシリコン窒化膜から構成されている。シリコン半導体基板に形成されるｐ型ＭＯＳＦＥＴにストレスの影響を与え難い結晶方向が［１００］方向のチャネルを形成することができる４５度ノッチウエハを使用してもｎ型ＭＯＳＦＥＴに有利な高いストレスをかけることができる。 （もっと読む）

【課題】 基板上の膜を処理する方法の提供。
【解決手段】 一態様において、方法は、シリコンと、炭素とを含み、所望により酸素及び/又は窒素を含んでもよい薄層を膜上に堆積させることによりフォトレジストが膜から除去された後のパターン形成された低誘電率膜を処理するステップを含む。薄層は、パターン形成された低誘電率膜に炭素を多く含む疎水性表面を与える。薄層は、また、続いての湿式洗浄プロセスと、低誘電率膜上に続いて堆積される層の前駆物質による浸透から低誘電率膜を保護する。 （もっと読む）

【課題】比誘電率を低く抑えながら、弾性率が高く、また熱収縮率が小さいアモルファスカーボン膜及びその膜を備えた半導体装置、並びにアモルファスカーボン膜を成膜する技術を提供する。
【解決手段】成膜時にＳｉ（シリコン）の添加量を制御しながらアモルファスカーボン膜を成膜しているので、比誘電率を３．３以下の低い値に抑えながら、弾性率が高く、また熱収縮率の小さいアモルファスカーボン膜を得ることができる。従ってこのアモルファスカーボン膜を、半導体装置を構成する膜として用いた場合に膜剥がれなどの不具合が抑えられ、その結果、低誘電率であり、かつＣｕなどの金属に対するバリア性を有するといった利点を生かすことができる。 （もっと読む）