【課題】配線表面の酸化膜を除去する際の低誘電率絶縁膜の変質を抑える半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板１０上のＳｉＯＣ膜１１表面に配線１２を形成する工程と、配線１２が表面に形成されたＳｉＯＣ膜１１を希ガス、又は希ガスとＮ_２ガスの混合ガスを含むプラズマに曝してＳｉＯＣ膜１１表面に緻密層１４を形成する工程と、緻密層１４が形成された後に、配線１２の表面に形成された酸化膜１３を除去する工程と、酸化膜１３が除去された配線１２、及び緻密層１４上に絶縁膜としての拡散防止膜１５を形成する工程と、を含み、酸化膜１３を除去する工程から拡散防止膜１５を形成する工程までが、大気に暴露されることなく行われる。 （もっと読む）

【課題】電極パッドの損傷を抑制することができる半導体装置を提供する。
【解決手段】半導体基板１１と、半導体基板１１の上方に形成された電極パッド３０とを有し、電極パッド３０は、第１の融点温度を有する材料からなる第１の層３２と、第１の層３２上に位置するとともに外に向けて表出し、第１の融点温度よりも高い第２の融点温度を有する材料からなる第２の層３３とを含むことを特徴とする。これにより、外部から電極パッド３０への圧力により第１の層３２に達する傷ができても、必要に応じて第１の融点以上の温度で加熱することにより電極パッド表面の平坦性を修復することができる。 （もっと読む）

【課題】半導体基板に素子と貫通電極とが形成された半導体装置の製造方法において、貫通電極からの銅による素子の汚染を防止できる方法を提供する。
【解決手段】半導体基板１０と、それに形成された素子ＺＤと、半導体基板１０を貫通するスルーホールＴＨと、半導体基板１０の両面側及びスルーホールＴＨの内面に形成されて、素子ＺＤを被覆する絶縁層１２とを備えた構造体を用意する工程と、スルーホールＴＨ内に貫通電極２０を形成する工程と、貫通電極２０を被覆する第１バリア金属層３０ａを形成する工程と、素子ＺＤの接続部に到達するコンタクトホールＣＨ１を形成する工程と、コンタクトホールＣＨ１内の素子ＺＤの接続部の自然酸化膜を除去する工程と、第１バリア金属層３０ａを利用して、貫通電極２０に接続される第１配線層４０と、コンタクトホールＣＨ１を通して素子ＺＤの接続部に接続される第２配線層４０ａとを形成する工程とを含む。 （もっと読む）

【課題】製造プロセス中に磁性体膜の材料の拡散を防止しながら、高い磁気シールド効果を有するヘテロ構造磁気シールドを備えた半導体装置を提供する。
【解決手段】半導体装置１０は、半導体基板２０、半導体基板２０の主面上に形成され、かつ多層配線層１１Ｂを含む半導体素子１２、および半導体素子１２を被覆するヘテロ構造磁気シールド１７０を含む。ヘテロ構造磁気シールド１７０は、第一の磁気シールド積層構造１６Ａと磁気シールド積層構造１６Ａを覆う第二の磁気シールド積層構造１６Ｂを含む。第一および第二の磁気シールド積層構造１６Ａおよび１６Ｂは、いずれも、半導体素子１２を被覆する磁性体からなる磁気シールド膜および半導体素子１２と磁気シールド膜との間に介在し磁性体の拡散を防止するバッファ膜とを有する。 （もっと読む）

【課題】新たな工程を追加することなく信頼性の高い半導体装置およびその製造方法を提供すること。
【解決手段】半導体素子を表面側に有する基板１１と、半導体素子を覆うように基板１１に積層された第１絶縁膜１２と、第１絶縁膜１２を厚さ方向に貫通する貫通孔の内面に積層されたバリア導電層１３を介して貫通孔内に埋め込まれたコンタクトプラグ１４と、第１絶縁膜１２の表面に形成されてコンタクトプラグ１４を介して半導体素子と電気的に接続された１種類以上の機能層とを備え、前記機能層は、バリア導電層１３の材料と同じ材料からなり第１絶縁膜１２の表面の所定領域に積層された第１バリア導電層１３と、第１バリア導電層１３上に、直接積層されるか、または第２絶縁膜１５を介して積層されるか、またはそれらの両方の形態で積層された第２バリア導電層１６と、第２バリア導電層１６に積層された導電層１７とを有してなることを特徴とする半導体装置。 （もっと読む）

【課題】絶縁膜の表面に対するダメージを防ぎ、配線膜厚を均一に制御することにより、配線間ショート及び信頼性劣化を防止できるようにする。
【解決手段】半導体基板１０１の上に絶縁膜１０２を形成し、絶縁膜１０２の内部にイオン注入法によりイオン注入層１０３を形成し、絶縁膜１０２に少なくともイオン注入層１０３に達する深さの配線溝１０４を形成し、配線溝１０４に導電膜１０７Ａを形成し、絶縁膜１０２及び導電膜１０７Ａにおけるイオン注入層１０３よりも上に形成されている領域を除去する。 （もっと読む）

【課題】配線の埋め込み不良及び配線抵抗の上昇を抑えると共に、信頼性を向上した半導体装置を実現できるようにする。
【解決手段】半導体装置は、基板１０１の上に形成された絶縁膜１０５と、絶縁膜１０５中に形成された、銅を含む材料からなる埋め込み配線１１５とを備えている。絶縁膜１０５と埋め込み配線１１５との間には、白金族元素を含む材料からなるバリア膜１１０が形成されている。絶縁膜１０５とバリア膜１１０との間には、絶縁膜１０５よりも密度が高い高密度絶縁膜１０９が形成されている。 （もっと読む）

【課題】現行のバリア誘電体膜に匹敵するかそれよりも低い誘電率を有する誘電体膜を得る方法を提供する。
【解決手段】集積回路基板の誘電体膜と金属相互接続との間に、炭窒化ケイ素バリア誘電体膜を形成する方法であって、誘電体膜を有する集積回路基板を提供すること、この基板をＲ_ｘＲ’_ｙ（ＮＲ”Ｒ”’）_ｚＳｉを含むバリア誘電体膜の前駆物質と接触させること（Ｒ、Ｒ’、Ｒ”及びＲ”’はそれぞれ個々に、水素、直鎖若しくは分岐の飽和若しくは不飽和アルキル、又は芳香族から選択され；ｘ＋ｙ＋ｚ＝４；ｚ＝１〜３であるが、Ｒ及びＲ’の両方が同時に水素にはならない）；及び集積回路基板上でＣ／Ｓｉ比０．８超かつＮ／Ｓｉ比０．２超の炭窒化ケイ素バリア誘電体膜を形成することを含む方法。 （もっと読む）

【課題】 相互接続構造の信頼性及び拡張性を改善する相互接続構造のための冗長金属拡散バリア層を提供する。
【解決手段】 冗長金属拡散バリア層は、誘電体材料内に設けられた開口内に配置され、且つ開口内に存在する拡散バリア層及び導電性材料の間に配置される。冗長拡散バリア層は、Ｒｕ並びに純粋なＣｏ若しくはＮ，Ｂ及びＰのうちの少なくとも１つを含むＣｏ合金からなる単層若しくは多層構造である。 （もっと読む）

【課題】電極部と貫通電極層の間の抵抗値ばらつきに依存しない信頼性に優れた半導体装置を提供する。
【解決手段】半導体基板表面２ａの第１絶縁膜８の中に、外部接続端子を有する電極部１８が形成され、基板をビアホール１０が貫通し、ビアホール側壁１０ａ及び基板裏面の第２絶縁膜１２とビアホール底面の第１絶縁膜とに貫通電極層１１が形成され、電極部と貫通電極層との間にシリサイド層９を接続形成し、ビアホール中心軸を含む平面で切断された断面において、シリサイド層の幅Ａ≦ビアホール底部の幅Ｂである。 （もっと読む）

【課題】第２絶縁層にビアとなる接続孔を形成するときにビアと配線の間に位置ずれが生じても、エアギャップとビアが繋がることを抑制できるようにする。
【解決手段】配線１６２は第１絶縁層１２０に埋め込まれており、上面が第１絶縁層１２０の上面より高い。エアギャップ１２８は、配線１６２と第１絶縁層１２０の間に位置している。エッチングストッパー膜２００は、第１絶縁層１２０上、エアギャップ１２８上、及び配線１６２上に形成されている。第２絶縁層２２０はエッチングストッパー膜２００上に形成されている。ビア２６２は第２絶縁層２２０に埋め込まれており、配線１６２に接続している。そしてエッチングストッパー膜２００は、エアギャップ１２８上に位置する部分２０２が、配線１６２上に位置する部分より厚い。 （もっと読む）

【課題】ビアと配線の間に位置ずれが生じても、エアギャップとビアが繋がることを抑制できるようにする。
【解決手段】配線１６２は第１絶縁層１２０に埋め込まれており、上面が第１絶縁層１２０の上面より高い。エアギャップ１２８は、配線１６２と第１絶縁層１２０の間に位置している。第２絶縁層２００は、少なくとも第１絶縁層１２０上及びエアギャップ１２８上に形成されている。本図に示す例では、第２絶縁層２００は配線１６２を被覆していない。エッチングストッパー膜２１０は、少なくとも第２絶縁層２００上に形成されている。本図に示す例では、エッチングストッパー膜２１０は、第２絶縁層２００上及び配線１６２上に形成されている。第３絶縁層２２０はエッチングストッパー膜２１０上に形成されている。ビア２６２は第３絶縁層２２０に埋め込まれており、配線１６２に接続している。 （もっと読む）

【課題】高縦横比の特徴部のボイドなしの充填方法を提供する。
【解決手段】種々の実施例に於いて、この方法は低温化学蒸着工程によるタングステンでの特徴部の充填に関する。或る実施例に於いて、工程温度は特徴部充填の化学蒸着の間約３５０°Ｃ以下に維持される。この低温化学蒸着タングステン充填により、標準の化学蒸着充填と同様は薄膜抵抗を達成する一方、高縦横比の特徴部への向上された充填と下地層へとのフッ素移動への向上されたバリヤが得られる。発明は更に低抵抗を有するタングステンフィルムの堆積方法に関する。種々の実施例に於いて、この方法ではタングステンバルク層の堆積及び／或は低温化学蒸着によるバルク層の堆積の前に堆積された核形成層に低温低抵抗処理を実施し、その後高温化学蒸着を実施する。 （もっと読む）

【課題】 平面表示装置等の配線膜のプロセス温度域で、低抵抗化が可能であるとともに、ガラス基板やＳｉ層への密着性が良好で、かつＳｉ拡散バリア性を有するＣｕ系配線膜を形成するために使用されるスパッタリングターゲットを提供する。
【解決手段】 Ｃｕと添加元素と酸素の総和を１００原子％とした時に、添加元素としてＢを０．１〜１．０原子％、さらにＢと化合物を発現する元素の少なくとも１種類以上を０．１〜２．０原子％含むとともに、酸素を３．０〜１０原子％含有し、残部がＣｕと不可避的不純物からなるスパッタリングターゲットである。 （もっと読む）

【課題】層間絶縁膜を貫通するように形成した下部電極の外壁を露出する際、湿式エッチングに用いる薬液が下部電極の下層に浸透し、浸透した薬液により半導体装置がダメージを受けやすいという課題があった。
【解決手段】層間絶縁膜２上に、湿式エッチングに耐性を備えたエッチング防止膜５、第一の絶縁膜６、該第一の絶縁膜６より前記湿式エッチングの速度が大きい第二の絶縁膜７をこの順で設ける成膜工程と、エッチング防止膜５、第一の絶縁膜６および第二の絶縁膜７を貫通する開口部８を形成する開口工程と、開口部８にキャパシタの下部電極１０を設ける下部電極形成工程と、第二の絶縁膜７を前記湿式エッチングで除去し下部電極１０を露出する除去工程とを有することを特徴とする。 （もっと読む）

【課題】純ＣｕまたはＣｕ合金のＣｕ系合金配線と半導体層との間のバリアメタル層を省略することが可能なダイレクトコンタクト技術であって、幅広いプロセスマージンの範囲においてＣｕ系合金配線を半導体層に直接かつ確実に接続することができる技術を提供する。
【解決手段】本発明の配線構造は、基板の上に、基板側から順に、半導体層と、純ＣｕまたはＣｕ合金のＣｕ系合金膜とを備えた配線構造であって、前記半導体層と前記Ｃｕ系合金膜との間に、基板側から順に、窒素、炭素、フッ素、および酸素よりなる群から選択される少なくとも一種の元素を含有する（Ｎ、Ｃ、Ｆ、Ｏ）層と、ＣｕおよびＳｉを含むＣｕ−Ｓｉ拡散層との積層構造を含んでおり、且つ、前記（Ｎ、Ｃ、Ｆ、Ｏ）層を構成する窒素、炭素、フッ素、および酸素のいずれかの元素は、前記半導体層のＳｉと結合している。 （もっと読む）

【課題】本発明は多層配線構造を有する半導体装置の製造方法に関し、高い集積度が要求される場合に優れた歩留まりと高い信頼性とを確保することを目的とする。
【解決手段】トランジスタのソースドレイン領域の上層にシリコン酸化膜７を形成する。一端面がソースドレイン領域６に導通し、他端面がシリコン酸化膜７の表面に露出するように、シリコン酸化膜７の内部に導電性のパッド１０を設ける。シリコン酸化膜７およびパッド１０の上層にシリコン酸化膜１１を形成する。一端面がパッド１０に接触し、他端面が配線層１４と導通するようにシリコン酸化膜１１の内部にプラグとして機能する導電層を設ける。シリコン酸化膜７の表面と、パッド１０の他端面は平滑な同一平面を形成する。プラグとして機能する導電層は、パッド１０に比して小さく、かつ、パッド１０の中央部近傍に接触するように形成する。 （もっと読む）

【課題】半導体基板に素子と貫通電極とが形成された半導体装置の製造方法において、貫通電極からの銅による素子の汚染を防止できる方法を提供する。
【解決手段】半導体基板１０と、それに形成された素子ＺＤと、半導体基板１０を貫通するスルーホールＴＨと、半導体基板１０の両面側及びスルーホールＴＨの内面に形成されて、素子ＺＤを被覆する絶縁層１２とを備えた構造体を用意する工程と、スルーホールＴＨ内に貫通電極２０を形成する工程と、貫通電極２０を被覆する第１バリア金属パターン層３０を形成する工程と、絶縁層１２に、素子ＺＤの接続部に到達するコンタクトホールＣＨを形成する工程と、コンタクトホールＣＨ内の素子ＺＤの接続部の自然酸化膜を除去する工程と、第１バリア金属パターン層３０に接続されると共に、コンタクトホールＣＨを通して素子ＺＤに接続される配線層４０，４０ａを形成する工程とを含む。 （もっと読む）

【課題】柱状残渣の発生を抑制した半導体素子の製造方法の提供。
【解決手段】基板１２上に配線層１４を形成する工程と、基板１２および配線層１４を覆うように、第３絶縁膜２２、第２絶縁膜（ＳｉＮ膜）２４、および第１絶縁膜（ＰＳＧ膜）２６を順に積層した層間絶縁層２０を形成する工程と、第１絶縁膜２６上にマスクパターンを形成する工程、ウェットエッチング処理によって第１絶縁膜２６のコンタクトホール３０形成部分を除去する工程、少なくとも等方性ドライエッチングを含むエッチング処理によって第２絶縁膜２４のコンタクトホール３０形成部分を除去する工程、およびエッチング処理によって第３絶縁膜２２のコンタクトホール３０形成部分を除去する工程、を経て配線層１４表面が露出するよう層間絶縁層２０にコンタクトホール３０を形成する工程と、を有する半導体素子１０の製造方法。 （もっと読む）

【課題】その表面をケイ化銅に転化することにより、銅相互接続構造の露出銅表面を直接不動態化するための方法を提供すること。
【解決手段】その後の誘電体フィルムの形成とともに原位置に実行されるシラン・パッシベーション・プロセスは、Ｃｕ相互接続構造の露出したＣｕ表面をケイ化銅に転化する。ケイ化銅は、Ｃｕ拡散およびエレクトロマイグレーションを抑制し、後続導体材料との接触が行われる領域内でバリア材として機能する。銅相互接続構造の銅表面全体をケイ化する場合もあれば、銅表面の一部分を露出するように上に重なる誘電体に開口部を形成した後で表面の局部部分をケイ化する場合もある。 （もっと読む）