【課題】半導体装置及び配線基板の接続信頼性がより向上した電子部品等を提供する。
【解決手段】本発明に係る電子部品は、第１基板と、前記第１基板の第１の面に位置する電極と、前記第１基板の前記第１の面に形成される第１樹脂突起と、前記第１基板の前記第１の面に形成される第２樹脂突起と、前記電極と接続し、前記第１樹脂突起の少なくとも一部を覆う第１の部分と、前記第２樹脂突起の少なくとも一部を覆う第２の部分と、を有する第１配線と、第２基板と、前記第２基板の第２の面に位置する第２配線と、前記第２基板の前記第２配線と接する突起電極であって、前記第１の部分および前記第２の部分と接する前記突起電極と、を含む。 （もっと読む）

【課題】配線を設計通りの形状に形成することができる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板と、前記半導体基板の第１の面に位置する電極と、前記第１の面に設けられ、前記電極とオーバーラップする位置に開口部を有する絶縁膜と、を有する構造体を用意する工程と、前記絶縁膜の前記第１の面側の面とは反対側の第２の面に、樹脂突起を形成する工程と、前記電極および前記樹脂突起を覆う第１導電膜を前記第２の面に形成する工程と、前記第１導電膜の前記第２の面側の面とは反対側の第３の面に、前記第１導電膜の前記第３の面より反射率の低い第２導電膜を形成する工程と、前記第２導電膜の前記第３の面側の面とは反対側の第４の面に、フォトレジスト層を形成する工程と、前記フォトレジスト層の一部をマスク層で覆った状態で、前記フォトレジスト層を露光する工程と、前記フォトレジスト層を現像し、フォトレジストパターンを形成する工程と、前記フォトレジストパターンをマスクとして前記第１導電膜および前記第２導電膜をエッチングすることにより、前記第１導電膜から形成された配線であって、前記樹脂突起の少なくとも一部を覆い、かつ、前記電極と接続する前記配線を形成する工程と、を有する。 （もっと読む）

【課題】電子部品実装基板の小型化・薄型化に伴い発生しうる、部品同士がアンダーフィル樹脂を介して接着固定し、部品の取り外しに不具合が生じる問題を抑制すること。
【解決手段】メイン基板１０と、メイン基板１０上に搭載される電子部品３０及び５０と、メイン基板１０と電子部品３０との間に充填されるアンダーフィル樹脂４０と、電子部品３０の上面及び側面を、電子部品３０との間に隙間を有した状態で覆う被覆部材２０とを有し、被覆部材２０の内面の少なくとも一部には、当該面よりもアンダーフィル樹脂４０との密着力が弱い離型膜６０が形成されている電子部品実装基板。 （もっと読む）

【課題】機械的強度および対候性に優れた電子部品およびその製造方法を提供する。
【解決手段】電子部品の製造方法は、複数の電気素子１１を準備する工程と、複数の電気素子１１をそれぞれ実装する複数の基板２０の集合体である基体２０Ａを準備する工程と、基体２０Ａ上に樹脂２１を形成する工程（図１（ｅ））と、複数の電気素子１１を樹脂２１に押圧することにより、複数の電気素子１１の側面の一部を樹脂２１に接合する工程と、複数の電気素子１１に研磨処理を施して複数の電気素子１１を薄化する工程と、基体２０Ａを分割することにより、複数の基板２０を個片化する工程とを備えている。 （もっと読む）

【課題】本発明は、半導体チップがフリップチップ接続される配線基板と、半導体チップと配線基板との間を封止するアンダーフィル樹脂とを備えた半導体装置の製造方法に関し、ボイドの発生を防いで、半導体装置の歩留まりを向上させることのできる半導体装置の製造方法を提供することを課題とする。
【解決手段】基板本体２１の上面２１Ａに、基板本体２１の上面２１Ａ、パッド２２、及びはんだ２３との間に隙間が形成されないように半硬化状態とされたフィルム状アンダーフィル樹脂３１を真空雰囲気下において、ダイアフラム式ラミネート装置を用いて貼り付け、その後、フィルム状アンダーフィル樹脂３１に半導体チップ１２を押圧して、パッド２２に半導体チップ１２をフリップチップ接続した。 （もっと読む）

【課題】機能部を有する機能性素子が配線基板上に搭載されるとともに、少なくとも配線基板と機能素子との接合部を保護するための封止層が設けられている電子部品において、封止層の機能部への侵入を防止し、当該機能部が動作できるような空間を、電子部品のサイズを大型化させることなく形成する。
【解決方法】配線基板の主面上において、機能性素子の機能部と対向する領域に撥水層を形成し、封止層を形成する際のその構成樹脂が、配線基板の主面と機能性素子の機能部との間に流入するのを抑制して、これらの間に前記機能部が動作できるための空間を形成するようにして、電子部品を構成する。 （もっと読む）

【課題】第１，第２の接続対象部材の電極間の位置ずれを抑制できる接続構造体の製造方法を提供する。
【解決手段】接続構造体１の製造方法は、電極２ｂを上面２ａに有する第１の接続対象部材２上に、ディスペンサー１２を移動させながら、異方性導電ペーストをディスペンサーから塗布して、異方性導電ペースト層を形成する工程と、異方性導電ペースト層上に、電極４ｂを下面４ａに有する第２の接続対象部材４を積層する工程と、異方性導電ペースト層を加熱して本硬化させて、硬化物層３を形成する工程とを備える。塗布方向と直交する方向における異方性導電ペースト層の中央部に対して、塗布方向と直交する方向における異方性導電ペースト層の中央部の外側の縁部が盛り上がった形状になるように、異方性導電ペーストを塗布する。 （もっと読む）

【課題】半導体素子とテープ基材との間のすき間に対して、未充填や気泡等の不具合を生じさせることなく適切に充填剤を充填させることができる半導体装置およびその製造方法を提供すること。
【解決手段】半導体装置１００は、テープ基材１０２と、配線パターン１０４と、配線パターン１０４と電気的に接続された半導体素子１０８と、テープ基材１０２の表面を覆い、且つ半導体素子１０８との対向領域に表面側開口部１０６ａを有する表面側絶縁保護膜１０６と、テープ基材１０２の裏面を覆い、且つ表面側開口部１０６ａの裏側となる部分に裏面側開口部１１２ａを有する裏面側絶縁保護膜１１２とを備える。表面側絶縁保護膜１０６は、前記対向領域よりも外側に突出している突出開口部１０６ｂを有する。裏面側開口部１１２ａは、テープ基材１０２の表面における半導体素子１０８との対向領域の１．００〜８．５０倍の大きさを有する。 （もっと読む）

【課題】 半導体装置の製造の際の工程数の増加を抑制しつつ、半導体ウエハが有する低誘電材料層のクラックを防止することを可能とする保護層形成用フィルムを提供すること。
【解決手段】 低誘電材料層が形成されているバンプ付きウエハに保護層を形成するための保護層形成用フィルムであって、支持基材と粘着剤層と熱硬化性樹脂層とがこの順で積層されており、熱硬化性樹脂層の溶融粘度が、１×１０^２Ｐａ・Ｓ以上２×１０^４Ｐａ・Ｓ未満となり、且つ、粘着剤層のせん断弾性率が、１×１０^３Ｐａ以上２×１０^６Ｐａ以下となる温度が５０〜１２０℃の温度範囲内に存在する保護層形成用フィルム。 （もっと読む）

【課題】製造コストの高騰を招くことがなく、ＩＣチップの破損を防止できるＩＣタグを提供する。
【解決手段】回路基材１１と、前記回路基材１１の回路電極にフリップチップ方式により接合材を用いて実装されたＩＣチップ１３と、前記回路基材１１の回路面に設けられた保護層３１１とを備えたＩＣタグ１であって、前記ＩＣチップ１３の周縁には、前記接合材の硬化体からなるフィレットが形成され、前記フィレットは、前記ＩＣチップ１３を補強する補強部を備え、前記補強部は、前記ＩＣチップ１３の側面を被覆するとともに、前記側面に沿った高さ寸法と前記ＩＣチップ１３の高さ寸法とが略等しくされた状態が、前記ＩＣチップ１３の実装面に沿った方向に所定寸法延長された形状に形成され、前記保護層３１１は、ウレタン系オリゴマーと、エネルギー線硬化性モノマーとを含んで構成されている。 （もっと読む）

【課題】積層半導体チップ、半導体装置およびこれらの製造方法を提供する。
【解決手段】積層半導体チップは、第１チップと、第１チップ上に積層された第２チップと、第１チップの上部面と第２チップの下部面との間に形成された導電性バンプと、第１チップと第２チップとの間に介在し、導電性バンプを封止し、第２チップの側壁に沿って形成され、第２チップの上部面に隣接して形成された上部面を有するアンダーフィル物質と、第１チップの上部面上のアンダーフィル物質の外側面上に配置され、第２チップとアンダーフィル物質を含む断面において、アンダーフィル物質によって第２チップの側壁から離隔され、第２チップの側壁と接しないモールディング材と、を含む。 （もっと読む）

【課題】電子部品同士を半田接合し、半田接合部の空隙を熱硬化性樹脂を含有する樹脂層で充填させ、半田接合部を補強する電子部品の製造方法において、空洞（エアギャップ）の発生を抑制することができ、さらに、ボイド（気泡）の発生をも抑制することができる、電子部品の製造方法および電子部品を提供する。
【解決手段】第１電子部品１または第２電子部品３の少なくとも一方に、熱硬化性樹脂を含有する樹脂層５を形成する第１の工程と、第１接続用金属電極２と第２接続用金属電極４を当接させる第２の工程と、両接続用金属電極を半田接合させる第３の工程と、を有する電子部品の製造方法において、第３の工程において、板状体を有する加圧装置で加圧を維持しながら前記半田接合に用いる半田の融点以上の温度に加熱し、さらに、前記半田接合に用いる半田の融点以上の温度で加圧を開放する。 （もっと読む）

【課題】第１，第２の接続対象部材の接続信頼性が高く、かつ電極間の導通信頼性が高い接続構造体を提供する。
【解決手段】本発明に係る接続構造体１は、電極２ｂを上面２ａに有する第１の接続対象部材２と、電極４ｂを下面４ａに有する第２の接続対象部材４と、第１の接続対象部材２の上面２ａと第２の接続対象部材４の下面４ｂとの間に配置されており、かつ接着剤を硬化させることにより形成された硬化物層３とを備える。第２の接続対象部材４の外周側面よりも側方の少なくとも一部の領域に、硬化物層３によるフィレットが形成されている。硬化物層３は、第１の接続対象部２材側に第１の硬化物層部分３ａと、第２の接続対象部材４側に第２の硬化物層部分３ｂとを有する。第１の硬化物層部分３ａの２５℃での弾性率は、第２の硬化物層部分３ｂの２５℃での弾性率よりも高い。 （もっと読む）

【課題】半導体チップ周囲のアンダーフィルのフィレット形状をより均一な形状に近づけることで、半導体チップと基板との接続信頼性が高い半導体装置を得ること。
【解決手段】半導体チップ２が、アンダーフィル４を介在させて基板１にフリップチップ実装された半導体装置１００であって、前記基板１の前記半導体チップ２が搭載されている領域の周囲に、前記アンダーフィル４のフィレット５形状を規制するフィレット形状規制部６が形成されている。 （もっと読む）

【課題】半導体チップと外部基板を接合する接合樹脂による接合応力を均一化し、半導体チップのトランジスタ特性変動が生じない半導体装置を提供する。
【解決手段】フリップチップ組立において、半導体チップ１と外部基板１３の間に接合樹脂１７を注入して接合させる際、本接合樹脂を２種類にわけ、半導体チップ１の中心部分には低応力接合樹脂２３、周辺部分には高応力接合樹脂２１を注入したり、半導体チップ１の中心部分にはＳｉＮ等をはじめとした第１層表面保護膜とポリイミドやＰＢＯ等をはじめとした第２層表面保護膜の２層構造、周辺部分にはＳｉＮ等をはじめとした第１層表面保護膜の１層構造とすることにより、半導体チップ１内のトランジスタ特性変動を抑制する。 （もっと読む）

【課題】 チップ部品および配線基板の接続不良を抑制することが可能な電子装置を提供すること。
【解決手段】 電子素子22および電子素子22が第１主面21Ａに搭載された基板21を有するチップ部品２と、チップ部品２が第１主面21Ａを対向させた状態で搭載される配線基板３と、チップ部品２の表面から配線基板３の表面にかけて設けられ、電子素子22を封止する封止空間Ｓを取り囲む樹脂層４とを備え、樹脂層４は、封止空間Ｓの側方に位置する部位に、外表面に開口する窪み部５を有している電子装置１である。封止空間Ｓの側方の樹脂層４は体積が減少するので、チップ部品および配線基板の接合部にかかる繰り返し応力が抑制され、この接合部の接続不良を抑制できる。 （もっと読む）

【課題】信頼性の高い弾性波デバイスを提供すること。
【解決手段】本発明は、絶縁性基板１１と、弾性波を励振する振動部２２を有し、振動部２２が絶縁性基板１１と対向し、かつ振動部２２が空隙５１に露出するように、絶縁性基板１１の上面に実装された弾性波デバイスチップ２０と、振動部２２を囲むように設けられ、絶縁性基板１１と弾性波デバイスチップ２０とを接合する接合部と、を具備し、接合部は、半田３２と、半田３２より高い融点を有しかつ絶縁性基板１１の上面のコプラナリティより大きな厚さを有する金属層４２と、を積層して形成されている弾性波デバイスである。 （もっと読む）

【課題】 電気特性の変化を抑制することが可能な電子装置を提供すること。
【解決手段】 電子素子22および電子素子22が第１主面21Ａに搭載され、第１主面21Ａと対向しており、かつ第１主面21Ａに比して平面視での面積が大きい第２主面21Ｂを有する基板を有するチップ部品２と、チップ部品２が第１主面21Ａを第１空間Ｓ１を介して対向させた状態で搭載される配線基板31と、基板21の第２主面21Ｂから配線基板31の表面にかけて設けられる樹脂層４とを備え、基板31と基板31の側方に位置する樹脂層４との間に、第１空間Ｓ１に通じる第２空間Ｓ２が設けられている電子装置１である。 （もっと読む）

【課題】半導体チップ同士を積層する際に生じる曲げモーメントによる破損を防止する半導体装置の製造方法を提供する。
【解決手段】一面に形成された表面バンプＦＢ及び積層方向から見て表面バンプＦＢと重なるように他面に形成された裏面バンプＢＢを含むコアチップＣＣ１と、一面に形成された表面バンプＦＢ及び積層方向から見て表面バンプＦＢと重ならないように他面に形成された裏面バンプＢＢを含むインターフェースチップＩＦとを準備し、コアチップＣＣ１の裏面バンプＢＢとインターフェースチップＩＦの表面バンプＦＢが接続するように、インターフェースチップＩＦの裏面バンプＢＢに対応する位置に凹部ＧＲを有するボンディングツールＢＴを用いて積層方向に重ね合わせる。これにより、積層時にチップに曲げモーメントが発生しないことからチップの破損を防止することが可能となる。 （もっと読む）

【課題】フレキシブル基板に半導体素子をフェイスダウンで実装する半導体装置において、低コストな手段で、小型・薄型構造を妨げずに放熱性を高めるフリップチップ実装構造を提供する。
【解決手段】半導体素子１とフレキシブル基板１０とがバンプ２を介して接合され、半導体素子とフレキシブル基板との間が封止樹脂９により封止されたフリップチップ実装構造において、フレキシブル基板には、半導体素子と対抗する面の一部にランド３が形成され、フレキシブル基板は、バンプと接合されることで画定される領域の内側で屈曲し、このときのランドと半導体素子との間隔が、バンプと接合後の半導体素子とランドとの間隔よりも狭小になっている。 （もっと読む）