【課題】シリコンやゲルマニウムのようなＩＶ族半導体材料を、半導体表面上に、絶縁表面上への堆積無しに選択的に堆積する方法を提供する。
【解決手段】半導体プロセスで半導体材料の選択成長を行う方法が、第１領域１１と第２領域１２とを含むパターニングされた基板１０を提供する工程を含み、第１領域１１は露出した第１半導体材料を含み、第２領域１２は露出した絶縁材料を含む。この方法は、更に、第２半導体材料の前駆体、Ｃｌ化合物とは応性しないキャリアガス、および錫テトラクロライド（ＳｎＣｌ_４）を供給することにより、第１領域の第１半導体材料の上に第２半導体材料の膜を選択的に形成する工程を含む。錫テトラクロライドは、第２領域の絶縁材料上への第２半導体材料の堆積を阻害する。 （もっと読む）

【課題】本発明は、エピタキシャル構造体及びその製造方法に関する。
【解決手段】本発明のエピタキシャル構造体の製造方法は、少なくとも一つの結晶面を有する基板を提供する第一ステップと、前記基板の結晶面に複数の空隙を含むカーボンナノチューブ層を配置する第二ステップと、前記基板の結晶面にエピタキシャル層を成長させる第三ステップと、を含む。 （もっと読む）

【課題】 流体圧作動弁の動作遅延や動作不良を防ぎ、応答速度を均一化させ、基板処理の品質を向上させる。
【解決手段】 基板を処理する処理室内への処理ガスの供給を制御するガス供給ユニットを備える基板処理装置であって、ガス供給ユニットは、上流側が処理ガスの供給源に接続され、下流側が処理室内へ連通するガス導入配管に接続されるガス供給流路と、ガス供給流路上に設けられ、流体配管を介した流体の供給により開閉が制御される流体圧作動弁と、制御信号を受信する信号受信部及び流体配管内に流体を供給する流体出力部を有し、信号受信部が受信した制御信号に基づいて流体配管を介した流体圧作動弁への流体の供給を制御する電磁弁と、少なくともガス供給流路及び流体圧作動弁の外部を気密に囲う気密筐体と、を備え、電磁弁は気密筐体に直接固定されている。 （もっと読む）

【課題】シリコン含有及び/又はゲルマニウム含有膜の一括的又は選択的エピタキシャル堆積の清浄な基板表面を調製する方法を提供する。更に、シリコン含有及び/又はゲルマニウム含有膜を成長させる方法であって、基板洗浄方法と膜成長方法の双方が７５０℃未満、典型的には約７００℃〜約５００℃の温度で行われる前記方法を提供する。
【解決手段】洗浄方法と膜成長方法は、シリコン含有膜が成長している処理容積において波長が約３１０ｎｍ〜約１２０ｎｍの範囲にある放射線の使用を用いる。反応性洗浄又は膜形成成分化学種の具体的な分圧範囲と組み合わせたこの放射線の使用は、業界で以前に知られている温度より低い温度で基板洗浄とエピタキシャル膜成長を可能にする。 （もっと読む）

【課題】 窒化物上へゲルマニウム・スペーサを選択的に堆積するための構造及び方法を提供すること。
【解決手段】 半導体製造プロセス中でゲルマニウム構造体を選択的に形成する方法は、化学的酸化物除去（ＣＯＲ）プロセスにおいて自然酸化物を除去し、次いで、加熱された窒化物及び酸化物表面を加熱されたゲルマニウム含有ガスに曝して、ゲルマニウムを選択的に窒化物表面上にだけ形成し、酸化物表面上には形成しない。 （もっと読む）

【課題】混合基板の選択された領域上に、Ｓｉ含有膜を選択的に堆積するためのトリシランおよびハロゲン含有エッチャントソース（塩素など）を使用する化学気相成長方法を提供すること。
【解決手段】ドーパントソースは、ドープしたＳｉ含有膜を選択的に堆積させるために、トリシランおよびエッチャントソースと混合することもできる。この選択的堆積方法は、半導体製造などの様々な用途に有用である。 （もっと読む）

【課題】第２半導体材料と絶縁材料とを含む基板上に、第１半導体材料を選択的に堆積する方法の提供。
【解決手段】第１半導体材料が第２半導体材料上に選択的に堆積され、この方法は、ａ）炭素および／またはハロゲン含有ガスから形成されたプラズマを用いて基板を前処理する工程と、ｂ）化学気相堆積により、基板上に第１半導体材料を堆積する工程とを含む。
【効果】特に、半導体デバイス機構の製造のための改良された方法に関する。 （もっと読む）

【課題】半導体デバイス製造の多層プロセスにおいて、劣悪な平坦性は、ホトリソグラフィー工程で問題を惹起し得る。特に初期の堆積ステップにおける劣悪な平坦性は、半導体デバイス製造のより高い層を通じて増幅される傾向がある。この点を改良した半導体デバイス製造工程初期のブランケット層の堆積方法を提供する。
【解決手段】ガス状の前駆体混合物を形成するためにシリコンソース、ゲルマニウムソース及びエッチャントを混合することを含み、ＳｉＧｅ膜３０をブランケット堆積する方法。本方法はさらに、化学気相成長条件下において、ガス状の前駆体物質を基板１０上に流し、パターンの有無に関わらず、基板１０上にエピタキシャルＳｉＧｅを堆積させる方法に依り、平坦性の優れたブランケット層３０を堆積する。 （もっと読む）

【課題】粒界を避けた素子配置を容易に形成させることにより、実質的に単結晶基板上と同等に高性能の素子を効率的に製造でき、更に粒界に沿って分割することで容易に素子を製造できる、大型の多角形ダイヤモンド結晶粒が配列した高配向ダイヤモンド膜を提供する。
【解決手段】異種材料の結晶基板上に、その結晶方位の情報を引き継いで成長を開始した高配向ダイヤモンド膜であって、表面において、多角形ダイヤモンド結晶粒が、重心間距離が２０μｍ以上の二次元繰り返しパターンで配列していることを特徴とする配列化ダイヤモンド膜。 （もっと読む）

【課題】Ｓｉウエハなどの基板にＳｉ、ＳｉＧｅなどの半導体膜を選択成長にて成膜する際の、膜形状を平坦化させる。
【解決手段】絶縁体面間に半導体面が露出された第一基板の対向面に絶縁体面が露出された第二基板を配置した状態で反応室内へ搬送する第一工程と、前記反応室内を加熱するとともに前記反応室内へ少なくともシリコン含有ガスと該シリコン含有ガスとは異なる塩素含有ガスとを供給して、少なくとも前記第一基板の半導体面に選択的に平坦な表面を有するシリコン含有膜を形成する第二工程と、を有する。 （もっと読む）

【課題】均一性の高いＳｉ又はＳｉＧｅを基板表面上に堆積する方法を提供する。
【解決手段】化学気相成長プロセスにおいて、輸送量制限領域又はその近傍で、薄膜の堆積を行うことを可能にする化学前駆体を利用する。このプロセスによれば、堆積速度が大きく、さらに組成的にも厚み的にも、通常の化学前駆体を用いて調整した膜より均一な膜を生成することができる。好ましい実施の形態では、トリシランを使用して、トランジスタゲート電極などの様々な用途で半導体産業において有用なＳｉ含有薄膜を堆積する。 （もっと読む）

【課題】半導体材料上のＳｉ_１−ｘＧｅ_ｘ層の堆積中、パーティクル生成を最小限化する方法を提供する。
【解決手段】Ｓｉ前駆体と、分解温度がゲルマンより高いＧｅ前駆体とを含む雰囲気中に基板を設けるステップ、および最終Ｇｅ含有量が約０．１５より大きくかつパーティクル密度が約０．３パーティクル／ｃｍ^２より小さいＳｉ_１−ｘＧｅ_ｘ層を前記基板上に堆積するステップを含む。 （もっと読む）

【課題】誘導加熱方式を使用した基板処理装置を構成する被誘導体の破損を抑制できる技術を提供する。
【解決手段】本発明では、サセプタ２１８Ｈの上段にさらに、少なくとも、ダミーサセプタＤＭＹ１が配置され、または、サセプタ２１８Ｌの下段に、さらに、少なくとも、ダミーサセプタＤＭＹ３が配置されている。これらのダミーサセプタＤＭＹ１、ＤＭＹ３には、ウェハ２００が搭載されておらず、サセプタ２１８Ｈもしくはサセプタ２１８Ｌに載置されたウェハ２００を加熱する。 （もっと読む）

【課題】横方向延伸を減少し、素子サイズを小さくすることができる半導体装置を提供する。
【解決手段】半導体基板上に延伸し、ＳＴＩ領域を間に有する第１および第２のフィンを形成する。ＳＴＩ領域の上面と第１および第２のフィンの上面の間の寸法を第１の高さとし、ＳＴＩ領域の第１と第２のフィンとの間の間隙内に誘電材料を堆積し、ＳＴＩ領域の上面上に上面を有して、誘電材料の上面と第１および第２のフィンの上面との寸法を第２の高さとし、第２の高さは、第１の高さより低くなるように誘電材料を堆積した後、第１および第２のフィン上でそれぞれ誘電体の上方に、第１および第２のフィン延伸をエピタキシャル成長で形成する。 （もっと読む）

【課題】大面積の良質な半導体膜を安定して簡便に作製することが可能な半導体膜の製造方法を得ること。
【解決手段】前記カソード電極上に堆積した半導体膜を前記カソード電極を加熱することにより加熱する工程と、前記加熱された半導体膜中から離脱した脱離水素原子量を前記カソード電極の温度に応じて複数回測定する工程と、前記脱離水素原子量の測定結果を分析して前記半導体膜の膜質を反映させて製膜条件を調整するための指標となる膜質情報を取得する工程と、前記膜質情報に基づいて前記半導体膜の製膜条件を第２の製膜条件に再設定する工程とを含む。 （もっと読む）

【課題】ガス配管同士を接続するフランジ部に於いて、該フランジ部を加熱するヒータの寿命の延長を図ると共に、前記フランジ部を効率よく加熱可能な基板処理装置を提供する。
【解決手段】基板を収納し処理する反応管と、該反応管内に処理ガスを供給するガス供給管、前記反応管内の雰囲気を排気するガス排気管等のガス配管を具備し、該ガス配管同士は端部に形成されたフランジ部４４ａ，４６ａを介してクランパ３によって接続され、該フランジ部に連続する直管部４４，４６にヒータ９４を設けると共に前記フランジ部にもヒータ９３，９５を設け、前記フランジ部及び前記直管部を覆う断熱材９２を設けた。 （もっと読む）

【課題】シリコン基板上の一部の領域に形成する３族窒化物半導体の結晶性を高める製造方法を提供する。
【解決手段】表面がシリコン結晶であるベース基板１０２と、シリコン結晶上の一部の領域に形成されたＳｉ_ｘＧｅ_１−ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４と、Ｓｉ_ｘＧｅ_１−ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４上に形成された３族窒化物半導体結晶１０６とを含む半導体基板１００を提供する。一例として、当該半導体基板１００は、シリコン結晶上に形成され、かつ、シリコン結晶を露出する開口１１０を有し、結晶の成長を阻害する阻害体１０８をさらに含み、Ｓｉ_ｘＧｅ_１−ｘＣ（０≦ｘ＜１）エピタキシャル結晶１０４は、開口１１０の内部に形成されている。 （もっと読む）

【課題】チャンバーエッチに付随する欠点を、付随する利点をなくさないで、且つ、新しい欠点を受け容れないで、緩和する。
【解決手段】エピタキシャル堆積層を有するシリコンから構成される半導体ウェハの製造方法であって、エピタキシー反応器のサセプタ上にダミーウェハを設置すること； 該エピタキシー反応器を通してエッチングガスを導き、エッチングガスの作用によって該エピタキシー反応器内表面上の残留物を除去すること； 該エピタキシー反応器を通して第一の堆積ガスを導き、該エピタキシー反応器内表面上にシリコンを堆積させること； ダミーウェハをシリコンから構成される基板ウェハと交換すること； および該エピタキシー反応器を通して第二の堆積ガスを導き、該基板ウェハ上にエピタキシャル層を堆積させることを含む方法によって解決される。 （もっと読む）

【課題】 同じ特性のｎ−ＭＯＳトランジスタとｐ−ＭＯＳトランジスタとを有し、ｎ−ＭＯＳトランジスタに最適な応力による歪特性をもたらすＳｉＧｅ膜と、ｐ−ＭＯＳトランジスタに最適な応力による歪特性をもたらすＳｉＣ膜とを同一シリコン基材上に備えた、小さいサイズのトランジスタに対しても、最適な特性を持つＣＭＯＳデバイス用のシリコンウェハの製造方法の提供。
【解決手段】 ＣＭＯＳデバイス用シリコンウェハの製造方法において、同一シリコン基材の表面に、選択エピタキシャル法又はイオン注入法を用い、ＳｉＧｅ膜及びＳｉＣ膜を分離して形成し、ＣＭＯＳデバイスを構成するために必要なｎ−ＭＯＳデバイス、及びｐ−ＭＯＳデバイスを同一シリコン基材上に島状に分離して製造する。 （もっと読む）