【課題】低閾値動作が可能な電界効果トランジスタを提供する。
【解決手段】ｎ型半導体領域２と、半導体領域に離間して形成されたソースおよびドレイン領域１２ａ、１２ｂと、ソース領域とドレイン領域との間の半導体領域上に形成され、シリコンと酸素を含む第１絶縁膜４と、第１絶縁膜上に形成され、Ｈｆ、Ｚｒ、Ｔｉから選ばれた少なくとも１つの物質と酸素を含む第２絶縁膜８と、第２絶縁膜上に形成されたゲート電極１０と、を備え、第１絶縁膜と第２絶縁膜との界面を含む界面領域７に、Ｂｅ、Ｂから選ばれた少なくとも１つの第１添加物質が導入されており、第１添加物質の面密度が、界面領域内の第１絶縁膜側においてピークを有している。 （もっと読む）

【課題】Depletion型MOS TrとEnhance型MOS Trによって形成される半導体装置において、回路的な付加によって半導体装置の面積を増大させることなく、温度特性やアナログ特性を向上させた基準電圧回路を提供する。
【解決手段】異なる濃度を有するDepletion型MOS TrとEnhance型MOS Trのウェル領域を作製する。 （もっと読む）

【課題】閾値電圧が異なるトランジスタ毎に閾値電圧を調整する技術を提供する。
【解決手段】半導体装置は、半導体基板と、半導体基板上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、を含む閾値電圧が異なる複数種類の電界効果型トランジスタを備え、電界効果型トランジスタの少なくとも１種類は、ゲート絶縁膜に少なくとも１種類の金属が存在する。 （もっと読む）

【課題】オン電流の低下を抑制しつつ、閾値電圧を高くすることを可能とした半導体装置と、電子部品及び半導体装置の製造方法を提供する。
【解決手段】半導体基板１に形成されたＨＶトランジスタ１０を備え、ＨＶトランジスタ１０は、半導体基板１上に絶縁膜を介して形成されたゲート電極１９と、ソース１５及びドレイン１３を有し、ゲート電極１９の内部は、当該ゲート電極１９に電圧が印加されてソース１５とドレイン１３との間に電流が流れるときに空乏化する。このような構成であれば、空乏化によりゲート電極１９に容量が生じ、この容量はゲート絶縁膜の容量と直列に接続される。これにより、ゲート絶縁膜の容量が実質的に低下するため、ＨＶトランジスタ１０の閾値電圧を高くすることができる。 （もっと読む）

【課題】ＳＴＩ幅の増加や信頼性の低下を招くことなく、所定の導電型トランジスタ領域において最適なHigh-kゲート絶縁膜を実現する。
【解決手段】Ｎ型トランジスタ領域ＲｎとＰ型トランジスタ領域Ｒｐとを含む半導体基板１０１上の全面にHigh-k絶縁膜１０３、Ｎ型トランジスタ用キャップ膜１０４及び金属含有膜１０５を順次堆積する。Ｐ型トランジスタ領域Ｒｐに位置するＮ型トランジスタ用キャップ膜１０４にイオン１０７を導入することにより、Ｐ型トランジスタ用キャップ膜１０８を形成する。金属含有膜１０５上にポリシリコン膜１１１を堆積した後、パターニングにより、Ｎ型トランジスタ用ゲート電極１１３及びＰ型トランジスタ用ゲート電極１１４を形成する。 （もっと読む）

【課題】 デュアル仕事関数の金属ゲートを統合する際にイオン注入を用いて有効仕事関数を変化させる方法を提供する。
【解決手段】 デュアル有効仕事関数をもつ金属ゲートを集積化するために有効仕事関数を変化させるためのイオン注入が提示される。１つの方法は、第１の型の電界効果トランジスタ（ＦＥＴ）領域及び第２の型のＦＥＴ領域の上に、高誘電率（高ｋ）層を形成することと、第１の型のＦＥＴ領域及び第２の型のＦＥＴ領域の上に、第１の型のＦＥＴに適合する第１の有効仕事関数をもつ金属層を形成することと、第２の型のＦＥＴ領域の上の金属層内に種を注入することによって、第２の型のＦＥＴ領域の上の第１の有効仕事関数を第２の異なる有効仕事関数に変化させることとを含むことができる。 （もっと読む）

【課題】所望の特性を果たす複数種類のトランジスタを少ない工程数で製造する形成方法を提供する。
【解決手段】半導体装置は、第１の深さに達する素子分離領域１２と、第１導電型の第１および第２のウェルと、第１のウェルに形成され、第１の厚さのゲート絶縁膜ＧＩ１と、第２導電型のソース／ドレイン領域およびゲート電極とを有する第１のトランジスタ１７と、第２のウェルに形成され、第１の厚さより薄い第２の厚さのゲート絶縁膜ＧＩ２と、第２導電型のソース／ドレイン領域およびゲート電極とを有する第２のトランジスタ１８と、を有し、第１のウェルは、第１の深さと同等又はより深い深さにのみ極大値を有する第１の不純物濃度分布を有し、第２のウェルは、第１のウェルと同一の第１の不純物濃度分布に第１の深さより浅い第２の深さに極大値を有する不純物濃度分布を重ね合わせ、全体としても第２の深さにも極大値を示す第２の不純物濃度分布を有する。 （もっと読む）

【課題】微細化しても動作特性の劣化が生じないＳＴＩ構造の半導体装置及びその製造方法を得る。
【解決手段】ＮＭＯＳトランジスタのゲート電極部をＮＭＯＳ仕事関数制御メタル層７及びゲート主電極５により構成する。ＮＭＯＳ仕事関数制御メタル層７をスパッタ法により形成され、ディボット部２ｄが設けられるエッジ近傍領域である領域ｂにおける膜厚は、他の領域である領域ａにおける膜厚より薄く形成される。したがって、ＮＭＯＳ仕事関数制御メタル層７に関し、領域ｂにおける実効仕事関数が領域ａにおける実効仕事関数に比べ、ミッドギャップよりに設定される。 （もっと読む）

【課題】複数のトランジスタにおいて、イオン注入を共通化しても、トランジスタの閾値電圧を個別に調整する。
【解決手段】半導体装置の製造方法は、半導体基板上の全面に、フッ素および窒素から選択されるいずれかの元素を注入する工程（Ｓ１２）と、半導体基板を酸化して、当該半導体基板表面に第１の酸化膜を形成する工程（Ｓ１４）と、一部の領域で第１の酸化膜を選択的に除去する工程（Ｓ１６）と、当該一部の領域で半導体基板を酸化して、当該一部の領域に第１の酸化膜よりも膜厚の薄い第２の酸化膜を形成する工程（Ｓ１８）と、ゲートを形成して（Ｓ２０）、トランジスタを形成する工程とを含む。 （もっと読む）

【課題】 デュアルメタルゲート構造およびデュアルＨｉｇｈ−ｋ構造などのデュアル仕事関数構造の形成プロセスにおける素子分離膜の削れを防止することができる半導体装置の製造方法を提供する。
【解決手段】 第２ゲート電極用金属層１０Ａおよび第２キャップ層９を、第１ハードマスク８の一端部を被うように形成する。これによって、第１ハードマスク８を除去する段階では、ＳＴＩ膜２上のゲート絶縁膜用絶縁膜５が露出しないので、第１ハードマスク８を除去するためのエッチング液でＳＴＩ膜２上のゲート絶縁膜用絶縁膜５が除去されることを防止することができる。したがって、ＳＴＩ膜２が削られることを防止することができる。 （もっと読む）

【課題】同一の半導体基板上に数種類のトランジスタを簡易なプロセスによって形成する半導体装置の製造方法の提供。
【解決手段】ＬＤＭＯＳ領域１００とオフセットドレインＭＯＳ領域２００とに、同時に、第２導電型の第１ウェル３０を形成する工程と、ＬＤＭＯＳ領域１００の第１ウェル３０と、ＣＭＯＳ領域１００とに、同時に、第１導電型の第２ウェル３２を形成する工程と、ＣＭＯＳ領域３００に、第２導電型の第２ウェル３４を形成する工程と、オフセットドレインＭＯＳ領域２００に第１導電型のオフセット層２２を形成する工程とを含み、第１ウェル３０は、第２ウェル３２，３４よりも深いウェルであり、第２ウェル３２，３４は、高エネルギーイオン注入法によって形成されたレトログレードウェルである、半導体装置の製造方法。 （もっと読む）

【課題】製造安定性に優れた半導体装置およびその製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板１３上にゲート絶縁膜２１を設ける工程、ゲート絶縁膜２１のｎＭＯＳトランジスタ形成領域を除いた領域にＴａ等を主成分とする第一の金属膜２２を形成する工程、ゲート絶縁膜２１、第一の金属膜２２を覆うようにポリシリコン膜を形成する工程、ゲート絶縁膜２１、ポリシリコン膜をエッチングにより選択的に除去し第一のダミーゲート電極を形成し、ゲート絶縁膜２１、第一の金属膜２２、ポリシリコン膜を選択的に除去し第二のダミーゲート電極を形成する。各ダミーゲート電極を、側壁絶縁膜で埋め込み、各ダミーゲートの上部のポリシリコン膜を除去し、絶縁層に凹部を形成した後、凹部内に第二の金属膜を積層し、ＣＭＯＳのゲート電極とする。 （もっと読む）

【課題】ゲート金属起因の閾値変調効果が制御されたＣＭＩＳＦＥＴを提供する。
【解決手段】半導体基板上に設けられたＣＭＩＳＦＥＴにおいて、ｐＭＩＳＦＥＴのゲート電極は、第１のゲート絶縁膜上に形成された第１の金属層と、その上に形成されたＩＩＡ族及びＩＩＩＡ族に属する少なくとも１つの金属元素を含む第１の上部金属層とを具備し、ｎＭＩＳＦＥＴのゲート電極は、第２のゲート絶縁膜上に形成された第２の金属層と、第２の金属層上に形成され、前記第１の上部金属層と実質的に同一組成の第２の上部金属層とを具備し、第１の金属層が第２の金属層よりも厚く、第１及び第２のゲート絶縁膜は前記金属元素を含み、第１のゲート絶縁膜に含まれる前記金属元素の原子密度が、第２のゲート絶縁膜に含まれる前記金属元素の原子密度よりも低い。 （もっと読む）

【課題】高誘電体材料を含むゲート絶縁膜とメタルゲート電極とを有する半導体装置の製造中にポリシリコンからなる残渣が素子分離領域上に生じる虞があり、不良の原因であった。
【解決手段】半導体基板１０の第１の活性領域１０ａ上には、第１のゲート絶縁膜１３ａと、第１の下層導電膜１４ａ及び第１のシリコン膜１８ａを有する第１のゲート電極１９ａとを備えた第１導電型の第１のトランジスタが形成されており、半導体基板１０の第２の活性領域１０ｂ上には、第２のゲート絶縁膜１３ｂと、第２の下層導電膜１４ｂ及び第２のシリコン膜１８ｂを有する第２のゲート電極１９ｂとを備えた第２導電型の第２のトランジスタが形成されている。第１のゲート絶縁膜１３ａは高誘電体材料と第１の金属とを含有し、第１の下層導電膜１４ａは導電材料と第１の金属とを含有し、第２の下層導電膜１４ｂは第１の下層導電膜１４ａと同一の導電材料を含有している。 （もっと読む）

【課題】ゲート電極を形成する際に、ゲート絶縁膜に金属原子が注入されることを抑制し、ゲートリーク電流の増加や閾値電圧の不安定化等を防止する。
【解決手段】ＭＯＳトランジスタを備える半導体装置の製造方法である。半導体基板１１上にゲート絶縁膜１２を形成する。ゲート絶縁膜１２上に金属原子を複数個含むクラスタのイオン１３を堆積させ、ゲート電極１４の少なくとも最下層を形成する。 （もっと読む）

【課題】半導体基板を不必要に露出させることなく、半導体装置の信頼性を向上できる技術を提供する。
【解決手段】半導体基板１Ｓ上にゲート電極Ｇ１とゲート電極Ｇ２を形成した後、ｎチャネル型ＭＩＳＦＥＴ形成領域を酸化シリコン膜で覆う一方、ｐチャネル型ＭＩＳＦＥＴ形成領域を露出する。続いて、半導体基板１Ｓの全面に例えば酸化アルミニウム膜よりなる元素供給膜７を形成した後、熱処理を実施する。これにより、ゲート電極Ｇ２直下の第１絶縁膜にアルミニウムを拡散させて高濃度ＨｆＡｌＯ膜８ａと低濃度ＨｆＡｌＯ膜８ｂを形成する。その後、元素供給膜として例えば酸化マグネシウム膜を使用してゲート電極Ｇ１直下の第１絶縁膜にマグネシウムを拡散させて高濃度ＨｆＭｇＯ膜と低濃度ＨｆＭｇＯ膜を形成する。 （もっと読む）

【課題】同一基板上に複数のトランジスタを備え、各トランジスタの動作特性を劣化させることなく、各々に適切な閾値電圧を設定することのできる半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置は、素子分離領域２により分離された第１および第２のトランジスタ領域１０、２０を有する半導体基板１と、第１および第２のトランジスタ領域１０、２０において、半導体基板上１に形成された不純物拡散抑制層１２、２２と、不純物拡散抑制層１２、２２上に形成されたエピタキシャル結晶層１３、２３と、を有し、不純物拡散抑制層２２の厚さは、不純物拡散抑制層１２の厚さよりも厚く、チャネル領域１１に含まれる導電型不純物は、エピタキシャル結晶層１３中の領域における濃度が、半導体基板１中の領域における濃度よりも低く、チャネル領域２１に含まれる導電型不純物は、エピタキシャル結晶層２３中の領域における濃度が、半導体基板１中の領域における濃度よりも低い。 （もっと読む）

【課題】ＳＴＩによって分離された増幅トランジスタが微細化された場合でも、ＲＴＳノイズの発生を抑制し、Ｓ／Ｎ特性を向上させることができる固体撮像装置及びその製造方法を提供する。
【解決手段】増幅トランジスタ３０のゲート電極３３の下側に位置するＰウェル２の表面部（チャネル領域）に低濃度不純物領域３６が形成されている。低濃度不純物領域３６の不純物濃度はＰウェル２の不純物濃度よりも低い。 （もっと読む）

【課題】接合深さが深くなるが抑制され、低抵抗化された低濃度不純物領域を備えた半導体装置とその製造方法を提供する。
【解決手段】半導体装置は、第１のゲート電極１０３ａ、第１の不純物を含む第１の不純物領域１０６ａ、並びに第１のゲート電極の側面上に形成された第１の内側サイドウォールスペーサ１０７ａ及び第１の外側サイドウォールスペーサ１０９ａを有する内部トランジスタと、第２のゲート電極１０３ｂ、第１の不純物と同一導電型の第２の不純物を含む第２の不純物領域１０６ｂ、並びに第２のゲート電極１０３ｂの側面上に形成された第２の内側サイドウォールスペーサ１０７ｂ及び第２の外側サイドウォールスペーサ１０９ｂを有する入出力トランジスタとを備えている。第２の内側サイドウォールスペーサ１０７ｂは、第２の外側サイドウォールスペーサ１０９ｂとの界面領域に第２の不純物を含有している。 （もっと読む）

【課題】Ｈｆ−Ｏ系絶縁膜上に、ＴａＣ_ｘ膜を用いたメタルゲート電極を備えたＭＩＳトランジスタの実効仕事関数を制御する。
【解決手段】ＳＯＩ基板１のシリコン層１ｃ側よりゲート絶縁膜２を形成する。次いで、ゲート絶縁膜２上に室温スパッタ法によってＴａＣ_ｘ膜を堆積し、このＴａＣ_ｘ膜から構成されるメタルゲート電極３を形成する。次いで、メタルゲート電極３上にアモルファス状態のシリコン膜を形成した後、メタルゲート電極３に熱処理を施す。次いで、前記シリコン膜を除去した後、メタルゲート電極３に酸素を添加する。 （もっと読む）